JP2015201942A - 電力変換装置 - Google Patents

Abstract

【課題】装置の体格が大きくなることを極力抑制しつつ、スイッチング損失を低減する。
【解決手段】スイッチング素子Ｓ１、Ｓ２の主直列回路５に対し、補助直列回路８、９が並列に設けられる。補助直列回路８、９の各共通接続点の間には、トランス１０の一次巻線Ｔａ１が接続される。スイッチング素子Ｓ２の主端子間には、ダイオードＤａ１、リアクトルＬａ１および二次巻線Ｔａ２の直列回路が並列に接続される。スッチング素子Ｓ１の主端子間には、二次巻線Ｔａ３、リアクトルＬａ２およびダイオードＤａ２の直列回路が並列に接続される。コンデンサＣａ１は、補助直列回路９を構成するダイオードＤａ５、Ｄａ６の共通接続点および主直列回路５の共通接続点の間に設けられる。コンデンサＣａ２は、補助直列回路８を構成するダイオードＤａ３、Ｄａ４の共通接続点および主直列回路５の共通接続点の間に設けられる。
【選択図】図１

Description

本発明は、入力される電力を変換して出力する電力変換装置に関する。

電気自動車やハイブリッド自動車のモータ駆動システムに用いられるスイッチング電源装置などの電力変換装置は、車両スペースの関係上、特に小型化が求められている。装置の小型化を実現するためには、例えば装置に使用されている受動素子（平滑コンデンサ、入力リアクトルなど）の体格を小さくすることが考えられる。受動素子の体格を小さくするには、駆動周波数（スイッチング周波数）を高めればよい。しかし、そのような高周波化は、スイッチング損失の増加に繋がるため、電力変換効率の悪化が懸念される。

このような事情から、装置の体格に極力影響しない程度の小型の追加回路を設けることでスイッチング損失を低減する技術が求められている。例えば、特許文献１には、双方向チョッパを備えてなるスイッチング電源装置に対し、磁気部品を含む回路を追加した構成が開示されている。このような構成によれば、スイッチング素子に流れる電流およびスイッチング素子の両端電圧の重なりが低減され、その結果、スイッチング損失が低減される。

特開２０１２−１１０２０８号公報

しかしながら、特許文献１に記載された構成では、双方向チョッパのスイッチング損失を低減するための追加部品として、トランスおよびインダクタといった磁気部品が４つ必要となっている。このような磁気部品は、その体格が大きく、抵抗やコンデンサなどの他の回路素子に比べ高価であることが多い。そのため、特許文献１に記載された構成では、装置の体格が大きくなるとともに、装置の製造コストが増加するという問題があった。

本発明は上記事情に鑑みてなされたものであり、その目的は、装置の体格が大きくなることを極力抑制しつつ、スイッチング損失を低減することができる電力変換装置を提供することにある。

請求項１に記載の電力変換装置は、２つの通電制御素子が直列接続された構成または通電制御素子および整流素子が直列接続された構成の主直列回路と、主直列回路の共通接続点に一端が接続される主インダクタンス素子と、一次巻線および二次巻線を有するトランスと、補助スイッチング手段と、整流手段とを備える。トランスの一次巻線は、補助スイッチング手段を介して主直列回路に対して並列に接続されている。トランスの二次巻線は、通電制御素子または整流素子の主端子間に、一次巻線に補助スイッチング手段を介して電圧が印加された際に低電位側の主端子から高電位側の主端子に向けて電圧が誘起される向きで接続されている。整流手段は、トランスの二次巻線を通過して通電制御素子または整流素子を迂回する経路上において主直列回路の高電位側から低電位側への通電を阻止するように設けられている。

上記構成では、主直列回路を構成する通電制御素子のうち少なくとも一方をスイッチング動作させることで、入力される電力を変換して出力する電力変換動作が実現される。なお、ここでは、主直列回路を構成する通電制御素子のうちスイッチング動作させるものを通電制御素子ＳＷと呼び、主直列回路を構成するもう一方の素子を素子Ｄｉと呼ぶ。この場合、上記スイッチング動作が行われる際、次のようにしてターンオン損失が低減される。すなわち、通電制御素子ＳＷがターンオンする前の期間には、主インダクタンス素子に蓄積された磁気エネルギーにより素子Ｄｉを介して還流電流が流れている。このとき、補助スイッチング手段をオンすると、トランスの一次巻線には主直列回路の端子間電圧が印加され、これによる誘起電圧が二次巻線に発生する。この電圧は、トランスの二次巻線が設けられた通電制御素子または整流素子の低電位側の主端子から高電位側の主端子に向けて誘起される。そのため、トランスの二次巻線が素子Ｄｉに設けられていることで、素子Ｄｉを介して流れていた還流電流は、それに並列接続された二次巻線および整流手段を通る経路に転流する。

上述したようにして二次巻線および整流手段を通る経路に還流電流が転流されると、通電制御素子ＳＷをオンにする。このとき、電流経路上となる二次巻線にインダクタンス成分が設けられているかまたは寄生しているため、通電制御素子ＳＷをオンにしても、電流の流れが通電制御素子ＳＷ側へと直ちに変わることはない。そのため、通電制御素子ＳＷをオンするとき、その通電制御素子ＳＷを流れる電流の立ち上がり速度が抑制され、その結果、ターンオン損失が低減される。しかも、このようなターンオン損失低減の効果を得るために、従来の電力変換装置に対して追加された構成に含まれる磁気部品は、１つ（トランス）だけである。従って、本手段によれば、装置の体格が大きくなることを極力抑制しつつ、スイッチング損失を低減できるという優れた効果が得られる。
なお、整流手段は、通電制御素子ＳＷがオンしたときに、素子Ｄｉに並列に設けられた二次巻線およびオン状態の通電制御素子ＳＷを介して、主直列回路の両端が短絡される事態を阻止するために設けられている。

請求項２に記載の手段では、通電制御素子をターンオンする動作に先行して、補助スイッチング手段をターンオンする動作が行われる。このようにすれば、素子Ｄｉを介して流れていた還流電流が、二次巻線および整流手段を通る経路に、確実に転流されてから通電制御素子ＳＷがオンすることになるため、上述したターンオン損失の低減効果が一層高まることになる。

請求項３に記載の手段では、二次巻線は、主直列回路が２つの通電制御素子から成る場合は一方の通電制御素子の主端子間に接続され、主直列回路が通電制御素子および整流素子から成る場合は整流素子の主端子間に接続されている。また、整流手段は、その一方の通電制御素子または整流素子の高電位側の主端子から低電位側の主端子への通電を阻止するように設けられている。このような構成は、一方向への電力変換（単方向動作）を行う構成、つまり単方向チョッパを備えてなる電力変換装置に好適である。

請求項４に記載の手段では、トランスは、少なくとも２つの二次巻線を備えている。二次巻線のうち一方は、通電制御素子および整流素子のうち一方の主端子間に接続され、他方は、通電制御素子および整流素子のうち他方の主端子間に接続されている。整流手段は、２つの通電制御素子の高電位側の主端子から低電位側の主端子への通電をそれぞれ阻止するように設けられている。このような構成は、双方向への電力変換（双方向動作）を行う構成、つまり双方向チョッパを備えてなる電力変換装置に好適である。

請求項５に記載の手段では、トランスは、一次巻線の巻き数が、二次巻線の巻き数よりも多くなるように構成されている。このようにすれば、補助スイッチング手段をオンしたときに一次巻線に流れる電流が小さくても、二次巻線に大きな電流を流すことができる。そのため、還流電流を転流するために要する一次巻線の通電電流を抑制でき、それに伴って補助スイッチング手段を高速でオンオフ操作することに起因するスイッチングサージの発生を抑制することができる。従って、補助スイッチング手段として小型の高速スイッチング素子を用いることができ、この点においても装置の小型化に寄与することができる。

請求項６に記載の手段では、補助スイッチング手段は、主直列回路に対して並列に設けられる２つの補助直列回路を備えている。２つの補助直列回路のうち一方は、高電位側に配置された第１補助スイッチング素子と、高電位側から低電位側への通電を阻止するように低電位側に配置された第１整流手段との直列回路である。２つの補助直列回路のうち他方は、高電位側から低電位側への通電を阻止するように高電位側に配置された第２整流手段と、低電位側に配置された第２補助スイッチング素子との直列回路である。そして、トランスの一次巻線は、２つの補助直列回路の各共通接続点の間に接続されている。

この場合、第１および第２補助スイッチング素子の双方をオンすると、トランスの一次巻線に主直列回路の端子間電圧を印加することができ、それにより、請求項１において前述した還流電流の転流を行うことができる。また、このような構成によれば、例えば、補助スイッチング手段として、一次巻線に対して直列に設けた１つのスイッチからなる構成を採用した場合に生じる次のような問題の発生を防止できる。すなわち、この場合、スイッチがオンされているときには、一次巻線に電流が流れ続けている。この状態から、スイッチをターンオフすると、一次巻線に電流を流す経路が無くなる。通常、一次次巻線には、インダクタンス成分が寄生している。そのため、一次巻線の電流経路が急激に失われると、一次巻線が継続して電流を流そうとすることで、スイッチの端子間に非常に高い電圧が印加され、その結果、スイッチが故障または劣化してしまう。これに対し、本手段の構成では、一次巻線に電流が流れている状態で第１および第２補助スイッチング素子をターンオフしても、第１および第２整流手段を通じて一次巻線に電流を流し続けることができ、第１および第２補助スイッチング素子の両端電圧を主直列回路の両端電圧にクランプできる。従って、本手段によれば、補助スイッチング手段のターンオフに伴うサージによる問題の発生を防止することができる。

請求項７に記載の手段では、第１および第２整流手段のうち少なくとも一方は、それぞれ高電位側から低電位側への通電を阻止するように配され且つ互いに直列接続された複数の整流素子を備えた構成である。そして、第１および第２の整流手段のうちいずれか一方または双方において、それら複数の整流素子のうちいずれか２つの共通接続点および主直列回路の共通接続点の間に接続される蓄電素子を備えている。上記構成では、補助スイッチング手段をオンすることにより一次巻線に通電した状態から補助スイッチング手段をオフしても、寄生しているインダクタンス成分の働きにより一次巻線には上記整流素子を通じて電流が流れ続ける。このとき、一次巻線を流れる電流により、蓄電素子に対する充電が行われる。このようにして蓄電素子への充電が行われた後、通電制御素子ＳＷがターンオフされると、その直後は主インダクタンス素子を流れる電流が蓄電素子および整流素子を通じて流れ、蓄電素子に充電されている電荷が出力側に放電される。この際、通電制御素子ＳＷの主端子間電圧の勾配が緩やかになり、ターンオフ損失が低減される。このように、本手段によれば、ターンオン時の損失に加え、ターンオフ時の損失を低減することができるため、スイッチング損失を一層低減することができる。

第１の実施形態を示すもので、スイッチング電源装置の回路構成図 昇圧動作時の回路動作を表すタイミングチャート 昇圧動作時における期間Ｍ１、Ｍ２に流れる回路電流を示す図 昇圧動作時における期間Ｍ３、Ｍ４に流れる回路電流を示す図 昇圧動作時における期間Ｍ５、Ｍ６に流れる回路電流を示す図 降圧動作時の回路動作を表すタイミングチャート 降圧動作時における期間Ｍ１、Ｍ２に流れる回路電流を示す図 降圧動作時における期間Ｍ３、Ｍ４に流れる回路電流を示す図 降圧動作時における期間Ｍ５、Ｍ６に流れる回路電流を示す図 損失低減回路に含まれる磁気部品の構成を示す図 第１の実施形態の第１変形例を示す図１０相当図 第１の実施形態の第２変形例を示す図１相当図 第１の実施形態の第３変形例を示す図１相当図 第１の実施形態の第４変形例を示す図１相当図 第１の実施形態の第５変形例を示す図１相当図 第１の実施形態の第６変形例を示す図１相当図 第２の実施形態を示すもので、磁気部品の一体化による磁心低減効果を説明する図 磁気部品中の磁気経路を示す図 磁気部品中に存在する磁束を示す図 ＥＥコアの外側の磁束による磁気結合の態様を示す図 ＥＥコアの内側の磁束による磁気結合の態様を示す図 磁気部品およびその機能を示す図 第２の実施形態の変形例を示す図 第３の実施形態を示すもので、二次巻線からの漏れ磁束によりリアクトルの機能を実現する構成を示す図 第４の実施形態を示す図１相当図 第５の実施形態を示す図１相当図 第６の実施形態を示す図１相当図 第７の実施形態を示す図１相当図 第８の実施形態を示す図１相当図 第９の実施形態を示す図１相当図 第１０の実施形態を示すもので、損失低減回路を付加したインバータ回路の構成図 第１１の実施形態を示す図１相当図 第１２の実施形態を示す図１相当図 第１３の実施形態を示す図１相当図 スイッチングのモード切替に関する制御内容を示すフローチャート

以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図１６を参照して説明する。

近年、環境意識の高まりから、電気自動車やハイブリッド自動車が普及するようになっている。それら自動車の駆動システムは、モータを駆動するインバータおよびインバータの電源となる電池を備えている。この場合、インバータに供給される電圧の適切な値は、自動車の走行状態（走行速度）に応じて変化する。そのため、多くの駆動システムでは、電池およびインバータの間に双方向チョッパからなるスイッチング電源装置を備えている。このような構成により、電池電圧を適切な電圧値に昇圧してインバータに供給するとともに、自動車の減速時にモータが発電した電力（回生電力）を電池電圧に降圧して電池に充電を行うようになっている。

図１に示すスイッチング電源装置１（電力変換装置に相当）は、このような自動車の駆動システムに用いられる。スイッチング電源装置１は、上記電池に相当する直流電源２から与えられる直流電圧を昇圧する昇圧動作と、出力端子を通じて上記インバータから回生される電力を降圧する降圧動作とを行う。スイッチング電源装置１は、双方向チョッパ３、損失低減回路４、コンデンサＣ１、Ｃ２などを備えている。

双方向チョッパ３は、２つのスイッチング素子Ｓ１、Ｓ２が直列接続された主直列回路５およびリアクトルＬ１を備えている。スイッチング素子Ｓ１、Ｓ２（通電制御素子に相当）は、例えばＩＧＢＴであり、その駆動は図示しない制御部により制御される。スイッチング素子Ｓ２のコレクタ（主端子に相当）は、電源線６を介してスイッチング電源装置１の高電位側出力端子に接続されている。スイッチング素子Ｓ１のエミッタ（主端子に相当）は、電源線７を介してスイッチング電源装置１の低電位側出力端子および直流電源２の低電位側端子に接続されている。

リアクトルＬ１（主インダクタンス素子に相当）は、直流電源２の高電位側端子および主直列回路５の共通接続点であるノードＮ１（スイッチング素子Ｓ１のコレクタおよびスイッチング素子Ｓ２のエミッタ）の間に接続されている。入力側のコンデンサＣ１は、直流電源２の端子間に接続されている。出力側のコンデンサＣ２は、電源線６、７の間（主直列回路５の端子間）に接続されている。

損失低減回路４は、補助直列回路８、９、コンデンサＣａ１、Ｃａ２、トランス１０、ダイオードＤａ１、Ｄａ２、リアクトルＬａ１、Ｌａ２などを備えている。補助直列回路８、９は、主直列回路５に対して並列に設けられている。補助直列回路８は、高電位側に配置されたスイッチング素子Ｓａ１（第１補助スイッチング素子に相当）と、低電位側に配置された第１整流手段１１との直列回路である。スイッチング素子Ｓａ１は、例えばＮチャネル型のＭＯＳＦＥＴであり、その駆動は図示しない制御部により制御される。第１整流手段１１は、直列接続された２つのダイオードＤａ３、Ｄａ４（整流素子に相当）から構成されている。ダイオードＤａ３、Ｄａ４は、いずれも主直列回路５の高電位側から低電位側への通電（電源線６、７間の短絡）を阻止するような形態（電源線７側がアノードとなる形態）で接続されている。

補助直列回路９は、高電位側に配置された第２整流手段１２と、低電位側に配置されたスイッチング素子Ｓａ２（第２補助スイッチング素子に相当）との直列回路である。第２整流手段１２は、直列接続されたダイオードＤａ５、Ｄａ６（整流素子に相当）から構成されている。ダイオードＤａ５、Ｄａ６は、ダイオードＤａ３、Ｄａ４と同様、いずれも主直列回路５の高電位側から低電位側への通電を阻止するような形態で接続されている。スイッチング素子Ｓａ２は、例えばＮチャネル型のＭＯＳＦＥＴであり、その駆動は図示しない制御部により制御される。なお、本実施形態では、補助直列回路８、９により補助スイッチング手段１３が構成される。

コンデンサＣａ１（蓄電素子に相当）は、ダイオードＤａ５、Ｄａ６の共通接続点であるノードＮ２およびノードＮ１の間に接続されている。コンデンサＣａ２（蓄電素子に相当）は、ダイオードＤａ３、Ｄａ４の共通接続点であるノードＮ３およびノードＮ１の間に接続されている。トランス１０は、一次巻線Ｔａ１および２つの二次巻線Ｔａ２、Ｔａ３を備えている。一次巻線Ｔａ１の巻き数は、二次巻線Ｔａ２、Ｔａ３の巻き数よりも多くなっている。リアクトルＬａ１、Ｌａ２（補助インダクタンス素子に相当）は、磁気結合されたカップルドインダクタ１４として構成されている。

トランス１０の一次巻線Ｔａ１は、補助直列回路８の共通接続点であるノードＮ４および補助直列回路９の共通接続点であるノードＮ５の間に、ノードＮ４側が巻き始めとなるように接続されている。つまり、一次巻線Ｔａ１は、スイッチング素子Ｓａ１、Ｓａ２を介して主直列回路５に対して並列に接続されている。ダイオードＤａ１（整流手段に相当）、リアクトルＬａ１およびトランス１０の二次巻線Ｔａ２は、電源線６およびノードＮ１の間（スイッチング素子Ｓ２の主端子間）に、この順にて直列接続されている。ダイオードＤａ１は、電源線６側がカソードとなるように接続されている。リアクトルＬａ１および二次巻線Ｔａ２は、電源線６側が巻き始めとなるように接続されている。

トランス１０の二次巻線Ｔａ３、リアクトルＬａ２およびダイオードＤａ２（整流手段に相当）は、ノードＮ１および電源線７の間（スイッチング素子Ｓ１の主端子間）に、この順にて直列接続されている。この場合、二次巻線Ｔａ３は、ノードＮ１側が巻き始めとなるように接続されている。リアクトルＬａ２は、電源線７側が巻き始めとなるように接続されている。ダイオードＤａ２は、電源線７側がアノードとなるように接続されている。

このような接続形態により、トランス１０は、一次巻線Ｔａ１に電圧が印加されると、二次巻線Ｔａ２にスイッチング素子Ｓ２のエミッタ（低電位側の主端子）からコレクタ（高電位側の主端子）に向けて電圧が誘起されるとともに、二次巻線Ｔａ３にスイッチング素子Ｓ１のエミッタからコレクタに向けて電圧が誘起される。また、リアクトルＬａ１、Ｌａ２は、一方に対してノードＮ１側の電位が高くなるように電圧が印加された際に、他方においてノードＮ１側の電位が高くなるような誘導起電力が生じる。なお、ダイオードＤａ１、Ｄａ２は、いずれも主直列回路５の高電位側から低電位側への通電（電源線６、７間の短絡）を阻止するように機能する。

次に、上記構成の作用について説明する。
スイッチング電源装置１の昇圧動作時における１周期は、図２に示すように、６つの期間Ｍ１〜Ｍ６に区分することができる。以下、各期間についての回路動作を説明する。

＜昇圧動作時の期間Ｍ１＞
スイッチング素子Ｓ１がオンする期間であり、図３（ａ）に示すように、「直流電源２→リアクトルＬ１→スイッチング素子Ｓ１→直流電源２」という経路で電流が流れ、リアクトルＬ１に磁気エネルギーが蓄積（充電）される。つまり、期間Ｍ１は、損失低減回路を備えない構成（以下、従来技術と呼ぶ）におけるオン期間と同じである。なお、このとき、スイッチング素子Ｓ２、Ｓａ１、Ｓａ２はオフである。また、このとき、コンデンサＣａ１は、後述する期間Ｍ６における回路動作によって、出力電圧Ｖ２まで充電された状態となっている。

＜昇圧動作時の期間Ｍ２＞
スイッチング素子Ｓ１がターンオフした後のコンデンサＣａ１の放電期間である。図３（ｂ）に示すように、スイッチング素子Ｓ１がオフした直後、リアクトルＬ１の電流が、コンデンサＣａ１、ダイオードＤａ５を介してスイッチング電源装置１の出力端子へと流れる。このとき、コンデンサＣａ１に蓄積されていた電荷が出力端子側に回生されるように放電されて、スイッチング素子Ｓ１のコレクタ・エミッタ間電圧の変化（ＣＥ間電圧勾配）が緩やかになる（図２（ｂ）参照）。これにより、ターンオフ時のスイッチング損失が低減される。

なお、期間Ｍ２において、スイッチング素子Ｓ２を経由する経路で還流電流が流れない理由は、次のとおりである。すなわち、スイッチング素子Ｓ１をオフすると、スイッチング素子Ｓ１、Ｓ２の共通接続点の電圧が０から徐々に上昇し始める。ここで、コンデンサＣａ１は、既に期間Ｍ６にて出力電圧Ｖ２まで充電されている。そのため、コンデンサＣａ１の放電が終わるまで、スイッチング素子Ｓ２にはダイオードＤａ５を介して逆電圧が印加されていることになる。従って、期間Ｍ２では、リアクトルＬ１の電流は、スイッチング素子Ｓ２を経由する経路では流れず、コンデンサＣａ１の経路に流れ、その充電電荷を放電することになる。

＜昇圧動作時の期間Ｍ３＞
コンデンサＣａ１の放電期間が終了すると、図４（ｃ）に示すように、リアクトルＬ１の電流がスイッチング素子Ｓ２（の還流ダイオード）を介して出力端子側に流れる。つまり、期間Ｍ３は、従来技術におけるオフ期間と同じである。

＜昇圧動作時の期間Ｍ４＞
スイッチング素子Ｓ１をオンする前の準備期間であり、スイッチング素子Ｓａ１、Ｓａ２がオンされる（図２（ｆ）参照）。これにより、図４（ｄ）に示すように、スイッチング素子Ｓ２に流れていたリアクトルＬ１の電流が、「二次巻線Ｔａ２→リアクトルＬａ１→ダイオードＤａ１」という経路に転流される。このように転流が行われるメカニズムは、次のとおりである。すなわち、スイッチング素子Ｓａ１、Ｓａ２がオンすることにより、一次巻線Ｔａ１に出力電圧Ｖ２が印加されて電流が流れる。その結果、二次巻線Ｔａ２に誘起電力が発生して上記経路にリアクトルＬ１の電流が移る（転流される）。

なお、期間Ｍ４において、二次巻線Ｔａ３およびリアクトルＬａ２を通る経路に電流が流れない理由は、次のとおりである。すなわち、このとき、スイッチング素子Ｓ１、Ｓ２の共通接続点の電圧は、ほぼ出力電圧Ｖ２に固定されている。一方、ダイオードＤａ２のアノードは電源線７（０Ｖ）に接続されている。ここで、トランス１０において、一次巻線Ｔａ１の巻き数よりも二次巻線Ｔａ２、Ｔａ３の巻き数が少なくなっていることから、一次巻線Ｔａ１に出力電圧Ｖ２を印加しても二次巻線Ｔａ３の誘導起電圧は出力電圧Ｖ２より小さくなる。そのため、ダイオードＤａ２が逆バイアス状態となっている。従って、ダイオードＤａ２の整流作用により、上記経路に電流が流れることはない。

＜昇圧動作時の期間Ｍ５＞
リアクトルＬ１の電流が二次巻線Ｔａ２およびリアクトルＬａ１を通る経路に転流されると、スイッチング素子Ｓ１をオンする（図２（ｅ）参照）。これにより、図５（ｅ）に示すように、スイッチング素子Ｓ１を通る経路へと電流の流れが変化する。ただし、このとき、リアクトルＬ１の電流が流れる経路には、誘導成分であるリアクトルＬａ１および二次巻線Ｔａ２の寄生インダクタンスが存在する。そのため、スイッチング素子Ｓ１をオンしても、電流の流れが直ちにスイッチング素子Ｓ１側へと変化することはない（転流されることはない）。従って、スイッチング素子Ｓ１のターンオン時の電流の立ち上がり速度が抑制され（図２（ｂ）参照）、その結果、ターンオン時のスイッチング損失が低減される。

なお、期間Ｍ５において、二次巻線Ｔａ３およびリアクトルＬａ２を通る経路に電流が流れない理由は、次のとおりである。すなわち、期間Ｍ５では、スイッチング素子Ｓ１、Ｓ２の共通接続点は、スイッチング素子Ｓ１のオンに伴い電源線７の電位（０Ｖ）に固定される。その一方で、ダイオードＤａ１は導通しており、さらに前述したように二次巻線Ｔａ２の誘導起電圧は出力電圧Ｖ２より小さいことから、リアクトルＬａ１には電源線６側が高くなる電圧が印加される。他方で、二次巻線Ｔａ３では、電源線７側の電位が低くなる電圧が誘導されるものの、リアクトルＬａ２には逆に電源線７側が高くなる電圧が誘導されることになる。そこで、リアクトルＬａ２の誘導起電圧のほうが二次巻線Ｔａ３の誘導起電圧より大きくなるように設計することで、期間Ｍ５においてダイオードＤａ２に逆バイアスを印加することができる。このとき、二次巻線Ｔａ２およびリアクトルＬａ１を通る経路には電流が流れるものの、二次巻線Ｔａ３およびリアクトルＬａ２を通る経路には電流が流れない。

このような期間Ｍ５は、期間Ｍ４に比べて非常に短い時間となっている（図２参照）。この理由は、次のとおりである。すなわち、前述したように、トランス１０の巻き数比は、「Ｔａ１の巻き数＞Ｔａ２の巻き数」となるように設定されているため、期間Ｍ４において二次巻線Ｔａ２に誘導される起電力は小さくなる。従って、期間Ｍ４では、比較的長い時間をかけて転流を行う必要がある。一方、期間Ｍ５において、スイッチング素子Ｓ１がオンされた場合、リアクトルＬａ１に大きな逆電圧が印加されるため、期間Ｍ４での転流に必要な時間よりも短い時間でスイッチング素子Ｓ１を通る経路に電流が転流される。このようなことから、期間Ｍ５は、通常、期間Ｍ４に比べて極めて短い時間となる。

＜昇圧動作時の期間Ｍ６＞
スイッチング素子Ｓ１をターンオンした後、スイッチング素子Ｓａ１、Ｓａ２をオフする（図２（ｅ）、（ｆ）参照）。これにより、図５（ｆ）に示すように、一次巻線Ｔａ１に蓄積された磁気エネルギーによって、「ダイオードＤａ４→ダイオードＤａ３→一次巻線Ｔａ１→ダイオードＤａ６→コンデンサＣａ１」という経路で電流が流れ、コンデンサＣａ１の端子電圧が出力電圧Ｖ２になるまで充電される。充電が終了した時点で一次巻線Ｔａ１に磁気エネルギーが残存していれば、電流はダイオードＤａ６およびＤａ５を介して出力側に流れる。その後、期間Ｍ１に戻る。

スイッチング電源装置１の降圧動作時における１周期は、図６に示すように、６つの期間Ｍ１〜Ｍ６に区分することができる。以下、各期間についての回路動作を説明する。
＜降圧動作時の期間Ｍ１＞
スイッチング素子Ｓ１がオンする期間であり、図７（ａ）に示すように、「高電位側出力端子→スイッチング素子Ｓ２→リアクトルＬ１→直流電源２→低電位側出力端子」という経路で電流が流れ、リアクトルＬ１に磁気エネルギーが蓄積（充電）される。つまり、期間Ｍ１は、従来技術におけるオン期間と同じである。なお、このとき、スイッチング素子Ｓ１、Ｓａ１、Ｓａ２はオフである。また、このとき、コンデンサＣａ２は、後述する期間Ｍ６における回路動作によって、出力電圧Ｖ２まで充電された状態となっている。

＜降圧動作時の期間Ｍ２＞
スイッチング素子Ｓ２がターンオフした後のコンデンサＣａ１の放電期間である。図７（ｂ）に示すように、スイッチング素子Ｓ２がオフした直後、リアクトルＬ１の電流が、ダイオードＤａ４およびコンデンサＣａ２を介して直流電源２側に流れる。このとき、コンデンサＣａ２に蓄積されていた電荷が直流電源２側に回生されるように放電されて、スイッチング素子Ｓ２のコレクタ・エミッタ間電圧の変化（ＣＥ間電圧勾配）が緩やかになる（図６（ｂ）参照）。これにより、ターンオフ時のスイッチング損失が低減される。なお、期間Ｍ２において、スイッチング素子Ｓ１を経由する経路で還流電流が流れない理由は、昇圧動作時の期間Ｍ２において前述した理由と同様である。

＜降圧動作時の期間Ｍ３＞
コンデンサＣａ２の放電期間が終了すると、図８（ｃ）に示すように、リアクトルＬ１の電流がスイッチング素子Ｓ１（の還流ダイオード）を介して直流電源２側に流れる。つまり、期間Ｍ３は、従来技術におけるオフ期間と同じである。

＜降圧動作時の期間Ｍ４＞
スイッチング素子Ｓ２をオンする前の準備期間であり、スイッチング素子Ｓａ１、Ｓａ２がオンされる（図６（ｆ）参照）。これにより、図８（ｄ）に示すように、スイッチング素子Ｓ１に流れていたリアクトルＬ１の電流が、「ダイオードＤａ２→リアクトルＬａ２→二次巻線Ｔａ３」という経路に転流される。このように転流が行われるメカニズムは、昇圧動作時の期間Ｍ４において前述したものと同様である。また、期間Ｍ４において、リアクトルＬａ１および二次巻線Ｔａ２を通る経路に電流が流れない理由についても、昇圧動作時の期間Ｍ４において前述した理由と同様である。

＜降圧動作時の期間Ｍ５＞
リアクトルＬ１の電流がリアクトルＬａ２および二次巻線Ｔａ３を通る経路に転流されると、スイッチング素子Ｓ２をオンする（図６（ｅ）参照）。これにより、図９（ｅ）に示すように、スイッチング素子Ｓ２を通る経路へと電流の流れが変化する。ただし、このとき、リアクトルＬ１の電流が流れる経路には、誘導成分であるリアクトルＬａ２および二次巻線Ｔａ３の寄生インダクタンスが存在する。そのため、スイッチング素子Ｓ２をオンしても、電流の流れが直ちにスイッチング素子Ｓ２側へと変化することはない（転流されることはない）。従って、スイッチング素子Ｓ２のターンオン時の電流の立ち上がり速度が抑制され（図６（ｂ）参照））、その結果、ターンオン時のスイッチング損失が低減される。

なお、期間Ｍ５において、リアクトルＬａ１および二次巻線Ｔａ２を通る経路に電流が流れない理由は、昇圧動作時の期間Ｍ５において前述した理由と同様である。また、降圧動作時における期間Ｍ５についても、昇圧動作時における期間Ｍ５と同様の理由から、期間Ｍ４に比べて、通常、短い時間となっている（図５参照）。

＜降圧動作時の期間Ｍ６＞
スイッチング素子Ｓ２をターンオンした後、スイッチング素子Ｓａ１、Ｓａ２をオフする（図６（ｅ）、（ｆ）参照）。これにより、図９（ｆ）に示すように、一次巻線Ｔａ１に蓄積された磁気エネルギーによって、「コンデンサＣａ２→ダイオードＤａ３→一次巻線Ｔａ１→ダイオードＤａ６→ダイオードＤａ５」という経路で電流が流れ、コンデンサＣａ２の端子電圧が出力電圧Ｖ２になるまで充電される。充電が終了した時点で一次巻線Ｔａ１に磁気エネルギーが残存していれば、電流はダイオードＤａ４、Ｄａ３、一次巻線Ｔａ１、ダイオードＤａ６、Ｄａ５、スイッチング素子Ｓ２、リアクトルＬ１という順に経由して直流電源２側に流れる。その後、期間Ｍ１に戻る。

以上説明したように、本実施形態のスイッチング電源装置１では、双方向チョッパ３を構成するスイッチング素子Ｓ１およびＳ２両方のターンオン時およびターンオフ時のスイッチング損失が低減されるようになっている。しかも、このようなスイッチング損失低減の効果を得るために追加された損失低減回路４に含まれる磁気部品は、トランス１０およびカップルドインダクタ１４の２つだけである。この場合、図１０に示すように、トランス１０およびカップルドインダクタ１４のいずれについても、１つの磁心上で構成することができる。従って、本実施形態では、損失低減回路４に含まれる磁心は２つだけでよい。

これに対し、双方向チョッパにおけるスイッチング損失を低減する効果を奏する従来技術である特開２０１２−１１０２０８号公報の図１１に記載された構成では、損失低減用の補助回路には２つのトランスおよび２つのサブインダクタ、つまり４つの磁心を含む磁気部品が含まれている。つまり、本実施形態の構成は、従来技術の構成に比べ、スイッチング損失を低減するための追加回路（損失低減回路４）における磁気部品（磁心）の数を半減することができるため、その実装面積を小さくすることが可能となる。従って、本実施形態によれば、スイッチング電源装置１の体格が大きくなることを極力抑制しつつ、スイッチング損失を低減することができるという優れた効果が得られる。

本実施形態では、スイッチング素子Ｓ１、Ｓ２の一方をターンオンする動作に先行してスイッチング素子Ｓａ１およびＳａ２をターンオンする動作が行われるようになっている（期間Ｍ４の動作）。そのため、スイッチング素子Ｓ１、Ｓ２の他方の還流ダイオードを通じて流れていたリアクトルＬ１の電流が、二次巻線Ｔａ２およびリアクトルＬａ１を通る経路または二次巻線Ｔａ３およびリアクトルＬａ２を通る経路に、確実に転流されてからスイッチング素子Ｓ１、Ｓ２の一方がオンすることになるため、上述したターンオン損失の低減効果が一層高まることになる。

トランス１０は、一次巻線Ｔａ１の巻き数が、二次巻線Ｔａ２、Ｔａ３の巻き数よりも多くなるように構成されている。そのため、一次巻線Ｔａ１に比較的小さな電流を流すことにより、二次巻線Ｔａ２、Ｔａ３に比較的大きな電流を誘起することができる。従って、一次巻線Ｔａ１を通る電流経路に介在するスイッチング素子Ｓａ１、Ｓａ２として、スイッチング素子Ｓ１、Ｓ２に比べ、定格電流の小さい素子（例えば、小型の高速スイッチング素子）を用いることができる。従って、スイッチング電源装置１の小型化を一層図ることができる。

トランス１０の一次巻線Ｔａ１に出力電圧Ｖ２を印加するための補助スイッチング手段１３は、スイッチング素子Ｓａ１および第１整流手段１１の直列回路である補助直列回路８と、第２整流手段１２およびスイッチング素子Ｓａ２の直列回路である補助直列回路９とから構成されている。このような構成によれば、例えば、補助スイッチング手段として、一次巻線Ｔａ１に対して直列に設けた１つのスイッチからなる構成（後述する図１４の構成など）を採用した場合に生じる次のような問題の発生を防止できる。

すなわち、この場合、スイッチがオンされているときには、一次巻線Ｔａ１に電流が流れるため、このとき一次巻線Ｔａ１の励磁インダクタンスや寄生インダクタンス（漏れインダクタンス）に磁気エネルギーが蓄積されている。この状態から、スイッチをターンオフすると、一次巻線Ｔａ１に電流を流すための経路が無くなる。そうすると、上記磁気エネルギーが一次巻線Ｔａ１の電流を継続して流そうとするため、スイッチの端子間に非常に高い電圧が印加され、その結果、スイッチが故障または劣化してしまう。

これに対し、本実施形態の構成では、一次巻線Ｔａ１に電流が流れている状態でスイッチング素子Ｓａ１、Ｓａ２（補助スイッチング手段１３）をターンオフしても、第１整流手段１１および第２整流手段１２を通じて一次巻線Ｔａ１に電流を流し続けることができる。そして、このとき、スイッチング素子Ｓａ１、Ｓａ２の端子間電圧は、第１整流手段１１および第２整流手段１２を構成するダイオードＤａ３〜Ｄａ６により、ほぼ出力電圧Ｖ２にクランプされる。従って、本実施形態によれば、補助スイッチング手段１３のターンオフに伴うサージによるスイッチング素子Ｓａ１、Ｓａ２の故障または劣化といった問題の発生を防止することができる。

スイッチング素子Ｓ２のコレクタ・エミッタ間に、二次巻線Ｔａ２に対して直列に介在するようにリアクトルＬａ１を設けるとともに、スイッチング素子Ｓ１のコレクタ・エミッタ間に、二次巻線Ｔａ３に対して直列に介在するようにリアクトルＬａ２を設けた。つまり、期間Ｍ４においてリアクトルＬ１の電流が転流される経路上に、二次巻線Ｔａ２、Ｔａ３に加えてリアクトルＬａ１、Ｌａ２が存在する構成とした。そのため、期間Ｍ５において、スイッチング素子Ｓ１、Ｓ２がターンオンされる際の電流の立ち上がり速度が一層抑制され、ターンオン時のスイッチング損失の低減効果が一層高まる。

リアクトルＬａ１、Ｌａ２を磁気結合されたカップルドインダクタ１４として構成し、一方に対してノードＮ１側の電位が高くなるように電圧が印加された際に、他方においてノードＮ１側の電位が高くなるような誘導起電力が生じるような接続形態とした。これにより、昇圧動作時の期間Ｍ５において二次巻線Ｔａ３およびリアクトルＬａ２を通る経路の電流が流れることがなくなるとともに、降圧動作時の期間Ｍ５において二次巻線Ｔａ２およびリアクトルＬａ１を通る経路の電流が流れることがなくなる。上記各電流は、実質的なスイッチング素子Ｓ１、Ｓ２のスイッチング損失低減に何ら寄与しない余分な電流である。従って、このような余分な電流が流れることを防ぐことにより、損失低減回路４による損失を最小限にとどめ、その結果、スイッチング電源装置１の電力変換効率を良好に維持することができる。

スイッチング素子Ｓａ１、Ｓａ２のオン時間は、次のような点に着目し、必要最小限の値に設定される。すなわち、リアクトルＬ１に流れる電流が大きいほど、スイッチング素子Ｓ１、Ｓ２を通る経路から二次巻線Ｔａ２、Ｔａ３を通る経路へと電流を転流するために要する時間は長くなる。また、出力電圧Ｖ２が高いほど、一次巻線Ｔａ１に印加される電圧が大きくなるため、上記転流に要する時間は短くなる。また、コンデンサＣａ１、Ｃａ２の静電容量が大きいほど、スイッチング素子Ｓａ１、Ｓａ２のオン時間を長くして一次巻線Ｔａ１に、より多くの電磁エネルギーを蓄積しておく必要がある。

従って、スイッチング素子Ｓａ１、Ｓａ２のオン時間は、リアクトルＬ１に流れる電流および出力電圧Ｖ２の電圧値（主直列回路５の端子間電圧）の一方または双方に応じて、上記転流に要する時間が仕様を満たす範囲に収まるように設定すればよい。また、スイッチング素子Ｓａ１、Ｓａ２のオン時間は、コンデンサＣａ１、Ｃａ２の静電容量値に応じて、期間Ｍ６にてコンデンサＣａ１、Ｃａ２の端子電圧が出力電圧Ｖ２になるまで充電できるように設定すればよい。このようにスイッチング素子Ｓａ１、Ｓａ２のオン時間を必要最小限の値に設定することで、スイッチング素子Ｓａ１、Ｓａ２の通電時間が極力短くなって損失低減回路４による損失を最小限の値にとどめることができ、その結果、スイッチング電源装置１の電力変換効率を良好に維持することができる。

なお、スイッチング電源装置１の損失低減回路４は、次のように変形することが可能である。すなわち、リアクトルＬａ１、Ｌａ２は、磁気結合されたカップルドインダクタ１４として構成されていなくてもよい。この場合、図１１に示す第１変形例のように、リアクトルＬａ１、Ｌａ２を、それぞれ別の磁心を用いて構成する必要があるため、損失低減回路４に含まれる磁心の数が３つとなる。しかし、この場合でも、従来技術の構成に比べ、スイッチング損失を低減するための追加回路における磁気部品（磁心）の数を少なくできるため、その実装面積を小さくすることが可能となる。ただし、この場合、期間Ｍ５において上述した余分な電流が流れることになり、その分だけ、電力変換効率が低下する。

また、リアクトルＬａ１およびＬａ２の一方または双方を省いてもよい。このような変形の一例である第２変形例について、図１２を参照して説明する。なお、図１２および後述する図１３〜図１６では、スイッチング素子（Ｓ１、Ｓ２、Ｓａ１、Ｓａ２）をスイッチのシンボルで表している。

図１２に示すスイッチング電源装置１Ａは、図１に示した損失低減回路４からリアクトルＬａ１、Ｌａ２を省いた損失低減回路４Ａを備えている。この場合には、スイッチング素子Ｓ１、Ｓ２がターンオンされる際の電流の立ち上がり速度は、トランス１０の二次巻線Ｔａ２、Ｔａ３に寄生するインダクタンス成分だけによって制限される。従って、リアクトルＬａ１、Ｌａ２が存在しない分だけ、スイッチング素子Ｓ１、Ｓ２がターンオンされる際の電流の立ち上がり速度の抑制効果、ひいてはターンオン時におけるスイッチング損失の低減効果が小さくなるものの、次のような効果が得られる。すなわち、この場合、損失低減回路４Ａに含まれる磁気部品（磁心）の数が１つ（トランス１０）だけでよい。従って、追加回路の実装面積の低減効果が一層高まるという効果が得られる。

また、コンデンサＣａ１およびＣａ２の一方または双方を省いてもよい。このような変形の一例である第３変形例について、図１３を参照して説明する。図１３に示すスイッチング電源装置１Ｂは、図１に示した損失低減回路４からコンデンサＣａ１、Ｃａ２を省いた損失低減回路４Ｂを備えている。この場合、第１整流手段１１Ｂおよび第２整流手段１２Ｂは、いずれも１つのダイオード（Ｄａ４、Ｄａ５）により構成できる。このような構成の場合、ターンオフ時のスイッチング損失の低減効果は期待できないものの、ターンオン時におけるスイッチング損失が低減されるため、スイッチング電源装置１Ｂの体格が大きくなることを極力抑制しつつ、スイッチング損失を低減することができる。

また、第１整流手段１１および第２整流手段１２と、スイッチング素子Ｓａ１、Ｓａ２の一方とを省いてもよい。このような変形の一例である第４変形例について、図１４を参照して説明する。図１４に示すスイッチング電源装置１Ｃは、図１３に示した損失低減回路４Ｂから第１整流手段１１Ｂ、第２整流手段１２Ｂおよびスイッチング素子Ｓａ２を省いた損失低減回路４Ｃを備えている。この場合、補助スイッチング手段１３Ｃは、一次巻線Ｔａ１に対して直列に設けられた１つのスイッチング素子Ｓａ１から構成されている。

このような構成によっても、ターンオン時におけるスイッチング損失が低減されるため、スイッチング電源装置１Ｃの体格が大きくなることを極力抑制しつつ、スイッチング損失を低減することができる。ただし、この場合、補助スイッチング手段１３Ｃのターンオフに伴うサージの発生を抑制することはできない。従って、スイッチング素子Ｓａ１として、高耐圧のものを用いる必要がある。

また、ダイオードＤａ１および二次巻線Ｔａ２を省いてもよい。このような変形の一例である第５変形例について、図１５を参照して説明する。図１５に示すスイッチング電源装置１Ｄは、図１４に示した損失低減回路４ＣからダイオードＤａ１および二次巻線Ｔａ２などを省いた損失低減回路４Ｄを備えている。このような構成によっても、スイッチング素子Ｓ２のターンオン時におけるスイッチング損失が低減されるため、スイッチング電源装置１Ｄの体格が大きくなることを極力抑制しつつ、スイッチング損失を低減することができる。

また、二次巻線Ｔａ３およびダイオードＤａ２を省いてもよい。このような変形の一例である第６変形例について、図１６を参照して説明する。図１６に示すスイッチング電源装置１Ｅは、図１４に示した損失低減回路４Ｃから二次巻線Ｔａ３およびダイオードＤａ２などを省いた損失低減回路４Ｅを備えている。このような構成によっても、スイッチング素子Ｓ１のターンオン時におけるスイッチング損失が低減されるため、スイッチング電源装置１Ｅの体格が大きくなることを極力抑制しつつ、スイッチング損失を低減することができる。

（第２の実施形態）
以下、第２の実施形態について図１７〜図２３を参照して説明する。
図１などに示したトランス１０およびカップルドインダクタ１４の磁心は、一体的に構成することが可能である。以下、その理由について述べる。

第１の実施形態において説明したように、図１７（ａ）に示す回路構成をなすトランス１０およびカップルドインダクタ１４は、図１７（ｂ）に示すように、２つの磁心で構成することができる。しかし、トランス１０およびカップルドインダクタ１４は、図１７（ｃ）に示すように、例えばＥＥコア２１を用いて一体化して磁心数を更に低減することができる。図１７（ｃ）に示すように、ＥＥコア２１は、断面がＥ字状の２つの鉄心２１ａ、２１ｂおよびそれらの間を絶縁する絶縁部材２１ｃから構成される。ここでは、図１７（ｃ）に示す構成の機能が、図１７（ｂ）に示す構成の機能と等価であることを示して、上記一体化が可能であることを説明する。

図１７（ｃ）に示す磁気部品中の磁気経路は、図１８に示すとおりである。すなわち、巻線に電流が流れると磁束が誘起される。ＥＥコア２１の足は３つ存在するため、それぞれの足を通る磁束をφ_１、φ_２、φ_３とする。磁束は保存するので、下記（１）式が成立する。そして、「φ_Ｂ＝−（１／２）・φ_１＋φ_３」および「φ_Ａ＝φ_１」とすると、下記（２）〜（４）式が成り立つ。

このように、ＥＥコア２１（磁気部品）の全ての足の磁束φ_１、φ_２、φ_３は、２つの磁束φ_Ａおよびφ_Ｂの加減算で表せることが分かる。

ここで、図１９に示すように、ＥＥコア２１に巻装される巻線を巻線１、巻線２および巻線３とし、それぞれの足におけるターン数をＮ_１、Ｎ_２、Ｎ_３とする。そして、磁束が巻線を鎖交して変化するため、ファラデーの法則により誘導電圧が生じる。磁束φ_Ａによって生じる各足の部分の誘導電圧Ｖ_Ａ、Ｖ_Ｂ、Ｖ_Ｃは、ファラデーの法則により、下記（５）〜（７）式により表される。よって、磁束φ_Ａによって巻線１〜巻線３に生じる誘導電圧Ｖ_１、Ｖ_２、Ｖ_３は、下記（８）〜（１０）式により表される。

上記（８）〜（１０）式から、磁束φ_Ａによって巻線１〜巻線３が磁気結合していることが分かり、図２０に示すような磁気回路が形成されていることが分かる。

続いて、磁束φ_Ｂについても、磁束φ_Ａと同様の考察を行う。磁束φ_Ｂは、巻線１および巻線２を鎖交しているので（図１９参照）、ファラデーの法則により、巻線１および巻線２には、下記（１１）および（１２）式に示す誘導電圧Ｖ_１’、Ｖ_２’が生じる。

上記（１１）および（１２）式から、磁束φ_Ｂによって巻線１および巻線２が磁気結合していることが分かり、図２１に示すような磁気回路が形成されていることが分かる。

以上をまとめると、図２２（ａ）に示す構成の磁気部品は、図２２（ｂ）の構成と同じ機能を有すると言える。図２２（ｂ）は、第１の実施形態において説明したトランス１０およびカップルドインダクタ１４を２つの磁心で実現したものに相当する。従って、図２２（ａ）に示すように、ＥＥコア２１を用いることによって、トランス１０およびカップルドインダクタ１４を１つの磁心で実現できることが分かる。

なお、ＥＥコア２１を用いてトランス１０およびカップルドインダクタ１４を１つの磁心で実現する構成としては、上記構成に限らず、例えば図２３（ａ）および（ｂ）に示すような構成であってもよい。図２３（ａ）および（ｂ）の構成についても、図２２（ａ）に示した構成と同様の機能を有する。

このようにトランス１０およびカップルドインダクタ１４を一体的に構成すれば、スイッチング損失を低減するための追加回路（損失低減回路４）における磁心の数をさらに少なくできるため、その実装面積を一層小さくすることが可能となる。従って、本実施形態によれば、スイッチング電源装置１の体格が大きくなることを一層抑制しつつ、スイッチング損失を低減することができるという優れた効果が得られる。

（第３の実施形態）
以下、第３の実施形態について図２４を参照して説明する。
図１などに示したリアクトルＬａ１、Ｌａ２は、トランス１０の二次巻線Ｔａ２、Ｔａ３からの漏れ磁束で形成することもできる。すなわち、図１などでは表していないが、二次巻線Ｔａ２、Ｔａ３には、実際には漏れ磁束によるインダクタ（漏れインダクタンスに相当）が寄生している。それら漏れインダクタンスは、回路動作上、リアクトルＬａ１、Ｌａ２と同様の働きをする。

このように、二次巻線Ｔａ２、Ｔａ３からの漏れ磁束でリアクトルＬａ１、Ｌａ２の機能を実現する場合、図２４（ａ）または（ｂ）に示すように磁気部品を構成することができる。このように構成すれば、リアクトルＬａ１、Ｌａ２を磁気的に結合しなくても、磁気部品に使用する巻線の量を低減できるという効果が得られる。

（第４の実施形態）
以下、第４の実施形態について図２５を参照して説明する。なお、図２５では、各スイッチング素子をスイッチのシンボルで表している。

第１の実施形態における損失低減回路（スイッチング損失低減のための追加回路）は、単方向昇圧チョッパを備えたスイッチング電源装置にも適用することができる。例えば、図２５（ａ）に示すように、図１に示した損失低減回路４は、単方向昇圧チョッパを備えるスイッチング電源装置４１Ａに、そのままの構成で適用することができる。単方向昇圧チョッパは、双方向チョッパ３におけるスイッチング素子Ｓ２がダイオードＤ２（通電制御素子に相当）に置き換えられたものである。

ただし、損失低減回路４を、そのままの構成で適用したスイッチング電源装置４１Ａでは、二次巻線Ｔａ３、リアクトルＬａ２、ダイオードＤａ２、コンデンサＣａ２およびダイオードＤａ３が冗長な構成となっている。そこで、それら冗長な構成を削除した損失低減回路４２Ｂを備えた構成が、図２５（ｂ）に示すスイッチング電源装置４１Ｂである。このようにすれば、部品点数（追加回路の実装面積）の削減を図ることができる。そして、スイッチング電源装置４１Ａおよび４１Ｂによれば、スイッチング素子Ｓ１のターンオン時およびターンオフ時におけるスイッチング損失を低減することができる。

また、図２５（ｃ）に示すように、図１３に示した損失低減回路４Ｂは、単方向昇圧チョッパを備えるスイッチング電源装置４１Ｃに、そのままの構成で適用することができる。ただし、損失低減回路４Ｂを、そのままの構成で適用したスイッチング電源装置４１Ｃでは、二次巻線Ｔａ３、リアクトルＬａ２およびダイオードＤａ２が冗長な構成となっている。そこで、それら冗長な構成を削除した損失低減回路４２Ｄを備えた構成が、図２５（ｄ）に示すスイッチング電源装置４１Ｄである。このような構成によれば、部品点数（追加回路の実装面積）の削減を図ることができる。そして、スイッチング電源装置４１Ｃおよび４１Ｄによれば、スイッチング素子Ｓ１のターンオン時におけるスイッチング損失を低減することができる。

（第５の実施形態）
以下、第５の実施形態について図２６を参照して説明する。なお、図２６では、各スイッチング素子をスイッチのシンボルで表している。

第１の実施形態における損失低減回路（スイッチング損失低減のための追加回路）は、単方向降圧チョッパを備えたスイッチング電源装置にも適用することができる。例えば、図２６（ａ）に示すように、図１に示した損失低減回路４は、単方向降圧チョッパを備えるスイッチング電源装置５１Ａに、そのままの構成で適用することができる。単方向降圧チョッパは、双方向チョッパ３におけるスイッチング素子Ｓ１がダイオードＤ１（通電制御素子に相当）に置き換えられたものである。

ただし、損失低減回路４を、そのままの構成で適用したスイッチング電源装置５１Ａでは、二次巻線Ｔａ２、リアクトルＬａ１、ダイオードＤａ１、コンデンサＣａ１およびダイオードＤａ６が冗長な構成となっている。そこで、それら冗長な構成を削除した損失低減回路５２Ｂを備えた構成が、図２６（ｂ）に示すスイッチング電源装置５１Ｂである。このようにすれば、部品点数（追加回路の実装面積）の削減を図ることができる。そして、スイッチング電源装置５１Ａおよび５１Ｂによれば、スイッチング素子Ｓ２のターンオン時およびターンオフ時におけるスイッチング損失を低減することができる。

また、図２６（ｃ）に示すように、図１３に示した損失低減回路４Ｂは、単方向降圧チョッパを備えるスイッチング電源装置５１Ｃに、そのままの構成で適用することができる。ただし、損失低減回路４Ｂを、そのままの構成で適用したスイッチング電源装置５１Ｃでは、二次巻線Ｔａ２、リアクトルＬａ１およびダイオードＤａ１が冗長な構成となっている。そこで、それら冗長な構成を削除した損失低減回路５２Ｄを備えた構成が、図２６（ｄ）に示すスイッチング電源装置５１Ｄである。このような構成によれば、部品点数（追加回路の実装面積）の削減を図ることができる。そして、スイッチング電源装置５１Ｃおよび５１Ｄによれば、スイッチング素子Ｓ２のターンオン時におけるスイッチング損失を低減することができる。

（第６の実施形態）
以下、第６の実施形態について図２７を参照して説明する。なお、図２７では、各スイッチング素子をスイッチのシンボルで表している。

上記各実施形態におけるダイオードＤａ１〜Ｄａ６は、スイッチ（例えばＭＯＳＦＥＴなどの半導体スイッチング素子）に置き換えることができる。例えば、図１に示した損失低減回路４のダイオードＤａ１〜Ｄａ６をスイッチＳｄ１〜Ｓｄ６に置き換えると、図２７（ａ）に示すような構成となる。また、図１３に示した損失低減回路４ＢのダイオードＤａ１、Ｄａ２、Ｄａ４、Ｄａ５をスイッチＳｄ１、Ｓｄ２、Ｓｄ４、Ｓｄ５に置き換えると、図２７（ｂ）に示すような構成となる。

図２７（ａ）、（ｂ）に示すスイッチング電源装置６１Ａ、６１Ｂでは、損失低減回路６２Ａ、６２Ｂが備えるスイッチＳｄ１〜Ｓｄ６を、上記各実施形態においてダイオードＤａ１〜Ｄａ６を介して電流が流れるタイミングでオンして電流を通電させればよい（同期整流）。このような構成によれば、ダイオードＤａ１〜Ｄａ６に電流が流れた際に順方向電圧によって発生する損失（導通損失）を低減することができる。従って、本実施形態の構成は、ダイオードＤａ１〜Ｄａ６の導通損失がスイッチＳｄ１〜Ｓｄ６の導通損失よりも大きい場合に有益なものとなる。

（第７の実施形態）
以下、第７の実施形態について図２８を参照して説明する。なお、図２８では、各スイッチング素子をスイッチのシンボルで表している。

第１の実施形態における損失低減回路は、直流電源２から与えられる直流電圧を降圧する降圧動作と、出力端子を通じて回生される電力を昇圧する昇圧動作とを行う双方向降圧チョッパとして構成されたスイッチング電源装置にも適用することができる。

例えば、図１に示した損失低減回路４を双方向降圧チョッパに適用すると、図２８（ａ）に示すような構成となる。図２８（ａ）に示すスイッチング電源装置８１Ａによっても、スイッチング素子Ｓ１、Ｓ２両方のターンオン時およびターンオフ時におけるスイッチング損失を低減することができる。また、図１３に示した損失低減回路４Ｂを双方向降圧チョッパに適用すると、図２８（ｂ）に示すような構成となる。図２８（ｂ）に示すスイッチング電源装置８１Ｂによっても、スイッチング素子Ｓ１、Ｓ２両方のターンオン時におけるスイッチング損失を低減することができる。

（第８の実施形態）
以下、第８の実施形態について図２９を参照して説明する。なお、図２９では、各スイッチング素子をスイッチのシンボルで表している。

第１の実施形態における損失低減回路は、直流電源から与えられる直流電圧を昇圧または降圧する動作と、出力端子を通じて回生される電力を昇圧または降圧する動作とを行う双方向昇降圧チョッパとして構成されたスイッチング電源装置にも適用することができる。

例えば、図１に示した損失低減回路４を双方向昇降圧チョッパに適用すると、図２９（ａ）に示すような構成となる。図２９（ａ）に示すスイッチング電源装置９１Ａは、双方向昇降圧チョッパ９２、２つの損失低減回路４、コンデンサＣ１、Ｃ２などを備えている。双方向昇降圧チョッパ９２は、スイッチング素子Ｓ１、Ｓ２が直列接続された主直列回路５、スイッチング素子Ｓ３、Ｓ４が直列接続された主直列回路９３およびリアクトルＬ１を備えている。

この場合、リアクトルＬ１は、主直列回路５、９３の各共通接続点の間に接続されている。また、主直列回路９３は、直流電源２の端子間に接続されている。そして、２つの損失低減回路４のうち、一方はコンデンサＣ１に並列に接続されており、他方はコンデンサＣ２に並列に接続されている。このような構成のスイッチング電源装置９１Ａによれば、スイッチング素子Ｓ１〜Ｓ４のターンオン時およびターンオフ時におけるスイッチング損失を低減することができる。

また、図１３に示した損失低減回路４Ｂを双方向昇降圧チョッパに適用すると、図２９（ｂ）に示すような構成となる。図２９（ｂ）に示すスイッチング電源装置９１Ｂは、双方向昇降圧チョッパ９２、２つの損失低減回路４Ｂ、コンデンサＣ１、Ｃ２などを備えている。２つの損失低減回路４Ｂのうち、一方はコンデンサＣ１に並列に接続されており、他方はコンデンサＣ２に並列に接続されている。このような構成のスイッチング電源装置９１Ｂによれば、スイッチング素子Ｓ１〜Ｓ４のターンオン時におけるスイッチング損失を低減することができる。

（第９の実施形態）
以下、第９の実施形態について図３０を参照して説明する。なお、図３０では、各スイッチング素子をスイッチのシンボルで表している。

第１の実施形態における損失低減回路は、双方向反転昇降圧チョッパとして構成されたスイッチング電源装置にも適用することができる。例えば、図１に示した損失低減回路４を双方向反転昇降圧チョッパに適用すると、図３０（ａ）に示すような構成となる。

図３０（ａ）に示すスイッチング電源装置１０１Ａでは、端子Ｔ１、Ｔ２間が入力端子である場合、端子Ｔ２、Ｔ３間が出力端子となる。端子Ｔ１、Ｔ２間にはコンデンサＣinが接続されており、端子Ｔ２、Ｔ３間にはコンデンサＣoutが接続されている。端子Ｔ１、Ｔ３間には、主直列回路５および損失低減回路４が接続されている。この場合、リアクトルＬ１は、端子Ｔ２および主直列回路５の共通接続点（ノードＮ１）の間に接続される。

このような構成の場合、スイッチング素子Ｓ２をオンしてリアクトルＬ１に通電し、その後、スイッチング素子Ｓ２をオフすると、スイッチング素子Ｓ１の還流ダイオードを介してコンデンサＣoutを充電する電流が流れ、端子Ｔ２を電位の基準とすると出力電圧Ｖ２は入力電圧Ｖ１の逆極性となる。また、スイッチング素子Ｓ１をオンしてリアクトルＬ１に通電し、その後、スイッチング素子Ｓ１をオフすると、スイッチング素子Ｓ２の還流ダイオードを介してコンデンサＣinを充電する電流が流れ、端子Ｔ２を電位の基準とすると出力電圧Ｖ１は入力電圧Ｖ２の逆極性となる。このような構成のスイッチング電源装置１０１Ａによっても、スイッチング素子Ｓ１、Ｓ２両方のターンオン時およびターンオフ時におけるスイッチング損失を低減することができる。

また、図１３に示した損失低減回路４Ｂを双方向反転昇降圧チョッパに適用すると、図３０（ｂ）に示すような構成となる。図３０(ｂ)に示すスイッチング電源装置１０１Ｂによっても、スイッチング素子Ｓ１、Ｓ２両方のターンオン時におけるスイッチング損失を低減することができる。なお、端子Ｔ２、Ｔ３を入力端子にするとともに、端子Ｔ１、Ｔ２を出力端子にしてもよい。

（第１０の実施形態）
以下、第１０の実施形態について図３１を参照して説明する。なお、図３１では、各スイッチング素子をスイッチのシンボルで表している。

第１の実施形態における損失低減回路は、インバータ回路にも適用することができる。例えば、図１に示した損失低減回路４を、モータＭを駆動するインバータ回路１１１Ａ（電力変換装置に相当）に適用すると、図３１（ａ）に示すような構成となる。

この場合、スイッチング素子Ｑ１およびＱ２、スイッチング素子Ｑ３およびＱ４、スイッチング素子Ｑ５およびＱ６の各直列回路（主直列回路に相当）は、それぞれＵ、Ｖ、Ｗの各相アームを構成している。上記各直列回路の共通接続点（各相出力端子）は、それぞれモータＭのＵ、Ｖ、Ｗ相の各相巻線（図示略）に接続されている。インバータ回路１１１Ａの直流母線間には、各相に対応した損失低減回路４が接続されており、コンデンサＣａ１、Ｃａ２の共通接続点は、インバータ回路１１１Ａの各相出力端子にそれぞれ接続されている（Ｕ相だけを図示）。

この場合、損失低減回路４と、各相アームを構成する主直列回路と、それらの共通接続点に接続されるモータＭの巻線（図示略）とが、図２８（ａ）に示したスイッチング電源装置８１Ａと等価な構成となっている。従って、インバータ回路１１１Ａの各相アームがスイッチング動作を行う際に連動して損失低減回路４を動作させることで、スイッチング素子Ｑ１〜Ｑ６のターンオン時およびターンオフ時におけるスイッチング損失を低減することができる。

また、図１３に示した損失低減回路４Ｂを、モータＭを駆動するインバータ回路１１１Ｂ（電力変換装置に相当）に適用すると、図３１（ｂ）に示すような構成となる。このような構成によっても、インバータ回路１１１Ｂの各相アームがスイッチング動作を行う際に連動して損失低減回路４Ｂを動作させることで、スイッチング素子Ｑ１〜Ｑ６のターンオン時におけるスイッチング損失を低減することができる。

（第１１の実施形態）
以下、第１１の実施形態について図３２を参照して説明する。なお、図３２では、各スイッチング素子をスイッチのシンボルで表している。

図３２に示す本実施形態のスイッチング電源装置１２１が備える損失低減回路１２２は、図１に示した損失低減回路４に対し、コンデンサＣａ１’、Ｃａ２’およびスイッチング素子Ｓｃ１、Ｓｃ２が追加されている。この場合、コンデンサＣａ１、Ｃａ２の直列回路に対し、コンデンサＣａ１’、スイッチング素子Ｓｃ１、スイッチング素子Ｓｃ２およびコンデンサＣａ２’からなる直列回路が並列に接続されている。また、スイッチング素子Ｓｃ１、Ｓｃ２の共通接続点は、ノードＮ１に接続されている。

このような構成のスイッチング電源装置１２１では、スイッチング素子Ｓｃ１、Ｓｃ２をオンオフさせることにより、期間Ｍ６で充電を行うコンデンサ（以下、スナバコンデンサと呼ぶ）の容量を変化させることができる。なお、本実施形態では、コンデンサＣａ１、Ｃａ１’およびスイッチング素子Ｓｃ１と、コンデンサＣａ２、Ｃａ２’およびスイッチング素子Ｓｃ２とが、それぞれ容量を切り替え可能な蓄電素子１２３、１２４を構成している。

この場合、リアクトルＬ１を介して流れる電流（リアクトル電流）が比較的小さい場合に、スナバコンデンサの容量が大きすぎると、スイッチング素子Ｓ１またはＳ２がターンオフしている間にスナバコンデンサを充電しきれず、その結果、ターンオフ損失を効果的に低減できなくなる（電力変換効率の悪化を招く）おそれがある。そこで、リアクトル電流が比較的小さい場合には、スイッチング素子Ｓｃ１、Ｓｃ２をオフして、コンデンサＣａ１、Ｃａ２の容量でスナバコンデンサを形成する。一方、リアクトル電流が比較的大きい場合には、スイッチング素子Ｓｃ１、Ｓｃ２をオンして、コンデンサＣａ１、Ｃａ２に対し、それぞれコンデンサＣａ１’、Ｃａ２’を並列接続することで、スナバコンデンサの容量を大きくする。

このように制御することにより、リアクトル電流の大きさが広範囲にわたって変化する場合であっても、電力変換効率を低下させることなく、スイッチング素子Ｓ１、Ｓ２両方のターンオフ時のスイッチング損失を効果的に低減することができる。なお、蓄電素子としては、スイッチング素子およびコンデンサの直列回路を３並列以上接続することにより、その容量を変化させる構成でもよい。

（第１２の実施形態）
以下、第１２の実施形態について図３３を参照して説明する。なお、図３３では、各スイッチング素子をスイッチのシンボルで表している。

図３３に示す本実施形態のスイッチング電源装置１３１が備える損失低減回路１３２は、図１に示した損失低減回路４に対し、保護回路１３３が追加されている。保護回路１３３は、ダイオードＤａ７、Ｄａ８およびツェナーダイオードＤａ９、Ｄａ１０から構成されている。ダイオードＤａ７は、アノードが電源線７に接続され、カソードがツェナーダイオードＤａ９のカソードに接続されている。ツェナーダイオードＤａ９のアノードは、ダイオードＤａ１のアノードに接続されている。ダイオードＤａ８は、アノードがダイオードＤａ２のカソードに接続され、カソードがツェナーダイオードＤａ１０のカソードに接続されている。ツェナーダイオードＤａ１０のアノードは電源線６に接続されている。

このような構成によれば、期間Ｍ６において生じるダイオードＤａ１、Ｄａ２のリカバリ電流に起因する問題（ダイオードＤａ１、Ｄａ２に発生する過大な逆電圧）を防ぐことができる。なお、図３３の構成から、ツェナーダイオードＤａ９、Ｄａ１０を省略しても、上述したリカバリ電流に起因する問題は解消することができる。ただし、その場合、期間Ｍ６において、「ダイオードＤａ７→二次巻線Ｔａ２→スイッチング素子Ｓ１」という経路、または、「二次巻線Ｔａ３→ダイオードＤａ８→スイッチング素子Ｓ２」という経路で、回路動作に寄与しない余分な電流が流れ続け、損失が増加してしまう。

ツェナーダイオードＤａ９、Ｄａ１０は、このような余分な電流を極力抑えるようにするために設けられている。従って、ツェナーダイオードＤａ９、Ｄａ１０としては、下記（１３）式の条件を満たす仕様のものが用いられる。ただし、ツェナーダイオードＤａ９、Ｄａ１０のツェナー電圧をＶｚとし、トランス１０の巻き数比をｎとしている。
Ｖｚ＞Ｖ２／ｎ …（１３）

（第１３の実施形態）
以下、第１３の実施形態について図３４および図３５を参照して説明する。なお、図３４では、各スイッチング素子をスイッチのシンボルで表している。
図３４に示す本実施形態のスイッチング電源装置１４１は、図１に示したスイッチング電源装置１に対し、制御回路部１４２などが追加されている。制御回路部１４２は、デューティ制御部１４３、信号生成部１４４および判定部１４５を備えている。

入力側のコンデンサＣ１（直流電源２）の両端には電圧センサ１４６が接続されており、出力側のコンデンサＣ２の両端には電圧センサ１４７が接続されている。リアクトルＬ１のコンデンサＣ１側の端子には、電流センサ１４８（電流検出手段に相当）が配置されている。デューティ制御部１４３には、各センサ１４６〜１４８の検出信号が与えられている。また、判定部１４５には、電流センサ１４８の検出信号が与えられている。

デューティ制御部１４３は、電圧センサ１４６、１４７により検出される入力電圧Ｖ１、出力電圧Ｖ２と、電流センサ１４８により検出されるリアクトル電流の絶対値Ｉ１とに基づいてＰＷＭ制御用のデューティ指令を生成し、信号生成部１４４に出力する。信号生成部１４４は、入力されたデューティ指令に基づいてＰＷＭ信号を生成すると、スイッチング素子Ｓ１、Ｓ２に出力し、それらのオンオフを制御する。また、信号生成部１４４は、スイッチング素子Ｓ１、Ｓ２に出力するＰＷＭ信号に応じて、スイッチング素子Ｓａ１、Ｓａ２をオンオフするための制御信号を出力する。

判定部１４５は、リアクトルＬ１に流れるリアクトル電流の絶対値Ｉ１に基づいて、スイッチング素子Ｓ１、Ｓ２だけをスイッチング動作する「ハードスイッチングモード」と、それらのスイッチング動作に合わせてスイッチング素子Ｓａ１、Ｓａ２もオンオフする「ソフトスイッチングモード」とのいずれを選択するかを判断し、信号生成部１４４にモード切替信号を出力する。信号生成部１４４は、モード切替信号が表すモードに応じて、スイッチング素子Ｓａ１、Ｓａ２をオンオフするか否かを決定する。

判定部１４５によるモードの切替判定は、例えば図３５のフローチャートのように実施される。すなわち、判定部１４５は、リアクトル電流の絶対値Ｉ１が増加から減少に転じたタイミングを起点として、スイッチング素子Ｓ１またはＳ２をターンオンする前の所定のタイミングであるか否かを判断する（Ｓ１０）。判定部１４５は、上記所定のタイミングであると判断すると（Ｓ１０：ＹＥＳ）、その時点のリアクトル電流の絶対値Ｉ１が判定閾値Ｉth以上であるか否かを判断する（Ｓ２０）。

判定部１４５は、リアクトル電流の絶対値Ｉ１が判定閾値Ｉth以上であると判断した場合（Ｓ２０：ＹＥＳ）、ソフトスイッチングモードを指定する（Ｓ３０）。また、判定部１４５は、リアクトル電流の絶対値Ｉ１が判定閾値Ｉth未満であると判断した場合（Ｓ２０：ＮＯ）、ハードスイッチングモードを指定する（Ｓ４０）。

リアクトル電流の絶対値Ｉ１が比較的小さい場合にスイッチング素子Ｓａ１、Ｓａ２をオンオフすると、損失低減回路４において発生する損失が、損失低減回路４による損失低減効果を上回り、結果として電力変換効率を悪化させるおそれがある。そこで、本実施形態では、上述したように、リアクトル電流の絶対値Ｉ１が判定閾値Ｉthよりも小さい場合には、スイッチング素子Ｓａ１、Ｓａ２をオフに維持した状態で、スイッチング素子Ｓ１、Ｓ２だけをスイッチングすることで、電力変換効率の悪化を防止するようになっている。

なお、電流センサ１４８が検出対象とする電流を、直流電源２の正側端子における入力電流、スイッチング電源装置１４１の出力電流、スイッチング素子Ｓ１、Ｓ２の主端子に流れる電流（コレクタ電流、エミッタ電流）などにし、その検出信号からリアクトル電流の絶対値Ｉ１を推定する構成であってもよい。

以上説明した本実施形態によれば、リアクトルＬ１に流れるリアクトル電流の絶対値Ｉ１を電流センサ１４８により検出し、リアクトル電流の絶対値Ｉ１の検出値が判定閾値Ｉth未満であるとき、スイッチング素子Ｓａ１、Ｓａ２をオフ状態に維持するようになっている。そのため、装置への入力電力が小さい場合などスイッチング損失の低減を図る必要がない状況で、損失低減回路４において発生する損失を抑制することができる。

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
ダイオードＤａ１、リアクトルＬａ１および二次巻線Ｔａ２を直列接続する順序や、二次巻線Ｔａ３、リアクトルＬａ２およびダイオードＤａ２を直列接続する順序などは、上記各実施形態にて示したものに限らずともよく、任意の順序で直列接続しても構わない。どのような順序で直列接続した場合でも、上記各実施形態と同様の動作および効果を期待することができる。
トランス１０は、一次巻線Ｔａ１の巻き数が二次巻線Ｔａ２、Ｔａ３の巻き数と同程度あるいは少なくなるように構成されていてもよい。
トランス１０は、３つ以上の二次巻線を備えた構成でもよい。その場合、追加された二次巻線は、二次巻線Ｔａ２、Ｔａ３に対し、直列接続すればよい。

スイッチング素子は、ＩＧＢＴ、ＭＯＳＦＥＴに限らず、バイポーラトランジスタでもよい。
スイッチング素子Ｓａ１、Ｓａ２をターンオフする動作は、スイッチング素子Ｓ１、Ｓ２のターンオンの後に限るものではなく、スイッチング素子Ｓ１、Ｓ２のターンオンと同時であったり、それより先行したりしても構わない。その場合でも、期間Ｍ４でトランス１０の二次巻線に転流された電流は暫く転流した状態を維持するため、スイッチング素子Ｓ１、Ｓ２のターンオンの後にターンオフした場合と同様の効果を得ることができる。
また、スイッチング素子Ｓ１、Ｓ２の一方をターンオンする動作と同時期あるいはそれ以降にスイッチング素子Ｓａ１およびＳａ２をターンオンする動作が行われてもよい。このようにした場合でも、スイッチング素子Ｓａ１およびＳａ２をオフした後にコンデンサＣａ１、Ｃａ２への充電が行われる。従って、この場合でも、ターンオフ損失については確実に低減されるため、その結果としてスッチング損失の低減を図ることができる。
本発明は、車載用途の電力変換装置（スイッチング電源装置、インバータ回路）に限らず、種々の用途に用いられる電力変換装置に適用することができる。

図面中、１、１Ａ〜１Ｅ、４１Ａ〜４１Ｄ、５１Ａ〜５１Ｄ、６１Ａ、６１Ｂ、８１Ａ、８１Ｂ、９１Ａ、９１Ｂ、１０１Ａ、１０１Ｂ、１２１、１３１、１４１はスイッチング電源装置（電力変換装置）、５、９３は主直列回路、８、８Ｂ、９、９Ｂは補助直列回路、１０はトランス、１１、１１Ｂは第１整流手段、１２、１２Ｂは第２整流手段、１３、１３Ｂ、１３Ｃは補助スイッチング手段、１４はカップルドインダクタ、１１１Ａ、１１１Ｂはインバータ回路（電力変換装置）、１２３、１２４は蓄電素子、１４８は電流センサ（電流検出手段）、Ｃａ１、Ｃａ２はコンデンサ（蓄電素子）、Ｄａ１、Ｄａ２はダイオード（整流手段）、Ｄａ３〜Ｄａ６はダイオード（整流素子）、Ｌ１はリアクトル（主インダクタンス素子）、Ｌａ１、Ｌａ２はリアクトル（補助インダクタンス素子）、Ｓ１、Ｓ２はスイッチング素子（通電制御素子）、Ｓａ１、Ｓａ２はスイッチング素子（第１、第２補助スイッチング素子）、Ｔａ１は一次巻線、Ｔａ２、Ｔａ３は二次巻線を示す。

Claims (14)

1. 導電状態および非導電状態を切り替える機能を有する２つの通電制御素子（Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｑ１〜Ｑ６）が直列接続された構成、または、前記通電制御素子および一方の電流を許容するとともに他方の電流を阻止する機能を有する整流素子（Ｄ１、Ｄ２）が直列接続された構成の主直列回路（５、９３）と、
   前記主直列回路の共通接続点に一端が接続される主インダクタンス素子（Ｌ１）と、
   一次巻線（Ｔａ１）および二次巻線（Ｔａ２、Ｔａ３）を有するトランス（１０）と、
   前記一次巻線の通電および非通電を切り替える補助スイッチング手段（１３、１３Ｃ）と、
   一方の電流を許容するとともに他方の電流を阻止する機能を有する整流手段（Ｄａ１、Ｄａ２）と、
   を備え、
   前記一次巻線は、前記補助スイッチング手段を介して前記主直列回路に対して並列に接続され、
   前記二次巻線は、前記通電制御素子または前記整流素子の主端子間に、前記一次巻線に前記補助スイッチング手段を介して電圧が印加された際に低電位側の主端子から高電位側の主端子に向けて電圧が誘起される向きで接続され、
   前記整流手段は、前記二次巻線を通過して前記通電制御素子または前記整流素子を迂回する経路上において前記主直列回路の高電位側から低電位側への通電を阻止するように設けられることを特徴とする電力変換装置。
2. 前記通電制御素子をターンオンする動作に先行して、前記補助スイッチング手段をターンオンする動作が行われることを特徴とする請求項１に記載の電力変換装置。
3. 前記二次巻線は、前記主直列回路が２つの前記通電制御素子から成る場合は一方の前記通電制御素子の主端子間に接続され、前記主直列回路が前記通電制御素子および前記整流素子から成る場合は前記整流素子の主端子間に接続され、
   前記整流手段は、前記二次巻線が接続された通電制御素子または前記整流素子の高電位側の主端子から低電位側の主端子への通電を阻止するように設けられることを特徴とする請求項１または２に記載の電力変換装置。
4. 前記トランスは、少なくとも２つの前記二次巻線を備え、
   前記二次巻線のうち一方は、前記主直列回路を構成する前記通電制御素子および前記整流素子のうち一方の主端子間に接続され、
   前記二次巻線のうち他方は、前記主直列回路を構成する前記通電制御素子および前記整流素子のうち他方の主端子間に接続され、
   前記整流手段は、前記２つの通電制御素子または前記整流素子の高電位側の主端子から低電位側の主端子への通電を阻止するように設けられることを特徴とする請求項１または２に記載の電力変換装置。
5. 前記トランスは、前記一次巻線の巻き数が、前記二次巻線の巻き数よりも多くなるように構成されていることを特徴とする請求項１から４のいずれか一項に記載の電力変換装置。
6. 前記補助スイッチング手段は、前記主直列回路に対して並列に設けられる２つの補助直列回路（８、９）を備え、
   前記２つの補助直列回路のうち一方は、高電位側に配置されたものであり導電状態および非導電状態を切り替える機能を有する第１補助スイッチング素子（Ｓａ１）と、高電位側から低電位側への通電を阻止するように低電位側に配置されたものであり一方の電流を許容するとともに他方の電流を阻止する機能を有する第１整流手段（１１、１１Ｂ）との直列回路であり、
   前記２つの補助直列回路のうち他方は、高電位側から低電位側への通電を阻止するように高電位側に配置されたものであり一方の電流を許容するとともに他方の電流を阻止する機能を有する第２整流手段（１２、１２Ｂ）と、低電位側に配置されたものであり導電状態および非導電状態を切り替える機能を有する第２補助スイッチング素子（Ｓａ２）との直列回路であり、
   前記一次巻線は、前記２つの補助直列回路の各共通接続点の間に接続されることを特徴とする請求項１から５のいずれか一項に記載の電力変換装置。
7. 前記第１整流手段および前記第２整流手段のうち少なくとも一方は、それぞれ高電位側から低電位側への通電を阻止するように配され且つ互いに直列接続された複数の整流素子（Ｄａ３〜Ｄａ６）を備えた構成であり、
   前記複数の整流素子は、一方の電流を許容するとともに他方の電流を阻止する機能を有し、
   前記第１整流手段および前記第２整流手段のうちいずれか一方または双方において、前記複数の整流素子のうちいずれか２つの共通接続点および前記主直列回路の共通接続点の間に接続される蓄電素子（Ｃａ１、Ｃａ２、１２３、１２４）を備えていることを特徴とする請求項６に記載の電力変換装置。
8. 前記補助スイッチング素子のオン時間は、前記蓄電素子の容量に応じて決定されることを特徴とする請求項７に記載の電力変換装置。
9. 前記蓄電素子（１２３、１２４）は、その容量を切り替え可能な構成であることを特徴とする請求項７または８に記載の電力変換装置。
10. 前記通電制御素子の主端子間に、前記二次巻線に対して直列に介在するように設けられる補助インダクタンス素子（Ｌａ１、Ｌａ２）を備えていることを特徴とする請求項１から９のいずれか一項に記載の電力変換装置。
11. 前記補助インダクタンス素子は、前記トランスの二次巻線の漏れインダクタンスにより構成されていることを特徴とする請求項１０に記載の電力変換装置。
12. 前記補助インダクタンス素子は、磁気結合されたカップルドインダクタ（１４）であり、
    前記カップルドインダクタは、一方に対して前記主直列回路の共通接続点側の電位が高くなるように電圧が印加された際に、他方において前記主直列回路の共通接続点側の電位が高くなるような誘導起電力が生じるように、２つの前記通電制御素子または前記整流素子の主端子間にそれぞれ接続されていることを特徴とする請求項１０に記載の電力変換装置。
13. 前記補助スイッチング素子のオン時間は、前記主インダクタンス素子に流れる電流および前記主直列回路の端子間電圧の一方または双方に応じて決定されることを特徴とする請求項１から１２のいずれか一項に記載の電力変換装置。
14. 前記主インダクタンス素子に流れる電流を検出する電流検出手段（１４８）を備え、
    前記電流検出手段による電流の絶対値の検出値が所定の判定閾値未満であるとき、前記補助スイッチング素子を一動作周期の全期間を通じてオフ状態に維持することを特徴とする請求項１から１３のいずれか一項に記載の電力変換装置。

Images