[go: up one dir, main page]

JP2015192104A - 半導体チップ実装方法および半導体チップ実装装置 - Google Patents

半導体チップ実装方法および半導体チップ実装装置 Download PDF

Info

Publication number
JP2015192104A
JP2015192104A JP2014069898A JP2014069898A JP2015192104A JP 2015192104 A JP2015192104 A JP 2015192104A JP 2014069898 A JP2014069898 A JP 2014069898A JP 2014069898 A JP2014069898 A JP 2014069898A JP 2015192104 A JP2015192104 A JP 2015192104A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
thermosetting resin
preheating
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014069898A
Other languages
English (en)
Inventor
幹夫 川上
Mikio Kawakami
幹夫 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2014069898A priority Critical patent/JP2015192104A/ja
Publication of JP2015192104A publication Critical patent/JP2015192104A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 複数の基板に熱硬化性樹脂を塗布してから、個々の基板毎に半導体チップを順次加熱圧着して実装する場合であっても、加熱圧着後の実装形態が、個々の基板間で差を生じない半導体チップ実装方法および半導体チップ実装装置を提供すること。
【解決手段】 半導体チップおよび基板の少なくとも一方の電極が、弾性または塑性変形可能なバンプ電極で、基板に予め熱硬化性樹脂を塗布し、塗布後の前記熱硬化性樹脂を、前記熱硬化性樹脂のガラス転移点以下の所定の温度に予備加熱してから、半導体チップを基板にフリップチップ接合する半導体チップ実装方法であって、前記予備加熱を開始してから半導体チップをフリップ接合する迄の予備加熱時間を測定し、フリップチップ接合時の加圧力を、前記予備加熱時間の関数として設定することを特徴とする半導体チップ実装方法および半導体チップ実装装置を提供する。
【選択図】 図14

Description

本発明は、半導体チップを熱硬化性樹脂を介して基板にフリップチップ接合する、半導体チップ実装方法及び半導体チップ実装装置に関する。
半導体チップまたは基板の少なくとも一方にバンプを形成し、半導体チップ側または基板側に熱硬化性樹脂等からなる封止剤を塗布するとともに、半導体チップをフェイスダウンの形で基板に近づけ、バンプを相対する電極パッドまたはバンプに当接させた後、バンプ電極を加熱溶融させて接合する半導体チップの実装方法はよく知られている(例えば特許文献1)。
この実装方法の一例を図20を用いて説明する。図20は、半導体チップ2にはピラーバンプ4が形成され、基板3にはハンダバンプ5が形成されている例を示す。
図20(a)において基板3は基板保持ステージ9に吸着保持されており、基板3上の所定の位置にディスペンサ8によって所定量の熱硬化性樹脂6が塗布される(図20(b))。その後、ボンディングヘッド11に保持された半導体チップ2と基板3を、半導体チップ2に設けられたアライメントマークと基板3に設けられたアライメントマークとを上下2視野の画像認識手段12で認識し、ボンディングヘッド11もしくは基板保持ステージ9をXY方向(水平方向)およびθ方向(回転方向)に精密位置合わせをし(図20(c))、半導体チップ2を基板3の所定位置に加熱圧着している(図20(d)、(e))。加熱圧着により、基板3のハンダバンプ5は溶融し、溶融したハンダバンプ5に半導体チップ2のピラーバンプ4が押し込まれて金属接合が形成されるとともに、熱硬化性樹脂6が加熱硬化され、接合と樹脂封止が同時に行える。
ここで、ボンディングヘッド11が半導体チップ2を加熱圧着する際に必要な加圧力は、半導体チップ2のピラーバンプ4を基板3のハンダバンプ5に押し込む力に加えて、加熱硬化が進む熱硬化性樹脂6からの抗力に打ち勝って、半導体チップ2を押し込む力も必要になる。
ところで、半導体チップ2を熱硬化性樹脂6を介して基板3の所定の位置で加熱圧着する際に、熱硬化性樹脂6の粘度が高すぎると、(図20(d)から図20(e)にかけて)熱硬化性樹脂6は半導体チップ2と基板3の隙間を塗れ広がらずに空隙が残ることになる。そのため、熱硬化性樹脂6の粘度を事前に下げておく必要がある。このため、基板3に塗布されてから半導体チップ2を基板3に加熱圧着するまでの間で、熱硬化性樹脂6の予備加熱がステージヒータ10の加熱により行われる。この予備加熱は熱硬化性樹脂6の硬化温度以下で行われるが、粘度が適正な値に低下するまでの一定時間の加熱を行う必要がある。
このため、基板3への熱硬化性樹脂6の塗布から半導体チップ2の加熱圧着までの一連の作業を1台の実装装置で行おうとすると、予備加熱のための時間を確保する理由から、生産効率が低下する。そこで、基板3への熱硬化性樹脂6の塗布および予備加熱を別装置で行った基板を実装装置に装着することが一般的である。
特開2002−203874号公報
近年、生産性向上のため実装装置の基板保持ステージに複数の基板を配置し、各々の基板に半導体チップを順次実装していく方式や、複数の単位基板の集合体からなる基板を配置して各単位基板に半導体チップを順次実装していく方式が実用化されている。
前述のような基板に熱硬化性樹脂を塗布してから半導体チップを実装する方法を、このように複数箇所で順次行おうとした場合、箇所毎に予備加熱時間が異なることは避けられなくなる。すなわち、複数箇所に熱硬化性樹脂を塗布して予備加熱する場合、常温で全箇所に塗布をしてから一括で予備加熱するのが一般的であり、このような場合だと半導体チップを実装する順に従い、後で実装する箇所ほど熱硬化性樹脂の予備加熱時間は長くなる。
熱硬化性樹脂の予備加熱温度は一般的に70℃前後で、ガラス転移温度よりも低いため、予備加熱時間が若干長くなっても影響がないと考えられるが、実際には、加熱圧着後の実装状態に大きな差が生じる。その例を図21に示す。図21(a)は基板3上の熱硬化性樹脂6に適正な時間の予備加熱を行った直後に半導体チップ2を加熱圧着した後の状態を示すが、図21(b)、図21(c)と予備加熱時間が長くなるほど、基板3のハンダバンプ5の潰れが大きくなり、半導体チップ2と基板3の間隔も狭くなっている。半導体チップ2と基板3の間隔が狭くなることにより、半導体チップ2周辺への熱硬化性樹脂6のはみ出しも生じる。
このような熱硬化性樹脂6の予備加熱時間と半導体チップ2を加熱圧着した後の実装状態との関係について、明確な理由は判っていないが、一般的に、予備加熱によって熱硬化性樹脂に含まれる硬化剤が気化して減少していることが影響していると考えられている。すなわち、熱硬化性樹脂に含まれる硬化剤が減るほど、半導体チップの加熱圧着を行う際の、熱硬化性樹脂の熱硬化が遅くなり、それだけ半導体チップに対する熱硬化性樹脂からの抗力が弱まる。このため、半導体チップを加熱圧着する際の加圧力が同じであるならば、予備加熱時間が長いほど、基板のハンダバンプが受ける力が大きくなるということである。
このような現象を防ぐために、複数の実装箇所全てで、熱硬化性樹脂の予備加熱開始から半導体チップの加熱圧着までの時間を一定にするという手法も考えられる。例えば、一定の予備加熱温度に維持された予備加熱ステージを用意して、半導体チップの実装間隔と同じ間隔で個々の箇所に熱硬化性樹脂を塗布する方法であるが、加熱状態の基板上にディスペンサ等の塗布部が常時配置される状態であり好ましくない。また、全箇所に塗布した後に、部分加熱可能な専用ステージで個々の箇所に予備加熱を行うことも考えられるが、個々の箇所毎の断熱等で装置が極めて高価なものとなる。
本発明は、このような事情を鑑みてなされたものであり、複数の基板に熱硬化性樹脂を塗布してから、個々の基板毎に半導体チップを順次加熱圧着して実装する場合であっても、加熱圧着後の実装形態が、個々の基板間で差を生じない半導体チップ実装方法および半導体チップ実装装置を提供することを目的とする。
上記課題を解決するために、請求項1に記載の発明は、半導体チップおよび基板の少なくとも一方の電極が、弾性または塑性変形可能なバンプ電極で、基板に予め熱硬化性樹脂を塗布し、塗布後の前記熱硬化性樹脂を、前記熱硬化性樹脂のガラス転移点以下の所定の温度に予備加熱してから、半導体チップを基板にフリップチップ接合する半導体チップ実装方法であって、前記予備加熱を開始してから半導体チップをフリップチップ接合する迄の予備加熱時間を測定し、フリップチップ接合時の加圧力を、前記予備加熱時間の関数として設定することを特徴とする半導体チップ実装方法である。
請求項2の発明は、請求項1に記載の半導体チップ実装方法であって、複数の基板に前記熱硬化性樹脂を塗布した後に、個々の基板に半導体チップをフリップチップ接合するのに際して、個々の基板毎に前記予備加熱時間を測定し、フリップチップ接合時の加圧力を、前記予備加熱時間の関数として設定することを特徴とする半導体チップ実装方法である。
請求項3に記載の発明は、半導体チップおよび基板の少なくとも一方の電極が弾性または組成変形可能なバンプ電極である、半導体チップと基板を、熱硬化性樹脂を介して、フリップチップ接合する半導体チップ実装装置であって、基板に熱硬化性樹脂を塗布する塗布部と、熱硬化性樹脂を所定の温度に加熱保持する予備加熱部と、半導体チップを基板にフリップチップ接合する実装部と、制御系によって構成され、予備加熱開始以後の予備加熱時間を測定する機能と、半導体チップをフリップチップ接合する際の加圧力を前記予備加熱時間の関数として設定する機能を有していることを特徴とする半導体チップ実装装置である。
請求項4に記載の発明は、請求項3に記載の半導体チップ実装装置であって、前記塗布部は複数の基板に熱硬化性樹脂を塗布する機能を有し、前記予備加熱部は、前記塗布部で熱硬化性樹脂を塗布した基板を一括して所定の温度に加熱保持する機能を有し、前記実装部は、複数の基板に対し、個々の基板の予備加熱時間に応じた加圧力で半導体チップをフリップチップ接合する機能を有することを特徴とする半導体チップ実装装置である。
複数の基板に熱硬化性樹脂を塗布してから、個々の基板毎に半導体チップを加熱圧着して実装する場合であっても、加熱圧着後の接合形態が、個々の基板間で差を生じないため、実装品質および歩留まりが向上する。
本発明における一実施形態の実装装置の構成を説明する図である。 本発明の一実施形態に用いられる基板および基板ホルダを説明する図である。 本発明の一実施形態における基板を装着した基板ホルダを説明する図である。 本発明の一実施形態における塗布部を説明する図である。 本発明の一実施形態における熱硬化性樹脂が塗布された基板および基板ホルダを説明する図である。 本発明の一実施形態における予備加熱部を説明する図である。 本発明の一実施形態における実装部を説明する図である。 本発明の一実施形態における実装部の動作を説明する図である。 本発明の一実施形態における実装部の動作を説明する図である。 本発明の一実施形態における実装部の動作を説明する図である。 本発明の一実施形態における熱硬化性樹脂の抗力測定を説明する図である。 本発明の一実施形態における熱硬化性樹脂の抗力測定結果を示す図である。 本発明の一実施形態における熱硬化性樹脂の抗力測定結果およびその近似曲線を示す図である。 本発明の一実施形態におけ加圧力を予熱時間の関数として示す図である。 本発明の実施例1で得た実測データである。 本発明の実施例1の実測データから得た近似曲線を示す図である。 本発明の実施例1における予備加熱時間毎の適正加圧力を示すデータである。 本発明の実施例1における予備加熱時間と適正加圧力の相関を示す図である。 本発明の実施例1の結果を説明する際に用いる図である。 熱硬化性樹脂を介した半導体チップの実装に関わる工程を説明する図である。 従来の課題を説明する図である。
以下に、本発明の一実施形態について、図面を用いて説明する。
図1は、複数の基板への熱硬化性樹脂の塗布から半導体チップ2の加熱圧着までの一連の作業を行う実装装置1の構成を示しており、塗布部100、予備加熱部200、実装部300、および制御系400から成っている。また、図2は、これらの装置で処理される基板3及び複数の基板を保持する基板ホルダ7の一例を示し、基板ホルダ7が基板3を装着した状態は図3に示すとおりである。図2および図3において、基板3は半導体チップ2との接続用にハンダバンプ5を有している。また、基板ホルダ7の空隙7Hでは基板3が収まりかつ固定されるようになっており、基板3は基板ホルダ7と底面が一致するように装着される。
塗布部100は、図4に一例を示すように、基板ホルダ7に保持された個々の基板3に熱硬化性樹脂6を塗布する機能を有し、基板3を吸着保持する基板保持ステージ109とディスペンサ108を基本構成としており、図示していない移動機構により基板保持ステージ109とディスペンサ108の相対位置は移動可能であり、個々の基板3の所定位置に所定量の熱硬化性樹脂6を順次塗布するよう制御系400によってコントロールされる。なお、個々の基板3に対するディスペンサ108の位置合わせは、個々の基板毎に図示しない画像認識装置にて認識して行っても良いが、基板ホルダ7のアライメントマーク7A、7Bとの相対位置を目安としても良い。
塗布部100によって基板ホルダ7に保持された全ての基板3に熱硬化性樹脂6が塗布された後の状態は図5のようになる。この状態の基板3を装着した基板ホルダ7は、予備加熱部200へ移動する。
予備加熱部200は、図6に一例を示すとおり、基板3を吸着保持する基板保持ステージ209と、基板保持ステージ209を加熱するためのステージヒータ210によって構成され、基板保持ステージ209による基板3の吸着有無やステージヒータ210の温度管理等は制御系400によって行われる。予備加熱部200では、基板ホルダ7に装着された基板3を基板保持ステージ209で吸着する前の段階で、基板保持ステージ209が一定温度に予熱されており、基板3が基板保持ステージ209に吸着された段階で、制御系400が予備加熱開始からの時間を測定するとともに、基板保持ステージ209の温度が一定となるようにステージヒータ210をコントロールする。
必要最短の予備加熱を行った後、基板3を装着した基板ホルダ7は実装部300に移動する。なお、基板3を装着した基板ホルダ7の移動に際して、人手で行ってもよいが、予備加熱後は素早く移動できるような専用の搬送ツールを用いることが望ましい。
基板3を装着した基板ホルダ7を実装部300に配置した状態を図7に示す。図7において、実装部300は、予備加熱部200と同様に基板3を吸着保持する基板保持ステージ309と、基板保持ステージ309を加熱するためのステージヒータ310を備えており、予備加熱部200と同条件での予備加熱を継続する。一方、ボンディングヘッド311は、フリップチップ接合を行うため、半導体チップ2のピラーバンプ4が基板3のハンダバンプ5と対向する状態で吸着保持する。なお、ボンディングヘッド311は昇降可能であり、加熱圧着を行うために、図示しない加圧機構に連結するとともに、半導体チップ2を加熱するためのヒータを有している。
個々の基板3に半導体チップ2を順次実装するため及び、半導体チップ2と基板3の精密位置合わせのために、ステージはX方向、Y方向およびθ方向に移動可能になっている。ボンディングヘッド311も移動可能であって良いが、加圧動作を行うため剛性が必要であるため、移動範囲は限定的であることが望ましい。また、実装部300は認識手段である2視野カメラ312を有し、2視野カメラ312はボンディングヘッド311と基板保持ステージ309の間に挿入できるように進退可能に構成されている。
実装部300の構成要素は、塗布部100および予備加熱部200の場合と同様に制御系400により制御されており、基板3を装着した基板ホルダ7が実装部300に移動しても、予備加熱時間は予備加熱部200での起点から連続して測定されている。
以下、図7の実装部300によって、複数個の半導体チップ2を実装する動作について図8から図10を用いて説明する。なお、図7から図10は、基板保持ステージ309に、図5に示す基板ホルダ7および基板3が保持された状態で、図5における基板ホルダ7のA−A断面から見た様子を示している。
まず、図8では2視野カメラ312がボンディングヘッド311と基板保持ステージ309の間に挿入され、半導体チップ2の下面および基板3の上面に記されたアライメントマークを同時に読み取り、ボンディングヘッド311または基板保持ステージ309のいずれかまたは両方を移動させて精密位置合わせを行う。
精密位置合わせ後に、図9のようにボンディングヘッド311が下降して半導体チップ2を加圧するとともに加熱することで、半導体チップ2のピラーバンプ4が基板3に塗布された熱硬化性樹脂6に潜り込みハンダバンプ5に押し込む形で接合するとともに、熱硬化性樹脂6が加熱硬化される。ここで、ボンディングヘッド311が下降する際の加圧力は、予備加熱開始から各基板3での半導体チップ2の加熱圧着を開始するまでの予備加熱時間の関数として設定するが、加圧力を求める関数の導出方法に関しては後述する。
この一連の実装作業が終了後、ボンディングヘッド311は上昇し、図示していない半導体チップ吸着反転ツールにより、新たな半導体チップ2がボンディングヘッド311に搬送されるとともに、基板保持ステージ309が移動して、次に半導体チップ2を実装すべき基板3がボンディングヘッド311の下に配置される(図10)。この後は、先の説明と同様、2視野カメラ312を用いた精密位置合わせから加熱圧着に至る、一連の作業が行われる。
また、基板ホルダ7に保持されたの全ての基板3への半導体チップ2の実装作業が完了した後は、基板保持ステージ309による吸着保持は解かれ、図示していない搬送ツールにより、保持した基板3全てで実装が完了した基板ホルダ7は搬出されるとともに、熱硬化性樹脂6の予備加熱を行った基板3を保持した、新たな基板ホルダ7が搬入され、基板保持ステージ309により吸着保持される。
次に、接合時の加圧力を求める関数の導出方法について説明する。まず、関数を導出するための基礎となるデータを取得する方法を、例を用いて説明する。図11(a)は、適量の熱硬化性樹脂6を塗布した平坦な基板30を、基板保持ステージ309に吸着保持した状態でボンディングヘッド311で吸着保持した、半導体チップ2と対向配置し、半導体チップ2のピラーバンプ4の先端を熱硬化性樹脂6の表面に接触した状態である。この状態から半導体チップ2への加圧力を徐々に増し、熱硬化性樹脂6内にピラーバンプ4が入り込む(図11(b))のに必要な加圧力の最小値、すなわち硬化中の熱硬化性樹脂6から生じる抗力Prを求める、しかも、この抗力Prと予備加熱時間との関係をデータとして取得する。このデータの一例を図12に示す。図12において横軸(時間軸)は予備加熱時間として必要最短な時間を起点としているが、必要最短時間を超えると熱硬化性樹脂6の抗力Prが低下していく傾向が出ている。
このデータより、予備加熱時間と熱硬化性樹脂6の抗力Prの関係を示す近似式を求める。
図13では、予備加熱時間として必要最短な時間を起点とし、それ以後の超過時間をΔTとしており、熱硬化性樹脂6の抗力PrはΔTを変数とした近似式(図13で点線で示した近似曲線)として求める事が出来る。
また、予備加熱時間として必要最短な時(ΔT=0)の抗力Pr(0)に対するΔT後の抗力Pr(ΔT)の減少分をΔPr(ΔT)として、ΔTを変数として近似式が求まる。そこで、このΔPr(ΔT)を用いて、実装時の適正な加圧力を算出する。すなわち、予熱時間が必要最短(ΔT=0)での適正加圧力がP(0)とすれば、それ以後の超過時間ΔTに適した加圧力を、図14に示すように、P(ΔT)=P(0)−ΔPr(ΔT)として求めることが出来る。
半導体チップとしては、サイズが8.0mm×8.0mm×厚さ70μmで、1500個のピラーバンプを有しているものを用いた。ピラーバンプの材質は銅で、形状は直径30μmで高さ30μmであった。一方、基板は材質が耐熱ガラスエポキシで、サイズは12.0mm×12.0mm×厚さ0.5mmで、前記半導体チップのバンプに対応する位置にハンダバンプが形成されているものを用いた。基板のハンダバンプはSn−Ag系で、形状は直径80μmで高さ30μmであった。また、熱硬化性樹脂としては、ガラス転移温度が170℃のエポキシ系樹脂を用いた。
以上の半導体チップ、基板、熱硬化性樹脂の組み合わせでは、従来は、予備加熱が70℃で3分以上、接合時のボンディングヘッドの設定温度が325℃で加圧力を115Nという条件が設定されていた。また、実装部が1つの半導体チップを基板に実装するのに要するサイクルタイムは20秒であり、N個の半導体チップを実装するのに要する時間は20×N秒になる。
(実施例1)
基板にハンダバンプが形成されていないこと以外は、前述と同仕様の半導体チップ、基板、熱硬化性樹脂を用いて、予備加熱時間と、熱硬化性樹脂の抗力の関係を調べた。その結果を数値で示したのが図15である。図15において、予備加熱超過時間とは70℃で3分間加熱した段階をゼロとして、その後、70℃でどれだけ加熱したかを示すものである。図16は図15の結果をグラフ化したものであり、表計算ソフト等を用いることにより、その近似曲線を数式化して近似式を得るができる。
この近似式を図13と図14の関係に当てはめ、予備加熱超過時間がゼロ(70℃で3分の予備加熱)での加圧力を115Nとして、加圧力を予備加熱超過時間の関数として求めた結果が図17および図18である。
そこで、この予備加熱時間超過時間の関数としての加圧力を接合条件として設定して、その効果確認を行った。効果確認に際しては、図19に示すような、ハンダバンプ5の表面に対するピラーバンプ4の押し込み長DPにどのような変化が生じるかで調べた。この効果確認に際しては、45個の基板を基板ホルダに保持し、各基板に半導体チップを接合することにより予備加熱超過時間が0〜20秒×44(=880秒;15分弱)について調べた。その結果、押し込み長DPは、予備加熱超過時間が長くなるほど増す傾向はあるが、6〜11μmの範囲であった。
(比較例)
加圧力を115Nで一定にする以外は実施例1と同じ条件で押し込み長DPの変化を調べたところ、予備加熱超過時間が長くなると増す傾向が顕著であり、6〜22μmにまでになり、押し込み長が22μmでは、ハンダバンプ自体が潰れたようなものもあった。
以上の比較例1の結果との比較から、実施例1は加熱圧着後の実装形態改善に効果があることは明確である。
本発明における実装方法および実装装置では、熱硬化性樹脂を介してチップ部品を基板に実装する用途において、熱硬化性樹脂内にボイドを発生させず、しかもバラツキの少ない実装品質の要求される分野に適用することが出来る。
1 実装装置
2 半導体チップ
3 基板
4 ピラーバンプ
5 ハンダバンプ
6 熱硬化性樹脂
7 基板ホルダ
100 塗布部
108 ディスペンサ
200 予備加熱部
300 実装部
311 ボンディングヘッド
400 制御系
DP 押し込み長

Claims (4)

  1. 半導体チップおよび基板の少なくとも一方の電極が、弾性または塑性変形可能なバンプ電極で、基板に予め熱硬化性樹脂を塗布し、塗布後の前記熱硬化性樹脂を、前記熱硬化性樹脂のガラス転移点以下の所定の温度に予備加熱してから、半導体チップを基板にフリップチップ接合する半導体チップ実装方法であって、
    前記予備加熱を開始してから半導体チップをフリップ接合する迄の予備加熱時間を測定し、フリップチップ接合時の加圧力を、前記予備加熱時間の関数として設定することを特徴とする半導体チップ実装方法。
  2. 請求項1に記載の半導体チップ実装方法であって、
    複数の基板に前記熱硬化性樹脂を塗布した後に、
    個々の基板に半導体チップをフリップチップ接合するのに際して、
    個々の基板毎に前記予備加熱時間を測定し、
    フリップチップ接合時の加圧力を、前記予備加熱時間の関数として設定することを特徴とする半導体チップ実装方法。
  3. 半導体チップおよび基板の少なくとも一方の電極が弾性または組成変形可能なバンプ電極である、半導体チップと基板を、熱硬化性樹脂を介して、フリップチップ接合する半導体チップ実装装置であって、
    基板に熱硬化性樹脂を塗布する塗布部と、熱硬化性樹脂を所定の温度に加熱保持する予備加熱部と、半導体チップを基板にフリップチップ接合する実装部と、制御系によって構成され、
    予備加熱開始以後の予備加熱時間を測定する機能と、半導体チップをフリップチップ接合する際の加圧力を前記予備加熱時間の関数として設定する機能を有していることを特徴とする半導体チップ実装装置。
  4. 請求項3に記載の半導体チップ実装装置であって、
    前記塗布部は複数の基板に熱硬化性樹脂を塗布する機能を有し、
    前記予備加熱部は、前記塗布部で熱硬化性樹脂を塗布した基板を一括して所定の温度に加熱保持する機能を有し、
    前記実装部は、複数の基板に対し、個々の基板の予備加熱時間に応じた加圧力で半導体チップをフリップチップ接合する機能を有することを特徴とする半導体チップ実装装置。
JP2014069898A 2014-03-28 2014-03-28 半導体チップ実装方法および半導体チップ実装装置 Pending JP2015192104A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014069898A JP2015192104A (ja) 2014-03-28 2014-03-28 半導体チップ実装方法および半導体チップ実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014069898A JP2015192104A (ja) 2014-03-28 2014-03-28 半導体チップ実装方法および半導体チップ実装装置

Publications (1)

Publication Number Publication Date
JP2015192104A true JP2015192104A (ja) 2015-11-02

Family

ID=54426349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014069898A Pending JP2015192104A (ja) 2014-03-28 2014-03-28 半導体チップ実装方法および半導体チップ実装装置

Country Status (1)

Country Link
JP (1) JP2015192104A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190034268A (ko) * 2016-07-26 2019-04-01 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오 칩을 기판에 본딩하기 위한 방법 및 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190034268A (ko) * 2016-07-26 2019-04-01 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오 칩을 기판에 본딩하기 위한 방법 및 시스템
US11476228B2 (en) * 2016-07-26 2022-10-18 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Method and system for bonding a chip to a substrate
KR102507528B1 (ko) 2016-07-26 2023-03-08 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르 베텐샤펠리즈크 온데르조에크 테엔오 칩을 기판에 본딩하기 위한 방법 및 시스템

Similar Documents

Publication Publication Date Title
TWI671875B (zh) 覆晶之雷射接合用的裝置以及覆晶之雷射接合方法
KR102363436B1 (ko) 반도체 칩의 레이저 컴프레션 본딩장치 및 본딩방법
US20070281395A1 (en) Method and system for fabricating a semiconductor device
JP6613194B2 (ja) 半導体装置の製造方法及び製造装置
KR20140094086A (ko) 반도체 칩 부착 방법
TWI443761B (zh) Manufacturing method for flip chip packaging
TWI682512B (zh) 熱壓結合器及其操作方法,以及用於細間距覆晶組裝的互連方法
JP6639915B2 (ja) 半導体実装装置および半導体実装方法
WO2015133446A1 (ja) 圧着ヘッド、それを用いた実装装置および実装方法
JP2015192104A (ja) 半導体チップ実装方法および半導体チップ実装装置
JP6325053B2 (ja) 接合システム、接合方法、および半導体デバイスの製造方法
US10861714B2 (en) Heating of a substrate for epoxy deposition
JP2005101242A (ja) はんだバンプの形成方法
JP2013179169A (ja) 接合方法、接合システムおよび半導体デバイス
JP4311862B2 (ja) チップ実装方法
JP4640380B2 (ja) 半導体装置の実装方法
JP5098939B2 (ja) ボンディング装置及びボンディング方法
JPWO2015045997A1 (ja) 実装装置および実装方法
US6962437B1 (en) Method and apparatus for thermal profiling of flip-chip packages
JP5035265B2 (ja) 電子部品実装構造体の製造方法
JP3750606B2 (ja) 半導体装置の製造方法
US9583366B2 (en) Thermally-enhanced provision of underfill to electronic devices using a stencil
Colosimo et al. High Productivity Thermo-Compression Flip Chip Bonding
JP2004253663A (ja) 半導体装置の製造方法、及び同製造方法に用いるチップボンディング装置
Clauberg et al. Advanced thermocompression flip chip bonding