[go: up one dir, main page]

JP2015188035A - 発光装置の製造方法、発光装置およびプロジェクター - Google Patents

発光装置の製造方法、発光装置およびプロジェクター Download PDF

Info

Publication number
JP2015188035A
JP2015188035A JP2014065274A JP2014065274A JP2015188035A JP 2015188035 A JP2015188035 A JP 2015188035A JP 2014065274 A JP2014065274 A JP 2014065274A JP 2014065274 A JP2014065274 A JP 2014065274A JP 2015188035 A JP2015188035 A JP 2015188035A
Authority
JP
Japan
Prior art keywords
bonding layer
light emitting
emitting device
conductive paste
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014065274A
Other languages
English (en)
Other versions
JP2015188035A5 (ja
Inventor
邦彦 青柳
Kunihiko Aoyagi
邦彦 青柳
田中　秀一
Shuichi Tanaka
秀一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014065274A priority Critical patent/JP2015188035A/ja
Priority to US14/668,039 priority patent/US9450161B2/en
Priority to CN201510134177.5A priority patent/CN104953019B/zh
Publication of JP2015188035A publication Critical patent/JP2015188035A/ja
Publication of JP2015188035A5 publication Critical patent/JP2015188035A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B21/00—Projectors or projection-type viewers; Accessories therefor
    • G03B21/14—Details
    • G03B21/20—Lamp housings
    • G03B21/2006—Lamp housings characterised by the light source
    • G03B21/2033—LED or laser light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
    • H04N5/7416—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal
    • H04N5/7441—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal the modulator being an array of liquid crystal cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3102—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators
    • H04N9/3105—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators for displaying all colours simultaneously, e.g. by using two or more electronic spatial light modulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3141—Constructional details thereof
    • H04N9/315—Modulator illumination systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3141—Constructional details thereof
    • H04N9/315—Modulator illumination systems
    • H04N9/3164—Modulator illumination systems using multiple light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/0332—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/0384—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/28105—Layer connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. layer connectors on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Projection Apparatus (AREA)
  • Led Devices (AREA)

Abstract

【課題】接合層中のボイドの発生が抑制され、放熱性に優れる発光装置の製造方法、この製造方法により得られる信頼性の高い発光装置およびプロジェクターを提供すること。【解決手段】発光装置１００の製造方法は、基板２０に第１導電性ペースト３１０を配置し、これを焼結して第１接合層３１を形成する第１接合層形成工程と、半導体発光素子１０に第２導電性ペースト３２０を配置し、これを焼結して第２接合層３２を形成する第２接合層形成工程と、第１、第２接合層３１、３２の表面を研磨する研磨工程と、第１接合層３１と第２接合層３２との間に第３導電性ペースト３３０を介在させ、これを焼結して第３接合層３３を形成する第３接合層形成工程と、を有する。【選択図】図１

Description

本発明は、発光装置の製造方法、発光装置およびプロジェクターに関する。
近年、半導体発光素子の開発が精力的に行われてきている。具体的な半導体発光素子としては、半導体レーザー（Ｌａｓｅｒ Ｄｉｏｄｅ）、スーパールミネッセントダイオード（Ｓｕｐｅｒ Ｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｏｄｅ、以下「ＳＬＤ」ともいう）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等が知られている。
このような半導体発光素子を備えている発光装置では、半導体発光素子の熱を効率的に放熱することを目的として、半導体発光素子を銅ベース等の支持基板に実装する（例えば、特許文献１参照）。特許文献１に記載の発光装置では、Ｃｕ基板と半導体発光素子とが、Ａｇナノ粒子の焼結体である接合層を介して接合されている。このような接合層によれば熱伝導性を高めることができ、接合層を介して半導体発光素子の熱を効率的にＣｕ基板に伝達することができると考えられている。
特開２００８−３１１３７１号公報
特許文献１に記載の発光装置は、Ｃｕ基板上に導電性ペーストを配置し、この導電性ペーストを焼結処理することで第１接合層を形成し、この第１接合層と半導体発光素子とを導電性ペーストを介して接合し、この導電性ペーストを焼結処理することで第２接合層を形成し、第１、第２接合層からなる接合層を介してＣｕ基板と半導体発光素子とを接合することで製造される。しかしかしながら、第１接合層の表面の状態については何ら示唆されていない。一般的に、焼結処理しただけの第１接合層の表面には、比較的大きな凹凸が形成されているため、第１接合層と第２接合層との間にボイド（空隙／気泡）が発生し易い。ボイドが発生すると、接合層の熱伝達効率が低下し、放熱性が低下するという問題がある。
本発明は、接合層中のボイドの発生が抑制され、放熱性に優れる発光装置の製造方法、この製造方法により得られる信頼性の高い発光装置およびプロジェクターを提供することを目的とする。
このような目的は、下記の本発明により達成される。
本発明の発光装置の製造方法は、基板に第１導電性ペーストを配置し、前記第１導電性ペーストを焼結して第１接合層を形成する第１接合層形成工程と、
半導体発光素子に第２導電性ペーストを配置し、前記第２導電性ペーストを焼結して第２接合層を形成する第２接合層形成工程と、
前記第１接合層および前記第２の接合層の表面を研磨する研磨工程と、
前記第１接合層と前記第２接合層との間に第３導電性ペーストを介在させ、前記第３導電性ペーストを焼結して前記第１接合層と前記第２接合層とを接合する第３接合層を形成する第３接合層形成工程と、を有することを特徴とする。
このように第１、第２接合層の表面を研磨することで、第１接合層と第３接合層の間および第２接合層と第３接合層の間でのボイドの発生を抑制することができるので、接合層の熱伝達効率を高めることができ、よって、放熱性に優れる発光装置を製造することができる。
本発明の発光装置の製造方法では、前記第１導電性ペースト、前記第２導電性ペースト、および前記第３導電性ペーストは、粒径が１ｎｍ以上、１００ｎｍ以下の金属粒子を含んでいることが好ましい。
これにより、第３導電性ペーストの融着温度を低く抑えることができるので、熱ダメージを低減しつつ基板と半導体発光素子とを接合することができる。
本発明の発光装置の製造方法では、前記第２接合層は、前記第１接合層よりも厚いことが好ましい。
これにより、仮に、第３接合層が第１接合層および第２接合層の間の領域からはみ出しても、第３接合層と半導体発光素子との意図しない短絡を抑制することができる。
本発明の発光装置の製造方法では、前記第１接合層および前記第２接合層の表面粗さＲａは、１０μｍ以下であることが好ましい。
これにより、第１、第２接合層の表面が十分に平坦化され、ボイドの発生をより効果的に抑制することができる。
本発明の発光装置の製造方法では、前記研磨工程では、ラッピング研磨によって前記第１接合層および前記第２の接合層の表面を研磨することが好ましい。
これにより、第１、第２接合層の表面を簡単に研磨することができる。
本発明の発光装置の製造方法では、前記第３接合層は、その全域が前記第１接合層と前記第２接合層との間の領域内に位置していることが好ましい。
これにより、第３接合層と他の電極／配線等との意図しない短絡を防止することができる。
本発明の発光装置は、本発明の発光装置の製造方法によって製造されることを特徴とする。
これにより、信頼性の高い発光装置が得られる。
本発明のプロジェクターは、請求項７に記載の発光装置と、
前記発光装置から出射された光を、画像情報に応じて変調する光変調装置と、
前記光変調装置によって形成された画像を投射する投射装置と、を含むことを特徴とする。
これにより、信頼性の高いプロジェクターが得られる。
本発明の第１実施形態に係る発光装置を示す断面図である。 図１に示す発光装置が有する半導体発光素子を模式的に示す平面図である。 図２中のＡ−Ａ線断面図である。 図１に示す発光装置の製造方法を説明するための断面図である。 図１に示す発光装置の製造方法を説明するための断面図である。 図１に示す発光装置の製造方法を説明するための断面図である。 図１に示す発光装置の製造方法を説明するための断面図である。 接合層を写したＳＥＭ像である。 本発明の第２実施形態に係る発光装置の断面図である。 図９に示す発光装置の製造過程を示す断面図である。 本発明のプロジェクターの光学系の一例を示す構成図である。
以下、本発明の発光装置の製造方法、発光装置およびプロジェクターを添付図面に示す実施形態に基づいて詳細に説明する。
１．発光装置・発光装置の製造方法
＜第１実施形態＞
まず、第１実施形態に係る発光装置およびその製造方法について説明する。
図１は、本発明の第１実施形態に係る発光装置を示す断面図である。図２は、図１に示す発光装置が有する半導体発光素子を模式的に示す平面図である。図３は、図２中のＡ−Ａ線断面図である。図４ないし図７は、それぞれ、図１に示す発光装置の製造方法を説明するための断面図である。図８は、接合層を写したＳＥＭ像である。
≪発光装置≫
図１に示す発光装置１００は、半導体発光素子１０と、基板２０と、これらを接合する接合層３０と、を有している。以下、半導体発光素子１０、基板２０および接合層３０について順次説明する。
−半導体発光素子−
半導体発光素子１０は、ＳＬＤ（スーパールミネッセントダイオード）である。ＳＬＤは、例えば、半導体レーザーに比べてスペックルノイズを低減することができ、かつＬＥＤに比べて高出力化を図ることができるため、例えば、発光装置１００をプロジェクター等の光源に用いる場合に好適である。ただし、半導体発光素子１０としては、ＳＬＤに限定されず、例えば、半導体レーザー、ＬＥＤであってもよい。
図２および図３に示すように、半導体発光素子１０は、基板１０２と、第１クラッド層１０４と、活性層１０６と、第２クラッド層１０８と、コンタクト層１０９と、第１電極１１２と、第２電極１１４と、絶縁部１２０とが積層した構成となっている。
基板１０２としては、例えば、第１導電型（例えばｎ型）のＧａＡｓ基板などを用いることができる。
第１クラッド層１０４は、基板１０２上に形成されている。第１クラッド層１０４としては、例えば、ｎ型のＩｎＧａＡｌＰ層などを用いることができる。
活性層１０６は、第１クラッド層１０４上に形成されている。活性層１０６は、例えば、ＩｎＧａＰウェル層とＩｎＧａＡｌＰバリア層とから構成される量子井戸構造を３つ重ねた多重量子井戸（ＭＱＷ）構造を有することができる。本実施形態では、活性層１０６は、光出射部１１が形成される第１側面１３１と、第１側面１３１に対して傾斜した第２側面１３２および第３側面１３３を有している。
活性層１０６の一部は、第１利得領域１５０、第２利得領域１６０および第３利得領域１７０を構成している。利得領域１５０、１６０、１７０は、光を発生させることができ、この光は、利得領域１５０、１６０、１７０内を利得を受けつつ導波することができる。
第１利得領域１５０は、第２側面１３２から第３側面１３３まで設けられており、第１側面１３１に対して平行に設けられている。また、第２利得領域１６０は、第２側面１３２から第１側面１３１まで設けられており、第２側面１３２において、第１利得領域１５０と重なっている。また、第３利得領域１７０は、第３側面１３３から第１側面１３１まで設けられており、第３側面１３３において、第１利得領域１５０と重なっている。
利得領域１５０、１６０、１７０に発生する光において、第１側面１３１の反射率は、第２側面１３２の反射率および第３側面１３３の反射率より低い。これにより、第２利得領域１６０と第１側面１３１との接続部および第３利得領域１７０と第１側面１３１との接続部は、光出射部１１となることができる。また、第２、第３側面１３２、１３３は、反射面となることができる。
利得領域１６０、１７０は、第１側面１３１の垂線Ｐに対して傾いて第１側面１３１に接続されている。これにより、第２利得領域１６０の第１側面１３１における端面と、第３利得領域１７０の第１側面１３１における端面との間で、利得領域１５０、１６０、１７０に発生する光を、直接的に多重反射させないことができる。その結果、直接的な共振器を構成させないことができるため、利得領域１５０、１６０、１７０に発生する光のレーザー発振を抑制または防止することができる。
利得領域１５０、１６０、１７０は、利得領域群１８０を構成することができ、半導体発光素子１０では、１つの利得領域群１８０が設けられている。なお利得領域群１８０の数は、特に限定されず、２つ以上であってもよい。
第２クラッド層１０８は、活性層１０６上に形成されている。第２クラッド層１０８としては、例えば、第２導電型（例えばｐ型）のＩｎＧａＡｌＰ層などを用いることができる。例えば、ｐ型の第２クラッド層１０８、不純物がドーピングされていない活性層１０６およびｎ型の第１クラッド層１０４により、ｐｉｎダイオードが構成される。第１クラッド層１０４および第２クラッド層１０８の各々は、活性層１０６よりも禁制帯幅が大きく、屈折率が小さい層である。活性層１０６は、光を発生させ、かつ光を増幅しつつ導波させる機能を有する。第１クラッド層１０４および第２クラッド層１０８は、活性層１０６を挟んで、注入キャリア（電子および正孔）並びに光を閉じ込める機能（光の漏れを抑制する機能）を有する。
半導体発光素子１０は、第１電極１１２と第２電極１１４との間に、ｐｉｎダイオードの順バイアス電圧を印加する（電流を注入する）と、活性層１０６に利得領域１５０、１６０、１７０を生じ、利得領域１５０、１６０、１７０において電子と正孔との再結合が起こる。この再結合により発光が生じる。この生じた光を起点として、連鎖的に誘導放出が起こり、利得領域１５０、１６０、１７０内で光の強度が増幅される。そして、強度が増幅された光は、光出射部１１から光Ｌとして出射される。すなわち、半導体発光素子１０は、端面発光型の半導体発光素子である。
コンタクト層１０９と第２クラッド層１０８の一部とは、柱状部１２２を構成する。柱状部１２２の平面形状は、利得領域１５０、１６０、１７０の平面形状と同じである。すなわち、コンタクト層１０９の上面の平面形状は、利得領域１５０、１６０、１７０の平面形状と同じである。例えば、柱状部１２２の平面形状によって、第１、第２電極１１２、１１４間の電流経路が決定され、その結果、利得領域１５０、１６０、１７０の平面形状が決定される。
絶縁部１２０は、第２クラッド層１０８上であって、柱状部１２２の側方に設けられている。絶縁部１２０としては、例えば、ＳｉＮ層、ＳｉＯ２層、ＳｉＯＮ層、Ａｌ２Ｏ３層、ポリイミド層を用いることができる。絶縁部１２０として上記の材料を用いた場合、第１、第２電極１１２、１１４間の電流は、絶縁部１２０を避けて、該絶縁部１２０に挟まれた柱状部１２２を流れることができる。絶縁部１２０は、第２クラッド層１０８の屈折率よりも小さい屈折率を有している。この場合、絶縁部１２０を形成した部分の垂直断面の有効屈折率は、絶縁部１２０を形成しない部分、すなわち、柱状部１２２が形成された部分の垂直断面の有効屈折率よりも小さくなる。これにより、平面方向において、利得領域１５０、１６０、１７０内に効率良く光を閉じ込めることができる。
第１電極１１２は、基板１０２の下の全面に形成されている。第１電極１１２としては、例えば、基板１０２側からＣｒ層、ＡｕＧｅ層、Ｎｉ層、Ａｕ層の順序で積層したものを用いることができる。
第２電極１１４は、コンタクト層１０９上に形成されている。第２電極１１４の平面形状は、例えば、利得領域１５０、１６０、１７０と平面形状と同じである。第２電極１１４としては、例えば、コンタクト層１０９側からＣｒ層、ＡｕＺｎ層、Ａｕ層の順序で積層したものを用いることができる。
半導体発光素子１０は、フォトリソグラフィー技術およびエッチング技術などによる半導体加工技術によって形成される。
図１に示すように、以上のような構成の半導体発光素子１０は、ジャンクションダウンの状態で基板２０に実装されている。すなわち、半導体発光素子１０は、活性層１０６が、半導体発光素子１０の基板１０２よりも基板２０側に位置するように、第２電極１１４側を基板２０に向けて（図３の例とは上下を逆にして）実装されている。このような半導体発光素子１０は、端面発光型の半導体発光素子であるため、光出射部１１から出射される光Ｌは、基板２０の主面に沿う方向に進行する。
−基板−
基板２０は、主に、半導体発光素子１０を支持する機能と、半導体発光素子１０の熱を放熱する機能と、を有している。このような基板２０は、例えば、シリコン基板やアルミナ等で構成されている。また、基板２０の上面（半導体発光素子１０側の面）には配線パターン４０が形成されている。
−接合層−
接合層３０は、基板２０の上面に配置されている第１接合層３１と、半導体発光素子１０の下面に設けられている第２接合層３２と、第１接合層３１と第２接合層３２の間に設けられている（介在している）第３接合層３３と、を有し、これらの積層体で構成されている。これら第１、第２、第３接合層３１、３２、３３は２００Ｗ／Ｋ・ｍ以上であることが好ましい。これにより、接合層３０に十分に高い熱伝導性を付与することができ、半導体発光素子１０の熱をより効率的に基板２０へ伝達することができる。
これら第１、第２、第３接合層３１、３２、３３は、後述する製造方法でも述べるように、それぞれ、導電性ペーストを焼結して形成されたものである。
≪発光装置の製造方法≫
次に、発光装置１００の製造方法について、図面を参照しながら説明する。
発光装置１００の製造方法は、基板２０に第１導電性ペースト３１０を配置し、第１導電性ペースト３１０を焼結して第１接合層３１を形成する第１接合層形成工程と、半導体発光素子１０に第２導電性ペースト３２０を配置し、第２導電性ペースト３２０を焼結して第２接合層３２を形成する第２接合層形成工程と、第１、第２接合層３１、３２の表面を研磨する研磨工程と、第１接合層３１と第２接合層３２との間に第３導電性ペースト３３０を介在させ、第３導電性ペースト３３０を焼結して第３接合層３３を形成する第３接合層形成工程と、を有している。
［第１接合層形成工程］
まず、図４（ａ）に示すように、上面に配線パターン４０が形成されている基板２０を用意する。基板２０としては、シリコン基板やアルミナ等を用いることができる。次に、図４（ｂ）に示すように、基板２０の上面に第１導電性ペースト３１０を供給・配置する。第１導電性ペースト３１０の供給・配置は、例えば、スクリーン印刷法で行うことができる。ただし、第１導電性ペースト３１０の基板２０への供給・配置は、スクリーン印刷法に限定されず、例えば、ディスペンサーを用いたディスペンス法で行ってもよい。
ここで、第１導電性ペースト３１０としては、特に限定されないが、例えば、溶媒３１１に金属粒子３１２を分散させたものを用いることができる。また、金属粒子３１２としては、特に限定されず、例えば、銀粒子、銅粒子等を用いることができる。また、金属粒子３１２の粒径（直径）としては、特に限定されないが、例えば、１ｎｍ以上、１００ｎｍ以下程度のものを含むことが好ましい。すなわち、金属粒子３１２は、いわゆる「金属ナノ粒子」を含むことが好ましい。これにより、低融点で熱伝導率の高い第１接合層３１を形成することができる。一方、溶媒３１１としては、例えば、ｎ−ヘキサン、ｎ−ヘプタン、ｎ−ウンデカン、トルエン等の炭化水素系溶媒、ｎ−ノナノール、ｎ−ウンデカノール等の高級アルコール、オクタノール、テルピネオール等のアルコール類、水系溶媒を用いることができる。なお、第１導電性ペースト３１０としては、金属粒子とバインダー（樹脂の接着剤等）によって構成されるものを用いても良い。
次に、第１導電性ペースト３１０を焼結処理し、図４（ｃ）に示すように、第１接合層３１を形成する。
［第２接合層形成工程］
次に、図５（ａ）に示すように、半導体発光素子１０を用意する。次に、図５（ｂ）に示すように、半導体発光素子１０の第２電極１１４の表面に第２導電性ペースト３２０を供給・配置する。第２導電性ペースト３２０の供給・配置は、例えば、スクリーン印刷法で行うことができる。ただし、第２導電性ペースト３２０の半導体発光素子１０への供給・配置は、スクリーン印刷法に限定されず、例えば、ディスペンサーを用いたディスペンス法で行ってもよい。また、第２導電性ペースト３２０としては、特に限定されず、例えば、第１導電性ペースト３１０と同じものを用いることができる。
次に、第２導電性ペースト３２０を焼結処理し、図５（ｃ）に示すように、第２接合層３２を形成する。
［研磨工程］
次に、図６（ａ）に示すように、第１、第２接合層３１、３２の表面を研磨することで、第１、第２接合層３２の表面を平坦化する。これにより、後の第３接合層形成工程において、第１接合層３１と第３接合層３３および第２接合層３２と第３接合層３３との間でのボイドの発生を抑制することができる。また、第１、第２接合層３１、３２の表面を研磨することで、表面に形成されている酸化膜等の不要膜を除去することができるので、第１、第２接合層３１、３２と第３接合層３３とをより強固に接合することができる。なお、研磨方法としては、特に限定されず、例えば、ラッピング研磨、ＣＭＰ（化学機械研磨）、プラズマ処理等で行うことができるが、これらの中でも、ラッピング研磨を用いることが好ましい。ラッピング研磨は、ＣＭＰのようにスラリーを用いず、プラズマ処理のような特殊な装置も必要でないため、他の方法に比べて作業性に優れている。
なお、平坦化の程度としては、第１、第２接合層３１、３２の表面を鏡面とすることが好ましい。別の言い方をすれば、表面粗さを表す指標であるＲａを１０μｍ以下とすることが好ましく、１μｍ以下とすることがより好ましい。これにより、第１、第２接合層３１、３２の表面が十分に平坦化され、上記の効果をより顕著に発揮することができる。
［第３接合層形成工程］
次に、図６（ｂ）に示すように、第１接合層３１と第２接合層３２との間に第３導電性ペースト３３０を介在させて、基板２０と半導体発光素子１０とを重ね合わせる。第３導電性ペースト３３０としては、特に限定されず、例えば、溶媒３３１に金属粒子３３２を分散させたものを用いることができる。金属粒子３３２としては、特に限定されず、銀粒子、銅粒子等を用いることができる。また、金属粒子３３２の粒径（直径）としては、特に限定されないが、例えば、１ｎｍ以上、１００ｎｍ以下程度のものを含むことが好ましい。すなわち、金属粒子３３２は、いわゆる「金属ナノ粒子」を含むことが好ましい。このように、金属粒子３３２が微小な粒径のものを含むことで、融点を低くすることができ、金属粒子３３２が低温で融着する。すなわち、第３導電性ペースト３３０の焼成温度を低くすることができ、半導体発光素子１０や基板２０への熱ダメージを低減することができる。一方、溶媒３３１としては、例えば、ｎ−ヘキサン、ｎ−ヘプタン、ｎ−ウンデカン、トルエン等の炭化水素系溶媒、ｎ−ノナノール、ｎ−ウンデカノール等の高級アルコール、オクタノール、テルピネオール等のアルコール類、水系溶媒を用いることができる。なお、第３導電性ペースト３３０としては、金属粒子とバインダー（樹脂の接着剤等）によって構成されるものを用いても良い。
次に、図７（ａ）に示すように、基板２０および半導体発光素子１０の少なくとも一方を他方に押し付けることで第１接合層３１と第２接合層３２との間で第３導電性ペースト３３０を塗り広げる。この際、第３導電性ペースト３３０が、第１接合層３１と第２接合層３２の間からはみ出さないことが好ましい。すなわち、第１接合層３１と第２接合層３２とで挟まれた領域内に第３導電性ペースト３３０の全域が位置している（内包されている）ことが好ましい。これにより、はみ出た第３導電性ペースト３３０が半導体発光素子１０の電極や配線パターン４０と接触することで、短絡を起こすことを防止することができる。
次に、図７（ｂ）に示すように、第３導電性ペースト３３０を焼成処理し、第１、第２接合層３１、３２と接合した第３接合層３３を形成する。これにより、第１、第２、第３接合層３１、３２、３３からなる接合層３０が形成され、接合層３０を介して基板２０と半導体発光素子１０とが接合される。
以上によって、発光装置１００が得られる。
このような製造方法によれば、研磨工程を有しているため、第１接合層３１と第３接合層３３の間および第２接合層３２と第３接合層３３の間でのボイドの発生を効果的に抑制することができ、接合層３０の熱伝達効率を高く維持することができる。そのため、放熱性に優れた発光装置１００を製造することができる。
なお、図８（ａ）に、本実施形態の製造方法で製造した発光装置１００の接合層の断面を写したＳＥＭ像を示し、図８（ｂ）に、本実施形態の製造方法から研磨工程を除いた製造方法で製造した発光装置１００の接合層の断面を写したＳＥＭ像を示す。図８（ａ）に示す接合層ではボイドの発生が抑制されており、図８（ｂ）に示す接合層では、ボイドが発生していることが分かる。
＜第２実施形態＞
図９は、本発明の第２実施形態に係る発光装置の断面図である。図１０は、図９に示す発光装置の製造過程を示す断面図である。
以下、第２実施形態の発光装置について前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第２実施形態の発光装置は、第１、第２接合層の厚さの関係が異なる以外は、前述した第１実施形態の発光装置と同様である。なお、図８では、前述した実施形態と同様の構成には同一符号を付してある。
図９に示すように、本実施形態の発光装置１００では、第２接合層３２の厚さが、第１接合層３１の厚さよりも厚い。なお、第１、第２接合層３１、３２の厚さの関係としては、第１接合層３１の厚さをｔ１とし、第２接合層３２の厚さをｔ２としたとき、ｔ１＜ｔ２なる関係を満足していれば、特に限定されないが、ｔ１：ｔ２が４：６以上、１：９以下の範囲となることが好ましい。このように、ｔ１＜ｔ２なる関係を満足することで、例えば、半導体発光素子１０の第１電極１１２と第３接合層３３とを高さ方向に大きく離間させることができる。そのため、例えば、図１０に示すように、発光装置１００の製造過程において、第３導電性ペースト３３０が第１、第２接合層３１、３２の間からはみ出して半導体発光素子１０側へ反ってしまったとしても、第３導電性ペースト３３０が第１電極１１２に接触してしまうことを効果的に抑制することができる。そのため、意図しない短絡の発生を効果的に抑制することができる。
このような第２実施形態によっても、前述した第１実施形態と同様の効果を発揮することができる。
２．プロジェクター
次に、本発明のプロジェクターについて説明する。ただし、以下に示す構成は、一例であって、本発明のプロジェクターの構成は、以下の構成に限定されない。
図１１に示すように、プロジェクター５００は、赤色光、緑色光、青色光を出射する赤色光源１００Ｒ、緑色光源１００Ｇ、青色光源１００Ｂを含む。これら光源１００Ｒ、１００Ｇ、１００Ｂとして上述した発光装置１００を用いることができる。
プロジェクター５００は、さらに、レンズアレイ５０２Ｒ、５０２Ｇ、５０２Ｂと、透過型の液晶ライトバルブ（光変調装置）５０４Ｒ、５０４Ｇ、５０４Ｂと、投射レンズ（投射装置）５０８とを有している。
光源１００Ｒ、１００Ｇ、１００Ｂから出射された光は、各レンズアレイ５０２Ｒ、５０２Ｇ、５０２Ｂに入射する。レンズアレイ５０２Ｒ、５０２Ｇ、５０２Ｂの入射面は、例えば、光源１００Ｒ、１００Ｇ、１００Ｂから出射される光の光軸に対して、所定の角度で傾斜している。これにより、光源１００Ｒ、１００Ｇ、１００Ｂから出射された光の光軸を変換することができる。したがって、例えば、光源１００Ｒ、１００Ｇ、１００Ｂから出射された光を、液晶ライトバルブ５０４の照射面に対して、直交させることができる。特に、図２に示すように、半導体発光素子１０の利得領域１６０、１７０が第１側面１３１に対して傾いて設けられている場合、発光装置１００から出射される光は、第１側面１３１の垂線Ｐに対して傾いて進行するため、レンズアレイ５０２Ｒ、５０２Ｇ、５０２Ｂの入射面は、所定の角度で傾斜していることが望ましい。
レンズアレイ５０２Ｒ、５０２Ｇ、５０２Ｂは、液晶ライトバルブ５０４Ｒ、５０４Ｇ、５０４Ｂ側に凸曲面を有している。これにより、レンズアレイ５０２Ｒ、５０２Ｇ、５０２Ｂの入射面において光軸が変換された光は、凸曲面によって、集光される（または拡散角を小さくされることができる）。したがって、均一性よく液晶ライトバルブ５０４Ｒ、５０４Ｇ、５０４Ｂを照射することができる。このように、レンズアレイ５０２Ｒ、５０２Ｇ、５０２Ｂは、光源１００Ｒ、１００Ｇ、１００Ｂから出射される光の光軸を制御して、当該光を集光させることができる。
各レンズアレイ５０２Ｒ、５０２Ｇ、５０２Ｂによって集光された光は、各液晶ライトバルブ５０４Ｒ、５０４Ｇ、５０４Ｂに入射する。各液晶ライトバルブ５０４Ｒ、５０４Ｇ、５０４Ｂは、入射した光をそれぞれ画像情報に応じて変調する。
各液晶ライトバルブ５０４Ｒ、５０４Ｇ、５０４Ｂによって変調された３つの色光は、クロスダイクロイックプリズム５０６に入射する。クロスダイクロイックプリズム５０６は、例えば、４つの直角プリズムを貼り合わせて形成され、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に配置されている。これらの誘電体多層膜によって３つの色光が合成される。
クロスダイクロイックプリズム５０６によって合成された光は、投射光学系である投射レンズ５０８に入射する。投射レンズ５０８は、液晶ライトバルブ５０４Ｒ、５０４Ｇ、５０４Ｂによって形成された像を拡大して、スクリーン（表示面）５１０に投射する。これにより、スクリーン５１０上に所望の映像が映し出される。
以上、プロジェクター５００について説明した。
なお、上述の例では、光変調装置として透過型の液晶ライトバルブを用いたが、液晶以外のライトバルブを用いてもよいし、反射型のライトバルブを用いてもよい。このようなライトバルブとしては、例えば、反射型の液晶ライトバルブや、デジタルマイクロミラーデバイス（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）が挙げられる。また、投射光学系の構成は、使用されるライトバルブの種類によって適宜変更される。
また、光源１００Ｒ、１００Ｇ、１００Ｂを、光源からの光をスクリーン上で走査させることにより、表示面に所望の大きさの画像を表示させる画像形成装置である走査手段を有するような走査型の画像表示装置（プロジェクター）の光源装置にも適用することが可能である。
以上、本発明の発光装置の製造方法、発光装置およびプロジェクターについて、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物が付加されていてもよい。また、前述した各実施形態を適宜組み合わせてもよい。
１００……発光装置 １００Ｂ……青色光源 １００Ｇ……緑色光源 １００Ｒ……赤色光源 １０……半導体発光素子 １０２……基板 １０４……第１クラッド層 １０６……活性層 １０８……第２クラッド層 １０９……コンタクト層 １１……光出射部 １１２……第１電極 １１４……第２電極 １２０……絶縁部 １２２……柱状部 １３１……第１側面 １３２……第２側面 １３３……第３側面 １５０……第１利得領域 １６０……第２利得領域 １７０……第３利得領域 １８０……利得領域群 ２０……基板 ３０……接合層 ３１……第１接合層 ３１０……第１導電性ペースト ３１１……溶媒 ３１２……金属粒子 ３２……第２接合層 ３２０……第２導電性ペースト ３３……第３接合層 ３３０……第３導電性ペースト ３３１……溶媒 ３３２……金属粒子 ４０……配線パターン ５００……プロジェクター ５０２Ｒ、５０２Ｇ、５０２Ｂ……レンズアレイ ５０４、５０４Ｒ、５０４Ｇ、５０４Ｂ……液晶ライトバルブ ５０６……クロスダイクロイックプリズム ５０８……投射レンズ ５１０……スクリーン Ｌ……光 Ｐ……垂線

Claims (8)

  1. 基板に第１導電性ペーストを配置し、前記第１導電性ペーストを焼結して第１接合層を形成する第１接合層形成工程と、
    半導体発光素子に第２導電性ペーストを配置し、前記第２導電性ペーストを焼結して第２接合層を形成する第２接合層形成工程と、
    前記第１接合層および前記第２の接合層の表面を研磨する研磨工程と、
    前記第１接合層と前記第２接合層との間に第３導電性ペーストを介在させ、前記第３導電性ペーストを焼結して前記第１接合層と前記第２接合層とを接合する第３接合層を形成する第３接合層形成工程と、を有することを特徴とする発光装置の製造方法。
  2. 前記第１導電性ペースト、前記第２導電性ペースト、および前記第３導電性ペーストは、粒径が１ｎｍ以上、１００ｎｍ以下の金属粒子を含んでいる請求項１に記載の発光装置の製造方法。
  3. 前記第２接合層は、前記第１接合層よりも厚い請求項１または２に記載の発光装置の製造方法。
  4. 前記第１接合層および前記第２接合層の表面粗さＲａは、１０μｍ以下である請求項１ないし３のいずれか１項に記載の発光装置の製造方法。
  5. 前記研磨工程では、ラッピング研磨によって前記第１接合層および前記第２の接合層の表面を研磨する請求項１ないし４のいずれか１項に記載の発光装置の製造方法。
  6. 前記第３接合層は、その全域が前記第１接合層と前記第２接合層との間の領域内に位置している請求項１ないし５のいずれか１項に記載の発光装置の製造方法。
  7. 請求項１ないし６のいずれか１項に記載の発光装置の製造方法によって製造されることを特徴とする発光装置。
  8. 請求項７に記載の発光装置と、
    前記発光装置から出射された光を、画像情報に応じて変調する光変調装置と、
    前記光変調装置によって形成された画像を投射する投射装置と、を含むことを特徴とするプロジェクター。
JP2014065274A 2014-03-27 2014-03-27 発光装置の製造方法、発光装置およびプロジェクター Pending JP2015188035A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014065274A JP2015188035A (ja) 2014-03-27 2014-03-27 発光装置の製造方法、発光装置およびプロジェクター
US14/668,039 US9450161B2 (en) 2014-03-27 2015-03-25 Method of manufacturing a light-emitting device by sintering conductive pastes
CN201510134177.5A CN104953019B (zh) 2014-03-27 2015-03-25 发光装置的制造方法、发光装置以及投影仪

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014065274A JP2015188035A (ja) 2014-03-27 2014-03-27 発光装置の製造方法、発光装置およびプロジェクター

Publications (2)

Publication Number Publication Date
JP2015188035A true JP2015188035A (ja) 2015-10-29
JP2015188035A5 JP2015188035A5 (ja) 2017-04-06

Family

ID=54167543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014065274A Pending JP2015188035A (ja) 2014-03-27 2014-03-27 発光装置の製造方法、発光装置およびプロジェクター

Country Status (3)

Country Link
US (1) US9450161B2 (ja)
JP (1) JP2015188035A (ja)
CN (1) CN104953019B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7147132B2 (ja) * 2017-05-31 2022-10-05 セイコーエプソン株式会社 発光装置、プロジェクター、および発光装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58134496A (ja) * 1982-02-05 1983-08-10 シャープ株式会社 印刷配線基板の製造方法
JPH0325903A (ja) * 1989-06-23 1991-02-04 Ngk Insulators Ltd 避雷素子の接合方法
JPH03203576A (ja) * 1989-12-28 1991-09-05 Sony Corp 超音波モータのステータ
JP2003198038A (ja) * 2001-12-28 2003-07-11 Sharp Corp 半導体発光装置、半導体発光装置用マウント部材および半導体発光装置の製造方法
JP2008311371A (ja) * 2007-06-13 2008-12-25 Denso Corp 接合方法及び接合体
JP2009164203A (ja) * 2007-12-28 2009-07-23 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2009164208A (ja) * 2007-12-28 2009-07-23 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2011077190A (ja) * 2009-09-29 2011-04-14 Toyoda Gosei Co Ltd 半導体発光素子及びその製造方法
JP2012178507A (ja) * 2011-02-28 2012-09-13 Mitsubishi Materials Corp 接合用積層体および接合体
JP2013197445A (ja) * 2012-03-22 2013-09-30 Seiko Epson Corp 半導体光源、投影表示装置及び半導体光源の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055713A (ja) 2002-07-18 2004-02-19 O K Print:Kk 配線基板の製造方法
JP5549190B2 (ja) 2009-02-27 2014-07-16 豊田合成株式会社 半導体発光素子の実装体の製造方法、発光装置の製造方法及び半導体発光素子
JP2012178401A (ja) 2011-02-25 2012-09-13 Sekisui Chem Co Ltd 接続構造体の製造方法及び塗布装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58134496A (ja) * 1982-02-05 1983-08-10 シャープ株式会社 印刷配線基板の製造方法
JPH0325903A (ja) * 1989-06-23 1991-02-04 Ngk Insulators Ltd 避雷素子の接合方法
JPH03203576A (ja) * 1989-12-28 1991-09-05 Sony Corp 超音波モータのステータ
JP2003198038A (ja) * 2001-12-28 2003-07-11 Sharp Corp 半導体発光装置、半導体発光装置用マウント部材および半導体発光装置の製造方法
JP2008311371A (ja) * 2007-06-13 2008-12-25 Denso Corp 接合方法及び接合体
JP2009164203A (ja) * 2007-12-28 2009-07-23 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2009164208A (ja) * 2007-12-28 2009-07-23 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2011077190A (ja) * 2009-09-29 2011-04-14 Toyoda Gosei Co Ltd 半導体発光素子及びその製造方法
JP2012178507A (ja) * 2011-02-28 2012-09-13 Mitsubishi Materials Corp 接合用積層体および接合体
JP2013197445A (ja) * 2012-03-22 2013-09-30 Seiko Epson Corp 半導体光源、投影表示装置及び半導体光源の製造方法

Also Published As

Publication number Publication date
CN104953019B (zh) 2018-08-31
US9450161B2 (en) 2016-09-20
US20150280090A1 (en) 2015-10-01
CN104953019A (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
CN110224000B (zh) 图像显示元件
CN111755580B (zh) 发光装置和投影仪
JP2018525836A (ja) レーザダイオードを用いた特殊一体型光源
JP2013239614A (ja) 発光装置の製造方法
CN110679046B (zh) 发光装置、投影仪以及发光装置的制造方法
JP6414464B2 (ja) 発光装置およびプロジェクター
JP2020161621A (ja) 発光装置およびプロジェクター
JP6040790B2 (ja) 発光装置、スーパールミネッセントダイオード、およびプロジェクター
US10036942B2 (en) Joined body, electronic device, projector, and manufacturing method of joined body
JP6972665B2 (ja) 発光装置、プロジェクター、および発光装置の製造方法
CN114447172B (zh) 发光装置及投影仪
WO2019163274A1 (ja) 半導体発光素子
JP2015162566A (ja) 発光装置およびその製造方法、並びにプロジェクター
JP2019192889A (ja) 発光装置およびプロジェクター
US9450161B2 (en) Method of manufacturing a light-emitting device by sintering conductive pastes
JP5299251B2 (ja) 発光装置およびプロジェクター
WO2020080153A1 (ja) 発光素子および画像表示装置
JP2015188034A (ja) 発光装置の製造方法、発光装置およびプロジェクター
JP2016213288A (ja) 接合体、電子装置、プロジェクターおよび接合体の製造方法
JP6551678B2 (ja) 発光装置およびプロジェクター
JP2013143479A (ja) 発光装置およびその製造方法、並びにプロジェクター
JP2017098425A (ja) 発光素子、発光装置およびプロジェクター
JP2013089829A (ja) 光源モジュールおよびプロジェクター
JP2013074120A (ja) 発光装置、およびプロジェクター
US20130120721A1 (en) Light-emitting device, method for manufacturing the same, and projector

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170303

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170303

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170718

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170905