JP2015185892A - 可変利得増幅器 - Google Patents

Abstract

【課題】高周波で動作させる場合でも、小電流で前段の電圧利得を得ることができる可変利得増幅器を得ることを目的とする。
【解決手段】電源端子１から入力電圧Ｖ_inに比例する電流を引き込む単位トランスコンダクタンスアンプ１１−１〜１１−Ｎが並列に接続されているトランスコンダクタンスアンプアレイ１０と、単位トランスコンダクタンスアンプ１１−１〜１１−Ｎのオンオフを制御する制御部１３と、電源端子１から引き込まれた電流を単位トランスコンダクタンスアンプ１１−２〜１１−Ｎと出力端子６，７に分流する電流分流器１４−１〜１４−（Ｎ−１）を備える。
【選択図】図１

Description

この発明は、利得を制御することが可能な可変利得増幅器に関するものである。

以下の特許文献１に開示されている可変利得増幅器は、複数のトランスコンダクタンスアンプが並列に接続されているトランスコンダクタンスアンプアレイの入力側に、抵抗値Ｒの抵抗と抵抗値２Ｒの抵抗とからなるノードが梯子状に接続されている抵抗ラダー回路が接続されている。
これにより、トランスコンダクタンスアンプアレイを構成している各トランスコンダクタンスアンプは、抵抗ラダー回路を構成している初段のノードから接続関係があるノードまでの抵抗によって減衰された電圧が入力され、その入力電圧に対応する電流を出力する。
また、この可変利得増幅器は、複数のトランスコンダクタンスアンプのオンオフを制御する論理制御回路を備えており、論理制御回路は、外部から与えられる制御ワードにしたがって選択的に複数のトランスコンダクタンスアンプのイネーブル状態（オン／オフ状態）を設定している。

特開２０１０−２１３２２２号公報（段落番号［００１２］、図４）

従来の可変利得増幅器は以上のように構成されているので、抵抗ラダー回路を構成する各ノードにおける抵抗の抵抗値Ｒ１，Ｒ２と、トランスコンダクタンスアンプの入力容量との積で決まる極周波数によって動作周波数が制限される。そのため、高周波で動作させるには、各ノードにおける抵抗の抵抗値Ｒ１，Ｒ２を小さくする必要があるが、抵抗値Ｒ１，Ｒ２を小さくすると、前段から見た負荷が小さくなるため、前段の電圧利得を得る際に電流増を招いてしまう課題があった。

この発明は上記のような課題を解決するためになされたもので、高周波で動作させる場合でも、小電流で前段の電圧利得を得ることができる可変利得増幅器を得ることを目的とする。

この発明に係る可変利得増幅器は、電圧が印加される電源端子と、電源端子から入力電圧に比例する電流を引き込むトランスコンダクタンスアンプが複数並列に接続されているトランスコンダクタンスアンプアレイと、複数のトランスコンダクタンスアンプのオンオフを制御する制御部とを備え、電源端子から引き込まれた電流をトランスコンダクタンスアンプと出力端子に分流する電流分流手段を電源端子とトランスコンダクタンスアンプの間に接続するようにしたものである。

この発明によれば、電源端子から引き込まれた電流をトランスコンダクタンスアンプと出力端子に分流する電流分流手段を電源端子とトランスコンダクタンスアンプの間に接続するように構成したので、高周波で動作させる場合でも、小電流で前段の電圧利得を得ることができる効果がある。

この発明の実施の形態１による可変利得増幅器を示す構成図である。 この発明の実施の形態１による可変利得増幅器の制御部１３により記憶されている制御テーブルの一例を示す説明図である。 外部から与えられる制御ワードＷ_cと可変利得増幅器で得られる利得の関係を示す説明図である。 この発明の実施の形態２による可変利得増幅器を示す構成図である。 この発明の実施の形態３による可変利得増幅器を示す構成図である。

実施の形態１．
図１はこの発明の実施の形態１による可変利得増幅器を示す構成図である。
図１において、電源端子１はバイアス電圧が印加される端子である。
負荷２は例えば抵抗やインダクタンスなどから構成されており、正相側の線路４と接続されている。
負荷３は例えば抵抗やインダクタンスなどから構成されており、逆相側の線路５と接続されている。
正相側の線路４は正相側の出力端子６と接続され、逆相側の線路５は逆相側の出力端子７と接続されている。

電圧入力端子８，９は電圧Ｖ_inを入力する端子である。
トランスコンダクタンスアンプアレイ１０はＮ個の単位トランスコンダクタンスアンプ１１−１〜１１−Ｎと、単位トランスコンダクタンスアンプ１１−ｎ（ｎ＝１，２，・・・，Ｎ）と同一の単位トランスコンダクタンスアンプが２^m（ｍ＝１，２，・・・，Ｍ）個まとめられているサブアンプアレイ１２−１〜１２−Ｍとが並列に接続されている。
因みに、サブアンプアレイ１２−１は２個の単位トランスコンダクタンスアンプがまとめられており、サブアンプアレイ１２−Ｍは２^M個の単位トランスコンダクタンスアンプがまとめられている。

単位トランスコンダクタンスアンプ１１−ｎは相互コンダクタンスがＧ_m（＝出力電流／入力電圧）のアンプであり、制御部１３によってオン状態に制御されているとき、電源端子１から入力電圧Ｖ_inに比例する電流を引き込む動作を行う。
サブアンプアレイ１２−ｍ（ｍ＝１，２，・・・，Ｍ）は、制御部１３によってオン状態に制御されているとき、まとめられている２^m個の単位トランスコンダクタンスアンプが同時に電源端子１から入力電圧Ｖ_inに比例する電流を引き込む動作を行う。

制御部１３は外部から与えられる制御ワードＷ_cにしたがってトランスコンダクタンスアンプアレイ１０を構成している単位トランスコンダクタンスアンプ１１−１〜１１−Ｎ及びサブアンプアレイ１２−１〜１２−Ｍのオンオフを制御する。
なお、サブアンプアレイ１２−ｍに対する制御は、まとめられている２^m個の単位トランスコンダクタンスアンプが同時にオンまたはオフになるように行う。

電流分流器１４−１〜１４−（Ｎ−１）は電源端子１と単位トランスコンダクタンスアンプ１１−２〜１１−Ｎの間に接続されており、電源端子１から引き込まれた電流を単位トランスコンダクタンスアンプ１１−２〜１１−Ｎと出力端子６，７に分流する電流分流手段を構成している。
電流分流器１４−ｎ（ｎ＝１，２，・・・，Ｎ−１）は、寸法比が１：２ⁿ−１であるトランジスタＴ_r1とトランジスタＴ_r2が対をなしている第１のトランジスタ対と、寸法比が２ⁿ−１：１であるトランジスタＴ_r3とトランジスタＴ_r4が対をなしている第２のトランジスタ対から構成されている。

第１のトランジスタであるトランジスタＴ_r1のドレインは正相側の線路４と接続され、第２のトランジスタであるトランジスタＴ_r2のドレインは第１のバイアスであるバイアス１５と接続されている。
第３のトランジスタであるトランジスタＴ_r3のドレインはバイアス１５と接続され、第４のトランジスタであるトランジスタＴ_r4のドレインは逆相側の線路５と接続されている。
また、トランジスタＴ_r1，Ｔ_r2，Ｔ_r3，Ｔ_r4のソースは単位トランスコンダクタンスアンプ１１−２〜１１−Ｎと接続され、トランジスタＴ_r1，Ｔ_r2，Ｔ_r3，Ｔ_r4のゲートは、第２のバイアスが印加されているバイアス端子１６と接続されている。

次に動作について説明する。
制御部１３は、外部から与えられる制御ワードＷ_cと、単位トランスコンダクタンスアンプ１１−１〜１１−Ｎ及びサブアンプアレイ１２−１〜１２−Ｍのオン／オフ状態との対応関係を示す制御テーブルを記憶している。
図２はこの発明の実施の形態１による可変利得増幅器の制御部１３により記憶されている制御テーブルの一例を示す説明図である。
図２において、“１”はオン状態に制御することを示し、空白はオフ状態に制御することを示している。

制御部１３は、例えば、外部から与えられる制御ワードＷ_cが“１６”である場合、Ｃ（−１）とＣ（−２）だけが“１”であるため、Ｃ（−１），Ｃ（−２）に対応する単位トランスコンダクタンスアンプ１１−２，１１−３だけをオンに制御して、その他のトランスコンダクタンスアンプをオフに制御する。
因みに、外部から与えられる制御ワードＷ_cが、Ｃ（Ｍ）が“１”である旨を示していれば、サブアンプアレイ１２−Ｍを構成しているＭ個の単位トランスコンダクタンスアンプの全てをオンに制御する。

トランスコンダクタンスアンプアレイ１０を構成しているＮ個の単位トランスコンダクタンスアンプ１１−１〜１１−ＮとＭ個のサブアンプアレイ１２−１〜１２−Ｍのうち、電流分流器１４が接続されていない単位トランスコンダクタンスアンプ１１−１とサブアンプアレイ１２−１〜１２−Ｍは、主に利得を増幅する際に用いられ、電流分流器１４が接続されている単位トランスコンダクタンスアンプ１１−２〜１１−Ｎは、主に利得を微調整する際に用いられる。

例えば、電流分流器１４が接続されていない単位トランスコンダクタンスアンプ１１−１とサブアンプアレイ１２−Ｍだけがオン状態である場合には、下記に示すような電流が出力端子６，７に出力される。
まず、単位トランスコンダクタンスアンプ１１−１がオン状態に制御されると、相互コンダクタンスがＧ_mであるため、電源端子１から入力電圧Ｖ_in×Ｇ_mの出力電流を引き込む動作を行う。
これにより、Ｖ_in×Ｇ_mの電流が正相側の線路４及び逆相側の線路５を介して出力端子６，７に出力される。

また、サブアンプアレイ１２−Ｍがオン状態に制御されると、サブアンプアレイ１２−Ｍを構成している２^M個の単位トランスコンダクタンスアンプが、電源端子１から入力電圧Ｖ_in×Ｇ_mの出力電流を引き込む動作を行う。
これにより、Ｖ_in×Ｇ_m×２^Mの電流が正相側の線路４及び逆相側の線路５を介して出力端子６，７に出力される。
したがって、合計Ｖ_in×Ｇ_m×（２^M＋１）の電流が出力端子６，７に出力される。

また、例えば、電流分流器１４−１が接続されている単位トランスコンダクタンスアンプ１１−２と電流分流器１４−２が接続されている単位トランスコンダクタンスアンプ１１−３だけがオン状態である場合には、下記に示すような電流が出力端子６，７に出力される。
まず、単位トランスコンダクタンスアンプ１１−２がオン状態に制御されると、相互コンダクタンスがＧ_mであるため、電源端子１から入力電圧Ｖ_in×Ｇ_mの出力電流を引き込む動作を行う。
しかし、単位トランスコンダクタンスアンプ１１−２に接続されている電流分流器１４−１は、寸法比が１：１（＝２¹−１）であるトランジスタＴ_r1とトランジスタＴ_r2が対をなしている第１のトランジスタ対と、寸法比が１（＝２¹−１）：１であるトランジスタＴ_r3とトランジスタＴ_r4が対をなしている第２のトランジスタ対から構成されている。
このため、電源端子１からＶ_in×Ｇ_mの電流が引き込まれるが、電流分流器１４−１によって、Ｖ_in×Ｇ_mの電流が１：１の割合で単位トランスコンダクタンスアンプ１１−２と出力端子６，７に分流される。
その結果、Ｖ_in×Ｇ_m／２の電流が正相側の線路４及び逆相側の線路５を介して出力端子６，７に出力される。

また、単位トランスコンダクタンスアンプ１１−３がオン状態に制御されると、相互コンダクタンスがＧ_mであるため、電源端子１から入力電圧Ｖ_in×Ｇ_mの出力電流を引き込む動作を行う。
しかし、単位トランスコンダクタンスアンプ１１−３に接続されている電流分流器１４−２は、寸法比が１：３（＝２²−１）であるトランジスタＴ_r1とトランジスタＴ_r2が対をなしている第１のトランジスタ対と、寸法比が３（＝２²−１）：１であるトランジスタＴ_r3とトランジスタＴ_r4が対をなしている第２のトランジスタ対から構成されている。
このため、電源端子１からＶ_in×Ｇ_mの電流が引き込まれるが、電流分流器１４−２によって、正相側では、Ｖ_in×Ｇ_mの電流が１：３の割合で単位トランスコンダクタンスアンプ１１−３と出力端子６に分流される。
また、逆相側では、Ｖ_in×Ｇ_mの電流が３：１の割合で単位トランスコンダクタンスアンプ１１−３と出力端子７に分流される。
その結果、Ｖ_in×Ｇ_m／４の電流が正相側の線路４を介して出力端子６に出力され、３×Ｖ_in×Ｇ_m／４の電流が逆相側の線路５を介して出力端子７に出力される。
したがって、正相側には、合計３×Ｖ_in×Ｇ_m／４（＝Ｖ_in×Ｇ_m／２＋Ｖ_in×Ｇ_m／４）の電流が出力端子６に出力され、逆相側には、合計５×Ｖ_in×Ｇ_m／４（＝Ｖ_in×Ｇ_m／２＋３×Ｖ_in×Ｇ_m／４）の電流が出力端子７に出力される。

ここで、図３は外部から与えられる制御ワードＷ_cと可変利得増幅器で得られる利得の関係を示す説明図である。
図３から明らかなように、適正な制御ワードＷ_cが与えられると、一定ステップの可変利得増幅器として動作することが分かる。
なお、電流分流器１４−ｎ（ｎ＝１，２，・・・，Ｎ−１）は、上述したように、寸法比が１：２ⁿ−１であるトランジスタＴ_r1とトランジスタＴ_r2が対をなしている第１のトランジスタ対と、寸法比が２ⁿ−１：１であるトランジスタＴ_r3とトランジスタＴ_r4が対をなしている第２のトランジスタ対から構成されており、ｎの値が図中左側から昇順で増えていくので、各トランスコンダクタンスアンプの入力側から線路４，５に至る利得は２の等比級数になる。

以上で明らかなように、この実施の形態１によれば、電源端子１から引き込まれた電流を単位トランスコンダクタンスアンプ１１−２〜１１−Ｎと出力端子６，７に分流する電流分流器１４−１〜１４−（Ｎ−１）を、電源端子１と単位トランスコンダクタンスアンプ１１−２〜１１−Ｎの間に接続するように構成したので、単位トランスコンダクタンスアンプ１１−２〜１１−Ｎの入力側に、抵抗値Ｒ１，Ｒ２が小さな抵抗ラダー回路を接続することなく、極周波数を高くすることができるようになり、その結果、高周波で動作させる場合でも、小電流で前段の電圧利得を得ることができる効果を奏する。

実施の形態２．
図４はこの発明の実施の形態２による可変利得増幅器を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
電流相殺器２１−１〜２１−（Ｎ−１）は電源端子１と単位トランスコンダクタンスアンプ１１−２〜１１−Ｎの間に接続されており、電源端子１から引き込まれた電流を単位トランスコンダクタンスアンプ１１−２〜１１−Ｎと出力端子６，７に分流する電流分流手段を構成している。
電流相殺器２１−ｎ（ｎ＝１，２，・・・，Ｎ−１）は、寸法比が２ⁿ＋１：２ⁿ−１であるトランジスタＴ_r1とトランジスタＴ_r2が対をなしている第１のトランジスタ対と、寸法比が２ⁿ−１：２ⁿ＋１であるトランジスタＴ_r3とトランジスタＴ_r4が対をなしている第２のトランジスタ対から構成されている。

第１のトランジスタであるトランジスタＴ_r1のドレインは正相側の線路４と接続され、第２のトランジスタであるトランジスタＴ_r2のドレインは逆相側の線路５と接続されている。
第３のトランジスタであるトランジスタＴ_r3のドレインは正相側の線路４と接続され、第４のトランジスタであるトランジスタＴ_r4のドレインは逆相側の線路５と接続されている。
また、トランジスタＴ_r1，Ｔ_r2，Ｔ_r3，Ｔ_r4のソースは単位トランスコンダクタンスアンプ１１−２〜１１−Ｎと接続され、トランジスタＴ_r1，Ｔ_r2，Ｔ_r3，Ｔ_r4のゲートは、バイアスが印加されているバイアス端子１６と接続されている。

上記実施の形態１では、電流分流器１４−ｎにおける各トランジスタの直流ドレイン電位が違っているため、トランジスタのチャネル長変調効果によって理論値からずれた電流減衰量となる傾向にある。その結果、得られる利得ステップが理論値からずれる傾向にある。
そこで、この実施の形態２では、各トランジスタの直流ドレイン電位を一定にして、上記実施の形態１よりも、高精度な利得ステップが得られるようにするため、電流分流器１４−１〜１４−（Ｎ−１）の代わりに、電流相殺器２１−１〜２１−（Ｎ−１）を実装している。

次に動作について説明する。
ただし、電流相殺器２１−１〜２１−（Ｎ−１）以外は、上記実施の形態１と同様であるため、ここでは電流相殺器２１−１〜２１−（Ｎ−１）の動作を主に説明する。

例えば、電流相殺器２１−１が接続されている単位トランスコンダクタンスアンプ１１−２と電流相殺器２１−２が接続されている単位トランスコンダクタンスアンプ１１−３だけがオン状態である場合には、下記に示すような電流が出力端子６，７に出力される。
まず、単位トランスコンダクタンスアンプ１１−２がオン状態に制御されると、相互コンダクタンスがＧ_mであるため、電源端子１から入力電圧Ｖ_in×Ｇ_mの出力電流を引き込む動作を行う。

しかし、単位トランスコンダクタンスアンプ１１−２に接続されている電流相殺器２１−１は、寸法比が３（＝２¹＋１）：１（＝２¹−１）であるトランジスタＴ_r1とトランジスタＴ_r2が対をなしている第１のトランジスタ対と、寸法比が１（＝２¹−１）：３（＝２¹＋１）であるトランジスタＴ_r3とトランジスタＴ_r4が対をなしている第２のトランジスタ対から構成されている。
このため、電源端子１からＶ_in×Ｇ_mの電流が引き込まれるが、電流相殺器２１−１によって、正相側では、Ｖ_in×Ｇ_mの電流が３：１の割合で単位トランスコンダクタンスアンプ１１−３と出力端子６に分流される。
また、逆相側では、Ｖ_in×Ｇ_mの電流が１：３の割合で単位トランスコンダクタンスアンプ１１−３と出力端子７に分流される。
その結果、Ｖ_in×Ｇ_m／４の電流が正相側の線路４を介して出力端子６に出力され、３×Ｖ_in×Ｇ_m／４の電流が逆相側の線路５を介して出力端子７に出力される。

また、単位トランスコンダクタンスアンプ１１−３がオン状態に制御されると、相互コンダクタンスがＧ_mであるため、電源端子１から入力電圧Ｖ_in×Ｇ_mの出力電流を引き込む動作を行う。
しかし、単位トランスコンダクタンスアンプ１１−３に接続されている電流相殺器２１−２は、寸法比が５（＝２²＋１）：３（＝２²−１）であるトランジスタＴ_r1とトランジスタＴ_r2が対をなしている第１のトランジスタ対と、寸法比が３（＝２²−１）：５（＝２²＋１）であるトランジスタＴ_r3とトランジスタＴ_r4が対をなしている第２のトランジスタ対から構成されている。
このため、電源端子１からＶ_in×Ｇ_mの電流が引き込まれるが、電流相殺器２１−２によって、正相側では、Ｖ_in×Ｇ_mの電流が５：３の割合で単位トランスコンダクタンスアンプ１１−３と出力端子６に分流される。
また、逆相側では、Ｖ_in×Ｇ_mの電流が３：５の割合で単位トランスコンダクタンスアンプ１１−３と出力端子７に分流される。
その結果、５×Ｖ_in×Ｇ_m／８の電流が正相側の線路４を介して出力端子６に出力され、３×Ｖ_in×Ｇ_m／８の電流が逆相側の線路５を介して出力端子７に出力される。
したがって、正相側には、合計７×Ｖ_in×Ｇ_m／８（＝Ｖ_in×Ｇ_m／４＋５×Ｖ_in×Ｇ_m／８）の電流が出力端子６に出力され、逆相側には、合計９×Ｖ_in×Ｇ_m／８（＝３×Ｖ_in×Ｇ_m／４＋３×Ｖ_in×Ｇ_m／８）の電流が出力端子７に出力される。

以上で明らかなように、この実施の形態２によれば、上記実施の形態１と同様の効果を奏する他、各トランジスタの直流ドレイン電位が一定になる電流相殺器２１−１〜２１−（Ｎ−１）を実装しているので、上記実施の形態１よりも、高精度な利得ステップが得られる効果を奏する。
この実施の形態２の場合も、各トランスコンダクタンスアンプの入力側から線路４，５に至る利得は２の等比級数になる。

実施の形態３．
図５はこの発明の実施の形態３による可変利得増幅器を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
抵抗ラダー回路２２は抵抗値Ｒ（第１の抵抗値）を有する第１の抵抗と、抵抗値が第１の抵抗値の２倍である抵抗値２Ｒ（第２の抵抗値）を有する第２の抵抗とからなるノードが梯子状に接続されている回路であり、抵抗ラダー回路２２を構成する各ノードが単位トランスコンダクタンスアンプ１１−１〜１１−Ｎと接続されている。
なお、抵抗ラダー回路２２は電流分流手段を構成している。

電流分流器１４−１〜１４−（Ｎ−１）の代わりに、抵抗ラダー回路２２を実装しても、電流分流器１４−１〜１４−（Ｎ−１）と同様に、電源端子１から引き込まれた電流が単位トランスコンダクタンスアンプ１１−２〜１１−Ｎと出力端子６，７に分流される。
この実施の形態３の場合も、各トランスコンダクタンスアンプの入力側から線路４，５に至る利得は２の等比級数になる。
このため、この実施の形態３の場合も、上記実施の形態１と同様に、高周波で動作させる場合でも、小電流で前段の電圧利得を得ることができる効果を奏する。

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

１ 電源端子、２，３ 負荷、４ 正相側の線路、５ 逆相側の線路、６ 正相側の出力端子、７ 逆相側の出力端子、８，９ 電圧入力端子、１０ トランスコンダクタンスアンプアレイ、１１−１〜１１−Ｎ 単位トランスコンダクタンスアンプ、１２−１〜１２−Ｍ サブアンプアレイ、１３ 制御部、１４−１〜１４−（Ｎ−１） 電流分流器（電流分流手段）、Ｔ_r1 トランジスタ（第１のトランジスタ）、Ｔ_r2 トランジスタ（第２のトランジスタ）、Ｔ_r3 トランジスタ（第３のトランジスタ）、Ｔ_r4 トランジスタ（第４のトランジスタ）、１５ バイアス（第１のバイアス）、１６ バイアス端子、
２１−１〜２１−（Ｎ−１） 電流相殺器（電流分流手段）、２２ 抵抗ラダー回路（電流分流手段）。

Claims (5)

1. 電圧が印加される電源端子と、
   前記電源端子から入力電圧に比例する電流を引き込むトランスコンダクタンスアンプが複数並列に接続されているトランスコンダクタンスアンプアレイと、
   前記複数のトランスコンダクタンスアンプのオンオフを制御する制御部とを備えた可変利得増幅器において、
   前記電源端子と前記トランスコンダクタンスアンプの間に接続され、前記電源端子から引き込まれた電流を前記トランスコンダクタンスアンプと出力端子に分流する電流分流手段を設けたことを特徴とする可変利得増幅器。
2. 前記トランスコンダクタンスアンプアレイは、前記複数のトランスコンダクタンスアンプの他に、前記トランスコンダクタンスアンプと同一のトランスコンダクタンスアンプが２のべき乗個まとめられているサブアンプアレイが複数並列に接続されており、
   前記制御部は、前記サブアンプアレイを構成している２のべき乗個のトランスコンダクタンスアンプを同時にオン又はオフに制御することを特徴とする請求項１記載の可変利得増幅器。
3. 前記電流分流手段は、
   第１のトランジスタと第２のトランジスタが対をなしている第１のトランジスタ対と、
   第３のトランジスタと第４のトランジスタが対をなしている第２のトランジスタ対とからなる電流分流器で構成されており、
   前記第１のトランジスタのドレインが、負荷を介して前記電源端子と前記出力端子を結ぶ正相側の線路と接続されて、前記第２のトランジスタのドレインが、第１のバイアスと接続されており、
   前記第３のトランジスタのドレインが、前記第１のバイアスと接続されて、前記第４のトランジスタのドレインが、負荷を介して前記電源端子と前記出力端子を結ぶ逆相側の線路と接続されており、
   前記第１から第４のトランジスタのソースが、前記トランスコンダクタンスアンプと接続され、前記第１から第４のトランジスタのゲートが、第２のバイアスと接続されていることを特徴とする請求項１記載の可変利得増幅器。
4. 前記電流分流手段は、
   第１のトランジスタと第２のトランジスタが対をなしている第１のトランジスタ対と、
   第３のトランジスタと第４のトランジスタが対をなしている第２のトランジスタ対とからなる電流相殺器で構成されており、
   前記第１及び第３のトランジスタのドレインが、負荷を介して前記電源端子と前記出力端子を結ぶ正相側の線路と接続されて、
   前記第２及び第４のトランジスタのドレインが、負荷を介して前記電源端子と前記出力端子を結ぶ逆相側の線路と接続されており、
   前記第１から第４のトランジスタのソースが、前記トランスコンダクタンスアンプと接続され、前記第１から第４のトランジスタのゲートが、バイアスと接続されていることを特徴とする請求項１記載の可変利得増幅器。
5. 前記電流分流手段は、第１の抵抗値を有する第１の抵抗と、抵抗値が前記第１の抵抗値の２倍である第２の抵抗値を有する第２の抵抗とからなるノードが梯子状に接続されている抵抗ラダー回路で構成されており、
   前記抵抗ラダー回路を構成する各ノードが前記トランスコンダクタンスアンプと接続されていることを特徴とする請求項１記載の可変利得増幅器。

Images