[go: up one dir, main page]

JP2015173206A - マイクロデバイス及びその製造方法 - Google Patents

マイクロデバイス及びその製造方法 Download PDF

Info

Publication number
JP2015173206A
JP2015173206A JP2014048856A JP2014048856A JP2015173206A JP 2015173206 A JP2015173206 A JP 2015173206A JP 2014048856 A JP2014048856 A JP 2014048856A JP 2014048856 A JP2014048856 A JP 2014048856A JP 2015173206 A JP2015173206 A JP 2015173206A
Authority
JP
Japan
Prior art keywords
thin film
alumina thin
lower electrode
microdevice
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014048856A
Other languages
English (en)
Inventor
淳一 小西
Junichi Konishi
淳一 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2014048856A priority Critical patent/JP2015173206A/ja
Publication of JP2015173206A publication Critical patent/JP2015173206A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】十分に耐透湿性を有する保護膜を備えたマイクロデバイスを提供する。【解決手段】基板と、上記基板上に形成される下部電極と、上記下部電極層上の一部領域に形成された強誘電層と、該強誘電層を覆って形成された上部電極層と、前記下部電極層、上記強誘電層、及び上記上部電極層を覆い、かつ組成式AlxOy(0<y/x<1.5)を有するアルミナ薄膜とを備える。【選択図】図1

Description

本発明は、マイクロデバイス及びその製造方法に関し、特に水分侵入を防止するための保護膜を備えたマイクロデバイス及びその製造方法に関する。
半導体装置や光電効果を利用した装置(例えばソーラーパネルなど)もしくはMEMS(Micro Electro Mechanical Systems)技術を用いて微細化されたマイクロデバイスなどにおいて、大気中の水分が基板上に形成されたデバイスに浸入しないように保護膜(パッシベーション膜)を当該デバイス上に堆積する。一般的には、その保護膜としてアルミナ(Al)薄膜が用いられる。このアルミナ薄膜の成膜方法には、スパッタ法もしくは反応性スパッタ法、CVD法、及び原子層堆積(Atomic layer deposition、以下ALDという。)法などがある。
しかし、今までの保護膜としてのアルミナ薄膜では以下のような問題があった。
スパッタ法では、真空中でアルミナターゲットにArイオンをスパッタリングして成膜するので、比較的不純物の混入が少なく、また水分の含有も少ない。しかしながら、スパッタ法はステップカバレッジが悪いので、高さのあるデバイスの側面を覆うような成膜の場合には、堆積される膜厚は薄くなり、水分の浸入を阻止するのに十分な膜厚が得られないという問題があった。
また、CVD法では、上述したスパッタ法におけるステップカバレッジの問題は改善されるが、一般的には高温度で処理されることが多く、デバイスへの悪影響が懸念される。特にPZTなどの強誘電薄膜を用いたデバイスの場合には処理温度が300度以下であることが望ましいが、そのような低温では緻密な膜が堆積されず、水分浸入に対して十分な効果が得られないという問題があった。
さらに、ALD法では、反応の副生成物に有機化学物質があり、それらが膜中に残留することがある。この残留不純物により耐透湿性が低下するので、保護膜としてはある程度以上の膜厚が必要となる。比較的厚い膜厚のアルミナ薄膜は硬く、圧電デバイス(PZTなどの圧電体を電極で挟みアクチュエータとして駆動させるデバイス)では、その駆動を阻害する要因となるという問題があった。
上述した問題を解消するために、例えば特許文献1などには、水分の浸入を防止する保護膜として、ALD法によって成膜されるアルミナ薄膜を用いることが開示されている。
しかしながら、特許文献1では、水分浸入に対する耐透湿性を十分に確保するには、保護膜としてのアルミナ薄膜の膜厚を厚くしなければならないという問題があった。
本発明の目的は上記の問題点を解決し、薄膜でも十分に耐透湿性を確保できる保護膜を備えたマイクロデバイスを提供することにある。
本発明の一態様に係るマイクロデバイスは、
基板と、
上記基板上に形成される下部電極と、
上記下部電極層上の一部領域に形成された強誘電層と、
該強誘電層を覆って形成された上部電極層と、
前記下部電極層、上記強誘電層、及び上記上部電極層を覆い、かつ組成式Al(0<y/x<1.5)を有するアルミナ薄膜とを備えたことを特徴とする。
本発明によれば、アルミナを用いた保護膜において、酸素に対するアルミニウムの濃度を高くする。従って、薄膜でも十分な耐透湿性を確保することが可能となる。
本発明の実施形態1に係るマイクロデバイス100の構成を示す縦断面図である。 図1のマイクロデバイス100の製造方法の第1の工程を図示する縦断面図である。 図1のマイクロデバイス100の製造方法の第2の工程を図示する縦断面図である。 図1のマイクロデバイス100の製造方法の第3の工程を図示する縦断面図である。 図1のマイクロデバイス100の製造方法の第4の工程を図示する縦断面図である 図1のマイクロデバイス100の製造方法の第5の工程を図示する縦断面図である 図1のアルミナ薄膜105を形成するための薄膜形成装置1の概略図である。 図3の薄膜形成装置1を用いて図1のアルミナ薄膜105を堆積する方法を説明するためのシーケンス図である。 図1のアルミナ薄膜105を評価するためのサンプル10の縦断面図である。 図5のサンプル10の表面からの深さ(nm)に対する水素濃度(cm−3)の変化を示す時間軸波形図である。 本発明の実施形態2に係る図4のシーケンス図である。 本発明の実施形態3に係る薄膜形成装置1Aの概略図である。
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
実施形態1.
図1は、本発明の実施形態1に係るマイクロデバイス100の構成を示す縦断面図である。図1において、マイクロデバイス100は、例えばシリコン基板やSOI基板などの基板101と、下部電極層102と、強誘電体層103と、上部電極104と、水分侵入を防止するためのアルミナ薄膜105とを備えて構成される。ここで、マイクロデバイス100は、例えば圧電素子などであり、例えばマイクロマシーニング技術などの半導体製造技術を用いて製造される。
また、下部電極層102及び上部電極層104の材料は、プラチナに限らず、例えばイリジウムや金などの貴金属類であってもよいし、もしくは貴金属類の合金、例えばチタンとプラチナの合金や、チタンと金の合金などであってもよい。
次に、図1のマイクロデバイス100の製造方法について以下に説明する。
図2A〜図2Eは、図1のマイクロデバイス100の製造方法の工程を図示する縦断面図である。先ず、図2Aに図示するように、基板101の上面に下部電極層102を形成する。次に、図2Bに図示するように、下部電極層102の上面に強誘電体層103を形成する。
次に、図2Cに図示するように、強誘電体層103の上面に上部電極層104を形成する。次に、上部電極層104の上面に、上部電極層104をパターニングするためのフォトレジスト膜(図示せず)を、フォトリソグラフィ工程によって形成する。
次に、図2Dに図示するように、フォトレジスト膜(図示せず)をマスクとして、上部電極層104及び強誘電体層103をドライエッチング法にてエッチングして除去した後に、アッシング法によりフォトレジスト膜(図示せず)を除去する。
次に、アルミナ薄膜105を上部電極104、強誘電体層103、及び下部電極層102を覆うように堆積し、当該上部電極104、強誘電体層103、及び下部電極層102への水分侵入を防止する。ここで、アルミナ薄膜105は、組成式Al(0<y/x<1.5)である。これについて、以下詳細に説明する。
図3は、図1のアルミナ薄膜105を形成するための薄膜形成装置1の概略図である。図3において、薄膜形成装置1は、マイクロデバイス100を作製するウェハを固定する載置台21と、例えばトリメチルアルミニウムなどの原料ガスである前駆体を格納する前駆体格納ユニット4とを備えて構成される。また、薄膜形成装置1は、原料ガスを導入するためのパルシングバルブ4aと、例えばオゾンや純水などの酸化剤を格納する酸化剤格納ユニット5とを備えて構成される。さらに、薄膜形成装置1は、酸化剤を導入するためのパルシングバルブ5aと、アルミナ薄膜105を形成する反応チャンバー2と、当該反応チャンバー2に接続される真空ポンプ3とを備えて構成される。ここで、真空ポンプ3は、反応ガスや余剰な前駆体及び酸化剤などを反応チャンバー2から外部に排出する。例えばシリコン基板の半導体基板上に薄膜を形成する場合、形成される薄膜の主成分の原料ガスと、原料ガスに含まれる金属と反応して金属酸化物もしくは金属窒化物を形成する酸化剤とを半導体基板上に交互に供給し、当該半導体基板上に原子層単位で薄膜を形成する。
図4は、図3の薄膜形成装置1を用いて図1のアルミナ薄膜105を堆積する方法を説明するためのシーケンス図である。図4において、前駆体格納ユニット4からの前駆体と、酸化剤格納ユニット5からの酸化剤とがそれぞれキャリアガス6によってガスライン7を介して反応チャンバー2に導入される。ここで、キャリアガス6には、窒素(N)、ヘリウム(He)、もしくはアルゴン(Ar)などの不活性ガスが用いられる。すなわち、前駆体はパルシングバルブ4aを開くことによりガスライン7に導入され、キャリアガス6によって反応チャンバー2に導入される。また、酸化剤はパルシングバルブ5aを開くことによりガスライン7に導入され、キャリアガス6によって反応チャンバー2に導入される。
ここで、図3のパルシングバルブ4a、5aを開けて、前駆体や酸化剤をガスライン7に供給する時間を「パルス時間」とする。また。図3のパルシングバルブ4a、5aを閉じて、反応チャンバー2内にキャリアガス6のみを導入する時間を「パージ時間」とする。ここで、パージ時間は、載置台21の表面に余剰に吸着している前駆体や反応生成物、反応チャンバー内の余剰な水分子等を反応チャンバー2の外部に排出するための時間である。以下の工程(2)〜工程(5)を1サイクルとして、この1サイクルを繰り返すことにより載置台21上に設置されたウェハ上に所望の膜厚の薄膜を形成し、薄膜形成後に当該ウェハを反応チャンバー2から取り出す。
(1)反応チャンバー2内の載置台21をヒーター(図示なし)により所望の温度に保持する。ここで、所望の温度は150度〜350度である。
(2)パルシングバルブ4aをパルス時間T1だけ開き、アルミニウムを含む材料である前駆体としてTMA(トリメチルアルミニウム)を反応チャンバー2内に導入する。ここで、パルス時間T1は0.01秒間〜10秒間である。次に、パルス時間T1経過後にパルシングバルブ4aが閉じられる。
(3)パージ時間T2が経過する。ここで、パージ時間T2は1秒間〜30秒間である。
(4)パルシングバルブ5aをパルス時間T3だけ開き、酸素を含む酸化剤としてオゾンを反応チャンバー2内に導入する。ここで、パルス時間時間T3は0.01秒間〜10秒間である。次に、パルス時間時間T3経過後にパルシングバルブ5aが閉じられる。
(5)パージ時間T4が経過する。ここで、パージ時間T4は1秒間〜30秒間である。
ここで、本実施形態に係るマイクロデバイス100を構成する組成式Al(0<y/x<1.5)のアルミナ薄膜105の成膜条件は、以下の通りである。すなわち、載置台21の基板温度が250度、TMAのパルス時間T1が2.0秒間、パージ時間T2が3秒間、オゾンのパルス時間T3が0.5秒間、パージ時間T4が3.0秒間、及び500サイクルである。ここで、アルミナ薄膜105は、例えばTMAであるアルミニウムを含む材料と、例えばオゾンである酸素を含む材料とを、アルミニウムを含む材料の導入時間が上記酸素を含む材料の導入時間よりも長くなるように、反応チャンバー内へ供給することにより堆積される。
次に、上述した本実施形態に係る組成式Al(0<y/x<1.5)のアルミナ薄膜105の耐透湿性を、組成式Alのアルミナ薄膜との比較で評価する。
図5は、図1のアルミナ薄膜105を評価するためのサンプル10の縦断面図である。図5において、サンプル10は、シリコン基板11と、膜厚600nmのシリコン酸化膜12と、膜厚50nmの評価膜13とを備えて構成される。すなわち、先ずシリコン基板11上に膜厚600nmのシリコン酸化膜12を形成し、次に、図4のシーケンス図を用いて、膜厚50nmの評価膜13をシリコン酸化膜12上に堆積する。ここで、上述したアルミナ薄膜105を評価膜13として堆積し、PCT(プレッシャークッカーテスト)を行う。なお、PCTの試験条件は、温度120度、相対湿度85%、テスト時間は100時間である。
次に、PCT後のサンプル10に対して、二次イオン質量分析法(SIMS;Secondary Ion Mass Spectrometry)を用いて、水素原子の濃度分布を計測する。
また、組成式Alのアルミナ薄膜を評価膜13として堆積し、先ず、SIMSを用いて、水素原子の濃度分布を計測する。ここで、組成式Alのアルミナ薄膜の成膜条件は、載置台21の基板温度が250度、TMAのパルス時間T1を0.5秒間、パージ時間T2を3秒間、オゾンのパルス時間T3を0.5秒間、パージ時間T4を3秒間である。このように作成されたサンプル10に対して、PCTを行う。すなわち、組成式Al(0<y/x<1.5)のアルミナ薄膜105の成膜条件は、組成式Alのアルミナ薄膜の成膜条件に比較すると、酸素の組成比がアルミニウムに対して小さくなるように、TMAのパルス時間T1が変更される。ここで、酸素の組成比がアルミニウムに対して小さくなるとは、アルミニウムの組成比が酸素に対して大きくなることと同等である。
次に、上述した試験条件のPCTを行って、SIMSを用いて、水素原子の濃度分布を計測する。
図6は、図5のサンプル10の表面からの深さ(nm)に対するSIMSによる水素濃度(cm−3)を示す特性図である。ここで、曲線AはPCT後の組成式Alのアルミナ薄膜のSIMS分析結果を示し、曲線BはPCTを行わなかった組成式Alのアルミナ薄膜のSIMS分析結果を示す。また、曲線CはPCT後の組成式Al(0<y/x<1.5)のアルミナ薄膜のSIMS分析結果を示す。
図6において、組成式Alのアルミナ薄膜直下のシリコン酸化膜12中の水素濃度は2.5×1020(cm−3)である(図6の曲線Aの矢印2の箇所)。一方、PCTを行わない組成式Alのアルミナ薄膜直下のシリコン酸化膜12の水素濃度は1.6×1019(cm−3)である(図6の曲線Bの矢印1の箇所)。これにより、PCTにより水分が組成式Alのアルミナ薄膜を透過してシリコン酸化膜12中に浸入したことを示している。
次に、本実施形態に係る組成式Al(0<y/x<1.5)のアルミナ薄膜105の水分に対する耐透湿性を評価する。
組成式Al(0<y/x<1.5)のアルミナ薄膜105のPCT後の水素濃度のSIMS分析結果(図6の曲線C)を参照する。当該水素濃度は、PCTを行わなかった組成式Alのアルミナ薄膜の水素濃度(図6の曲線B)とほぼ同一の1.6×1019(cm−3)である(図6の曲線B及び曲線Cの矢印1の箇所)。これは、アルミナ薄膜の組成においてアルミニウムが多くなることにより、水分浸入をより防止できたことを示している。従って、組成式Alのアルミナ薄膜において、アルミニウムに対する酸素の組成比y/xの値が0よりも大きくかつ1.5未満となるように生成できたので、水分に対する耐透湿性の高い保護膜を得ることが可能となる。なお、図6の曲線B及び曲線Cの深さ700(nm)付近のピークの出現及び曲線Aの深さ800(nm)付近のピークの出現は、シリコン酸化膜12とシリコン基板11との間の界面に水素がシリコン酸化膜生成時に蓄積されることによるものである。
以上の実施形態に係るマイクロデバイス100によれば、保護膜として組成式Al(0<y/x<1.5)のアルミナ薄膜を用いる。従って、酸素に対するアルミニウムの濃度が高くなるので、保護膜を堆積する際のステップカバレッジが良好でかつ成膜温度も低く、さらに膜厚が薄くても十分に耐透湿性を確保することができる。
実施形態2.
上述した実施形態1に係るマイクロデバイス100のアルミナ薄膜105は、TMAのパルス時間T1の回数を1回だけとした。これに対して、本実施形態に係るマイクロデバイス100のアルミナ薄膜105は、TMAのパルス時間の回数を複数回とし、1サイクル中におけるオゾンのパルス時間に対するTMAのパルス時間を長くすることを特徴とする。
図7は、本発明の実施形態2に係る図4のシーケンス図である。図7のシーケンス図は、図4のシーケンス図に比較すると、工程(2)〜工程(3)の代わりに、以下の工程(2−1)〜工程(3−2)を備えたことを特徴とする。
(2−1)パルシングバルブ4aをパルス時間T1−1だけ開き、前駆体を反応チャンバー2内に導入する。ここで、パルス時間T1−1は1.0秒間である。
(3−1)パージ時間T2−1が経過する。ここで、パージ時間T2−1は1.0秒間である。
(2−2)パルシングバルブ4aをパルス時間T1−2だけ開き、前駆体を反応チャンバー2内に導入する。ここで、パルス時間T1−2は1.0秒間である。
(3−2)パージ時間T2−2が経過する。ここで、パージ時間T2−2は3.0秒間である。
以上の実施形態に係るマイクロデバイス100のアルミナ薄膜105によれば、実施形態1に係るマイクロデバイス100のアルミナ薄膜105と同様の効果を得ることができる。
なお、本実施形態では、TMAのパルス時間の回数を2回に設定したが、例えばTMAのパルス時間の回数を3回以上に設定してもよい。この場合においても、実施形態1と同様の効果を得ることができる。
実施形態3.
上述した実施形態1に係るマイクロデバイス100のアルミナ薄膜105は、ALD法により成膜された。これに対して、本実施形態では、反応性スパッタ法によりマイクロデバイス100のアルミナ薄膜105を成膜することを特徴とする。
図8は、本発明の実施形態3に係る薄膜形成装置1Aの概略図である。図8において、反応性スパッタ装置の薄膜形成装置1Aは、アルミナ薄膜105を形成する反応チャンバー2Aと、電源26とを備えて構成される。また、薄膜形成装置1Aは、マイクロデバイス100を作製するウェハを固定する載置台21を貼付する陽極23と、当該薄膜の材料である板状のアルミニウムであるターゲット22を貼付する陰極24とを備えて構成される。図8において、真空チャンバー2Aに真空ポンプ3が接続され、真空チャンバー2A内を高真空状態にする。また、真空チャンバー2Aにはガスライン25が接続され、不活性ガス、例えばアルゴンガスと、反応性ガスとして酸素ガスが導入される。陰極24側にマイナス電圧を印加してグロー放電させアルゴン原子をイオン化し、ターゲット22に高速衝突させる。アルゴンイオンが高速でターゲット22に衝突することで、ターゲット22からアルミニウム原子が飛び出て載置台21の方向へと出射される。その際、アルミニウムと真空チャンバー2A内の酸素が反応してアルミナが形成され、当該形成されたアルミナが載置台21上のマイクロデバイス100上に堆積される。ここで、組成式Al(0<y/x<1.5)のアルミナ薄膜105を成膜するためには、真空チャンバー2A内の酸素濃度をコントロールして低くする必要がある。
以上の実施形態に係るマイクロデバイス100のアルミナ薄膜105によれば、実施形態1に係るマイクロデバイス100のアルミナ薄膜105と同様の効果を得ることができる。
なお、本発明は、上述したようなマイクロデバイス100だけでなく、例えば強誘電体メモリ、MIMなどのキャパシタなどのMEMSデバイスなどのマイクロデバイスなどにも適用することが可能である。また、本発明は、例えばジャイロセンサなどのジャイロ素子、BAW(bulk acoustic wave)フィルタ、超音波素子などのMEMSデバイスなどのマイクロデバイスなどにも適用することが可能である。
また、上述した実施形態に係るアルミナ薄膜105は、ALD法もしく反応性スパッタ法により成膜されたが、本発明はこれに限定されない。例えば化学蒸着(Chemical Vapor Deposition)法などによりアルミナ薄膜105を成膜してもよい。この場合においても、上述した実施形態と同様も効果を有することができる。
実施形態のまとめ
第1の態様に係るマイクロデバイスは、
基板と、
上記基板上に形成される下部電極と、
上記下部電極層上の一部領域に形成された強誘電層と、
該強誘電層を覆って形成された上部電極層と、
前記下部電極層、上記強誘電層、及び上記上部電極層を覆い、かつ組成式Al(0<y/x<1.5)を有するアルミナ薄膜とを備えたことを特徴とする。
第2の態様に係るマイクロデバイスは、第1の態様に係るマイクロデバイスにおいて、上記アルミナ薄膜は、アルミニウムを含む材料と酸素を含む材料とを、上記アルミニウムを含む材料の導入時間が上記酸素を含む材料の導入時間よりも長くなるように、反応チャンバー内へ供給することにより堆積されることを特徴とする。
第3の態様に係るマイクロデバイスは、第1又は第2の態様に係るマイクロデバイスにおいて、上記アルミナ薄膜は、原子層堆積法により成膜されることを特徴とする。
第4の態様に係るマイクロデバイスは、第1又は第2の態様に係るマイクロデバイスにおいて、上記アルミナ薄膜は、反応性スパッタ法により成膜されることを特徴とする。
第5の態様に係るマイクロデバイスは、第1又は第2の態様に係るマイクロデバイスにおいて、上記アルミナ薄膜は、化学蒸着法により成膜されることを特徴とする。
第6の態様に係るマイクロデバイスの製造方法は、基板と、強誘電体層を挟み込む一対の電極とを備えたマイクロデバイスの製造方法であって、
上記基板上に下部電極を形成する工程と、
上記下部電極上に上記強誘電体層を形成する工程と、
上記下部電極及び上記強誘電体層をパターニングする工程と、
上記パターニングされた上記下部電極及び上記強誘電体層を覆うように、組成式Al(0<y/x<1.5)を有するアルミナ薄膜を堆積する工程とを含むことを特徴とする。
第7の態様に係るマイクロデバイスの製造方法は、第6の態様に係るマイクロデバイスの製造方法において、上記アルミナ薄膜を堆積する工程は、アルミニウムを含む材料と酸素を含む材料とを、上記アルミニウムを含む材料の導入時間が上記酸素を含む材料の導入時間よりも長くなるように、反応チャンバー内へ供給してアルミナ薄膜を堆積する工程を含むことを特徴とする。
第8の態様に係るマイクロデバイスの製造方法は、第6又は第7の態様に係るマイクロデバイスの製造方法において、上記アルミナ薄膜は、原子層堆積法により成膜されることを特徴とする。
第9の態様に係るマイクロデバイスの製造方法は、第6又は第7の態様に係るマイクロデバイスの製造方法において、上記アルミナ薄膜は、反応性スパッタ法により成膜されることを特徴とする。
第10の態様に係るマイクロデバイスの製造方法は、第6又は第7の態様に係るマイクロデバイスの製造方法において、上記アルミナ薄膜は、化学蒸着法により成膜されることを特徴とする。
1,1A…薄膜形成装置、
2,2A…反応チャンバー、
3…真空ポンプ、
4…前駆体格納ユニット、
5…酸化剤格納ユニット、
4a,5a…パルシングバルブ、
6…キャリアガス、
10…サンプル、
11…シリコン基板、
12…シリコン酸化膜、
13…評価膜、
21…載置台、
22…ターゲット、
23…陽極、
24…陰極、
25…ガスライン、
26…電源、
100…マイクロデバイス、
101…基板、
102…下部電極層、
103…強誘電体層、
104…上部電極層。
特開2005−183843号公報

Claims (10)

  1. 基板と、
    上記基板上に形成される下部電極と、
    上記下部電極層上の一部領域に形成された強誘電層と、
    該強誘電層を覆って形成された上部電極層と、
    前記下部電極層、上記強誘電層、及び上記上部電極層を覆い、かつ組成式Al(0<y/x<1.5)を有するアルミナ薄膜とを備えたことを特徴とするマイクロデバイス。
  2. 上記アルミナ薄膜は、アルミニウムを含む材料と酸素を含む材料とを、上記アルミニウムを含む材料の導入時間が上記酸素を含む材料の導入時間よりも長くなるように、反応チャンバー内へ供給することにより堆積されることを特徴とする請求項1記載のマイクロデバイス。
  3. 上記アルミナ薄膜は、原子層堆積法により成膜されることを特徴とする請求項1又は2記載のマイクロデバイス。
  4. 上記アルミナ薄膜は、反応性スパッタ法により成膜されることを特徴とする請求項1又は2記載のマイクロデバイス。
  5. 上記アルミナ薄膜は、化学蒸着法により成膜されることを特徴とする請求項1又は2記載のマイクロデバイス。
  6. 基板と、強誘電体層を挟み込む一対の電極とを備えたマイクロデバイスの製造方法であって、
    上記基板上に下部電極を形成する工程と、
    上記下部電極上に上記強誘電体層を形成する工程と、
    上記下部電極及び上記強誘電体層をパターニングする工程と、
    上記パターニングされた上記下部電極及び上記強誘電体層を覆うように、組成式Al(0<y/x<1.5)を有するアルミナ薄膜を堆積する工程とを含むことを特徴とするマイクロデバイスの製造方法。
  7. 上記アルミナ薄膜を堆積する工程は、アルミニウムを含む材料と酸素を含む材料とを、上記アルミニウムを含む材料の導入時間が上記酸素を含む材料の導入時間よりも長くなるように、反応チャンバー内へ供給してアルミナ薄膜を堆積する工程を含むことを特徴とする請求項5記載のマイクロデバイスの製造方法。
  8. 上記アルミナ薄膜は、原子層堆積法により成膜されることを特徴とする請求項6又は7記載のマイクロデバイスの製造方法。
  9. 上記アルミナ薄膜は、反応性スパッタ法により成膜されることを特徴とする請求項6又は7記載のマイクロデバイスの製造方法。
  10. 上記アルミナ薄膜は、化学蒸着法により成膜されることを特徴とする請求項6又は7記載のマイクロデバイスの製造方法。
JP2014048856A 2014-03-12 2014-03-12 マイクロデバイス及びその製造方法 Pending JP2015173206A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014048856A JP2015173206A (ja) 2014-03-12 2014-03-12 マイクロデバイス及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014048856A JP2015173206A (ja) 2014-03-12 2014-03-12 マイクロデバイス及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015173206A true JP2015173206A (ja) 2015-10-01

Family

ID=54260360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014048856A Pending JP2015173206A (ja) 2014-03-12 2014-03-12 マイクロデバイス及びその製造方法

Country Status (1)

Country Link
JP (1) JP2015173206A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008149402A1 (ja) * 2007-06-01 2008-12-11 Fujitsu Microelectronics Limited 半導体装置の製造方法
US20130015392A1 (en) * 2011-07-15 2013-01-17 Hitachi Cable, Ltd. Piezoelectric film and method for manufacturing the same, piezoelectric film element and method for manufacturing the same, and piezoelectric film device
JP2013149646A (ja) * 2012-01-17 2013-08-01 Seiko Epson Corp 圧電素子の製造方法および液体噴射装置の製造方法
JP2013149669A (ja) * 2012-01-17 2013-08-01 Ulvac Japan Ltd バリア膜の形成方法、及び強誘電体デバイスの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008149402A1 (ja) * 2007-06-01 2008-12-11 Fujitsu Microelectronics Limited 半導体装置の製造方法
US20100068829A1 (en) * 2007-06-01 2010-03-18 Fujitsu Microelectronics Limited Manufacture method for semiconductor device capable of preventing reduction of ferroelectric film
US20130015392A1 (en) * 2011-07-15 2013-01-17 Hitachi Cable, Ltd. Piezoelectric film and method for manufacturing the same, piezoelectric film element and method for manufacturing the same, and piezoelectric film device
JP2013026246A (ja) * 2011-07-15 2013-02-04 Hitachi Cable Ltd 圧電体膜およびその製造方法、圧電体膜素子およびその製造方法、並びに圧電体膜デバイス
JP2013149646A (ja) * 2012-01-17 2013-08-01 Seiko Epson Corp 圧電素子の製造方法および液体噴射装置の製造方法
JP2013149669A (ja) * 2012-01-17 2013-08-01 Ulvac Japan Ltd バリア膜の形成方法、及び強誘電体デバイスの製造方法

Similar Documents

Publication Publication Date Title
JP6472203B2 (ja) TDMAT又はTDEATを用いてPEALDによりTi含有膜を形成する方法
JP6116849B2 (ja) 金属/金属窒化物基板上に貴金属を選択的に堆積させるための方法
TW202307245A (zh) 用於在基材的表面上選擇性形成材料的方法
JP4814781B2 (ja) 誘電膜の形成方法、その誘電膜を用いたキャパシタ及びその製造方法
TW201135801A (en) Plasma process apparatus
US10513433B2 (en) Laminated ceramic chip component including nano thin film layer, manufacturing method therefor, and atomic layer vapor deposition apparatus therefor
TW201126009A (en) Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
KR20120074207A (ko) 텅스텐막 또는 산화 텅스텐막 상으로의 산화 실리콘막의 성막 방법 및 성막 장치
JP2005537638A5 (ja)
JP2012253352A5 (ja)
KR100883139B1 (ko) 루테늄계 전극을 구비한 캐패시터 및 그 제조 방법
RU2008138423A (ru) Способ и устройство для изготовления магниторезистивного элемента
WO2007139270A1 (en) Cleaning method of apparatus for depositing metal containing film
KR101503438B1 (ko) 가스 센서 제조 방법 및 그를 이용하여 제조된 가스 센서
US8344438B2 (en) Electrode of an integrated circuit
JP5403501B2 (ja) 強誘電体膜の製造方法
JP2014535168A (ja) 圧電デバイスならびに圧電デバイスを準備および使用する方法
EP2695966B1 (en) ALD method
JP2015173206A (ja) マイクロデバイス及びその製造方法
WO2006067995A1 (ja) 成膜方法および記憶媒体
US20230215763A1 (en) Systems and methods for cleaning and treating a surface of a substrate
Strehle et al. Growth of the Initial Atomic Layers of Ta‐N Films During Atomic Layer Deposition on Silicon‐Based Substrates
US20200224312A1 (en) Deposition and texture control of pbtio3, pbzro3, and pbzrxti1-xo3
US8216639B2 (en) Methods for elimination or reduction of oxide and/or soot deposition in carbon containing layers
JP6569149B2 (ja) 強誘電体セラミックス、強誘電体メモリ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180619