[go: up one dir, main page]

JP2015173078A - Organic EL display device and organic EL display device manufacturing method - Google Patents

Organic EL display device and organic EL display device manufacturing method Download PDF

Info

Publication number
JP2015173078A
JP2015173078A JP2014049229A JP2014049229A JP2015173078A JP 2015173078 A JP2015173078 A JP 2015173078A JP 2014049229 A JP2014049229 A JP 2014049229A JP 2014049229 A JP2014049229 A JP 2014049229A JP 2015173078 A JP2015173078 A JP 2015173078A
Authority
JP
Japan
Prior art keywords
organic
terminal
insulating film
layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014049229A
Other languages
Japanese (ja)
Inventor
大原 宏樹
Hiroki Ohara
宏樹 大原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2014049229A priority Critical patent/JP2015173078A/en
Publication of JP2015173078A publication Critical patent/JP2015173078A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an organic EL display device in which a sealing layer formed on a terminal area can be easily removed, and a method for manufacturing the organic EL display device.SOLUTION: An organic EL display device includes sealing layers (P1-P3) for protecting an organic EL element and a terminal area TE formed at an end part of a substrate SB. The sealing layers (P1-P3) are configured of a plurality of layers of insulation films including an inorganic insulation film and an organic insulation film. The terminal area TE includes: a plurality of terminal wirings WL; a plurality of insulation film laminates IB extending between the plurality of terminal wirings WL adjacent each other and formed of the plurality of layers of insulation films; and a recessed part CC formed between each of the plurality of terminal wirings WL and each of the plurality of insulation film laminates IB. Side walls of the recessed part CC are formed of a side face of the terminal wiring WL and a side face of the insulation film laminate IB. A resin layer PL is filled in contact with the side face of the terminal wiring WL and the side face of the insulation film laminate IB.

Description

本発明は、有機EL表示装置と有機EL表示装置の製造方法に関する。   The present invention relates to an organic EL display device and a method for manufacturing the organic EL display device.

有機エレクトロルミネッセンス表示装置(Organic Electro-Luminescence display、以下、有機EL表示装置)では、薄膜トランジスタが形成された基板上の複数画素のそれぞれに有機EL素子が形成されて、各有機EL素子は封止膜によって保護される。   In an organic electro-luminescence display device (Organic Electro-Luminescence display, hereinafter referred to as an organic EL display device), an organic EL element is formed in each of a plurality of pixels on a substrate on which a thin film transistor is formed. Protected by.

また、有機EL表示装置の端部には、画像を表示するための信号等の入力に用いられる端子領域が形成される。   A terminal region used for inputting a signal for displaying an image is formed at the end of the organic EL display device.

特開2005−528250号公報JP 2005-528250 A 特開2007−73353号公報JP 2007-73353 A 特開2011−48027号公報JP 2011-48027 A

ここで、図6Aおよび図6Bは、有機EL表示装置の端子領域の製造工程を説明するための図であり、フレキシブルプリント基板(Flexible Printed Circuit:FPC)を接続していない状態の端子領域の一部断面図を示すものとなっている。図6で示される有機EL表示装置の端子領域では、複数の端子配線WLが並列に配置されて、各端子配線WLの間に複数層の絶縁膜によって構成される絶縁膜積層体IBが配置されている。   Here, FIG. 6A and FIG. 6B are diagrams for explaining a manufacturing process of the terminal region of the organic EL display device, and one of the terminal regions in a state where a flexible printed circuit (FPC) is not connected. A partial sectional view is shown. In the terminal region of the organic EL display device shown in FIG. 6, a plurality of terminal wirings WL are arranged in parallel, and an insulating film stack IB composed of a plurality of insulating films is arranged between the terminal wirings WL. ing.

また図6で示される有機EL表示装置の場合には、絶縁膜積層体IBが薄膜トランジスタを形成する際に積層される層間絶縁膜によって構成され、絶縁膜積層体IBを構成する絶縁層IS1、IS3は、酸化シリコン(SiOx)となっており、絶縁層IS2は、窒化シリコン(SiNx)となっている。そして、各絶縁膜積層体IBと各端子配線WLの間には、下側(基板SB側)に窪んで形成される凹部CCが形成される。   In the case of the organic EL display device shown in FIG. 6, the insulating film stack IB is constituted by an interlayer insulating film stacked when forming the thin film transistor, and the insulating layers IS1 and IS3 constituting the insulating film stack IB. Is silicon oxide (SiOx), and the insulating layer IS2 is silicon nitride (SiNx). And between each insulating film laminated body IB and each terminal wiring WL, the recessed part CC formed in a dimple on the lower side (board | substrate SB side) is formed.

ここで有機EL表示装置の製造工程では、有機EL素子を水分等から保護する封止層P2が基板SBの全面に形成される場合がある。図6Aは、端子領域で封止層が形成されていない状態を示す図であり、図6Bは、図6Aの状態から封止層が積層された状態を示す図となっている。図6Bにおける封止層では、無機絶縁膜となる第1封止層P1および第3封止層P3の間に有機絶縁膜となる第2封止層P2が積層されて、第2封止層P2が凹部CCにおいて局所的に形成される。   Here, in the manufacturing process of the organic EL display device, a sealing layer P2 for protecting the organic EL element from moisture or the like may be formed on the entire surface of the substrate SB. 6A is a diagram illustrating a state where a sealing layer is not formed in the terminal region, and FIG. 6B is a diagram illustrating a state where the sealing layer is stacked from the state of FIG. 6A. In the sealing layer in FIG. 6B, a second sealing layer P2 that is an organic insulating film is laminated between a first sealing layer P1 that is an inorganic insulating film and a third sealing layer P3. P2 is locally formed in the recess CC.

図6Bのように、有機絶縁膜が凹部CCに局所的に形成される場合には、端子領域から封止層を取り除く製造上の処理負担が大きくなる。具体的には、無機絶縁膜と有機絶縁膜を別々に取り除く場合には、厚く形成された有機絶縁膜(第2封止層P2)のエッチングに過大な時間がかかり、無機絶縁膜と有機絶縁膜の双方を同時に取り除くエッチングガスを適用する場合には、その成分の比率や選択や制御が難しいものとなる。   When the organic insulating film is locally formed in the concave portion CC as shown in FIG. 6B, the manufacturing processing load for removing the sealing layer from the terminal region is increased. Specifically, when the inorganic insulating film and the organic insulating film are removed separately, it takes an excessive amount of time to etch the thick organic insulating film (second sealing layer P2). When an etching gas that removes both of the films at the same time is applied, the ratio, selection, and control of the components become difficult.

本発明は、上記のような課題に鑑みて、端子領域上に形成された封止層を容易に取り除くことができる有機EL表示装置および、その有機EL表示装置の製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to provide an organic EL display device capable of easily removing a sealing layer formed on a terminal region, and a method for manufacturing the organic EL display device. And

本発明にかかる有機EL表示装置は、上記課題に鑑みて、基板上に形成される薄膜トランジスタと、前記薄膜トランジスタに接続される有機発光層を備えた複数の有機EL素子と、前記複数の有機EL素子を保護する封止層と、前記基板の端部となる位置に形成される端子領域と、を備えた有機EL表示装置であって、前記封止層は、無機絶縁膜と有機絶縁膜を含む複数層の絶縁膜によって構成され、前記端子領域は、複数の端子配線と、前記複数の端子配線のそれぞれの間に延在して、複数層の絶縁膜によって形成される複数の絶縁膜積層体と、前記複数の端子配線と前記複数の絶縁膜積層体のそれぞれの間に形成される凹部と、を有し、前記凹部の側壁は、前記端子配線の側面と前記絶縁膜積層体の側面によって形成されて、前記凹部には、前記端子配線の側面と前記絶縁膜積層体の側面に接触して樹脂層が充填される、ことを特徴とする。   In view of the above problems, an organic EL display device according to the present invention includes a plurality of organic EL elements including a thin film transistor formed on a substrate, an organic light emitting layer connected to the thin film transistor, and the plurality of organic EL elements. An organic EL display device comprising a sealing layer that protects the substrate and a terminal region that is formed at an end portion of the substrate, wherein the sealing layer includes an inorganic insulating film and an organic insulating film A plurality of insulating film laminates configured by a plurality of insulating films, wherein the terminal region extends between each of the plurality of terminal wirings and the plurality of terminal wirings. And a recess formed between each of the plurality of terminal wirings and the plurality of insulating film stacks, and a side wall of the recess is formed by a side surface of the terminal wiring and a side surface of the insulating film stack. Formed in the recess The contact with the side surface of the terminal wiring side surface of the insulating film laminate resin layer is filled, characterized in that.

また、本発明にかかる有機EL表示装置は、上記課題に鑑みて、基板上に形成される薄膜トランジスタと、前記薄膜トランジスタに接続される有機発光層を備えた複数の有機EL素子と、前記複数の有機EL素子を保護する封止層と、前記基板の端部となる位置に形成される端子領域と、を備えた有機EL表示装置であって、前記封止層は、無機絶縁膜と有機絶縁膜を含む複数層の絶縁膜によって構成され、前記端子領域は、複数の端子配線と、前記複数の端子配線のそれぞれの間に延在して、複数の絶縁膜によって形成される複数の絶縁膜積層体と、前記複数の端子配線と前記複数の絶縁膜積層体のそれぞれの間に形成される凹部と、を有し、前記凹部は、当該凹部の側壁から底部にかけて延在するように形成される金属薄膜層をさらに有し、前記凹部の側壁は、前記端子配線の側面と前記絶縁膜積層体の側面によって形成されて、前記金属薄膜層は、前記端子配線の側面と前記絶縁膜積層体の側面に接して形成され、前記凹部では、前記金属薄膜層の内側に接触して樹脂層が充填される、ことを特徴とする。   In view of the above problems, an organic EL display device according to the present invention includes a thin film transistor formed on a substrate, a plurality of organic EL elements including an organic light emitting layer connected to the thin film transistor, and the plurality of organic EL devices. An organic EL display device comprising: a sealing layer that protects an EL element; and a terminal region that is formed at a position that is an end of the substrate, wherein the sealing layer includes an inorganic insulating film and an organic insulating film And the terminal region extends between each of the plurality of terminal wires and the plurality of terminal wires, and is formed of a plurality of insulating films. And a recess formed between each of the plurality of terminal wirings and the plurality of insulating film laminates, and the recess is formed to extend from the side wall to the bottom of the recess. Also has a metal thin film layer The side wall of the recess is formed by the side surface of the terminal wiring and the side surface of the insulating film stack, and the metal thin film layer is formed in contact with the side surface of the terminal wiring and the side surface of the insulating film stack, The recess is filled with a resin layer in contact with the inside of the metal thin film layer.

また、本発明に係る有機EL表示装置の一態様では、前記凹部に充填される樹脂層は、前記複数の有機EL素子を分離するために形成される絶縁膜と同一の材料で構成される、ことを特徴としてもよい。   Further, in one aspect of the organic EL display device according to the present invention, the resin layer filled in the recess is made of the same material as the insulating film formed to separate the plurality of organic EL elements. This may be a feature.

また、本発明に係る有機EL表示装置の一態様では、前記凹部に充填される前記樹脂層は、前記薄膜トランジスタによって形成される起伏を平坦化するための絶縁膜と同一の材料で構成される、ことを特徴としてもよい。   Moreover, in one aspect of the organic EL display device according to the present invention, the resin layer filled in the recess is made of the same material as the insulating film for flattening the undulations formed by the thin film transistor. This may be a feature.

また、本発明に係る有機EL表示装置の一態様では、前記金属薄膜層は、前記有機EL素子における陽極を構成する電極層と同一の材料によって構成される、ことを特徴としてもよい。   Moreover, in one aspect of the organic EL display device according to the present invention, the metal thin film layer may be made of the same material as the electrode layer constituting the anode in the organic EL element.

また、本発明に係る有機EL表示装置の一態様では、前記複数層の絶縁膜は、前記複数の薄膜トランジスタが形成される領域にて積層される層間絶縁膜によって構成される、ことを特徴としてもよい。   Further, in one aspect of the organic EL display device according to the present invention, the plurality of layers of insulating films may be configured by interlayer insulating films stacked in a region where the plurality of thin film transistors are formed. Good.

また、本発明に係る有機EL表示装置の一態様では、前記絶縁膜積層体における複数層の絶縁膜のうちのいずれかの絶縁膜は、前記封止層における無機絶縁膜と同一の材料で構成される、ことを特徴としてもよい。   In one aspect of the organic EL display device according to the present invention, any one of the plurality of insulating films in the insulating film stack is formed of the same material as the inorganic insulating film in the sealing layer. It may be characterized by that.

また、本発明にかかる有機EL表示装置の製造方法は、上記課題に鑑みて、薄膜トランジスタに接続される有機発光層を備えた複数の有機EL素子と、複数の端子電極と、前記複数の端子配線のそれぞれの間に介在する複数の絶縁膜積層体とを備えた端子領域と、を有する有機EL表示装置の製造方法であって、前記薄膜トランジスタを形成するために成膜された複数層の絶縁膜を加工して、絶縁膜積層体を複数箇所に形成する絶縁膜積層体形成工程と、前記薄膜トランジスタにおけるソース電極およびドレイン電極と共に、端子電極を複数箇所に形成する端子電極形成工程と、前記絶縁膜積層体と前記端子電極の間に形成される凹部において、前記絶縁膜積層体の側面と前記端子電極の側面と接するように樹脂層を充填する樹脂層充填工程と、前記有機EL素子を保護する封止層を、前記凹部において前記樹脂層が充填された前記端子領域と前記複数の有機EL素子とを覆うように積層する封止層積層工程と、前記端子領域を覆う前記封止層をエッチングして、前記端子電極を露出させるエッチング工程と、を有することを特徴とする。   In addition, in view of the above problems, a method for manufacturing an organic EL display device according to the present invention includes a plurality of organic EL elements including an organic light emitting layer connected to a thin film transistor, a plurality of terminal electrodes, and the plurality of terminal wirings. And a plurality of insulating films formed to form the thin film transistor, comprising: a terminal region including a plurality of insulating film laminates interposed between the plurality of insulating film laminates; An insulating film laminate forming step of forming an insulating film laminate at a plurality of locations, a terminal electrode forming step of forming terminal electrodes at a plurality of locations together with a source electrode and a drain electrode in the thin film transistor, and the insulating film Resin layer filling step of filling the resin layer in contact with the side surface of the insulating film laminate and the side surface of the terminal electrode in the recess formed between the laminate and the terminal electrode A sealing layer laminating step of laminating a sealing layer for protecting the organic EL element so as to cover the terminal area filled with the resin layer in the recess and the plurality of organic EL elements, and the terminal area Etching the sealing layer covering the substrate to expose the terminal electrode.

また、本発明にかかる有機EL表示装置の製造方法は、上記課題に鑑みて、薄膜トランジスタに接続される有機発光層を備えた複数の有機EL素子と、複数の端子電極と、前記複数の端子配線のそれぞれの間に介在する複数の絶縁膜積層体とを備えた端子領域と、を有する有機EL表示装置の製造方法であって、前記薄膜トランジスタを形成するために成膜された複数層の絶縁層を加工して、絶縁膜積層体を複数箇所に形成する絶縁膜積層体形成工程と、前記薄膜トランジスタにおけるソース電極およびドレイン電極と共に、端子電極を複数箇所に形成する端子電極形成工程と、前記有機EL素子におけるアノード電極を形成すると共に、前記絶縁膜積層体と前記端子電極の間に形成される凹部の側壁から底部にかけて延在する金属薄膜層を形成する金属薄膜層形成工程と、前記凹部に形成された前記金属薄膜層の内側に接触して、前記凹部に樹脂層を充填する樹脂層充填工程と、前記有機EL素子を保護する封止層を、前記凹部に前記樹脂層が充填された前記端子領域と前記複数の有機EL素子とを覆うように積層する封止層積層工程と、前記端子領域を覆う前記封止層をエッチングするエッチング工程と、を有し、前記金属薄膜形成工程では、前記端子電極の上面および側面と、前記絶縁膜積層体の側面と接するようにして前記金属薄膜層が形成され、前記エッチング工程では、前記端子電極の上面に形成された前記金属薄膜層が露出されるように前記封止層がエッチングされる、ことを特徴とする。   In addition, in view of the above problems, a method for manufacturing an organic EL display device according to the present invention includes a plurality of organic EL elements including an organic light emitting layer connected to a thin film transistor, a plurality of terminal electrodes, and the plurality of terminal wirings. And a plurality of insulating layers formed between the plurality of insulating layers formed to form the thin film transistor. An insulating film laminate forming step for forming an insulating film laminate at a plurality of locations, a terminal electrode forming step for forming terminal electrodes at a plurality of locations together with a source electrode and a drain electrode in the thin film transistor, and the organic EL An anode electrode in the device is formed, and a metal thin film layer extending from the side wall to the bottom of the recess formed between the insulating film laminate and the terminal electrode is formed. A metal thin film layer forming step to be formed; a resin layer filling step of filling the concave portion with a resin layer in contact with the inside of the metal thin film layer formed in the concave portion; and a sealing layer for protecting the organic EL element Sealing layer laminating step for covering the terminal region in which the concave portion is filled with the resin layer and the plurality of organic EL elements, and an etching step for etching the sealing layer covering the terminal region In the metal thin film forming step, the metal thin film layer is formed so as to be in contact with the upper surface and the side surface of the terminal electrode and the side surface of the insulating film laminate, and in the etching step, the terminal electrode The sealing layer is etched so that the metal thin film layer formed on the upper surface of the metal is exposed.

本発明によれば、端子領域上に形成された封止層を容易に取り除くことができる有機EL表示装置および、その有機EL表示装置の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the organic EL display apparatus which can remove easily the sealing layer formed on the terminal area | region, and the manufacturing method of the organic EL display apparatus can be provided.

本発明の第1の実施形態にかかる有機EL表示装置の全体概略図である。1 is an overall schematic diagram of an organic EL display device according to a first embodiment of the present invention. 第1の実施形態における有機EL素子を模式的に示す断面図である。It is sectional drawing which shows typically the organic EL element in 1st Embodiment. 第1の実施形態における有機EL表示装置の端子領域の製造工程の様子を示す断面図である。It is sectional drawing which shows the mode of the manufacturing process of the terminal area | region of the organic electroluminescence display in 1st Embodiment. 第1の実施形態における有機EL表示装置の端子領域の製造工程の様子を示す断面図である。It is sectional drawing which shows the mode of the manufacturing process of the terminal area | region of the organic electroluminescence display in 1st Embodiment. 第1の実施形態における有機EL表示装置の端子領域の製造工程の様子を示す断面図である。It is sectional drawing which shows the mode of the manufacturing process of the terminal area | region of the organic electroluminescence display in 1st Embodiment. 第1の実施形態における有機EL表示装置の端子領域の製造工程の様子を示す断面図である。It is sectional drawing which shows the mode of the manufacturing process of the terminal area | region of the organic electroluminescence display in 1st Embodiment. 第1の実施形態における有機EL表示装置の端子領域の様子を示す断面図である。It is sectional drawing which shows the mode of the terminal area | region of the organic electroluminescence display in 1st Embodiment. 第1の実施形態における有機EL表示装置の端子領域の製造工程を示すフローチャートである。It is a flowchart which shows the manufacturing process of the terminal area | region of the organic electroluminescent display apparatus in 1st Embodiment. 第2の実施形態における有機EL表示装置の端子領域の様子を示す断面図である。It is sectional drawing which shows the mode of the terminal area | region of the organic electroluminescence display in 2nd Embodiment. 有機EL表示装置の端子領域の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the terminal area | region of an organic electroluminescence display. 有機EL表示装置の端子領域の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the terminal area | region of an organic electroluminescence display.

以下、本発明の各実施形態に係る有機EL表示装置について、図面を参照しながら説明する。   Hereinafter, organic EL display devices according to embodiments of the present invention will be described with reference to the drawings.

[第1の実施形態]
図1は、本発明の第1の実施形態にかかる有機EL表示装置1の全体を概略的に示す図である。本実施形態の有機EL表示装置1は、複数の薄膜トランジスタがマトリクス状に配列されて構成される薄膜トランジスタ基板SBと、薄膜トランジスタ基板SBに貼り合わされるカラーフィルタが形成された封止基板PUとを含んで構成されて、封止基板PU側に映像を表示するトップエミッション型となっている。
[First Embodiment]
FIG. 1 is a diagram schematically showing an entire organic EL display device 1 according to the first embodiment of the present invention. The organic EL display device 1 of the present embodiment includes a thin film transistor substrate SB configured by arranging a plurality of thin film transistors in a matrix, and a sealing substrate PU on which a color filter bonded to the thin film transistor substrate SB is formed. This is a top emission type that displays an image on the sealing substrate PU side.

また、有機EL表示装置1の表示領域DPには、表示制御の対象となる複数の画素が配列され、薄膜トランジスタ基板SBの縁部には、フレキシブルプリント基板に接続をして外部からの信号を入力するための端子領域TEが配置される。端子領域TEでは、互いに平行となるように複数の端子配線が配置される。   The display area DP of the organic EL display device 1 includes a plurality of pixels to be subjected to display control. The edge of the thin film transistor substrate SB is connected to a flexible printed circuit board and receives an external signal. A terminal area TE is arranged for the purpose. In the terminal region TE, a plurality of terminal wirings are arranged so as to be parallel to each other.

薄膜トランジスタ基板SBには、多数の走査信号線が互いに等間隔を置いて敷設されるとともに、多数の映像信号線が互いに等間隔をおいて走査信号線に対して垂直となる方向に敷設される。これら走査信号線と映像信号線とによって区画される各画素領域には、MIS(Metal-Insulator-Semiconductor)構造のスイッチングに用いる薄膜トランジスタと、アノード電極(陽極)と、有機発光層(有機EL層)と、カソード電極(陰極)が配置される。また、アノード電極は各画素に分離して形成されて、薄膜トランジスタを介して供給される映像信号線からの信号により、アノード電極およびカソード電極間に電位差を生じさせて有機発光層の発光を制御する。   On the thin film transistor substrate SB, a large number of scanning signal lines are laid out at regular intervals, and a large number of video signal lines are laid out at regular intervals in a direction perpendicular to the scanning signal lines. In each pixel region partitioned by these scanning signal lines and video signal lines, a thin film transistor used for switching of a MIS (Metal-Insulator-Semiconductor) structure, an anode electrode (anode), and an organic light emitting layer (organic EL layer) And a cathode electrode (cathode) is disposed. The anode electrode is formed separately for each pixel, and controls the light emission of the organic light emitting layer by generating a potential difference between the anode electrode and the cathode electrode by a signal from the video signal line supplied through the thin film transistor. .

次に、図2は有機EL表示装置1における各有機EL素子の様子を模式的に示す断面図である。同図で示されるように、基板SB上には薄膜トランジスタT1が形成されて、薄膜トランジスタT1を形成する際には複数の絶縁層IS1〜IS3が形成される。そして、薄膜トランジスタT1よりも上側には、段差をなくして平坦にするべく平坦化層PL1、PL2が形成され、平坦化層PL2上には反射電極RF、アノード電極An、バンク層BNK、有機発光層OL、カソード電極Caが形成される。また、薄膜トランジスタ基板SBに対向して封止基板PUが配置されて、また、薄膜トランジスタ基板SBと封止基板PUの間には封止層P1〜P3が積層される。   Next, FIG. 2 is a cross-sectional view schematically showing the state of each organic EL element in the organic EL display device 1. As shown in the figure, a thin film transistor T1 is formed on the substrate SB, and a plurality of insulating layers IS1 to IS3 are formed when the thin film transistor T1 is formed. Further, flattening layers PL1 and PL2 are formed above the thin film transistor T1 so as to be flat without a step, and the reflective electrode RF, the anode electrode An, the bank layer BNK, and the organic light emitting layer are formed on the flattening layer PL2. OL and cathode electrode Ca are formed. Further, the sealing substrate PU is disposed to face the thin film transistor substrate SB, and sealing layers P1 to P3 are stacked between the thin film transistor substrate SB and the sealing substrate PU.

アノード電極Anおよびカソード電極Caは、酸化インジウム錫(ITO:Indium Tin Oxide)もしくは酸化インジウム・酸化亜鉛(IZO(商標):Indium Zinc Oxide)等の透明な導電膜で形成され、反射電極RFは、銀やアルミニウム等の反射率の高い金属によって形成される。また、アノード電極Anおよび反射電極RFは、有機発光層OLの下側に画素毎に形成され、カソード電極Caは、表示領域DP内の各有機EL素子に共通となる一層で有機発光層OLの上側に形成される。   The anode electrode An and the cathode electrode Ca are formed of a transparent conductive film such as indium tin oxide (ITO) or indium zinc oxide (IZO (trademark): Indium Zinc Oxide). It is formed of a highly reflective metal such as silver or aluminum. The anode electrode An and the reflection electrode RF are formed for each pixel below the organic light emitting layer OL, and the cathode electrode Ca is a layer common to each organic EL element in the display region DP. It is formed on the upper side.

有機発光層OLは、下側からホール輸送層、発光層、電子輸送層が積層されることによって構成されている。また有機発光層OLとしては、これらのうちの複数層が機能的に複合されて2層又は単層で積層されても良いし、さらにホール注入層や電子注入層等の他の機能を有した層が積層されて構成されても良い。有機発光層OLでは、下部電極Anから注入されたホールと、上部電極Caから注入された電子とが再結合することにより発光するようになっており、両電極間に生じた電位差により発光層の発光が制御される。   The organic light emitting layer OL is configured by laminating a hole transport layer, a light emitting layer, and an electron transport layer from below. Further, as the organic light emitting layer OL, a plurality of these layers may be functionally combined to be laminated in two layers or a single layer, and further have other functions such as a hole injection layer and an electron injection layer. Layers may be stacked. In the organic light emitting layer OL, light is emitted by recombination of holes injected from the lower electrode An and electrons injected from the upper electrode Ca, and the potential difference between the two electrodes causes the light emitting layer to emit light. Light emission is controlled.

バンク層BNKは、基板SB状に形成されたアノード電極Anや反射電極RFのそれぞれの間を隔てるように形成される絶縁層であり、表示領域DP内の各画素領域や有機EL素子に対応して枠状に形成される画素分離膜となっている。本実施形態におけるバンク層BNKは有機絶縁膜によって構成されて、バンク層BNKによって隔てられた各有機発光層OLは、個別に薄膜トランジスタT1に接続されて独立に発光が制御される。   The bank layer BNK is an insulating layer formed so as to separate each of the anode electrode An and the reflection electrode RF formed in the substrate SB shape, and corresponds to each pixel region and the organic EL element in the display region DP. Thus, the pixel separation film is formed in a frame shape. In the present embodiment, the bank layer BNK is composed of an organic insulating film, and each organic light emitting layer OL separated by the bank layer BNK is individually connected to the thin film transistor T1 and light emission is controlled independently.

次に、絶縁層IS1〜IS3は、薄膜トランジスタT1を形成する際に形成される層間絶縁層となっており、ソース電極やドレイン電極に対応する多層配線を構成するための絶縁層となっている。図2で示されるように、本実施形態の絶縁層IS1〜IS2は、ゲート電極および半導体層の間に積層される絶縁層となっており、絶縁層IS3は、ゲート電極と、当該ゲート電極よりもさらに上層にて引き回しされるソース配線やドレイン配線とを隔てるための絶縁層となっている。   Next, the insulating layers IS1 to IS3 are interlayer insulating layers formed when the thin film transistor T1 is formed, and are insulating layers for forming a multilayer wiring corresponding to the source electrode and the drain electrode. As shown in FIG. 2, the insulating layers IS <b> 1 to IS <b> 2 of the present embodiment are insulating layers stacked between the gate electrode and the semiconductor layer, and the insulating layer IS <b> 3 includes the gate electrode and the gate electrode. In addition, it is an insulating layer for separating the source wiring and drain wiring drawn in the upper layer.

また、後述するように、本実施形態の絶縁層IS1、IS3は、酸化シリコン(SiOx)で構成され、絶縁層IS2は、窒化シリコン(SiNx)で構成されるが、このような内容に限定されず他の材料によって構成されてもよい。また、薄膜トランジスタT1を形成する際の層間絶縁層としては、例えば、窒化シリコンによる絶縁層IS2と二酸化シリコンによる絶縁層IS3によって構成されて、後述の絶縁膜積層体IBがこれらの2層のみによって構成されてもよい。   Further, as will be described later, the insulating layers IS1 and IS3 of this embodiment are made of silicon oxide (SiOx), and the insulating layer IS2 is made of silicon nitride (SiNx). It may be made of other materials. In addition, as an interlayer insulating layer when forming the thin film transistor T1, for example, an insulating layer IS2 made of silicon nitride and an insulating layer IS3 made of silicon dioxide are formed, and an insulating film laminate IB described later is formed by only these two layers. May be.

次に、平坦化層PL1、PL2は、薄膜トランジスタT1による段差を平坦化して有機EL素子を形成するための下地を形成するものとなっており、アクリルまたはポリイミド等の有機絶縁膜によって構成される。また、図2において示されるようにこれらの平坦化層には、アノード電極Anと薄膜トランジスタT1とを接続するためのコンタクトホールが加工される。また、本実施形態では、平坦化層が2層となっているが1層にて構成されてもよいし、3層以上によって構成されてもよい。   Next, the planarization layers PL1 and PL2 form a base for planarizing the level difference due to the thin film transistor T1 to form an organic EL element, and are composed of an organic insulating film such as acrylic or polyimide. Further, as shown in FIG. 2, contact holes for connecting the anode electrode An and the thin film transistor T1 are processed in these planarization layers. In the present embodiment, the planarization layer is two layers, but may be composed of one layer, or may be composed of three or more layers.

封止層は、カソード電極Caを上側から覆って有機EL素子を封止する絶縁層となっており、有機絶縁膜と無機絶縁膜とを含む複数層の絶縁膜によって構成される。本実施形態における封止層は、第1封止層P1および第3封止層P3が無機絶縁膜となっており、第2封止層P2が有機絶縁膜となっているが、封止層としては、有機絶縁膜と無機絶縁膜とを含む2層以上の絶縁層で構成されていればよい。   The sealing layer is an insulating layer that covers the cathode electrode Ca from above and seals the organic EL element, and is composed of a plurality of insulating films including an organic insulating film and an inorganic insulating film. In the sealing layer in the present embodiment, the first sealing layer P1 and the third sealing layer P3 are inorganic insulating films, and the second sealing layer P2 is an organic insulating film. As long as it is composed of two or more insulating layers including an organic insulating film and an inorganic insulating film.

ここで特に、本実施形態の有機EL表示装置における端子領域TEの様子について説明をする。   Here, the state of the terminal region TE in the organic EL display device of the present embodiment will be particularly described.

図3は、本実施形態の端子領域TEの形成プロセスにおける各段階を説明するための図となっているが、以下においては、まず、端子領域TEの形成プロセスの終了後の構造に対応する図3Eを用いて、端子領域TEと凹部CCの構成について具体的に説明をする。   FIG. 3 is a diagram for explaining each stage in the process of forming the terminal region TE of the present embodiment. In the following, a diagram corresponding to the structure after the end of the process of forming the terminal region TE is shown. The configuration of the terminal region TE and the recess CC will be specifically described using 3E.

本実施形態の端子領域TEは、図3Eで示されるように、複数の端子電極WLのそれぞれの間にて絶縁膜積層体IBが配置されて、端子電極WLの上面が露出しつつ、絶縁膜積層体IBと端子電極WLの間に形成される凹部CCにて樹脂層PLが充填される。凹部CCの側壁は、絶縁膜積層体IBの側面と端子電極WLの側面とによって構成されており、絶縁膜積層体IBの側面と端子電極WLの側面は、それぞれ所定の角度で傾斜したテーパー面になっている。また凹部CCの底部を構成する下地層としては、本実施形態のように端子電極WLの下地層を構成するポリシリコン層PSが延在することによって構成されてもよいし、端子電極WLから絶縁膜積層体IBまで延在する下地層によって構成されてもよく、凹部CCの下地層については本実施形態の態様に限定されない。   As shown in FIG. 3E, in the terminal region TE of the present embodiment, the insulating film stack IB is disposed between each of the plurality of terminal electrodes WL, and the upper surface of the terminal electrode WL is exposed, while the insulating film The resin layer PL is filled with a recess CC formed between the stacked body IB and the terminal electrode WL. The side wall of the recess CC is constituted by the side surface of the insulating film stack IB and the side surface of the terminal electrode WL, and the side surface of the insulating film stack IB and the side surface of the terminal electrode WL are each tapered surfaces inclined at a predetermined angle. It has become. Further, the underlayer constituting the bottom of the recess CC may be constituted by extending the polysilicon layer PS constituting the underlayer of the terminal electrode WL as in the present embodiment, or insulated from the terminal electrode WL. The underlayer extending to the film stack IB may be configured, and the underlayer of the recess CC is not limited to the aspect of this embodiment.

本実施形態では、封止層P1〜P3の形成前に有機絶縁膜を予め凹部CCに樹脂層PLを充填し、図6Bのように第2封止層P2が凹部CCに局所的に形成されて製造上の負荷が大きくなってしまうことを防止するようにしている。凹部CCにおける段差を樹脂層PLにて低減することで、封止層P1〜P3のエッチング工程の負荷が緩和される。   In this embodiment, the organic insulating film is filled with the resin layer PL in the recess CC in advance before the formation of the sealing layers P1 to P3, and the second sealing layer P2 is locally formed in the recess CC as shown in FIG. 6B. Thus, the manufacturing load is prevented from increasing. By reducing the step in the recess CC with the resin layer PL, the load of the etching process of the sealing layers P1 to P3 is reduced.

また別の観点から樹脂層PLについて説明をすると、図3Eで示されるように、凹部CCでは、絶縁膜積層体IBや端子電極WLの側面、および、下地層に樹脂層PLが接してこれに覆われるようになっている。このため、凹部CCの側壁等による段差が吸収されることとなり、凹部CCの側壁等による段差を反映しやすい第1封止層P1等の無機絶縁膜の付着が抑制されるようになっている。   Further, the resin layer PL will be described from another point of view. As shown in FIG. 3E, in the recess CC, the resin layer PL is in contact with the side surface of the insulating film laminate IB and the terminal electrode WL and the base layer. It is supposed to be covered. For this reason, the step due to the side wall of the recess CC is absorbed, and the adhesion of the inorganic insulating film such as the first sealing layer P1 that easily reflects the step due to the side wall of the recess CC is suppressed. .

図6Bのように、凹部CCの側壁や底部に第1封止層P1が付着するような場合には、凹部CCの段差が維持されて第2封止層P2(有機絶縁膜)が局所的に蓄積されやすくなることに加えて、さらに、第1封止層P1の材料と絶縁膜積層体IBにおけるいずれかの絶縁膜とが同一となる等の場合には、第1封止層P1のエッチング時に絶縁膜積層体IBにサイドエッチングを誘発させる可能性が生じる。このようなサイドエッチングは、端子領域TEの信頼性を劣化させるおそれがあって端子領域TEにおける製造工程上の課題となっていたが、本実施形態のように、封止層形成工程の前から凹部CCに樹脂層PLが充填された状態を維持することで、絶縁膜積層体IBにおける絶縁膜IS2やポリシリコン層PSのサイドエッチングを未然に防ぐようにしている。   As shown in FIG. 6B, when the first sealing layer P1 adheres to the side wall or bottom of the recess CC, the step of the recess CC is maintained and the second sealing layer P2 (organic insulating film) is localized. In addition, when the material of the first sealing layer P1 and any insulating film in the insulating film stack IB are the same, the first sealing layer P1 There is a possibility that side etching is induced in the insulating film stack IB during etching. Such side etching may deteriorate the reliability of the terminal region TE and has been a problem in the manufacturing process in the terminal region TE. However, as in the present embodiment, before the sealing layer forming step. By maintaining the state in which the concave portion CC is filled with the resin layer PL, side etching of the insulating film IS2 and the polysilicon layer PS in the insulating film stacked body IB is prevented in advance.

次に、図3A〜図3E、および、図4を用いて本実施形態の有機EL表示装置における端子領域TEの製造工程についての説明をする。図4は、端子領域TEの形成プロセスのフローチャートを示す図となっている。   Next, the manufacturing process of the terminal region TE in the organic EL display device according to the present embodiment will be described with reference to FIGS. 3A to 3E and FIG. FIG. 4 shows a flowchart of the process for forming the terminal region TE.

図3および図4で説明をする端子領域TEの製造工程は、表示領域DPの製造工程と同時に進行するものとなっている。具体的には、S401における絶縁膜積層体IBの形成工程は、薄膜トランジスタT1が形成される際に成膜される層間絶縁層(絶縁層IS1〜IS3)の形成工程に対応しており、S402における端子電極WLの形成工程は、ソース・ドレイン配線の形成工程に対応している。また、S403における樹脂層PLの充填工程は、薄膜トランジスタT1の段差を減らすための平坦化層PL1の形成工程に対応しており、S404における第1封止層P1〜第3封止層P3の成膜工程は、表示領域DPと端子領域TEとで共通する工程となっている。そして、S405における第1封止層P1〜第3封止層P3のエッチング工程は、表示領域DPの製造工程には存在しない工程となっている。   The manufacturing process of the terminal region TE described in FIGS. 3 and 4 proceeds simultaneously with the manufacturing process of the display region DP. Specifically, the step of forming the insulating film stack IB in S401 corresponds to the step of forming interlayer insulating layers (insulating layers IS1 to IS3) formed when the thin film transistor T1 is formed. The process of forming the terminal electrode WL corresponds to the process of forming the source / drain wiring. The filling process of the resin layer PL in S403 corresponds to the formation process of the planarization layer PL1 for reducing the level difference of the thin film transistor T1, and the formation of the first sealing layer P1 to the third sealing layer P3 in S404. The film process is a process common to the display region DP and the terminal region TE. The etching process of the first sealing layer P1 to the third sealing layer P3 in S405 is a process that does not exist in the manufacturing process of the display region DP.

このため本実施形態においては、絶縁膜積層体IBを構成する複数層の絶縁膜は、薄膜トランジスタT1における層間絶縁層と同一の材料・積層構造で構成されて、端子電極WLも、薄膜トランジスタT1に接続されるソース・ドレイン配線と同一の材料・積層構造によって構成されることとなる。   For this reason, in the present embodiment, the plurality of insulating films constituting the insulating film stacked body IB are formed of the same material and stacked structure as the interlayer insulating layer in the thin film transistor T1, and the terminal electrode WL is also connected to the thin film transistor T1. It is constituted by the same material and laminated structure as the source / drain wiring to be formed.

以下、端子領域TEの製造工程を順番に説明をする。   Hereinafter, the manufacturing process of the terminal region TE will be described in order.

まず、図3Aのように、フレキシブルプリント基板が接続される端子領域TEにおいて複数箇所に絶縁膜積層体IBが形成される(図4におけるS401)。この絶縁膜積層体IBは、S402で形成される端子配線WLの延在方向にほぼ平行となるように形成されるものとなっている。S401における絶縁膜積層体IBの形成工程では、まず、絶縁膜積層体IBを構成する複数層の絶縁層IS1〜IS3が順次積層されて、表示領域DPの薄膜トランジスタT1についての加工とともに、絶縁膜積層体IBの間に端子電極WLを形成するための領域を確保するエッチング加工が行なわれる。   First, as shown in FIG. 3A, insulating film laminates IB are formed at a plurality of locations in the terminal region TE to which the flexible printed board is connected (S401 in FIG. 4). This insulating film laminate IB is formed so as to be substantially parallel to the extending direction of the terminal wiring WL formed in S402. In the step of forming the insulating film stack IB in S401, first, a plurality of insulating layers IS1 to IS3 constituting the insulating film stack IB are sequentially stacked, and the processing of the thin film transistor T1 in the display region DP is performed together with the insulating film stacking. Etching is performed to secure a region for forming the terminal electrode WL between the bodies IB.

次に、図3Bで示されるように、各絶縁膜積層体IBの谷間となる位置に端子配線WLが形成される(図4におけるS402)。S402の端子電極WLの形成工程では、まず、端子電極WLを構成する各電極層W1〜W3が順次成膜されて、その後、端子電極WLの形状が加工される。本実施形態における端子電極WLは、電極層W1〜W3の3層によって構成されて、それぞれの材料はチタン(Ti)、アルミニウム(Al)、チタンとなっており、下側の電極層W1から順番にTi/Al/Tiと表記をするものとする。また、絶縁膜積層体IBの間に端子電極WLが形成されることで、絶縁膜積層体IBと端子電極WLの間に凹部CCが形成される。   Next, as shown in FIG. 3B, the terminal wiring WL is formed at a position that is a valley of each insulating film stack IB (S402 in FIG. 4). In the step of forming the terminal electrode WL in S402, first, the electrode layers W1 to W3 constituting the terminal electrode WL are sequentially formed, and then the shape of the terminal electrode WL is processed. The terminal electrode WL in the present embodiment is composed of three layers of electrode layers W1 to W3, and each material is titanium (Ti), aluminum (Al), and titanium, and the electrode layer W1 is arranged in order from the lower electrode layer W1. It shall be written as Ti / Al / Ti. In addition, since the terminal electrode WL is formed between the insulating film stack IB, a recess CC is formed between the insulating film stack IB and the terminal electrode WL.

そして特に、端子電極WLが形成された後、図3Cで示されるように、各凹部CCにおいてアクリル等の材料によって構成された樹脂層PLが充填される(図4におけるS403)。S403における樹脂層PLは、平坦化層PL1が成膜される際に充填されるものとなっているが、平坦化層PL2やバンク層BNKが成膜される際に充填される有機絶縁膜であってもよい。本実施形態におけるS403の工程では、樹脂層PLが凹部CCに充填されて端子電極WLの上面等に溢れないようにアニール等のプロセスをも考慮して塗布量が制御されたものとなっている。   In particular, after the terminal electrode WL is formed, as shown in FIG. 3C, the resin layer PL made of a material such as acrylic is filled in each concave portion CC (S403 in FIG. 4). The resin layer PL in S403 is filled when the planarizing layer PL1 is formed, but is an organic insulating film that is filled when the planarizing layer PL2 and the bank layer BNK are deposited. There may be. In the step of S403 in this embodiment, the coating amount is controlled in consideration of a process such as annealing so that the resin layer PL is not filled in the concave portion CC and overflows the upper surface of the terminal electrode WL. .

S403によって樹脂層PLが充填された後は、図3D及び図3Eで示されるように、端子領域TE上に第1封止層P1〜第3封止層P3が順番に成膜されて、さらにエッチングによって端子領域TE上の封止層P1〜P3が取り除かれる(図4におけるS404とS405)。図3Dと図6Bを比較してわかるように、凹部CCに樹脂層PLが予め充填されることで、凹部CCによる段差が低減されて有機絶縁膜によって構成された第2封止層P2の凝集形成が解消され、第1封止層P1〜第3封止層P3のエッチングをする工程の負荷が緩和されることとなる。   After the resin layer PL is filled in S403, as shown in FIGS. 3D and 3E, the first sealing layer P1 to the third sealing layer P3 are sequentially formed on the terminal region TE. The sealing layers P1 to P3 on the terminal region TE are removed by etching (S404 and S405 in FIG. 4). As can be seen by comparing FIG. 3D and FIG. 6B, the resin layer PL is pre-filled in the recess CC, so that the level difference due to the recess CC is reduced and the second sealing layer P <b> 2 formed of the organic insulating film is aggregated The formation is eliminated and the load of the step of etching the first sealing layer P1 to the third sealing layer P3 is alleviated.

なお本実施形態では、図3Dで示される第1封止層P1〜第3封止層P3の厚みとしては、窒化シリコンで構成された第1封止層P1を400nmとし、有機絶縁膜で構成された第2封止層P2を250nmとし、窒化シリコンで構成された第3封止層P3を400nmとしている(なお、凹部CCに樹脂層PLが充填されない図6Bの場合には、凹部CCに凝集した第2封止層P2の厚みが800nm程度となっている)。しかしながら、シリコンを含有した無機絶縁膜となる第1封止層P1、第3封止層P3としては200nm以上1000nm以下としてもよいし、有機絶縁膜によって構成される第2封止層P2としては100nm以上500nm以下としてもよい。また、第1封止層P1、第3封止層P3としては300nm以上500nm以下が好適であり、第2封止層P2としては100nm以上250nm以下が好適でもある。   In the present embodiment, the first sealing layer P1 to the third sealing layer P3 shown in FIG. 3D have a thickness of 400 nm for the first sealing layer P1 made of silicon nitride, and are made of an organic insulating film. The second sealing layer P2 formed is 250 nm, and the third sealing layer P3 made of silicon nitride is 400 nm (in the case of FIG. 6B in which the resin layer PL is not filled in the concave portion CC, the concave portion CC is formed. The thickness of the aggregated second sealing layer P2 is about 800 nm). However, the first sealing layer P1 and the third sealing layer P3, which are inorganic insulating films containing silicon, may be 200 nm or more and 1000 nm or less, and as the second sealing layer P2 configured by the organic insulating film, It is good also as 100 nm or more and 500 nm or less. Moreover, 300 nm or more and 500 nm or less are suitable as the 1st sealing layer P1 and the 3rd sealing layer P3, and 100 nm or more and 250 nm or less are suitable as the 2nd sealing layer P2.

なお本実施形態における絶縁膜積層体IBを構成する各絶縁膜としては、絶縁層IS1が50nm以上200nm以下、絶縁層IS2が300nm以上400nm以下、絶縁層IS3が300nm以上400nm以下となるようにするのが好適である。また、端子電極TEとしては、電極層W1〜W3の合計の厚みを600nm以上800nm以下とするのが好適であり、ポリシリコン層PSとしては50nm程度にしてもよい。また、本実施形態においては、絶縁膜積層体IBの上面が端子電極WLの上面よりも高い位置に形成されているが、これらの上面がほぼ面一になるように形成するのが好適である。   In addition, as each insulating film constituting the insulating film stack IB in this embodiment, the insulating layer IS1 is 50 nm to 200 nm, the insulating layer IS2 is 300 nm to 400 nm, and the insulating layer IS3 is 300 nm to 400 nm. Is preferred. In addition, as the terminal electrode TE, the total thickness of the electrode layers W1 to W3 is preferably set to 600 nm or more and 800 nm or less, and the polysilicon layer PS may be set to about 50 nm. In the present embodiment, the upper surface of the insulating film stack IB is formed at a position higher than the upper surface of the terminal electrode WL. However, it is preferable that these upper surfaces are substantially flush with each other. .

なお、本実施形態では、S403とS404の間にて、表示領域DPにおいて反射電極RFやアノード電極An、バンク層BNK、有機発光層OL、カソード電極Ca等が形成される工程が実行される。   In the present embodiment, a process of forming the reflective electrode RF, the anode electrode An, the bank layer BNK, the organic light emitting layer OL, the cathode electrode Ca, and the like in the display region DP is performed between S403 and S404.

なお本実施形態においては、絶縁膜積層体IBの谷間となる位置にポリシリコン層PSが形成されて、凹部CCの底部を構成するようになっている。ポリシリコン層PSは、薄膜トランジスタT1におけるチャネル層と同時に形成される層となっているが、端子配線WLの下地や凹部CCの底部において必ずしも形成されなくてもよい。   In the present embodiment, the polysilicon layer PS is formed at a position that is a valley of the insulating film stacked body IB, and constitutes the bottom of the recess CC. The polysilicon layer PS is a layer formed at the same time as the channel layer in the thin film transistor T1, but may not necessarily be formed on the base of the terminal wiring WL or the bottom of the recess CC.

なお、本実施形態においてはトップゲート型の有機EL表示装置となっているが、ボトムゲート型の有機EL表示装置であってもよい。   In this embodiment, the top gate type organic EL display device is used. However, a bottom gate type organic EL display device may be used.

[第2の実施形態]
次に、本発明の第2の実施形態の有機EL表示装置1における端子領域TEについて説明をする。
[Second Embodiment]
Next, the terminal area TE in the organic EL display device 1 according to the second embodiment of the present invention will be described.

図5は、第2の実施形態における端子領域TEの構造を示す図であり、第1の実施形態における図3Eに対応する断面図となっている。同図で示されるように、第2の実施形態における端子領域TEでは、アノード電極An等の有機EL素子を構成する電極層と同一の材料によって構成される金属薄膜層M1によって端子電極WLが覆われて、当該金属薄膜層M1が凹部CCの側壁から底部の表面上に形成されて、端子電極WLから絶縁膜積層体IBの側面および上面に至るように延伸している。また、第2の実施形態における樹脂層PLは、バンク層BNKと同一の材料によって構成されている。   FIG. 5 is a diagram illustrating the structure of the terminal region TE in the second embodiment, and is a cross-sectional view corresponding to FIG. 3E in the first embodiment. As shown in the figure, in the terminal region TE in the second embodiment, the terminal electrode WL is covered with the metal thin film layer M1 made of the same material as the electrode layer constituting the organic EL element such as the anode electrode An. Thus, the metal thin film layer M1 is formed on the bottom surface from the side wall of the recess CC, and extends from the terminal electrode WL to the side surface and the top surface of the insulating film stacked body IB. Further, the resin layer PL in the second embodiment is made of the same material as that of the bank layer BNK.

第2の実施形態の有機EL表示装置1は、このような点で第1の実施形態の有機EL表示装置と相違するものの、かかる点以外についてはほぼ同様になっており、ほぼ同様となる構成についての説明については説明を適宜省略する。   The organic EL display device 1 according to the second embodiment differs from the organic EL display device according to the first embodiment in this respect, but is substantially the same except for this point, and the configuration is almost the same. The description of is omitted as appropriate.

なお、金属薄膜層M1としては、アノード電極Anと同一の材料となるITOによって構成されて、50〜100nm程度の厚みとすればよい。また、金属薄膜層M1をITOとする場合、ITOと樹脂層PLが接していることで、樹脂層PLのアニールによって樹脂層PLから水素が拡散して金属薄膜層M1の導電性が向上することとなる。   The metal thin film layer M1 may be made of ITO, which is the same material as the anode electrode An, and may have a thickness of about 50 to 100 nm. Further, when the metal thin film layer M1 is made of ITO, the ITO is in contact with the resin layer PL, so that hydrogen diffuses from the resin layer PL due to the annealing of the resin layer PL and the conductivity of the metal thin film layer M1 is improved. It becomes.

なお、絶縁膜積層体IBの側面に形成された金属薄膜層M1においては膜切れが生じていることがある。このため図6Bのように、凹部CC内の絶縁膜積層体IBの側面に接して第1封止層P1(無機絶縁膜)が形成される場合には、第1封止層P1のエッチングの際に膜切れの発生箇所からのエッチングが進行して、絶縁膜積層体IBにサイドエッチングを誘発する可能性がある。   The metal thin film layer M1 formed on the side surface of the insulating film stack IB may be cut off. Therefore, as shown in FIG. 6B, when the first sealing layer P1 (inorganic insulating film) is formed in contact with the side surface of the insulating film stack IB in the recess CC, the etching of the first sealing layer P1 is performed. At this time, etching from the location where the film breakage proceeds may cause side etching in the insulating film stack IB.

なお、本発明は、絶縁膜積層体IB(層間絶縁層)や端子電極WL、封止層等としては、材料や厚み、層数に関して上記の実施形態には限定されないのはいうまでもない。   In addition, it cannot be overemphasized that this invention is not limited to said embodiment regarding material, thickness, and number of layers as insulating film laminated body IB (interlayer insulating layer), a terminal electrode WL, a sealing layer, etc.

本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成、又は同一の目的を達成することができる構成でおきかえることが出来る。   The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the configuration described in the embodiment can be replaced with a configuration that is substantially the same, a configuration that exhibits the same effects, or a configuration that can achieve the same purpose.

1 有機EL表示装置、SB 基板、DP 表示領域、PU 封止基板、P1〜P3 封止層、PL1〜PL2 平坦化層、PL 樹脂層、IS1〜IS3 絶縁層(層間絶縁層)、T1 薄膜トランジスタ、OL 有機発光層、BNK バンク層、An アノード電極、Ca カソード電極、RF 反射電極、TE 端子領域、WL 端子配線、W1〜W3 電極層、PS ポリシリコン層、M1 金属薄膜層。   1 organic EL display device, SB substrate, DP display region, PU sealing substrate, P1-P3 sealing layer, PL1-PL2 planarization layer, PL resin layer, IS1-IS3 insulating layer (interlayer insulating layer), T1 thin film transistor, OL organic light emitting layer, BNK bank layer, An anode electrode, Ca cathode electrode, RF reflection electrode, TE terminal region, WL terminal wiring, W1-W3 electrode layer, PS polysilicon layer, M1 metal thin film layer.

Claims (9)

基板上に形成される薄膜トランジスタと、
前記薄膜トランジスタに接続される有機発光層を備えた複数の有機EL素子と、
前記複数の有機EL素子を保護する封止層と、
前記基板の端部となる位置に形成される端子領域と、を備えた有機EL表示装置であって、
前記封止層は、無機絶縁膜と有機絶縁膜を含む複数層の絶縁膜によって構成され、
前記端子領域は、
複数の端子配線と、
前記複数の端子配線のそれぞれの間に延在して、複数層の絶縁膜によって形成される複数の絶縁膜積層体と、
前記複数の端子配線と前記複数の絶縁膜積層体のそれぞれの間に形成される凹部と、を有し、
前記凹部の側壁は、前記端子配線の側面と前記絶縁膜積層体の側面によって形成されて、
前記凹部には、前記端子配線の側面と前記絶縁膜積層体の側面に接触して樹脂層が充填される、
ことを特徴とする有機EL表示装置。
A thin film transistor formed on a substrate;
A plurality of organic EL elements each having an organic light emitting layer connected to the thin film transistor;
A sealing layer for protecting the plurality of organic EL elements;
A terminal region formed at a position to be an end of the substrate, and an organic EL display device comprising:
The sealing layer is composed of a plurality of insulating films including an inorganic insulating film and an organic insulating film,
The terminal area is
Multiple terminal wires;
A plurality of insulating film laminates extending between each of the plurality of terminal wirings and formed by a plurality of insulating films;
A recess formed between each of the plurality of terminal wires and the plurality of insulating film stacks;
The side wall of the recess is formed by a side surface of the terminal wiring and a side surface of the insulating film laminate,
The recess is filled with a resin layer in contact with the side surface of the terminal wiring and the side surface of the insulating film laminate,
An organic EL display device characterized by that.
基板上に形成される薄膜トランジスタと、
前記薄膜トランジスタに接続される有機発光層を備えた複数の有機EL素子と、
前記複数の有機EL素子を保護する封止層と、
前記基板の端部となる位置に形成される端子領域と、を備えた有機EL表示装置であって、
前記封止層は、無機絶縁膜と有機絶縁膜を含む複数層の絶縁膜によって構成され、
前記端子領域は、
複数の端子配線と、
前記複数の端子配線のそれぞれの間に延在して、複数の絶縁膜によって形成される複数の絶縁膜積層体と、
前記複数の端子配線と前記複数の絶縁膜積層体のそれぞれの間に形成される凹部と、を有し、
前記凹部は、当該凹部の側壁から底部にかけて延在するように形成される金属薄膜層をさらに有し、
前記凹部の側壁は、前記端子配線の側面と前記絶縁膜積層体の側面によって形成されて、前記金属薄膜層は、前記端子配線の側面と前記絶縁膜積層体の側面に接して形成され、
前記凹部では、前記金属薄膜層の内側に接触して樹脂層が充填される、
ことを特徴とする有機EL表示装置。
A thin film transistor formed on a substrate;
A plurality of organic EL elements each having an organic light emitting layer connected to the thin film transistor;
A sealing layer for protecting the plurality of organic EL elements;
A terminal region formed at a position to be an end of the substrate, and an organic EL display device comprising:
The sealing layer is composed of a plurality of insulating films including an inorganic insulating film and an organic insulating film,
The terminal area is
Multiple terminal wires;
A plurality of insulating film stacks extending between each of the plurality of terminal wirings and formed by a plurality of insulating films;
A recess formed between each of the plurality of terminal wires and the plurality of insulating film stacks;
The recess further includes a metal thin film layer formed so as to extend from the side wall to the bottom of the recess,
The side wall of the recess is formed by the side surface of the terminal wiring and the side surface of the insulating film stack, and the metal thin film layer is formed in contact with the side surface of the terminal wiring and the side surface of the insulating film stack,
In the recess, the resin layer is filled in contact with the inside of the metal thin film layer.
An organic EL display device characterized by that.
請求項1又は2のいずれかに記載された有機EL表示装置であって、
前記凹部に充填される前記樹脂層は、前記複数の有機EL素子を分離するために形成される絶縁膜と同一の材料で構成される、
ことを特徴とする有機EL表示装置。
An organic EL display device according to claim 1 or 2,
The resin layer filled in the recess is made of the same material as the insulating film formed to separate the plurality of organic EL elements.
An organic EL display device characterized by that.
請求項1に記載された有機EL表示装置であって、
前記凹部に充填される前記樹脂層は、前記薄膜トランジスタによって形成される起伏を平坦化するための絶縁膜と同一の材料で構成される、
ことを特徴とする有機EL表示装置。
An organic EL display device according to claim 1,
The resin layer filled in the recess is made of the same material as the insulating film for flattening the undulations formed by the thin film transistor.
An organic EL display device characterized by that.
請求項2に記載された有機EL表示装置であって、
前記金属薄膜層は、前記有機EL素子における陽極を構成する電極層と同一の材料によって構成される、
ことを特徴とする有機EL表示装置。
An organic EL display device according to claim 2,
The metal thin film layer is made of the same material as the electrode layer constituting the anode in the organic EL element.
An organic EL display device characterized by that.
請求項1又は2に記載された有機EL表示装置であって、
前記複数層の絶縁膜は、前記薄膜トランジスタが形成される領域にて積層される層間絶縁膜によって構成される、
ことを特徴とする有機EL表示装置。
An organic EL display device according to claim 1 or 2,
The plurality of insulating films are constituted by interlayer insulating films stacked in a region where the thin film transistor is formed.
An organic EL display device characterized by that.
請求項1又は2に記載された有機EL表示装置であって、
前記絶縁膜積層体における複数層の絶縁膜のうちのいずれかの絶縁膜は、前記封止層における無機絶縁膜と同一の材料で構成される、
ことを特徴とする有機EL表示装置。
An organic EL display device according to claim 1 or 2,
Any one of the plurality of insulating films in the insulating film stack is composed of the same material as the inorganic insulating film in the sealing layer.
An organic EL display device characterized by that.
薄膜トランジスタに接続される有機発光層を備えた複数の有機EL素子と、
複数の端子電極と、前記複数の端子配線のそれぞれの間に介在する複数の絶縁膜積層体とを備えた端子領域と、を有する有機EL表示装置の製造方法であって、
前記薄膜トランジスタを形成するために成膜された複数層の絶縁膜を加工して、絶縁膜積層体を複数箇所に形成する絶縁膜積層体形成工程と、
前記薄膜トランジスタにおけるソース電極およびドレイン電極と共に、端子電極を複数箇所に形成する端子電極形成工程と、
前記絶縁膜積層体と前記端子電極の間に形成される凹部において、前記絶縁膜積層体の側面と前記端子電極の側面と接するように樹脂層を充填する樹脂層充填工程と、
前記有機EL素子を保護する封止層を、前記凹部において前記樹脂層が充填された前記端子領域と前記複数の有機EL素子とを覆うように積層する封止層積層工程と、
前記端子領域を覆う前記封止層をエッチングして、前記端子電極を露出させるエッチング工程と、
を有することを特徴とする有機EL表示装置の製造方法。
A plurality of organic EL elements each having an organic light emitting layer connected to the thin film transistor;
A method for manufacturing an organic EL display device, comprising: a plurality of terminal electrodes; and a terminal region including a plurality of insulating film laminates interposed between the plurality of terminal wirings,
Insulating film stack forming step of processing a plurality of insulating films formed to form the thin film transistor to form an insulating film stack at a plurality of locations;
Together with the source electrode and drain electrode in the thin film transistor, a terminal electrode forming step of forming terminal electrodes at a plurality of locations;
A resin layer filling step of filling a resin layer so as to be in contact with a side surface of the insulating film laminate and a side surface of the terminal electrode in a recess formed between the insulating film laminate and the terminal electrode;
A sealing layer laminating step for laminating a sealing layer for protecting the organic EL element so as to cover the terminal region filled with the resin layer in the recess and the plurality of organic EL elements;
Etching the sealing layer covering the terminal region to expose the terminal electrode;
A method for producing an organic EL display device, comprising:
薄膜トランジスタに接続される有機発光層を備えた複数の有機EL素子と、
複数の端子電極と、前記複数の端子配線のそれぞれの間に介在する複数の絶縁膜積層体とを備えた端子領域と、を有する有機EL表示装置の製造方法であって、
前記薄膜トランジスタを形成するために成膜された複数層の絶縁層を加工して、絶縁膜積層体を複数箇所に形成する絶縁膜積層体形成工程と、
前記薄膜トランジスタにおけるソース電極およびドレイン電極と共に、端子電極を複数箇所に形成する端子電極形成工程と、
前記有機EL素子におけるアノード電極を形成すると共に、前記絶縁膜積層体と前記端子電極の間に形成される凹部の側壁から底部にかけて延在する金属薄膜層を形成する金属薄膜層形成工程と、
前記凹部に形成された前記金属薄膜層の内側に接触して、前記凹部に樹脂層を充填する樹脂層充填工程と、
前記有機EL素子を保護する封止層を、前記凹部に前記樹脂層が充填された前記端子領域と前記複数の有機EL素子とを覆うように積層する封止層積層工程と、
前記端子領域を覆う前記封止層をエッチングするエッチング工程と、を有し、
前記金属薄膜形成工程では、前記端子電極の上面および側面と、前記絶縁膜積層体の側面と接するようにして前記金属薄膜層が形成され、
前記エッチング工程では、前記端子電極の上面に形成された前記金属薄膜層が露出されるように前記封止層がエッチングされる、
ことを特徴とする有機EL表示装置の製造方法。
A plurality of organic EL elements each having an organic light emitting layer connected to the thin film transistor;
A method for manufacturing an organic EL display device, comprising: a plurality of terminal electrodes; and a terminal region including a plurality of insulating film laminates interposed between the plurality of terminal wirings,
Insulating film stack forming step of processing a plurality of insulating layers formed to form the thin film transistor to form an insulating film stack at a plurality of locations;
Together with the source electrode and drain electrode in the thin film transistor, a terminal electrode forming step of forming terminal electrodes at a plurality of locations;
A metal thin film layer forming step of forming an anode electrode in the organic EL element and forming a metal thin film layer extending from a sidewall to a bottom of a recess formed between the insulating film laminate and the terminal electrode;
A resin layer filling step of contacting the inside of the metal thin film layer formed in the recess and filling the recess with a resin layer;
A sealing layer laminating step for laminating a sealing layer for protecting the organic EL element so as to cover the terminal region in which the concave portion is filled with the resin layer and the plurality of organic EL elements;
Etching the sealing layer covering the terminal region, and
In the metal thin film forming step, the metal thin film layer is formed so as to be in contact with the upper surface and the side surface of the terminal electrode and the side surface of the insulating film laminate,
In the etching step, the sealing layer is etched so that the metal thin film layer formed on the upper surface of the terminal electrode is exposed.
An organic EL display device manufacturing method characterized by the above.
JP2014049229A 2014-03-12 2014-03-12 Organic EL display device and organic EL display device manufacturing method Pending JP2015173078A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014049229A JP2015173078A (en) 2014-03-12 2014-03-12 Organic EL display device and organic EL display device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014049229A JP2015173078A (en) 2014-03-12 2014-03-12 Organic EL display device and organic EL display device manufacturing method

Publications (1)

Publication Number Publication Date
JP2015173078A true JP2015173078A (en) 2015-10-01

Family

ID=54260281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014049229A Pending JP2015173078A (en) 2014-03-12 2014-03-12 Organic EL display device and organic EL display device manufacturing method

Country Status (1)

Country Link
JP (1) JP2015173078A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017117687A (en) * 2015-12-25 2017-06-29 京セラディスプレイ株式会社 Light-emitting device
JP6321310B1 (en) * 2017-06-13 2018-05-09 堺ディスプレイプロダクト株式会社 Organic EL device and manufacturing method thereof
JP2019003929A (en) * 2018-03-28 2019-01-10 堺ディスプレイプロダクト株式会社 System for forming thin film sealing structure
WO2019202738A1 (en) * 2018-04-20 2019-10-24 堺ディスプレイプロダクト株式会社 Organic el device and production method therefor
WO2019202739A1 (en) * 2018-04-20 2019-10-24 堺ディスプレイプロダクト株式会社 Organic el device and production method therefor
JP2019207883A (en) * 2019-07-30 2019-12-05 堺ディスプレイプロダクト株式会社 Manufacturing method of organic EL device
KR20200048685A (en) * 2018-10-30 2020-05-08 엘지디스플레이 주식회사 Organic light emitting display device
JP2020074312A (en) * 2018-04-20 2020-05-14 堺ディスプレイプロダクト株式会社 Organic EL device and manufacturing method thereof
US11107876B2 (en) 2018-04-26 2021-08-31 Sakai Display Products Corporation Organic electroluminescent device and method for producing same
CN113424656A (en) * 2019-01-09 2021-09-21 株式会社日本有机雷特显示器 Display panel and display device
US20210328170A1 (en) * 2014-11-28 2021-10-21 Pioneer Corporation Light-emitting device

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11864409B2 (en) * 2014-11-28 2024-01-02 Pioneer Corporation Light-emitting device
US20210328170A1 (en) * 2014-11-28 2021-10-21 Pioneer Corporation Light-emitting device
JP2017117687A (en) * 2015-12-25 2017-06-29 京セラディスプレイ株式会社 Light-emitting device
US10847748B2 (en) 2017-06-13 2020-11-24 Sakai Display Products Corporation Multilayer thin film encapsulation structure for an organic electroluminescent device
JP6321310B1 (en) * 2017-06-13 2018-05-09 堺ディスプレイプロダクト株式会社 Organic EL device and manufacturing method thereof
WO2018229876A1 (en) * 2017-06-13 2018-12-20 堺ディスプレイプロダクト株式会社 Organic el device and production method therefor
CN114899346A (en) * 2017-06-13 2022-08-12 堺显示器制品株式会社 Method for manufacturing organic EL device and thin film sealing structure forming apparatus
US10516136B2 (en) 2017-06-13 2019-12-24 Sakai Display Products Corporation Multilayer thin film encapsulation structure for a organic electroluminescent device
CN110731126A (en) * 2017-06-13 2020-01-24 堺显示器制品株式会社 Organic EL device and method for producing the same
JP2019003929A (en) * 2018-03-28 2019-01-10 堺ディスプレイプロダクト株式会社 System for forming thin film sealing structure
WO2019202739A1 (en) * 2018-04-20 2019-10-24 堺ディスプレイプロダクト株式会社 Organic el device and production method therefor
JP2020074312A (en) * 2018-04-20 2020-05-14 堺ディスプレイプロダクト株式会社 Organic EL device and manufacturing method thereof
JP6648349B1 (en) * 2018-04-20 2020-02-14 堺ディスプレイプロダクト株式会社 Organic EL device and manufacturing method thereof
US11825683B2 (en) 2018-04-20 2023-11-21 Sakai Display Products Corporation Organic electroluminescent device including thin film encapsulation structure and method for producing same
WO2019202738A1 (en) * 2018-04-20 2019-10-24 堺ディスプレイプロダクト株式会社 Organic el device and production method therefor
US11950488B2 (en) 2018-04-20 2024-04-02 Sakai Display Products Corporation Organic electroluminescent device and method for producing same
US11107876B2 (en) 2018-04-26 2021-08-31 Sakai Display Products Corporation Organic electroluminescent device and method for producing same
US11711955B2 (en) 2018-04-26 2023-07-25 Sakai Display Products Corporation Organic electroluminescent device with organic flattening layer having surface Ra of 50 nm or less and method for producing same
KR20200048685A (en) * 2018-10-30 2020-05-08 엘지디스플레이 주식회사 Organic light emitting display device
KR102621127B1 (en) * 2018-10-30 2024-01-03 엘지디스플레이 주식회사 Organic light emitting display device
CN113424656A (en) * 2019-01-09 2021-09-21 株式会社日本有机雷特显示器 Display panel and display device
JP2019207883A (en) * 2019-07-30 2019-12-05 堺ディスプレイプロダクト株式会社 Manufacturing method of organic EL device

Similar Documents

Publication Publication Date Title
JP2015173078A (en) Organic EL display device and organic EL display device manufacturing method
US11849599B2 (en) Display device having a sealing film including multiple layers
US11296175B2 (en) Organic light-emitting display apparatus and manufacturing method thereof
KR102541447B1 (en) organic light emitting display device
KR102721845B1 (en) Display device having an auxiliary electrode
KR102424597B1 (en) flexible organic light emitting diode display device and method of fabricating the same
KR102607270B1 (en) Display device
TWI604597B (en) Organic light emitting diode display
CN106449702A (en) Organic light-emitting display panel and manufacturing method thereof
US11818912B2 (en) Organic light-emitting diode display panels with moisture blocking structures
JP2019053292A (en) Display device
US12133420B2 (en) Display device and manufacturing method thereof
JP2017111184A (en) Display device
US20120050235A1 (en) Organic electroluminescence emitting display and method of manufacturing the same
KR102642017B1 (en) Organic light emitting display device
JP2019095507A (en) Display device
US20190157606A1 (en) Display device and manufacturing method therefor
JP2017138354A (en) Display device and method for manufacturing display device
JP2021516353A (en) Array board, display panel and display device
JP2017147044A (en) Display device and method of manufacturing display device
KR20250021524A (en) Display device
CN104183618A (en) Organic light emitting display device and method of manufacturing the same
US9831450B2 (en) Display device
KR102755667B1 (en) Conductive line for display device, display device including the same, and method of manufacturing display device including the same
CN113314683B (en) Retaining wall structure, display panel and display device