JP2015103850A - 通信システム、受信機およびアイ開口測定方法 - Google Patents
通信システム、受信機およびアイ開口測定方法 Download PDFInfo
- Publication number
- JP2015103850A JP2015103850A JP2013240985A JP2013240985A JP2015103850A JP 2015103850 A JP2015103850 A JP 2015103850A JP 2013240985 A JP2013240985 A JP 2013240985A JP 2013240985 A JP2013240985 A JP 2013240985A JP 2015103850 A JP2015103850 A JP 2015103850A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- eye opening
- clock information
- circuit
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
- H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/068—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/069—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by detecting edges or zero crossings
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/043—Pseudo-noise [PN] codes variable during transmission
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Quality & Reliability (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】複数のレーンと、共通の送信クロックでデータを出力する複数の送信回路14-0,-3を有する送信機11と、複数の受信回路32-0,-3を有する受信機31と、を有する通信システムであって、受信回路のそれぞれは、クロックデータ再生回路36-0と、自クロック情報と、他の受信回路からの他クロック情報と、のいずれか一方を選択するクロック情報切替回路61-0と、共通の受信クロックとクロック情報切替回路の選択したクロック情報にしたがって調整済クロックを生成する移相器と、調整済クロックで送信されたデータを取り込む入力回路と、を有し、クロック情報切替回路は、通常動作時には自クロック情報を、アイ開口測定時には他クロック情報を選択する通信システム。
【選択図】図5
Description
第1実施形態の通信システムは、図2に示した通信システムと同様の構成を有し、受信機31の複数の受信回路32−0〜32−3のCRU36−0〜36−3の構成が異なることと、BERTを有することが異なり、他は同じである。
第1実施形態の受信機は、複数の受信回路32−0〜32−3を有する。受信回路32−0および32−1はそれぞれ、入力アンプ33−0および33−1と、データ用ラッチ回路34−0および34−1と、DEMUX35−0および35−1と、CRU36−0および36−1と、BERT70−0および70−1を有する。BERT70−0および70−1は、アイ開口モニタ時に、ビットエラーレート(BER)を計算する。BERTについては知られているので、説明は省略する。
図6の変形例では、N個の受信回路32−0〜32−N−1があり、隣接する2つの受信回路を組みとし、各組の2つの受信回路間で互いに位相コード(クロック情報)を供給する。この変形例では、位相コードを供給する信号線は、物理的に隣接している受信回路間に設ければよく、信号線を短くできる。
図7の別の変形例では、N個の受信回路32−0〜32−N−1のうちの1つ(ここでは受信回路32−N−1)から、残りのN−1個の受信回路32−0〜32−N−2に位相コード(クロック情報)を供給する。そして、残りのN−1個の受信回路32−0〜32−N−2のうちの1つ(ここでは受信回路32−N−2)から、受信回路32−N−1に位相コード(クロック情報)を供給する。
第2実施形態の通信システムは、第1実施形態の通信システムと同様の構成を有し、受信機31の入力部分に、入力データの経路を切り替えるスイッチ81−0〜81−3を設けたことが異なり、他は同じである。
第3実施形態の通信システムは、第1実施形態の通信システムと同様の構成を有し、受信機31において、受信回路32−0〜32−3に対応して、差計算部90−0〜90−3と、加算器91−0および91−3と、を設けたことが異なる。さらに、受信回路32−0のREG45−0および47−0は、受信回路32−1のREG45−1および47−1から、保持しているデータをコピーできるようになっている。これは、他の受信回路についても同様であり、受信回路32−1は受信回路32−2をコピーし、受信回路32−2は受信回路32−3をコピーし、受信回路32−3は受信回路32−0をコピーする。他は、第1実施形態と同じである。なお、図10では、図示の関係で、受信回路32−0および32−1と、差計算部90−0と、加算器91−0と、を示しており、他は図示を省略している。また、図10では、差計算部90−0および加算器91−0は、受信回路32−0の外部に設けられているが、受信回路32−0に対応して設けられ、受信回路32−0に含まれる。
ステップS13で、位相差検出モードに設定する。このモードでは、図12に示すような、位相差検出モード時のスイッチの状態に設定し受信動作を繰り返し、REG47−0およびREG47−1が位相コードを保持する状態にする。そして、差計算部90−0が、REG47−0およびREG47−1に保持された位相コードの差を計算して、保持する差を更新する。さらに、アイ開口を測定する位相を設定する。位相の設定は、1周期をM等分し、位相オフセットコードをm(0<m≦Mの整数)番目の位相に対応するコードに設定する。なお、mの値はレジスタに記憶されている。
ここで、アイ開口測定モードでは、受信回路32−0(RX0)のCDR機能はフィードバックがかからない状態である。そのため、データ用ラッチ回路34−0およびバウンダリ用ラッチ回路39−0の出力を使用したPD42−0の出力が偏り、位相追従用REG47−0および周波数追従用REGがオーバーフローする。
さらに、データ用ラッチクロックおよびバウンダリ用ラッチクロックを生成する移相器を分割する必要がないため、2個の移相器を設けた場合の移相器のばらつきによるCDR特性の劣化が無い。
(付記1)
複数のレーンを有する通信経路と、
共通の送信クロック源からの送信クロックにしたがって、前記複数のレーンのそれぞれにデータを出力する複数の送信回路を有する送信機と、
前記複数のレーンから、送信されたデータをそれぞれ受信する複数の受信回路を有する受信機と、を備える通信システムであって、
前記複数の受信回路のそれぞれは、
受信したデータから自クロック情報を抽出するクロックデータ再生回路と、
前記自クロック情報と、前記複数の受信回路の他の受信回路からの前記自クロック情報である他クロック情報と、のいずれか一方を選択するクロック情報切替回路と、
共通の受信クロック源からの受信クロックを、前記クロック情報切替回路の選択したクロック情報にしたがって位相調整して調整済クロックを生成する移相器と、
前記調整済クロックで、送信されたデータを取り込む入力回路と、を備え、
前記クロック情報切替回路は、通常動作時には前記自クロック情報を選択し、アイ開口測定時には前記他クロック情報を選択することを特徴とする通信システム。
(付記2)
前記移相器は、アイ開口測定時には、前記他クロック情報と、スイープ位置に応じて変化する位相オフセット情報と、を合わせた情報にしたがって前記受信クロックを位相調整する付記1に記載の通信システム。
(付記3)
前記複数の受信回路は、一方に隣接する受信回路から他クロック情報を受け、他方に隣接する受信回路に自クロック情報を他クロック情報として供給し、前記複数の受信回路の一方の端の受信回路は、他方の端の受信回路から他クロック情報を受け、
アイ開口測定モードの第1モードでは、前記複数の受信回路の奇数番目の受信回路をアイ開口測定状態に、偶数番目の受信回路を通常動作状態にして前記奇数番目の受信回路のアイ開口測定を実行し、
第2モードでは、前記複数の受信回路の偶数番目の受信回路をアイ開口測定状態に、奇数番目の受信回路を通常動作状態にして前記偶数番目の受信回路のアイ開口測定を実行する付記2に記載の通信システム。
(付記4)
前記複数の受信回路は、隣接する2つの受信回路を組みとし、各組の2つの受信回路は、自クロック情報を他クロック情報として互いに供給し、
アイ開口測定モードの第1モードでは、各組の2つの受信回路の一方をアイ開口測定状態に、他方を通常動作状態にして前記一方の受信回路のアイ開口測定を実行し、
第2モードでは、各組の2つの受信回路の他方をアイ開口測定状態に、一方を通常動作状態にして前記他方の受信回路のアイ開口測定を実行する付記2に記載の通信システム。
(付記5)
前記複数の受信回路は、1つのベース受信回路から自クロック情報を他クロック情報として残りの受信回路に供給し、前記残りの受信回路のいずれか1つから自クロック情報を他クロック情報として前記ベース受信回路に供給し、
アイ開口測定モードの第1モードでは、前記残りの受信回路をアイ開口測定状態に、前記ベース受信回路を通常動作状態にして前記残りの受信回路のアイ開口測定を実行し、
第2モードでは、前記ベース受信回路をアイ開口測定状態に、前記残りの受信回路のいずれか1つを通常動作状態にして前記ベース受信回路のアイ開口測定を実行する付記2に記載の通信システム。
(付記6)
アイ開口測定モード時、前記送信機は、アイ開口測定を行う前記受信回路に擬似ランダムパターンのデータを送信する付記2から5のいずれか1項に記載の通信システム。
(付記7)
前記受信機は、前記複数の受信回路のそれぞれに入力するデータを、前記複数のレーンから選択する選択回路を備え、
アイ開口測定モード時、自クロック情報を供給する受信回路と、前記自クロック情報を他クロック情報として受ける受信回路に、同一のレーンで伝送されたデータが入力する付記2から6のいずれか1項に記載の通信システム。
(付記8)
前記複数の受信回路のそれぞれは、通常動作で生成した自クロック情報と、他クロック情報との差を計算して保持する差計算回路を備え、
前記複数の受信回路は、通常動作で自クロック情報を生成した後、アイ開口測定モードに入り、前記移相器は、前記他クロック情報、前記位相オフセット情報および前記差計算回路で計算した自クロック情報と他クロック情報との差を合わせた情報にしたがって前記受信クロックを位相調整する付記2から7のいずれか1項に記載の通信システム。
(付記9)
前記複数の受信回路のそれぞれの前記クロックデータ再生回路は、
前記自クロック情報を抽出する差分データ計算して保持する差分計算保持部を、備え、
前記アイ開口測定モードから通常動作に戻る時には、前記アイ開口測定モード時に前記他クロック情報を供給した他の受信回路の前記差分計算保持部に保持されている前記差分データをコピーし、コピーした前記差分データから自クロック情報の生成を再開する付記8に記載の通信システム。
(付記10)
複数のレーンを介して、共通の送信クロック源からの送信クロックにしたがってそれぞれ送信されたデータを受信する複数の受信回路を有する受信機であって、
前記複数の受信回路のそれぞれは、
受信したデータから自クロック情報を抽出するクロックデータ再生回路と、
前記自クロック情報と、前記複数の受信回路の他の受信回路からの前記クロック情報である他クロック情報と、のいずれか一方を選択するクロック情報切替回路と、
共通の受信クロック源からの受信クロックを、前記クロック情報切替回路の選択したクロック情報にしたがって位相調整して調整済クロックを生成する移相器と、
前記調整済クロックで、送信されたデータを取り込む入力回路と、を備え、
前記クロック情報切替回路は、通常動作時には前記自クロック情報を選択し、アイ開口測定時には前記他クロック情報を選択することを特徴とする受信機。
(付記11)
前記移相器は、アイ開口測定時には、前記他クロック情報と、スイープ位置に応じて変化する位相オフセット情報と、を合わせた情報にしたがって前記受信クロックを位相調整する付記10に記載の受信機。
(付記12)
前記複数の受信回路は、一方に隣接する受信回路から他クロック情報を受け、他方に隣接する受信回路に自クロック情報を他クロック情報として供給し、前記複数の受信回路の一方の端の受信回路は、他方の端の受信回路から他クロック情報を受け、
アイ開口測定モードの第1モードでは、前記複数の受信回路の奇数番目の受信回路をアイ開口測定状態に、偶数番目の受信回路を通常動作状態にして前記奇数番目の受信回路のアイ開口測定を実行し、
第2モードでは、前記複数の受信回路の偶数番目の受信回路をアイ開口測定状態に、奇数番目の受信回路を通常動作状態にして前記偶数番目の受信回路のアイ開口測定を実行する付記11に記載の受信機。
(付記13)
前記複数の受信回路は、隣接する2つの受信回路を組みとし、各組の2つの受信回路は、自クロック情報を他クロック情報として互いに供給し、
アイ開口測定モードの第1モードでは、各組の2つの受信回路の一方をアイ開口測定状態に、他方を通常動作状態にして前記一方の受信回路のアイ開口測定を実行し、
第2モードでは、各組の2つの受信回路の他方をアイ開口測定状態に、一方を通常動作状態にして前記他方の受信回路のアイ開口測定を実行する付記11に記載の受信機。
(付記14)
前記複数の受信回路は、1つのベース受信回路から自クロック情報を他クロック情報として残りの受信回路に供給し、前記残りの受信回路のいずれか1つから自クロック情報を他クロック情報として前記ベース受信回路に供給し、
アイ開口測定モードの第1モードでは、前記残りの受信回路をアイ開口測定状態に、前記ベース受信回路を通常動作状態にして前記残りの受信回路のアイ開口測定を実行し、
第2モードでは、前記ベース受信回路をアイ開口測定状態に、前記残りの受信回路のいずれか1つを通常動作状態にして前記ベース受信回路のアイ開口測定を実行する付記11に記載の受信機。
(付記15)
アイ開口測定モード時、アイ開口測定を行う前記受信回路は、擬似ランダムパターンのデータを受信する付記11から14のいずれか1項に記載の受信機。
(付記16)
前記複数の受信回路のそれぞれに入力するデータを、前記複数のレーンから選択する選択回路を備え、
アイ開口測定モード時、自クロック情報を供給する受信回路と、前記自クロック情報を他クロック情報として受ける受信回路に、同一のレーンで伝送されたデータが入力する付記11から15のいずれか1項に記載の受信機。
(付記17)
前記複数の受信回路のそれぞれは、通常動作で生成した自クロック情報と、他クロック情報との差を計算して保持する差計算回路を備え、
前記複数の受信回路は、通常動作で自クロック情報を生成した後、アイ開口測定モードに入り、前記移相器は、前記他クロック情報、前記位相オフセット情報および前記差計算回路で計算した自クロック情報と他クロック情報との差を合わせた情報にしたがって前記受信クロックを位相調整する付記11から16のいずれか1項に記載の受信機。
(付記18)
前記複数の受信回路のそれぞれの前記クロックデータ再生回路は、
前記自クロック情報を抽出する差分データ計算して保持する差分計算保持部を、備え、
前記アイ開口測定モードから通常動作に戻る時には、前記アイ開口測定モード時に前記他クロック情報を供給した他の受信回路の前記差分計算保持部に保持されている前記差分データをコピーし、コピーした前記差分データから自クロック情報の生成を再開する付記17に記載の受信機。
(付記19)
複数のレーンを介して、共通の送信クロック源からの送信クロックにしたがってそれぞれ送信されたデータを受信する複数の受信回路のそれぞれのアイ開口を測定するアイ開口測定方法であって、
アイ開口を測定する受信回路でない他の受信回路を通常動作させて、受信したデータから自クロック情報を抽出させ、
前記アイ開口を測定する受信回路が、前記他の受信回路から前記自クロック情報を他クロック情報として受け、共通の受信クロック源からの受信クロックを、前記他クロック情報にしたがって位相調整して調整済クロックを生成し、
前記調整済クロックで、前記アイ開口を測定する受信回路に入力したデータを取り込み、
前記他クロック情報に位相オフセット情報を加えて前記調整済クロックとし、前記位相オフセット情報を変化させながら前記データの取り込みを繰り返し、
繰り返し取り込んだデータを統計処理してアイ開口情報を計算するアイ開口測定方法。
(付記20)
アイ開口を測定する前記受信回路は、擬似ランダムパターンのデータを受信する付記19に記載のアイ開口測定方法。
(付記21)
前記アイ開口の測定前に、アイ開口を測定する前記受信回路に通常動作を行わせて自クロック情報を生成させ、
前記アイ開口を測定する受信回路の前記自クロック情報と、前記他クロック情報との差を計算して保持し、
前記他クロック情報、前記位相オフセット情報および前記差を加えて前記調整済クロックとする付記19または20に記載のアイ開口測定方法。
(付記22)
前記アイ開口を測定する受信回路は、アイ開口の測定後通常動作に復帰する時には、前記アイ開口測定モード時に前記他クロック情報を供給した他の受信回路の前記他クロック情報に関係する差分データをコピーし、コピーした前記差分データから自クロック情報の生成を再開する付記21に記載のアイ開口測定方法。
21 通信経路
31 受信機
32−0〜32−3、32−N−1 受信回路(RX0−RX3)
34、34−0〜34−3 データ用ラッチ
35、35−0〜35−3 DEMUX
36、36−0〜36−3 CRU
39、39−0〜39−3 バウンダリ用ラッチ
61−0、61−1 スイッチ
62−0、62−1 加算器
Claims (10)
- 複数のレーンを有する通信経路と、
共通の送信クロック源からの送信クロックにしたがって、前記複数のレーンのそれぞれにデータを出力する複数の送信回路を有する送信機と、
前記複数のレーンから、送信されたデータをそれぞれ受信する複数の受信回路を有する受信機と、を備える通信システムであって、
前記複数の受信回路のそれぞれは、
受信したデータから自クロック情報を抽出するクロックデータ再生回路と、
前記自クロック情報と、前記複数の受信回路の他の受信回路からの前記自クロック情報である他クロック情報と、のいずれか一方を選択するクロック情報切替回路と、
共通の受信クロック源からの受信クロックを、前記クロック情報切替回路の選択したクロック情報にしたがって位相調整して調整済クロックを生成する移相器と、
前記調整済クロックで、送信されたデータを取り込む入力回路と、を備え、
前記クロック情報切替回路は、通常動作時には前記自クロック情報を選択し、アイ開口測定時には前記他クロック情報を選択することを特徴とする通信システム。 - 複数のレーンを介して、共通の送信クロック源からの送信クロックにしたがってそれぞれ送信されたデータを受信する複数の受信回路を有する受信機であって、
前記複数の受信回路のそれぞれは、
受信したデータから自クロック情報を抽出するクロックデータ再生回路と、
前記自クロック情報と、前記複数の受信回路の他の受信回路からの前記クロック情報である他クロック情報と、のいずれか一方を選択するクロック情報切替回路と、
共通の受信クロック源からの受信クロックを、前記クロック情報切替回路の選択したクロック情報にしたがって位相調整して調整済クロックを生成する移相器と、
前記調整済クロックで、送信されたデータを取り込む入力回路と、を備え、
前記クロック情報切替回路は、通常動作時には前記自クロック情報を選択し、アイ開口測定時には前記他クロック情報を選択することを特徴とする受信機。 - 前記移相器は、アイ開口測定時には、前記他クロック情報と、スイープ位置に応じて変化する位相オフセット情報と、を合わせた情報にしたがって前記受信クロックを位相調整する請求項2に記載の受信機。
- 前記複数の受信回路は、一方に隣接する受信回路から他クロック情報を受け、他方に隣接する受信回路に自クロック情報を他クロック情報として供給し、前記複数の受信回路の一方の端の受信回路は、他方の端の受信回路から他クロック情報を受け、
アイ開口測定モードの第1モードでは、前記複数の受信回路の奇数番目の受信回路をアイ開口測定状態に、偶数番目の受信回路を通常動作状態にして前記奇数番目の受信回路のアイ開口測定を実行し、
第2モードでは、前記複数の受信回路の偶数番目の受信回路をアイ開口測定状態に、奇数番目の受信回路を通常動作状態にして前記偶数番目の受信回路のアイ開口測定を実行する請求項3に記載の受信機。 - 前記複数の受信回路は、隣接する2つの受信回路を組みとし、各組の2つの受信回路は、自クロック情報を他クロック情報として互いに供給し、
アイ開口測定モードの第1モードでは、各組の2つの受信回路の一方をアイ開口測定状態に、他方を通常動作状態にして前記一方の受信回路のアイ開口測定を実行し、
第2モードでは、各組の2つの受信回路の他方をアイ開口測定状態に、一方を通常動作状態にして前記他方の受信回路のアイ開口測定を実行する請求項3に記載の受信機。 - 前記複数の受信回路は、1つのベース受信回路から自クロック情報を他クロック情報として残りの受信回路に供給し、前記残りの受信回路のいずれか1つから自クロック情報を他クロック情報として前記ベース受信回路に供給し、
アイ開口測定モードの第1モードでは、前記残りの受信回路をアイ開口測定状態に、前記ベース受信回路を通常動作状態にして前記残りの受信回路のアイ開口測定を実行し、
第2モードでは、前記ベース受信回路をアイ開口測定状態に、前記残りの受信回路のいずれか1つを通常動作状態にして前記ベース受信回路のアイ開口測定を実行する請求項3に記載の受信機。 - 前記複数の受信回路のそれぞれに入力するデータを、前記複数のレーンから選択する選択回路を備え、
アイ開口測定モード時、自クロック情報を供給する受信回路と、前記自クロック情報を他クロック情報として受ける受信回路に、同一のレーンで伝送されたデータが入力する請求項2から6のいずれか1項に記載の受信機。 - 前記複数の受信回路のそれぞれは、通常動作で生成した自クロック情報と、他クロック情報との差を計算して保持する差計算回路を備え、
前記複数の受信回路は、通常動作で自クロック情報を生成した後、アイ開口測定モードに入り、前記移相器は、前記他クロック情報、前記位相オフセット情報および前記差計算回路で計算した自クロック情報と他クロック情報との差を合わせた情報にしたがって前記受信クロックを位相調整する請求項2から7のいずれか1項に記載の受信機。 - 前記複数の受信回路のそれぞれの前記クロックデータ再生回路は、
前記自クロック情報を抽出する差分データ計算して保持する差分計算保持部を、備え、
前記アイ開口測定モードから通常動作に戻る時には、前記アイ開口測定モード時に前記他クロック情報を供給した他の受信回路の前記差分計算保持部に保持されている前記差分データをコピーし、コピーした前記差分データから自クロック情報の生成を再開する請求項8に記載の受信機。 - 複数のレーンを介して、共通の送信クロック源からの送信クロックにしたがってそれぞれ送信されたデータを受信する複数の受信回路のそれぞれのアイ開口を測定するアイ開口測定方法であって、
アイ開口を測定する受信回路でない他の受信回路を通常動作させて、受信したデータから自クロック情報を抽出させ、
前記アイ開口を測定する受信回路が、前記他の受信回路から前記自クロック情報を他クロック情報として受け、共通の受信クロック源からの受信クロックを、前記他クロック情報にしたがって位相調整して調整済クロックを生成し、
前記調整済クロックで、前記アイ開口を測定する受信回路に入力したデータを取り込み、
前記他クロック情報に位相オフセット情報を加えて前記調整済クロックとし、前記位相オフセット情報を変化させながら前記データの取り込みを繰り返し、
繰り返し取り込んだデータを統計処理してアイ開口情報を計算するアイ開口測定方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013240985A JP2015103850A (ja) | 2013-11-21 | 2013-11-21 | 通信システム、受信機およびアイ開口測定方法 |
US14/513,782 US9184904B2 (en) | 2013-11-21 | 2014-10-14 | Communication system, receiver, and eye-opening measuring method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013240985A JP2015103850A (ja) | 2013-11-21 | 2013-11-21 | 通信システム、受信機およびアイ開口測定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015103850A true JP2015103850A (ja) | 2015-06-04 |
Family
ID=53173301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013240985A Ceased JP2015103850A (ja) | 2013-11-21 | 2013-11-21 | 通信システム、受信機およびアイ開口測定方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9184904B2 (ja) |
JP (1) | JP2015103850A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9813173B2 (en) * | 2014-10-06 | 2017-11-07 | Schweitzer Engineering Laboratories, Inc. | Time signal verification and distribution |
CN109270979B (zh) * | 2018-09-19 | 2020-02-07 | 西安电子工程研究所 | 一种降低无源数字移相器驱动电路驱动功率的方法 |
KR20220167947A (ko) | 2021-06-15 | 2022-12-22 | 삼성전자주식회사 | 신호 수신 장치 |
CN116110336A (zh) | 2021-11-11 | 2023-05-12 | 三星电子株式会社 | 显示驱动电路、包括其的显示设备以及操作其的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7099424B1 (en) * | 2001-08-28 | 2006-08-29 | Rambus Inc. | Clock data recovery with selectable phase control |
JP2008072319A (ja) * | 2006-09-13 | 2008-03-27 | Fujitsu Ltd | 通信試験回路及び通信インタフェース回路並びに通信試験方法 |
JP2009212992A (ja) * | 2008-03-06 | 2009-09-17 | Hitachi Ltd | 半導体集積回路装置及びアイ開口マージン評価方法 |
US20130294490A1 (en) * | 2012-05-02 | 2013-11-07 | Rambus Inc. | Receiver clock test circuitry and related methods and apparatuses |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004153712A (ja) | 2002-10-31 | 2004-05-27 | Thine Electronics Inc | 受信装置 |
JP3995094B2 (ja) | 2003-10-08 | 2007-10-24 | 日本電信電話株式会社 | アイ開口モニタ |
TW200620938A (en) * | 2004-09-07 | 2006-06-16 | Nec Electronics Corp | Synchronization device and semiconductor device |
JP4706885B2 (ja) | 2007-03-30 | 2011-06-22 | 日本電気株式会社 | クロック・データ再生回路およびその制御方法 |
JP5505208B2 (ja) | 2010-08-31 | 2014-05-28 | 富士通株式会社 | 受信回路 |
US8804889B2 (en) * | 2013-01-10 | 2014-08-12 | Lsi Corporation | Receiver with dual clock recovery circuits |
-
2013
- 2013-11-21 JP JP2013240985A patent/JP2015103850A/ja not_active Ceased
-
2014
- 2014-10-14 US US14/513,782 patent/US9184904B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7099424B1 (en) * | 2001-08-28 | 2006-08-29 | Rambus Inc. | Clock data recovery with selectable phase control |
JP2008072319A (ja) * | 2006-09-13 | 2008-03-27 | Fujitsu Ltd | 通信試験回路及び通信インタフェース回路並びに通信試験方法 |
JP2009212992A (ja) * | 2008-03-06 | 2009-09-17 | Hitachi Ltd | 半導体集積回路装置及びアイ開口マージン評価方法 |
US20130294490A1 (en) * | 2012-05-02 | 2013-11-07 | Rambus Inc. | Receiver clock test circuitry and related methods and apparatuses |
Also Published As
Publication number | Publication date |
---|---|
US9184904B2 (en) | 2015-11-10 |
US20150139375A1 (en) | 2015-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2360488B1 (en) | Integrated circuit having receiver jitter tolerance ("JTOL") measurement | |
TWI723006B (zh) | 使用經校準、單一時脈來源同步串列器-解串列器協定之高速資料傳輸 | |
KR102091302B1 (ko) | 스큐가 있는 다중 레인 통신 링크에서의 타임스탬프 보정 | |
JP2015505214A5 (ja) | ||
US9829914B2 (en) | Method for performing signal control of an electronic device, and associated apparatus | |
US20120017118A1 (en) | Method and apparatus for testing an integrated circuit including an i/o interface | |
JP2015103850A (ja) | 通信システム、受信機およびアイ開口測定方法 | |
JP2008228083A (ja) | 半導体集積回路 | |
JP4940846B2 (ja) | 通信試験回路及び通信インタフェース回路並びに通信試験方法 | |
US20150043698A1 (en) | Clock data recovery circuit | |
US8514920B2 (en) | Methods and apparatus for pseudo asynchronous testing of receive path in serializer/deserializer devices | |
US8804887B2 (en) | Transmission and receiving apparatus and method having different sending and receiving clocks | |
JP2011061350A (ja) | 受信装置及びその受信方法 | |
Oh et al. | Hybrid statistical link simulation technique | |
JP4764814B2 (ja) | 波形等化係数調整方法および回路、レシーバ回路、ならびに伝送装置 | |
US9484967B1 (en) | Method for duty cycle distortion detection through decision feedback equalizer taps | |
US20090207960A1 (en) | Frame pulse signal latch circuit and phase adjustment method | |
US20060222131A1 (en) | Method for sampling reverse data and a reverse data sampling circuit for performing the same | |
KR20180051200A (ko) | 데이터 비트 동기화 및 정렬을 위한 송신기, 수신기 및 송수신 방법 | |
TW201813315A (zh) | 時脈校正方法、參考時脈產生方法、時脈校正電路以及參考時脈產生電路 | |
TWI615700B (zh) | 時脈校正方法、參考時脈產生方法、時脈校正電路以及參考時脈產生電路 | |
KR101110114B1 (ko) | 데이터 동기화 방법, 데이터 동기화 회로, 및 이를 포함하는 데이터 동기화 장치 | |
JP4579872B2 (ja) | 調歩同期式通信装置、調歩同期式通信方法 | |
US9177087B1 (en) | Methods and apparatus for generating short length patterns that induce inter-symbol interference | |
JP2013175832A (ja) | 画像処理装置、信号伝達回路及び半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171212 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20180424 |