[go: up one dir, main page]

JP2015103850A - 通信システム、受信機およびアイ開口測定方法 - Google Patents

通信システム、受信機およびアイ開口測定方法 Download PDF

Info

Publication number
JP2015103850A
JP2015103850A JP2013240985A JP2013240985A JP2015103850A JP 2015103850 A JP2015103850 A JP 2015103850A JP 2013240985 A JP2013240985 A JP 2013240985A JP 2013240985 A JP2013240985 A JP 2013240985A JP 2015103850 A JP2015103850 A JP 2015103850A
Authority
JP
Japan
Prior art keywords
clock
eye opening
clock information
circuit
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2013240985A
Other languages
English (en)
Inventor
義康 土肥
Yoshiyasu Doi
義康 土肥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013240985A priority Critical patent/JP2015103850A/ja
Priority to US14/513,782 priority patent/US9184904B2/en
Publication of JP2015103850A publication Critical patent/JP2015103850A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/068DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/069DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by detecting edges or zero crossings
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0087Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/043Pseudo-noise [PN] codes variable during transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】複数のレーンを有し、各受信回路がCDR機能およびアイ開口モニタ機能を有し、高データレート通信を行う通信システムの受信機を、小さな回路規模で実現。
【解決手段】複数のレーンと、共通の送信クロックでデータを出力する複数の送信回路14-0,-3を有する送信機11と、複数の受信回路32-0,-3を有する受信機31と、を有する通信システムであって、受信回路のそれぞれは、クロックデータ再生回路36-0と、自クロック情報と、他の受信回路からの他クロック情報と、のいずれか一方を選択するクロック情報切替回路61-0と、共通の受信クロックとクロック情報切替回路の選択したクロック情報にしたがって調整済クロックを生成する移相器と、調整済クロックで送信されたデータを取り込む入力回路と、を有し、クロック情報切替回路は、通常動作時には自クロック情報を、アイ開口測定時には他クロック情報を選択する通信システム。
【選択図】図5

Description

本発明は、通信システム、受信機およびアイ開口測定方法に関する。
LSIチップ間あるいは筐体内の複数の回路ブロック間、および筐体間で、信号を伝送することが行われており、データ信号伝送の高速化が望まれている。
コンピュータやその他の情報処理機器を構成する部品の性能は大きく向上してきた。性能向上の例としては、メモリ、プロセッサ、スイッチ用LSIが挙げられる。システムの性能を向上するためには、部品の性能を上げることに加えて、これらの部品あるいは要素の間の信号伝送速度の向上が必要となる。例えば、コンピュータ(サーバ)の性能向上には、SRAMやDRAM等のメモリとプロセッサの間の信号伝送レートを向上する必要がある。サーバ以外でも、通信基幹向け装置等の情報処理機器の性能向上に伴い、装置内外での信号送受信のデータレートを高くする必要がある。
データレートを向上した通信システムでは、送信側は、パラレルデータをシリアルデータに変換した後送信クロックにしたがって1ビットデータとして伝送線路に出力する。受信側は、受信したデータから送信クロックに対応する受信クロックを再生して、最適なタイミングで受信したデータを取り込む。このため、受信側は、受信したデータから受信クロックを再生するクロックデータ再生(CDR: Clock Data Recovery)を行う回路およびクロックの位相を調整する移相器を有する。ここでは、CDRを行う回路をCRU(Clock Recovery Unit)と称する。CRUおよび移相器は、回路規模の大きな回路である。
さらに、高速データ通信では、データを安定して受信することが重要であり、受信側において受信したデータ信号の劣化を測定することが行われる。受信側における受信データ信号の品質は、通常アイ開口で表され、アイ開口測定を行うアイ開口モニタ機能を受信側に設け、初期化時および随時アイ開口測定を行うことが行われている。
上記のように、シリアル通信におけるデータレートの向上が図られているが、データレートを飛躍的に向上するのは難しい。そこで、上記のデータレートに類似したデータレートで通信を行うレーン(Lane)を複数設け、パラレルデータ通信を行うことにより、データ通信速度を向上した通信システムが検討されている。この通信システムでは、各レーンのデータレートにレーン数を乗じた通信速度が得られるため、通信速度が飛躍的に向上する。
この通信システムは、複数の伝送線路(レーン: Lane)を有する通信経路と、複数の送信回路を有する送信機と、複数の受信回路を有する受信機と、を有する。通信システムのクロックは、送信機および受信機のそれぞれに、類似の発振周波数を有するクロック源を設ける場合と、データとは別のクロック伝送線路を設けて送信機からクロックを送信し、受信機で受信したクロックを再生する場合がある。いずれの場合も、クロックレートが高速であると、レーン間の位相ずれが無視できず、複数の受信回路にそれぞれCRUを設ける。以下の説明では、送信機および受信機のそれぞれに、類似の発振周波数を有するクロック源を設ける通信システムを例として説明する。
さらに、複数のレーンを有する通信システムでも、各レーンの通信レートが高い場合、複数の受信回路のそれぞれにおける受信データ信号の品質を測定することが求められ、複数の受信回路のそれぞれにアイ開口モニタ機能を設ける。しかし、アイ開口モニタ機能を実現するには、CDR機能を実現するCRUと類似のアイ開口モニタ回路、またはCRUの移相器を、別途設ける必要がある。複数の受信回路のそれぞれに、CRUおよびアイ開口モニタ機能を実現した回路を設けると、回路(ハードウェア)規模が増大するという問題がある。
特開2004−153712号公報 特開2009−212992号公報 特開2012−054720号公報 特開2005−117368号公報 特開2009−212992号公報 特許第4706885号公報
複数のレーン、複数の送信回路および複数の受信回路を有し、各受信回路がCDR機能およびアイ開口モニタ機能を有し、高いデータレートでパラレルデータ通信を行う通信システムおよび受信機を、回路規模の増大を抑制しながら実現することが、望まれている。
第1の態様の通信システムは、通信経路と、送信機と、受信機と、を有する。通信経路は、複数のレーンを有する。送信機は、共通の送信クロック源からの送信クロックにしたがって、複数のレーンのそれぞれにデータを出力する複数の送信回路を有する。受信機は、複数のレーンから、送信されたデータをそれぞれ受信する複数の受信回路を有する。複数の受信回路のそれぞれは、クロックデータ再生回路と、クロック情報切替回路と、移相器と、入力回路と、を有する。クロックデータ再生回路は、受信したデータから自クロック情報を抽出する。クロック情報切替回路は、自クロック情報と、複数の受信回路の他の受信回路からの自クロック情報である他クロック情報と、のいずれか一方を選択する。移相器は、共通の受信クロック源からの受信クロックを、クロック情報切替回路の選択したクロック情報にしたがって位相調整して調整済クロックを生成する。入力回路は、調整済クロックで、送信されたデータを取り込む。クロック情報切替回路は、通常動作時には自クロック情報を選択し、アイ開口測定時には他クロック情報を選択する。
第2の態様の受信機は、複数のレーンを介して、共通の送信クロック源からの送信クロックにしたがってそれぞれ送信されたデータを受信する複数の受信回路を有する。複数の受信回路のそれぞれは、クロックデータ再生回路と、クロック情報切替回路と、移相器と、入力回路と、を有する。クロックデータ再生回路は、受信したデータから自クロック情報を抽出する。クロック情報切替回路は、自クロック情報と、複数の受信回路の他の受信回路からのクロック情報である他クロック情報と、のいずれか一方を選択する。移相器は、共通の受信クロック源からの受信クロックを、クロック情報切替回路の選択したクロック情報にしたがって位相調整して調整済クロックを生成する。入力回路は、調整済クロックで、送信されたデータを取り込む。クロック情報切替回路は、通常動作時には自クロック情報を選択し、アイ開口測定時には他クロック情報を選択する。
第3の態様のアイ開口測定方法は、複数のレーンを介して、共通の送信クロック源からの送信クロックにしたがってそれぞれ送信されたデータを受信する複数の受信回路のそれぞれのアイ開口を測定する方法である。第3の態様のアイ開口測定方法によれば、アイ開口を測定する受信回路でない他の受信回路を通常動作させて、受信したデータから自クロック情報を抽出させる。次に、アイ開口を測定する受信回路が、他の受信回路から自クロック情報を他クロック情報として受け、共通の受信クロック源からの受信クロックを、他クロック情報にしたがって位相調整して調整済クロックを生成する。さらに、調整済クロックで、アイ開口を測定する受信回路に入力したデータを取り込む。さらに、他クロック情報に位相オフセット情報を加えて調整済クロックとし、位相オフセット情報を変化させながらデータの取り込みを繰り返す。そして、繰り返し取り込んだデータを統計処理してアイ開口情報を計算する。
実施形態によれば、回路規模の増大を抑制しながら実質的に高いデータレートで通信が行え、アイ開口モニタ機能を有する通信システムおよび受信機、および受信機でのアイ開口測定方法が実現される。
図1は、伝送線路から受信回路に入力する差動データ信号の波形の例を示す図である。 図2は、複数レーン(ここでは4レーン)を有する通信システムの概略構成を示すブロック図である。 図3は、CDRを行うCRUの構成と動作を説明する図であり、(A)が回路構成を示すブロック図であり、(B)から(E)が動作を説明するタイムチャートである。 図4は、アイ開口モニタ機能を説明する図であり、(A)がスイープ動作を説明し、(B)がアイ開口モニタ機能を有するCRUの回路構成を示すブロック図である。 図5は、第1実施形態の受信機の構成を示すブロック図である。 図6は、複数の受信回路間での位相コードの供給関係の1つの変形例を示す図である。 図7は、複数の受信回路間での位相コードの供給関係の別の変形例を示す図である。 図8は、第2実施形態の受信機の構成を示すブロック図である。 図9は、時間経過による受信回路間の位相ずれの発生を説明する図であり、(A)が初期のデータ用ラッチクロックとバウンダリ用ラッチクロックの位相関係の例を示し、(B)が長時間経過後の例を示す。 図10は、第3実施形態の受信機の構成を示すブロック図である。 図11は、第3実施形態の受信機におけるアイ開口モニタ動作を示すフローチャートである。 図12は、位相差検出モード時の、動作スイッチの状態を示す。 図13は、復帰時のデータ用ラッチクロック(実線の矢印)およびバウンダリ用ラッチクロック(破線の矢印)の立ち上りタイミングの例を示す図である。
実施形態の通信システムを説明する前に、本発明が適用される高データレートの通信システムの一般的な構成について説明する。
図1は、伝送線路(レーン: Lane)から受信回路に入力する差動データ信号の波形の例を示す図である。図1は、一般的にアイ開口(アイパターン)と呼ばれる図である。受信回路は、このようなデータ信号を受信データとして受け、0/1を判定して取り込む。
図1において、A1およびA2で示す位相が、差動データ信号が中間レベルでクロスする遷移タイミングを示し、この位相はバウンダリ位相と称される。Cは、隣接するバウンダリ位相の中間位相、すなわちバウンダリ位相から1/2UI(ユニットインターバル)シフトした位相を示す。一般に、受信データの取り込みは、常時バウンタリ位相を検出し、バウンタリ位相から1/2UIシフトしたCで示す位相で変化するクロックを発生し、そのクロックでデータをラッチすることにより行う。
データ通信を正常に行うには、アイ開口内のレベルに取り込みの閾値を設定し、アイ開口内のタイミングでデータを判定する必要がある。データレートが高速化するほどアイ開口が狭くなり、その分データの判定が難しくなる。そこで、受信回路に、アイ開口の大きさ等の品質を検出するアイ開口モニタを設け、アイ開口の品質を評価することが行われる。
アイ開口の品質を検出するには、バウンダリ位相から次のバウンダリ位相まで位相を徐々にずらしながら信号レベルを検出する。信号レベルの検出は、受信データを取り込むラッチの閾値を変化させる電圧スイープで行うが、これを行うには複雑な検出回路と長い検出時間を要する。そこで、一般には、信号レベルの検出は、既知の擬似ランダムパターン(Pseudo Random Data Pattern)を送信し、受信データの取り込みを多数回行いビットエラーレート(BER)を求める。これにより、図1の下側に示すような横軸をバウンダリ位相からの位相ずれ(Phase)とし、縦軸をBERとするグラフが得られる。これをバスタブ曲線と称し、バスタブ曲線の中央部の範囲およびレベルでアイ開口の品質を評価するのが一般的である。そのため、アイ開口モニタは、バウンダリ位相間で位相を徐々に変化させるスイープを行う機能を有する。
シリアル通信におけるデータレートの向上が図られているが、データレートを飛躍的に向上するのは難しい。そこで、上記のデータレートに類似したデータレートで通信を行うレーン(Lane)を複数設け、パラレルデータ通信を行うことにより、データ通信速度を向上した通信システムが検討されている。この通信システムでは、各レーンのデータレートにレーン数を乗じた通信速度が得られるため、通信速度が飛躍的に向上する。
図2は、複数レーン(ここでは4レーン)を有する通信システムの概略構成を示すブロック図である。
この通信システムは、送信機11と、通信経路21と、受信機31と、を有する。送信機11は、装置内に設けられる第1の処理ユニット(第1CPU)であり、受信機31は、装置内に設けられる第2の処理ユニット(第2CPU)であり、通信経路21はプリント基板等に設けられる複数の配線(レーン)を有する。なお、図2の通信システムが集積回路内に設けられる場合や、異なる筐体に設けられる場合もある。例えば、送信機11は、32ビットデータを4ビットデータにマルチプレクスして4ビットパラレルデータとして送信する。受信機31は、4ビットパラレルデータを受信し、デマルチプレクスして32ビットデータを生成する。
送信機11側には送信クロック源10が設けられ、受信機31側には受信クロック源30が設けられる。送信機11内のPLL回路12は、送信クロック源10から供給されたクロックから送信クロックを生成する。受信機31内のPLL回路37は、送信クロック源10から供給されたクロックから送信クロックを生成する。送信クロックと受信クロックは、類似の発振周波数を有するが、発振周波数は完全には一致せず、位相が徐々にずれる。なお、送信機11側にのみクロック源を設け、送信クロックまたはその分周クロックを受信回路に送信して、受信回路のPLLで、送信されたクロックから受信クロックを生成する場合もある。
送信機(第1CPU)11は、上記のPLL12と、複数のCPUを有するコア部13と、4つの送信回路(TX0−TX3)14−0〜14−3と、を有する。4つの送信回路14−0〜14−3はそれぞれ、マルチプレクサ(MUX)15−0〜15−3と、ドライバ16−0〜16−3と、を有する。4つの送信回路14−0〜14−3は、コア部13で生成したデータをそれぞれマルチプレクスして、4ビットパラレルデータを伝送線路21の4本のレーンに出力する。
受信機(第2CPU)31は、上記のPLL37と、4つの受信回路(RX0−RX3)32−0〜32−3と、複数のCPUを有するコア部38と、を有する。4つの受信回路32−0〜32−3はそれぞれ、入力アンプ33−0〜33−3と、ラッチ回路34−0〜34−3と、デマルチプレクサ(DEMUX)35−0〜35−3と、CRU36−0〜36−3と、を有する。4つの送信回路14−0〜14−3は、4つのレーンから4ビットパラレルデータを受信し、受信したデータをそれぞれデマルチプレクスして、コア部38に出力する。CRU36−0〜36−3はそれぞれ、取り込んだデータのバウンダリ位相を追跡し、図1でCで示したタイミングで入力データを取り込むように、PLL37から供給される共通の受信クロックを位相調整してラッチ回路34−0〜34−3に供給する。送信機、レーンおよび受信機を含めた経路の特性はレーンごとに異なるので、4つの受信回路32−0〜32−3にそれぞれCRU36−0〜36−3を設けて、受信回路ごとにバウンダリ位相の追跡を行う。
図3は、CDR(Clock Data Recovery)を行うCRUの構成と動作を説明する図であり、(A)が回路構成を示すブロック図であり、(B)から(E)が動作を説明するタイムチャートである。
CDR36は、位相検出器(PD)41と、バッファ42および43と、加算器44と、レジスタ(REG)45と、加算器46と、レジスタ(REG)46と、移相器48と、バウンダリ用ラッチ回路39と、を有する。なお、図示の関係で、CDR36は、バウンダリ用ラッチ回路39を含まれないように示しているが、含むものとする。
データ用ラッチ回路34とバウンダリ用ラッチ回路39には、移相器48の出力する180°移相が異なるクロックが供給され、入力データをラッチする。したがって、ここでは、受信クロックの1周期に入力データをラッチする2×オーバーサンプリングが行われる。
図3の(B)に示すように、理想的な状態では、データ用ラッチ回路34には実線で示すタイミングで立上るクロック(0°)が、バウンダリ用ラッチ回路39には破線の矢印で示すタイミングで立上るクロック(180°)が供給される。CDRの追従が外れると、図3の(C)に示すように、理想的な状態からずれ、このクロックでラッチすると、正しい入力データが取り込めない。
図3の(D)に示すように、理想的な状態から遅れると、データ用ラッチ回路34のラッチした第1データと、その次のバウンダリ用ラッチ回路39のラッチした第2データと、さらに次にデータ用ラッチ回路34のラッチした第3データの列は“011”となる。次のバウンダリ用ラッチ回路39のラッチしたデータを飛ばして、同様に第1から第3のデータの列をラッチすると、“011”となる。隣接するこれらのデータの排他的論理和(EXOR)を取ると“100”となる。
図3の(E)に示すように、理想的な状態から進むと、データ用ラッチ回路34のラッチした第1データと、その次のバウンダリ用ラッチ回路39のラッチした第2データと、さらに次にデータ用ラッチ回路34のラッチした第3データの列は“110”となる。次のバウンダリ用ラッチ回路39のラッチしたデータを飛ばして、同様に第1から第3のデータの列をラッチすると、“110”となる。隣接するこれらのデータの排他的論理和(EXOR)を取ると“001”となる。
以上のように、データ用ラッチ回路34とバウンダリ用ラッチ回路39で連続してラッチした値を論理演算することにより、理想的な状態から遅れているかまたは進んでいるかが判明する。
PD41は、データ用ラッチ回路34とバウンダリ用ラッチ回路39の出力するデータで上記の演算処理を行い、理想的な状態から遅れているかまたは進んでいるかを判定し、対応する信号を出力する。
加算器44にはREG45の出力がフィードバックされて加算され、積分器を形成する。この積分器に、遅れているか進んでいるかを示すPD41の出力データに係数G1を乗じた値を加えることにより、周波数追跡用積分器として機能する。
加算器46にはREG47の出力がフィードバックされて加算され、積分器を形成する。この積分器に、REG45の出力する周波数差を示すデータと、PD41の出力データに係数G2を乗じた値と、を加えることにより、位相数追跡用積分器として機能し、バウンダリおよびその中間に追従するための位相コードを生成する。
移相器48は、受信クロックを位相コード分ずらして、バウンダリおよびその中間に追従する調整済クロックを生成し、データ用ラッチ回路34およびバウンダリ用ラッチ回路39に供給する。データ用ラッチ回路34に供給する調整済クロックは、バウンダリの中間で立上り、バウンダリ用ラッチ回路39に供給する調整済クロックは、バウンダリで立上るクロックであり、位相が180°ずれている。
以上のようにして、受信データからバウンダリに追従し、バウンダリの中間で入力データを取り込むためのCDR機能が実現される。CRUについては広く知られているので、これ以上の説明は省略する。
図4は、アイ開口モニタ機能を説明する図であり、(A)がスイープ動作を説明し、(B)がアイ開口モニタ機能を有するCRUの回路構成を示すブロック図である。
前述のように、アイ開口モニタ機能を実現するには、CDR機能により入力データのバウンダリに追従しながら、バウンダリに対してずらす位相を変化させながら入力データを取り込み、そのBER(ビットエラーレート)を計算する。BERの計算には、多数回の入力データの多数回の取り込みが必要である。
図4の(A)では、破線の矢印がバウンダリを示し、実線の矢印がバウンダリに対して少し進んで位相で入力データを取り込むタイミングを示す。図4の(B)では、バウンダリに対して大きく進んで位相で入力データを取り込むタイミングを示す。図4の(A)から(B)まで、実線の矢印の位相を徐々に変えながら、BERを計算する。
アイ開口モニタ機能を実現するには、各受信回路に、データ用ラッチ回路、バウンダリ用ラッチ回路およびCRUをもう1組設け、データ用ラッチ回路に供給する調整済クロックの位相をずらすようにすることが考えられる。しかし、CRUは大規模な回路であり、ハードウェアコストが高くなるため難しい。
そこで、アイ開口モニタ時には、通常の受信動作を行わないので、通常動作時にCDR機能を行うCRUを利用することが考えられる。
図4の(C)は、通常動作時にCDR機能を行うCRUを利用してアイ開口モニタ機能を実現する受信回路の構成を示すブロック図である。図示のように、図3の(A)に加算器49と、移相器50と、を加えた構成を有し、他は同じである。
加算器49は、REG47の出力する位相コードと外部(例えばコア部38のいずれかのCPU)から入力する位相オフセットコードを加算して、移相器50に出力する。移相器50は、受信クロックを、加算器49の出力するコード分、すなわち位相コードと位相オフセットコードの和の分ずらした調整済クロックを生成し、データ用ラッチ回路34に供給する。位相オフセットコードを変更することにより、バウンダリに追従しながら、データ用ラッチ回路34に任意の位相でデータを取り込ませることができる。
以上のように、移相器を追加することにより、CRUを利用してアイ開口モニタ機能を実現することができるが、移相器の追加搭載はハードウェアコストが高く、また、2つの移相器のばらつきにより正しくアイ開口モニタできない可能性がある。さらに、通常動作時もこのばらつきにより、CDR機能自体が劣化する可能性がある。
以下、実施形態を説明する。
第1実施形態の通信システムは、図2に示した通信システムと同様の構成を有し、受信機31の複数の受信回路32−0〜32−3のCRU36−0〜36−3の構成が異なることと、BERTを有することが異なり、他は同じである。
図5は、第1実施形態の受信機の構成を示すブロック図である。
第1実施形態の受信機は、複数の受信回路32−0〜32−3を有する。受信回路32−0および32−1はそれぞれ、入力アンプ33−0および33−1と、データ用ラッチ回路34−0および34−1と、DEMUX35−0および35−1と、CRU36−0および36−1と、BERT70−0および70−1を有する。BERT70−0および70−1は、アイ開口モニタ時に、ビットエラーレート(BER)を計算する。BERTについては知られているので、説明は省略する。
CDR36−0および36−1は、図3の(A)と同様に、PD41−0および41−1と、バッファ42−0、42−1、43−0および43−1と、加算器44−0および44−1と、REG45−0および45−1と、を有する。さらに、CDR36−0および36−1は、加算器46−0および46−1と、REG47−0および47−1と、スイッチ61−0および61−1と、加算器62−0および62−1と、移相器48−0および48−1と、を有する。また、CDR36−0および36−1は、バウンダリ用ラッチ回路39−0および39−1も含む。したがって、第1実施形態のCDR36−0および36−1は、スイッチ61−0および61−1と、加算器62−0および62−1と、が加えられたことが、図3の(A)の構成と異なり、他は同じである。なお、図示は省略しているが、受信回路32−2および32−3もそれぞれ受信回路32−0および32−1と同様の構成を有する。
CDR36−1のREG47−1の出力する位相コード(RX1の位相コード)は、CDR36−0のスイッチ61−0の一端子に入力する。CDR36−0のスイッチ61−0は、REG47−0の出力する位相コード(RX0の位相コード)と、CDR36−1のREG47−1の出力する位相コード(RX1の位相コード)の一方を選択する。加算器62−0は、スイッチ61−0の選択した位相コードに、位相オフセットコードを加算して移相器48−0に出力する。移相器48−0は、PLL37からの受信クロックを加算器62−0から出力された位相コード分ずらしてデータ用ラッチ回路34−0およびバウンダリ用ラッチ回路39−0に供給する。
スイッチ61−0は、受信回路32−0の通常動作時にはREG47−0の出力する位相コード(RX0の位相コード)を、受信回路32−0のアイ開口モニタ時にはCDR36−1のREG47−1の出力する位相コード(RX1の位相コード)を選択する。したがって、通常動作時には、図3の(A)で説明したCDR機能が実現される。一方、アイ開口モニタ時には、受信回路32−1は通常動作しており、RX1の位相コードは、受信回路32−1の入力データのバウンダリに追従するコードである。したがって、CDR36−0は、RX1の位相コードにしたがってバウンダリに追従すると共に、位相オフセットコードを変化させることにより、バウンダリに対して任意の位相で立上る調整済クロックをデータ用ラッチ回路34−0に供給する。これに応じて、データ用ラッチ回路34−0は、受信回路32−0に入力する入力データを任意の位相でラッチする。これを多数回行ってBERを計算し、位相オフセットコードを変化させて位相をスイープすれば、受信回路32−0のアイ開口をモニタできる。なお、アイ開口モニタ時には、バウンダリ用ラッチ回路39−0のラッチしたデータはCDRに使用されないので、移相器48−0からバウンダリ用ラッチ回路39−0にはどのようなクロックを供給してもよい。言い換えれば、移相器48−0は、加算器62−0から出力された位相コードに応じて、通常動作時と同様にバウンダリ用ラッチ回路39−0に供給するクロックを生成すればよい。
図1に示すように、送信側にはクロック源(例えば水晶発振器)10が、受信側にはクロック源30が、それぞれ設けられ、PLL12が送信クロックを、PLL37が受信クロックを生成する。クロック源10および30の発振周波数は完全に同一ではなく、PLLは、一般的に位相ノイズ、または周波数揺らぎを持っている。しかし、4つの送信回路14−0〜14−3は、同じ揺らぎで動作し、4つの受信回路32−0〜32−3も同じ揺らぎで動作する。言い換えると、受信回路32−1(RX1)で抽出されるTX1のクロック成分は、受信回路32−0(RX0)で抽出されるTX0のクロック成分に等しい。第1実施形態では、これを利用して、RX1のCRU36−1によって生成される位相コードをRX0に伝達し、その位相コードに対してオフセットを加算することにより、RX0はTX0の動作に追従(CDR)しながら、アイ開口を測定する。
CDR36−1のスイッチ61−1の一端子には、CDR36−2の位相コード(RX2の位相コード)が入力する。受信回路32−1のアイ開口モニタ時には、受信回路32−2は通常動作しており、スイッチ61−1はCDR36−2の位相コード(RX2の位相コード)を選択する。したがって、CDR36−1は、RX2の位相コードにしたがってバウンダリに追従すると共に、位相オフセットコードを変化させることにより、バウンダリに対して任意の位相で立上る調整済クロックをデータ用ラッチ回路34−1に供給する。これに応じて、データ用ラッチ回路34−1は、受信回路32−1に入力する入力データを任意の位相でラッチする。これを多数回行ってBERを計算し、位相オフセットコードを変化させて位相をスイープすれば、受信回路32−1のアイ開口をモニタできる。以上の動作は、受信回路32−2および32−3についても同様であり、受信回路32−2はアイ開口モニタ時にはRX3の位相コードの供給を受け、受信回路32−3はアイ開口モニタ時にはRX0の位相コードの供給を受ける。
図5の第1実施形態では、受信回路32−0はアイ開口モニタ時には受信回路32−1からRX1の位相コードの供給を受け、受信回路32−1はアイ開口モニタ時には受信回路32−2からRX2の位相コードの供給を受ける。さらに、受信回路32−2はアイ開口モニタ時には受信回路32−3からRX3の位相コードの供給を受け、受信回路32−3はアイ開口モニタ時には受信回路32−0からRX0の位相コードの供給を受ける。受信回路32−2のアイ開口モニタ動作は、1つ順に行ってもよいが、すべての受信回路のアイ開口モニタ動作を終了するには長時間を要する。そこで、偶数番目の受信回路32−0および32−2のアイ開口モニタ動作を行う時には、奇数番目の受信回路32−1および32−3を通常動作させる。そして、奇数番目の受信回路32−1および32−3のアイ開口モニタ動作を行う時には、偶数番目の受信回路32−0および32−2を通常動作させる。これにより、同時に2つの受信回路のアイ開口モニタ動作を行え、2回のアイ開口モニタ動作を行えばよい。レーン数が増加しても同様であり、2回のアイ開口モニタ動作を行えば、すべての受信回路のアイ開口モニタ動作が終了する。この場合、アイ開口モニタ動作を行っている受信回路に、同じ位相オフセットコードを共通に供給すればよい。
第1実施形態では、複数の受信回路の1つのCDUは、アイ開口モニタ動作には、他の通常動作する受信回路から位相コードの供給を受ける。この関係については各種の変形例があり得る。以下、その変形例を説明する。
図6は、複数の受信回路間での位相コードの供給関係の1つの変形例を示す図である。
図6の変形例では、N個の受信回路32−0〜32−N−1があり、隣接する2つの受信回路を組みとし、各組の2つの受信回路間で互いに位相コード(クロック情報)を供給する。この変形例では、位相コードを供給する信号線は、物理的に隣接している受信回路間に設ければよく、信号線を短くできる。
図6の変形例におけるアイ開口モニタ動作の実行シーケンスは、図5の場合と同じであり、各組の一方をアイ開口モニタ動作状態に、他方を通常動作状態にして、一方のアイ開口モニタ動作を実行する。次に、各組の他方をアイ開口モニタ動作状態に、一方を通常動作状態にして、他方のアイ開口モニタ動作を実行すれば、2回のアイ開口モニタ動作ですべての受信回路のアイ開口モニタ動作が終了する。
図7は、複数の受信回路間での位相コードの供給関係の別の変形例を示す図である。
図7の別の変形例では、N個の受信回路32−0〜32−N−1のうちの1つ(ここでは受信回路32−N−1)から、残りのN−1個の受信回路32−0〜32−N−2に位相コード(クロック情報)を供給する。そして、残りのN−1個の受信回路32−0〜32−N−2のうちの1つ(ここでは受信回路32−N−2)から、受信回路32−N−1に位相コード(クロック情報)を供給する。
図7の別の変形例におけるアイ開口モニタ動作の実行シーケンスは、図5の場合と同じである。受信回路32−0〜32−N−2をアイ開口モニタ動作状態に、受信回路32−N−1を通常動作状態にして、受信回路32−0〜32−N−2のアイ開口モニタ動作を実行する。次に、受信回路32−N−1をアイ開口モニタ動作状態に、受信回路32−N−2を通常動作状態にして、受信回路32−N−1のアイ開口モニタ動作を実行すれば、2回のアイ開口モニタ動作ですべての受信回路のアイ開口モニタ動作が終了する。
図8は、第2実施形態の受信機の構成を示すブロック図である。
第2実施形態の通信システムは、第1実施形態の通信システムと同様の構成を有し、受信機31の入力部分に、入力データの経路を切り替えるスイッチ81−0〜81−3を設けたことが異なり、他は同じである。
受信回路32−0〜32−3のそれぞれの入口に設けたスイッチ81−0〜81−3により、受信回路32−0には、TX0、TX1およびTX3のいずれかからの送信データが入力するように選択できる。同様に、受信回路32−1には、TX0、TX1およびTX2の送信データが、受信回路32−2には、TX1、TX2およびTX3の送信データが、受信回路32−3には、TX2、TX3およびTX0の送信データが入力するように選択できる。
例えば、図8に示すように、受信回路32−0のアイ開口モニタ動作には、受信回路32−1に、受信回路32−0と同じ入力データが入力するようにスイッチ81−0を設定する。これにより、受信回路32−1は、受信回路32−0に入力する入力データと同じ入力データを使用して、CDU36−1のクロック抽出機能を使って、追従用の位相コードを生成し、それを受信回路32−0に供給する。したがって、受信回路32−0は、実際の動作時に使用する同じレーンを伝送された入力データを使用してアイ開口モニタ動作を行うことになり、より正確なアイ開口モニタが可能である。以上のことは、他の受信回路32−1〜32−3についても同様である。
ただし、厳密には、TX0からRX0とTX1からRX1の2つのレーンの配線長(電気長)は必ず異なるので、RX0とRX1に入力されるデータには位相差がある。しかし、アイ開口モニタの機能自体が位相をスイープし、BERを測定するものなので、この位相差は問題とはならない。
上記のように、アイ開口モニタでは、入力データのBERを測定するが、小さな値のBERを測定する場合には、長時間の測定が必要である。例えば10Gbpsのインタフェースで、BER=10-15を測定しようとした場合、100,000秒の時間が必要である。送信機と受信機の間には、パッケージやPCB(プリント回路基板)等で構成された伝送線路が存在し、これらはその時の温度により、伝送遅延の特性が変化する。このことは、RX0に入力される信号とRX1に入力される信号の位相が時間に依存して変化することを意味する。これにより、同じオフセットコードを使ってBERを測定している間でも、入力信号の取得したい位相からずれてしまうことが考えられ、正しいアイ開口が測定できない。
図9は、時間経過によるRX0とRX1の間の位相ずれの発生を説明する図であり、(A)が初期のRX0とRX1におけるデータ用ラッチクロックとバウンダリ用ラッチクロックの位相関係の例を示し、(B)が長時間経過後の例を示す。
図9の(A)に示すように、RX0とRX1において、バウンダリ用ラッチクロックの位相は同じであり、RX1において、データ用ラッチクロックは隣接するバウンダリ用ラッチクロックの中間(180°進んでいる)に位置している。RX0において、データ用ラッチクロックは、バウンダリ用ラッチクロックより100°程度進んでいる。RX0におけるデータ用ラッチクロックはスイープするが、1つの位相におけるBERを測定する間は一定である。
上記のように、各種の変動要因により、位相はずれるが、CDR機能により、RX1において、バウンダリ用ラッチクロックはバウンダリ示し、データ用ラッチクロックは180°進んでいる。一方、RX0においては、CDR機能が働いていないため、ずれが発生し、図示のように、バウンダリ用ラッチクロックおよびデータ用ラッチクロックは両方とも遅れる。なお、上記のように、バウンダリ用ラッチクロックは使用しないので、遅れても問題はない。データ用ラッチクロックが遅れると、データを取り込む位相(サンプリング位相)が変化し、正しいBERが測定できなくなる。
図10は、第3実施形態の受信機の構成を示すブロック図である。
第3実施形態の通信システムは、第1実施形態の通信システムと同様の構成を有し、受信機31において、受信回路32−0〜32−3に対応して、差計算部90−0〜90−3と、加算器91−0および91−3と、を設けたことが異なる。さらに、受信回路32−0のREG45−0および47−0は、受信回路32−1のREG45−1および47−1から、保持しているデータをコピーできるようになっている。これは、他の受信回路についても同様であり、受信回路32−1は受信回路32−2をコピーし、受信回路32−2は受信回路32−3をコピーし、受信回路32−3は受信回路32−0をコピーする。他は、第1実施形態と同じである。なお、図10では、図示の関係で、受信回路32−0および32−1と、差計算部90−0と、加算器91−0と、を示しており、他は図示を省略している。また、図10では、差計算部90−0および加算器91−0は、受信回路32−0の外部に設けられているが、受信回路32−0に対応して設けられ、受信回路32−0に含まれる。
差計算部90−0は、受信回路32−0のアイ開口モニタ動作を行う前に、受信回路32−0および32−1が通常動作を行い、REG47−0が出力する位相コードとREG47−1が出力する位相コードの差を計算して保持する。加算器91−0は、アイ開口モニタ動作を行う時には、位相オフセットデータに、差計算部90−0が出力するREG47−0が出力する位相コード(RX0の位相コード)とREG47−1が出力する位相コード(RX1の位相コード)の和を出力する。なお、加算器91−0は、通常動作時には、ゼロのコードを出力するように構成されている。
図11は、第3実施形態の受信機におけるアイ開口モニタ動作を示すフローチャートである。受信回路32−1を通常動作状態にして、受信回路32−0のアイ開口モニタ動作を行う。ここでは、受信回路32−0のアイ開口モニタ動作についてのみ説明するが、他の受信回路のアイ開口モニタ動作についても同様であり、第1実施形態で説明したように、複数の受信回路のアイ開口モニタ動作を並列に行ってもよい。
図12は、位相差検出モード時の、受信回路32−0の動作スイッチ61−0および受信回路32−1の動作スイッチ61−1の状態を示す。この時、受信回路32−0および受信回路32−1に供給される位相オフセットコードは共にゼロである。
ステップS11では、通常動作を行う。通常動作は、図12に示すようなスイッチの状態で行われる。
ステップS12で、アイ開口測定(モニタ)を開始する。
ステップS13で、位相差検出モードに設定する。このモードでは、図12に示すような、位相差検出モード時のスイッチの状態に設定し受信動作を繰り返し、REG47−0およびREG47−1が位相コードを保持する状態にする。そして、差計算部90−0が、REG47−0およびREG47−1に保持された位相コードの差を計算して、保持する差を更新する。さらに、アイ開口を測定する位相を設定する。位相の設定は、1周期をM等分し、位相オフセットコードをm(0<m≦Mの整数)番目の位相に対応するコードに設定する。なお、mの値はレジスタに記憶されている。
ステップS14では、アイ開口測定モードに設定する。このモードでは、動作スイッチ61−0および動作スイッチ61−1を、図10に示すような状態に設定し、受信回路32−0のアイ開口を測定する(BERを計算する)ための受信動作(入力データの取り込み)を繰り返す。
ステップS15では、受信動作(入力データの取り込み)回数が、あらかじめ設定されている評価するレベルのBERを計算するのに十分な回数である「比較Bit数1」を超えたかを判定する。超えていればステップS18に進み、超えていなければステップS16に進む。
ステップS16では、連続して行っている受信動作(入力データの取り込み)回数が、あらかじめ設定されている受信回路32−0と32−1の位相ずれが許容レベルを超える回数である「比較Bit数2」を超えたかを判定する。超えていればステップS17に進み、超えていなければステップS13に戻る。
ステップS17では、図12に示すようなスイッチの状態にして、位相差検出モードに復帰し、ステップS13に進む。
ここで、アイ開口測定モードでは、受信回路32−0(RX0)のCDR機能はフィードバックがかからない状態である。そのため、データ用ラッチ回路34−0およびバウンダリ用ラッチ回路39−0の出力を使用したPD42−0の出力が偏り、位相追従用REG47−0および周波数追従用REGがオーバーフローする。
図13は、復帰時のデータ用ラッチクロック(実線の矢印)およびバウンダリ用ラッチクロック(破線の矢印)の立ち上りタイミングの例を示す図である。バウンダリ用ラッチクロックの立ち上りタイミングは、バウンダリを示すように制御される必要があるが、図13ではずれている。
したがって、図13の状態で位相差検出モードに復帰しても、CDR機能が正常に動作せず、正常に動作するまで長時間を要する。そこで、位相差検出モード復帰時には、受信回路32−0のREG45−0および47−0は、受信回路32−1のREG45−1および47−1から、保持しているデータをコピーする。これにより、1次フィルタによる収束になるので、CDR機能が働いた状態への復帰が高速になる。
以上の処理により、「比較Bit数1」が「比較Bit数2」より大きく、2つの受信回路間のずれのために連続して正しい受信動作が行える回数が、BER計算に必要なデータ数に満たない場合でも、差を更新することにより必要なデータ数が得られる。
図11のフローチャートに戻り、ステップS18では、「比較Bit数1」を超えた回数の受信動作で得た入力データからBERを計算し、m(すなわち測定した位相)に対応づけて保存する。
ステップS19では、mがM以上であるか判定し、M以上でなければmを1増加させてステップS13に戻り、M以上であればステップS20に進む。
ステップS20では、図12に示すようなスイッチの状態にして、位相差検出モードに復帰し、ステップS13に進む。位相差検出モードに復帰する場合には、上記と同様の動作を行う。
ステップS21では、CRUが入力データに追従できる状態になり、通常動作に戻る。
以上説明した第1から第3実施形態では、複数のレーンを有し、受信回路ごとにCDR機能が設けられた通信システムで、簡単な回路構成で、各受信回路のアイ開口モニタが実現される。追加する回路はスイッチと加算器のみであり、ハードウェアコストの増加は無視できる程度である。
さらに、データ用ラッチクロックおよびバウンダリ用ラッチクロックを生成する移相器を分割する必要がないため、2個の移相器を設けた場合の移相器のばらつきによるCDR特性の劣化が無い。
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものである。特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
以下、実施形態に関し、更に以下の付記を開示する。
(付記1)
複数のレーンを有する通信経路と、
共通の送信クロック源からの送信クロックにしたがって、前記複数のレーンのそれぞれにデータを出力する複数の送信回路を有する送信機と、
前記複数のレーンから、送信されたデータをそれぞれ受信する複数の受信回路を有する受信機と、を備える通信システムであって、
前記複数の受信回路のそれぞれは、
受信したデータから自クロック情報を抽出するクロックデータ再生回路と、
前記自クロック情報と、前記複数の受信回路の他の受信回路からの前記自クロック情報である他クロック情報と、のいずれか一方を選択するクロック情報切替回路と、
共通の受信クロック源からの受信クロックを、前記クロック情報切替回路の選択したクロック情報にしたがって位相調整して調整済クロックを生成する移相器と、
前記調整済クロックで、送信されたデータを取り込む入力回路と、を備え、
前記クロック情報切替回路は、通常動作時には前記自クロック情報を選択し、アイ開口測定時には前記他クロック情報を選択することを特徴とする通信システム。
(付記2)
前記移相器は、アイ開口測定時には、前記他クロック情報と、スイープ位置に応じて変化する位相オフセット情報と、を合わせた情報にしたがって前記受信クロックを位相調整する付記1に記載の通信システム。
(付記3)
前記複数の受信回路は、一方に隣接する受信回路から他クロック情報を受け、他方に隣接する受信回路に自クロック情報を他クロック情報として供給し、前記複数の受信回路の一方の端の受信回路は、他方の端の受信回路から他クロック情報を受け、
アイ開口測定モードの第1モードでは、前記複数の受信回路の奇数番目の受信回路をアイ開口測定状態に、偶数番目の受信回路を通常動作状態にして前記奇数番目の受信回路のアイ開口測定を実行し、
第2モードでは、前記複数の受信回路の偶数番目の受信回路をアイ開口測定状態に、奇数番目の受信回路を通常動作状態にして前記偶数番目の受信回路のアイ開口測定を実行する付記2に記載の通信システム。
(付記4)
前記複数の受信回路は、隣接する2つの受信回路を組みとし、各組の2つの受信回路は、自クロック情報を他クロック情報として互いに供給し、
アイ開口測定モードの第1モードでは、各組の2つの受信回路の一方をアイ開口測定状態に、他方を通常動作状態にして前記一方の受信回路のアイ開口測定を実行し、
第2モードでは、各組の2つの受信回路の他方をアイ開口測定状態に、一方を通常動作状態にして前記他方の受信回路のアイ開口測定を実行する付記2に記載の通信システム。
(付記5)
前記複数の受信回路は、1つのベース受信回路から自クロック情報を他クロック情報として残りの受信回路に供給し、前記残りの受信回路のいずれか1つから自クロック情報を他クロック情報として前記ベース受信回路に供給し、
アイ開口測定モードの第1モードでは、前記残りの受信回路をアイ開口測定状態に、前記ベース受信回路を通常動作状態にして前記残りの受信回路のアイ開口測定を実行し、
第2モードでは、前記ベース受信回路をアイ開口測定状態に、前記残りの受信回路のいずれか1つを通常動作状態にして前記ベース受信回路のアイ開口測定を実行する付記2に記載の通信システム。
(付記6)
アイ開口測定モード時、前記送信機は、アイ開口測定を行う前記受信回路に擬似ランダムパターンのデータを送信する付記2から5のいずれか1項に記載の通信システム。
(付記7)
前記受信機は、前記複数の受信回路のそれぞれに入力するデータを、前記複数のレーンから選択する選択回路を備え、
アイ開口測定モード時、自クロック情報を供給する受信回路と、前記自クロック情報を他クロック情報として受ける受信回路に、同一のレーンで伝送されたデータが入力する付記2から6のいずれか1項に記載の通信システム。
(付記8)
前記複数の受信回路のそれぞれは、通常動作で生成した自クロック情報と、他クロック情報との差を計算して保持する差計算回路を備え、
前記複数の受信回路は、通常動作で自クロック情報を生成した後、アイ開口測定モードに入り、前記移相器は、前記他クロック情報、前記位相オフセット情報および前記差計算回路で計算した自クロック情報と他クロック情報との差を合わせた情報にしたがって前記受信クロックを位相調整する付記2から7のいずれか1項に記載の通信システム。
(付記9)
前記複数の受信回路のそれぞれの前記クロックデータ再生回路は、
前記自クロック情報を抽出する差分データ計算して保持する差分計算保持部を、備え、
前記アイ開口測定モードから通常動作に戻る時には、前記アイ開口測定モード時に前記他クロック情報を供給した他の受信回路の前記差分計算保持部に保持されている前記差分データをコピーし、コピーした前記差分データから自クロック情報の生成を再開する付記8に記載の通信システム。
(付記10)
複数のレーンを介して、共通の送信クロック源からの送信クロックにしたがってそれぞれ送信されたデータを受信する複数の受信回路を有する受信機であって、
前記複数の受信回路のそれぞれは、
受信したデータから自クロック情報を抽出するクロックデータ再生回路と、
前記自クロック情報と、前記複数の受信回路の他の受信回路からの前記クロック情報である他クロック情報と、のいずれか一方を選択するクロック情報切替回路と、
共通の受信クロック源からの受信クロックを、前記クロック情報切替回路の選択したクロック情報にしたがって位相調整して調整済クロックを生成する移相器と、
前記調整済クロックで、送信されたデータを取り込む入力回路と、を備え、
前記クロック情報切替回路は、通常動作時には前記自クロック情報を選択し、アイ開口測定時には前記他クロック情報を選択することを特徴とする受信機。
(付記11)
前記移相器は、アイ開口測定時には、前記他クロック情報と、スイープ位置に応じて変化する位相オフセット情報と、を合わせた情報にしたがって前記受信クロックを位相調整する付記10に記載の受信機。
(付記12)
前記複数の受信回路は、一方に隣接する受信回路から他クロック情報を受け、他方に隣接する受信回路に自クロック情報を他クロック情報として供給し、前記複数の受信回路の一方の端の受信回路は、他方の端の受信回路から他クロック情報を受け、
アイ開口測定モードの第1モードでは、前記複数の受信回路の奇数番目の受信回路をアイ開口測定状態に、偶数番目の受信回路を通常動作状態にして前記奇数番目の受信回路のアイ開口測定を実行し、
第2モードでは、前記複数の受信回路の偶数番目の受信回路をアイ開口測定状態に、奇数番目の受信回路を通常動作状態にして前記偶数番目の受信回路のアイ開口測定を実行する付記11に記載の受信機。
(付記13)
前記複数の受信回路は、隣接する2つの受信回路を組みとし、各組の2つの受信回路は、自クロック情報を他クロック情報として互いに供給し、
アイ開口測定モードの第1モードでは、各組の2つの受信回路の一方をアイ開口測定状態に、他方を通常動作状態にして前記一方の受信回路のアイ開口測定を実行し、
第2モードでは、各組の2つの受信回路の他方をアイ開口測定状態に、一方を通常動作状態にして前記他方の受信回路のアイ開口測定を実行する付記11に記載の受信機。
(付記14)
前記複数の受信回路は、1つのベース受信回路から自クロック情報を他クロック情報として残りの受信回路に供給し、前記残りの受信回路のいずれか1つから自クロック情報を他クロック情報として前記ベース受信回路に供給し、
アイ開口測定モードの第1モードでは、前記残りの受信回路をアイ開口測定状態に、前記ベース受信回路を通常動作状態にして前記残りの受信回路のアイ開口測定を実行し、
第2モードでは、前記ベース受信回路をアイ開口測定状態に、前記残りの受信回路のいずれか1つを通常動作状態にして前記ベース受信回路のアイ開口測定を実行する付記11に記載の受信機。
(付記15)
アイ開口測定モード時、アイ開口測定を行う前記受信回路は、擬似ランダムパターンのデータを受信する付記11から14のいずれか1項に記載の受信機。
(付記16)
前記複数の受信回路のそれぞれに入力するデータを、前記複数のレーンから選択する選択回路を備え、
アイ開口測定モード時、自クロック情報を供給する受信回路と、前記自クロック情報を他クロック情報として受ける受信回路に、同一のレーンで伝送されたデータが入力する付記11から15のいずれか1項に記載の受信機。
(付記17)
前記複数の受信回路のそれぞれは、通常動作で生成した自クロック情報と、他クロック情報との差を計算して保持する差計算回路を備え、
前記複数の受信回路は、通常動作で自クロック情報を生成した後、アイ開口測定モードに入り、前記移相器は、前記他クロック情報、前記位相オフセット情報および前記差計算回路で計算した自クロック情報と他クロック情報との差を合わせた情報にしたがって前記受信クロックを位相調整する付記11から16のいずれか1項に記載の受信機。
(付記18)
前記複数の受信回路のそれぞれの前記クロックデータ再生回路は、
前記自クロック情報を抽出する差分データ計算して保持する差分計算保持部を、備え、
前記アイ開口測定モードから通常動作に戻る時には、前記アイ開口測定モード時に前記他クロック情報を供給した他の受信回路の前記差分計算保持部に保持されている前記差分データをコピーし、コピーした前記差分データから自クロック情報の生成を再開する付記17に記載の受信機。
(付記19)
複数のレーンを介して、共通の送信クロック源からの送信クロックにしたがってそれぞれ送信されたデータを受信する複数の受信回路のそれぞれのアイ開口を測定するアイ開口測定方法であって、
アイ開口を測定する受信回路でない他の受信回路を通常動作させて、受信したデータから自クロック情報を抽出させ、
前記アイ開口を測定する受信回路が、前記他の受信回路から前記自クロック情報を他クロック情報として受け、共通の受信クロック源からの受信クロックを、前記他クロック情報にしたがって位相調整して調整済クロックを生成し、
前記調整済クロックで、前記アイ開口を測定する受信回路に入力したデータを取り込み、
前記他クロック情報に位相オフセット情報を加えて前記調整済クロックとし、前記位相オフセット情報を変化させながら前記データの取り込みを繰り返し、
繰り返し取り込んだデータを統計処理してアイ開口情報を計算するアイ開口測定方法。
(付記20)
アイ開口を測定する前記受信回路は、擬似ランダムパターンのデータを受信する付記19に記載のアイ開口測定方法。
(付記21)
前記アイ開口の測定前に、アイ開口を測定する前記受信回路に通常動作を行わせて自クロック情報を生成させ、
前記アイ開口を測定する受信回路の前記自クロック情報と、前記他クロック情報との差を計算して保持し、
前記他クロック情報、前記位相オフセット情報および前記差を加えて前記調整済クロックとする付記19または20に記載のアイ開口測定方法。
(付記22)
前記アイ開口を測定する受信回路は、アイ開口の測定後通常動作に復帰する時には、前記アイ開口測定モード時に前記他クロック情報を供給した他の受信回路の前記他クロック情報に関係する差分データをコピーし、コピーした前記差分データから自クロック情報の生成を再開する付記21に記載のアイ開口測定方法。
11 送信機
21 通信経路
31 受信機
32−0〜32−3、32−N−1 受信回路(RX0−RX3)
34、34−0〜34−3 データ用ラッチ
35、35−0〜35−3 DEMUX
36、36−0〜36−3 CRU
39、39−0〜39−3 バウンダリ用ラッチ
61−0、61−1 スイッチ
62−0、62−1 加算器

Claims (10)

  1. 複数のレーンを有する通信経路と、
    共通の送信クロック源からの送信クロックにしたがって、前記複数のレーンのそれぞれにデータを出力する複数の送信回路を有する送信機と、
    前記複数のレーンから、送信されたデータをそれぞれ受信する複数の受信回路を有する受信機と、を備える通信システムであって、
    前記複数の受信回路のそれぞれは、
    受信したデータから自クロック情報を抽出するクロックデータ再生回路と、
    前記自クロック情報と、前記複数の受信回路の他の受信回路からの前記自クロック情報である他クロック情報と、のいずれか一方を選択するクロック情報切替回路と、
    共通の受信クロック源からの受信クロックを、前記クロック情報切替回路の選択したクロック情報にしたがって位相調整して調整済クロックを生成する移相器と、
    前記調整済クロックで、送信されたデータを取り込む入力回路と、を備え、
    前記クロック情報切替回路は、通常動作時には前記自クロック情報を選択し、アイ開口測定時には前記他クロック情報を選択することを特徴とする通信システム。
  2. 複数のレーンを介して、共通の送信クロック源からの送信クロックにしたがってそれぞれ送信されたデータを受信する複数の受信回路を有する受信機であって、
    前記複数の受信回路のそれぞれは、
    受信したデータから自クロック情報を抽出するクロックデータ再生回路と、
    前記自クロック情報と、前記複数の受信回路の他の受信回路からの前記クロック情報である他クロック情報と、のいずれか一方を選択するクロック情報切替回路と、
    共通の受信クロック源からの受信クロックを、前記クロック情報切替回路の選択したクロック情報にしたがって位相調整して調整済クロックを生成する移相器と、
    前記調整済クロックで、送信されたデータを取り込む入力回路と、を備え、
    前記クロック情報切替回路は、通常動作時には前記自クロック情報を選択し、アイ開口測定時には前記他クロック情報を選択することを特徴とする受信機。
  3. 前記移相器は、アイ開口測定時には、前記他クロック情報と、スイープ位置に応じて変化する位相オフセット情報と、を合わせた情報にしたがって前記受信クロックを位相調整する請求項2に記載の受信機。
  4. 前記複数の受信回路は、一方に隣接する受信回路から他クロック情報を受け、他方に隣接する受信回路に自クロック情報を他クロック情報として供給し、前記複数の受信回路の一方の端の受信回路は、他方の端の受信回路から他クロック情報を受け、
    アイ開口測定モードの第1モードでは、前記複数の受信回路の奇数番目の受信回路をアイ開口測定状態に、偶数番目の受信回路を通常動作状態にして前記奇数番目の受信回路のアイ開口測定を実行し、
    第2モードでは、前記複数の受信回路の偶数番目の受信回路をアイ開口測定状態に、奇数番目の受信回路を通常動作状態にして前記偶数番目の受信回路のアイ開口測定を実行する請求項3に記載の受信機。
  5. 前記複数の受信回路は、隣接する2つの受信回路を組みとし、各組の2つの受信回路は、自クロック情報を他クロック情報として互いに供給し、
    アイ開口測定モードの第1モードでは、各組の2つの受信回路の一方をアイ開口測定状態に、他方を通常動作状態にして前記一方の受信回路のアイ開口測定を実行し、
    第2モードでは、各組の2つの受信回路の他方をアイ開口測定状態に、一方を通常動作状態にして前記他方の受信回路のアイ開口測定を実行する請求項3に記載の受信機。
  6. 前記複数の受信回路は、1つのベース受信回路から自クロック情報を他クロック情報として残りの受信回路に供給し、前記残りの受信回路のいずれか1つから自クロック情報を他クロック情報として前記ベース受信回路に供給し、
    アイ開口測定モードの第1モードでは、前記残りの受信回路をアイ開口測定状態に、前記ベース受信回路を通常動作状態にして前記残りの受信回路のアイ開口測定を実行し、
    第2モードでは、前記ベース受信回路をアイ開口測定状態に、前記残りの受信回路のいずれか1つを通常動作状態にして前記ベース受信回路のアイ開口測定を実行する請求項3に記載の受信機。
  7. 前記複数の受信回路のそれぞれに入力するデータを、前記複数のレーンから選択する選択回路を備え、
    アイ開口測定モード時、自クロック情報を供給する受信回路と、前記自クロック情報を他クロック情報として受ける受信回路に、同一のレーンで伝送されたデータが入力する請求項2から6のいずれか1項に記載の受信機。
  8. 前記複数の受信回路のそれぞれは、通常動作で生成した自クロック情報と、他クロック情報との差を計算して保持する差計算回路を備え、
    前記複数の受信回路は、通常動作で自クロック情報を生成した後、アイ開口測定モードに入り、前記移相器は、前記他クロック情報、前記位相オフセット情報および前記差計算回路で計算した自クロック情報と他クロック情報との差を合わせた情報にしたがって前記受信クロックを位相調整する請求項2から7のいずれか1項に記載の受信機。
  9. 前記複数の受信回路のそれぞれの前記クロックデータ再生回路は、
    前記自クロック情報を抽出する差分データ計算して保持する差分計算保持部を、備え、
    前記アイ開口測定モードから通常動作に戻る時には、前記アイ開口測定モード時に前記他クロック情報を供給した他の受信回路の前記差分計算保持部に保持されている前記差分データをコピーし、コピーした前記差分データから自クロック情報の生成を再開する請求項8に記載の受信機。
  10. 複数のレーンを介して、共通の送信クロック源からの送信クロックにしたがってそれぞれ送信されたデータを受信する複数の受信回路のそれぞれのアイ開口を測定するアイ開口測定方法であって、
    アイ開口を測定する受信回路でない他の受信回路を通常動作させて、受信したデータから自クロック情報を抽出させ、
    前記アイ開口を測定する受信回路が、前記他の受信回路から前記自クロック情報を他クロック情報として受け、共通の受信クロック源からの受信クロックを、前記他クロック情報にしたがって位相調整して調整済クロックを生成し、
    前記調整済クロックで、前記アイ開口を測定する受信回路に入力したデータを取り込み、
    前記他クロック情報に位相オフセット情報を加えて前記調整済クロックとし、前記位相オフセット情報を変化させながら前記データの取り込みを繰り返し、
    繰り返し取り込んだデータを統計処理してアイ開口情報を計算するアイ開口測定方法。
JP2013240985A 2013-11-21 2013-11-21 通信システム、受信機およびアイ開口測定方法 Ceased JP2015103850A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013240985A JP2015103850A (ja) 2013-11-21 2013-11-21 通信システム、受信機およびアイ開口測定方法
US14/513,782 US9184904B2 (en) 2013-11-21 2014-10-14 Communication system, receiver, and eye-opening measuring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013240985A JP2015103850A (ja) 2013-11-21 2013-11-21 通信システム、受信機およびアイ開口測定方法

Publications (1)

Publication Number Publication Date
JP2015103850A true JP2015103850A (ja) 2015-06-04

Family

ID=53173301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013240985A Ceased JP2015103850A (ja) 2013-11-21 2013-11-21 通信システム、受信機およびアイ開口測定方法

Country Status (2)

Country Link
US (1) US9184904B2 (ja)
JP (1) JP2015103850A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9813173B2 (en) * 2014-10-06 2017-11-07 Schweitzer Engineering Laboratories, Inc. Time signal verification and distribution
CN109270979B (zh) * 2018-09-19 2020-02-07 西安电子工程研究所 一种降低无源数字移相器驱动电路驱动功率的方法
KR20220167947A (ko) 2021-06-15 2022-12-22 삼성전자주식회사 신호 수신 장치
CN116110336A (zh) 2021-11-11 2023-05-12 三星电子株式会社 显示驱动电路、包括其的显示设备以及操作其的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7099424B1 (en) * 2001-08-28 2006-08-29 Rambus Inc. Clock data recovery with selectable phase control
JP2008072319A (ja) * 2006-09-13 2008-03-27 Fujitsu Ltd 通信試験回路及び通信インタフェース回路並びに通信試験方法
JP2009212992A (ja) * 2008-03-06 2009-09-17 Hitachi Ltd 半導体集積回路装置及びアイ開口マージン評価方法
US20130294490A1 (en) * 2012-05-02 2013-11-07 Rambus Inc. Receiver clock test circuitry and related methods and apparatuses

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153712A (ja) 2002-10-31 2004-05-27 Thine Electronics Inc 受信装置
JP3995094B2 (ja) 2003-10-08 2007-10-24 日本電信電話株式会社 アイ開口モニタ
TW200620938A (en) * 2004-09-07 2006-06-16 Nec Electronics Corp Synchronization device and semiconductor device
JP4706885B2 (ja) 2007-03-30 2011-06-22 日本電気株式会社 クロック・データ再生回路およびその制御方法
JP5505208B2 (ja) 2010-08-31 2014-05-28 富士通株式会社 受信回路
US8804889B2 (en) * 2013-01-10 2014-08-12 Lsi Corporation Receiver with dual clock recovery circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7099424B1 (en) * 2001-08-28 2006-08-29 Rambus Inc. Clock data recovery with selectable phase control
JP2008072319A (ja) * 2006-09-13 2008-03-27 Fujitsu Ltd 通信試験回路及び通信インタフェース回路並びに通信試験方法
JP2009212992A (ja) * 2008-03-06 2009-09-17 Hitachi Ltd 半導体集積回路装置及びアイ開口マージン評価方法
US20130294490A1 (en) * 2012-05-02 2013-11-07 Rambus Inc. Receiver clock test circuitry and related methods and apparatuses

Also Published As

Publication number Publication date
US9184904B2 (en) 2015-11-10
US20150139375A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
EP2360488B1 (en) Integrated circuit having receiver jitter tolerance ("JTOL") measurement
TWI723006B (zh) 使用經校準、單一時脈來源同步串列器-解串列器協定之高速資料傳輸
KR102091302B1 (ko) 스큐가 있는 다중 레인 통신 링크에서의 타임스탬프 보정
JP2015505214A5 (ja)
US9829914B2 (en) Method for performing signal control of an electronic device, and associated apparatus
US20120017118A1 (en) Method and apparatus for testing an integrated circuit including an i/o interface
JP2015103850A (ja) 通信システム、受信機およびアイ開口測定方法
JP2008228083A (ja) 半導体集積回路
JP4940846B2 (ja) 通信試験回路及び通信インタフェース回路並びに通信試験方法
US20150043698A1 (en) Clock data recovery circuit
US8514920B2 (en) Methods and apparatus for pseudo asynchronous testing of receive path in serializer/deserializer devices
US8804887B2 (en) Transmission and receiving apparatus and method having different sending and receiving clocks
JP2011061350A (ja) 受信装置及びその受信方法
Oh et al. Hybrid statistical link simulation technique
JP4764814B2 (ja) 波形等化係数調整方法および回路、レシーバ回路、ならびに伝送装置
US9484967B1 (en) Method for duty cycle distortion detection through decision feedback equalizer taps
US20090207960A1 (en) Frame pulse signal latch circuit and phase adjustment method
US20060222131A1 (en) Method for sampling reverse data and a reverse data sampling circuit for performing the same
KR20180051200A (ko) 데이터 비트 동기화 및 정렬을 위한 송신기, 수신기 및 송수신 방법
TW201813315A (zh) 時脈校正方法、參考時脈產生方法、時脈校正電路以及參考時脈產生電路
TWI615700B (zh) 時脈校正方法、參考時脈產生方法、時脈校正電路以及參考時脈產生電路
KR101110114B1 (ko) 데이터 동기화 방법, 데이터 동기화 회로, 및 이를 포함하는 데이터 동기화 장치
JP4579872B2 (ja) 調歩同期式通信装置、調歩同期式通信方法
US9177087B1 (en) Methods and apparatus for generating short length patterns that induce inter-symbol interference
JP2013175832A (ja) 画像処理装置、信号伝達回路及び半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171212

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20180424