JP2015075588A - Planar optical waveguide substrate and optical module - Google Patents
Planar optical waveguide substrate and optical module Download PDFInfo
- Publication number
- JP2015075588A JP2015075588A JP2013211101A JP2013211101A JP2015075588A JP 2015075588 A JP2015075588 A JP 2015075588A JP 2013211101 A JP2013211101 A JP 2013211101A JP 2013211101 A JP2013211101 A JP 2013211101A JP 2015075588 A JP2015075588 A JP 2015075588A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- plc
- electrodes
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 87
- 230000003287 optical effect Effects 0.000 title claims abstract description 86
- 238000009429 electrical wiring Methods 0.000 claims abstract description 34
- 230000006378 damage Effects 0.000 abstract description 9
- 238000006073 displacement reaction Methods 0.000 abstract description 2
- 239000002245 particle Substances 0.000 description 39
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 239000010410 layer Substances 0.000 description 9
- 239000000835 fiber Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000013307 optical fiber Substances 0.000 description 5
- 238000003491 array Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Landscapes
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
Description
本発明は、平面光導波路を備える基板、および該基板を含む光モジュールに関する。 The present invention relates to a substrate including a planar optical waveguide and an optical module including the substrate.
近年、光通信の高速化および大容量化のために、ROADM(Reconfigurable Optical Add/Drop Multiplexer)技術が考案された。ROADMによる光ネットワークでは、波長多重伝送方式が用いられており、任意の波長の光信号を電気信号に変換せずに分岐および挿入することができる。また、ROADMによる光ネットワークでは、それぞれの波長の光信号の通るべき経路を変更する(又は新設する、廃止する)際に、接続工事等の作業を行わずに経路を変更、すなわち、再構成することが可能である(Reconfigurable)。 In recent years, ROADM (Reconfigurable Optical Add / Drop Multiplexer) technology has been devised to increase the speed and capacity of optical communications. In an optical network based on ROADM, a wavelength division multiplexing transmission system is used, and an optical signal having an arbitrary wavelength can be branched and inserted without being converted into an electric signal. In addition, in an optical network based on ROADM, when a route through which an optical signal of each wavelength passes is changed (or newly established or abolished), the route is changed without performing work such as connection work, that is, reconfiguration is performed. It is possible (Reconfigurable).
ROADMを実現するためには、ROADMネットワークとクライアント機器との間に設けられ、複数の波長の入出力が可能であり、かつ経路を変更可能なスイッチ装置(マルチキャストスイッチともいう)が必要となる。すなわち、ROADMで用いられるスイッチ装置は、クライアント機器から光信号の入力を受けてROADMネットワークの方路に挿入する機能(Add機能ともいう)と、ROADMネットワークの方路から分岐された光信号をクライアント機器に出力する機能(Drop機能ともいう)とを有しており、光信号の通る経路は、動的に変更可能である。本明細書では、スイッチ装置においてROADMネットワークの方路に接続可能な数を方路数といい、クライアント機器に接続可能な数を波長数という。 In order to realize ROADM, a switch device (also referred to as a multicast switch) that is provided between the ROADM network and the client device and that can input and output a plurality of wavelengths and that can change the path is required. That is, a switch device used in ROADM has a function of receiving an optical signal input from a client device and inserting it into a ROADM network path (also referred to as an Add function), and an optical signal branched from the ROADM network path as a client. It has a function of outputting to a device (also referred to as a Drop function), and the path through which the optical signal passes can be changed dynamically. In this specification, the number that can be connected to the route of the ROADM network in the switch device is called the number of routes, and the number that can be connected to the client device is called the number of wavelengths.
ROADMで用いられるスイッチ装置は、一般的に平面光導波路基板(PLC)を用いて作製され、チップ(基板)内に多数の光導波路を含んでおり、スイッチ装置が処理可能な方路数および波長数が増加するほどチップ内の光導波路の数が増加する。例えば、方路数8、波長数16のスイッチ装置は、1個のチップ上に設けられた8アレイの1×16光スプリッタと、4個のチップ上にそれぞれ設けられた4アレイの8×1光スイッチ(合計16アレイ)とを備え、該光スプリッタと該光スイッチとはそれぞれPLC内に形成される。特に光スイッチを有するPLCにおいては、光スプリッタに接続される側に32本もの光導波路が近接して配列されるとともに、光導波路の近傍には光信号の経路選択を行うためのヒータが設けられる。さらに各ヒータは光スイッチを有するPLC内に設けられる電気配線を介して外部に接続される。近年、ROADMで用いられるスイッチ装置はより多くの方路数および波長数に対応するとともにサイズを小さくすることが求められており、それを実現するためには光スイッチを有するPLCに含まれる光導波路の数および電気配線の数を増加させると同時に、光導波路間および電気配線間のピッチを小さくすることが必要になる。 A switch device used in ROADM is generally manufactured using a planar optical waveguide substrate (PLC), and includes a number of optical waveguides in a chip (substrate). The number of paths and wavelengths that can be processed by the switch device. As the number increases, the number of optical waveguides in the chip increases. For example, a switch device having 8 routes and 16 wavelengths is composed of 8 arrays of 1 × 16 optical splitters provided on one chip and 4 arrays of 8 × 1 provided on four chips, respectively. The optical splitter (total 16 arrays) is provided, and the optical splitter and the optical switch are respectively formed in the PLC. In particular, in a PLC having an optical switch, as many as 32 optical waveguides are arranged close to each other on the side connected to the optical splitter, and a heater for selecting an optical signal path is provided in the vicinity of the optical waveguide. . Further, each heater is connected to the outside through electrical wiring provided in the PLC having the optical switch. In recent years, switching devices used in ROADMs have been required to support a larger number of paths and wavelengths and to be reduced in size, and in order to realize this, an optical waveguide included in a PLC having an optical switch. It is necessary to reduce the pitch between the optical waveguides and between the electrical wirings at the same time as increasing the number of electrical wirings and the number of electrical wirings.
従来では、光スイッチを有するPLCと、該PLC中の電気配線を外部に接続するための配線板との間を導電性ワイヤによって接続(ワイヤボンディングともいう)し、該配線板を介して制御部等に接続を行っていた。しかしながら、特に光導波路の数が多い場合にワイヤボンディングでは接続作業が煩雑であり、導電性ワイヤの剥離の問題が起こるおそれがある。また、導電性ワイヤおよび配線板を配置するスペースを確保する必要があるため、PLCのサイズ低減の妨げとなる。 Conventionally, a PLC having an optical switch and a wiring board for connecting electrical wiring in the PLC to the outside are connected by a conductive wire (also referred to as wire bonding), and the control unit is connected via the wiring board. Etc. were connected. However, particularly when the number of optical waveguides is large, connection work is complicated in wire bonding, which may cause a problem of peeling of the conductive wires. Further, it is necessary to secure a space for arranging the conductive wires and the wiring board, which hinders a reduction in the size of the PLC.
ワイヤボンディングの代わりに、電気配線を有するフレキシブルプリント配線板(FPC)をPLCに直接接続(ダイレクトボンディングともいう)する方法を用いることができる。特許文献1は、PLC上の電極とFPC上の電極とをACFを用いて接続する技術を開示している。この場合には、FPCとPLCとの間に導電機能と接着機能との両方を有する異方性導電フィルム(ACF)を挟み込んで圧着することによって、FPCとPLCとを接続する。 Instead of wire bonding, a method of directly connecting a flexible printed wiring board (FPC) having electrical wiring to the PLC (also referred to as direct bonding) can be used. Patent Document 1 discloses a technique for connecting an electrode on a PLC and an electrode on an FPC using an ACF. In this case, the FPC and the PLC are connected by sandwiching and pressing an anisotropic conductive film (ACF) having both a conductive function and an adhesive function between the FPC and the PLC.
図9(a)は、特許文献1に記載のPLC10、FPC20およびACF30の接続構成を示す断面図である。PLC10は、基板12と、基板12を被覆する絶縁膜13とを備え、絶縁膜13中に設けられている開口部に電極11が設けられている。FPC20は、基板21と、基板21の表面に設けられている電極22を備える。ACF30は、フィルム状の接着剤31と、接着剤31中に混合されている導電性粒子32とを備える。PLC10の電極11とFPC20の電極22との位置を合わせ、PLC10とFPC20との間にACF30を挟み込み、PLC10とFPC20とを近付ける方向に圧力を加えることによって、PLC10とFPC20とを接着させるとともに導通させる。 FIG. 9A is a cross-sectional view illustrating a connection configuration of the PLC 10, the FPC 20, and the ACF 30 described in Patent Document 1. The PLC 10 includes a substrate 12 and an insulating film 13 that covers the substrate 12, and an electrode 11 is provided in an opening provided in the insulating film 13. The FPC 20 includes a substrate 21 and an electrode 22 provided on the surface of the substrate 21. The ACF 30 includes a film-like adhesive 31 and conductive particles 32 mixed in the adhesive 31. By aligning the positions of the electrode 11 of the PLC 10 and the electrode 22 of the FPC 20, sandwiching the ACF 30 between the PLC 10 and the FPC 20, and applying pressure in a direction in which the PLC 10 and the FPC 20 are brought close together, the PLC 10 and the FPC 20 are bonded and made conductive. .
特許文献1は、PLC10の電極11の幅WをFPC20の電極22の幅Lよりも大きくし、かつPLC10において電極11の上面を含む面に対する絶縁膜13の上面の高さd(上方向が正)についてd≧0にすることを開示している。このような構成により、PLC10とFPC20とが少しずれて位置する場合にも、電極22に絶縁膜13が干渉し、電極22と電極11とが導通不良が起こることを抑制することができる。 In Patent Document 1, the width W of the electrode 11 of the PLC 10 is made larger than the width L of the electrode 22 of the FPC 20, and the height d of the upper surface of the insulating film 13 relative to the surface including the upper surface of the electrode 11 in the PLC 10 is positive. ) For d ≧ 0. With such a configuration, even when the PLC 10 and the FPC 20 are slightly shifted from each other, it is possible to prevent the insulating film 13 from interfering with the electrode 22 to cause poor conduction between the electrode 22 and the electrode 11.
しかしながら、特許文献1に記載の技術では、PLC10とFPC20とが大きくずれた場合(例えば、幅Wから幅Lを減じた差よりも大きくずれた場合)には、導通不良等の問題が発生する。図9(b)は、dが0より大きい場合の接続部分の断面図である。このような構成において、PLC10とFPC20とが大きくずれて位置する場合には、電極11と電極22とが接触しない、電極11と電極22とが斜めに接触して経時的に導通不良が起こる、また絶縁膜13に電極22から圧力が与えられて破壊される等の問題が発生するおそれがある。この問題を防ぐために幅Wから幅Lを減じた差を大きくすることが考えられるが、上述のようにPLC10のサイズを小さくすることが求められているため、電極11の幅Wを大きくすることは望ましくない。また、FPC20の電極22の幅Lを小さくすることには製造上の限界がある。 However, in the technique described in Patent Document 1, when the PLC 10 and the FPC 20 are greatly displaced (for example, when the displacement is larger than the difference obtained by subtracting the width L from the width W), problems such as conduction failure occur. . FIG. 9B is a cross-sectional view of the connection portion when d is greater than zero. In such a configuration, when the PLC 10 and the FPC 20 are positioned greatly deviated from each other, the electrode 11 and the electrode 22 are not in contact with each other, and the electrode 11 and the electrode 22 are in contact with each other obliquely, resulting in poor conduction over time. In addition, there is a possibility that problems such as destruction of the insulating film 13 by applying pressure from the electrode 22 may occur. In order to prevent this problem, it is conceivable to increase the difference obtained by subtracting the width L from the width W. However, since it is required to reduce the size of the PLC 10 as described above, the width W of the electrode 11 is increased. Is not desirable. Further, there is a manufacturing limit in reducing the width L of the electrode 22 of the FPC 20.
図9(c)は、dが0に等しい場合の接続部分の断面図である。このような構成において、PLC10とFPC20とが大きくずれて位置する場合に、電極11と電極22とは導通しやすいが、電極11および絶縁膜13の両方に電極22から導電粒子32を介して圧力が与えられる。その結果、金属等で形成される電極11は硬いため破損しづらいが、ガラス等で形成される絶縁膜13は圧力により破損するおそれがある。 FIG. 9C is a cross-sectional view of the connection portion when d is equal to 0. In such a configuration, when the PLC 10 and the FPC 20 are positioned greatly deviated from each other, the electrode 11 and the electrode 22 are likely to conduct, but the pressure from the electrode 22 to the electrode 11 and the insulating film 13 via the conductive particles 32 is increased. Is given. As a result, the electrode 11 formed of metal or the like is hard and is not easily damaged, but the insulating film 13 formed of glass or the like may be damaged by pressure.
本発明は、上述の問題に鑑みて行われたものであって、接続時に、位置ずれにより発生する導通不良を抑制することができるとともに、表面の破損を抑制することができる平面光導波路基板(PLC)および該PLCを含む光モジュールを提供することを目的とする。 The present invention has been made in view of the above-described problems, and can suppress a conduction failure caused by misalignment at the time of connection and a planar optical waveguide substrate (which can suppress surface damage). PLC) and an optical module including the PLC.
本発明の一態様は、配線板と該配線板に接続されている平面光導波路基板とを備える光モジュールであって、前記配線板は、第1の基板と、前記第1の基板上に設けられている第1の電気配線と、前記第1の基板上に設けられており、前記第1の電気配線に電気的に接続されている第1の電極と、を備え、前記平面光導波路基板は、第2の基板と、前記第2の基板の内部に設けられている光導波路と、前記第2の基板の内部に設けられている第2の電気配線と、前記第2の基板の表面の一部が窪むことにより形成されている開口部と、前記開口部において前記第2の基板上に設けられており、前記電気配線に電気的に接続されている第2の電極と、を備え、前記第2の電極の表面に対して、前記開口部において前記第2の電極が配置されている領域以外の前記第2の基板の前記表面は窪んでおり、前記開口部において、前記第1の電極と前記第2の電極とが電気的に接続されていることを特徴とする。 One aspect of the present invention is an optical module including a wiring board and a planar optical waveguide substrate connected to the wiring board, wherein the wiring board is provided on the first substrate and the first substrate. The planar optical waveguide substrate comprising: a first electrical wiring that is provided; and a first electrode that is provided on the first substrate and is electrically connected to the first electrical wiring. Is a second substrate, an optical waveguide provided inside the second substrate, a second electrical wiring provided inside the second substrate, and a surface of the second substrate An opening formed by recessing a part of the second electrode, and a second electrode provided on the second substrate in the opening and electrically connected to the electrical wiring, And the second electrode is disposed in the opening with respect to the surface of the second electrode. The said surface of said second substrate other than the region is recessed in said opening, the first electrode and the second electrode is characterized in that it is electrically connected.
本発明の別の態様は、平面光導波路基板であって、基板と、前記基板の内部に設けられている光導波路と、前記基板の内部に設けられている電気配線と、前記基板の表面の一部が窪むことにより形成されている開口部と、前記開口部において前記基板上に設けられており、前記電気配線に電気的に接続されている電極と、を備え、前記電極の表面に対して、前記開口部において前記電極が配置されている領域以外の前記基板の前記表面は凹であることを特徴とする。 Another aspect of the present invention is a planar optical waveguide substrate, a substrate, an optical waveguide provided inside the substrate, electrical wiring provided inside the substrate, and a surface of the substrate. An opening formed by a part of the recess, and an electrode provided on the substrate in the opening and electrically connected to the electrical wiring, and on the surface of the electrode On the other hand, the surface of the substrate other than the region where the electrode is disposed in the opening is concave.
本発明に係る平面光導波路基板およびそれを備える光モジュールによれば、基板の表面に開口部を設け、該開口部に電極を配置し、該電極の表面に対して該開口部において該電極が配置されている領域以外の該基板の表面が窪んでいるため、位置ずれが発生しても電極の導通不良を抑制することができ、また電極周辺の基板表面の破損を抑制することができる。 According to the planar optical waveguide substrate and the optical module including the same according to the present invention, an opening is provided on the surface of the substrate, an electrode is disposed in the opening, and the electrode is disposed in the opening with respect to the surface of the electrode. Since the surface of the substrate other than the region where the substrate is disposed is depressed, it is possible to suppress the electrode conduction failure even if the position shift occurs, and to suppress the damage of the substrate surface around the electrode.
以下、図面を参照して、本発明の実施の形態を説明するが、本発明は本実施形態に限定されるものではない。なお、以下で説明する図面で、同機能を有するものは同一符号を付け、その繰り返しの説明は省略することもある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings, but the present invention is not limited to the embodiments. In the drawings described below, components having the same function are denoted by the same reference numerals, and repeated description thereof may be omitted.
(第1の実施形態)
図1は、本実施形態に係るスイッチ装置100の上面図である。スイッチ装置100は、複数の方路を有するROADMネットワークと複数のクライアント機器との間に接続可能である。スイッチ装置100は、Drop機能としてROADMネットワークの方路から所望のクライアント機器に光信号を分岐し、またAdd機能としてクライアント機器からROADMネットワークの所望の方路に信号を挿入することができる。スイッチ装置100は、方路数8、波長数16の構成を2組有するデュアル構成(すなわち、Drop機能とAdd機能とを有する構成)である。
(First embodiment)
FIG. 1 is a top view of the switch device 100 according to the present embodiment. The switch device 100 can be connected between a ROADM network having a plurality of routes and a plurality of client devices. The switch device 100 can branch an optical signal from a route of the ROADM network to a desired client device as a Drop function, and can insert a signal from the client device to a desired route of the ROADM network as an Add function. The switch device 100 has a dual configuration (that is, a configuration having a Drop function and an Add function) having two sets of eight routes and sixteen wavelengths.
スイッチ装置100は、筐体110中に、1個のスプリッタ部120と、それぞれのスプリッタ部120に接続されている4個のスイッチ部130とを備える構成を2組有する。各スプリッタ部120は方路側光ファイバ101に接続されており、各スイッチ部130はクライアント側光ファイバ102に接続されている。スプリッタ部120とスイッチ部130とは、立体的に組み替えられた複数の光ファイバを有するシャッフルファイバアレイ140によって接続されている。 The switch device 100 includes two sets of a housing 110 including one splitter unit 120 and four switch units 130 connected to each splitter unit 120. Each splitter unit 120 is connected to the path-side optical fiber 101, and each switch unit 130 is connected to the client-side optical fiber 102. The splitter unit 120 and the switch unit 130 are connected by a shuffle fiber array 140 having a plurality of optical fibers that are three-dimensionally rearranged.
図2は、スプリッタ部120およびスイッチ部130の模式図である。スプリッタ部120は、1枚のチップ(基板)上に、8個の光スプリッタ121を備える。光スプリッタ121は1×16光スプリッタであり、一端に1個の共通ポート122と他端に16個の分岐ポート123とを有する。共通ポート122から入力された光信号は、各分岐ポート123に分割されて出力される。又は、各分岐ポート123から入力された光信号は、共通ポート122に合流されて出力される。スプリッタ部120は、例えば石英を用いて形成されたPLC中に作製されている。 FIG. 2 is a schematic diagram of the splitter unit 120 and the switch unit 130. The splitter unit 120 includes eight optical splitters 121 on one chip (substrate). The optical splitter 121 is a 1 × 16 optical splitter, and has one common port 122 at one end and 16 branch ports 123 at the other end. The optical signal input from the common port 122 is divided and output to each branch port 123. Alternatively, the optical signals input from the branch ports 123 are joined to the common port 122 and output. The splitter unit 120 is manufactured in a PLC formed using, for example, quartz.
スイッチ部130は、1枚のチップ(基板)上に、4個の光スイッチ131を備える。光スイッチ131は不図示の制御部に制御されることによって光信号の経路を選択可能な1×8光スイッチであり、一端に1個の共通ポート132と他端に8個の分岐ポート133とを有する。共通ポート132から入力された光信号は、制御に応じていずれかの分岐ポート133に出力される。又は、各分岐ポート133から入力された光信号は、制御に応じて共通ポート132に出力される又は出力されずに廃棄される。例示的な構成として、光スイッチ131は多段接続されている複数のMZIを備え、制御部が各MZIに設けられているヒータを駆動させることによって各MZIの分岐比を変化させ、光スイッチ131を通る光信号の経路を選択することができる。スイッチ部130は、例えばシリコンを用いて形成されたPLC中に作製されている。 The switch unit 130 includes four optical switches 131 on one chip (substrate). The optical switch 131 is a 1 × 8 optical switch that can select a path of an optical signal by being controlled by a control unit (not shown), and includes one common port 132 at one end and eight branch ports 133 at the other end. Have The optical signal input from the common port 132 is output to one of the branch ports 133 according to control. Alternatively, the optical signal input from each branch port 133 is output to the common port 132 or discarded without being output depending on the control. As an exemplary configuration, the optical switch 131 includes a plurality of MZIs connected in multiple stages, and the control unit drives the heater provided in each MZI to change the branching ratio of each MZI, thereby changing the optical switch 131. The path of the optical signal through can be selected. The switch unit 130 is manufactured in a PLC formed using, for example, silicon.
スプリッタ部120とスイッチ部130とは、シャッフルファイバアレイ140によって接続されている。シャッフルファイバアレイ140は、スプリッタ部120とスイッチ部130との間に立体的に組み替えられて設けられた複数(本実施形態では128本)の光ファイバを有する。シャッフルファイバアレイ140の128本の光ファイバはそれぞれ、1個のスプリッタ部120に含まれる8個の光スプリッタ121の分岐ポート123(合計128個)と、4個のスイッチ部130に含まれる4個の光スイッチ131の分岐ポート133(合計128個)とを接続する。各光スプリッタ121が有する16個の分岐ポート123は、それぞれ異なる光スイッチ131の分岐ポート133に接続される。 The splitter unit 120 and the switch unit 130 are connected by a shuffle fiber array 140. The shuffle fiber array 140 has a plurality (128 in the present embodiment) of optical fibers provided in a three-dimensionally rearranged manner between the splitter unit 120 and the switch unit 130. The 128 optical fibers of the shuffle fiber array 140 are respectively divided into eight branch ports 123 (total 128) of the eight optical splitters 121 included in one splitter unit 120 and four included in the four switch units 130. Are connected to branch ports 133 (128 in total). The 16 branch ports 123 included in each optical splitter 121 are connected to branch ports 133 of different optical switches 131, respectively.
以下にスイッチ部130の構成をより詳細に説明する。図3は、本実施形態に係るスイッチ部130の上面図である。4個の光スイッチ131は、PLC(基板)150中に設けられている。4個の共通ポート132はPLC150の第1の端面151上に設けられており、32個の分岐ポート133はPLC150の第1の端面151に対向する第2の端面151上に設けられている。PLC150の内部には光スイッチ131が有するヒータに電気的に接続されている複数の電気配線155が設けられており、電気配線155は基板151の上面に沿って延在している。電気配線155は、ヒータに電力を供給するための電源線と、ヒータをグランドに接続するためのグランド線とを少なくとも含む。電気配線155は、PLC150の外部に露出されている複数の電極156に接続されており、電極156はPLC150の第1の端面151と第2の端面152とに隣接する第3の端面153および第4の端面154の近傍に設けられている。 Hereinafter, the configuration of the switch unit 130 will be described in more detail. FIG. 3 is a top view of the switch unit 130 according to the present embodiment. The four optical switches 131 are provided in the PLC (substrate) 150. The four common ports 132 are provided on the first end surface 151 of the PLC 150, and the 32 branch ports 133 are provided on the second end surface 151 that faces the first end surface 151 of the PLC 150. A plurality of electrical wirings 155 that are electrically connected to a heater included in the optical switch 131 are provided inside the PLC 150, and the electrical wiring 155 extends along the upper surface of the substrate 151. The electrical wiring 155 includes at least a power supply line for supplying power to the heater and a ground line for connecting the heater to the ground. The electrical wiring 155 is connected to a plurality of electrodes 156 exposed to the outside of the PLC 150, and the electrodes 156 are connected to the third end face 153 and the second end face 153 adjacent to the first end face 151 and the second end face 152 of the PLC 150. 4 in the vicinity of the end face 154.
図3に示すように、複数の電極156はいくつか毎に密集してなる群を形成するように設けられており、PLC150の該群の周辺を含む領域の上面にはPLC150の表面が窪んで形成される開口部160が設けられている。電極156は、開口部160においてPLC150の外部に露出している。各群に含まれる電極156の数は電気配線155の配置に応じて任意に決定することができ、本実施形態では一つの群に1〜16個の電極156が含まれている。例えば、1個の開口部150は、隣り合う電極156の中心間のピッチが500μm以下である群を含むように構成されてよい。 As shown in FIG. 3, the plurality of electrodes 156 are provided so as to form a dense group every few, and the surface of the PLC 150 is recessed on the upper surface of the area including the periphery of the PLC 150. An opening 160 to be formed is provided. The electrode 156 is exposed to the outside of the PLC 150 at the opening 160. The number of electrodes 156 included in each group can be arbitrarily determined according to the arrangement of the electrical wiring 155. In the present embodiment, 1 to 16 electrodes 156 are included in one group. For example, one opening 150 may be configured to include a group in which the pitch between the centers of adjacent electrodes 156 is 500 μm or less.
図4(a)は、PLC150の上面図である。ここでは簡略化のために3個の電極156を備える構成を示しているが、開口部160に含まれる電極156の数は任意である。図4(a)において、電気配線155はPLC150の内部に存在しているため、破線で示されている。図4(b)は図4(a)のA−A線における断面図、図4(c)は図4(a)のB−B線における断面図である。PLC150は、電気配線155が上面に設けられている基礎基板157と、電気配線155および基礎基板157を覆う絶縁膜158とを含む。PLC150の上面には開口部160は設けられており、開口部160には電気配線155に電気的に接続されている電極156が設けられている。本実施形態では電極156は電気配線155の一部が露出されることにより形成されているが、電極156の表面にさらに導電性の層(例えば、金メッキ)が設けられてもよい。基礎基板157は、シリコン等を用いて形成されており、PLCの光導波路を形成するコアおよびクラッドを含む。PLC150のサイズを低減するために、基礎基板157は高い比屈折率差Δ(例えば、1.5%以上)を有することが望ましい。絶縁膜158は、電気配線155の酸化や短絡を防ぐために、電気配線155と基礎基板157との上に被覆される絶縁層である。本実施形態では、これらの具体的な数値には限定されないが、電極156の幅Wは150μm程度、隣り合う電極156の中心間のピッチは250μm程度である。なお、本実施形態では基礎基板157と絶縁膜158とは別々の層として設けられているが、光導波路および電気配線155が内部に形成されている一つの層として設けられてもよい。 FIG. 4A is a top view of the PLC 150. Here, for simplification, a configuration including three electrodes 156 is shown, but the number of electrodes 156 included in the opening 160 is arbitrary. In FIG. 4A, the electric wiring 155 exists inside the PLC 150 and is therefore indicated by a broken line. 4B is a cross-sectional view taken along line AA in FIG. 4A, and FIG. 4C is a cross-sectional view taken along line BB in FIG. 4A. The PLC 150 includes a basic substrate 157 provided with an electric wiring 155 on the upper surface, and an insulating film 158 covering the electric wiring 155 and the basic substrate 157. An opening 160 is provided on the upper surface of the PLC 150, and an electrode 156 that is electrically connected to the electric wiring 155 is provided in the opening 160. In this embodiment, the electrode 156 is formed by exposing a part of the electric wiring 155, but a conductive layer (for example, gold plating) may be further provided on the surface of the electrode 156. The base substrate 157 is formed using silicon or the like, and includes a core and a clad that form an optical waveguide of the PLC. In order to reduce the size of the PLC 150, the base substrate 157 desirably has a high relative refractive index difference Δ (for example, 1.5% or more). The insulating film 158 is an insulating layer coated on the electric wiring 155 and the base substrate 157 in order to prevent the electric wiring 155 from being oxidized or short-circuited. In this embodiment, although not limited to these specific numerical values, the width W of the electrodes 156 is about 150 μm, and the pitch between the centers of the adjacent electrodes 156 is about 250 μm. In this embodiment, the basic substrate 157 and the insulating film 158 are provided as separate layers, but may be provided as a single layer in which the optical waveguide and the electrical wiring 155 are formed.
開口部160は、電極156とPLC150の第3の端面153(又は第4の端面154)とを含む領域に設けられており、PLC150の厚さ方向の一部を上面から除去し、電極156を露出させることにより形成される。反応性イオンエッチングを用いることによって、電極156は除去されず、電極156の周囲の部分の基礎基板157および絶縁膜158のみが除去されるため、容易に開口部160を形成することができる。 The opening 160 is provided in a region including the electrode 156 and the third end surface 153 (or the fourth end surface 154) of the PLC 150. A part of the PLC 150 in the thickness direction is removed from the upper surface, and the electrode 156 is removed. It is formed by exposing. By using reactive ion etching, the electrode 156 is not removed, and only the base substrate 157 and the insulating film 158 around the electrode 156 are removed, so that the opening 160 can be easily formed.
開口部160において、電極156が配置されている領域以外におけるPLC150の上面(電極156が配置されている側の表面)は、電極156の上面(PLC150に接しない側の表面)に対して窪んでいる(すなわち、凹である)。すなわち、電極156の上面を含む面を基準とするPLC150の上面の高さd(上方向が正)について、d<0である。なお、ここでは基礎基板157の上面に対して電極156が形成されている方向を上方向と定義する。PLC150および電極156をこのような高さ関係にすることによって、後に詳述するように、導通不良を抑制することができるとともに、PLC150の表面の破損を抑制することができる。本実施形態では開口部160においてPLC150の上面に絶縁膜158が残っている状態であるが、反応性イオンエッチング等により絶縁膜158を完全に除去して基礎基板157を厚さ方向の途中まで除去し、電極156が配置されている領域以外におけるPLC150の上面が電極156の下面よりも下に位置するように構成してもよい。 In the opening 160, the upper surface of the PLC 150 (the surface on the side where the electrode 156 is disposed) other than the region where the electrode 156 is disposed is recessed with respect to the upper surface of the electrode 156 (the surface on the side not in contact with the PLC 150). Is (ie, concave). That is, d <0 with respect to the height d (upward direction is positive) of the upper surface of the PLC 150 with respect to the surface including the upper surface of the electrode 156. Here, the direction in which the electrode 156 is formed with respect to the upper surface of the base substrate 157 is defined as the upward direction. By making the PLC 150 and the electrode 156 have such a height relationship, as will be described in detail later, conduction failure can be suppressed and damage to the surface of the PLC 150 can be suppressed. In this embodiment, the insulating film 158 remains on the upper surface of the PLC 150 in the opening 160, but the insulating film 158 is completely removed by reactive ion etching or the like, and the base substrate 157 is partially removed in the thickness direction. However, the upper surface of the PLC 150 in a region other than the region where the electrode 156 is disposed may be configured to be located below the lower surface of the electrode 156.
図5(a)は、本実施形態に係るPLCに接続される配線板としてのFPC200の上面図である。ここでは簡略化のために両端に3個ずつ電極203を備える構成を示しているが、FPC200に含まれる電極203の数は任意である。図5(b)は図5(a)のC−C線における断面図、図5(c)は図5(a)のD−D線における断面図である。FPC200は、基板201と、基板201の上面に設けられている電気配線202と、電気配線202の上面を覆うカバーレイ204と、電気配線202のカバーレイ204に覆われていない部分に形成されている電極203とを備える。基板201およびカバーレイ204はポリイミド等の絶縁材料を用いて形成されており、電気配線202および電極203を支持するとともに保護する。ポリイミドの基板201は柔らかいため、基板201の下面の電極203の下方に位置する領域にはガラス繊維等を用いて形成される補強フィルム205が設けられており、電極203を裏側から補強している。電気配線202は銅等の導電体材料を用いて形成されており、電極203は電気配線202の一部(例えば両端)に金等の導電体によるメッキが施されることにより形成されている。PLC150の電極156とFPC200の電極203と接続することによって、PLC150の電気配線155とFPC200の電気配線202とを導通させることができる。さらに、FPC200の電極203に制御部を接続することによって、該制御部とPLC150とは電気的に接続され、該制御部はPLC150に含まれるスイッチ部130を制御することが可能になる。本実施形態では、これらの具体的な数値には限定されないが、電極203の幅Lは150μm程度、隣り合う電極203の中心間のピッチは250μm程度である。 FIG. 5A is a top view of the FPC 200 as a wiring board connected to the PLC according to the present embodiment. Here, for simplification, a configuration in which three electrodes 203 are provided at both ends is shown, but the number of electrodes 203 included in the FPC 200 is arbitrary. 5B is a cross-sectional view taken along the line CC in FIG. 5A, and FIG. 5C is a cross-sectional view taken along the line DD in FIG. 5A. The FPC 200 is formed on the substrate 201, the electric wiring 202 provided on the upper surface of the substrate 201, the cover lay 204 that covers the upper surface of the electric wiring 202, and the portion of the electric wiring 202 that is not covered by the cover lay 204. The electrode 203 is provided. The substrate 201 and the coverlay 204 are formed using an insulating material such as polyimide, and support and protect the electric wiring 202 and the electrode 203. Since the polyimide substrate 201 is soft, a reinforcing film 205 formed of glass fiber or the like is provided in a region located below the electrode 203 on the lower surface of the substrate 201 to reinforce the electrode 203 from the back side. . The electrical wiring 202 is formed using a conductive material such as copper, and the electrode 203 is formed by plating a part (for example, both ends) of the electrical wiring 202 with a conductive material such as gold. By connecting the electrode 156 of the PLC 150 and the electrode 203 of the FPC 200, the electrical wiring 155 of the PLC 150 and the electrical wiring 202 of the FPC 200 can be made conductive. Further, by connecting a control unit to the electrode 203 of the FPC 200, the control unit and the PLC 150 are electrically connected, and the control unit can control the switch unit 130 included in the PLC 150. In this embodiment, although not limited to these specific numerical values, the width L of the electrode 203 is about 150 μm, and the pitch between the centers of the adjacent electrodes 203 is about 250 μm.
図6(a)、(b)、(c)は、PLC150とFPC200とをACF300によって接続する前後の状態を示す断面図である。図6(a)、(b)、(c)の断面図は、図4(a)のA−A線におけるPLC150の断面と、図5(a)のC−C線におけるFPC200の断面とを組み合わせた状態を示している。ACF300は、フィルム状の接着剤301と、接着剤301中に混合されている導電性粒子302とを備える。接着剤301としては、例えば熱硬化性のエポキシ樹脂やアクリル樹脂を用いることができる。導電性粒子302としては、例えば金属粒子や、樹脂に導電層を被覆してなる粒子を用いることができる。導電性粒子302の最外周には、圧力により破れるように構成されている絶縁層が被覆されていると好ましい。その場合には、導電性粒子302がPLC150の電極156とFPC200の電極203とにより挟まれると圧力により絶縁層が破れて導電性が発生するため、電極156と電極203との間のみ導通し、かつそれ以外の部分は絶縁性が維持される。その結果、短絡の発生をより効果的に抑制することができる。PLC150とFPC200との接着手段としては、フィルム状のACF300の代わりに、ペースト状の接着剤とに導電性粒子とを含む異方性導電ペースト(ACP)を用いてもよく、その場合でも本実施形態の構成および接続方法は同様である。 FIGS. 6A, 6 </ b> B, and 6 </ b> C are cross-sectional views illustrating a state before and after connecting the PLC 150 and the FPC 200 with the ACF 300. 6A, 6B and 6C are cross sections of the PLC 150 taken along the line AA in FIG. 4A and the cross section of the FPC 200 taken along the line CC in FIG. 5A. The combined state is shown. The ACF 300 includes a film-like adhesive 301 and conductive particles 302 mixed in the adhesive 301. As the adhesive 301, for example, a thermosetting epoxy resin or an acrylic resin can be used. As the conductive particles 302, for example, metal particles or particles formed by coating a conductive layer on a resin can be used. It is preferable that the outermost periphery of the conductive particles 302 is covered with an insulating layer configured to be broken by pressure. In that case, when the conductive particles 302 are sandwiched between the electrode 156 of the PLC 150 and the electrode 203 of the FPC 200, the insulating layer is broken by pressure and conductivity is generated, so that only the conductive between the electrode 156 and the electrode 203 is conducted. In addition, insulation is maintained in other portions. As a result, the occurrence of a short circuit can be more effectively suppressed. As an adhesion means between the PLC 150 and the FPC 200, an anisotropic conductive paste (ACP) containing conductive particles in a paste adhesive may be used in place of the film-like ACF300. The configuration of the form and the connection method are the same.
PLC150とFPC200との接続を行う際には、まず図6(a)のようにPLC150の上面(電極156が設けられている側の表面)とFPC200の上面(電極203が設けられている側の表面)とを対向させ、電極156と電極203との位置が合うように調整する。その後、PLC150とFPC200との間にACF300を挟み、加熱しながらPLC150とFPC200とが近付く方向に圧力を掛ける。その結果、図6(b)のようにPLC150とFPC200とがACF300によって接着される。 When connecting the PLC 150 and the FPC 200, first, as shown in FIG. 6A, the upper surface of the PLC 150 (the surface on the side where the electrode 156 is provided) and the upper surface of the FPC 200 (the side on which the electrode 203 is provided). The electrode 156 and the electrode 203 are aligned with each other. Thereafter, the ACF 300 is sandwiched between the PLC 150 and the FPC 200, and pressure is applied in a direction in which the PLC 150 and the FPC 200 approach while heating. As a result, the PLC 150 and the FPC 200 are bonded by the ACF 300 as shown in FIG.
本実施形態では、開口部160において、電極156が配置されていない領域のPLC150の上面は、電極156の上面に対して窪んでいる(すなわち、凹である、又はd<0である)。具体的には、互いに隣り合う2個の電極156の間の領域(隣に別の電極156が存在しない電極156については、その周辺の領域)において、PLC150の上面は電極156の上面に対して窪んでいる。このような構成によって、PLC150とFPC200との間に位置ずれが発生している状態であっても、電極156と電極203との間の導通不良の発生を抑制できると同時に、絶縁膜158(又は基礎基板157)が電極203から導電性粒子302を介して与えられる圧力が低減される。図6(b)に示すように、PLC150とFPC200との間に位置ずれが発生している場合であっても、電極156と電極203との間には導電性粒子302が挟まっている(すなわち、導電性粒子302が電極156および電極203に同時に接触する)ため、導通が確保されている。一方で、PLC150の上面は電極156の上面に対して窪んでいるため、該導電性粒子302と同じ又はそれよりも小さい粒子径を有する別の導電性粒子302は絶縁膜158と電極203との両方に同時に接触することはない。この状態では導電性粒子302はPLC150の上面に設けられている絶縁膜158に電極203からの圧力を伝えないため、絶縁膜158の破損を抑制することができる。すなわち、電極156と電極203との間に挟まっている導電性粒子302と同じ又はそれよりも小さい粒子径を有する導電性粒子302が絶縁膜158と電極203との間に位置する場合に、絶縁膜158に印加される力の発生を防止することができる。 In the present embodiment, in the opening 160, the upper surface of the PLC 150 in a region where the electrode 156 is not disposed is recessed with respect to the upper surface of the electrode 156 (that is, concave or d <0). Specifically, in the region between the two electrodes 156 adjacent to each other (in the region around the electrode 156 in which another electrode 156 does not exist next to it), the upper surface of the PLC 150 is higher than the upper surface of the electrode 156. It is depressed. With such a configuration, it is possible to suppress the occurrence of poor conduction between the electrode 156 and the electrode 203 even at the time when the positional deviation occurs between the PLC 150 and the FPC 200, and at the same time, the insulating film 158 (or The pressure applied to the base substrate 157) from the electrode 203 via the conductive particles 302 is reduced. As shown in FIG. 6B, even when a positional deviation occurs between the PLC 150 and the FPC 200, the conductive particles 302 are sandwiched between the electrode 156 and the electrode 203 (that is, Since the conductive particles 302 are in contact with the electrode 156 and the electrode 203 at the same time, electrical conduction is ensured. On the other hand, since the upper surface of the PLC 150 is recessed with respect to the upper surface of the electrode 156, another conductive particle 302 having the same or smaller particle diameter than the conductive particle 302 is formed between the insulating film 158 and the electrode 203. There is no contact with both at the same time. In this state, since the conductive particles 302 do not transmit the pressure from the electrode 203 to the insulating film 158 provided on the upper surface of the PLC 150, damage to the insulating film 158 can be suppressed. That is, when the conductive particle 302 having the same or smaller particle diameter than the conductive particle 302 sandwiched between the electrode 156 and the electrode 203 is positioned between the insulating film 158 and the electrode 203, the insulating particle Generation of force applied to the film 158 can be prevented.
PLC150とFPC200との接続部分には多数の導電性粒子302が含まれるが、導電性粒子302の大きさにはばらつきがあり、全ての導電性粒子302が同じ粒子径を有するわけではない。しかしながら、導電性粒子302は平均粒子径Rを有する確率が最も高いと考えられる。そのため、多くの場合においては絶縁膜158と電極203との間に位置する導電性粒子302の粒子径は、電極156と電極203との間に挟まっている導電性粒子302の粒子径と同じかそれよりも小さいものとなる。したがって、少なくともPLC150の上面が電極156の上面に対して窪んでいる(すなわち、凹である、又はd<0である)状態であれば、PLC150とFPC200との接続部分の全体としては絶縁膜158に与えられる圧力が低減され、絶縁膜158の破損を抑制することができる。 A large number of conductive particles 302 are included in the connection portion between the PLC 150 and the FPC 200, but the size of the conductive particles 302 varies, and not all the conductive particles 302 have the same particle diameter. However, the conductive particles 302 are considered to have the highest probability of having an average particle diameter R. Therefore, in many cases, the particle diameter of the conductive particles 302 positioned between the insulating film 158 and the electrode 203 is the same as the particle diameter of the conductive particles 302 sandwiched between the electrode 156 and the electrode 203. It will be smaller than that. Therefore, as long as at least the upper surface of the PLC 150 is recessed with respect to the upper surface of the electrode 156 (that is, it is concave or d <0), the entire connecting portion between the PLC 150 and the FPC 200 is the insulating film 158. The pressure applied to the insulating film 158 can be reduced, and damage to the insulating film 158 can be suppressed.
より確実に絶縁膜158の破損を抑制するためには、dは小さい(すなわち、dの絶対値が大きい)ほどよい。例えば、図6(c)に示すように、ばらつきを含む導電性粒子302の最大粒子径をRmax、最小粒子径をRminとするとき、電極156の上面を基準とするPLC150の上面の高さd(上方向が正)について、|d|>Rmax−Rminであるとよい。このようなdを用いることによって、電極156と電極203との間に最小粒子径Rminを有する導電性粒子302が位置すると同時に、絶縁膜158と電極203との間に最大粒子径Rmaxを有する導電性粒子302が位置する場合であっても、導電性粒子302が絶縁膜158に圧力を与えることがない。そのため、絶縁膜158の破損をより確実に抑制することができる。 In order to suppress damage to the insulating film 158 more reliably, d is preferably as small as possible (that is, the absolute value of d is large). For example, as shown in FIG. 6C, when the maximum particle diameter of the conductive particles 302 including variation is R max and the minimum particle diameter is R min , the height of the upper surface of the PLC 150 with respect to the upper surface of the electrode 156 is set. For d (upward is positive), it is preferable that | d |> R max −R min . By using such d, the conductive particle 302 having the minimum particle diameter R min is positioned between the electrode 156 and the electrode 203, and at the same time, the maximum particle diameter R max is set between the insulating film 158 and the electrode 203. Even when the conductive particles 302 having the conductive particles 302 are located, the conductive particles 302 do not apply pressure to the insulating film 158. Therefore, damage to the insulating film 158 can be more reliably suppressed.
PLC150(絶縁膜158)の上面が電極156の上面に対して窪んでいる(すなわち、d<0にする)と、電極156の側面が露出する。このような状態で従来のようにワイヤボンディングを行うと、接続後にも電極156の側面が露出したままになり、電極156および電極156の下の層の酸化が起こるおそれがある。それに対して、本実施形態ではACF300を用いてPLC150とFPC200とを接続するため、接続後には電極156の側面がACF300の接着剤301により覆われるため、電極156の側面が露出せず、電極156および電極156の下の層の酸化を低減することができる。 When the upper surface of the PLC 150 (insulating film 158) is recessed with respect to the upper surface of the electrode 156 (that is, d <0), the side surface of the electrode 156 is exposed. If wire bonding is performed in this state as in the prior art, the side surfaces of the electrode 156 remain exposed even after connection, and oxidation of the electrode 156 and the layer under the electrode 156 may occur. On the other hand, in this embodiment, since the PLC 150 and the FPC 200 are connected using the ACF 300, the side surface of the electrode 156 is covered with the adhesive 301 of the ACF 300 after the connection, so the side surface of the electrode 156 is not exposed, and the electrode 156 And oxidation of the layer under the electrode 156 can be reduced.
FPC200の電極203の幅LおよびPLC150の電極156の幅Wは任意に設定することができるが、好ましくはL≧Wとするとよい。これにより、上述のようなPLC150のサイズを小さくする(Wを小さくする)要求に応える場合であっても、電極203と電極156との接触面積を十分に確保し、接続性を良好にすることができる。逆に、特許文献1に記載の技術のようにL<Wとする場合には、PLC150のサイズを小さくすると、FPC200をそれ以上に小さくする必要があるため、電極203と電極156との接触面積が小さくなり接続性が悪化してしまう。また、電極203および電極156の幅やピッチ、および位置合わせには誤差が発生する。そのため、最大誤差Xを用いてL≧W+Xとすることがより好ましい。このようにLおよびWを設定することによって、最大誤差Xが生じる場合であっても、電極203と電極156とを最大の面積で接触させることができる。具体的には、最大誤差を10%とし、L≧1.1Wとするとよい。 The width L of the electrode 203 of the FPC 200 and the width W of the electrode 156 of the PLC 150 can be arbitrarily set, but preferably L ≧ W. As a result, even when the demand for reducing the size of the PLC 150 as described above (decreasing W) is met, a sufficient contact area between the electrode 203 and the electrode 156 is ensured and the connectivity is improved. Can do. On the contrary, when L <W as in the technique described in Patent Document 1, if the size of the PLC 150 is reduced, the FPC 200 needs to be further reduced, so that the contact area between the electrode 203 and the electrode 156 Becomes smaller and the connectivity deteriorates. In addition, errors occur in the width, pitch, and alignment of the electrodes 203 and 156. Therefore, it is more preferable that L ≧ W + X using the maximum error X. By setting L and W in this way, even when the maximum error X occurs, the electrode 203 and the electrode 156 can be brought into contact with each other with the maximum area. Specifically, the maximum error may be 10% and L ≧ 1.1W.
図7(a)、(b)は、PLC150とFPC200とをACF300によって接続する前後の状態を示す断面図である。図7(a)、(b)の断面図は、図4(a)のB−B線におけるPLC150の断面と、図5(a)のD−D線におけるFPC200の断面とを組み合わせた状態を示している。一般的なFPCには電極を保護するための厚み(本実施形態では50μm程度)のあるカバーレイが設けられているため、FPCをPLCにダイレクトボンディングする際にカバーレイがPLCに干渉する場合がある。それに対して、本実施形態では、電極156が配置される開口部160はPLC150の端面153を含む領域に設けられている。そのため、電極156と端面153との間の領域において、PLC150の上面は電極156の上面に対して窪んでいる。このような構成によって、図7(b)に示すように、カバーレイ204がPLC150の端面153よりも外側に位置するように、FPC200をPLC150に接続することができる。その結果、PLC150とFPC200とを接続した状態であっても、カバーレイ204がPLC150に干渉することがない。 FIGS. 7A and 7B are cross-sectional views showing a state before and after connecting the PLC 150 and the FPC 200 by the ACF 300. 7A and 7B show a state in which the cross section of the PLC 150 taken along the line BB in FIG. 4A and the cross section of the FPC 200 taken along the line DD in FIG. 5A are combined. Show. Since a general FPC is provided with a coverlay having a thickness (about 50 μm in this embodiment) for protecting an electrode, the coverlay may interfere with the PLC when the FPC is directly bonded to the PLC. is there. On the other hand, in the present embodiment, the opening 160 in which the electrode 156 is disposed is provided in a region including the end face 153 of the PLC 150. Therefore, the upper surface of PLC 150 is recessed with respect to the upper surface of electrode 156 in the region between electrode 156 and end surface 153. With such a configuration, the FPC 200 can be connected to the PLC 150 such that the coverlay 204 is positioned outside the end face 153 of the PLC 150 as shown in FIG. As a result, the coverlay 204 does not interfere with the PLC 150 even when the PLC 150 and the FPC 200 are connected.
(第1の実施例)
第1の実施形態の構成を有するPLC150およびFPC200の接続したサンプルを作製し、導通試験を行った。PLC150とFPC200との間にACF300を挟み、180℃、3MPa、20秒間の条件で圧着することにより、サンプルを作製した。接続後にサンプルの導通試験を行ったところ、電極156と電極203との間で導通がとれていることが確認された。さらに、サンプルに対して、高温多湿状態への耐性を測るためのプレッシャークッカー試験(120℃、湿度100%、20時間)と、温度変化への耐性を測るためのヒートショック試験(−40℃〜85℃、500サイクル)とを行った。それらの試験を行った後のサンプルの導通試験を行ったところ、試験前の抵抗値から変化がなく、またPLC150とFPC200との間の剥離もなかった。以上により、第1の実施形態に係る構成は、十分な導通性および耐性を備えていることが確認された。
(First embodiment)
A sample in which the PLC 150 and the FPC 200 having the configuration of the first embodiment were connected was manufactured, and a continuity test was performed. ACF300 was sandwiched between PLC150 and FPC200, and a sample was produced by pressure bonding under conditions of 180 ° C., 3 MPa, and 20 seconds. When the continuity test of the sample was performed after the connection, it was confirmed that the continuity was established between the electrode 156 and the electrode 203. Furthermore, a pressure cooker test (120 ° C., humidity 100%, 20 hours) for measuring resistance to high-temperature and high-humidity conditions, and a heat shock test (−40 ° C.˜ 85 ° C., 500 cycles). When conducting the continuity test of the sample after performing these tests, there was no change from the resistance value before the test, and there was no peeling between the PLC 150 and the FPC 200. From the above, it was confirmed that the configuration according to the first embodiment has sufficient conductivity and resistance.
(第2の実施形態)
図8は、本実施形態に係るスイッチ部130の上面図である。第1の実施形態では、図3に示すように、近接する電極156の群ごとに開口部160が設けられている。それに対して、本実施形態では図8に示すように、PLC150の一つの端面(第3の端面153又は第4の端面154)に沿って配置されている全ての電極156を含むように開口部160が設けられている。
(Second Embodiment)
FIG. 8 is a top view of the switch unit 130 according to the present embodiment. In the first embodiment, as shown in FIG. 3, an opening 160 is provided for each group of adjacent electrodes 156. On the other hand, in this embodiment, as shown in FIG. 8, the opening portion includes all the electrodes 156 arranged along one end surface (third end surface 153 or fourth end surface 154) of the PLC 150. 160 is provided.
本実施形態のように開口部160を設けることによって、PLC150にFPC200を接続する際に、PLC150の一つの端面について一回ずつ接続作業を行えば、該端面に沿って設けられている全ての電極156の接続を行うことができる。そのため、第1の実施形態のように電極156の群ごとに開口部160を設けるよりも、接続作業に要する時間を低減することができる。 When the FPC 200 is connected to the PLC 150 by providing the opening 160 as in the present embodiment, all the electrodes provided along the end surface can be obtained by performing connection work once on one end surface of the PLC 150. 156 connections can be made. Therefore, the time required for the connection work can be reduced as compared with the case where the opening 160 is provided for each group of the electrodes 156 as in the first embodiment.
発明は、上述の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲において適宜変更可能である。 The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit of the present invention.
100 スイッチ装置
110 筐体
120 スプリッタ部
121 光スプリッタ
130 スイッチ部
131 光スイッチ
140 シャッフルファイバアレイ
150 平面光導波路基板(PLC)
151、152、153、154 端面
155 電気配線
156 電極
157 基礎基板
158 絶縁層
160 開口部
200 フレキシブルプリント配線板(FPC)
201 基板
202 電気配線
203 電極
204 カバーレイ
205 補強フィルム
300 異方性導電フィルム(ACF)
301 接着剤
302 導電性粒子
DESCRIPTION OF SYMBOLS 100 Switch apparatus 110 Housing | casing 120 Splitter part 121 Optical splitter 130 Switch part 131 Optical switch 140 Shuffle fiber array 150 Planar optical waveguide board (PLC)
151, 152, 153, 154 End face 155 Electrical wiring 156 Electrode 157 Base substrate 158 Insulating layer 160 Opening 200 Flexible printed wiring board (FPC)
201 Substrate 202 Electric wiring 203 Electrode 204 Coverlay 205 Reinforcing film 300 Anisotropic conductive film (ACF)
301 Adhesive 302 Conductive Particle
Claims (10)
前記配線板は、
第1の基板と、
前記第1の基板上に設けられている第1の電気配線と、
前記第1の基板上に設けられており、前記第1の電気配線に電気的に接続されている第1の電極と、
を備え、
前記平面光導波路基板は、
第2の基板と、
前記第2の基板の内部に設けられている光導波路と、
前記第2の基板の内部に設けられている第2の電気配線と、
前記第2の基板の表面の一部が窪むことにより形成されている開口部と、
前記開口部において前記第2の基板上に設けられており、前記電気配線に電気的に接続されている第2の電極と、
を備え、
前記第2の電極の表面に対して、前記開口部において前記第2の電極が配置されている領域以外の前記第2の基板の前記表面は窪んでおり、
前記開口部において、前記第1の電極と前記第2の電極とが電気的に接続されている
ことを特徴とする光モジュール。 An optical module comprising a wiring board and a planar optical waveguide substrate connected to the wiring board,
The wiring board is
A first substrate;
First electrical wiring provided on the first substrate;
A first electrode provided on the first substrate and electrically connected to the first electrical wiring;
With
The planar optical waveguide substrate is:
A second substrate;
An optical waveguide provided inside the second substrate;
A second electrical wiring provided inside the second substrate;
An opening formed by recessing a part of the surface of the second substrate;
A second electrode provided on the second substrate in the opening and electrically connected to the electrical wiring;
With
The surface of the second substrate other than the region where the second electrode is disposed in the opening is recessed with respect to the surface of the second electrode,
The optical module, wherein the first electrode and the second electrode are electrically connected in the opening.
前記開口部は前記少なくとも2個の第2の電極を含み、
前記少なくとも2個の第2の電極の前記表面に対して、前記少なくとも2個の第2の電極の間の領域の前記第2の基板の前記表面は窪んでいる
ことを特徴とする請求項1〜3のいずれか1項に記載の光モジュール。 At least two second electrodes are provided,
The opening includes the at least two second electrodes;
The surface of the second substrate in a region between the at least two second electrodes is recessed with respect to the surface of the at least two second electrodes. The optical module of any one of -3.
前記第2の電極の前記表面に対して、前記第2の電極と前記端面の一部との間の領域の前記第2の基板の前記表面は窪んでいる
ことを特徴とする請求項1〜4のいずれか1項に記載の光モジュール。 The opening is formed in a region including a part of an end surface adjacent to the surface of the second substrate;
The surface of the second substrate in a region between the second electrode and a part of the end face is recessed with respect to the surface of the second electrode. 5. The optical module according to any one of 4 above.
前記基板の内部に設けられている光導波路と、
前記基板の内部に設けられている電気配線と、
前記基板の表面の一部が窪むことにより形成されている開口部と、
前記開口部において前記基板上に設けられており、前記電気配線に電気的に接続されている電極と、
を備え、
前記電極の表面に対して、前記開口部において前記電極が配置されている領域以外の前記基板の前記表面は窪んでいる
ことを特徴とする平面光導波路基板。 A substrate,
An optical waveguide provided inside the substrate;
Electrical wiring provided inside the substrate;
An opening formed by recessing a part of the surface of the substrate;
An electrode provided on the substrate in the opening and electrically connected to the electrical wiring;
With
The planar optical waveguide substrate, wherein the surface of the substrate other than the region where the electrode is disposed in the opening is recessed with respect to the surface of the electrode.
前記開口部は前記少なくとも2個の電極を含み、
前記少なくとも2個の電極の前記表面に対して、前記少なくとも2個の電極の間の領域の前記基板の前記表面は窪んでいる
ことを特徴とする請求項7に記載の平面光導波路基板。 At least two of the electrodes are provided,
The opening includes the at least two electrodes;
The planar optical waveguide substrate according to claim 7, wherein the surface of the substrate in a region between the at least two electrodes is recessed with respect to the surface of the at least two electrodes.
前記電極の前記表面に対して、前記電極と前記端面の一部との間の領域の前記基板の前記表面は窪んでいる
ことを特徴とする請求項7又は8に記載の平面光導波路基板。 The opening is formed in a region including a part of an end surface adjacent to the surface of the substrate;
The planar optical waveguide substrate according to claim 7 or 8, wherein the surface of the substrate in a region between the electrode and a part of the end surface is recessed with respect to the surface of the electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013211101A JP2015075588A (en) | 2013-10-08 | 2013-10-08 | Planar optical waveguide substrate and optical module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013211101A JP2015075588A (en) | 2013-10-08 | 2013-10-08 | Planar optical waveguide substrate and optical module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015075588A true JP2015075588A (en) | 2015-04-20 |
Family
ID=53000505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013211101A Pending JP2015075588A (en) | 2013-10-08 | 2013-10-08 | Planar optical waveguide substrate and optical module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015075588A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017181837A (en) * | 2016-03-31 | 2017-10-05 | 古河電気工業株式会社 | Optical waveguide circuit device |
WO2020145257A1 (en) * | 2019-01-10 | 2020-07-16 | 日本電信電話株式会社 | Optical signal processing device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004233737A (en) * | 2003-01-31 | 2004-08-19 | Nippon Telegr & Teleph Corp <Ntt> | Waveguide type optical switch |
JP2008233471A (en) * | 2007-03-20 | 2008-10-02 | Nippon Telegr & Teleph Corp <Ntt> | Connection structure of electrode terminals in planar optical circuits |
JP2012018289A (en) * | 2010-07-08 | 2012-01-26 | Mitsubishi Electric Corp | Optical module |
-
2013
- 2013-10-08 JP JP2013211101A patent/JP2015075588A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004233737A (en) * | 2003-01-31 | 2004-08-19 | Nippon Telegr & Teleph Corp <Ntt> | Waveguide type optical switch |
JP2008233471A (en) * | 2007-03-20 | 2008-10-02 | Nippon Telegr & Teleph Corp <Ntt> | Connection structure of electrode terminals in planar optical circuits |
JP2012018289A (en) * | 2010-07-08 | 2012-01-26 | Mitsubishi Electric Corp | Optical module |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017181837A (en) * | 2016-03-31 | 2017-10-05 | 古河電気工業株式会社 | Optical waveguide circuit device |
WO2017169710A1 (en) * | 2016-03-31 | 2017-10-05 | 古河電気工業株式会社 | Optical waveguide circuit device |
US10545292B2 (en) | 2016-03-31 | 2020-01-28 | Furukawa Electric Co., Ltd. | Optical waveguide circuit device |
WO2020145257A1 (en) * | 2019-01-10 | 2020-07-16 | 日本電信電話株式会社 | Optical signal processing device |
JP2020112666A (en) * | 2019-01-10 | 2020-07-27 | 日本電信電話株式会社 | Optical signal processor |
JP7189432B2 (en) | 2019-01-10 | 2022-12-14 | 日本電信電話株式会社 | optical signal processor |
US12007665B2 (en) | 2019-01-10 | 2024-06-11 | Nippon Telegraph And Telephone Corporation | Optical signal processing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7489839B2 (en) | Printed circuit board and manufacturing method thereof | |
US9488783B2 (en) | Switch apparatus | |
CN104914517B (en) | Optical module | |
CN110308518B (en) | Optical fiber circuit board, manufacturing method thereof, signal transmission device and hybrid circuit board | |
CN110308519B (en) | Optical fiber circuit board, manufacturing method thereof and optical transmission device | |
JP6055661B2 (en) | Optical module and optical transceiver | |
JP2011138049A (en) | Optical modulator | |
JP2011017787A (en) | Optical waveguide layer, opto-electro mixed circuit board and method of fabricating opto-electro circuit board | |
JP2013093345A (en) | Optical module and multilayer substrate | |
JP2006259739A (en) | Optical device and manufacturing method | |
US20140178069A1 (en) | Optical receiver module | |
JP2015075588A (en) | Planar optical waveguide substrate and optical module | |
JP2008233471A (en) | Connection structure of electrode terminals in planar optical circuits | |
JP6559971B2 (en) | Bare module and optical module manufacturing method | |
CN209946469U (en) | Optical fiber circuit board, optical transmission device and hybrid optical fiber circuit board | |
CN209946450U (en) | Optical fiber circuit board, optical transmission device, and photoelectric hybrid circuit board | |
JP6927323B2 (en) | Planar optical waveguide type optical device | |
WO2020203364A1 (en) | Photoelectric hybrid substrate | |
US8339799B2 (en) | Integrated circuit with pins at multiple edges of a chip | |
CN100492634C (en) | Mounting body, optical transmission line and optoelectronic circuit board | |
CN108345065B (en) | Optical signal processing device and preparation method | |
JP4510532B2 (en) | Mounted body, optical transmission line and photoelectric circuit board | |
JP5144617B2 (en) | Optical circuit assembly | |
US20230400626A1 (en) | Optical module and optical communication device | |
JP2024003201A (en) | Photoelectric composite transmission module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170830 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180206 |