JP2015064290A - Circuit board inspection device - Google Patents
Circuit board inspection device Download PDFInfo
- Publication number
- JP2015064290A JP2015064290A JP2013198573A JP2013198573A JP2015064290A JP 2015064290 A JP2015064290 A JP 2015064290A JP 2013198573 A JP2013198573 A JP 2013198573A JP 2013198573 A JP2013198573 A JP 2013198573A JP 2015064290 A JP2015064290 A JP 2015064290A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- conductor pattern
- unit
- group
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 384
- 239000004020 conductor Substances 0.000 claims abstract description 151
- 238000009413 insulation Methods 0.000 claims abstract description 68
- 239000000523 sample Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000012360 testing method Methods 0.000 claims description 26
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000002950 deficient Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
【課題】装置構成の複雑化と検査信号の劣化を回避しつつ導体パターン間の絶縁検査と電子部品の部品検査を行い得ると共に、フローティング電源部をより簡易な構造にする。【解決手段】導体パターン群GP1〜GP3に接触するプローブピン21に配線を介して直接的に接続されて、集積回路IC1〜IC3に対する部品検査を実行する第2検査部5としての検査装置A,B,Cと、2つの電圧V1,V2を供給するフローティング電源部9とを備え、制御部6は、導体パターン群GP1〜GP3のうちの1つの導体パターン群GP3を常に低電位に接続させた状態でL回の接続処理を実行すると共に絶縁検査処理を実行し、低電位に接続させた1つの導体パターン群GP3を構成させる集積回路IC3に対する部品検査を実行する検査装置Cは、電源部8から電圧V1の供給を受けて作動し、他の検査装置A,Bは電圧V2,V3の供給を受けて作動する。【選択図】図1Insulation inspection between conductor patterns and part inspection of electronic parts can be performed while avoiding complication of the apparatus configuration and deterioration of the inspection signal, and a floating power supply unit has a simpler structure. An inspection apparatus A as a second inspection unit 5 that is directly connected to a probe pin 21 in contact with a conductor pattern group GP1 to GP3 via a wiring and performs component inspection on integrated circuits IC1 to IC3, B and C, and a floating power supply unit 9 for supplying two voltages V1 and V2, and the control unit 6 always connected one conductor pattern group GP3 of the conductor pattern groups GP1 to GP3 to a low potential. The inspection apparatus C that executes the connection process L times in the state and performs the insulation inspection process, and performs the component inspection on the integrated circuit IC3 that constitutes one conductor pattern group GP3 connected to the low potential includes the power supply unit 8 The other inspection devices A and B operate with the supply of voltages V2 and V3. [Selection] Figure 1
Description
本発明は、導体パターンが形成されると共に導体パターンに接続された電子部品が内蔵された回路基板に対して所定の電気的検査を実行する回路基板検査装置に関するものである。 The present invention relates to a circuit board inspection apparatus that performs a predetermined electrical inspection on a circuit board in which a conductor pattern is formed and an electronic component connected to the conductor pattern is incorporated.
この種の回路基板検査装置として、本願出願人は下記特許文献1に開示された回路基板検査装置を既に提案している。この回路基板検査装置では、制御部が、導体パターンデータおよび電子部品接続データに基づいて電子部品を介して連鎖的に接続されている全ての導体パターンを1つの導体パターン群として特定すると共に、導体パターン群が複数存在するときに1つの導体パターン群におけるいずれかの導体パターンと他の1つの導体パターン群におけるいずれかの導体パターンとの間に検査用信号を供給させる第1処理を実行し、検査部が、第1処理の実行時において、検査用信号の供給に伴って1つの導体パターン群の導体パターンと他の1つの導体パターン群の導体パターンとの間に生じる物理量に基づいて各導体パターン群の間の絶縁状態を検査する。
As this type of circuit board inspection apparatus, the present applicant has already proposed the circuit board inspection apparatus disclosed in
したがって、この回路基板検査装置によれば、1つの導体パターン群に含まれている導体パターンおよび電子部品は基本的には同電位に維持されるため、回路基板に実装されている電子部品を損傷させることなく絶縁されているべき導体パターンの間の絶縁状態を確実に検査することが可能になっている。また、この回路基板検査装置では、回路基板に実装されている電子部品の例えば抵抗値を算出し、この算出した抵抗値に基づいて電子部品の良否検査(部品検査)を実施することも可能となっている。 Therefore, according to this circuit board inspection apparatus, the conductor pattern and the electronic component included in one conductor pattern group are basically maintained at the same potential, so that the electronic component mounted on the circuit board is damaged. Thus, it is possible to surely inspect the insulation state between the conductor patterns that should be insulated without causing them. Further, in this circuit board inspection apparatus, it is possible to calculate, for example, a resistance value of an electronic component mounted on the circuit board, and to perform a quality inspection (component inspection) of the electronic component based on the calculated resistance value. It has become.
また、外部の測定器から別の動作波形などを回路基板の電子部品(IC(集積回路))に与えて、例えば、簡易的なファンクションテストを実施可能にするための構成として、下記特許文献2に従来の技術として開示されている構成、すなわち、外部入出力端子と、各アームに取り付けられているプローブピンをスキャナボード側若しくは外部入出力端子側のいずれかに切り替えるスイッチとを備える構成も知られている。 Further, as a configuration for providing another operation waveform or the like from an external measuring instrument to an electronic component (IC (integrated circuit)) on a circuit board to enable, for example, a simple function test, the following Patent Document 2 is disclosed. Also known is a configuration disclosed in the prior art, that is, a configuration including an external input / output terminal and a switch for switching a probe pin attached to each arm to either the scanner board side or the external input / output terminal side. It has been.
ところが、上記した従来の回路基板検査装置には、以下のような改善すべき課題が存在している。すなわち、この回路基板検査装置を用いて、導体パターンの間の絶縁状態の検査と共に、上記のファンクションテストのような電子部品についての部品検査を実施するためには、上記の特許文献2に開示されているようなスイッチを設けて、絶縁状態の検査を行う際にはプローブピンをスキャナボード側に切り替え、部品検査を行う際にはプローブピンを外部入出力端子側に切り替える構成にする必要がある、このため、このように構成した場合には、スイッチを追加する分だけ装置構成が複雑になると共に、部品検査のための検査信号がスイッチを経由する際に劣化(信号の減衰やノイズの混入)するおそれがあるという課題が存在しており、この課題の改善が求められていた。 However, the above-described conventional circuit board inspection apparatus has the following problems to be improved. That is, in order to carry out component inspection for electronic components such as the above-described function test as well as the inspection of the insulation state between conductor patterns using this circuit board inspection device, it is disclosed in the above-mentioned Patent Document 2. Must be configured so that the probe pin is switched to the scanner board side when inspecting the insulation state and the probe pin is switched to the external input / output terminal side when performing component inspection. Therefore, in such a configuration, the device configuration becomes complicated by the addition of the switch, and the inspection signal for component inspection deteriorates when passing through the switch (signal attenuation or noise mixing). ) Existed and there was a need to improve this problem.
そこで、本願出願人は、この課題を改善すべく特願2012−200248において、装置構成の複雑化と検査信号の劣化を回避しつつ導体パターン間の絶縁検査と電子部品の部品検査を行い得る回路基板検査装置を提案している。なお、この回路基板検査装置では、電子部品が実装された状態での絶縁検査を行うため、1つ1つの導体パターン間の絶縁検査ではなく、電子部品を介して連鎖的に接続されている全ての導体パターンを1つの導体パターン群として特定すると共に、導体パターン群を構成しない導体パターンを特定して、検査対象部位間での絶縁状態(つまり、異なる導体パターン群間での絶縁状態、導体パターン群と導体パターン群を構成しない導体パターンとの間での絶縁状態、および導体パターン群を構成しない導体パターン間での絶縁状態)を検査する。 Therefore, in order to improve this problem, the applicant of the present application disclosed in Japanese Patent Application No. 2012-200288, a circuit that can perform insulation inspection between conductor patterns and component inspection of electronic components while avoiding complicated device configuration and deterioration of inspection signals. A board inspection system is proposed. In addition, since this circuit board inspection apparatus performs an insulation inspection in a state where the electronic components are mounted, not all the insulation inspections between the individual conductor patterns, but all that are connected in a chain via the electronic components. The conductor pattern is specified as one conductor pattern group, and the conductor pattern that does not constitute the conductor pattern group is specified, and the insulation state between the inspection target parts (that is, the insulation state between the different conductor pattern groups, the conductor pattern) The insulation state between the group and the conductor pattern that does not constitute the conductor pattern group, and the insulation state between the conductor patterns that do not constitute the conductor pattern group) are inspected.
また、この回路基板検査装置では、回路基板に内蔵されている電子部品に対する部品検査を実行する第2検査部を、部品検査を行う電子部品毎に個別に設けると共に、各第2検査部にフローティング電源部から作動用電圧を供給し、かつ第2検査部との間でのデータや信号のやり取りをアイソレータを介して実行する構成にすることで、絶縁検査を実行する第1検査部に対してフローティング構造としている。これにより、この回路基板検査装置では、第1検査部からの信号を切り替えてフィクスチャの任意のプローブピンに供給したり第1検査部をすべてのプローブピンから切り離したりするスキャナと、プローブピンとを配線で常時接続(直接接続)としつつ、第2検査部を構成する検査装置およびプローブピンについても配線で常時接続(直接接続)として、第1検査部側のスキャナと、第2検査部側の検査装置とをスイッチで切り替えなくてもよい構造としている。 Further, in this circuit board inspection apparatus, a second inspection unit that performs component inspection on an electronic component built in the circuit board is provided for each electronic component that performs component inspection, and is floated on each second inspection unit. By supplying the operating voltage from the power supply unit and exchanging data and signals with the second inspection unit via the isolator, the first inspection unit that performs the insulation inspection It has a floating structure. As a result, in this circuit board inspection apparatus, the scanner that switches the signal from the first inspection unit and supplies it to any probe pin of the fixture or separates the first inspection unit from all the probe pins, and the probe pin are provided. While always connecting (direct connection) with wiring, the inspection device and probe pins constituting the second inspection unit are also always connected (direct connection) with wiring so that the scanner on the first inspection unit side and the second inspection unit side are connected. The inspection apparatus does not need to be switched with a switch.
ところが、上記した回路基板検査装置(特願2012−200248において提案した回路基板検査装置)には、以下のような改善すべき課題が存在している。すなわち、この回路基板検査装置では、部品検査を行う電子部品毎に個別に設けた第2検査部毎に、フローティング電源部で個別に作動用電圧を生成して供給する必要があるため、フローティング電源部の構成が複雑化するという改善すべき課題が存在している。 However, the circuit board inspection apparatus described above (the circuit board inspection apparatus proposed in Japanese Patent Application No. 2012-200288) has the following problems to be improved. That is, in this circuit board inspection apparatus, it is necessary to generate and supply an operating voltage individually in the floating power supply unit for each second inspection unit individually provided for each electronic component that performs component inspection. There is a problem to be improved that the composition of the parts is complicated.
ところで、この回路基板検査装置と同様にして、絶縁検査において、導体パターン群内に存在している電子部品の損傷を回避するために、検査対象部位としての1つの導体パターン群を構成する各導体パターンが同電位になるようにスキャナを制御するという構成を採用しつつ、さらに複数の検査対象部位間の絶縁状態を少ないステップ数で高速に検査し得るマルチプル方式を採用したときには、複数の検査対象部位のうちの1つの検査対象部位については、絶縁検査において常に低電位に規定しておくことが可能である。 By the way, in the same manner as in this circuit board inspection apparatus, each conductor constituting one conductor pattern group as a part to be inspected in order to avoid damage to electronic components existing in the conductor pattern group in the insulation inspection. When adopting a configuration that controls the scanner so that the pattern has the same potential, and adopting a multiple method that can inspect the insulation state between multiple inspection target parts at high speed with a small number of steps, multiple inspection objects One of the parts to be inspected can always be regulated to a low potential in the insulation inspection.
そこで、本願出願人は、複数の検査対象部位のうちの1つの検査対象部位については、絶縁検査において常に低電位に規定しておくことが可能というマルチプル方式の特徴に着目して、上記の課題を改善し得るのではないかと考えた。 Accordingly, the applicant of the present application pays attention to the characteristics of the multiple method, in which one inspection target part of a plurality of inspection target parts can be always regulated to a low potential in the insulation inspection. I thought that it could be improved.
なお、このマルチプル方式とは、相互間の絶縁状態を検査すべき複数の検査対象部位を2つのグループ(Aグループ、Bグループ)にグループ分けし、例えば、Aグループ内の各検査対象部位は互いに同電位(低電位)とし、かつBグループ内の各検査対象部位は互いに同電位(高電位)として、このときに相互間に流れる電流と、この高電位および低電位間の電位差とに基づいて相互間の抵抗値(絶縁抵抗値)を算出することで、両グループ間の絶縁状態が良好であるか否かを検査する。そして、この検査を、グループ分けの内容(各グループに所属させる検査対象部位)を所定の規則に従って変更しつつ所定の回数行う。この場合、1つの検査対象部位と他のすべての検査対象部位との間の絶縁状態が良好であるか否かを検査するのに必要な検査回数L(グループ分けの回数。以下、ステップ数ともいう)は、検査対象部位の数をKとしたときに、log2K以上であってlog2Kに最も近い整数で規定される(例えば、K=20のときには、log220≒4.32であるから、検査回数(ステップ数)Lは5回)、という方法である。このため、このマルチプル方式では、複数の検査対象部位のうちから2つを選択するすべての組み合わせについて絶縁検査を順次実行する方式(いわゆる総当たり方式)と比較して、各検査対象部位間の絶縁状態が良好であるか否かを少ない回数で検査することが可能になっている。 In this multiple method, a plurality of inspection target parts whose insulation states are to be inspected are grouped into two groups (A group and B group). For example, the inspection target parts in the A group are mutually connected. Based on the current flowing between them and the potential difference between the high potential and the low potential at the same potential (low potential) and the inspection target parts in the B group are the same potential (high potential). By calculating the mutual resistance value (insulation resistance value), it is inspected whether the insulation state between both groups is good. And this test | inspection is performed a predetermined number of times, changing the content of grouping (inspection object part which belongs to each group) according to a predetermined rule. In this case, the number of inspections L (the number of groupings; hereinafter, the number of steps) required to inspect whether the insulation state between one inspection target part and all other inspection target parts is good or not. say) is the number of inspected portion when the K, there is log 2 K or more is defined by the integer closest to log 2 K (e.g., when K = 20, the log 2 20 ≒ 4.32 Therefore, the number of inspections (number of steps L is 5 times). For this reason, in this multiple method, compared with a method (so-called brute force method) in which insulation inspection is sequentially performed for all combinations in which two of a plurality of inspection target portions are selected, insulation between the inspection target portions is performed. Whether or not the state is good can be inspected with a small number of times.
本発明は、かかる課題に鑑みてなされたものであり、装置構成の複雑化と検査信号の劣化を回避しつつ導体パターン間の絶縁検査と電子部品の部品検査を行い得ると共に、フローティング電源部をより簡易な構造にし得る回路基板検査装置を提供することを主目的とする。 The present invention has been made in view of such problems, and can perform insulation inspection between conductor patterns and component inspection of electronic components while avoiding complicated device configuration and deterioration of inspection signals, and a floating power supply unit. The main object is to provide a circuit board inspection apparatus that can have a simpler structure.
上記目的を達成すべく請求項1記載の回路基板検査装置は、複数の導体パターンが形成されると共に当該複数の導体パターンのうちのいずれかの導体パターンに接続された電子部品が内蔵された回路基板の当該複数の導体パターンに接触させられる複数のプローブピンが立設されたフィクスチャと、一対の接続端子を有し当該一対の接続端子に接続された検査対象部位間の絶縁状態を当該一対の接続端子のうちの一方の接続端子を低電位としかつ他方の接続端子を高電位とした状態で検査する第1検査部と、複数の切替スイッチを有して構成されると共に、配線を介して前記複数のプローブピンおよび前記一対の接続端子と接続された状態で前記フィクスチャと前記第1検査部との間に配設されて、前記切替スイッチのオン・オフ状態が制御されることにより、前記複数のプローブピンのすべてを前記一対の接続端子から切り離す分離状態および前記複数のプローブピンのうちの任意のプローブピンを前記一対の接続端子に接続する接続状態のいずれかの状態に移行するスキャナと、前記電子部品を介して連鎖的に接続されている全ての前記導体パターンで構成される複数の導体パターン群、および前記導体パターン群を構成しない独立した前記導体パターンを合わせてK個(Kは3以上の整数)の検査対象部位として、前記スキャナに対する制御を実行して、当該K個の検査対象部位のうちの一部の検査対象部位を第1グループとして設定して当該第1グループの検査対象部位を前記一対の接続端子のうちのいずれか一方の接続端子に接続させることで前記低電位および前記高電位のうちのいずれか一方の電位に接続させ、かつ当該K個の検査対象部位のうちの当該第1グループの検査対象部位を除く他の全ての検査対象部位を第2グループとして設定して当該第2グループの検査対象部位を当該一対の接続端子のうちの他方の接続端子に接続させることで前記低電位および前記高電位のうちの他方の電位に接続させる接続処理を当該両グループとしてそれぞれ設定する前記検査対象部位の組み合わせを変更しつつL回(Lはlog2K以上であってlog2Kに最も近い整数)実行すると共に、当該接続処理を実行する毎に前記第1検査部に対する制御を実行して当該一対の接続端子に接続されている検査対象部位間の絶縁状態を検査させる絶縁検査処理を実行する制御部と、前記第1検査部、前記スキャナおよび前記制御部に第1作動用電圧を供給する電源部とを備えている回路基板検査装置であって、1つの前記導体パターン群を構成させる前記電子部品に接続されている前記導体パターンに接触する前記プローブピンに配線を介して直接的に接続されて、当該電子部品に対する部品検査を実行する第2検査部と、前記第1作動用電圧と電気的に絶縁されると共に互いに電気的に絶縁された第2作動用電圧を供給するフローティング電源部とを備え、前記制御部は、複数の前記導体パターン群のうちの1つの導体パターン群を常に前記低電位に接続させた状態でL回の前記接続処理を実行すると共に前記絶縁検査処理を実行し、前記第2検査部のうちの前記低電位に接続させた前記1つの導体パターン群を構成させる前記電子部品に対する前記部品検査を実行する第2検査部は、前記電源部から前記第1作動用電圧の供給を受けて作動し、当該第2検査部を除く他のすべての第2検査部は、前記フローティング電源部から前記第2作動用電圧の供給を受けて作動する。
In order to achieve the above object, a circuit board inspection apparatus according to
請求項1記載の回路基板検査装置では、制御部は、相互間の絶縁状態を検査する回路基板内のK個の検査対象部位を、第1グループとして組み合わせる検査対象部位と、第2グループとして組み合わせる検査対象部位とに分けて、第1グループの検査対象部位を低電位および高電位のうちのいずれか一方の電位に接続し、第2グループの検査対象部位を低電位および高電位のうちの他方の電位に接続する接続処理を、両グループとしてそれぞれ設定する検査対象部位の組み合わせを変更しつつL回実行すると共に、接続処理を実行する毎に第1検査部に対する制御を実行してその一対の接続端子に接続されている検査対象部位間の絶縁状態を検査させるマルチプル方式による絶縁検査処理を実行する。
The circuit board inspection apparatus according to
また、この回路基板検査装置では、1つの検査対象部位としての導体パターン群を構成させる電子部品であって、部品検査が行われる電子部品が複数存在するときには、この電子部品のうちの1つの電子部品については、マルチプル方式による絶縁検査処理において常に低電位が印加される検査対象部位として規定すると共に、制御部や第1検査部などと同じ電源部側の基準電位を基準として生成される第1作動用電圧を作動用電圧とする第2検査部としての検査装置で検査する。また、残りの電子部品については、電源部側の第1作動用電圧と電気的に絶縁されると共に複数のときには相互間についても互いに電気的に絶縁された1以上の第2作動用電圧を作動用電圧とする第2検査部で検査する。 Further, in this circuit board inspection apparatus, when there are a plurality of electronic components that constitute a conductor pattern group as one inspection target portion and the component inspection is performed, one electronic component of the electronic component is detected. A part is defined as an inspection target part to which a low potential is always applied in an insulation inspection process using a multiple method, and is generated based on a reference potential on the same power supply unit side as the control unit, the first inspection unit, and the like. Inspection is performed with an inspection device as a second inspection unit using the operation voltage as the operation voltage. For the remaining electronic components, one or more second operating voltages that are electrically insulated from the first operating voltage on the power supply unit side and also electrically isolated from each other are operated when there are a plurality of electronic components. Inspection is performed at the second inspection unit, which is used as a working voltage.
したがって、この回路基板検査装置によれば、背景技術で述べた回路基板検査装置とは異なり、部品検査を行う電子部品毎に設けたすべての第2検査部のうちの1つの第2検査部には、制御部や第1検査部などと同じ電源部からの第1作動用電圧を作動用電圧として供給することができるため、フローティング電源部で個別に生成させる第2検査部のための作動用電圧の種類を1種類だけ削減できる結果、フローティング電源部ですべての第2検査部のための作動用電圧を生成させる構成と比較して、フローティング電源部の構成をその分だけ簡易に構成することができる。 Therefore, according to this circuit board inspection apparatus, unlike the circuit board inspection apparatus described in the background art, one second inspection section among all the second inspection sections provided for each electronic component subjected to component inspection is provided. Can supply the first operation voltage from the same power supply unit as the control unit, the first inspection unit, etc. as the operation voltage, so that the operation for the second inspection unit generated individually by the floating power supply unit As a result of being able to reduce only one type of voltage, the configuration of the floating power supply unit can be simply configured as much as compared with the configuration in which the floating power supply unit generates operating voltages for all the second inspection units. Can do.
以下、回路基板検査装置の実施の形態について、添付図面を参照して説明する。 Hereinafter, an embodiment of a circuit board inspection apparatus will be described with reference to the accompanying drawings.
最初に、回路基板検査装置1の構成について説明する。図1に示す回路基板検査装置1は、フィクスチャ(ピンボード)2、スキャナ3、第1検査部4、第2検査部5、制御部6、記憶部7、電源部8、フローティング電源部9およびアイソレータ10を備えて、回路基板51に対して所定の電気的検査を実行可能に構成されている。
First, the configuration of the circuit
検査対象である回路基板51は、内部に電子部品(例えば、抵抗、コンデンサおよび集積回路など)が内蔵された部品内蔵型の回路基板であり、内蔵されている電子部品に接続されている導体パターンは、不図示のビア(またはスルーホール)などを介して回路基板51の表面(本例では一例として上面)と電子部品が配設されている回路基板51の内部との間に亘って形成されている。
The
一例として回路基板51は、図1に示すように、電子部品を介して連鎖的に接続されている全ての導体パターンでそれぞれ構成されている複数の導体パターン群GP(本例では一例として、6つの導体パターン群GP1〜GP6。以下、特に区別しないときには「導体パターン群GP」ともいう)、および導体パターン群GPを構成しない独立した複数の導体パターンP(本例では一例として、2つの導体パターンP16,P17)が形成されて構成されている。また、導体パターン群GP1〜GP6のうちの導体パターン群GP1〜GP3については、後述するように第2検査部5(本例では第2検査部5の検査装置A,B,C)によって部品検査が行われる電子部品としての集積回路IC1,IC2,IC3を介して連鎖的に接続されている導体パターンを含んでいる。
As an example, as shown in FIG. 1, the
最初に、導体パターン群GPについて、導体パターン群GP1〜GP3のうちの導体パターン群GP1,GP2の2つを例に挙げて図2を参照して具体的に説明する。導体パターン群GP1は、回路基板51に内蔵されている集積回路IC1(例えば、所定の周波数特性を有するフィルタ素子)、抵抗R1およびコンデンサC1を介して連鎖的に接続されているすべての導体パターンP1〜P4で構成されている。また、導体パターン群GP2は、回路基板51に内蔵されている集積回路IC2(例えば、導体パターンP11,P12,P9に接続されている入力ピンに入力される論理で示される値に応じた電圧を導体パターンP8に接続されている出力ピンから出力するD/A変換器)、抵抗R2〜R4およびコンデンサC2,C3を介して連鎖的に接続されているすべての導体パターンP5〜P15で構成されている。なお、導体パターン群GP3に含まれている集積回路IC3は、図示はしないが増幅器で構成されている。また、集積回路IC3は、一例として、電源端子、グランド端子、入力端子および出力端子の4つの端子を備えている。これにより、導体パターン群GP3は、一例として、この集積回路IC3を介して連鎖的に接続されている4つの導体パターンP(図示せず)で構成されているものとする。
First, the conductor pattern group GP will be specifically described with reference to FIG. 2 by taking two of the conductor pattern groups GP1 and GP2 of the conductor pattern groups GP1 to GP3 as examples. The conductor pattern group GP1 includes all the conductor patterns P1 connected in a chain via an integrated circuit IC1 (for example, a filter element having a predetermined frequency characteristic) built in the
次に、導体パターン群GPを構成しない独立した導体パターンPについて、導体パターンP16を例に挙げて図2を参照して具体的に説明する。この回路基板51には、複数の電子部品が表面に後付けで実装され、同図において破線で示すように、導体パターンP16には、導体パターンP15との間に後付けで実装されるコンデンサC11と、導体パターンP13との間に後付けで実装される抵抗R11のみが接続される。したがって、回路基板検査装置1による回路基板51の検査時には、導体パターンP16は、電子部品を介して他の導体パターンPと連鎖的に接続される導体パターンではない状態にある(つまり、導体パターン群GPを構成しない導体パターンの状態にある)。
Next, the independent conductor pattern P that does not constitute the conductor pattern group GP will be specifically described with reference to FIG. 2 taking the conductor pattern P16 as an example. A plurality of electronic components are mounted on the surface of the
フィクスチャ2は、複数(m本)のプローブピン21を備えて構成されている。フィクスチャ2は、不図示の載置台の上面に載置されている回路基板51の上方において、不図示の支持機構によって回路基板51に対して接離動自在な状態に支持されている。また、複数のプローブピン21は、フィクスチャ2の載置台側の面(本例では下面)における接触する導体パターンPの接触部位(接触ポイント)に対応する位置に立設されている。本例では、接触部位は、各導体パターンPに対して1つずつ規定されている。このため、プローブピン21は、導体パターンPと同数のm本立設されている。この構成により、フィクスチャ2は、各プローブピン21が対応する接触部位に接触する状態(プロ−ビング状態)まで移動されたときには、各プローブピン21を介して載置台との間で回路基板51を挟み込んで保持する。
The fixture 2 is configured to include a plurality (m pieces) of probe pins 21. The fixture 2 is supported so as to be movable toward and away from the
スキャナ3は、複数の切替スイッチを有して構成されて、図1に示すように、フィクスチャ2と第1検査部4との間に配設されている。また、スキャナ3は、複数(m本)のプローブピン21と配線(本数はm本)を介して接続されると共に、第1検査部4の後述する一対の接続端子4a,4bと配線(2本の配線)を介して接続されている。また、スキャナ3は、制御部6によって複数の切替スイッチのオン・オフ状態が制御されることにより、複数のプローブピン21のすべてを第1検査部4の一対の接続端子4a,4bから切り離す分離状態、および複数のプローブピン21のうちの任意のプローブピン21を第1検査部4の一対の接続端子4a,4bのうちの任意の一方の接続端子に接続すると共に、この一方の接続端子に接続されたプローブピン21を除く他のプローブピン21のうちの任意のプローブピン21を一対の接続端子4a,4bのうちの他方の接続端子に接続する接続状態のいずれかの状態に移行することが可能になっている。
The scanner 3 includes a plurality of changeover switches, and is disposed between the fixture 2 and the first inspection unit 4 as shown in FIG. The scanner 3 is connected to a plurality of (m) probe pins 21 via wiring (the number is m), and a pair of
第1検査部4は、一対の接続端子4a,4bを有し、この一対の接続端子4a,4bに接続された検査対象部位間の絶縁状態を検査する。一例として、第1検査部4は、一対の接続端子4a,4bと共に、絶縁抵抗計および処理部(いずれも図示せず)を備えている。この構成により、処理部が制御部6によって制御されることで絶縁抵抗計を作動させて、一対の接続端子4a,4bに接続された検査対象部位間の絶縁抵抗を測定し、この測定した絶縁抵抗の抵抗値と予め規定された基準抵抗値とを比較することにより、検査対象部位間の絶縁状態を検査して(例えば、算出した抵抗値が基準抵抗値以上のときには絶縁状態は良好であり、基準抵抗値未満のときには絶縁状態は不良であるというようにして検査して)、この検査結果を示す結果データD1を制御部6に出力する。
The 1st test | inspection part 4 has a pair of connecting terminal 4a, 4b, and test | inspects the insulation state between the test object site | parts connected to this pair of connecting terminal 4a, 4b. As an example, the 1st test | inspection part 4 is provided with the insulation resistance meter and the process part (all are not shown) with a pair of
この場合、第1検査部4の絶縁抵抗計は、一対の接続端子4a,4bに接続された検査対象部位のうちの例えば一方の接続端子4aに接続された検査対象部位に高電位(一般的に、後述する低電位との電位差が数百ボルトとなるような高電圧)を印加し、かつ他方の接続端子4bに接続された他の検査部位に低電位(後述の基準電位G1)を印加すると共に、このときに一対の接続端子4a,4b間に流れる電流を測定して、高電位と低電位の電位差および測定した電流とに基づいて、検査対象部位間の絶縁抵抗を測定する。
In this case, the insulation resistance meter of the first inspection unit 4 has a high potential (generally at the inspection target portion connected to one
第2検査部5は、回路基板51に内蔵されている電子部品のうちの部品検査を実行する電子部品に接続されている導体パターンPに接触する各プローブピン21にn本の配線を介して常時接続されて、これらの電子部品に対する部品検査を実行する。本例では、部品検査を実行する電子部品は一例として集積回路IC1,IC2,IC3の3つであるため、この部品検査を実行する電子部品の個数に対応して、フィルタ素子である集積回路IC1の周波数特性を測定して検査するための検査装置A(例えば、周波数特性測定器)と、D/A変換器である集積回路IC2を動作させて検査するための検査装置B(例えば、集積回路IC2を作動させるためのデジタルデータを複数ビット出力可能な信号出力装置、および集積回路IC2の出力電圧を測定する電圧測定器)と、増幅器である集積回路IC3を作動させて検査するための検査装置C(例えば、信号発生器および集積回路IC3の出力電圧を測定する電圧測定器)との3つの検査装置(つまり、例えば部品検査を実行する電子部品の個数と同数の検査装置)を第2検査部5として備えている。
The
また、検査装置Aは、集積回路IC1の3つの端子に接続されている3つの導体パターンP1〜P3(図2参照)に3つのプローブピン21および3本の配線を介して直接接続され、検査装置Bは、集積回路IC2の6つの端子に接続されている6つの導体パターンP8〜P13に6つのプローブピン21および6本の配線を介して直接接続されている。また、検査装置Cは、図示はしないが、上記したように集積回路IC3の4つの端子に接続されている4つの導体パターンPに4つのプローブピン21および4本の配線を介して直接接続されている。これにより本例では、第2検査部5は、n(=13)本の配線を介してフィクスチャ2の13本のプローブピン21に接続されている。また、各検査装置A,B,Cは互いに電気的に絶縁(分離)されている。
The inspection apparatus A is directly connected to the three conductor patterns P1 to P3 (see FIG. 2) connected to the three terminals of the integrated circuit IC1 via the three probe pins 21 and the three wirings. The device B is directly connected to the six conductor patterns P8 to P13 connected to the six terminals of the integrated circuit IC2 via the six probe pins 21 and the six wires. Although not shown, the inspection apparatus C is directly connected to the four conductor patterns P connected to the four terminals of the integrated circuit IC3 through the four probe pins 21 and the four wires as described above. ing. Thus, in this example, the
また、第2検査部5としての各検査装置A,B,Cのうちの検査装置A,Bは、電源部8から出力される電圧(第1作動用電圧)V1に基づいて作動するスキャナ3、第1検査部4、検査装置C、制御部6および記憶部7とは異なり、フローティング電源部9から供給される電圧(電圧V1側から電気的に絶縁された電圧)を作動用電圧として作動する。具体的には、第2検査部5の検査装置Aは、フローティング電源部9から電源端子5aに供給される電圧V2(電圧V1側の後述の基準電位G1および電圧V1から電気的に絶縁された後述の基準電位G2を基準として生成される第2作動用電圧)を作動用電圧として作動する。また、第2検査部5の他の1つの検査装置Bは、フローティング電源部9から電源端子5bに供給される電圧V3(電圧V1側の基準電位G1および電圧V1から電気的に絶縁され、かつ基準電位G2および電圧V2からも電気的に絶縁された後述の基準電位G3を基準として生成される他の第2作動用電圧)を作動用電圧として作動する。
The inspection devices A and B among the inspection devices A, B, and C as the
また、第2検査部5の検査装置Aは、制御部6によって制御されて作動して(制御部6から出力される制御信号Saに基づいて動作して)、集積回路IC1を検査するための検査信号を生成して集積回路IC1に出力することにより、集積回路IC1に対する検査を実行する。また、検査装置Aは、制御部6によって制御されて作動して、集積回路IC1に対する検査の結果を示す結果データDaを制御部6に出力する。同様にして、第2検査部5の検査装置Bも、制御部6によって制御されて作動して(制御部6から出力される制御信号Sbに基づいて動作して)、集積回路IC2を検査するための検査信号を生成して集積回路IC2に出力することにより、集積回路IC2に対する検査を実行する。また、検査装置Bは、制御部6によって制御されて作動して、集積回路IC2に対する検査の結果を示す結果データDbを制御部6に出力する。なお、検査装置Aと制御部6との間の制御信号Saおよび結果データDaのやり取り、および検査装置Bと制御部6との間の制御信号Sbおよび結果データDbのやり取りは、アイソレータ10を介して行われる。
The inspection apparatus A of the
このようにして、各検査装置A,Bが互いに電気的に絶縁され、かつ検査装置Aにフローティング電源部9から供給される電圧V2およびその基準電位G2と、検査装置Bにフローティング電源部9から供給される電圧V3およびその基準電位G3とが互いに電気的に絶縁され、検査装置A,Bが共にアイソレータ10を介して制御部6と電気的に絶縁され、かつ検査装置A,Bが配線を介して直接接続されている集積回路IC1,IC2に接続されている各導体パターン群GP1,GP2同士が電気的に絶縁されている構成(電子部品を介して連鎖的に接続されていない構成)のため、第2検査部5としての各検査装置A,Bは、常にフローティング状態になっている。
In this way, the inspection devices A and B are electrically insulated from each other, and the voltage V2 and the reference potential G2 supplied to the inspection device A from the floating power supply unit 9 and the inspection device B from the floating power supply unit 9 are supplied. The supplied voltage V3 and its reference potential G3 are electrically insulated from each other, the inspection devices A and B are both electrically insulated from the
一方、第2検査部5としての検査装置Cは、スキャナ3、第1検査部4、制御部6および記憶部7と同様にして、電源部8から出力される電圧(第1作動用電圧)V1に基づいて作動する。また、検査装置Cは、制御部6によって制御されて作動して(制御部6から出力される制御信号Scに基づいて動作して)、集積回路IC3を検査するための検査信号を生成して集積回路IC3に出力することにより、集積回路IC3に対する検査を実行する。また、検査装置Cは、制御部6によって制御されて作動して、集積回路IC3に対する検査の結果を示す結果データDcを制御部6に出力する。この検査装置Cは、制御部6と共通の電圧(第1作動用電圧)V1に基づいて作動する。このため、検査装置Cと制御部6との間での制御信号Scおよび結果データDcのやり取りは、アイソレータ10を介することなく行われる。
On the other hand, the inspection apparatus C as the
制御部6は、コンピュータなどを備えて構成されて、上記したように、スキャナ3、第1検査部4、および第2検査部5としての各検査装置A,B,Cに対する制御を実行して、回路基板51の導体パターンPに対するマルチプル方式による絶縁検査処理、および回路基板51に内蔵されている電子部品(本例では集積回路IC1,IC2,IC3)に対する部品検査処理を実行する。
The
記憶部7は、ROMやRAMなどの半導体メモリや、HDD(Hard Disk Drive )などを備えて構成されて、制御部6のための動作プログラムを記憶すると共に、制御部6が第1検査部4および第2検査部5から取得した結果データD1,Da,Db,Dcを記憶する。また、記憶部7には、回路基板51に関するデータ、すなわち、各導体パターンPに接触するプローブピン21を特定可能なデータ、各導体パターンPに接続される各電子部品(抵抗R1,R2,R3,R4、コンデンサC1,C2,C3、および集積回路IC1,IC2,IC3を含むすべての電子部品)を特定可能なデータが予め記憶されている。
The storage unit 7 includes a semiconductor memory such as a ROM and a RAM, an HDD (Hard Disk Drive), and the like. The storage unit 7 stores an operation program for the
また、記憶部7には、図3に示すように、第1検査部4によって相互間の絶縁状態が検査される検査対象部位を特定するためのデータが、検査対象部位を識別するための識別データ(ネット名:net1〜net8)に対応させて予め記憶されている。また、記憶部7には、図4に示すように、マルチプル方式に基づいて検査対象部位間(第1グループに設定した検査対象部位と第2グループに設定した検査対象部位との間)の絶縁状態を検査する際におけるステップ毎の各検査対象部位(各ネット)への印加電圧を特定するためのデータが予め記憶されている。この場合、図4中の「Low」は、低電位を印加することを示し、「High」は、高電位を印加することを示している。また、検査対象部位の数Kは図3に示すように8つであるため、マルチプル方式でのステップ数(検査回数)Lは、log2K以上であってlog2Kに最も近い整数)であることから、図4に示すようにステップ1〜ステップ3の3回となる。
In addition, as shown in FIG. 3, the storage unit 7 includes data for identifying the inspection target parts to be inspected by the first inspection unit 4 for identifying the inspection target parts. It is stored in advance corresponding to data (net names: net1 to net8). In addition, as shown in FIG. 4, the storage unit 7 has insulation between inspection target parts (between the inspection target part set in the first group and the inspection target part set in the second group) based on a multiple method. Data for specifying an applied voltage to each inspection target part (each net) for each step in the state inspection is stored in advance. In this case, “Low” in FIG. 4 indicates that a low potential is applied, and “High” indicates that a high potential is applied. Further, since the number K of the inspected portion is eight as shown in FIG. 3, the number of steps in the multiple manner (the number of inspections) L is a is log 2 K or more at the nearest integer) to log 2 K For this reason, the
電源部8は、スキャナ3、第1検査部4、第2検査部5(本例では検査装置C)、制御部6および記憶部7を作動させるための電圧V1(基準電位G1を基準とする電圧)を生成して出力する。フローティング電源部9は、電圧V1と電気的に絶縁された1以上の第2作動用電圧(本例では、電圧V2,V3)を供給する。本例では一例として、フローティング電源部9は、独立した2つの2次巻線を有するトランスを用いて構成された絶縁型DC/DCコンバータで構成されて、各2次巻線に誘起される交流電圧を電気的に絶縁された2つの整流平滑回路で直流電圧としての電圧V2,V3にそれぞれ変換して出力する。この構成により、フローティング電源部9は、電圧V1およびこの電圧V1の基準電位G1から電気的に絶縁された基準電位G2を基準とする電圧V2を生成して第2検査部5(本例では検査装置A)に出力すると共に、電圧V1および基準電位G1、並びに電圧V2および基準電位G2の双方から電気的に絶縁された基準電位G3を基準とする電圧V3を生成して第2検査部5(本例では検査装置B)に出力する。アイソレータ10は、制御部6と第2検査部5との間に配設されて、制御部6から出力される制御信号Sa,Sbを入力すると共に電気的に絶縁して第2検査部5に出力する。また、アイソレータ10は、第2検査部5から出力される結果データDa,Dbを入力すると共に電気的に絶縁して制御部6に出力する。
The power supply unit 8 is a voltage V1 (based on the reference potential G1) for operating the scanner 3, the first inspection unit 4, the second inspection unit 5 (inspection apparatus C in this example), the
次に、回路基板検査装置1の動作について、図面を参照して説明する。なお、回路基板51は、不図示の載置台上に載置されて、この載置台とフィクスチャ2との間で挟み込まれている(保持されている)ものとする。
Next, the operation of the circuit
この状態において、回路基板検査装置1では、制御部6が、まず、回路基板51に対する絶縁検査処理を実行する。この絶縁検査処理では、制御部6は、最初に、アイソレータ10を介して第2検査部5に制御信号Sa,Sbを出力することによって第2検査部5を制御して、第2検査部5の各検査装置A,Bを停止状態(部品検査のための信号がプローブピン21に出力されない状態)に移行させる。
In this state, in the circuit
次いで、制御部6は、導体パターン群GP(本例では導体パターン群GP1〜GP6、および導体パターン群GPを構成しない独立した導体パターンP(本例では導体パターンP16,P17)を合わせてK個(Kは3以上の整数。本例では8個)の検査対象部位として、8個の検査対象部位のうちの一部(本例では検査対象部位が8個のため半分の4個)の検査対象部位を第1グループとして設定し、かつ8個の検査対象部位のうちの第1グループの検査対象部位を除く他の全ての検査対象部位を第2グループとして設定する。続いて、制御部6は、スキャナ3に対する制御を実行して、第1グループの各検査対象部位を第1検査部4の一対の接続端子4a,4bのうちのいずれか一方の電位(一例として一方の接続端子4aの電位(高電位))に接続させると共に、第2グループの各検査対象部位を一対の接続端子4a,4bのうちの他方の電位(一例として他方の接続端子4bの電位(低電位としての基準電位G1))に接続させる接続処理を実行する。次いで、制御部6は、第1検査部4に対して両グループ間の絶縁状態を検査させる。制御部6は、スキャナ3に対する制御を実行することで、各グループとして設定する検査対象部位の組み合わせを変更しつつ、第1検査部4に対して絶縁状態をL回(本例では、3回)検査させることで、K個(8個)の検査対象部位間の絶縁状態を検査する。
Next, the
具体的には、制御部6は、図4に示すように、各グループとして設定する検査対象部位の1回目の組み合わせ(ステップ1)において、高電位を印加する第1グループとして、net2,4,6,8を組み合わせると共に、低電位(基準電位G1)を印加する第2グループとして、net3,1,5,7を組み合わせることにより、第1グループに含まれる導体パターン群GP2、導体パターン群GP4、導体パターン群GP6および導体パターンP17と、第2グループに含まれる導体パターン群GP3、導体パターン群GP1、導体パターン群GP5および導体パターンP16との間の絶縁状態を第1検査部4に検査させる。
Specifically, as shown in FIG. 4, the
また、制御部6は、図4に示すように、各グループとして設定する検査対象部位の2回目の組み合わせ(ステップ2)において、高電位を印加する第1グループとして、net1,4,7,8を組み合わせると共に、低電位(基準電位G1)を印加する第2グループとして、net3,2,5,6を組み合わせることにより、第1グループに含まれる導体パターン群GP1、導体パターン群GP4、導体パターンP16および導体パターンP17と、第2グループに含まれる導体パターン群GP3、導体パターン群GP2、導体パターン群GP5および導体パターン群GP6との間の絶縁状態を第1検査部4に検査させる。
Further, as shown in FIG. 4, the
また、制御部6は、図4に示すように、各グループとして設定する検査対象部位の3回目(最後)の組み合わせ(ステップ3)において、高電位を印加する第1グループとして、net5,6,7,8を組み合わせると共に、低電位(基準電位G1)を印加する第2グループとして、net3,2,1,4を組み合わせることにより、第1グループに含まれる導体パターン群GP5、導体パターン群GP6、導体パターンP16および導体パターンP17と、第2グループに含まれる導体パターン群GP3、導体パターン群GP2、導体パターン群GP1および導体パターン群GP4との間の絶縁状態を第1検査部4に検査させる。
Further, as shown in FIG. 4, the
この絶縁検査処理の実行中(第1検査部4による絶縁状態の検査中)において、上記したように(図4に示すように)、導体パターン群GP1(net1)および導体パターン群GP2(net2)には第1検査部4から低電位および高電位が切り替えられて印加され、これに伴い、プローブピン21および配線を介して導体パターン群GP1に直接接続された第2検査部5の検査装置A、およびプローブピン21および配線を介して導体パターン群GP2に直接接続された第2検査部5の検査装置Bにも低電位および高電位が切り替えられて印加される。これにより、検査装置Aおよび検査装置B間、検査装置Aおよび基準電位G1間、並びに検査装置Bおよび基準電位G1間のうちのいずれかの間に高電位が印加される。
During the execution of the insulation inspection process (during the insulation state inspection by the first inspection unit 4), as described above (as shown in FIG. 4), the conductor pattern group GP1 (net1) and the conductor pattern group GP2 (net2) A low potential and a high potential are switched and applied from the first inspection section 4 to the inspection apparatus A of the
しかしながら、上記したように、検査装置A,Bは、それぞれの基準電位G2,G3が互いに電気的に絶縁されると共に基準電位G1とも電気的に絶縁され、かつそれぞれの作動用電圧である電圧V2,V3も互いに電気的に絶縁されると共に電圧V1とも電気的に絶縁され、さらに電圧V1および基準電位G1で作動する制御部6との間もアイソレータ10によって電気的に絶縁されている。このため、検査装置A,Bの一方への高電圧の印加時における検査装置Aから検査装置B(または、検査装置Bから検査装置A)への電流の回り込み、検査装置Aから制御部6などの電源部8側の回路(または、制御部6などの電源部8側の回路から検査装置A)への電流の回り込み、および検査装置Bから制御部6などの電源部8側の回路(または、制御部6などの電源部8側の回路から検査装置B)への電流の回り込みが防止されている。これにより、検査装置Aおよび検査装置Bの損傷が回避されている。
However, as described above, in the inspection apparatuses A and B, the reference potentials G2 and G3 are electrically insulated from each other and the reference potential G1 is electrically insulated from each other, and the voltage V2 that is the respective operating voltage. , V3 are also electrically insulated from each other and are electrically insulated from the voltage V1, and are also electrically insulated from each other by the isolator 10 from the
また、上記したように、検査装置Cは、制御部6などの電源部8側の回路と同じ基準電位G1を基準とした電圧V1を作動用電圧として作動するため、他の検査装置A,Bのように電源部8側とは電気的に絶縁されてはいない。しかしながら、上記したように(図4に示すように)、絶縁検査処理の実行中(第1検査部4による絶縁状態の検査中)において、導体パターン群GP3(net3)は第1検査部4から常に低電位が印加され、これに伴い、プローブピン21および配線を介して導体パターン群GP3に直接接続された第2検査部5の検査装置Cにも常に低電位が印加される。このため、検査装置Cと電源部8側の他の回路との間での電流の回り込みは発生せず、また、この導体パターン群GP3と、高電位が印加された他の検査対象部位(他の導体パターン群GPや導体パターンP)との間の絶縁状態が仮に不良であって、導体パターン群GP3とこの他の検査対象部位との間に電流の回り込みは生じたとしても、この電流は、プローブピン21とスキャナ3との間の配線、およびスキャナ3を介して第1検査部4の他方の接続端子4b(基準電位G1)に流れるため、検査装置Cと電源部8側の他の回路との間での電流の回り込みは発生しない。これにより、検査装置Cについては、他の検査装置A,Bとは異なり、電源部8側と電気的に絶縁する構成(フローティングにする構成)を採用することなく、電流の回り込みに起因した損傷が回避されている。
In addition, as described above, the inspection apparatus C operates with the voltage V1 based on the same reference potential G1 as the circuit on the power supply unit 8 side such as the
最後に、制御部6は、第1検査部4に対する制御を実行して、検査対象部位間の絶縁状態についての検査結果を示す結果データD1を出力させると共に、この結果データD1を取得して記憶部7に記憶させる。これにより、絶縁検査処理が完了する。
Finally, the
次に、制御部6は、回路基板51に内蔵されている電子部品(本例では、集積回路IC1,IC2,IC3)を検査する部品検査処理を実行する。この部品検査処理では、制御部6は、まず、スキャナ3に対する制御を実行して、複数のプローブピン21に接続されているm本の配線のすべてを第1検査部4の一対の接続端子4a,4bの双方から切り離すことで、スキャナ3を分離状態に移行させる。
Next, the
次いで、制御部6は、アイソレータ10を介して第2検査部5の検査装置Aに制御信号Saを出力することによって検査装置Aを制御して、集積回路IC1(フィルタ素子)に対する部品検査を実行させる。この場合、検査装置Aは、3本の配線およびこれらの配線に接続されているプローブピン21を介して直接的(切替スイッチが介在しないことを意味する)に接続されている集積回路IC1に対して周波数特性を測定するための信号を供給すると共に、そのときに集積回路IC1から出力される信号を測定することにより、集積回路IC1の周波数特性を測定する。また、第2検査部5は、測定した周波数特性が予め規定された基準範囲内に含まれているか否かに基づいて集積回路IC1を検査する(例えば、測定した周波数特性が基準範囲内に含まれているときには良品であり、基準範囲から外れているときには不良品であるというように検査する)。
Next, the
続いて、制御部6は、アイソレータ10を介して第2検査部5の検査装置Bに制御信号Sbを出力することによって検査装置Bを制御して、集積回路IC2(D/A変換器)に対する部品検査を実行させる。この場合、検査装置Bは、6本の配線およびこれらの配線に接続されているプローブピン21を介して直接的(切替スイッチが介在しないことを意味する)に接続されている集積回路IC2に対して、信号出力装置が集積回路IC2の入力ピンにデジタルデータを複数パターン出力し、電圧測定器が各パターン時に集積回路IC2の出力ピンから出力される出力電圧を測定すると共に、各パターンに対応して予め規定された基準範囲内にこの出力電圧が含まれているか否かに基づいて集積回路IC2を検査する(例えば、出力電圧の電圧値が基準範囲内に含まれているときには良品であり、基準範囲から外れているときには不良品であるというように検査する)。
Subsequently, the
続いて、制御部6は、第2検査部5の検査装置Cに制御信号Scを出力することによって検査装置Cを制御して、集積回路IC3(増幅器)に対する部品検査を実行させる。この場合、検査装置Cは、4本の配線およびこれらの配線に接続されているプローブピン21を介して直接的(切替スイッチが介在しないことを意味する)に接続されている集積回路IC3に対して、信号発生器が集積回路IC3の入力ピンに異なる電圧値のアナログ信号を複数パターン出力し、電圧測定器が各パターン時に集積回路IC3の出力ピンから出力される出力電圧を測定すると共に、各パターン(各電圧値)に対応して予め規定された基準範囲内にこの出力電圧が含まれているか否かに基づいて集積回路IC3を検査する(例えば、出力電圧の電圧値が基準範囲内に含まれているときには良品であり、基準範囲から外れているときには不良品であるというように検査する)。
Subsequently, the
最後に、制御部6は、第2検査部5に対する制御を実行して、検査装置Aによる集積回路IC1の検査結果を示す結果データDaと、検査装置Bによる集積回路IC2の検査結果を示す結果データDbと、検査装置Cによる集積回路IC3の検査結果を示す結果データDcとを出力させると共に、これらの結果データDa,Db,Dcを取得して記憶部7に記憶させる。これにより、部品検査処理が完了し、回路基板51に対するすべての検査処理が完了する。なお、制御部6は、回路基板検査装置1が不図示の出力部を備えているときには、記憶部7から各結果データD1,Da,Db,Dcを読み出して、出力部に出力する。これにより、出力部が表示装置で構成されているときには、各結果データD1,Da,Db,Dcが表示装置の画面上に表示される。また、出力部が外部インターフェース回路で構成されているときには、外部インターフェース回路を介して回路基板検査装置1と接続されている外部装置に各結果データD1,Da,Db,Dcが出力される。
Finally, the
このように、この回路基板検査装置1では、制御部6は、相互間の絶縁状態を検査する回路基板51内のK個(本例では8個)の検査対象部位を、第1グループとして組み合わせる検査対象部位と、第2グループとして組み合わせる検査対象部位(第1グループとして組み合わされた検査部位以外の検査対象部位)とに分けて、第1グループの検査対象部位を低電位および高電位のうちのいずれか一方の電位(上記例では一例として高電位)に接続し、第2グループの検査対象部位を低電位および高電位のうちの他方の電位(一例として、低電位としての基準電位G1)に接続する接続処理を、両グループとしてそれぞれ設定する検査対象部位の組み合わせを変更しつつL回(本例では3回)実行すると共に、接続処理を実行する毎に第1検査部4に対する制御を実行してその接続端子4a,4bに接続されている検査対象部位間(第1グループの検査対象部位と第2グループの検査対象部位との間)の絶縁状態を検査させるマルチプル方式による絶縁検査処理を実行する。
Thus, in this circuit
また、この回路基板検査装置1では、1つの検査対象部位としての導体パターン群GPを構成させる集積回路ICであって、部品検査が行われる集積回路ICが複数存在するときには、この集積回路ICのうちの1つの集積回路IC(上記の例では、集積回路IC3)については、マルチプル方式による絶縁検査処理において常に低電位が印加される検査対象部位(ネット)として規定すると共に、制御部6や第1検査部4などと同じ電源部8側の基準電位G1を基準として生成される電圧V1を作動用電圧とする第2検査部5としての検査装置Cで検査する。また、残りの集積回路IC(上記の例では、集積回路IC1,IC2)については、電源部8側の電圧V1と電気的に絶縁されると共に互いに電気的に絶縁された2つの電圧V2,V3(フローティング電源部9から供給される電圧)を作動用電圧とする第2検査部5としての検査装置A,Bで検査する。
Further, in this circuit
したがって、この回路基板検査装置1によれば、背景技術で述べた回路基板検査装置とは異なり、部品検査を行う電子部品毎に設けたすべての第2検査部のうちの1つの第2検査部(上記の例では検査装置C)には、制御部6や第1検査部4などと同じ電源部8からの電圧V1を作動用電圧として供給することができるため、フローティング電源部9で個別に生成させる第2検査部のための作動用電圧の種類を1種類だけ削減できる結果、フローティング電源部9ですべての第2検査部のための作動用電圧を生成させる構成と比較して、フローティング電源部9の構成をその分だけ簡易に構成することができる。
Therefore, according to the circuit
1 回路基板検査装置
2 フィクスチャ
3 スキャナ
4 第1検査部
5 第2検査部
6 制御部
8 電源部
9 フローティング電源部
21 プローブピン
51 回路基板
GP 導体パターン群
IC1,IC2,IC3 集積回路
P 導体パターン
V1 電圧(第1作動用電圧)
V2,V3 電圧(第2作動用電圧)
1 Circuit board inspection equipment
2 Fixture
3 Scanner
4 1st inspection department
5 Second inspection department
6 Control unit
8 Power supply
9 Floating
P Conductor pattern V1 voltage (first operating voltage)
V2, V3 voltage (second operating voltage)
Claims (1)
一対の接続端子を有し当該一対の接続端子に接続された検査対象部位間の絶縁状態を当該一対の接続端子のうちの一方の接続端子を低電位としかつ他方の接続端子を高電位とした状態で検査する第1検査部と、
複数の切替スイッチを有して構成されると共に、配線を介して前記複数のプローブピンおよび前記一対の接続端子と接続された状態で前記フィクスチャと前記第1検査部との間に配設されて、前記切替スイッチのオン・オフ状態が制御されることにより、前記複数のプローブピンのすべてを前記一対の接続端子から切り離す分離状態および前記複数のプローブピンのうちの任意のプローブピンを前記一対の接続端子に接続する接続状態のいずれかの状態に移行するスキャナと、
前記電子部品を介して連鎖的に接続されている全ての前記導体パターンで構成される複数の導体パターン群、および前記導体パターン群を構成しない独立した前記導体パターンを合わせてK個(Kは3以上の整数)の検査対象部位として、前記スキャナに対する制御を実行して、当該K個の検査対象部位のうちの一部の検査対象部位を第1グループとして設定して当該第1グループの検査対象部位を前記一対の接続端子のうちのいずれか一方の接続端子に接続させることで前記低電位および前記高電位のうちのいずれか一方の電位に接続させ、かつ当該K個の検査対象部位のうちの当該第1グループの検査対象部位を除く他の全ての検査対象部位を第2グループとして設定して当該第2グループの検査対象部位を当該一対の接続端子のうちの他方の接続端子に接続させることで前記低電位および前記高電位のうちの他方の電位に接続させる接続処理を当該両グループとしてそれぞれ設定する前記検査対象部位の組み合わせを変更しつつL回(Lはlog2K以上であってlog2Kに最も近い整数)実行すると共に、当該接続処理を実行する毎に前記第1検査部に対する制御を実行して当該一対の接続端子に接続されている検査対象部位間の絶縁状態を検査させる絶縁検査処理を実行する制御部と、
前記第1検査部、前記スキャナおよび前記制御部に第1作動用電圧を供給する電源部とを備えている回路基板検査装置であって、
1つの前記導体パターン群を構成させる前記電子部品に接続されている前記導体パターンに接触する前記プローブピンに配線を介して直接的に接続されて、当該電子部品に対する部品検査を実行する第2検査部と、
前記第1作動用電圧と電気的に絶縁されると共に互いに電気的に絶縁された第2作動用電圧を供給するフローティング電源部とを備え、
前記制御部は、複数の前記導体パターン群のうちの1つの導体パターン群を常に前記低電位に接続させた状態でL回の前記接続処理を実行すると共に前記絶縁検査処理を実行し、
前記第2検査部のうちの前記低電位に接続させた前記1つの導体パターン群を構成させる前記電子部品に対する前記部品検査を実行する第2検査部は、前記電源部から前記第1作動用電圧の供給を受けて作動し、当該第2検査部を除く他のすべての第2検査部は、前記フローティング電源部から前記第2作動用電圧の供給を受けて作動する回路基板検査装置。 A plurality of probe pins to be brought into contact with the plurality of conductor patterns on the circuit board in which the plurality of conductor patterns are formed and the electronic components connected to any one of the plurality of conductor patterns are embedded are provided. With the fixtures
The insulation state between the inspection target parts having a pair of connection terminals and connected to the pair of connection terminals is set to a low potential on one connection terminal and a high potential on the other connection terminal. A first inspection unit for inspecting in a state;
The switch includes a plurality of changeover switches, and is disposed between the fixture and the first inspection unit in a state of being connected to the plurality of probe pins and the pair of connection terminals via wiring. Then, by controlling the on / off state of the change-over switch, a separated state in which all of the plurality of probe pins are disconnected from the pair of connection terminals and an arbitrary probe pin of the plurality of probe pins is disposed in the pair. A scanner that shifts to one of the connection states connected to the connection terminal,
A plurality of conductor pattern groups composed of all the conductor patterns connected in a chain via the electronic component and K independent conductor patterns not constituting the conductor pattern group (K is 3) As an inspection target part of the above integer), the scanner is controlled, a part of the K inspection target parts is set as the first group, and the inspection target of the first group By connecting a part to one of the pair of connection terminals, the part is connected to one of the low potential and the high potential, and among the K test target parts All the inspection target parts except the inspection target part of the first group are set as the second group, and the inspection target part of the second group is selected from the pair of connection terminals. While changing the combination of the parts to be inspected to set the connection processing to be connected to the other potential of the low potential and the high potential by connecting to the other connection terminal as the both groups, L times (L is log 2 K or more and the closest integer to log 2 K), and each time the connection process is executed, the control for the first inspection unit is executed and the inspection target connected to the pair of connection terminals A control unit that executes an insulation inspection process for inspecting an insulation state between the parts;
A circuit board inspection apparatus comprising: a first power supply for supplying a first operating voltage to the first inspection unit, the scanner, and the control unit;
A second inspection that is directly connected to the probe pins that are in contact with the conductor pattern that is connected to the electronic component that constitutes one conductor pattern group via a wiring, and that performs a component inspection on the electronic component And
A floating power supply for supplying a second operating voltage that is electrically insulated from the first working voltage and electrically insulated from each other;
The control unit performs the connection inspection process L times in a state in which one conductor pattern group of the plurality of conductor pattern groups is always connected to the low potential, and performs the insulation inspection process,
The second inspection unit that performs the component inspection on the electronic component that constitutes the one conductor pattern group connected to the low potential in the second inspection unit is configured to supply the first operating voltage from the power supply unit. The circuit board inspection apparatus that operates by receiving the supply of the second operation part, and all the second inspection parts other than the second inspection part operate by receiving the supply of the second operation voltage from the floating power supply part.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013198573A JP6143295B2 (en) | 2013-09-25 | 2013-09-25 | Circuit board inspection equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013198573A JP6143295B2 (en) | 2013-09-25 | 2013-09-25 | Circuit board inspection equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015064290A true JP2015064290A (en) | 2015-04-09 |
JP6143295B2 JP6143295B2 (en) | 2017-06-07 |
Family
ID=52832280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013198573A Expired - Fee Related JP6143295B2 (en) | 2013-09-25 | 2013-09-25 | Circuit board inspection equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6143295B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023062736A (en) * | 2021-10-22 | 2023-05-09 | アズールテスト株式会社 | Semiconductor device inspection apparatus |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6390783A (en) * | 1986-10-03 | 1988-04-21 | Sharp Corp | In-circuit tester |
JPH09304466A (en) * | 1996-05-13 | 1997-11-28 | Daifuku Co Ltd | Apparatus for inspecting circuit board |
JP2009174884A (en) * | 2008-01-22 | 2009-08-06 | Hioki Ee Corp | Circuit board inspection apparatus and circuit board inspection method |
JP2010032458A (en) * | 2008-07-31 | 2010-02-12 | Hioki Ee Corp | Circuit board inspecting device and circuit board inspection method |
JP2010032310A (en) * | 2008-07-28 | 2010-02-12 | Hioki Ee Corp | Circuit board inspection device and circuit board inspection method |
JP2010133817A (en) * | 2008-12-04 | 2010-06-17 | Hioki Ee Corp | Insulation inspection device and insulation inspection method |
JP2010175489A (en) * | 2009-02-02 | 2010-08-12 | Hioki Ee Corp | Circuit board inspecting apparatus and circuit board inspecting method |
JP2014074714A (en) * | 2012-09-12 | 2014-04-24 | Hioki Ee Corp | Circuit board testing device |
-
2013
- 2013-09-25 JP JP2013198573A patent/JP6143295B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6390783A (en) * | 1986-10-03 | 1988-04-21 | Sharp Corp | In-circuit tester |
JPH09304466A (en) * | 1996-05-13 | 1997-11-28 | Daifuku Co Ltd | Apparatus for inspecting circuit board |
JP2009174884A (en) * | 2008-01-22 | 2009-08-06 | Hioki Ee Corp | Circuit board inspection apparatus and circuit board inspection method |
JP2010032310A (en) * | 2008-07-28 | 2010-02-12 | Hioki Ee Corp | Circuit board inspection device and circuit board inspection method |
JP2010032458A (en) * | 2008-07-31 | 2010-02-12 | Hioki Ee Corp | Circuit board inspecting device and circuit board inspection method |
JP2010133817A (en) * | 2008-12-04 | 2010-06-17 | Hioki Ee Corp | Insulation inspection device and insulation inspection method |
JP2010175489A (en) * | 2009-02-02 | 2010-08-12 | Hioki Ee Corp | Circuit board inspecting apparatus and circuit board inspecting method |
JP2014074714A (en) * | 2012-09-12 | 2014-04-24 | Hioki Ee Corp | Circuit board testing device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023062736A (en) * | 2021-10-22 | 2023-05-09 | アズールテスト株式会社 | Semiconductor device inspection apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP6143295B2 (en) | 2017-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI407120B (en) | Programmable devices to route signals on probe cards | |
JP6143295B2 (en) | Circuit board inspection equipment | |
JP6143617B2 (en) | Circuit board inspection equipment | |
JP2010032458A (en) | Circuit board inspecting device and circuit board inspection method | |
JP2008281406A (en) | Substrate inspection apparatus and substrate inspection method | |
JP6918659B2 (en) | Circuit board inspection equipment | |
JP2010175489A (en) | Circuit board inspecting apparatus and circuit board inspecting method | |
JP2010002315A (en) | Semiconductor testing device and method for testing dc characteristic thereof | |
JP2008039452A (en) | Inspection apparatus | |
JP2021179364A (en) | Inspection data creating device and inspection data creating method | |
JP6138640B2 (en) | Circuit board inspection equipment | |
JP5420303B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
KR102663698B1 (en) | Quality measuring system for active current compensation device | |
JPH01129432A (en) | Integrated circuit | |
JP5474392B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2014020815A (en) | Substrate inspection device and substrate inspection method | |
JP5430892B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2008028251A (en) | Semiconductor device inspection equipment | |
JP2000121703A (en) | Method and device for testing electrical characteristic of semiconductor module | |
CN108254672B (en) | Improved pseudo-four-wire test method and test structure thereof | |
JP3436183B2 (en) | Semiconductor inspection apparatus and inspection method using the same | |
JPS60179667A (en) | Checking method of hybrid ic | |
JP2005121553A (en) | Probe card and semiconductor chip testing method | |
JP2004340899A (en) | Testing method of semi-conductor integrated circuit, testing device of semi-conductor integrated circuit, standard circuit board used for performing testing method of semi-conductor integrated circuit and dc system relay means used for performing testing method of semi-conductor integrated circuit | |
JP6472616B2 (en) | Data generating apparatus and data generating method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170502 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6143295 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |