JP2014216470A - 半導体発光素子 - Google Patents

Abstract

【課題】本発明の目的は、新規なマイグレーション抑制構造を有する半導体発光素子を提供することにある。【解決手段】当該半導体発光素子は、第１半導体層、活性層、および、第２半導体層、が順に積層する光半導体積層と、前記光半導体積層の第２半導体積層上に配置される第２電極であって、該第２電極面内の周縁領域で前記第２半導体層から離れており、該第２電極面内の周縁領域を除く領域で前記第２半導体層と接している、少なくともＡｇを含む第２電極と、前記第２電極の周縁領域と前記光半導体積層の第２半導体層との間に配置される、透光性および電気絶縁性を有する第１透明絶縁層と、前記第２電極を覆うように配置され、前記第１透明絶縁層とともに該第２電極の周縁領域を包む、透光性および電気絶縁性を有する第２透明絶縁層と、を備える。【選択図】 図１

Description

本発明は、半導体発光素子、特にビア構造を有する半導体発光素子に関する。

ＧａＮ等の窒化物半導体を用いた半導体発光素子は、紫外光ないし青色光を発光することができ、さらに蛍光体を利用することにより白色光を発光することができる。このような半導体発光素子は、たとえば照明などに用いられる。

半導体発光素子は、たとえば、ｎ型ＧａＮ層、発光性を有する活性層およびｐ型ＧａＮ層が積層する光半導体積層と、ｎ型およびｐ型ＧａＮ層に接触して、光半導体積層に電圧を印加することができる電極と、から構成される。半導体発光素子は、電極の構造や配置位置に応じて、対向電極タイプやフリップチップタイプ、ジャンクションダウンタイプ、ビアタイプ等に分類される。

半導体発光素子の光取り出し効率（＝光半導体層表面から放出される発光強度／光半導体層に投入される電力）を向上させるために、電極には、一般に、光反射率が高い部材、たとえばＡｇまたＡｇ合金などが用いられる。しかし、Ａｇ等を含む電極は、いわゆるマイグレーションが生じやすく、半導体発光素子の電気的短絡・漏洩等、信頼性にかかわる問題を招来しうる。

Ａｇ等を含む電極のマイグレーションを抑制するためには、電極の全面を覆うキャップ層（マイグレーション抑制層）を設けることが望ましい。キャップ層は、たとえば高融点金属または金属窒化物等を含む（たとえば特許文献１）。

特開２００８−１９２７８２号公報

本発明の目的は、電極にＡｇなどのマイグレーションが生じやすい部材を用いたビアタイプの半導体発光素子であって、新規なマイグレーション抑制構造を有する半導体発光素子を提供することにある。

本発明の主な観点によれば、第１導電型のＧａＮ系半導体を含む第１半導体層、該第１半導体層上に配置され、発光性を有し、ＧａＮ系半導体を含む活性層、および、該活性層上に配置され、該第１導電型とは異なる第２導電型のＧａＮ系半導体を含む第２半導体層、が積層する光半導体積層であって、該第１半導体層側の表面を第１表面とし、該第２半導体層側の表面を第２表面としたとき、該第２表面は、該第２半導体層および該活性層が除去されて該第１半導体層が表出する凹領域、および、該凹領域を取り囲み、該第２半導体層が表出する凸領域、を含む光半導体積層と、前記光半導体積層の凹領域上に配置され、該凹領域内に表出する前記第１半導体層と接する第１電極と、前記光半導体積層の凸領域上に配置される第２電極であって、該第２電極面内の周縁領域で前記第２半導体層から離れており、該第２電極面内の周縁領域を除く領域で前記第２半導体層と接している、少なくともＡｇを含む第２電極と、前記第２電極の周縁領域と前記光半導体積層の第２半導体層との間に配置される、透光性および電気絶縁性を有する第１透明絶縁層と、前記第２電極を覆うように配置され、前記第１透明絶縁層とともに該第２電極の周縁領域を包む、透光性および電気絶縁性を有する第２透明絶縁層と、を備える半導体発光素子、が提供される。

新規なマイグレーション抑制構造を有する半導体発光素子半導体発光素子を得ることができる。

図１Ａ〜図１Ｃは、実施例によるＬＥＤ素子アレイを示す平面図、および、ＬＥＤ素子アレイを構成するＬＥＤ素子を示す断面図である。 図２Ａおよび図２Ｂは、実施例によるＬＥＤ素子の変形例を示す断面図である。 図３Ａ〜図３Ｃは、実施例によるＬＥＤ素子を示す平面図である。 、 および、 図４Ａ〜図４Ｍは、実施例によるＬＥＤ素子アレイないしＬＥＤ素子を製造する様子を示す断面図である。 図５Ａおよび図５Ｂは、参考例によるＬＥＤ素子を示す断面図である。

図５Ａは、参考例によるビアタイプの半導体発光素子（ＬＥＤ素子）２０１を全体的に示す断面図である。ＬＥＤ素子２０１は、主に、光半導体積層２０と、第１電極（ｎ側電極）５０と、第２電極（ｐ側電極）３０と、を含み、電気絶縁性を有する支持基板１２に、導電性を有する融着層７０（第１・第２接合層７１，７２を含む）を介して支持されている。

光半導体積層２０は、支持基板１２側から、少なくともｐ型半導体層２４、発光性を有する活性層（発光層）２３およびｎ型半導体層２２が積層する多層構造を有する。また、ｐ型半導体層２５が支持基板１２と相対する凸領域２０ｐ、および、ｐ型半導体層２４と活性層２３とが除去（エッチング）されてｎ型半導体層２２が支持基板１２と相対する凹領域（ビア）２０ｎを有する。

第１電極（ｎ側電極）５０は、光半導体積層２０の凹領域２０ｎに、ｎ型半導体層２２に接触して配置される。第２電極（ｐ側電極）３０は、光半導体積層２０の凸領域２０ｐに、ｐ型半導体層２４に接触して配置される。ｐ側電極３０は、光反射率が高いＡｇを少なくとも含む構成である。なお、ｐ側電極３０とｎ側電極５０とが電気的に接続しないように、ｐ側電極３０とｎ側電極５０との間には、ＳｉＯ_２などからなる絶縁層４２が配置されている。

導電性を有する導電層６０（ないしそれと電気的に接続する融着層７０）を介して、ｐ側電極３０およびｎ側電極５０から光半導体積層２０に電力を供給する、つまり、光半導体積層２０のｐ型半導体層２４およびｎ型半導体層２２の間に電流を流すことにより、活性層２３に発光が生じる。活性層２４から放出された光において、一部は直接ｎ型半導体層２２表面から出射され、その他の一部は、ｐ側電極３０に反射された後、ｎ型半導体層２２表面から出射される。

なお、光半導体積層２０を全体的に覆い、複数の蛍光体微粒子９１を含む封止樹脂（蛍光層）９０を設けてもかまわない。光半導体積層２０が青色光を放出するＧａＮ系半導体から構成される場合、黄色光を放出する蛍光層９０を配置することにより、ＬＥＤ素子２０１から白色光が出射される。

図５Ｂは、ＬＥＤ素子２０１の周縁近傍を示す断面図である。ｐ側電極３０は、たとえば、光半導体積層２０のｐ型半導体層とオーミック接触するコンタクト層３１と、コンタクト層を覆い、Ａｇなどの光反射率が高い部材を含む光反射層３２と、光反射層３２を覆い、光反射層３２のマイグレーションを抑制するキャップ層３３と、を含む構成である。キャップ層３３は、一般に、光反射率が低い部材により構成される。

キャップ層３３は、一般に、光反射層３２のマイグレーションを効果的に抑制するために、光反射層３２からはみ出して、光反射層３２の端部をも覆う構造となる。キャップ層３３は光反射層３２よりも光反射率が低いため、光半導体積層２０の光出射面内において、キャップ層３３が光反射層３２からはみ出す領域Ａｃは、それ以外の領域Ａｒよりも光強度が極端に低減する可能性がある。これにより、ＬＥＤ素子２０１には、著しい輝度ムラが生じる可能性がある。また、光半導体積層２０からの発光（たとえば青色光）と蛍光層９０による蛍光（たとえば黄色光）とのバランスが、領域Ａｃと領域Ａｒとで異なってしまい、著しい色ムラが生じる可能性がある。

ＬＥＤ素子に生じうる輝度ムラないし色ムラは、外観品質の観点から、改善されることが望ましい。本発明者らは、Ａｇなどを含む電極のマイグレーションを抑制しつつ、輝度ムラないし色ムラも抑制するＬＥＤ素子の構造について検討を行った。

図１Ａは、本発明の実施例によるビアタイプＬＥＤ素子１０１を複数含むＬＥＤ素子アレイ１００を全体的に示す平面図である。ＬＥＤ素子アレイ１００は、たとえば車両用灯具に用いられる。

ＬＥＤ素子アレイ１００は、電気的に直列に接続される複数のＬＥＤ素子１０１と、複数のＬＥＤ素子１０１を覆う蛍光層９０と、を含む。複数のＬＥＤ素子１０１は、導電性を有する融着層７０を介して、支持基板１２に支持されている。支持基板１２の両端には、直列接続された複数のＬＥＤ素子１０１に電力を供給するための給電パッド７０ｐが載置されている。

図１Ｂは、ＬＥＤ素子アレイ１００を構成する複数のＬＥＤ素子１０１のうち、いずれか１つのＬＥＤ素子１０１を示す断面図である。図１Ｂは、たとえば図１ＡにおけるＩＢ−ＩＢ断面に対応する。なお、ＬＥＤ素子アレイ１００を構成する複数のＬＥＤ素子１０１は、いずれも同様の構成を有するものとする。ＬＥＤ素子１０１は、主に、光半導体積層２０と、ｎ側電極５０と、ｐ側電極３０と、第１・第２透明絶縁層４１，４２と、を含む構成である。

光半導体積層２０は、支持基板１２側から、少なくともｐ型半導体層２４、発光性を有する活性層（発光層）２３およびｎ型半導体層２２が積層する多層構造を有する。なお、光半導体積層２０面内において、相対的に内側に区画される領域を内側領域２０ｉと呼び、相対的に外側に区画される領域を外側領域２０ｅと呼ぶこととする。このとき、光半導体積層２０の内側領域２０ｉは、ｐ型半導体層２４が支持基板１２と相対する凸領域２０ｐ、および、ｐ型半導体層２４と活性層２３とが除去（エッチング）され、ｎ型半導体層２２が支持基板１２と相対する凹領域（ビア）２０ｎを有する。なお、図１Ｂでは、便宜的に、内側領域２０ｉ内に１つのビア（凹領域２０ｎ）が形成されている様子を示すが、実際には、ビアは内側領域２０ｉ内に複数設けられていることとする（図３Ａ〜図３Ｂ参照）。

光半導体積層２０の各層は、Ａｌ_ｘＩｎ_ｙＧａ_ｚＮ（ｘ＋ｙ＋ｚ＝１）で表されるＧａＮ系半導体から構成される。ｐ型半導体層２４およびｎ型半導体層２２は、たとえばそれぞれｐ型ＧａＮおよびｎ型ＧａＮから構成される。活性層２４は、たとえばＧａＮを含む障壁層およびＩｎＧａＮを含む井戸層からなる多重量子井戸構造を有する。

なお、光半導体積層２０は、このような構成に限らず、ｎ型半導体層２３上面に、いわゆるマイクロコーン構造層（微細凹凸層）２２ａを形成してもかまわない。また、たとえば、ｐ型半導体層２４と活性層２３との間に、ＡｌＧａＮからなるクラッド層（電子ブロック層）を含む構成としてもよい。さらに、たとえば、活性層２３とｎ型半導体層２２との間に、ＧａＮおよびＩｎＧａＮが積層する超格子構造層（歪緩和層）を含む構成としてもよい。

ｎ側電極５０は、支持基板１２と光半導体積層２０の凹領域２０ｎとの間に、ｎ型半導体層２２に接して配置される。ｎ側電極５０には、たとえばＡｇやＡｌなどの光反射率が高い部材を用いることが好ましい。

ｐ側電極３０は、支持基板１２と光半導体積層２０との間に、ｎ側電極５０（ないし凹領域２０ｎ）を避けるように配置される。また、凸領域２０ｐにおいてｐ型半導体層２４に接している主要部と、外側領域２０ｅにおいてｐ側半導体層２４から離れている終端部と、を含む。ｐ側電極３０は、少なくとも光反射率が高いＡｇなど含む部材から構成される。

第１透明絶縁層４１は、光半導体積層２０の外側領域２０ｅとｐ側電極３０の終端部との間に、ｐ型半導体層２４に接して配置される。ｐ側電極３０の終端部は、第１透明絶縁層４１の一部に被さるように配置されている。第１透明絶縁層４１は、透光性および電気絶縁性を有する部材から構成され、たとえばＳｉＯ_２やＳｉＮなどから構成される。

第２透明絶縁層４２は、ｐ側電極３０とｎ側電極５０とが電気的に接続しないように、ｐ側電極３０とｎ側電極５０との間に配置されるとともに、ｐ側電極３０を覆うように配置される。第２透明絶縁層は、第１透明絶縁層４１とともにｐ側電極３０の終端部を包む。第２透明絶縁層４２は、透光性および電気絶縁性を有する部材から構成され、たとえばＳｉＯ_２やＳｉＮなどから構成される。

なお、ＬＥＤ素子１０１は、さらに、第２透明絶縁層４２を覆うように配置され、導電性を有する導電層６０を含む。導電層６０は、第２透明絶縁層４２を貫通してｐ側電極３０と電気的に接続する第１導電領域６０ａと、ｎ側電極５０と電気的に接続し、第１導電領域６０ａと電気的に分離される第２導電領域６０ｂと、を含む。導電層６０は、少なくとも光反射率が高いＡｇなど含む部材から構成される。

導電層６０は、第１・第２接合層７１，７２を含む融着層７０を介して、支持基板１２に物理的に接続する。融着層７０は、たとえばＡｕなどを含み、導電層６０の第１導電領域６０ａと電気的に接続する第１融着領域７０ａと、導電層６０の第２導電領域６０ｂと電気的に接続し、第１融着領域７０ａと電気的に分離される第２融着領域と、を含む。第１融着領域７０ａ（ないし第１導電領域６０ａ）、および、第２融着領域７０ｂ（ないし第２導電領域６０ｂ）は、間隙（絶縁領域）７０ｃを空けて配置されている。

なお、融着層７０の第１融着領域７０ａは、隣接するＬＥＤ素子の第２融着領域と連続的に形成されている。また、融着層の第２融着領域７０ｂは、隣接するＬＥＤ素子の第１融着領域と連続的に形成されている（図１Ａ参照）。このため、ＬＥＤ素子アレイ１０１を構成する複数のＬＥＤ素子１０１は、電気的に直列に接続される。

光半導体積層２０のｎ型半導体層２２表面には、ＳｉＯ_２などからなる、電気絶縁性を有する表面保護膜８０が配置されている。また、光半導体積層２０を覆う蛍光層９０が配置される。なお、蛍光層９０は、少なくともｎ型半導体層２２上方に配置されることが好ましい。

支持基板１２は、放熱性に優れた（熱伝導率が高い）部材から構成され、たとえばＳｉから構成される。支持基板１２表面には、ＳｉＯ_２などを含む絶縁膜１２ａが形成されている。

図１Ｃは、光半導体積層２０の外側領域２０ｅ近傍を示す断面図である。ｐ側電極３０は、たとえば、光半導体積層２０のｐ型半導体層２４とオーミック接触するコンタクト層３１と、コンタクト層を覆い、Ａｇなどの光反射率が高い部材を含む第１光反射層３２と、光反射層３２を覆い、光反射層３２のマイグレーションを抑制する第１キャップ層３３と、を含む。

コンタクト層３１は、光半導体積層２０の内側領域２０ｉ、特にその凸領域２０ｐに、ｐ型半導体層２４と接して配置される。コンタクト層３１は、透光性を有し、また、ｐ型半導体層２４とオーミック接触する部材、たとえばインジウム錫酸化物（ＩＴＯ）から構成される。ＩＴＯ以外には、たとえば、Ａｇ，Ｐｔ，Ｎｉ，Ａｌ，Ｐｄおよびこれらの合金を用いることができる。

第１光反射層３２は、コンタクト層３１を覆うとともに、第１光反射層３２の周縁領域において第１透明絶縁層４１の内側部分に被さるように配置される。第１光反射層３２は、光反射率が高いＡｇなどから構成される。

第１キャップ層３３は、第１光反射層３２と重なるように、つまり、第１光反射層３２からはみ出さないように配置される。第１キャップ層３３は、Ｔｉ，Ｗ，Ｐｔ，Ｐｄ，Ｍｏ，Ｒｕ，Ｉｒ，ＡＵおよびこれらの合金、ならびに、金属窒化物からなる群より選択した少なくとも１つの部材を含んで構成される。

なお、コンタクト層３１，第１光反射層３２および第１キャップ層３３において、光半導体積層２０の内側領域２０ｉに対応する領域が、ｐ側電極３０の主要部に対応する。また、第１光反射層３２および第１キャップ層３３において、光半導体積層２０の外側領域２０ｅに対応する領域、つまり、第１透明絶縁層４１に被さる領域（周縁領域）が、ｐ側電極３０の終端部に対応する。

第１キャップ層３３を第１光反射層３２からはみ出さないように配置することにより、光半導体積層２０の光出射面内において光強度が極端に低減してしまう領域が形成されなくなる。また、第１光反射層３２の周縁領域と光半導体積層２０（ｐ型半導体層２４）の外側領域２０ｅとの間に配置される第１透明絶縁層４１は、透光性を有するため、第１光反射層３２の周縁領域における光反射を妨げることはない。このため、ＬＥＤ素子１０１に生じうる輝度ムラないし色ムラを抑制することができる。

また、第１光反射層３２の端部（周縁領域）が電気絶縁性を有する第１・第２透明絶縁層４１，４２により包み込まれているため、第１光反射層３２の端部におけるマイグレーションを抑制することができる。なお、Ａｇなどのマイグレーションを抑制する効果（キャップ性能）は、一般に、Ｔｉなどの金属からなるキャップ層よりもＳｉＯ_２ないしＳｉＮなどからなる透明絶縁層のほうが劣っている。したがって、第１光反射層３２の端部のみを第１・第２透明絶縁層４１，４２が包む構成とし、それ以外の部分を第１キャップ層３３が覆う構成とすることが好ましいであろう。

なお、導電層６０は、第２光反射層６１および第２キャップ層６２が積層する積層構造体としてもかまわない。第２光反射層６１および第２キャップ層６２は、たとえば、第１光反射層３２および第１キャップ層３３と同様の部材により構成される。

このとき、第２光反射層６１を、第１光反射層３２からはみ出すように形成する、つまり、平面視において第１光反射層３２を包含するように形成することにより、光反射領域をより大きくすることができる。これにより、ＬＥＤ素子１０１の出射光強度を向上させることができる。ただし、導電層６０をこのような構成にする場合、第２光反射層６１の端部におけるマイグレーションが懸念される。

このような場合、たとえば、光半導体積層２０の外側領域２０ｅを高抵抗化ないし絶縁化すればよい（死活領域２０ｚ）。これにより、第２光反射層６１の端部におけるマイグレーションにより、Ａｇイオンなどが第１・第２透明絶縁層４１，４２の側面を伝って光半導体積層２０に移動した場合であっても、光半導体積層２０の電流漏洩等を抑制することができる。

なお、光半導体積層２０の死活領域２０ｚは、外側領域２０ｅに対応して形成されていなくてもかまわず、少なくとも光半導体積層２０の周縁に形成されていればよい。また、光半導体積層２０の周縁に対応するｐ型半導体層２４ないし活性層２３が高抵抗化されていれば十分である。

図２Ａおよび図２Ｂは、実施例によるＬＥＤ素子１０１の第１および第２変形例を示す断面図である。第２光反射層６１の端部におけるマイグレーションを抑制する構造は、図１Ｃに示す構造に限らない。

図２Ａに示すように、たとえば、光半導体積層２０の周縁領域２０ｅｓに対応するｐ型半導体層２４ないし活性層２３が除去され、その領域にＳｉＯ_２などの透光性および電気絶縁性を有する部材（第３透明絶縁層）４３が充填される構造であってもかまわないであろう。なお、第３透明絶縁層４３は、第１透明絶縁層４１、または、第２透明絶縁層４２と一体的に形成されてもかまわないであろう。

また、図２Ｂに示すように、たとえば、第２光反射層６１を含む導電層６０を、中央領域６０ｃと周縁領域６０ｓとに区分して、中央領域６０ｃと周縁領域６０ｓとが電気的に分離する構造にしてもよいであろう。

導電層６０の中央領域６０ｃは、ｐ側電極３０またはｎ側電極５０と電気的に接続している。また、中央領域６０ｃに対応する第２光反射層６１は、第２キャップ層６２に覆われている。

一方、導電層６０の周縁領域６０ｓは、中央領域６０ｃと間隙を空けて配置されており、また、周縁領域６０ｓに対応する第２光反射層６１は、第１接合層７１との間に第４透明絶縁層４４を挟むなどして、導電層６０の中央領域６０ｃと電気的に分離されている。このように、周縁領域６０ｓに対応する第２光反射層６１を電気的に浮いた状態とし、電界が印加されないようにすることにより、第２光反射層６１の端部におけるマイグレーションを抑制することができるであろう。

図３Ａ〜図３Ｃは、実施例によるＬＥＤ素子１０１を示す平面図である。図３Ａは、光半導体積層２０の全体的平面形状を主に示す。図３Ｂは、ｐ側電極３０、ｎ側電極５０および第１透明絶縁層４１の全体的平面形状を主に示す。なお、図３Ｂにおいて、光半導体積層２０は破線によって示されている。また、ｐ側電極３０の輪郭は一点鎖線によって示されている。図３Ｃは、第１導電領域６０ａ（ｐ側電極３０と電気的に接続する領域）および第２導電領域６０ｂ（ｎ側電極５０と電気的に接続する領域）を含む導電層６０の全体的平面形状を主に示す。なお、図３Ｃにおいて、ｐ側電極３０は破線によって示されている。

図３Ａに示すように、光半導体積層２０の凹領域２０ｎ（図中、破線で囲う領域）は、たとえば円形状であり、それぞれ光半導体積層２０の凸領域２０ｐに囲まれるように形成されている。また、光半導体積層２０面内に一様に分布する、たとえば３行３列の行列状に分布するように設けられている。なお、凹領域２０ｎの平面形状は、円形状に限らず、楕円状や矩形状であってもかまわない。また、分布数も３行３列に限らず、より多く設けても構わない。

なお、凹領域２０ｎ（ないし凸領域２０ｐ）のサイズや形状、分布密度などは、ＬＥＤ素子１０１（ないしＬＥＤ素子アレイ１００，図１Ａ参照）の発光強度ないし輝度ムラ・色ムラなどに影響する。凹領域２０ｎ（ないし凸領域２０ｐ）のサイズや形状、分布密度などは、ＬＥＤ素子１０１（ないしＬＥＤ素子アレイ１００）の用途に応じて適宜調整することが望ましい。

図３Ｂに示すように、ｎ側電極５０（図中、ピッチが相対的に狭い斜線模様で示す領域）は、たとえば円形状であり、それぞれ光半導体積層２０の凹領域２０ｎ（図３Ａ参照）に対応する位置に配置される。

ｐ側電極３０（図中、ピッチが相対的に広い斜線模様で示す領域）は、光半導体積層２０の凸領域２０ｐ（図３Ａ参照）に対応する位置に、ｎ側電極５０（ないし凹領域２０ｎ）を覗くことができる円形状の開口部３０ｈを含んでパターニングされている。なお、開口部３０ｈの平面形状は、円形状に限らず楕円状や矩形状であってもかまわない。ｐ側電極３０の終端部（第１光反射層の周縁領域）は、第１透明絶縁層４１（図中、実線および破線を含む斜線模様で示す領域）に被さるように配置される。

図３Ｃに示すように、導電層６０の第１導電領域６０ａ（図中、ピッチが相対的に広い斜線模様で示す領域）および融着層７０の第１融着領域７０ａと、導電層６０の第２導電領域６０ｂ（図中、ピッチが相対的に狭い斜線模様で示す領域）および融着層７０の第２融着領域７０ｂとは、それぞれ絶縁領域（間隙）７０ｃを挟んで配置されており、相互に
電気的に分離されている。

なお、第１・第２導電領域６０ａ，６０ｂを含む導電層６０の平面形状は、ｐ側電極３０を包含する形状になっている。また、融着層７０の第１融着領域７０ａは、隣接するＬＥＤ素子の第２融着領域と連続的に形成されている。また、融着層の第２融着領域７０ｂは、隣接するＬＥＤ素子の第１融着領域と連続的に形成されている（図１Ａ参照）。

以下、図４Ａ〜図４Ｍを参照して、実施例によるＬＥＤ素子アレイ１００の製造方法を、特にそれを構成する複数のＬＥＤ素子１０１のうちの１つのＬＥＤ素子１０１に注目して説明する。図４Ａ〜図４Ｍは、ＬＥＤ素子１０１を製造する様子を示す断面図である。なお、図４Ａ〜図４Ｍは、便宜的に、ＬＥＤ素子１０１の上下方向を図１〜図３と逆転して示している。

最初に、図４Ａに示すように、Ｃ面サファイア基板からなる成長基板１１を準備し、有機金属化学気相成長（ＭＯＣＶＤ）法を用いてＧａＮ系半導体からなる光半導体積層２０を形成する。具体的には、まず、成長基板１１をサーマルクリーニングして、ＧａＮからなるバッファ層２１を成長する。続いて、Ｓｉ等をドープしたｎ型ＧａＮからなるｎ型半導体層２２、井戸層（ＩｎＧａＮ）および障壁層（ＧａＮ）を含む多重量子井戸構造からなる活性層（発光層）２３、および、Ｍｇ等をドープしたｐ型ＧａＮからなるｐ型半導体層２４を順次成長して光半導体積層２０を形成する。

なお、成長基板１１は、ＧａＮ結晶と整合する格子定数を有する単結晶基板であり、後段のレーザリフトオフ工程（図４Ｋ参照）において成長基板を剥離できるように、ＧａＮ結晶の吸収端波長である３６２ｎｍの光に対して透明なものから選択される。サファイア以外に、スピネル、ＺｎＯ等を用いることができる。

また、光半導体積層２０において、ｎ型半導体層２３と活性層２４との間に、ＩｎＧａＮ層およびＧａＮ層を含む超格子構造からなる歪緩和層を成長してもかまわない。さらに，活性層２４とｐ型半導体層２５との間に、ｐ型ＡｌＧａＮからなるクラッド層を成長してもかまわない。

次に、図４Ｂに示すように、光半導体積層２０表面（ｐ型半導体層２４表面）に、電子ビーム蒸着法などにより膜厚１０ｎｍのＩＴＯ膜を成膜し、フォトリソグラフィ法やリフトオフ法などによりパターニングして、所定形状のコンタクト層３１を形成する。このとき、コンタクト層３１は、後工程（図４Ｅ）において、凹領域２０ｎを形成するための開口部３０ｈを含んでパターニングされる。コンタクト層３１としては、ＩＴＯのほかに、Ａｇ，Ｎｉ，Ｐｔ，Ａｌ，Ｐｄおよびこれらの合金を用いることができる。なお、コンタクト層３１にＩＴＯなどの透光性部材を用いる場合、ｐ型半導体層２５とのコンタクト性向上のために、コンタクト層３１を熱処理することが好ましい。

その後、コンタクト層３１の周辺に位置する光半導体積層２０（ｐ型半導体層２４および活性層２３）を高抵抗化して、死活領域２０ｚを形成する。死活領域２０ｚは、Ａｒ等の不活性ガスを用いた逆スパッタ処理（たとえばバイアスパワー３００Ｗ、３分間）を行うことにより形成することができる。なお、以下の工程では、便宜的に、死活領域２０ｚの図示を省略する。

次に、図４Ｃに示すように、コンタクト層３１の周辺の光半導体積層２０表面に第１透明絶縁層４１を形成する。第１透明絶縁層４１は、たとえばコンタクト層３１と同じ層厚のＳｉＯ_２層から構成される。第１透明絶縁層４１は、たとえばスパッタ法およびリフトオフ法を用いることにより形成することができる。なお、第１透明絶縁層４１としては、ＳｉＯ_２のほかに、ＳｉＮを用いることができる。

次に、図４Ｄに示すように、コンタクト層３１を覆うとともに、第１透明絶縁層４１に一部乗り上げる、開口部３０ｈを含む第１光反射層３２および第１キャップ層３３を形成する。第１光反射層３２は、たとえば層厚１００ｎｍのＡｇ層から構成され、第１キャップ層３３は、たとえばＴｉＷ（２５０ｎｍ）／Ｔｉ（５０ｎｍ）／Ｐｔ（１００ｎｍ）／Ａｕ（１０００ｎｍ）／Ｔｉ（３０ｎｍ）からなる金属多層膜から構成される。なお、第１光反射層３２にＡｇが含まれる場合、第１キャップ層３３には、Ｔｉ、Ｗ，Ｐｔ，Ｐｄ，Ｍｏ，Ｒｕ，Ｉｒ，Ａｕおよびこれらの合金、ならびに、ＴｉＮなどの金属窒化物を用いることができる。第１光反射層３２および第１キャップ層３３は、たとえばスパッタ法およびリフトオフ法などを用いることにより形成することができる。なお、以下の工程では、便宜的に、コンタクト層３１，第１光反射層３２および第１キャップ層３３の図示を省略し、それらをｐ側電極３０として総称する。

次に、図４Ｅに示すように、レジストマスク及び塩素ガスを用いたドライエッチング法により、光半導体積層２０の、ｐ側電極３０の開口部３０ｈに対応する領域をエッチングし、ビア２０ｄを形成する。ビア２０ｄはｐ型半導体層２４および活性層２３を貫通して形成されており、ビア２０ｄの底面にはｎ型半導体層２２が露出する。これにより、光半導体積層２０に、ビア２０ｄに対応する凹領域２０ｎと、凹領域２０ｎ以外の領域である凸領域２０ｐと、が画定される（図１Ｂないし図３Ａ参照）。

なお、図２Ａに示す第１変形例のような構造とする場合、ビア２０ｄの形成のためのエッチングと同時に、第１透明絶縁層４１の周辺に位置するｐ型半導体層２５および活性層２４をエッチングすればよい。そして、そのエッチングした領域にＳｉＯ_２など（第３透明絶縁層４３，図２Ａ参照）を充填すればよい。第３透明絶縁層４３は、たとえばスパッタ法などを用いることにより形成することができる。

次に、図４Ｆに示すように、ｐ側電極３０および光半導体積層２０の凹領域２０ｎ側面を覆う第２透明絶縁層４２を形成する。まず、ｐ側電極３０上および光半導体積層２０の凹領域２０ｎ内に、スパッタ法などにより、膜厚３００ｎｍのＳｉＯ_２膜を成膜する。続いて、レジストマスクおよびＣＦ４／Ａｒ混合ガスを用いたドライエッチング法により、ｐ側電極３０の上面一部および凹領域２０ｎ（ビア２０ｄ）の底面部に位置するＳｉＯ_２膜をエッチングし、第２透明絶縁層４２を形成する。これにより、ｐ側電極３０の終端部は、第１・第２透明絶縁層４１，４２により包まれる。なお、このとき、および凹領域２０ｎの底面には、ｎ型半導体層２３が露出している。また、ｐ側電極３０の一部も露出している。第２透明絶縁層４２としては、ＳｉＯ_２のほかに、ＳｉＮを用いることができる。

次に、図４Ｇに示すように、光半導体積層２０の凹領域２０ｎ内に、ｎ型半導体層２２に接触するｎ側電極６０を形成する。まず、第２透明絶縁層４２上および凹領域２０ｎ内のｎ型半導体層２２が露出する領域に、電子ビーム蒸着法やスパッタ法などにより、Ｔｉ（１ｎｍ）／Ａｇ（２００ｎｍ）／Ｔｉ（１００ｎｍ）／Ｐｔ（２００ｎｍ）／Ａｕ（２００ｎｍ）からなる金属多層膜を成膜する。続いて、当該金属多層膜を、リフトオフ法などによりパターニングして、柱状のｎ側電極５０を形成する。ｎ側電極５０に用いられる部材は、接触抵抗が低い、たとえば１×１０^−４Ωｃｍ^２以下であることが望ましく、また、光反射性を有することが好ましい。なお、ｎ側電極５０は、図４Ｈに示す工程において、導電層５０と一体的に形成してもかまない。

次に、図４Ｈに示すように、ｎ側電極５０および第２透明絶縁層４２上に形成され、ｐ側電極３０が一部露出する領域でそのｐ側電極３０と電気的に接続する第１導電領域６０ａ、および、ｎ側電極５０と電気的に接続する第２導電領域を含む導電層６０、および第１接合層７１を形成する。

まず、第２透明絶縁層４２上および光半導体積層２０の凹領域２０ｎ内に、電子ビーム蒸着法やスパッタ法などにより、Ｔｉ（１ｎｍ）／Ａｇ（２００ｎｍ）／Ｔｉ（１００ｎｍ）／Ｐｔ（２００ｎｍ）／Ａｕ（２００ｎｍ）からなる第１金属多層膜、Ｔｉ（５０ｎｍ）／Ｐｔ（１００ｎｍ）からなる第２金属多層膜、および、Ａｕ（１００ｎｍ）からなる金属膜を成膜する。ここで、第１金属多層膜が導電層６０の第２光反射層６１に相当し、第２金属多層膜が導電層６０の第２キャップ層６２に相当し、金属膜が第１接合層７１に相当する。なお、第１金属多層膜（第２光反射層６１）にＡｇが含まれる場合、第２金属多層膜（第２キャップ層６２）には、Ｔｉ、Ｗ，Ｐｔ，Ｐｄ，Ｍｏ，Ｒｕ，Ｉｒ，Ａｕおよびこれらの合金、ならびに、ＴｉＮなどの金属窒化物を用いることが好ましい。

続いて、第１・第２金属多層膜および金属膜を、リフトオフ法などによりパターニングして、第１・第２導電領域６０ａ，６０ｂに区分する。これにより、第２光反射層６１および第２キャップ層６２が積層し、ｐ側電極３０と電気的に接続する第１導電領域６０ａおよびｎ側電極５０と電気的に接続する第２導電領域６０ｂを含む導電層６０が形成される。また、第１・第２導電領域６０ａ，６０ｂに対応する領域を有する第１接合層７１が形成される。

なお、図２Ｂに示す第２変形例のような構造とする場合、第１・第２導電領域６０ａ，６０ｂを区分するためのパターニングと同時に、導電層６０の周縁に区分される周縁領域６０ｓおよびその周縁領域６０ｓよりも内側に区分される中央領域６０ｃをパターニングすればよい。そして、周縁領域６０ｓに対応する第２光反射層６１を電気的に浮いた状態となるために、当該第２光反射層６１（および第２キャップ層６２）を覆って、ＳｉＯ_２など（第４透明絶縁層４４，図２Ｂ参照）を形成すればよい。第４透明絶縁層４４は、たとえばスパッタ法などを用いることにより形成することができる。

なお、以下の工程では、便宜的に、第２光反射層６１および第２キャップ層６２の図示を省略し、それらを導電層６０として総称する。

次に、図４Ｉに示すように、レジストマスク及び塩素ガスを用いたドライエッチング法により、光半導体積層２０の一部をエッチングして、光半導体積層２０を所望のサイズに分割する。分割される光半導体積層２０各々は、ＬＥＤ素子アレイ１００を構成する個々のＬＥＤ素子１０１の光半導体積層に対応する（図１Ａ参照）。以下、便宜的に、成長基板１１上に光半導体積層２０から第１接合層７１までが形成された構造体を、デバイス構造体１０２と呼ぶこととする。

次に、図４Ｊに示すように、表面に第２接合層７２が形成された支持基板１２を準備する。支持基板１２には、熱膨張係数がサファイア（７．５×１０^−６／Ｋ）やＧａＮ（５．６×１０^−６／Ｋ）に近く、熱伝導率が高い部材を用いることが好ましい。例えば、Ｓｉ、Ｇｅ、Ｍｏ、ＣｕＷ、ＡｌＮ等を用いることができる。支持基板１２にＳｉ基板を用いた場合、たとえば、当該Ｓｉ基板の表面を熱酸化させることにより、ＳｉＯ_２からなる絶縁膜１２ａを形成する。

その後、支持基板１２（絶縁膜１２ａ）上に、スパッタ法などによりＴｉ／Ｎｉ／Ａｕ／Ｐｔ／ＡｕＳｎ（Ｓｎ：２０ｗｔ％）からなる金属多層膜を成膜し、フォトリソグラフィ法やリフトオフ法などによりパターニングして、第１・第２融着領域７０ａ，７０ｂを含む第２接合層７２を形成する。なお、第１・第２融着領域７０ａ，７０ｂは、相互に電気的に分離するようにパターニングされる。また、第２接合層７２（金属多層膜の最上膜）と、それに接合する第１接合層７１に用いられる部材は、融着接合が可能な、Ａｕ−Ｓｎ、Ａｕ−Ｉｎ、Ｐｄ−Ｉｎ、Ｃｕ−Ｉｎ、Ｃｕ−Ｓｎ、Ａｇ−Ｓｎ、Ａｇ−Ｉｎ、Ｎｉ−Ｓｎ等を含む金属や、拡散接合が可能なＡｕを含む金属を用いることができる。

次に、図４Ｋに示すように、既に作製したデバイス構造体１０２と準備した支持基板１２とを、第１・第２接合層７１，７２が対向接触するように配置し、３ＭＰａで加圧しながら３００℃に加熱した状態で、１０分間保持する。なお、デバイス構造体１０２と支持基板１２とは、第１導電領域６０ａ（図４Ｈ）および第１融着領域７０ａ（図４Ｊ）が対抗接触し、第２導電領域６０ｂ（図４Ｈ）および第２融着領域７０ｂ（図４Ｊ）が対抗接触するように、配置される。続いて、室温まで冷却して、第１・第２接着層７１，７２を融着接合する（融着層７０）。

その後、レーザリフトオフ法により、光半導体積層２０と成長基板１１とを分離する。具体的には、成長基板１１側から光半導体積層２０にＫｒＦエキシマレーザ光（波長：２４８ｎｍ，照射エネルギ密度：８００〜９００ｍＪ／ｃｍ^２）を照射し、バッファ層２１を熱分解する。これにより、成長基板１１と光半導体積層２０とが分離する。

その後、バッファ層２１（ＧａＮ結晶）の熱分解で発生したＧａを熱水などで除去し、塩酸や水酸化ナトリウムなどで光半導体積層２０表面（バッファ層２１およびｎ型半導体層２２の一部）をエッチングする。これにより、図４Ｌに示すように、光半導体積層２０のｎ型半導体層２２が露出する。

次に、図４Ｍに示すように、光半導体積層２０のｎ型半導体層２３表面に、いわゆるマイクロコーン構造層２２ａを形成する。マイクロコーン構造層２２ａを形成する場合には、たとえば、ｎ型半導体層２２表面を、ＴＭＡＨ（水酸化フェニルトリメチルアンモニウム）水溶液（温度約７０℃，濃度約２５％）などによりウエットエッチングすればよい。続いて、ｎ型半導体層２２（マイクロコーン構造層２２ａ）上に、化学気相堆積（ＣＶＤ）法などにより、ＳｉＯ_２などからなる表面保護膜８０を形成する。以上により、ＬＥＤ素子アレイ１００を構成する個々のＬＥＤ素子１０１が完成する。

その後、図１Ａに示すように、たとえば、ＬＥＤ素子１０１が４つ配列するサイズで、支持基板１２をレーザスクライブ又は、ダイシングにより分割する。続いて、たとえば、黄色蛍光体を含む樹脂を、支持基板１２全面に、複数のＬＥＤ素子１０１を覆うように滴下し、硬化させて、蛍光層９０を形成する。以上により、ＬＥＤ素子アレイ１００が完成する。

以上、実施例および変形例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。

１１…成長基板、１２…支持基板、１２ａ…絶縁膜、２０…光半導体積層、２０ｉ…内側領域、２０ｐ…凸領域（ｐ型半導体層表出領域）、２０ｎ…凹領域（ｎ型半導体層表出領域）、２０ｅ…外側領域、２０ｅｆ…第１外側領域、２０ｅｓ…第２外側領域、２０ｚ…死活領域（高抵抗化領域）、２１…バッファ層、２２…ｎ型半導体層、２２ａ…マイクロコーン構造層、２３…活性層（発光層）、２４…ｐ型半導体層、３０…ｐ側電極（第２電極）、３１…コンタクト層、３２…第１光反射層、３３…第１キャップ層（マイグレーション抑制層）、４１…第１透明絶縁層、４２…第２透明絶縁層、５０…ｎ側電極（第１電極）、６０…導電層、６０ａ…第１導電領域、６０ｂ…第２導電領域、６０ｃ…中央領域、６０ｓ…周縁領域、６１…第２光反射層、６２…第２キャップ層、７０…融着層、７０ａ…第１融着領域、７０ｂ…第２融着領域、７０ｃ…絶縁領域、７１…第１接合層、７２…第２接合層、８０…表面保護膜、９０…蛍光層、９１…蛍光体微粒子、１００…ＬＥＤ素子アレイ、１０１…ＬＥＤ素子（実施例）、１０２…デバイス構造体、２０１…ＬＥＤ素子（参考例）。

Claims (10)

1. 第１導電型のＧａＮ系半導体を含む第１半導体層、該第１半導体層上に配置され、発光性を有し、ＧａＮ系半導体を含む活性層、および、該活性層上に配置され、該第１導電型とは異なる第２導電型のＧａＮ系半導体を含む第２半導体層、が積層する光半導体積層であって、該第１半導体層側の表面を第１表面とし、該第２半導体層側の表面を第２表面としたとき、該第２表面は、該第２半導体層および該活性層が除去されて該第１半導体層が表出する凹領域、および、該凹領域を取り囲み、該第２半導体層が表出する凸領域、を含む光半導体積層と、
   前記光半導体積層の凹領域上に配置され、該凹領域内に表出する前記第１半導体層と接する第１電極と、
   前記光半導体積層の凸領域上に配置される第２電極であって、該第２電極面内の周縁領域で前記第２半導体層から離れており、該第２電極面内の周縁領域を除く領域で前記第２半導体層と接している、少なくともＡｇを含む第２電極と、
   前記第２電極の周縁領域と前記光半導体積層の第２半導体層との間に配置される、透光性および電気絶縁性を有する第１透明絶縁層と、
   前記第２電極を覆うように配置され、前記第１透明絶縁層とともに該第２電極の周縁領域を包む、透光性および電気絶縁性を有する第２透明絶縁層と、
   を備える半導体発光素子。
2. 前記第２電極は、
   前記光半導体積層の凸領域上に、前記第２半導体層と接して配置される、Ａｇ，Ｐｔ，Ｎｉ，Ａｌ，Ｐｄおよびこれらの合金、ならびに、インジウム錫酸化物からなる群より選択した少なくとも１つの部材を含むコンタクト層と、
   前記コンタクト層を覆い、かつ、周縁領域において前記第１透明絶縁層に乗り上げるように配置される、少なくともＡｇを含む第１光反射層と、
   前記第１光反射層に重なるように配置される、Ｔｉ，Ｗ，Ｐｔ，Ｐｄ，Ｍｏ，Ｒｕ，Ｉｒ，ＡＵおよびこれらの合金、ならびに、金属窒化物からなる群より選択した少なくとも１つの部材を含む第１キャップ層と、
   が積層する積層構造体から構成される請求項１記載の半導体発光素子。
3. さらに、前記第２透明絶縁層上に配置され、平面視において、前記第２電極を包含する形状を有する、少なくともＡｇを含む導電層と、を備える請求項１または２記載の半導体発光素子。
4. 前記導電層は、
   前記第２透明絶縁層上に配置され、平面視において、前記第１電極を包含する形状を有する、少なくともＡｇを含む第２光反射層と、
   前記第２光反射層に重なるように配置される、Ｔｉ，Ｗ，Ｐｔ，Ｐｄ，Ｍｏ，Ｒｕ，Ｉｒ，ＡＵおよびこれらの合金、ならびに、金属窒化物からなる群より選択した少なくとも１つの部材を含む第２キャップ層と、
   が積層する積層構造体から構成される請求項３記載の半導体発光素子。
5. 前記導電層は、該導電層面内の周縁に区分される第１領域と、該第１領域よりも内側に区分され、該第１領域と電気的に絶縁された第２領域と、を含む請求項３または４記載の半導体発光素子。
6. 前記光半導体積層面内において、相対的に外側に位置する前記第２半導体層および前記活性層は、相対的に内側に位置する前記第２半導体層および前記活性層よりも高抵抗化している請求項３〜５いずれか１項記載の半導体発光素子。
7. 前記光半導体積層面内の周縁部分に位置する前記第２半導体層および前記活性層は除去されており、
   さらに、前記光半導体積層の周縁部分を充填する、透光性および電気絶縁性を有する第３透明絶縁層と、を備える請求項３〜６いずれか１項記載の半導体発光素子。
8. 前記第１〜第３透明絶縁層は、ＳｉＯ_２またはＳｉＮを含む請求項７記載の半導体発光素子。
9. 前記第１電極は、少なくともＡｇを含む請求項１〜８いずれか１項記載の半導体発光素子。
10. さらに、少なくとも前記光半導体積層の第１表面を覆って配置される、蛍光体を含む封止樹脂層と、を備える請求項１〜９いずれか１項記載の半導体発光素子。