[go: up one dir, main page]

JP2014203954A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2014203954A
JP2014203954A JP2013078574A JP2013078574A JP2014203954A JP 2014203954 A JP2014203954 A JP 2014203954A JP 2013078574 A JP2013078574 A JP 2013078574A JP 2013078574 A JP2013078574 A JP 2013078574A JP 2014203954 A JP2014203954 A JP 2014203954A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
semiconductor
substrate
protective sheet
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013078574A
Other languages
English (en)
Inventor
猪股 大介
Daisuke Inomata
大介 猪股
勝 滝沢
Masaru Takizawa
勝 滝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Koha Co Ltd
Original Assignee
Tamura Corp
Koha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp, Koha Co Ltd filed Critical Tamura Corp
Priority to JP2013078574A priority Critical patent/JP2014203954A/ja
Publication of JP2014203954A publication Critical patent/JP2014203954A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)

Abstract

【課題】劈開方向に沿って基板表面に生じる剥がれが少なく、破砕屑や変質層が極めて少ない良好な切断面を有する半導体素子を製造することができる半導体素子の製造方法を提供する。
【解決手段】この半導体素子の製造方法は、互いに反対側に位置する第1及び第2の主面1a、1bを有するGa基板110に複数の発光素子10を形成した半導体ウエハ1を準備し、半導体ウエハ1の第2の主面1bをダイシングテープ3上に貼着し、半導体ウエハ1の第1の主面1a側に保護シート5を形成し、半導体ウエハ1をダイシングブレード又はレーザを用いて素子単位に分割し、保護シート5を除去する工程を含む。
【選択図】図6

Description

本発明は、半導体ウエハを素子単位に分割して複数の半導体素子を製造する半導体素子の製造方法に関する。
従来、GaN系半導体を用いた青色や短波長領域の発光素子が知られている。このような発光素子の下地基板として、例えばサファイア基板やSiC基板が用いられている。しかし、サファイア基板は、導電性を有しないため、発光素子の電極構造が水平型となる構造上の制約を有している。また、SiC基板は、単結晶ウエハの結晶性が悪く、単結晶の垂直方向に貫通するいわゆるマイクロパイプ欠陥が存在するため、マイクロパイプ欠陥を避けてn型層及びp型層を形成して切り出さなければならない等という問題がある。
そこで、III−V族系化合物半導体の発光領域の全波長範囲、特に紫外領域で光透過性を有し、GaNに対する格子不整合が比較的小さく、また良質なバルク単結晶が得られるという特性から、青色や短波長領域の発光素子の下地基板としてGa基板を用いることが提案されている(例えば、特許文献1参照)。
しかし、このGa基板、特にβ−Ga基板は、劈開性の大なる特性を有しており、発光素子の製造工程においてウエハから素子をダイシング等によって切り出す際に基板が劈開方向に剥離してしまうため、素子化が難しいという問題がある。
このため、基板の劈開による剥離を防いで素子単位に分割する発光素子の製造方法として、ダイシングブレードで複数回に分けて基板を切断する方法(例えば、特許文献2参照。)や、レーザで基板を切断する方法(例えば、特許文献3参照。)が提案されている。
特開2006−310765号公報 特開2007−234902号公報 特開2007−165625号公報
しかし、特許文献2のダイシングブレードを用いる方法では、基板の劈開方向に沿って基板表面に剥がれが生じやすいという問題がある。さらに、ダイシングブレードによる切断面に切断痕(破砕屑)が生成し、これにより素子の抗折強度が低下してチッピング(剥がれ)やクラック(割れ)といった信頼性の問題が生じる。特許文献3のレーザを用いる方法では、レーザによる切断面にデブリ(気化した基板材料の再付着物)や熱的変質層等の光吸収層が生成し、光取り出し効率が著しく低下するという問題がある。
したがって、本発明の目的は、基板の劈開方向に沿って基板表面に生じる剥がれが少なく、破砕屑や変質層が極めて少ない良好な切断面を有する半導体素子を製造することができる半導体素子の製造方法を提供することにある。
本発明の一態様は、上記目的を達成するため、酸化ガリウムからなる基板であって、互いに反対側に位置する第1及び第2の主面を有する基板に複数の半導体素子を形成した半導体ウエハを準備し、前記半導体ウエハの第2の主面を支持基材上に貼着し、前記半導体ウエハの第1の主面側に保護シートを形成し、前記半導体ウエハを素子単位に分割し、前記保護シートを除去する工程を含む半導体素子の製造方法を提供する。
本発明によれば、基板の劈開方向に沿って基板表面に生じる剥がれが少なく、破砕屑や変質層が極めて少ない良好な切断面を有する半導体素子を製造することができる。
図1は、本発明の第1の実施の形態に係る発光素子の断面図である。 図2(a)は、第1の本実施の形態に係る半導体ウエハの斜視図、図2(b)は、図2(a)の半導体ウエハの発光素子の部分を示す断面図である。 図3は、ダイシングフレームに装着された状態を示す半導体ウエハの斜視図である。 図4は、第1の実施の形態に係る半導体ウエハの要部平面図である。 図5(a)〜(c)は、第1の実施の形態の製造工程の一例を示す断面図である。 図6は、第1の実施の形態の製造工程の一例を示す工程図である。
以下、本発明の実施の形態について図面を参照して説明する。なお、各図中、実質的に同一の機能を有する構成要素については、同一の符号を付してその重複した説明を省略する。
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係る発光素子の断面図である。この発光素子10は、半導体素子の一例であり、酸化ガリウム(Ga)からなる基板であって、互いに反対側に位置する第1の主面1a及び第2の主面1bを有するGa基板11と、Ga基板11の第1の主面1aに図示しないAlNバッファ層を介して形成されたGaN系半導体層12と、GaN系半導体層12上に形成されたAu等からなるp側電極13と、Ga基板11の第2の主面1bに形成されたAl等からなるn側電極14とを有する。
(Ga基板)
本実施の形態では、Ga基板11の第1の主面1a及び第2の主面1bの面方位を(−201)面としているが、この面方位に限られない。例えば、(101)面、(100)面でもよい。Ga基板11は、例えば100〜200μmの厚さを有する。
このGa基板11は、β−Gaを基本とするが、Cu、Ag、Zn、Cd、Al、In、Si、Ge及びSnからなる群から選ばれる1種以上を添加したGaを主成分とした酸化物で構成してもよい。より具体的には、例えば(AlInGa(1−x−y)(ただし、0≦x<1、0≦y<1、0≦x+y<1)で表わされるガリウム酸化物を用いることができる。
また、Ga基板11は、酸素欠陥により、又はSiやSn等の不純物がドーピングされることにより、n型の導電型を有する。
上記のGa基板11は、例えばEFG(Edge-defined Film-fed Growth)法又はFZ(Floating Zone)法によって製造されたバルク状のGaを所望の寸法に切り出し、その表面に機械的研磨又は化学的研磨を施し、さらに有機洗浄及び酸洗浄を行ったものを用いることができる。
(GaN系半導体層)
GaN系半導体層12は、AlNバッファ層上に形成されたSiドープのn型GaN層と、n型GaN層上に形成され、InGaN/GaNの多重量子井戸構造を有する活性層としてのMQW(Multiple-Quantum Well)層と、MQW層上に形成されたMgドープのp型GaN層とを備えて構成されている。GaN系半導体層におけるGaN系は、GaとNを構成要素に含むことを示す。
(第1の実施の形態の製造方法)
次に、発光素子10の製造方法の一例について、図6の工程図に従い、図2〜図5を参照して説明する。
(1)半導体ウエハの形成(S1)
図2に示すように、酸化ガリウム(Ga)からなる基板であって、互いに反対側に位置し面方位を(−201)面とする第1及び第2の主面1a、1bを有する円盤状のGaウエハ基板110を準備する。
次に、図2に示すように、Gaウエハ基板110に複数の発光素子10を互いに直交する行方向x及び列方向yにマトリクス状に形成する。すなわち、MOCVD(Metal-Organic Vapor Phase Epitaxy)法等を用いて、Gaウエハ基板110の第1の主面1a上にAlNバッファ層を形成し、AlNバッファ層上にGaN系半導体層12をエピタキシャル成長させて形成する。そして、GaN系半導体層12上にp側電極13を形成し、Gaウエハ基板110の第2の主面1b上にn側電極14を形成する。なお、上記実施の形態では、GaN系半導体層12を素子毎に分離した構成としたが、MQW層とp型GaN層を素子毎に分離した構成としてもよい。
次に、図3に示すように、環状のダイシングフレーム2の裏面に支持基材としてのダイシングテープ3を貼着し、半導体ウエハ1の第2の主面1bをダイシングテープ3上に貼着する。
ダイシングフレーム2は、例えばステンレス鋼等の金属から形成されている。また、ダイシングフレーム2は、後述するウエット処理(S5)によって劣化しないようにコーディングしておくのが望ましい。
ダイシングテープ3は、例えばポリエチレン、ポリプロピレン等の合成樹脂からなる厚さ50〜100μm程度の薄い円板状の合成樹脂フィルムと、この合成樹脂フィルムの表面に塗布されてダイシングフレーム2及び半導体ウエハ1を粘着するアクリル系の粘着剤とを備える。また、ダイシングテープ3は、後述するウエット処理(S5)、保護シート5の除去(S6)によって劣化しない材料であることが望ましい。
半導体ウエハ1には、図4に示すように、発光素子10間に行方向xに沿う分割予定ライン4xと列方向yに沿う分割予定ライン4yが互いに直交するように設定されている。
(2)保護シートの形成(S2)
図5(a)に示すように、半導体ウエハ1の第1の主面1a側を覆うように保護シート5を塗布又は貼り付ける。保護シート5は、後述するウエット処理(S5)の際にp側電極13が劣化しないようにする目的と基板の劈開方向に沿って基板表面に生じる剥がれを抑制するためである。
保護シート5としては、ワックス、アクリル系の接着剤、感光性材料としてのフォトレジストや、ドライフィルムレジスト(DFR)等を用いることができる。ドライフィルムレジストは、例えばフィルム状に加工した感光性樹脂を、ベースフィルムと保護フィルムとの間に挟み込んだものである。保護シート5としては硬度が高いほどよい。
(3)露光・現像(S3)
次に、図5(b)に示すように、保護シート5のうち分割予定ライン4x、4yを含む領域を、マスクを用いて露光し、現像液で現像して除去する。なお、この露光・現像工程は、後述するダイシング(S4)によっては省くことは可能である。
(4)ダイシング(S4)
次に、図5(c)に示すように、ダイシングブレードを用いてGaウエハ基板110の第1の主面1a側から分割予定ライン4yに沿ってGaウエハ基板110の厚さ全てを切断する。図5(c)中、符号111は、切断面である。次に、ダイシングフレーム2の向きを90度変えてダイシングブレードを用いて分割予定ライン4xに沿ってGaウエハ基板110の厚さ全てを切断して半導体ウエハ1を素子単位に分割する。素子単位の分割によって矩形のGa基板11が形成される。
(5)ウエット処理(S5)
次に、ダイシングによって切断面111に生成された生成層をウエット洗浄液で除去する。生成層は、ダイシングにダイシングブレードを用いた場合には、破砕屑であり、後述するレーザを用いた場合には、デブリ等の加工屑、光吸収層等の変質層である。
ウエット洗浄液は、Gaを溶かし、かつ、保護シート5を溶かさない性質の液、例えばフッ酸、リン酸、硝酸等を含む酸系の溶剤、KOH等のアルカリ系の溶剤を用いることができる。本実施の形態では、フッ酸を含む溶剤を用いる。なお、このウェット処理工程(S5)は、ダイシングブレードによる破砕屑、レーザーによるデブリ等の加工屑等が発生しない場合には、省くことは可能である。
(6)保護シート5の除去(S6)
次に、保護シート5をGaウエハ基板110がダイシングテープ3から剥がれず保護シート5のみを除去する溶剤、例えばエタノール・メタノール・アセトン・イソプロピルアルコール等の有機溶剤を用いて除去する。以上の工程を経て図1に示す発光素子10が形成される。
(第1の実施の形態の効果)
第1の実施の形態によれば、Gaウエハ基板110をダイシングブレードで切断した後、ダイシングブレードにより切断面に生成された破砕屑等をウエット処理によって除去しているので、破砕屑が極めて少ない良好な切断面を有する半導体素子を製造することができる。また、ダイシング時に基板表面を保護シート5により保護しているため、基板の劈開方向に沿って基板表面に生じる剥がれが少ない半導体素子を製造することができる。
[第2の実施の形態]
第1の実施の形態では、ダイシング工程(S4)でダイシングブレードを用いてダイシングを行ったが、本実施の形態は、レーザを用いてダイシングを行うものである。
本実施の形態は、第1の実施の形態と同様に、半導体ウエハの形成(S1)、保護シートの貼着(S2)、露光・現像(S3)を行う。
次のダイシング(S4)では、半導体ウエハ1の第2の主面1bを互いに直交するX方向及びY方向に移動可能な支持基材としてのXYテーブル上に貼着し、レーザを用いて分割予定ライン4x、4yに沿ってGaウエハ基板110の厚さ全てを切断する。なお、Gaウエハ基板110の厚さ全てを切断せず、溝を形成し、溝に沿って力を加えて割断して素子単位に分割してもよい。
レーザは、例えばYAGレーザの第4高調波(波長266nm)を用いることができる。波長266nmは、その光透過スペクトルから、約30%はβ−Gaに吸収される。また、波長266nmは、β−Gaの吸収端248〜258nmに近接した波長である。この結果、半導体ウエハ1の表面に照射されたレーザビームは、加工部を加熱溶融する熱加工だけではなく、β−Gaの分子間結合の少なくとも一部を断ち切り、ガス化あるいは極微粒子化させて飛散させて加工部を除去する、いわゆる、レーザアブレーション加工が行われる。
なお、レーザビームの加工波長は、上記の波長266nmに限られず、β−Gaの吸収端248〜258nmより長波長側であっても、光吸収が行われる300nm以下の波長範囲であれば、上記の基板加工が可能である。
(第2の実施の形態の効果)
第2の実施の形態によれば、Gaウエハ基板110をレーザで切断した後、レーザにより切断面に生成された変質層等をウエット処理によって除去しているので、変質層が極めて少ない良好な切断面を有する半導体素子を製造することができる。また、光取出し効率の低下の極めて少ない発光素子を製造することができる。
なお、本発明は、上記実施の形態に限定されず、発明の要旨を変更しない範囲内で種々に変形可能である。例えば、上記実施の形態で説明した製造方法のステップの入れ替え、追加、削除等は発明の要旨を変更しない範囲で可能である。
また、上記実施の形態では、発光素子として垂直型について説明したが、本発明は水平型にも適用可能である。また、上記実施の形態では、半導体素子として発光素子について説明したが、本発明は、ショットキーバリアダイオード、レーザ、トランジスタ等の半導体素子にも適用可能である。また、上記実施の形態では、支持基材に第2の主面1bを貼着して第1の主面1a側から切断したが、支持基材に第1の主面1aを貼着して第2の主面1b側から切断してもよい。
1…半導体ウエハ、1a…第1の主面、1b…第2の主面、2…ダイシングフレーム、3…ダイシングテープ、4x,4y…分割予定ライン、5…保護シート、10…発光素子、11…Ga基板、12…GaN系半導体層、13…p側電極、14…n側電極、110…Gaウエハ基板、111…切断面、x…行方向、y…列方向

Claims (6)

  1. 酸化ガリウムからなる基板であって、互いに反対側に位置する第1及び第2の主面を有する基板に複数の半導体素子を形成した半導体ウエハを準備し、
    前記半導体ウエハの第2の主面を支持基材上に貼着し、前記半導体ウエハの第1の主面側に保護シートを形成し、
    前記半導体ウエハを素子単位に分割し、
    前記保護シートを除去する工程を含む半導体素子の製造方法。
  2. 前記保護シートを除去する工程の前工程として、前記素子単位の分割によって切断面に生成された生成層をウエット処理により除去する工程を含む請求項1に記載の半導体素子の製造方法。
  3. 前記素子単位の分割は、前記保護シートのうち前記半導体ウエハの分割予定ラインを含む領域を露光と現像によって除去した後、前記分割予定ラインに沿って前記半導体ウエハを前記素子単位に分割する請求項1又は2に記載の半導体素子の製造方法。
  4. 前記ウエット処理は、酸系のウエット洗浄液を用いて行う請求項2又は3に記載の半導体素子の製造方法。
  5. 前記素子単位の分割は、レーザを用いたダイシングによって行う請求項1から4のいずれか1項に記載の半導体素子の製造方法。
  6. 前記保護シートを除去する工程は、前記半導体ウエハが前記支持基材から剥がれず前記保護シートのみを除去する溶剤を用いる、請求項1から5のいずれか1項に記載の半導体素子の製造方法。
JP2013078574A 2013-04-04 2013-04-04 半導体素子の製造方法 Pending JP2014203954A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013078574A JP2014203954A (ja) 2013-04-04 2013-04-04 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013078574A JP2014203954A (ja) 2013-04-04 2013-04-04 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JP2014203954A true JP2014203954A (ja) 2014-10-27

Family

ID=52354132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013078574A Pending JP2014203954A (ja) 2013-04-04 2013-04-04 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP2014203954A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018018999A (ja) * 2016-07-29 2018-02-01 株式会社タムラ製作所 基板の分離方法及び半導体素子
WO2019093338A1 (ja) * 2017-11-09 2019-05-16 古河電気工業株式会社 半導体チップの製造方法
CN110137126A (zh) * 2019-03-25 2019-08-16 苏州芯海半导体科技有限公司 一种半导体晶圆双膜切割方法
TWI827670B (zh) * 2018-09-14 2024-01-01 日商迪思科股份有限公司 工件的加工方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018018999A (ja) * 2016-07-29 2018-02-01 株式会社タムラ製作所 基板の分離方法及び半導体素子
WO2019093338A1 (ja) * 2017-11-09 2019-05-16 古河電気工業株式会社 半導体チップの製造方法
JP2019087682A (ja) * 2017-11-09 2019-06-06 古河電気工業株式会社 半導体チップの製造方法
KR20190071816A (ko) * 2017-11-09 2019-06-24 후루카와 덴키 고교 가부시키가이샤 반도체 칩의 제조 방법
US10916441B2 (en) 2017-11-09 2021-02-09 Furukawa Electric Co., Ltd. Method for producing semiconductor chips
KR102294737B1 (ko) 2017-11-09 2021-08-26 후루카와 덴키 고교 가부시키가이샤 반도체 칩의 제조 방법
TWI827670B (zh) * 2018-09-14 2024-01-01 日商迪思科股份有限公司 工件的加工方法
CN110137126A (zh) * 2019-03-25 2019-08-16 苏州芯海半导体科技有限公司 一种半导体晶圆双膜切割方法

Similar Documents

Publication Publication Date Title
JP5179068B2 (ja) 化合物半導体素子の製造方法
US8836086B2 (en) Semiconductor light emitting chip and method for processing substrate
JP4753628B2 (ja) 化合物半導体素子ウェハーの製造方法
US8912025B2 (en) Method for manufacture of bright GaN LEDs using a selective removal process
JP5232972B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
CN101467272B (zh) 氮化镓系化合物半导体发光元件
JP2011129765A (ja) 半導体発光素子の製造方法
KR101470020B1 (ko) 샌드위치 구조의 웨이퍼 결합 및 포톤 빔을 이용한 단결정 반도체 박막 전이
CN106463451B (zh) 回收衬底和载体衬底的方法
TW200903869A (en) Semiconductor light-emitting device and method for manufacturing the same
KR20070007137A (ko) 화합물 반도체 발광소자 웨이퍼의 제조방법
JP2014203954A (ja) 半導体素子の製造方法
JP6146455B2 (ja) 発光素子の製造方法
JP2008001540A (ja) 窒化物半導体結晶の製造方法
JPWO2013054917A1 (ja) 半導体素子及びその製造方法
JP4683989B2 (ja) 化合物半導体発光素子ウェハーの製造方法
JP2014203953A (ja) 半導体素子及びその製造方法
JP2009033205A (ja) 窒化物半導体発光素子の製造方法
US8828757B2 (en) Light-emitting device and method for manufacturing the same
JP2008282979A (ja) 半導体発光素子とその製造方法
JP2011071449A (ja) 半導体発光素子の製造方法
JP4282743B2 (ja) 窒化ガリウム系化合物半導体発光素子
KR101136877B1 (ko) 수직형 산화아연 발광소자 및 그 제조방법
CN102956762A (zh) Ⅲ-ⅴ族晶圆可重复进行磊晶制程的方法与构造
JP2014041964A (ja) 窒化物半導体発光素子の製造方法および窒化物半導体発光素子