[go: up one dir, main page]

JP2014160719A - Diamond semiconductor element - Google Patents

Diamond semiconductor element Download PDF

Info

Publication number
JP2014160719A
JP2014160719A JP2013030093A JP2013030093A JP2014160719A JP 2014160719 A JP2014160719 A JP 2014160719A JP 2013030093 A JP2013030093 A JP 2013030093A JP 2013030093 A JP2013030093 A JP 2013030093A JP 2014160719 A JP2014160719 A JP 2014160719A
Authority
JP
Japan
Prior art keywords
diamond
layer
electrode
dislocation
dislocations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013030093A
Other languages
Japanese (ja)
Inventor
Yukako Kato
有香子 加藤
Hitoshi Umezawa
仁 梅澤
Shinichi Shikada
真一 鹿田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2013030093A priority Critical patent/JP2014160719A/en
Publication of JP2014160719A publication Critical patent/JP2014160719A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】高出力・高耐圧もしくは高耐環境下パワーデバイスに適するダイヤモンド半導体素子を提供する。
【解決手段】p+単結晶ダイヤモンドと、該p+単結晶ダイヤモンド上に成膜されたダイヤモンド半導体からなるp−層と、該p−層の電極形成領域上に形成された電極とを有するダイヤモンド半導体素子であって、電極形成領域のp−層において、回折ベクトル[−404]のX線トポグラフィ像で観察できるが回折ベクトル[113]のX線トポグラフィ像では観察することができない第1の転位の個数が0個であり、前記第1の転位以外の第2の転位が転位密度1.0×102〜2.0×104/cm2で存在する。
【選択図】図6
Disclosed is a diamond semiconductor element suitable for a power device under high output / high withstand voltage or high withstand environment.
A diamond semiconductor device having p + single crystal diamond, a p-layer made of a diamond semiconductor formed on the p + single crystal diamond, and an electrode formed on an electrode formation region of the p- layer. In the p-layer of the electrode formation region, the number of first dislocations that can be observed with the X-ray topography image of the diffraction vector [−404] but cannot be observed with the X-ray topography image of the diffraction vector [113]. Is 0, and second dislocations other than the first dislocation exist at a dislocation density of 1.0 × 10 2 to 2.0 × 10 4 / cm 2 .
[Selection] Figure 6

Description

本発明は、ダイオード、トランジスタ、FET、サイリスタ等のダイヤモンド半導体素子に関する。   The present invention relates to diamond semiconductor elements such as diodes, transistors, FETs, and thyristors.

近年、ダイヤモンド半導体素子は、大きなバンドギャップ、高いアバランシェ破壊電界、高い飽和キャリア移動度、高い熱伝導率、高温度や放射線曝露環境下で実用動作可能な素子として期待されている。これらの特徴を生かした半導体素子として、ダイヤモンドショットキーバリアダイオード、ダイヤモンド電界効果トランジスタ、ダイヤモンドpnダイオード、ダイヤモンドサイリスタ、ダイヤモンドトランジスタなどの高出力ダイヤモンド半導体素子の開発が進められている。   In recent years, a diamond semiconductor element is expected as an element that can be practically operated under a large band gap, a high avalanche breakdown electric field, a high saturation carrier mobility, a high thermal conductivity, a high temperature and a radiation exposure environment. Development of high-power diamond semiconductor elements such as diamond Schottky barrier diodes, diamond field effect transistors, diamond pn diodes, diamond thyristors, and diamond transistors has been promoted as semiconductor elements utilizing these characteristics.

本発明者等は、高品質ダイヤモンド半導体素子の研究開発を行ってきた(特許文献1、4、5参照)。   The present inventors have conducted research and development of high-quality diamond semiconductor elements (see Patent Documents 1, 4, and 5).

従来、ダイヤモンド半導体素子として、ショットキー電極をカソードとし、オーミック電極をアノードとし、ショットキー電極、ダイヤモンドp−ドリフト層、ダイヤモンドp+コンタクト層、オーミック電極からなる構造のショットキーバリアダイオード(特許文献5参照)について、本発明者等を含め研究開発が進められてきた。また、ダイヤモンドp−層、ノンドープダイヤモンド層、ソース電極、ドレイン電極、ゲート電極からなる構造のダイヤモンドトランジスタ等について、研究開発がなされてきた。   Conventionally, as a diamond semiconductor element, a Schottky barrier diode having a structure including a Schottky electrode as a cathode, an ohmic electrode as an anode, a Schottky electrode, a diamond p-drift layer, a diamond p + contact layer, and an ohmic electrode (see Patent Document 5) The research and development has been promoted for the present inventors. Research and development have been conducted on diamond transistors having a structure comprising a diamond p-layer, a non-doped diamond layer, a source electrode, a drain electrode, and a gate electrode.

従来のダイヤモンド半導体素子構造を図1(a)(b)(c)に示す。図1(a)のように、半絶縁性ダイヤモンド基板1にp+ダイヤモンド層2を成長させ、その上にp−ダイヤモンド層3を成長させて積層構造を作製していた。該積層構造に、オーミック電極5をp−ダイヤモンド層3上に設け、ショットキー電極4をp−ダイヤモンド層3上に設けて横型ショットキーバリアダイオード素子を作製していた。図1(b)のように、半絶縁性ダイヤモンド基板1にp+ダイヤモンド層2を成長させ、その上の一部にp−ダイヤモンド層3を成長させて積層構造を作製していた。該積層構造に、オーミック電極5をp−ダイヤモンド層3上に設け、ショットキー電極4をp+ダイヤモンド層2上に設けて擬似縦型ショットキーバリアダイオード素子を作製していた。また、図1(c)のように、p+ダイヤモンド基板6にp−ダイヤモンド層3を成長させて積層構造を作製し、該積層構造に、オーミック電極5をp+ダイヤモンド基板6上に設け、ショットキー電極4をp−ダイヤモンド層3上に設けて縦型ショットキーバリアダイオード素子を作製していた。また、半導体ダイヤモンド層を動作層とし、トランジスタ動作を制御するゲート電極と上記動作層との間にのみダイヤモンドにてなるノンドープ層が形成された積層構造を作製し、該積層構造に、半導体ダイヤモンド層の表面上にソース・ドレイン電極を設け、ノンドープ層にゲート電極を設けるトランジスタ素子を作製していた。   A conventional diamond semiconductor device structure is shown in FIGS. As shown in FIG. 1A, a p + diamond layer 2 is grown on a semi-insulating diamond substrate 1 and a p-diamond layer 3 is grown thereon to produce a laminated structure. In the laminated structure, the ohmic electrode 5 is provided on the p-diamond layer 3 and the Schottky electrode 4 is provided on the p-diamond layer 3 to produce a lateral Schottky barrier diode element. As shown in FIG. 1B, a p + diamond layer 2 is grown on a semi-insulating diamond substrate 1, and a p-diamond layer 3 is grown on a part of the p + diamond layer 2 to produce a laminated structure. In the laminated structure, the ohmic electrode 5 is provided on the p-diamond layer 3 and the Schottky electrode 4 is provided on the p + diamond layer 2 to produce a pseudo vertical Schottky barrier diode element. Further, as shown in FIG. 1C, a p-diamond layer 3 is grown on a p + diamond substrate 6 to produce a laminated structure, and an ohmic electrode 5 is provided on the p + diamond substrate 6 to form the Schottky. The electrode 4 was provided on the p-diamond layer 3 to produce a vertical Schottky barrier diode element. Further, a semiconductor diamond layer is used as an operating layer, and a laminated structure in which a non-doped layer made of diamond is formed only between the gate electrode for controlling the transistor operation and the operating layer is formed. A transistor element having a source / drain electrode on the surface and a gate electrode on a non-doped layer was produced.

結晶層の欠陥分析法として、X線トポグラフィが知られている(特許文献1、3参照)。X線トポグラフィは、X線回折の強度分布を結晶全体で撮影する手法である。X線回折面(結晶面S)の法線ベクトルをgベクトルと称する(特許文献1参照)。   X-ray topography is known as a defect analysis method for crystal layers (see Patent Documents 1 and 3). X-ray topography is a technique for photographing the intensity distribution of X-ray diffraction over the entire crystal. The normal vector of the X-ray diffraction plane (crystal plane S) is referred to as g vector (see Patent Document 1).

反射X線トポグラフィの装置の概略構成を、図7に示す(特許文献3参照)。該装置は、測定サンプル11とX線源12とモノクロメーター13と記録媒体14とX線回折記録用コンピュータ10を備える。X線源12から発せられたX線を測定サンプル11に照射し、サンプルから反射してきた回折光を検出することにより、トポグラフィ像を得ることができる。記録媒体14に記録されたトポグラフィ像は光学顕微鏡を用いて欠陥拡大イメージとした状態で撮影し、X線回折記録用コンピュータ10に取り込まれる(特許文献3参照)。   A schematic configuration of a reflection X-ray topography apparatus is shown in FIG. 7 (see Patent Document 3). The apparatus includes a measurement sample 11, an X-ray source 12, a monochromator 13, a recording medium 14, and an X-ray diffraction recording computer 10. A topography image can be obtained by irradiating the measurement sample 11 with X-rays emitted from the X-ray source 12 and detecting the diffracted light reflected from the sample. The topography image recorded on the recording medium 14 is photographed in the state of a defect enlarged image using an optical microscope, and is taken into the X-ray diffraction recording computer 10 (see Patent Document 3).

ダイヤモンド半導体素子における結晶欠陥とデバイスの耐電圧について、研究開発が進められてきた(特許文献1、2、4参照)。例えば、3×104/cm2以下の面密度の複合転位を有するダイヤモンドエピタキシャル層の領域上に、電極を設けたダイヤモンド半導体素子が、提案されている(特許文献1参照)。 Research and development has been advanced on crystal defects and device withstand voltage in diamond semiconductor elements (see Patent Documents 1, 2, and 4). For example, a diamond semiconductor element in which an electrode is provided on a region of a diamond epitaxial layer having a composite dislocation with a surface density of 3 × 10 4 / cm 2 or less has been proposed (see Patent Document 1).

特開2010−98262号公報JP 2010-98262 A 特表2010−517263号公報Special table 2010-517263 特開2009−44083号公報JP 2009-44083 A 特開2007−95975号公報JP 2007-95975 A 特許5051835号公報Japanese Patent No. 5051835 特開2009−59798号公報JP 2009-59798 A

結晶性の高いダイヤモンド半導体素子は、高出力・高耐圧もしくは高耐環境下パワーデバイスとして期待されているが、無欠陥・無歪みのダイヤモンドを作ることは容易ではない。そこで、デバイス特性を阻害する欠陥を調査し、デバイスとして高品質なダイヤモンド半導体素子を実現する必要がある。   A diamond semiconductor element having high crystallinity is expected as a power device under high output / high withstand voltage or high environment resistance, but it is not easy to produce a defect-free / strain-free diamond. Therefore, it is necessary to investigate defects that hinder device characteristics and to realize high-quality diamond semiconductor elements as devices.

既存のデバイス構造で、耐電圧1kV以上で且つさらなる大電流化をはかるには、スケーリング則により電極サイズを1mm角程度まで拡大する必要がある。従来技術では、例えば、ダイヤモンドショットキーバリアダイオード(図1参照)の素子サイズを大きくしていくと、デバイス特性、特に耐電圧特性が劣化するという現象がみられる。この問題の原因として、素子サイズの拡大に伴って、素子中の転位の数が増加し、材料由来の耐圧特性よりも転位による耐圧特性低下効果の方が上回るからであると考えられる。   In an existing device structure, in order to achieve a withstand voltage of 1 kV or more and further increase in current, it is necessary to expand the electrode size to about 1 mm square by a scaling rule. In the prior art, for example, when the element size of a diamond Schottky barrier diode (see FIG. 1) is increased, a phenomenon that device characteristics, particularly withstand voltage characteristics, deteriorates is observed. The cause of this problem is considered to be that the number of dislocations in the element increases as the element size increases, and the effect of lowering the breakdown voltage characteristics due to dislocations exceeds the breakdown voltage characteristics derived from the material.

例えば、ダイヤモンドショットキーバリアダイオードを作成する場合、半絶縁性ダイヤモンド基板上にp+ダイヤモンド層を0.5〜50μmの厚さで成長させ、その上にp−ダイヤモンド層を1〜20μm成長させる(図1(a)(b)参照)。もしくは、p+ダイヤモンド基板上にp−ダイヤモンド層を1〜20μm成長させる(図1(c)参照)。p+ダイヤモンド層はコンタクト層としての役割を果たし、寄生抵抗を減らすために1020〜1021原子数/cm3程度の非常に高濃度の不純物がドーピングされる。不純物と炭素は、イオン半径や、最外殻電子数が異なる。そのため、ダイヤモンド基板との格子不整合性が生じてp+ダイヤモンド層は結晶成長中に格子歪みが生じやすい。これに対して、ドリフト層として機能するp−ダイヤモンド層は、逆バイアス印加時に空乏層を伸張させて高電界でも低リーク電流で電圧維持する必要があるため、高い結晶性が求められる。 For example, when producing a diamond Schottky barrier diode, a p + diamond layer is grown on a semi-insulating diamond substrate to a thickness of 0.5 to 50 μm, and a p-diamond layer is grown on the p-diamond layer 1 to 20 μm (see FIG. 1 (a) (b)). Alternatively, a p-diamond layer is grown on the p + diamond substrate by 1 to 20 μm (see FIG. 1C). The p + diamond layer serves as a contact layer, and is doped with a very high impurity concentration of about 10 20 to 10 21 atoms / cm 3 in order to reduce parasitic resistance. Impurities and carbon differ in ion radius and number of outermost electrons. For this reason, lattice mismatch with the diamond substrate occurs, and the p + diamond layer is likely to undergo lattice distortion during crystal growth. On the other hand, the p-diamond layer functioning as a drift layer is required to maintain a voltage with a low leakage current even in a high electric field by extending the depletion layer when a reverse bias is applied, and therefore requires high crystallinity.

p+ダイヤモンド層上にp−ダイヤモンド層を形成するデバイス構造の場合、素子サイズを200μmから数mm角のサイズまで大きくしていくと、p−層中の結晶性、特に転位が原因でデバイス特性が劣化する。転位の発生起因はp−層内部の結晶歪みである。p+層はp−層よりもドーパントの濃度が高いので結晶格子が大きい。p−層内部の結晶歪みは、ドーパント濃度が高いp+層との格子定数の差によるものと考えられる。そのため、p−層に歪みが生じやすく、転位の発生を避けることができない。このように、ダイヤモンドショットキーバリアダイオードを高耐圧パワーデバイスとして利用することが困難であった。   In the case of a device structure in which a p-diamond layer is formed on a p + diamond layer, if the element size is increased from 200 μm to several mm square, the device characteristics are improved due to crystallinity in the p− layer, particularly dislocations. to degrade. The cause of the occurrence of dislocation is crystal distortion inside the p-layer. Since the p + layer has a higher dopant concentration than the p− layer, the crystal lattice is large. The crystal distortion inside the p− layer is considered to be due to the difference in lattice constant from the p + layer having a high dopant concentration. For this reason, distortion is likely to occur in the p-layer, and the occurrence of dislocations cannot be avoided. Thus, it has been difficult to use a diamond Schottky barrier diode as a high voltage power device.

本発明は、これらの問題を解決しようとするものであり、高出力、高耐圧又は高耐環境下パワーデバイスに適する、転位密度を最適化したダイヤモンド半導体素子を提供することを目的とする。   An object of the present invention is to solve these problems, and an object of the present invention is to provide a diamond semiconductor element having an optimized dislocation density, which is suitable for a power device under a high output, high withstand voltage or high withstand environment.

本発明では、特性劣化原因となる転位と特性に影響を与えない転位の密度を最適化することにより、高出力、高耐圧又は高耐環境下パワーデバイスに適するダイヤモンド半導体素子を実現する。
本発明は、前記目的を達成するために、以下の特徴を有する。
In the present invention, a diamond semiconductor element suitable for a power device under a high output, high withstand voltage or high withstand environment is realized by optimizing dislocations that cause characteristic deterioration and the density of dislocations that do not affect the characteristics.
In order to achieve the above object, the present invention has the following features.

本発明は、p+単結晶ダイヤモンドと、該p+単結晶ダイヤモンド上に成膜されたダイヤモンド半導体からなるp−層と、該p−層の電極形成領域上に形成された電極とを有するダイヤモンド半導体素子であって、前記電極形成領域のp−層において、回折ベクトル[−404]のX線トポグラフィ像で観察できるが回折ベクトル[113]のX線トポグラフィ像では観察することができない第1の転位の個数が0個であり、前記第1の転位以外の第2の転位が転位密度1.0×102〜2.0×104/cm2で存在することを特徴とする。 The present invention relates to a diamond semiconductor device having p + single crystal diamond, a p− layer made of a diamond semiconductor formed on the p + single crystal diamond, and an electrode formed on an electrode formation region of the p− layer. In the p-layer of the electrode formation region, the first dislocation that can be observed in the X-ray topography image of the diffraction vector [-404] but cannot be observed in the X-ray topography image of the diffraction vector [113]. The number is 0, and the second dislocation other than the first dislocation is present at a dislocation density of 1.0 × 10 2 to 2.0 × 10 4 / cm 2 .

本発明において、電極は、例えば、ショットキー電極、オーミック電極のいずれかであることが好ましい。また、本発明において、前記p+単結晶ダイヤモンドは、半絶縁性単結晶ダイヤモンド基板上に成膜された導電性ダイヤモンドからなるp+層、又は導電性ダイヤモンドからなるp+基板であることが好ましい。また、本発明において、前記p+単結晶ダイヤモンドがコンタクト層であり、前記p−層がドリフト層であることが好ましい。本発明において、前記ダイヤモンド半導体素子は、ショットキーダイオード、pn接合ダイオード又はpin接合ダイオードであることが好ましい。   In the present invention, the electrode is preferably either a Schottky electrode or an ohmic electrode, for example. In the present invention, the p + single crystal diamond is preferably a p + layer made of conductive diamond formed on a semi-insulating single crystal diamond substrate or a p + substrate made of conductive diamond. In the present invention, it is preferable that the p + single crystal diamond is a contact layer and the p− layer is a drift layer. In the present invention, the diamond semiconductor element is preferably a Schottky diode, a pn junction diode, or a pin junction diode.

ここで、p−ダイヤモンド層表面の、電極が形成されている領域を、電極形成領域と呼ぶ。   Here, the region where the electrode is formed on the surface of the p-diamond layer is referred to as an electrode formation region.

本発明によれば、高耐電圧、例えば耐電圧1kV以上のダイヤモンドショットキーバリアダイオード等のダイヤモンド半導体素子を実現できる。本発明により、1kVの逆バイアスをかけても、リーク電流密度が1mA/cm2以下の性能を有するダイヤモンドショットキーバリアダイオードが実現できる。本発明によれば、高品質半絶縁性単結晶ダイヤモンド基板上に、p+ダイヤモンド層、p−ダイヤモンド層の順でエピタキシャル成長により成膜した積層構造や、導電性ダイヤモンドからなるp+基板上にp−ダイヤモンド層をエピタキシャル成長により成膜した積層構造において、p−ダイヤモンド層の膜中に存在する転位の種類に着目して、素子の電極を形成する領域を決定するので、歩留まりよく、高性能の素子を安定して得ることができる。従来のように全転位の密度を減少させる手法を必要とせず、特定の転位の密度に着目することにより、高性能な素子が得られる。 According to the present invention, a diamond semiconductor element such as a diamond Schottky barrier diode having a high withstand voltage, for example, a withstand voltage of 1 kV or more can be realized. According to the present invention, even when a reverse bias of 1 kV is applied, a diamond Schottky barrier diode having a performance with a leakage current density of 1 mA / cm 2 or less can be realized. According to the present invention, a laminated structure in which a p + diamond layer and a p-diamond layer are epitaxially grown in this order on a high-quality semi-insulating single crystal diamond substrate, or p-diamond on a p + substrate made of conductive diamond. In a laminated structure in which layers are formed by epitaxial growth, focusing on the types of dislocations present in the p-diamond layer film, the region for forming the electrode of the element is determined. Can be obtained. A high-performance element can be obtained by paying attention to the density of specific dislocations without requiring a conventional technique for reducing the density of all dislocations.

また、本発明によれば、250℃で1kVの逆バイアスをかけても、リーク電流密度が1mA/cm2以下の性能を有するダイヤモンドショットキーバリアダイオードが得られる。 Moreover, according to the present invention, a diamond Schottky barrier diode having a performance with a leakage current density of 1 mA / cm 2 or less can be obtained even when a reverse bias of 1 kV is applied at 250 ° C.

ショットキーバリアダイオードダイヤモンド半導体素子の積層構造を示す断面図。(a)は横型、(b)は擬似縦型、(c)は縦型を示す図。Sectional drawing which shows the laminated structure of a Schottky barrier diode diamond semiconductor element. (A) is a horizontal type, (b) is a pseudo vertical type, and (c) is a diagram showing a vertical type. 実施例の良品と比較例の不良品について、逆バイアスとリーク電流密度との相関を説明する図。The figure explaining the correlation with a reverse bias and a leakage current density about the quality goods of an Example, and the inferior goods of a comparative example. 実施例の良品と比較例の不良品について、全転位の密度とデバイス動作特性の関係を示す図。The figure which shows the relationship between the density of all the dislocations, and a device operating characteristic about the quality goods of an Example, and the inferior goods of a comparative example. 実施例の良品と比較例の不良品について、第1の転位の密度とデバイス動作特性の関係を示す図。The figure which shows the relationship between the density of a 1st dislocation, and a device operating characteristic about the quality goods of an Example, and the inferior goods of a comparative example. 実施例の良品と比較例の不良品について、第2の転位の密度とデバイス動作特性の関係を示す図。The figure which shows the relationship between the density of the 2nd dislocation, and a device operating characteristic about the quality goods of an Example, and the inferior goods of a comparative example. 横型構造のショットキーバリアダイオードダイヤモンド半導体素子の構造と、電極形成領域の転位の種類を説明する図。(1)は電極形成領域を上から見た図、(2)はX線トポグラフィ像(g=−404)、(3)はX線トポグラフィ像(g=113)。The figure explaining the structure of the Schottky barrier diode diamond semiconductor element of a horizontal type | mold, and the kind of dislocation of an electrode formation area. (1) is an electrode formation region viewed from above, (2) is an X-ray topography image (g = −404), and (3) is an X-ray topography image (g = 113). 反射X線トポグラフィの装置を示す図。The figure which shows the apparatus of reflection X-ray topography.

本発明の実施の形態について、以下説明する。   Embodiments of the present invention will be described below.

本発明のダイヤモンド半導体素子の積層構造の代表例は図1に示した構造を有する。図1(a)のダイヤモンド半導体素子は、ダイヤモンド単結晶基板1と、p+ダイヤモンド層2と、p−ダイヤモンド層3とを順次成膜したダイヤモンドの積層構造からなる。図1(a)のダイヤモンド半導体素子は、p−ダイヤモンド層3の表面上に、p−ダイヤモンド層3に接して電極(ショットキー電極4)を設けると共に、該電極に対して所定間隔離間して、p−ダイヤモンド層3の表面上に、電極(オーミック電極5)を設けた構造を有する。   A typical example of the laminated structure of the diamond semiconductor element of the present invention has the structure shown in FIG. The diamond semiconductor element of FIG. 1A has a laminated structure of diamond in which a diamond single crystal substrate 1, a p + diamond layer 2, and a p- diamond layer 3 are sequentially formed. The diamond semiconductor element of FIG. 1A is provided with an electrode (Schottky electrode 4) in contact with the p-diamond layer 3 on the surface of the p-diamond layer 3, and spaced apart from the electrode by a predetermined distance. The p-diamond layer 3 has a structure in which an electrode (ohmic electrode 5) is provided on the surface thereof.

基板は、オフ角・オフ方向制御された、低表面欠陥密度の高品質単結晶ダイヤモンド基板を用いる。基板は、例えば、Ib型ダイヤモンド基板を用いる。   As the substrate, a high-quality single crystal diamond substrate having a controlled low off-angle and off-direction and a low surface defect density is used. As the substrate, for example, an Ib type diamond substrate is used.

基板は、スカイフ研磨で高精度に研磨することが好ましい。スカイフ研磨とは、水平に回転している鋳鉄製の円盤に、研磨剤としてダイヤ粉と油を塗って研磨する方法をいう。基板のオフ角制御は、<110>±5°方向に、<001>ベクトルが表面の法線ベクトルに対して1°から5°のオフ角度を持つものが好ましい(特許文献6参照)。また、基板をスカイフ研磨に換えて、あるいは併用してUV援用研磨により研磨することができる。研磨後の基板は、表面の粗さが、Raを0.1nm以下にすることが好ましい。   The substrate is preferably polished with high accuracy by Skyf polishing. Skyf polishing is a method of polishing by applying diamond powder and oil as abrasives to a horizontally rotating cast iron disk. The substrate off angle control is preferably such that the <001> vector has an off angle of 1 ° to 5 ° with respect to the surface normal vector in the <110> ± 5 ° direction (see Patent Document 6). Further, the substrate can be polished by UV-assisted polishing instead of or in combination with Skyf polishing. The polished substrate preferably has a surface roughness of Ra of 0.1 nm or less.

基板中の平均転位密度は、例えば、1.0×102〜1.0×106/cm2であることが好ましい。 The average dislocation density in the substrate is preferably, for example, 1.0 × 10 2 to 1.0 × 10 6 / cm 2 .

基板上に、化学気相合成法(CVD法)によってp+ダイヤモンド層をエピタキシャル成長させる。p+ダイヤモンド層は、電気伝導性を持たせるためのホウ素濃度にすることが好ましい。また、層内部で均一なドーピング濃度が保証され、歪みのない層が成長できる厚みであることが好ましい。よって、具体的には厚さが0.5μm以上で50μm以下、p+ダイヤモンド層のホウ素濃度が1.0×1020/cm3以上で1.0×1021/cm3以下であることが好ましい。 A p + diamond layer is epitaxially grown on the substrate by chemical vapor deposition (CVD). It is preferable that the p + diamond layer has a boron concentration for imparting electrical conductivity. Moreover, it is preferable that the thickness is such that a uniform doping concentration can be ensured inside the layer and a layer without distortion can be grown. Therefore, specifically, the thickness is preferably 0.5 μm or more and 50 μm or less, and the p + diamond layer has a boron concentration of 1.0 × 10 20 / cm 3 or more and 1.0 × 10 21 / cm 3 or less. .

p+ダイヤモンド層上に、化学気相合成法(CVD法)によりp−ダイヤモンド層をエピタキシャル成長させる。p−ダイヤモンド層は厚さが1μm以上で20μm以下であり、p−層中のホウ素濃度が1.0×1016以上で1.0×1017/cm3以下であることが好ましい。ショットキーバリアダイオードを高電圧において動作させてもリーク電流密度を低くさせるために、ドーピング濃度および膜厚を制御することが必要であるためである。 A p-diamond layer is epitaxially grown on the p + diamond layer by a chemical vapor synthesis method (CVD method). The p-diamond layer preferably has a thickness of 1 μm or more and 20 μm or less, and the boron concentration in the p-layer is 1.0 × 10 16 or more and 1.0 × 10 17 / cm 3 or less. This is because it is necessary to control the doping concentration and film thickness in order to reduce the leakage current density even when the Schottky barrier diode is operated at a high voltage.

p−ダイヤモンド層表面に、オーミック電極を設け、該オーミック電極と所定間隔離間して、ショットキー電極を設ける。電極形成方法は、蒸着で行うことができる。   An ohmic electrode is provided on the surface of the p-diamond layer, and a Schottky electrode is provided at a predetermined distance from the ohmic electrode. The electrode forming method can be performed by vapor deposition.

オーミック電極の材料は、Ti、Mo、Au、Pt、Al等を用いることができる。例えば、従来知られている積層構造の電極で、p−ダイヤモンド層表面に近い方からTi/Pt/Alを用いることができる。オーミック電極のサイズは、3×104〜1.3×105μm2程度である。 Ti, Mo, Au, Pt, Al, or the like can be used as the material for the ohmic electrode. For example, Ti / Pt / Al can be used from the side closer to the surface of the p-diamond layer in a conventionally known laminated structure electrode. The size of the ohmic electrode is about 3 × 10 4 to 1.3 × 10 5 μm 2 .

ショットキー電極の材料は、Al、Au、Mo、Ptなどの金属、またはタングステンカーバイド化合物等を用いることができる。ショットキー電極のサイズは、2×104〜1×106μm2程度である。 As a material for the Schottky electrode, a metal such as Al, Au, Mo, or Pt, a tungsten carbide compound, or the like can be used. The size of the Schottky electrode is about 2 × 10 4 to 1 × 10 6 μm 2 .

本発明では、p−ダイヤモンド層表面のショットキー電極等が形成される領域に、非対称ブラッグ反射条件でのX線トポグラフィ像(g=−404)で観察できるがX線トポグラフィ像(g=113)では観察することができない転位が存在しないように、電極を形成する。電極形成領域は、電極の設置位置に対応する(電極の下部の)p−表面の領域である。電極形成領域において、非対称ブラッグ反射条件でのX線トポグラフィ像(g=−404)で観察できるがX線トポグラフィ像(g=113)では観察することができない転位以外の転位については、転位が存在しても、後述するようにデバイス特性に影響しないので、転位の密度は1.0×102〜2.0×104/cm2とすることが好ましい。 In the present invention, an X-ray topography image (g = 113) can be observed in an X-ray topography image (g = −404) under asymmetric Bragg reflection conditions in a region where a Schottky electrode or the like is formed on the surface of the p-diamond layer. Then, the electrodes are formed so that there are no dislocations that cannot be observed. The electrode formation region is a region on the p-surface (under the electrode) corresponding to the electrode installation position. In the electrode formation region, dislocations exist for dislocations other than dislocations that can be observed in an X-ray topography image (g = −404) under asymmetric Bragg reflection conditions but cannot be observed in an X-ray topography image (g = 113). However, since the device characteristics are not affected as will be described later, the dislocation density is preferably 1.0 × 10 2 to 2.0 × 10 4 / cm 2 .

本発明では、素子基板の結晶面は{001}であり、オフ角の有無及び大小関係にはよらない。   In the present invention, the crystal plane of the element substrate is {001} and does not depend on the presence or absence of the off angle and the magnitude relationship.

(実施例)
本発明の実施例のダイヤモンド半導体素子について図1〜図7を参照して以下説明する。
まず、本実施例及び比較例のダイヤモンド半導体素子の製造工程について説明する。
(Example)
The diamond semiconductor element of the Example of this invention is demonstrated below with reference to FIGS.
First, the manufacturing process of the diamond semiconductor element of a present Example and a comparative example is demonstrated.

(基板の準備工程)
オフ角・オフ方向制御された、低表面欠陥密度の高品質な半絶縁性のIb型ダイヤモンド単結晶(001)基板を次のように準備した。ここで、基板のオフ角制御は、<110>方向に、<001>ベクトルが表面の法線ベクトルに対して3°のオフ角度を持っている。基板中の平均転位密度は、1.0×104/cm3程度であった。基板をスカイフ研磨により、Ra(平均粗さ)を0.1nm以下になるように研磨した。
(Preparation process of substrate)
A high-quality semi-insulating Ib type diamond single crystal (001) substrate with low surface defect density and controlled off-angle and off-direction was prepared as follows. Here, in the substrate off-angle control, the <001> vector has an off-angle of 3 ° with respect to the surface normal vector in the <110> direction. The average dislocation density in the substrate was about 1.0 × 10 4 / cm 3 . The substrate was polished by Skyf polishing so that Ra (average roughness) was 0.1 nm or less.

(p+ダイヤモンド層形成工程)
準備したIb型ダイヤモンド単結晶(001)基板上に、まず、水素ガスのみを50Torr、合計流量400sccmで導入し、マイクロ波パワー1200W、基板温度900℃にてマイクロ波によって発生させたプラズマによる基板表面の清浄処理を15分間行う。次にプラズマによる化学気相合成法(マイクロ波プラズマCVD法)によってp+ダイヤモンド層2を厚さ1μmエピタキシャル成長させた(図1参照)。原料ガスとして、メタンとジボランを使用し、原料ガス中のホウ素と炭素の比率(B/C)とメタン濃度を調整して、p+ダイヤモンド層2を合成した。B/Cは、16000ppmで、メタン濃度は、0.6%であった。p+ダイヤモンド層のホウ素濃度は、1.0×1020/cm3であった。
(P + diamond layer forming process)
On the prepared Ib-type diamond single crystal (001) substrate, first, only hydrogen gas was introduced at 50 Torr and a total flow rate of 400 sccm, and the substrate surface was formed by plasma generated by microwave at a microwave power of 1200 W and a substrate temperature of 900 ° C. For 15 minutes. Next, the p + diamond layer 2 was epitaxially grown to a thickness of 1 μm by a chemical vapor synthesis method using plasma (microwave plasma CVD method) (see FIG. 1). As the source gas, methane and diborane were used, and the p + diamond layer 2 was synthesized by adjusting the ratio of boron to carbon (B / C) and the methane concentration in the source gas. B / C was 16000 ppm and the methane concentration was 0.6%. The boron concentration of the p + diamond layer was 1.0 × 10 20 / cm 3 .

(p−ダイヤモンド層形成工程)
次に、化学気相合成法(マイクロ波プラズマCVD法)によって、p−ダイヤモンド層3を厚さ17μmエピタキシャル成長させた(図1参照)。p−ダイヤモンド層形成工程においても、p+ダイヤモンド層形成工程と同様に、原料ガスはメタンとジボランを使用し、原料ガス中のホウ素と炭素の比率(B/C)とメタン濃度を調整することで、p−ダイヤモンド層を合成した。B/Cは、150ppmで、メタン濃度は0.1%であった。p−ダイヤモンド層のホウ素濃度は、1.0×1016/cm3であった。
(P-diamond layer forming step)
Next, the p-diamond layer 3 was epitaxially grown to a thickness of 17 μm by a chemical vapor synthesis method (microwave plasma CVD method) (see FIG. 1). In the p-diamond layer forming step, as in the p + diamond layer forming step, the source gas uses methane and diborane, and the ratio of boron to carbon (B / C) and the methane concentration in the source gas are adjusted. A p-diamond layer was synthesized. B / C was 150 ppm and the methane concentration was 0.1%. The boron concentration of the p-diamond layer was 1.0 × 10 16 / cm 3 .

(電極形成工程)
作成したp−ダイヤモンド層は、異常成長粒子やヒロック等がなく、平坦な表面をもつデバイスであった。p−ダイヤモンド層の表面に直径200μmのショットキー電極4と直径400μmのオーミック電極5を蒸着した。ショットキー電極としてPtを用い、オーミック電極としてTi/Pt/Alを用いた。p−ダイヤモンド層において、転位密度が次の条件(1)及び(2)を満たす領域を選択して、ショットキー電極を形成した。
(Electrode formation process)
The prepared p-diamond layer was a device having no abnormally grown particles or hillocks and having a flat surface. A Schottky electrode 4 having a diameter of 200 μm and an ohmic electrode 5 having a diameter of 400 μm were deposited on the surface of the p-diamond layer. Pt was used as the Schottky electrode, and Ti / Pt / Al was used as the ohmic electrode. In the p-diamond layer, a region where the dislocation density satisfies the following conditions (1) and (2) was selected to form a Schottky electrode.

p−ダイヤモンド層中の領域であって、該層に接してショットキー電極が形成されている電極形成領域は、次の(1)及び(2)の条件を満たしている。
(1)非対称ブラッグ反射条件での回折ベクトル[−404]のX線トポグラフィ像で観察できかつ回折ベクトル[113]のX線トポグラフィ像で観察することができない転位(以下、転位(以下、「第1の転位」という。)が、p−ダイヤモンド層中に含まれていないこと。即ち、第1の転位がゼロであること。
(2)非対称ブラッグ反射条件での回折ベクトル[−404]のX線トポグラフィ像で観察できかつ回折ベクトル[113]のX線トポグラフィ像で観察することができない転位以外の、転位(以下、「第2の転位」という。)の密度が、1.0×102〜2.0×104/cm2であること。
An electrode formation region in which a Schottky electrode is formed in contact with the layer in the p-diamond layer satisfies the following conditions (1) and (2).
(1) Dislocations that can be observed with an X-ray topography image of the diffraction vector [−404] under asymmetric Bragg reflection conditions but cannot be observed with an X-ray topography image of the diffraction vector [113] 1 ”) is not included in the p-diamond layer, that is, the first dislocation is zero.
(2) Dislocations other than dislocations that can be observed in the X-ray topography image of the diffraction vector [−404] under the asymmetric Bragg reflection condition and cannot be observed in the X-ray topography image of the diffraction vector [113] (hereinafter referred to as “No. The density of the “dislocation of 2” is 1.0 × 10 2 to 2.0 × 10 4 / cm 2 .

以下、条件(1)(2)について詳しく説明する。   Hereinafter, the conditions (1) and (2) will be described in detail.

作成した素子の動作特性の目標値達成度を定量化するため、逆バイアスをかけた時のリーク電流密度を測定した。本発明のダイヤモンド半導体素子は、1kVの逆バイアスをかけても、リーク電流密度が1mA/cm2以下の性能を有する。 In order to quantify the degree of achievement of the target value of the operating characteristics of the fabricated device, the leakage current density when reverse bias was applied was measured. The diamond semiconductor element of the present invention has a performance with a leakage current density of 1 mA / cm 2 or less even when a reverse bias of 1 kV is applied.

図2は、本実施例のダイヤモンド半導体素子を説明するための、実施例の良品と比較例の不良品とにおける、逆バイアスとリーク電流密度の相関を示す図である。良品は、1kVの逆バイアスをかけても、リーク電流密度が1mA/cm2以下の性能を有するものをいう。図2の実線のような相関を示すものは、良品である。一方、図2の破線のように、逆バイアスが1kVに到達する前にリーク電流密度が1mA/cm2を超過する素子は、不良品とみなす。 FIG. 2 is a diagram showing the correlation between the reverse bias and the leakage current density in the non-defective product of the example and the defective product of the comparative example for explaining the diamond semiconductor element of the present example. A non-defective product has a performance with a leakage current density of 1 mA / cm 2 or less even when a reverse bias of 1 kV is applied. What shows the correlation as shown by the solid line in FIG. 2 is a non-defective product. On the other hand, as shown by the broken line in FIG. 2, an element whose leakage current density exceeds 1 mA / cm 2 before the reverse bias reaches 1 kV is regarded as a defective product.

本発明では、p−ダイヤモンド層中の転位のみを評価するために、微小角入射X線とブラッグ反射条件でX線トポグラフィ像を撮影した。図7に例示した装置で撮影することができる。使用したX線の波長は、0.7〜1.0Åである。ダイヤモンド構造で回折強度が比較的高く、使用波長範囲内でブラッグ反射条件を満たす{113}と{404}を、X線トポグラフィの回折面とした。   In the present invention, in order to evaluate only dislocations in the p-diamond layer, an X-ray topography image was taken under the condition of small-angle incident X-ray and Bragg reflection. Images can be taken with the apparatus illustrated in FIG. The wavelength of the X-ray used is 0.7 to 1.0 mm. {113} and {404} having a diamond structure and relatively high diffraction intensity and satisfying the Bragg reflection condition within the wavelength range used were used as diffraction surfaces of X-ray topography.

図6に、本発明を理解するために、ダイヤモンドショットキーバリアダイオードの構造と、p−ダイヤモンド層に存在する転位の種類とを示す。図6(1)は、電極を上から見た模式図である。図6(2)は、図6(1)の領域に対応する、回折ベクトル[−404]のX線トポグラフィ像(「X線トポグラフィ像(g=−404)」とも表す。)で観察することができる像である。図6(3)は、図6(1)の領域に対応する、回折ベクトル[113]のX線トポグラフィ像(「X線トポグラフィ像(g=113)」とも表す。)で観察することができる像である。図6に示すように、X線トポグラフィ像(g=−404)で観察することができる転位(図6(2)参照)、X線トポグラフィ像(g=113)で観察することができる転位(図6(3)参照)、両方のX線トポグラフィ像で観察することができる転位(図6(2)及び図6(3)参照)があり、X線トポグラフィ像により、転位の種類を区別できる。本発明では、X線トポグラフィ像(g=−404)で観察することができるがX線トポグラフィ像(g=113)では観察することができない転位を、第1の転位と呼ぶ。また、それ以外の転位を第2の転位と呼ぶ。図6において、第1の転位をAと表し、第2の転位をBと表した。後述するように、第1の転位は、デバイス特性に影響を与える転位であり、第2の転位はデバイス特性に影響ない転位である。   In order to understand the present invention, FIG. 6 shows the structure of a diamond Schottky barrier diode and the types of dislocations present in the p-diamond layer. FIG. 6A is a schematic view of the electrode as viewed from above. FIG. 6B is an observation with an X-ray topography image (also referred to as “X-ray topography image (g = −404)”) of the diffraction vector [−404] corresponding to the region of FIG. It is an image that can be. FIG. 6 (3) can be observed with an X-ray topography image (also referred to as “X-ray topography image (g = 113)”) of the diffraction vector [113] corresponding to the region of FIG. 6 (1). It is a statue. As shown in FIG. 6, dislocations that can be observed with an X-ray topography image (g = −404) (see FIG. 6 (2)), dislocations that can be observed with an X-ray topography image (g = 113) ( 6 (3)), there are dislocations (see FIGS. 6 (2) and 6 (3)) that can be observed in both X-ray topography images, and the type of dislocation can be distinguished by the X-ray topography images. . In the present invention, a dislocation that can be observed in an X-ray topography image (g = −404) but cannot be observed in an X-ray topography image (g = 113) is referred to as a first dislocation. Further, other dislocations are referred to as second dislocations. In FIG. 6, the first dislocation is represented as A, and the second dislocation is represented as B. As will be described later, the first dislocation is a dislocation that affects the device characteristics, and the second dislocation is a dislocation that does not affect the device characteristics.

良品と不良品の転位種と転位密度を解析した。解析したサンプル点数は、良品3点と不良品7点の計10点である。表1に、各サンプルの耐電圧値と品質判定結果を示す。   The dislocation species and dislocation density of good and defective products were analyzed. The number of sample points analyzed is a total of 10 points including 3 non-defective products and 7 defective products. Table 1 shows the withstand voltage value and quality determination result of each sample.

Figure 2014160719
Figure 2014160719

X線トポグラフからデバイスのp−ダイヤモンド層においてショットキー電極と接する電極形成領域の転位密度を求めた。   From the X-ray topograph, the dislocation density in the electrode formation region in contact with the Schottky electrode in the p-diamond layer of the device was determined.

図3に、表1の良品・不良品について、p−層においてショットキー電極と接する電極形成領域の転位密度とデバイスの耐電圧特性を比較したグラフを示す。図3の横軸は、p−層においてショットキー電極と接する電極形成領域の転位密度である。図3においては、横軸の転位密度は、「全転位数/ショットキー電極面積」(範囲0.6×104/cm2〜3.0×104/cm2)である。縦軸は、デバイスの耐電圧(V)であり、詳しくは、リーク電流密度が1mA/cm2に達した時の逆バイアス値である。図3によれば、転位密度は、良品の場合は1.3×104/cm2〜1.9×104/cm2、不良品の場合は0.6×104/cm2〜3.2×104/cm2であった。図3を見ると、転位密度が1.85×104/cm2の2つの電極のうち一方は良品で、もう一方は耐電圧1kV以下の不良品なっている。このことから、転位は2つのタイプに分けられることが考えられる。すなわち、デバイスに悪影響を及ぼす転位(第1の転位)と、動作への影響が無視できる転位(第2の転位)である。 FIG. 3 shows a graph comparing the dislocation density of the electrode formation region in contact with the Schottky electrode in the p-layer and the withstand voltage characteristics of the devices for the non-defective and defective products in Table 1. The horizontal axis in FIG. 3 represents the dislocation density in the electrode formation region in contact with the Schottky electrode in the p− layer. In FIG. 3, the dislocation density on the horizontal axis is “total number of dislocations / Schottky electrode area” (range 0.6 × 10 4 / cm 2 to 3.0 × 10 4 / cm 2 ). The vertical axis represents the withstand voltage (V) of the device, and more specifically, the reverse bias value when the leakage current density reaches 1 mA / cm 2 . According to FIG. 3, the dislocation density is 1.3 × 10 4 / cm 2 to 1.9 × 10 4 / cm 2 for the non-defective product and 0.6 × 10 4 / cm 2 to 3 for the defective product. It was 2 × 10 4 / cm 2 . Referring to FIG. 3, one of the two electrodes having a dislocation density of 1.85 × 10 4 / cm 2 is a non-defective product, and the other is a defective product having a withstand voltage of 1 kV or less. From this, it is considered that dislocations can be divided into two types. That is, a dislocation (first dislocation) that adversely affects the device and a dislocation (second dislocation) that can ignore the influence on the operation.

図4に、表1の良品・不良品について、ショットキー電極中(p−層においてショットキー電極と接する電極形成領域)の第1の転位(図中、キラー転位と表す。)の密度とデバイスの耐電圧特性を比較したグラフを示す。図4の横軸は、ショットキー電極中(p−層においてショットキー電極と接する電極形成領域)の第1の転位の密度である。図4においては、図3とは異なり、横軸の転位密度は、「第1の転位数/ショットキー電極面積」(範囲0〜2.0×104/cm2)である。図4の縦軸は、デバイスの耐電圧(V)であり、詳しくは、リーク電流密度が1mA/cm2に達した時の逆バイアス値である。なお、良品3点中2点の耐電圧がほぼ同じなので、グラフ中では、円が重なって表示されている。ここで、第1の転位とは、回折ベクトル[−404]のX線トポグラフィ像で観察できかつ回折ベクトル[113]のX線トポグラフィ像で観察することができない転位である。図4を見ると、良品は、転位密度がゼロ、即ち、「第1の転位数/ショットキー電極面積」がゼロの位置に分布していることが分かる。このことから、第1の転位が1つでも存在すると1kVの耐電圧特性を達成できないことが分かる。 FIG. 4 shows the density and device of the first dislocation (represented as a killer dislocation in the figure) in the Schottky electrode (electrode formation region in contact with the Schottky electrode in the p-layer) for the non-defective / defective products in Table 1. The graph which compared the withstand voltage characteristic of was shown. The horizontal axis in FIG. 4 represents the density of first dislocations in the Schottky electrode (electrode formation region in contact with the Schottky electrode in the p− layer). In FIG. 4, unlike FIG. 3, the dislocation density on the horizontal axis is “first number of dislocations / Schottky electrode area” (range 0 to 2.0 × 10 4 / cm 2 ). The vertical axis in FIG. 4 represents the withstand voltage (V) of the device, and more specifically, the reverse bias value when the leakage current density reaches 1 mA / cm 2 . In addition, since the withstand voltage of 2 points out of 3 non-defective products is almost the same, circles are displayed overlapping in the graph. Here, the first dislocation is a dislocation that can be observed in the X-ray topography image of the diffraction vector [−404] and cannot be observed in the X-ray topography image of the diffraction vector [113]. Referring to FIG. 4, it can be seen that the non-defective products are distributed at positions where the dislocation density is zero, that is, “first dislocation number / Schottky electrode area” is zero. From this, it can be seen that if even one first dislocation exists, the withstand voltage characteristic of 1 kV cannot be achieved.

図5に、表1の良品・不良品について、ショットキー電極中(p−層においてショットキー電極と接する電極形成領域)の第2の転位(図中、非キラー転位と表す。)の密度とデバイスの耐電圧特性を比較したグラフを示す。図5の横軸は、ショットキー電極中(p−層においてショットキー電極と接する電極形成領域)の第2の転位の密度である。図5においては、図3や図4とは異なり、横軸の転位密度は、「第2の転位数/ショットキー電極面積」(範囲0.3×104/cm2〜1.9×104/cm2)である。図5の縦軸は、デバイスの耐電圧(V)であり、詳しくは、リーク電流密度が1mA/cm2に達した時の逆バイアス値である。ここで、第2の転位とは、第1の転位以外の転位をいう。図5によれば、転位密度の高さとデバイス動作特性の高さに正の相関はないことが示唆される。また、良品において、第2の転位の密度が1.4×104/cm2〜2.0×104/cm2程度であり、不良品と比べて高めの密度であっても、デバイスの耐電圧が1kV以上となることが分かる。良品と不良品の区別は、第2の転位の密度に大きく依存することはないが、全転位密度が低いことが好ましいので、良品における第2の転位の密度は、1.0×102/cm2〜2.0×104/cm2の範囲が望ましい。 FIG. 5 shows the density of second dislocations (represented as non-killer dislocations in the figure) in the Schottky electrode (electrode formation region in contact with the Schottky electrode in the p-layer) for the non-defective / defective products in Table 1. The graph which compares the withstand voltage characteristic of the device is shown. The horizontal axis in FIG. 5 represents the density of second dislocations in the Schottky electrode (the electrode formation region in contact with the Schottky electrode in the p− layer). In FIG. 5, unlike FIG. 3 and FIG. 4, the dislocation density on the horizontal axis is “second dislocation number / Schottky electrode area” (range 0.3 × 10 4 / cm 2 to 1.9 × 10 4 / cm 2 ). The vertical axis in FIG. 5 represents the withstand voltage (V) of the device, and more specifically, the reverse bias value when the leakage current density reaches 1 mA / cm 2 . Here, the second dislocation refers to a dislocation other than the first dislocation. FIG. 5 suggests that there is no positive correlation between the high dislocation density and the device operating characteristics. Further, in the non-defective product, the density of the second dislocation is about 1.4 × 10 4 / cm 2 to 2.0 × 10 4 / cm 2 , and even if the density is higher than that of the defective product, It can be seen that the withstand voltage is 1 kV or more. The distinction between a good product and a defective product does not greatly depend on the density of the second dislocations, but since the total dislocation density is preferably low, the density of the second dislocations in the good product is 1.0 × 10 2 / The range of cm 2 to 2.0 × 10 4 / cm 2 is desirable.

以上の解析結果から、耐電圧1kVのダイヤモンドショットキーバリアダイオードを実現するために、(a)第1の転位は回折面(−404)のX線トポグラフィで観察することができること、(b)第1の転位がショットキー電極中に存在すると、1kVの耐電圧が実現できないこと、(c)第2の転位は1kVの耐電圧動作特性を阻害せず、その密度は1.0×104/cm2〜2.0×104/cm2の範囲内であること、が導かれる。 From the above analysis results, in order to realize a diamond Schottky barrier diode with a withstand voltage of 1 kV, (a) the first dislocation can be observed by X-ray topography of the diffraction plane (−404), (b) the first If a dislocation of 1 exists in the Schottky electrode, a withstand voltage of 1 kV cannot be realized, and (c) the second dislocation does not disturb the withstand voltage operating characteristic of 1 kV, and its density is 1.0 × 10 4 / It is derived that it is within the range of cm 2 to 2.0 × 10 4 / cm 2 .

本実施例のように、p−ダイヤモンド層における電極形成領域が、X線トポグラフィ(g=−404)で観察できるがX線トポグラフィ像(g=113)では観察することができない第1の転位を持たず、かつ第2の転位の密度がおよそ1.0×102/cm2〜2.0×104/cm2の範囲内である、ダイヤモンドショットキーバリアダイオードは、デバイスの耐電圧特性が1kV以上の優れた特性を示す。 As in this example, the first dislocation that the electrode formation region in the p-diamond layer can be observed by X-ray topography (g = −404) but cannot be observed by the X-ray topography image (g = 113). The diamond Schottky barrier diode has no breakdown voltage and the second dislocation density is within the range of about 1.0 × 10 2 / cm 2 to 2.0 × 10 4 / cm 2. Excellent characteristics of 1 kV or higher.

以上の実施例では、横型構造のショットキーバリアダイオードを例に説明したが、本発明のダイヤモンド半導体素子では、耐電圧特性はドリフト層の結晶構造に依存しているため、図1の(b)や(c)のような擬似縦型・縦型構造においても同様の結果が得られる。   In the above embodiments, a Schottky barrier diode having a lateral structure has been described as an example. However, in the diamond semiconductor device of the present invention, the withstand voltage characteristics depend on the crystal structure of the drift layer, and therefore FIG. Similar results can be obtained also in the pseudo-vertical / vertical structure as shown in (c).

実施例では、ショットキー電極での例を示したが、オーミック電極形成領域においても、同様の効果が得られる。また、ショットキーバリアダイオードの例で説明したが、pn接合ダイオード、pin接合ダイオードなど各種ダイオード、サイリスタ、FETなどの半導体素子における電極形成領域においても、同様の効果が得られる。   In the embodiment, an example using a Schottky electrode is shown, but the same effect can be obtained also in the ohmic electrode formation region. Further, although the example of the Schottky barrier diode has been described, the same effect can be obtained also in an electrode formation region in a semiconductor element such as various diodes such as a pn junction diode and a pin junction diode, a thyristor, and an FET.

上記実施の形態等で示した例は、発明を理解しやすくするために記載したものであり、この形態に限定されるものではない。   The examples shown in the embodiment and the like are described for easy understanding of the invention, and are not limited to this embodiment.

本発明のダイヤモンド半導体素子は、ショットキーダイオード、pn接合ダイオード、pin接合ダイオードなど各種ダイオード、サイリスタ、FETなどの半導体素子として用いることができる。本発明のダイヤモンド半導体素子は、耐電圧特性が1kV以上であったり、高耐環境下で優れた特性を示すので、パワーデバイス、例えば、家電等に搭載するインバータ等の中程度の耐圧と構成を要求されるデバイス等に有用である。   The diamond semiconductor element of the present invention can be used as semiconductor elements such as various diodes such as Schottky diodes, pn junction diodes, and pin junction diodes, thyristors, and FETs. The diamond semiconductor element of the present invention has a withstand voltage characteristic of 1 kV or higher, or exhibits excellent characteristics under a high withstand environment. Therefore, the diamond semiconductor element has a medium withstand voltage and configuration such as an inverter mounted on a power device, for example, a home appliance. Useful for required devices.

1 ダイヤモンド基板
2 p+ダイヤモンド層
3 p−ダイヤモンド層
4 ショットキー電極
5 オーミック電極
6 p+ダイヤモンド基板
10 X線回折記録用コンピュータ
11 サンプル
12 X線源
13 モノクロメーター
DESCRIPTION OF SYMBOLS 1 Diamond substrate 2 p + diamond layer 3 p- diamond layer 4 Schottky electrode 5 Ohmic electrode 6 p + diamond substrate 10 X-ray diffraction recording computer 11 Sample 12 X-ray source 13 Monochromator

Claims (5)

p+単結晶ダイヤモンドと、該p+単結晶ダイヤモンド上に成膜されたダイヤモンド半導体からなるp−層と、該p−層の電極形成領域上に形成された電極とを有するダイヤモンド半導体素子であって、
前記電極形成領域のp−層において、回折ベクトル[−404]のX線トポグラフィ像で観察できるが回折ベクトル[113]のX線トポグラフィ像では観察することができない第1の転位の個数が0個であり、前記第1の転位以外の第2の転位が転位密度1.0×102〜2.0×104/cm2で存在することを特徴とするダイヤモンド半導体素子。
A diamond semiconductor element comprising p + single crystal diamond, a p− layer made of a diamond semiconductor formed on the p + single crystal diamond, and an electrode formed on an electrode formation region of the p− layer,
In the p-layer of the electrode formation region, the number of first dislocations that can be observed in the X-ray topography image of the diffraction vector [−404] but cannot be observed in the X-ray topography image of the diffraction vector [113] is zero. And a second dislocation other than the first dislocation is present at a dislocation density of 1.0 × 10 2 to 2.0 × 10 4 / cm 2 .
前記電極はショットキー電極、オーミック電極のいずれかであることを特徴とする請求項1記載のダイヤモンド半導体素子。   The diamond semiconductor element according to claim 1, wherein the electrode is a Schottky electrode or an ohmic electrode. 前記p+単結晶ダイヤモンドが、半絶縁性単結晶ダイヤモンド基板上に成膜された導電性ダイヤモンドからなるp+層、又は導電性ダイヤモンドからなるp+基板であることを特徴とする請求項1記載のダイヤモンド半導体素子。   2. The diamond semiconductor according to claim 1, wherein the p + single crystal diamond is a p + layer made of conductive diamond formed on a semi-insulating single crystal diamond substrate or a p + substrate made of conductive diamond. element. 前記p+単結晶ダイヤモンドがコンタクト層であり、前記p−層がドリフト層であることを特徴とする請求項1記載のダイヤモンド半導体素子。   2. The diamond semiconductor device according to claim 1, wherein the p + single crystal diamond is a contact layer, and the p− layer is a drift layer. 前記ダイヤモンド半導体素子が、ショットキーダイオード、pn接合ダイオード又はpin接合ダイオードであることを特徴とする請求項1乃至4のいずれか1項記載のダイヤモンド半導体素子。   The diamond semiconductor element according to any one of claims 1 to 4, wherein the diamond semiconductor element is a Schottky diode, a pn junction diode, or a pin junction diode.
JP2013030093A 2013-02-19 2013-02-19 Diamond semiconductor element Pending JP2014160719A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013030093A JP2014160719A (en) 2013-02-19 2013-02-19 Diamond semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013030093A JP2014160719A (en) 2013-02-19 2013-02-19 Diamond semiconductor element

Publications (1)

Publication Number Publication Date
JP2014160719A true JP2014160719A (en) 2014-09-04

Family

ID=51612221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013030093A Pending JP2014160719A (en) 2013-02-19 2013-02-19 Diamond semiconductor element

Country Status (1)

Country Link
JP (1) JP2014160719A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152380A (en) * 2015-02-19 2016-08-22 国立研究開発法人産業技術総合研究所 Semiconductor-metal composite material and method of manufacturing the same
JP2021166293A (en) * 2015-07-30 2021-10-14 信越化学工業株式会社 Manufacturing method of diamond electronic device and diamond electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152380A (en) * 2015-02-19 2016-08-22 国立研究開発法人産業技術総合研究所 Semiconductor-metal composite material and method of manufacturing the same
JP2021166293A (en) * 2015-07-30 2021-10-14 信越化学工業株式会社 Manufacturing method of diamond electronic device and diamond electronic device

Similar Documents

Publication Publication Date Title
Onuma et al. Modeling and interpretation of UV and blue luminescence intensity in β-Ga2O3 by silicon and nitrogen doping
CN104726935B (en) Film-forming method and crystal laminated structure of Ga2O3-based crystal film
JP5818853B2 (en) Vertical nitride semiconductor device using n-type aluminum nitride single crystal substrate
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
Yang et al. 10 MeV proton damage in β-Ga2O3 Schottky rectifiers
Zhao Surface defects in 4H-SiC homoepitaxial layers
Du et al. Improved photoresponsivity of semiconducting BaSi2 epitaxial films grown on a tunnel junction for thin-film solar cells
Kato et al. Suppression of stacking-fault expansion in 4H-SiC PiN diodes using proton implantation to solve bipolar degradation
Cai et al. AlGaN ultraviolet avalanche photodiodes based on a triple-mesa structure
WO2017199792A1 (en) Silicon carbide epitaxial substrate and silicon carbide semiconductor device
US10964785B2 (en) SiC epitaxial wafer and manufacturing method of the same
Hernández-Gutiérrez et al. Characterization of n-GaN/p-GaAs NP heterojunctions
Saha et al. High growth rate metal organic chemical vapor deposition grown Ga2O3 (010) Schottky diodes
JP2014160719A (en) Diamond semiconductor element
Meng et al. MOCVD growth of thick β-(Al) GaO films with fast growth rates
US9806205B2 (en) N-type aluminum nitride monocrystalline substrate
Mikata et al. Effect of surface irregularities on diamond Schottky barrier diode with threading dislocations
Nicley et al. Fabrication and characterization of a corner architecture Schottky barrier diode structure
JP7132156B2 (en) semiconductor equipment
US11309389B2 (en) Epitaxial wafer and switch element and light-emitting element using same
Kojima et al. Growth of vanadium doped semi-insulating 4H-SiC epilayer with ultrahigh-resistivity
Meisch et al. Doping behavior of GaN grown on patterned sapphire substrates
Zazuli et al. Electrical Properties of N‐Polar GaN/AlGaN/AlN Grown via Metal‐Organic Vapor Phase Epitaxy
Silk et al. Manufacturing Processes
Lyle Research and Development of Electrical Contacts to β-Ga2O3 for Power Electronics and UV Photodetectors