JP2014095977A - Constant current driving circuit and constant current driving method - Google Patents
Constant current driving circuit and constant current driving method Download PDFInfo
- Publication number
- JP2014095977A JP2014095977A JP2012246092A JP2012246092A JP2014095977A JP 2014095977 A JP2014095977 A JP 2014095977A JP 2012246092 A JP2012246092 A JP 2012246092A JP 2012246092 A JP2012246092 A JP 2012246092A JP 2014095977 A JP2014095977 A JP 2014095977A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- amplifier
- current
- switches
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
本発明は、定電流駆動回路及び定電流駆動方法に関し、より詳細には、ホール素子に流す電流にばらつきが生じないようにホール素子を駆動制御する定電流駆動回路及び定電流駆動方法に関する。 The present invention relates to a constant current driving circuit and a constant current driving method, and more particularly, to a constant current driving circuit and a constant current driving method for driving and controlling a Hall element so that a current flowing through the Hall element does not vary.
一般に、ホール素子は、ホール効果を利用した磁電変換素子で、小型精密ブラシレスモータの位置検出や回転検出などの各種磁気センサや磁気スイッチなどとして広く使用されている。このホール効果は、適当な半導体で作られた厚さdのホール素子Hの受感部に入力端子I1,I2及び出力端子O1,O2を取り付け、電源Osより入力制御電圧Icを入力端子I1,I2間に流し、外部から磁束密度Bの磁界を受感部面に垂直に作用させると、出力端子O1,O2間に電位差(ホール電圧)VHが発生し、VH=RH/d・Ic・B(RHはホール係数である)の関係がある。
この種のホール素子の駆動方式としては、定電流駆動方式と定電圧駆動方式の2種類がある。定電流駆動方式の場合にホール電圧VHは、上述した式で表され、制御電流Icとして定電流が供給され、VHの温度特性は、RHの温度特性に依存する。
In general, the Hall element is a magnetoelectric conversion element using the Hall effect, and is widely used as various magnetic sensors and magnetic switches for detecting the position and rotation of a small precision brushless motor. This Hall effect is obtained by attaching input terminals I 1 and I 2 and output terminals O 1 and O 2 to a sensing part of a Hall element H having a thickness d made of a suitable semiconductor, and applying an input control voltage Ic from a power source Os. When a magnetic field having a magnetic flux density B is applied perpendicularly to the sensitive surface from the outside through the input terminals I 1 and I 2 , a potential difference (Hall voltage) V H is generated between the output terminals O 1 and O 2 . There is a relationship of V H = R H / d · Ic · B (R H is the Hall coefficient).
There are two types of driving methods for this type of Hall element: a constant current driving method and a constant voltage driving method. In the case of the constant current driving method, the Hall voltage V H is expressed by the above-described equation, a constant current is supplied as the control current Ic, and the temperature characteristic of V H depends on the temperature characteristic of R H.
図1は、従来の電流ミラー回路を使用したホール素子の定電流駆動回路の構成図で、複数のホール素子を定電流駆動する回路である。このホール素子HEは、ブリッジ抵抗になっており、ホール素子に流す電流を大きくするとVHEは大きくなる。ホール素子の上部は、電源電圧VDDの依存性をなくすために基準電圧VREFで固定する。この基準電圧VREFの大きさは、VDD>VREFである。ホール素子の下部は、ホール素子に定電流を流すために、電流ミラー回路で電流を流すためのNMOSが配置される。ホール素子のインピーダンスをRHとすると、NMOSのドレイン電圧は、VREF−RH・Iとなる。NMOSのドレイン電圧が下がるとNMOSが線形領域になり、電流ミラー動作をしなくなって定電流を流せなくなる。 FIG. 1 is a configuration diagram of a constant current driving circuit for a Hall element using a conventional current mirror circuit, and is a circuit for driving a plurality of Hall elements at a constant current. The Hall element HE has a bridge resistance, and the V HE increases as the current flowing through the Hall element is increased. The upper part of the Hall element is fixed at the reference voltage VREF in order to eliminate the dependency of the power supply voltage VDD. The magnitude of the reference voltage VREF is VDD> VREF. In order to pass a constant current through the Hall element, an NMOS for passing a current through the current mirror circuit is disposed below the Hall element. When the impedance of the Hall element is R H , the drain voltage of the NMOS is VREF−R H · I. When the drain voltage of the NMOS decreases, the NMOS becomes a linear region, the current mirror operation is not performed, and a constant current cannot be supplied.
電源電圧VDDが下がると基準電圧VREFも下げる必要があり、RH・Iは、固定のためNMOSのドレイン電圧が下がってしまい、定電流が流せなくなる。
この問題を解決するために、例えば、特許文献1に記載の電流駆動回路が提案されている。
図2は、特許文献1に開示されているホール素子の定電流駆動回路の構成図である。この特許文献1のものは、カラー液晶ディスプレイのバックライトとして使用される複数の白色LEDを、全て均一に発光するように駆動制御する電流駆動回路に関するもので、電流発生素子に電流を流す電流駆動回路を並列に複数有し、各電流駆動回路は、定電流発生回路に流れる電流IREFからミラーされた基準電流を流す一方のトランジスタ素子のドレイン・ソース間電圧と基準電流を任意の比で電流を流す他方のトランジスタ素子のドレイン・ソース間電圧とを同一にするための差動増幅回路を有することにより、複数のMOSトランジスタに均一な電流をミラーでき、各電流駆動回路の電流発生素子の輝度を全て均一にするように構成されている。
When the power supply voltage VDD decreases, the reference voltage VREF also needs to be decreased. Since RH • I is fixed, the drain voltage of the NMOS decreases, and a constant current cannot flow.
In order to solve this problem, for example, a current drive circuit described in Patent Document 1 has been proposed.
FIG. 2 is a configuration diagram of the constant current driving circuit for the Hall element disclosed in Patent Document 1. In FIG. This patent document 1 relates to a current drive circuit that drives and controls a plurality of white LEDs used as a backlight of a color liquid crystal display so that they all emit light uniformly. There are a plurality of circuits in parallel, and each current drive circuit supplies a current at an arbitrary ratio between the drain-source voltage of one transistor element and a reference current that flows a mirrored reference current from a current IREF that flows in a constant current generation circuit. By having a differential amplifier circuit for making the voltage between the drain and source of the other transistor element to flow the same, a uniform current can be mirrored to a plurality of MOS transistors, and the brightness of the current generating element of each current driving circuit can be increased. All are configured to be uniform.
また、例えば、特許文献2に記載のものは、定電流駆動のホール素子を用いた2線式磁気スイッチ回路に関するもので、ホール素子は定電流源によって定電流駆動されている。さらに、例えば、特許文献3に記載のものは、磁極センサにホール素子を用いたモータのホール素子異常時保護回路に関するもので、モータの磁極センサとしてのホール素子を定電流駆動するためのホール素子制御回路が設けられている。
Further, for example, the one described in
しかしながら、上述した特許文献1に開示されている方法は、電源電圧VDDが下がっても定電流を流せる回路で非常に有用な方法であるが、複数のホール素子を駆動する場合に、ホール素子の個数の制御用アンプAMが必要な点と電流源Icを複数持つ電流誤差とアンプのオフセットにより、ホール素子に流す電流にばらつきが生じるという問題がある。 However, the method disclosed in Patent Document 1 described above is a very useful method in a circuit that allows a constant current to flow even when the power supply voltage VDD decreases, but when driving a plurality of Hall elements, There is a problem that the current flowing through the Hall element varies due to the necessity of the number of control amplifiers AM, the current error having a plurality of current sources Ic, and the offset of the amplifiers.
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、ホール素子に流す電流にばらつきが生じないようにホール素子を駆動制御する定電流駆動回路及び定電流駆動方法を提供することにある。 The present invention has been made in view of such a problem, and an object of the present invention is to provide a constant current driving circuit and a constant current driving method for driving and controlling a Hall element so as not to cause variations in current flowing through the Hall element. Is to provide.
本発明は、このような目的を達成するためになされたもので、請求項1に記載の発明は、複数の負荷に流す電流にばらつきが生じないように、前記複数の負荷を駆動制御する定電流駆動回路において、基準電流(Ic)を発生する基準電流発生部(3)と、前記基準電流(Ic)に基づき前記複数の負荷に駆動電流をそれぞれ供給する電流駆動部(10)とを備え、前記電流駆動部(10)は、第1及び第2の入力端子と出力端子とを有する増幅器(4)と、入力端子が前記増幅器(4)の第1の入力端子及び前記基準電流発生部(3)に接続され、制御端子が前記増幅器(4)の出力端子に接続されている第1のトランジスタ素子(NMC)と、入力端子が前記複数の負荷にそれぞれ接続されているとともに、前記増幅器(4)の第2の入力端子に接続され、制御端子が前記増幅器(4)の出力端子に接続され、前記第1のトランジスタ素子(NMC)と対になる複数の第2のトランジスタ素子(NM1,NM2・・・)と、前記複数の第2のトランジスタ素子(NM1,NM2・・・)の前記制御端子にそれぞれ接続されている複数の電圧保持部(C1,C2・・・)とを備えていることを特徴とする。 The present invention has been made to achieve such an object, and the invention according to claim 1 is a constant drive control for the plurality of loads so as not to cause variations in currents flowing through the plurality of loads. The current drive circuit includes a reference current generator (3) that generates a reference current (Ic), and a current driver (10) that supplies drive currents to the plurality of loads based on the reference current (Ic). The current driver (10) includes an amplifier (4) having first and second input terminals and an output terminal, and the input terminal is the first input terminal of the amplifier (4) and the reference current generator. A first transistor element (NMC) connected to (3) and having a control terminal connected to an output terminal of the amplifier (4); an input terminal connected to each of the plurality of loads; and the amplifier Second entry of (4) A plurality of second transistor elements (NM1, NM2,...) Connected to the terminal, having a control terminal connected to the output terminal of the amplifier (4) and paired with the first transistor element (NMC); A plurality of voltage holding portions (C1, C2...) Connected to the control terminals of the plurality of second transistor elements (NM1, NM2...), Respectively.
また、請求項2に記載の発明は、請求項1に記載の発明において、前記複数の第2のトランジスタ素子(NM1,NM2・・・)の入力端子と前記増幅器(4)の第2の入力端子とを接続する複数の第1のスイッチ(SW11,SW12・・・)と、前記複数の第2のトランジスタ素子(NM1,NM2・・・)の制御端子と前記増幅器(4)の出力端子とを接続する複数の第2のスイッチ(SW12,SW22・・・)とを備えていることを特徴とする。
The invention according to
また、請求項3に記載の発明は、請求項1又は2に記載の発明において、前記複数の電圧保持部のそれぞれに並列に第3のスイッチ(SW13,SW23・・・)が接続されていることを特徴とする。
また、請求項4に記載の発明は、請求項1,2又は3に記載の発明において、前記電圧保持部が、キャパシタであることを特徴とする。
Further, according to a third aspect of the present invention, in the first or second aspect of the present invention, a third switch (SW13, SW23...) Is connected in parallel to each of the plurality of voltage holding units. It is characterized by that.
According to a fourth aspect of the present invention, in the first, second, or third aspect of the invention, the voltage holding unit is a capacitor.
また、請求項5に記載の発明は、請求項1乃至4のいずれかに記載の発明において、前記負荷が、ホール素子であることを特徴とする。
また、請求項6に記載の発明は、請求項1乃至5のいずれかに記載の定電流駆動回路における定電流駆動方法において、パワーダウン状態を得る第1のステップと、第1のホール素子側の調整状態を得る第2のステップと、第2のホール素子側の調整状態を得る第3のステップと、前記第1のホール素子及び前記第2のホール素子に定電流を供給して磁場を測定する磁場測定状態を得る第4のステップとを有し、前記第1乃至第4のステップを繰り返すことによって前記複数のホール素子を定電流駆動することを特徴とする。
The invention according to
According to a sixth aspect of the present invention, in the constant current driving method in the constant current driving circuit according to any one of the first to fifth aspects, the first step of obtaining a power-down state and the first Hall element side A second step of obtaining an adjustment state of the second, a third step of obtaining an adjustment state of the second Hall element side, and supplying a constant current to the first Hall element and the second Hall element to generate a magnetic field. A fourth step of obtaining a magnetic field measurement state to be measured, and the plurality of Hall elements are driven with a constant current by repeating the first to fourth steps.
また、請求項7に記載の発明は、請求項6に記載の発明において、前記第1のステップにおいて、基準電圧回路(5)と電流源(Ic)と増幅器(4)がパワーダウン状態で、前記第3のスイッチ(SW13,SW23)がオンで、前記第1及び第2のスイッチ(SW11,SW12,SW21,SW22)がオフであり、前記第2のステップにおいて、前記基準電圧回路(5)と前記電流源(Ic)と前記増幅器(4)が動作状態で、前記第1及び第2の一方のスイッチ(SW11,SW12)と前記第3の他方のスイッチ(SW23)がオンで、前記第1及び第2の他方のスイッチ(SW21,SW22)と前記第3の一方のスイッチ(SW13)がオフであり、前記第3のステップにおいて、前記基準電圧回路(5)と前記電流源(Ic)と前記増幅器(4)が動作状態で、前記第1及び第2の他方のスイッチ(SW21,SW22)がオンで、前記第1及び第2の一方のスイッチ(SW11,SW12)と前記第3のスイッチ(SW13,SW23)がオフであり、前記第4のステップにおいて、前記基準電圧回路(5)が動作状態で、前記電流源(Ic)と前記増幅器(4)がパワーダウン状態で、前記第1乃至第3のスイッチ(SW11乃至SW23)がオフであることを特徴とする。 According to a seventh aspect of the invention, in the sixth aspect of the invention, in the first step, the reference voltage circuit (5), the current source (Ic), and the amplifier (4) are in a power-down state. The third switch (SW13, SW23) is on and the first and second switches (SW11, SW12, SW21, SW22) are off. In the second step, the reference voltage circuit (5) And the current source (Ic) and the amplifier (4) are in an operating state, and the first and second switches (SW11, SW12) and the third other switch (SW23) are on, The first and second other switches (SW21, SW22) and the third one switch (SW13) are off, and in the third step, the reference voltage circuit (5) and the current source (I ) And the amplifier (4) are in an operating state, the first and second other switches (SW21, SW22) are on, and the first and second switches (SW11, SW12) and the third switch Switch (SW13, SW23) is off, and in the fourth step, the reference voltage circuit (5) is in an operating state, the current source (Ic) and the amplifier (4) are in a power-down state, The first to third switches (SW11 to SW23) are off.
本発明によれば、電源電圧VDDを下げても所望の定電流を流すことが、電流源と制御アンプが共通のため、駆動する電流値にばらつきがない。したがって、ホール素子に流す電流にばらつきが生じないようにホール素子を駆動制御する定電流駆動回路及び定電流駆動方法を実現することができる。 According to the present invention, even if the power supply voltage VDD is lowered, a desired constant current is allowed to flow, since the current source and the control amplifier are common, there is no variation in the current value to be driven. Therefore, it is possible to realize a constant current driving circuit and a constant current driving method for controlling the driving of the Hall element so that the current flowing through the Hall element does not vary.
以下、図面を参照して本発明の実施の形態について説明する。
図3は、本発明に係る定電流駆動回路の実施形態を説明するための回路構成図である。図中符号1は負荷としての第1のホール素子(HE1)、2は負荷としての第2のホール素子(HE2)、3は定電流源、4は制御用アンプ(AM;増幅器)、5は基準電圧(VREF)回路、10は電流駆動部、NMCは第1のトランジスタ、NM1,NM2・・・は複数の第2のトランジスタ、SW11乃至SW22はスイッチ(SW)を示している。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 3 is a circuit configuration diagram for explaining an embodiment of a constant current driving circuit according to the present invention. In the figure, reference numeral 1 denotes a first Hall element (HE1) as a load, 2 denotes a second Hall element (HE2) as a load, 3 denotes a constant current source, 4 denotes a control amplifier (AM), and 5 denotes Reference voltage (VREF) circuit, 10 is a current driver, NMC is a first transistor, NM1, NM2,... Are a plurality of second transistors, and SW11 to SW22 are switches (SW).
本実施形態の定電流駆動回路は、複数の負荷としての複数のホール素子1,2を定電流で駆動する回路で、電源電圧VDDが下がっても定電流を流せる回路であり、制御用アンプ4を減らし、かつ複数の負荷としてのホール素子1,2に流す電流にばらつきを生じないように構成されている。
つまり、本発明の定電流駆動回路は、複数の負荷に流す電流にばらつきが生じないように、複数の負荷を駆動制御する定電流駆動回路で、基準電流Icを発生する基準電流発生部3と、基準電流Icに基づき複数の負荷に駆動電流をそれぞれ供給する電流駆動部10とを備えている。
The constant current drive circuit of the present embodiment is a circuit that drives a plurality of
That is, the constant current drive circuit of the present invention is a constant current drive circuit that drives and controls a plurality of loads so that current flowing through the plurality of loads does not vary, and the reference
電流駆動部10は、第1及び第2の入力端子と出力端子とを有する増幅器4と、入力端子が増幅器4の第1の入力端子及び基準電流発生部3に接続され、制御端子が増幅器4の出力端子に接続されている第1のトランジスタ素子NMCと、入力端子が複数の負荷にそれぞれ接続されているとともに、増幅器4の第2の入力端子に接続され、制御端子が増幅器4の出力端子に接続され、第1のトランジスタ素子NMCと対になる複数の第2のトランジスタ素子NM1,NM2と、複数の第2のトランジスタ素子NM1,NM2の制御端子にそれぞれ接続されている複数の電圧保持部C1,C2とを備えている。
The current driver 10 includes an
また、複数の第2のトランジスタ素子NM1,NM2の入力端子と増幅器4の第2の入力端子とを接続する複数の第1のスイッチSW11,SW12と、複数の第2のトランジスタ素子NM1,NM2の制御端子と増幅器4の出力端子とを接続する複数の第2のスイッチSW12,SW22とを備えている。
また、複数の電圧保持部のそれぞれに並列に第3のスイッチSW13,SW23が接続されている。
In addition, a plurality of first switches SW11 and SW12 that connect input terminals of the plurality of second transistor elements NM1 and NM2 and a second input terminal of the
The third switches SW13 and SW23 are connected in parallel to each of the plurality of voltage holding units.
各ホール素子1,2を駆動するNMOS(NM1,NM2)のドレイン端子とゲート端子にSWを配置して、かつゲートにキャパシタンス(CAP)C1,C2を配置する。上述した特許文献1と同様に制御用アンプ4を使い、ホール素子に電流が流れるように制御させる(SWをON状態)。電流値が決まったらSWをOFFにする。NMOSのゲートに配置されているキャパシタンスC1,C2がNMOSを駆動するためのゲート電圧を保持するため、所望の電流が流れる。この動作を複数のホール素子に対しても同様に実施する。
SWs are arranged at the drain and gate terminals of NMOSs (NM1, NM2) that drive the
図4は、本発明に係る定電流駆動回路の実施例を説明するための回路構成図で、負荷としてホール素子が2個で、NMOSでの定電流駆動の場合を示している。なお、図3と同じ機能を有する構成要素には同一の符号を付してある。図3においては、ホール素子が複数あるのに対して、図4においては、ホール素子が2個だけである。また、キャパシタンスC1,C2に並列にSW13,SW23が設けられている。 FIG. 4 is a circuit configuration diagram for explaining an embodiment of the constant current driving circuit according to the present invention, and shows a case where two Hall elements are used as a load and constant current driving is performed by an NMOS. In addition, the same code | symbol is attached | subjected to the component which has the same function as FIG. In FIG. 3, there are a plurality of Hall elements, whereas in FIG. 4, there are only two Hall elements. Further, SW13 and SW23 are provided in parallel with the capacitances C1 and C2.
図5は、本発明の定電流駆動回路における定電流駆動のシーケンスを示す図である。図5から明らかなように、T0期間においてはパワーダウン状態を示し、T1期間においては第1のホール素子(HE1)側の調整状態を示し、T2期間においては第2のホール素子(HE2)側の調整状態を示し、T3期間においては磁場測定の状態を示している。なお、期間の経過に伴って、これらの各期間の状態が繰り返される。 FIG. 5 is a diagram showing a constant current drive sequence in the constant current drive circuit of the present invention. As apparent from FIG. 5, the power-down state is shown in the T0 period, the adjustment state on the first Hall element (HE1) side is shown in the T1 period, and the second Hall element (HE2) side is shown in the T2 period. In the T3 period, the magnetic field measurement state is shown. Note that the state of each period is repeated as the period elapses.
本発明の定電流駆動方法は、上述した定電流駆動回路における定電流駆動方法で、パワーダウン状態を得る第1のステップと、第1のホール素子側の調整状態を得る第2のステップと、第2のホール素子側の調整状態を得る第3のステップと、前記第1のホール素子及び前記第2のホール素子に定電流を供給して磁場を測定する磁場測定状態を得る第4のステップとを有し、これらの第1乃至第4のステップを繰り返すことによって複数のホール素子を定電流駆動する。 The constant current driving method of the present invention is a constant current driving method in the constant current driving circuit described above, a first step for obtaining a power-down state, a second step for obtaining an adjustment state on the first Hall element side, A third step of obtaining an adjustment state on the second Hall element side, and a fourth step of obtaining a magnetic field measurement state in which a constant current is supplied to the first Hall element and the second Hall element to measure a magnetic field. By repeating these first to fourth steps, the plurality of Hall elements are driven with constant current.
第1のステップにおいて、基準電圧回路5と電流源Icと増幅器4がパワーダウン状態で、第3のスイッチSW13,SW23がオンで、第1及び第2のスイッチSW11,SW12,SW21,SW22がオフであり、第2のステップにおいて、基準電圧回路5と電流源Icと増幅器4が動作状態で、第1及び第2の一方のスイッチSW11,SW12と第3の他方のスイッチSW23がオンで、第1及び第2の他方のスイッチSW21,SW22と第3の一方のスイッチSW23がオフであり、第3のステップにおいて、基準電圧回路5と電流源Icと増幅器4が動作状態で、第1及び第2の他方のスイッチSW21,22がオンで、第1及び第2の一方のスイッチSW11,SW12と第3のスイッチSW13,SW23がオフであり、第4のステップにおいて、基準電圧回路5が動作状態で、電流源Icと増幅器4がパワーダウン状態で、第1乃至第3のスイッチSW11乃至SW23がオフである。
以下に、上述した各状態について順次説明する。
In the first step, the
Below, each state mentioned above is demonstrated one by one.
<T0期間>(パワーダウン状態)
図6は、パワーダウン状態を示す回路状態図で、図5における期間T0を示している。VREF回路と電流源Icと制御用アンプAMはパワーダウン状態で、SW11とSW12とSW21とSW22はOFF状態で、SW13とSW23はON状態である。A1信号とA2信号はVSS(電荷保持用のキャパシタンスC1,C2はディスチャージ状態)である。
<T0 period> (Power-down state)
FIG. 6 is a circuit state diagram showing the power-down state, and shows the period T0 in FIG. The VREF circuit, current source Ic, and control amplifier AM are in a power-down state, SW11, SW12, SW21, and SW22 are in an OFF state, and SW13 and SW23 are in an ON state. The A1 signal and the A2 signal are VSS (the charge holding capacitances C1 and C2 are in a discharge state).
<T1期間>(第1のホール素子(HE1)側の調整状態)
図7は、第1のホール素子(HE1)側の調整状態を示す回路状態図で、図5における期間T1を示している。VREF回路と電流源Icと制御用アンプAMは動作状態で、SW11とSW12はON状態で、SW13はOFF状態で、SW21とSW22はOFF状態で、SW23はON状態である。
B1信号はVREF−RH・Iで決まる。BC信号はB1信号と同じになるように制御用アンプAMが動作する。AC信号とA1信号は、SWで接続されていてMOSNMCとMOSNM1のゲート電圧になっている。BC信号=B1信号、AC信号=A1信号となるため、MOSNM1に流れる電流はMOSNMCと同じになる。MOSNM1のゲートに電荷保持用のキャパシタンスC1が付いていてA1信号の電荷がチャージされる。A2信号はVSSのままである。
<T1 period> (adjustment state on the first Hall element (HE1) side)
FIG. 7 is a circuit state diagram showing an adjustment state on the first Hall element (HE1) side, and shows a period T1 in FIG. The VREF circuit, current source Ic, and control amplifier AM are in an operating state, SW11 and SW12 are in an ON state, SW13 is in an OFF state, SW21 and SW22 are in an OFF state, and SW23 is in an ON state.
The B1 signal is determined by VREF-R H · I. The control amplifier AM operates so that the BC signal becomes the same as the B1 signal. The AC signal and the A1 signal are connected by SW and are the gate voltages of MOSNMC and MOSNM1. Since the BC signal = B1 signal and the AC signal = A1 signal, the current flowing through the MOSNM1 is the same as that of the MOSNMC. The gate of the MOSNM1 has a charge holding capacitance C1, and the charge of the A1 signal is charged. The A2 signal remains at VSS.
<T2期間>(第2のホール素子(HE2)側の調整状態)
図8は、第2のホール素子(HE2)側の調整状態を示す回路状態図で、図5における期間T2を示している。VREF回路と電流源Icと制御用アンプAMは動作状態で、SW11とSW12はOFF状態で、SW13はOFF状態で、SW21とSW22はON状態で、SW23はOFF状態である。
B2信号はVREF−RH・Iで決まる。BC信号はB2信号と同じになるように制御用アンプAMが動作する。AC信号とA2信号は、SWで接続されていてMOSNMCとMOSNM2のゲート電圧になっている。BC信号=B2信号、AC信号=A2信号となるため、MOSNM2に流れる電流はMOSNMCと同じになる。MOSNM2のゲートに電荷保持用のキャパシタンスC2が付いていてA2信号の電荷がチャージされる。A1信号は、前の状態で電荷保持用のキャパシタンスC1にチャージされた電荷を保持したままである。
<T2 period> (Adjustment state on the second Hall element (HE2) side)
FIG. 8 is a circuit state diagram showing an adjustment state on the second Hall element (HE2) side, and shows a period T2 in FIG. The VREF circuit, current source Ic, and control amplifier AM are in an operating state, SW11 and SW12 are in an OFF state, SW13 is in an OFF state, SW21 and SW22 are in an ON state, and SW23 is in an OFF state.
The B2 signal is determined by VREF-R H · I. The control amplifier AM operates so that the BC signal becomes the same as the B2 signal. The AC signal and the A2 signal are connected by SW and are the gate voltages of MOSNMC and MOSNM2. Since the BC signal = B2 signal and the AC signal = A2 signal, the current flowing through the MOSNM2 is the same as that of the MOSNMC. The gate of the MOSNM2 has a charge holding capacitance C2, and the charge of the A2 signal is charged. The A1 signal keeps the charge charged in the charge holding capacitance C1 in the previous state.
<T3期間>(磁場測定状態)
図9は、磁場測定状態を示す回路状態図で、図5における期間T3を示している。VREF回路は動作状態で、電流源Icと制御用アンプAMはパワーダウン状態で、SW11とSW12はOFF状態で、SW13はOFF状態で、SW21とSW22はOFF状態で、SW23はOFF状態である。
電荷保持用のキャパシタンスC1,C2には、それぞれのMOSNM1,NM2に定電流を流すために必要な電荷がチャージされており、各ホール素子HE1,HE2には、所望の電流を流すことができる。この状態で磁場の測定を実施する。(VHE1,VHE2の信号を後段の回路により処理される。)
上述したT0〜T3を繰り返すことで2つのホール素子を定電流駆動することが可能である。これらの状態を以下の表1に示す。
<T3 period> (magnetic field measurement state)
FIG. 9 is a circuit state diagram showing the magnetic field measurement state, and shows the period T3 in FIG. The VREF circuit is in an operating state, the current source Ic and the control amplifier AM are in a power-down state, SW11 and SW12 are in an OFF state, SW13 is in an OFF state, SW21 and SW22 are in an OFF state, and SW23 is in an OFF state.
The charge holding capacitances C1 and C2 are charged with charges necessary for flowing a constant current through the respective MOSNM1 and NM2, and a desired current can be passed through the hall elements HE1 and HE2. In this state, the magnetic field is measured. (The signals of VHE1 and VHE2 are processed by a subsequent circuit.)
By repeating the above-described T0 to T3, the two Hall elements can be driven with a constant current. These states are shown in Table 1 below.
本発明の定電流駆動回路は、電流源ICと制御アンプAMが共通のため、電流ばらつきが発生しない。回路動作は、上述した特許文献1と同様のため、VDDを下げても所望の定電流を流せることになる。
本実施例は、2つのホール素子を駆動する例を説明したが、駆動できるホール素子の数に制限はない。また、本実施例は、NMOSでの定電流駆動の例を説明したが、駆動するMOSをPMOSにしても実現できることは明らかである。さらに定電流駆動する素子をMOSにして例を説明したがMOS以外でも実現できることは明らかである。また、ホール素子以外でもブリッジ抵抗を使っているセンサやLEDなどの駆動でも本発明の定電流駆動回路及び定電流駆動方法が適用できる。
In the constant current driving circuit of the present invention, since the current source IC and the control amplifier AM are common, there is no current variation. Since the circuit operation is the same as that of Patent Document 1 described above, a desired constant current can flow even if VDD is lowered.
In the present embodiment, an example in which two Hall elements are driven has been described. However, the number of Hall elements that can be driven is not limited. Further, in this embodiment, an example of constant current driving with NMOS has been described. However, it is obvious that the driving MOS can be realized with PMOS. Further, the example in which the constant current driven element is a MOS has been described, but it is obvious that the element can be realized by other than the MOS. Further, the constant current driving circuit and the constant current driving method of the present invention can be applied to driving a sensor or LED using a bridge resistor other than the Hall element.
1 第1のホール素子(HE1)
2 第2のホール素子(HE2)
3 定電流源
4 制御用アンプ(AM;増幅器)
5 基準電圧(VREF)回路
10 電流駆動部
1 First Hall element (HE1)
2 Second Hall element (HE2)
3 Constant
5 Reference voltage (VREF) circuit 10 Current drive unit
Claims (7)
基準電流を発生する基準電流発生部と、前記基準電流に基づき前記複数の負荷に駆動電流をそれぞれ供給する電流駆動部とを備え、
前記電流駆動部は、
第1及び第2の入力端子と出力端子とを有する増幅器と、
入力端子が前記増幅器の第1の入力端子及び前記基準電流発生部に接続され、制御端子が前記増幅器の出力端子に接続されている第1のトランジスタ素子と、
入力端子が前記複数の負荷にそれぞれ接続されているとともに、前記増幅器の第2の入力端子に接続され、制御端子が前記増幅器の出力端子に接続され、前記第1のトランジスタ素子と対になる複数の第2のトランジスタ素子と、
前記複数の第2のトランジスタ素子の前記制御端子にそれぞれ接続されている複数の電圧保持部と
を備えていることを特徴とする定電流駆動回路。 In the constant current drive circuit that controls the drive of the plurality of loads so that the currents flowing to the plurality of loads do not vary,
A reference current generator for generating a reference current; and a current driver for supplying drive currents to the plurality of loads based on the reference current,
The current driver is
An amplifier having first and second input terminals and an output terminal;
A first transistor element having an input terminal connected to the first input terminal of the amplifier and the reference current generator, and a control terminal connected to the output terminal of the amplifier;
A plurality of input terminals connected to the plurality of loads, connected to the second input terminal of the amplifier, connected to the output terminal of the amplifier, and paired with the first transistor element. A second transistor element of
And a plurality of voltage holding units respectively connected to the control terminals of the plurality of second transistor elements.
パワーダウン状態を得る第1のステップと、第1のホール素子側の調整状態を得る第2のステップと、第2のホール素子側の調整状態を得る第3のステップと、前記第1のホール素子及び前記第2のホール素子に定電流を供給して磁場を測定する磁場測定状態を得る第4のステップとを有し、
前記第1乃至第4のステップを繰り返すことによって前記複数のホール素子を定電流駆動することを特徴とする定電流駆動方法。 In the constant current drive method in the constant current drive circuit according to any one of claims 1 to 5,
A first step of obtaining a power-down state, a second step of obtaining an adjustment state on the first Hall element side, a third step of obtaining an adjustment state on the second Hall element side, and the first hall And a fourth step of obtaining a magnetic field measurement state in which a constant current is supplied to the element and the second Hall element to measure the magnetic field,
A constant current driving method, wherein the plurality of Hall elements are driven with constant current by repeating the first to fourth steps.
前記第2のステップにおいて、前記基準電圧回路と前記電流源と前記増幅器が動作状態で、前記第1及び第2の一方のスイッチと前記第3の他方のスイッチがオンで、前記第1及び第2の他方のスイッチと前記第3の一方のスイッチがオフであり、
前記第3のステップにおいて、前記基準電圧回路と前記電流源と前記増幅器が動作状態で、前記第1及び第2の他方のスイッチがオンで、前記第1及び第2の一方のスイッチと前記第3のスイッチがオフであり、
前記第4のステップにおいて、前記基準電圧回路が動作状態で、前記電流源と前記増幅器がパワーダウン状態で、前記第1乃至第3のスイッチがオフである
ことを特徴とする請求項6に記載の定電流駆動方法。 In the first step, a reference voltage circuit, a current source, and an amplifier are in a power-down state, the third switch is on, and the first and second switches are off,
In the second step, the reference voltage circuit, the current source, and the amplifier are in an operating state, the first and second switches and the third other switch are on, and the first and second switches are on. The other switch of 2 and the third switch are off,
In the third step, the reference voltage circuit, the current source, and the amplifier are in an operating state, the first and second other switches are on, the first and second one switches, and the first step 3 switch is off,
7. The fourth step according to claim 6, wherein, in the fourth step, the reference voltage circuit is in an operating state, the current source and the amplifier are in a power-down state, and the first to third switches are off. Constant current drive method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012246092A JP2014095977A (en) | 2012-11-08 | 2012-11-08 | Constant current driving circuit and constant current driving method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012246092A JP2014095977A (en) | 2012-11-08 | 2012-11-08 | Constant current driving circuit and constant current driving method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014095977A true JP2014095977A (en) | 2014-05-22 |
Family
ID=50939014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012246092A Pending JP2014095977A (en) | 2012-11-08 | 2012-11-08 | Constant current driving circuit and constant current driving method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014095977A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015215316A (en) * | 2014-05-13 | 2015-12-03 | 旭化成エレクトロニクス株式会社 | Hall element drive circuit |
-
2012
- 2012-11-08 JP JP2012246092A patent/JP2014095977A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015215316A (en) * | 2014-05-13 | 2015-12-03 | 旭化成エレクトロニクス株式会社 | Hall element drive circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI448671B (en) | Temperature sensing device | |
TWI467540B (en) | Reference voltage generator of gate driving circuit and reference voltage generating method | |
CN101660928B (en) | 2-terminal type semiconductor sensor device | |
KR101918338B1 (en) | Sensor device | |
KR101243473B1 (en) | Voltage divider circuit and magnetic sensor circuit | |
EP2876453B1 (en) | Bi-directional current sensor | |
JP5464204B2 (en) | Light emission drive device | |
JP5930252B2 (en) | Pseudo resistance circuit and charge detection circuit | |
ITMI981217A1 (en) | STRUCTURE IMPROVED FOR A CURRENT MEASUREMENT CIRCUIT | |
JP6020223B2 (en) | Overcurrent detection circuit | |
CN111505542B (en) | Stress compensation control circuit and semiconductor sensor device | |
JP5132791B2 (en) | Current source, current source circuit, and use of this current source circuit | |
CN118140419A (en) | Full-polarity Hall sensor, control method thereof and electronic equipment | |
JP6270002B2 (en) | Pseudo resistance circuit and charge detection circuit | |
CN102971640B (en) | Magnetic field detection microcomputer and magnetic field detection method | |
KR101442302B1 (en) | Physical quantity sensor | |
JP6291224B2 (en) | Magnetic sensor | |
CN107228967B (en) | Current detection circuit | |
JP2014095977A (en) | Constant current driving circuit and constant current driving method | |
JP4365875B2 (en) | DC-DC converter having temperature compensation circuit | |
JPWO2006057054A1 (en) | Humidity measuring device | |
JP2012109948A (en) | Hysteresis device | |
JP2015215316A (en) | Hall element drive circuit | |
JP5098889B2 (en) | Semiconductor integrated circuit device and method for testing semiconductor integrated circuit device | |
JP2018013425A (en) | Voltage detection circuit |