JP2014095144A - Sputtering target - Google Patents
Sputtering target Download PDFInfo
- Publication number
- JP2014095144A JP2014095144A JP2013077481A JP2013077481A JP2014095144A JP 2014095144 A JP2014095144 A JP 2014095144A JP 2013077481 A JP2013077481 A JP 2013077481A JP 2013077481 A JP2013077481 A JP 2013077481A JP 2014095144 A JP2014095144 A JP 2014095144A
- Authority
- JP
- Japan
- Prior art keywords
- sputtering target
- zno
- phase
- homologous
- represented
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
【課題】異常放電、ノジュール及びパーティクルの発生を抑制し、S値が小さく、TFT信頼性に優れ、かつ移動度が高い酸化物半導体膜を製造することができるスッパタリングターゲットを提供する。
【解決手段】In元素、Ga元素及びZn元素を含む酸化物を含み、結晶相として少なくともIn2Ga2ZnO7で表されるホモロガス相、InGaZnO4で表されるホモロガス相、及びIn2O3で表されるビックスバイト相を含み、X線回折測定で得られる前記各結晶相の強度が下記式(1−1)及び(1−2)を満たす焼結体を含むスパッタリングターゲット。(式中、I(X)はXの結晶相の強度を示す。)
I(In2Ga2ZnO7)>I(InGaZnO4) (1−1)
I(In2Ga2ZnO7)>I(In2O3) (1−2)
【選択図】図1Disclosed is a sputtering target that can suppress generation of abnormal discharge, nodules, and particles, can produce an oxide semiconductor film having a small S value, excellent TFT reliability, and high mobility.
SOLUTION: An oxide including an In element, a Ga element, and a Zn element, and having at least a homologous phase represented by In 2 Ga 2 ZnO 7 as a crystalline phase, a homologous phase represented by InGaZnO 4 , and In 2 O 3. The sputtering target containing the sintered compact in which the intensity | strength of each said crystal phase obtained by X-ray-diffraction measurement satisfy | fills following formula (1-1) and (1-2) is included including the bixbite phase represented by these. (In the formula, I (X) represents the strength of the crystal phase of X.)
I (In 2 Ga 2 ZnO 7 )> I (InGaZnO 4 ) (1-1)
I (In 2 Ga 2 ZnO 7 )> I (In 2 O 3 ) (1-2)
[Selection] Figure 1
Description
本発明は、スパッタリングターゲット及びその製造方法に関する。 The present invention relates to a sputtering target and a manufacturing method thereof.
酸化インジウム及び酸化亜鉛、酸化インジウム、酸化ガリウム及び酸化亜鉛、又は酸化インジウム及び酸化ガリウム等からなる酸化物薄膜は、可視光透過性に優れ、かつ、導電体から半導体、絶縁体まで幅広い電気特性を有するため、透明電極や薄膜トランジスタ(TFT)用半導体膜として注目されている。
これらの透明酸化物薄膜は、スパッタリング法、PLD(パルスレーザデポジション)法、蒸着法等の成膜方法により成膜することができる。なかでも、大面積に均一成膜可能なスパッタリング法が主に検討されている。スパッタリング法には、スパッタリングターゲット(ターゲット)が用いられる。
Oxide thin films made of indium oxide and zinc oxide, indium oxide, gallium oxide and zinc oxide, indium oxide and gallium oxide, etc. have excellent visible light transmission and have a wide range of electrical characteristics from conductors to semiconductors and insulators. Therefore, it attracts attention as a semiconductor film for transparent electrodes and thin film transistors (TFTs).
These transparent oxide thin films can be formed by film forming methods such as sputtering, PLD (pulse laser deposition), and vapor deposition. In particular, a sputtering method capable of uniformly forming a film over a large area has been mainly studied. A sputtering target (target) is used for the sputtering method.
TFT用半導体膜製造用のターゲットとして、酸化インジウム、酸化ガリウム及び酸化亜鉛を用いたIn−Ga−Zn系(IGZO系)酸化物半導体が精力的に検討されている。
IGZO系ターゲットとしては、InGaZnO4,In2Ga2ZnO7等で示される公知のホモロガス系結晶を含有する組成(特許文献1)、又はそれと近い組成の化合物が検討されている。
また、組成に応じて、In2O3で示されるビックスバイト構造やスピネル構造(特許文献2〜4)を有する化合物を含有するターゲットも検討されている。また、非特許文献1にはInGaO3(ZnO)2等のInGaO3(ZnO)m(m=1〜20)で表される酸化物及びその合成法が開示されている。
As a target for manufacturing a semiconductor film for TFT, an In—Ga—Zn-based (IGZO-based) oxide semiconductor using indium oxide, gallium oxide, and zinc oxide has been energetically studied.
As the IGZO-based target, a composition containing a known homologous crystal represented by InGaZnO 4 , In 2 Ga 2 ZnO 7 or the like (Patent Document 1), or a compound having a composition close thereto is being studied.
Also, depending on the composition, it is also a target containing a compound having a bixbyite structure or spinel structure represented by In 2 O 3 (Patent Documents 2 to 4) has been studied. Non-Patent Document 1 discloses an oxide represented by InGaO 3 (ZnO) m (m = 1 to 20) such as InGaO 3 (ZnO) 2 and a synthesis method thereof.
IGZO系の焼結体及びターゲットとして、上記以外に、特許文献5,6は新規な結晶構造を開示している。このIGZO系の酸化物半導体薄膜に関する検討について、コスパッタ法(複数のターゲットを用いて種々の組成比からなる薄膜を製造する方法)により組成比の異なる薄膜の検討が報告されている(特許文献7,8)。 In addition to the above, Patent Documents 5 and 6 disclose novel crystal structures as IGZO-based sintered bodies and targets. With regard to the study on this IGZO-based oxide semiconductor thin film, studies on thin films having different composition ratios by co-sputtering (a method for producing thin films having various composition ratios using a plurality of targets) have been reported (Patent Document 7). , 8).
スパッタ法で用いられるターゲットは、導電性が高く、異常放電やノジュール、パーティクルの発生が少ないものが望まれるが、そのようなターゲットの製造は容易ではない。その理由は、ターゲットの製造条件や成分の配合によってターゲットの性質や状態が変わり、導電性が変化したり、ノジュールや異常放電、パーティクルの発生のしやすさが変化するためである。これは、製造したターゲットを構成する結晶構造の種類や分布が影響し、組成や製造条件毎に安定して生成する結晶系が異なることに由来する。 A target used in the sputtering method is desired to have high conductivity and less generation of abnormal discharge, nodules, and particles, but such a target is not easy to manufacture. The reason is that the properties and state of the target change depending on the manufacturing conditions of the target and the composition of the components, the conductivity changes, and the ease of generation of nodules, abnormal discharge, and particles changes. This is due to the fact that the type and distribution of the crystal structure constituting the manufactured target are affected, and the crystal system that is stably generated differs depending on the composition and manufacturing conditions.
異常放電、ノジュール、パーティクル等が少ないターゲットを得るために、ターゲット組成中の結晶相を的確に選択することが極めて有効である。これらの発生は、ターゲットを構成する結晶相の種類やその大きさ(結晶粒径)により大きく依存する。ターゲット中の欠陥(ポアやクラック)が少なく、高密度であることは、異常放電やノジュール、パーティクルの生成を抑制する上で重要であるが、一方結晶相の種類により抵抗が高い結晶を作製してしまった場合にもこれらが問題となる。
また、スパッタ法で製造した半導体薄膜が所望の性能を発揮することも当然ながら求められる。
In order to obtain a target with few abnormal discharges, nodules, particles, etc., it is extremely effective to select the crystal phase in the target composition accurately. These occurrences greatly depend on the type of crystal phase constituting the target and its size (crystal grain size). It is important to reduce the number of defects (pores and cracks) in the target and to have a high density in order to suppress abnormal discharge, nodules, and particle generation. If this happens, these will become a problem.
In addition, it is naturally required that a semiconductor thin film manufactured by sputtering exhibits desired performance.
このように、得られる酸化物半導体薄膜の性能を向上させ、成膜時の安定性が高いターゲットであって、かつターゲットの製造時にも欠陥の少ない高密度なものを製造しなければならないが、現在までの検討では必ずしも十分に満足のいくものではなかった。 Thus, it is necessary to improve the performance of the obtained oxide semiconductor thin film and to produce a high-density target with high stability at the time of film formation and few defects even during the production of the target. So far, the studies have not been fully satisfactory.
本発明の目的は、異常放電、ノジュール及びパーティクルの発生を抑制し、S値が小さく、TFT信頼性に優れ、かつ移動度が高い酸化物半導体膜を製造することができるスッパタリングターゲットを提供することである。 An object of the present invention is to provide a sputtering target that can suppress the generation of abnormal discharge, nodules, and particles, can produce an oxide semiconductor film having a small S value, excellent TFT reliability, and high mobility. That is.
本発明者らが鋭意研究した結果、In2Ga2ZnO7で示されるホモロガス化合物がInGaZnO4で示されるホモロガス化合物より多く存在するスパッタリングターゲットは、工業用プロセスに適用した場合にも製造条件の許容幅が広い、即ち、酸化物半導体薄膜の成膜時における、異常放電、ノジュール及びパーティクルの生成を抑制でき、得られる酸化物薄膜がTFT特性に優れることを見出し、本発明を完成させた。
本発明によれば、以下のスパッタリングターゲット等が提供される。
1. In元素、Ga元素及びZn元素を含む酸化物を含み、結晶相として少なくともIn2Ga2ZnO7で表されるホモロガス相、InGaZnO4で表されるホモロガス相、及びIn2O3で表されるビックスバイト相を含み、X線回折測定で得られる前記各結晶相の強度が下記式(1−1)及び(1−2)を満たす焼結体を含むスパッタリングターゲット。
I(In2Ga2ZnO7)>I(InGaZnO4) (1−1)
I(In2Ga2ZnO7)>I(In2O3) (1−2)
(式中、I(X)はXの結晶相の強度を示す。)
2.前記In2Ga2ZnO7で表わされるホモロガス相の強度が、前記InGaZnO4からなるホモロガス相の強度より1.2倍以上大きい1に記載のスパッタリングターゲット。
3.前記In2Ga2ZnO7で表わされるホモロガス相の強度が、前記In2O3からなるビックスバイト相の強度より1.2倍以上大きい1又は2に記載のスパッタリングターゲット。
4.In元素、Ga元素及びZn元素を含む酸化物を含み、結晶相として少なくともIn2Ga2ZnO7で表わされるホモロガス相、InGaZnO4で表わされるホモロガス相、及びIn2O3で表わされるビックスバイト相を含み、走査型電子顕微鏡(SEM)観察によって測定した前記各結晶相の断面占有面積が下記式(2−1)及び(2−2)を満たす焼結体を含むスパッタリングターゲット。
S(In2Ga2ZnO7)>S(InGaZnO4) (2−1)
S(In2Ga2ZnO7)>S(In2O3) (2−2)
(式中、S(X)はXの結晶相の断面占有面積を示す。)
5.前記In2Ga2ZnO7で表わされるホモロガス相の断面占有面積が、前記InGaZnO4のからなるホモロガス相の断面占有面積より1.5倍以上大きい4に記載のスパッタリングターゲット。
6.前記In2Ga2ZnO7で表わされるホモロガス相の断面占有面積が、In2O3で表わされるビックスバイト相の断面占有面積より1.5倍以上大きい4又は5に記載のスパッタリングターゲット。
7.前記焼結体の原子比が下記式(3−1)〜(3−3)を満たす1〜6のいずれかに記載のスパッタリングターゲット。
0.45<In/(In+Ga+Zn)<0.70 (3−1)
0.20<Ga/(In+Ga+Zn)<0.45 (3−2)
0<Zn/(In+Ga+Zn)<0.15 (3−3)
8.前記式(3−1)が下記式(3−1’)である7に記載のスパッタリングターゲット。
0.47<In/(In+Ga+Zn)<0.68 (3−1’)
9.前記式(3−2)が下記式(3−2’)である7又は8に記載のスパッタリングターゲット。
0.22<Ga/(In+Ga+Zn)<0.43 (3−2’)
10.前記式(3−3)が下記式(3−3’)である7〜9のいずれかに記載のスパッタリングターゲット。
0.01<Zn/(In+Ga+Zn)<0.15 (3−3’)
11.前記焼結体がスピネル構造化合物を含まない1〜10のいずれかに記載のスパッタリングターゲット。
12.In元素、Ga元素及びZn元素を含む原料を含む成型体を1300〜1500℃、1〜180時間で焼結する1〜11のいずれかに記載のスパッタリングターゲットの製造方法。
13.酸素濃度が50体積%以上の雰囲気下で成型体を焼結する12に記載のスパッタリングターゲットの製造方法。
14.1〜11のいずれかに記載のスパッタリングターゲットを用いて作製した酸化物薄膜をチャネル層として有する電界効果型薄膜トランジスタ。
15.14に記載の電界効果型薄膜トランジスタを備えた表示装置。
As a result of intensive studies by the present inventors, a sputtering target in which a homologous compound represented by In 2 Ga 2 ZnO 7 is present in a larger amount than a homologous compound represented by InGaZnO 4 is acceptable for manufacturing conditions even when applied to an industrial process. The present inventors have found that the width is wide, that is, generation of abnormal discharge, nodules and particles during the formation of an oxide semiconductor thin film can be suppressed, and the resulting oxide thin film has excellent TFT characteristics.
According to the present invention, the following sputtering target and the like are provided.
1. It includes an oxide containing In element, Ga element and Zn element, and is represented by a homologous phase represented by at least In 2 Ga 2 ZnO 7 as a crystal phase, a homologous phase represented by InGaZnO 4 , and In 2 O 3. A sputtering target comprising a sintered body containing a bixbite phase, wherein the strength of each crystal phase obtained by X-ray diffraction measurement satisfies the following formulas (1-1) and (1-2).
I (In 2 Ga 2 ZnO 7 )> I (InGaZnO 4 ) (1-1)
I (In 2 Ga 2 ZnO 7 )> I (In 2 O 3 ) (1-2)
(In the formula, I (X) represents the strength of the crystal phase of X.)
2. The sputtering target according to 1, wherein the intensity of the homologous phase represented by the In 2 Ga 2 ZnO 7 is 1.2 times or more larger than the intensity of the homologous phase composed of the InGaZnO 4 .
3. 3. The sputtering target according to 1 or 2, wherein the intensity of the homologous phase represented by the In 2 Ga 2 ZnO 7 is 1.2 times or more larger than the intensity of the bixbite phase composed of In 2 O 3 .
4). A bixbite phase containing an oxide containing In element, Ga element and Zn element and having at least a homologous phase represented by In 2 Ga 2 ZnO 7 as a crystalline phase, a homologous phase represented by InGaZnO 4 , and an In 2 O 3 A sputtering target including a sintered body satisfying the following formulas (2-1) and (2-2) in which the cross-sectional area of each crystal phase measured by observation with a scanning electron microscope (SEM) is included.
S (In 2 Ga 2 ZnO 7 )> S (InGaZnO 4 ) (2-1)
S (In 2 Ga 2 ZnO 7 )> S (In 2 O 3 ) (2-2)
(In the formula, S (X) represents the cross-sectional occupation area of the crystal phase of X)
5. 5. The sputtering target according to 4 , wherein a cross-sectional occupation area of a homologous phase represented by the In 2 Ga 2 ZnO 7 is 1.5 times or more larger than a cross-sectional occupation area of a homologous phase composed of the InGaZnO 4 .
6). The sputtering target according to 4 or 5, wherein a cross-sectional occupation area of the homologous phase represented by the In 2 Ga 2 ZnO 7 is 1.5 times or more larger than a cross-sectional occupation area of the bixbite phase represented by In 2 O 3 .
7). The sputtering target according to any one of 1 to 6, wherein an atomic ratio of the sintered body satisfies the following formulas (3-1) to (3-3).
0.45 <In / (In + Ga + Zn) <0.70 (3-1)
0.20 <Ga / (In + Ga + Zn) <0.45 (3-2)
0 <Zn / (In + Ga + Zn) <0.15 (3-3)
8). 8. The sputtering target according to 7, wherein the formula (3-1) is the following formula (3-1 ′).
0.47 <In / (In + Ga + Zn) <0.68 (3-1 ′)
9. The sputtering target according to 7 or 8, wherein the formula (3-2) is the following formula (3-2 ′).
0.22 <Ga / (In + Ga + Zn) <0.43 (3-2 ′)
10. The sputtering target according to any one of 7 to 9, wherein the formula (3-3) is the following formula (3-3 ′).
0.01 <Zn / (In + Ga + Zn) <0.15 (3-3 ′)
11. The sputtering target according to any one of 1 to 10, wherein the sintered body does not contain a spinel structure compound.
12 The manufacturing method of the sputtering target in any one of 1-11 which sinters the molded object containing the raw material containing In element, Ga element, and Zn element at 1300-1500 degreeC for 1-180 hours.
13. 13. The method for producing a sputtering target according to 12, wherein the molded body is sintered in an atmosphere having an oxygen concentration of 50% by volume or more.
14. A field effect thin film transistor having, as a channel layer, an oxide thin film manufactured using the sputtering target according to any one of 14.1 to 11.
15. A display device comprising the field effect thin film transistor according to 15.14.
本発明によれば、異常放電、ノジュール及びパーティクルの発生を抑制し、S値が小さく、TFT信頼性に優れ、かつ移動度が高い酸化物半導体膜を製造することができるスッパタリングターゲットが提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the sputtering target which can suppress the generation | occurrence | production of abnormal discharge, a nodule, and a particle, can manufacture an oxide semiconductor film with small S value, excellent TFT reliability, and high mobility can be provided. .
本発明の第1のスパッタリングターゲットは焼結体を含み、焼結体は、In元素、Ga元素及びZn元素を含む酸化物を含み、結晶相として少なくともIn2Ga2ZnO7で表わされるホモロガス相、InGaZnO4で表わされるホモロガス相、及びIn2O3で表わされるビックスバイト相を含む。
また、焼結体に含まれる上記の結晶相をX線回折測定して得られる強度は、下記式(1−1)及び(1−2)を満たす。
I(In2Ga2ZnO7)>I(InGaZnO4) (1−1)
I(In2Ga2ZnO7)>I(In2O3) (1−2)
(式中、I(X)はXの結晶相の強度を示す。)
The first sputtering target of the present invention includes a sintered body, the sintered body includes an oxide including an In element, a Ga element, and a Zn element, and a homologous phase represented by at least In 2 Ga 2 ZnO 7 as a crystal phase. , A homologous phase represented by InGaZnO 4 , and a bixbite phase represented by In 2 O 3 .
Moreover, the intensity | strength obtained by carrying out X-ray diffraction measurement of said crystalline phase contained in a sintered compact satisfy | fills following formula (1-1) and (1-2).
I (In 2 Ga 2 ZnO 7 )> I (InGaZnO 4 ) (1-1)
I (In 2 Ga 2 ZnO 7 )> I (In 2 O 3 ) (1-2)
(In the formula, I (X) represents the strength of the crystal phase of X.)
In2Ga2ZnO7で表わされるホモロガス相、InGaZnO4で表わされるホモロガス相、及びIn2O3で表わされるビックスバイト相の結晶相を有することは、X線回折測定で確認できる。X線回折測定は、具体的には実施例に記載の方法により行うことができる。 It can be confirmed by X-ray diffraction measurement that it has a homologous phase represented by In 2 Ga 2 ZnO 7 , a homologous phase represented by InGaZnO 4 , and a bixbite phase represented by In 2 O 3 . Specifically, the X-ray diffraction measurement can be performed by the method described in the examples.
結晶構造は、例えばターゲット(焼結体)のX線回折パターンが、想定される結晶構造X線回折パターンと一致することから確認できる。
具体的には、JCPDS(Joint Committee of Powder Diffraction Standard)カードやICSD(The Inorganic Crystal Structure Database)から得られる結晶構造X線回折パターンと一致することから確認することができる。
The crystal structure can be confirmed, for example, because the X-ray diffraction pattern of the target (sintered body) matches the assumed crystal structure X-ray diffraction pattern.
Specifically, it can be confirmed from the coincidence with a crystal structure X-ray diffraction pattern obtained from a JCPDS (Joint Committee of Powder Diffraction Standard) card or an ICSD (The Inorganic Crystal Structure Database).
In2Ga2ZnO7で表わされるホモロガス相は、X線回折で、JCPDSデータベースの38−1097のピークパターン、又は類似の(シフトした)パターンを示すものである。InGaZnO4で表わされるホモロガス相X線回折で、JCPDSデータベースの38−1104のピークパターン、又は類似の(シフトした)パターンを示すものである。 The homologous phase represented by In 2 Ga 2 ZnO 7 exhibits a peak pattern of 38-1097 in the JCPDS database or a similar (shifted) pattern by X-ray diffraction. The homologous phase X-ray diffraction represented by InGaZnO 4 shows the peak pattern of 38-1104 of the JCPDS database, or a similar (shifted) pattern.
ホモロガス構造に由来する結晶相とは、異なる物質の結晶層を何層か重ね合わせた長周期を有する「自然超格子」構造からなる結晶である。結晶周期ないし各薄膜層の厚さが、ナノメーター程度の場合、これら各層の化学組成や層の厚さの組み合わせによって、単一の物質や各層を均一に混ぜ合わせた混晶の性質とは異なる固有の特性を示す場合がある。 A crystal phase derived from a homologous structure is a crystal having a “natural superlattice” structure having a long period in which several crystal layers of different substances are stacked. When the crystal cycle or thickness of each thin film layer is on the order of nanometers, depending on the combination of the chemical composition of these layers and the thickness of the layers, it differs from the properties of a single crystal or a mixed crystal in which each layer is uniformly mixed. May show unique characteristics.
ホモロガス相の結晶構造は、例えば、ターゲットの粉砕物又は切削片について測定したX線回折パターンが、組成比から想定されるホモロガス相の結晶構造X線回折パターンと一致することから確認できる。具体的には、JCPDSカードから得られるホモロガス相の結晶構造X線回折パターンと一致することから確認することができる。
焼結過程において組成により明確な結晶構造を呈さない場合がある。これは、結晶相の移行途中の場合や不明確な秩序性を有することが原因と考えられる。このような場合は、混合している原料からなる組成比と結晶相の組成比が必ずしも一致せず、同定不明なピークとして観測されるか、ピークが観測されない様なケースがある。本発明においては、これらの場合においては、特に性能を悪化させない範囲において無視できるとする。
The crystal structure of the homologous phase can be confirmed, for example, because the X-ray diffraction pattern measured for the target pulverized product or the cut piece matches the crystal structure X-ray diffraction pattern of the homologous phase assumed from the composition ratio. Specifically, it can be confirmed from the coincidence with the crystal structure X-ray diffraction pattern of the homologous phase obtained from the JCPDS card.
In the sintering process, a clear crystal structure may not be exhibited depending on the composition. This is thought to be due to the case where the crystal phase is in the process of transition or unclear ordering. In such a case, the composition ratio of the raw materials mixed with the composition ratio of the crystal phase does not necessarily match, and there are cases where the peak is not observed or the peak is not observed. In the present invention, in these cases, it is assumed that it can be ignored within a range that does not particularly deteriorate the performance.
In2O3で表わされるビックスバイト相は、焼結体をX線回折測定した結果、ビックスバイト構造化合物のピークが観察されることにより確認できる。 The bixbite phase represented by In 2 O 3 can be confirmed by observing the peak of the bixbite structure compound as a result of X-ray diffraction measurement of the sintered body.
ビックスバイト(bixbyite)は、希土類酸化物C型又はMn2O3(I)型酸化物とも言われる。「透明導電膜の技術」((株)オーム社出版、日本学術振興会、透明酸化物・光電子材料第166委員会編、1999)等に開示されている通り、化学量論比がM2X3(Mは陽イオン、Xは陰イオンで通常酸素イオン)で、一つの単位胞はM2X316分子、合計80個の原子(Mが32個、Xが48個)により構成されている。 Bixbyte is also referred to as rare earth oxide C-type or Mn 2 O 3 (I) -type oxide. As disclosed in “Technology of Transparent Conductive Films” (Ohm Publishing Co., Ltd., Japan Society for the Promotion of Science, Transparent Oxide / Optoelectronic Materials 166th Committee, 1999), the stoichiometric ratio is M 2 X 3 (M is a cation, X is an anion, usually an oxygen ion), and one unit cell is composed of 16 molecules of M 2 X 3 , a total of 80 atoms (M is 32, X is 48) Yes.
ビックスバイト構造は、X線回折で、JCPDSデータベースのNo.06−0416のピークパターンか、又は類似の(シフトした)パターンを示す。
また、結晶構造中の原子やイオンが一部他の原子で置換された置換型固溶体、他の原子が格子間位置に加えられた侵入型固溶体もビックスバイト構造化合物に含まれる。
The bixbite structure is X-ray diffraction, and is No. of JCPDS database. A peak pattern of 06-0416 or a similar (shifted) pattern is shown.
The bixbite structure compound also includes a substitutional solid solution in which atoms and ions in the crystal structure are partially substituted with other atoms, and an interstitial solid solution in which other atoms are added to interstitial positions.
また、上記焼結体は、In2Ga2ZnO7で表されるホモロガス相、InGaZnO4で表されるホモロガス相、及びIn2O3で表されるビックスバイト相以外の結晶相を含んでもよいが、スピネル構造化合物を含まないことが好ましく、In2Ga2ZnO7で表されるホモロガス相、InGaZnO4で表されるホモロガス相、及びIn2O3で表されるビックスバイト相から実質的になることがより好ましい。
上記「実質的になる」とは、焼結体中のIn2Ga2ZnO7で表されるホモロガス相、InGaZnO4で表されるホモロガス相、及びIn2O3で表されるビックスバイト相が、95原子%以上、97原子%以上、98原子%以上、又は99原子%以上であることを意味する。また、「実質的になる」は「のみからなる」を含む。
The sintered body may include a crystal phase other than a homologous phase represented by In 2 Ga 2 ZnO 7 , a homologous phase represented by InGaZnO 4 , and a bixbite phase represented by In 2 O 3. Is preferably free of a spinel structure compound, and substantially includes a homologous phase represented by In 2 Ga 2 ZnO 7 , a homologous phase represented by InGaZnO 4 , and a bixbite phase represented by In 2 O 3. More preferably.
The “substantially” means that the homologous phase represented by In 2 Ga 2 ZnO 7 , the homologous phase represented by InGaZnO 4 , and the bixbite phase represented by In 2 O 3 in the sintered body. , 95 atomic% or more, 97 atomic% or more, 98 atomic% or more, or 99 atomic% or more. “Substantially” includes “consisting only of”.
スピネル構造は、Aを2価のカチオン、Bを3価のカチオンとした場合に、AB2O4の組成をとるイオン結晶であり、O2−が形成する立体面心格子の四面体隙間の8分の1にAが充填され、八面体隙間の2分の1にBが充填された構造を有する。逆スピネル構造は、スピネル構造と同様にAB2O4の組成をとるイオン結晶であり、四面体隙間の8分の1にBが充填され八面体隙間の2分の1にA及びBが充填された構造を有する。 The spinel structure is an ionic crystal having a composition of AB 2 O 4 when A is a divalent cation and B is a trivalent cation, and is a tetrahedral gap of a three-dimensional face-centered lattice formed by O 2− . One-eighth is filled with A and half of the octahedral gap is filled with B. The reverse spinel structure is an ionic crystal having a composition of AB 2 O 4 like the spinel structure. B is filled in one-eighth of the tetrahedral gap and A and B are filled in one-half of the octahedral gap. Has a structured.
本発明の第1のスパッタリングターゲット(焼結体)は、In2Ga2ZnO7ホモロガス構造の存在比率がInGaZnO4ホモロガス構造より大きいことにより、従来のスパッタ装置を用いて酸化物薄膜を製造する場合において、好適に製造することが可能である。具体的には、異常放電、ノジュール及びパーティクルの発生を抑制することができる。
また、In2Ga2ZnO7ホモロガス構造の存在比率がIn2O3ビックスバイト構造より大きいため、酸化物薄膜製造時にパーティクルの発生を効果的に抑制し、それに伴う異常放電を抑制することができる。
In the first sputtering target (sintered body) of the present invention, when the existence ratio of the In 2 Ga 2 ZnO 7 homologous structure is larger than the InGaZnO 4 homologous structure, an oxide thin film is produced using a conventional sputtering apparatus. It is possible to manufacture suitably. Specifically, abnormal discharge, nodules, and generation of particles can be suppressed.
Further, since the presence ratio of the In 2 Ga 2 ZnO 7 homologous structure is larger than that of the In 2 O 3 bixbyite structure, generation of particles can be effectively suppressed during production of the oxide thin film, and abnormal discharge associated therewith can be suppressed. .
結晶相の強度は、X線回折測定によって得られた各結晶相のメインピーク高さから求めることができる。具体的には、実施例に記載の方法により測定できる。 The intensity of the crystal phase can be determined from the height of the main peak of each crystal phase obtained by X-ray diffraction measurement. Specifically, it can be measured by the method described in the examples.
上記焼結体において、I(In2Ga2ZnO7)はI(InGaZnO4)より大きく、好ましくは1.2倍以上大きい。また、I(In2Ga2ZnO7)はI(In2O3)より大きく、好ましくは1.2倍以上大きい。 In the sintered body, I (In 2 Ga 2 ZnO 7 ) is larger than I (InGaZnO 4 ), preferably 1.2 times or more. Further, I (In 2 Ga 2 ZnO 7 ) is larger than I (In 2 O 3 ), preferably 1.2 times or more.
本発明の第1のスパッタリングターゲットに用いる焼結体において、各原子の原子比が下記式(3−1)〜(3−3)を満たすことが好ましい。
0.45<In/(In+Ga+Zn)<0.70 (3−1)
0.20<Ga/(In+Ga+Zn)<0.45 (3−2)
0<Zn/(In+Ga+Zn)<0.15 (3−3)
In the sintered body used for the first sputtering target of the present invention, it is preferable that the atomic ratio of each atom satisfies the following formulas (3-1) to (3-3).
0.45 <In / (In + Ga + Zn) <0.70 (3-1)
0.20 <Ga / (In + Ga + Zn) <0.45 (3-2)
0 <Zn / (In + Ga + Zn) <0.15 (3-3)
上記式(3−1)において、In元素の量が0.45超であると、In2Ga2ZnO7で表わされるホモロガス構造が効率よく構成することができる。また、0.70未満であるとビックスバイト構造の生成を抑制することができる。
Inの原子比は、より好ましくは下記式(3−1’)を満たす。
0.47<In/(In+Ga+Zn)<0.68 (3−1’)
In the above formula (3-1), when the amount of In element exceeds 0.45, a homologous structure represented by In 2 Ga 2 ZnO 7 can be efficiently constructed. Moreover, the production | generation of a bixbyte structure can be suppressed as it is less than 0.70.
The atomic ratio of In more preferably satisfies the following formula (3-1 ′).
0.47 <In / (In + Ga + Zn) <0.68 (3-1 ′)
上記式(3−2)において、Ga元素の量が0.20超であると、酸化物半導体として適用した場合の安定性(駆動時の信頼性や光信頼性)が得られる。また、0.45未満であると薄膜形成時の抵抗値の上昇を抑制し、良好な半導体特性を得ることができる。
Gaの原子比は、より好ましくは下記式(3−2’)を満たす。
0.22<Ga/(In+Ga+Zn)<0.43 (3−2’)
In the above formula (3-2), when the amount of Ga element is more than 0.20, stability (reliability during driving and optical reliability) when applied as an oxide semiconductor can be obtained. Further, if it is less than 0.45, an increase in resistance value during the formation of a thin film can be suppressed, and good semiconductor characteristics can be obtained.
The atomic ratio of Ga more preferably satisfies the following formula (3-2 ′).
0.22 <Ga / (In + Ga + Zn) <0.43 (3-2 ′)
上記式(3−3)において、Zn元素の量が0.15未満であるとInGaZnO4の生成を抑制し、In2Ga2ZnO7を効率よく構成できる。
Znの原子比は、より好ましくは下記式(3−3’)を満たす。
0.01<Zn/(In+Ga+Zn)<0.15 (3−3’)
In the above formula (3-3), the amount of Zn elements to suppress the formation of InGaZnO 4 is less than 0.15, the In 2 Ga 2 ZnO 7 can be efficiently configured.
The atomic ratio of Zn more preferably satisfies the following formula (3-3 ′).
0.01 <Zn / (In + Ga + Zn) <0.15 (3-3 ′)
焼結体に含まれる各元素の原子比は、誘導結合プラズマ発光分析装置(ICP−AES)により、含有元素を定量分析して求めることができる。
具体的に、溶液試料をネブライザーで霧状にして、アルゴンプラズマ(約6000〜8000℃)に導入すると、試料中の元素は熱エネルギーを吸収して励起され、軌道電子が基底状態から高いエネルギー準位の軌道に移る。この軌道電子は10−7〜10−8秒程度で、より低いエネルギー準位の軌道に移る。この際にエネルギーの差を光として放射し発光する。この光は元素固有の波長(スペクトル線)を示すため、スペクトル線の有無により元素の存在を確認できる(定性分析)。
The atomic ratio of each element contained in the sintered body can be determined by quantitatively analyzing the contained elements with an inductively coupled plasma emission spectrometer (ICP-AES).
Specifically, when a solution sample is atomized with a nebulizer and introduced into an argon plasma (about 6000 to 8000 ° C.), the element in the sample is excited by absorbing thermal energy, and orbital electrons are excited from the ground state. Move to the orbit. These orbital electrons move to a lower energy level orbit in about 10 −7 to 10 −8 seconds. At this time, the energy difference is emitted as light to emit light. Since this light shows a wavelength (spectral line) unique to the element, the presence of the element can be confirmed by the presence or absence of the spectral line (qualitative analysis).
また、それぞれのスペクトル線の大きさ(発光強度)は試料中の元素数に比例するため、既知濃度の標準液と比較することで試料濃度を求めることができる(定量分析)。
定性分析で含有されている元素を特定後、定量分析で含有量を求め、その結果から各元素の原子比を求める。
In addition, since the magnitude (luminescence intensity) of each spectral line is proportional to the number of elements in the sample, the sample concentration can be obtained by comparing with a standard solution having a known concentration (quantitative analysis).
After identifying the elements contained in the qualitative analysis, the content is obtained by quantitative analysis, and the atomic ratio of each element is obtained from the result.
本発明の第1のスパッタリングターゲットに用いる焼結体は、本発明の効果を損ねない範囲において、上述したIn、Ga及びZn以外の他の金属元素を含有していてもよいし、実質的にIn、Ga及びZnのみ、又はIn、Ga及びZnのみからなっていてもよい。
In、Ga及びZn以外の他の金属元素としては、Sn,Mg,Ti,Al,Si等が挙げられる。
The sintered body used for the first sputtering target of the present invention may contain a metal element other than the above-described In, Ga and Zn as long as the effects of the present invention are not impaired. You may consist only of In, Ga, and Zn or only In, Ga, and Zn.
Examples of metal elements other than In, Ga, and Zn include Sn, Mg, Ti, Al, Si, and the like.
ここで、「実質的」とは、スパッタリングターゲットとしての効果が上記In、Ga及びZnに起因すること、又は焼結体の金属元素の95重量%以上100重量%以下(好ましくは98重量%以上100重量%以下)がIn、Ga及びZnであることを意味する。
本発明に用いる焼結体は、本発明の効果を損なわない範囲でIn、Zn及びGaの他に不可避不純物を含んでいてもよい。
Here, “substantially” means that the effect as a sputtering target is caused by the above In, Ga and Zn, or 95% by weight to 100% by weight (preferably 98% by weight or more) of the metal element of the sintered body. 100% by weight or less) is In, Ga and Zn.
The sintered body used in the present invention may contain inevitable impurities in addition to In, Zn and Ga as long as the effects of the present invention are not impaired.
本発明の第1のスパッタリングターゲットは、DCスパッタに用いる場合、好ましくは比抵抗値が1.0×−4Ωcm以下であり、より好ましくは5.0×−5Ωcm以下である。ターゲットの比抵抗値は、ターゲット密度と関係しているため、高密度状態に焼結することが望ましい。
また、本発明の第1のスパッタリングターゲットは、好ましくは相対密度が95%以上であり、より好ましくは98%以上である。
When used for DC sputtering, the first sputtering target of the present invention preferably has a specific resistance value of 1.0 × −4 Ωcm or less, more preferably 5.0 × −5 Ωcm or less. Since the specific resistance value of the target is related to the target density, it is desirable to sinter to a high density state.
The first sputtering target of the present invention preferably has a relative density of 95% or higher, more preferably 98% or higher.
本発明の第2のスパッタリングターゲットは焼結体を含み、焼結体は、In元素、Ga元素及びZn元素を含む酸化物を含み、結晶相として少なくともIn2Ga2ZnO7で表わされるホモロガス相、InGaZnO4で表わされるホモロガス相、及びIn2O3で表わされるビックスバイト相を含む。
また、上記焼結体は、走査型電子顕微鏡(SEM)観察から判別される上記の結晶相の断面占有面積が下記式(2−1)及び(2−2)を満たす。
S(In2Ga2ZnO7)>S(InGaZnO4) (2−1)
S(In2Ga2ZnO7)>S(In2O3) (2−2)
(式中、S(X)はSの結晶相の断面占有面積を示す。)
The second sputtering target of the present invention includes a sintered body, the sintered body includes an oxide including In element, Ga element, and Zn element, and is represented by a homologous phase represented by at least In 2 Ga 2 ZnO 7 as a crystal phase. , A homologous phase represented by InGaZnO 4 , and a bixbite phase represented by In 2 O 3 .
In the sintered body, the area occupied by the cross section of the crystal phase determined from observation with a scanning electron microscope (SEM) satisfies the following formulas (2-1) and (2-2).
S (In 2 Ga 2 ZnO 7 )> S (InGaZnO 4 ) (2-1)
S (In 2 Ga 2 ZnO 7 )> S (In 2 O 3 ) (2-2)
(In the formula, S (X) represents the cross-sectional area occupied by the crystal phase of S).
本発明の第2のスパッタリングターゲット(焼結体)は、In2Ga2ZnO7ホモロガス構造の存在比率(焼結体断面における占有面積)がInGaZnO4ホモロガス構造より大きいことにより、従来のスパッタ装置を用いて酸化物薄膜を製造する場合において、好適に製造することが可能である。具体的には、異常放電、ノジュール及びパーティクルの発生を抑制することができる。
また、In2Ga2ZnO7ホモロガス構造の存在比率がIn2O3ビックスバイト構造より大きいため、酸化物薄膜製造時にパーティクルの発生を効果的に抑制し、それに伴う異常放電も抑制することができる。
The second sputtering target (sintered body) of the present invention has a larger proportion of the In 2 Ga 2 ZnO 7 homologous structure (occupied area in the cross section of the sintered body) than the InGaZnO 4 homologous structure. In the case of producing an oxide thin film by using, it can be suitably produced. Specifically, abnormal discharge, nodules, and generation of particles can be suppressed.
In addition, since the presence ratio of the In 2 Ga 2 ZnO 7 homologous structure is larger than that of the In 2 O 3 bixbyite structure, generation of particles can be effectively suppressed during production of the oxide thin film, and abnormal discharge associated therewith can also be suppressed. .
焼結体断面における結晶相の観察は、以下のように行うことができる。即ち、焼結体を研磨後、適宜切断、包埋研磨して観察試料とする。この観察試料を1000倍でSEM観察することにより各結晶相を識別することができる。
SEM観察では、通常表面の凹凸を2次電子の検出で画像化するが、表面が平滑であれば、導電性の違いによりコントラストを形成し画像確認することが可能である。包埋研磨により作製した平滑な表面を有する試料をSEM観察することで各結晶相の存在が識別できる。
The observation of the crystal phase in the cross section of the sintered body can be performed as follows. That is, after the sintered body is polished, it is appropriately cut, embedded and polished to obtain an observation sample. Each crystal phase can be identified by observing this observation sample with SEM at 1000 times.
In SEM observation, the surface irregularities are usually imaged by detecting secondary electrons. However, if the surface is smooth, it is possible to confirm the image by forming a contrast due to the difference in conductivity. The presence of each crystal phase can be identified by SEM observation of a sample having a smooth surface produced by embedded polishing.
上記焼結体において、S(In2Ga2ZnO7)はS(InGaZnO4)より大きく、好ましくは1.5倍以上大きい。また、S(In2Ga2ZnO7)はS(In2O3)より大きく、好ましくは1.5倍以上大きい。 In the above sintered body, S (In 2 Ga 2 ZnO 7 ) is larger than S (InGaZnO 4 ), preferably 1.5 times or more. Further, S (In 2 Ga 2 ZnO 7 ) is larger than S (In 2 O 3 ), preferably 1.5 times or more.
本発明の第2のスパッタリングターゲットにおけるその他の条件は、本発明の第1のスパッタリングターゲットと同様である。 Other conditions in the second sputtering target of the present invention are the same as those of the first sputtering target of the present invention.
本発明の第1及び第2のスパッタリングターゲット(本発明のスパッタリングターゲット)は、例えば、各金属元素を含有する原料粉末を焼結することにより製造できる。
具体的には、原料粉末をボールミルやビーズミル等の粉砕機を用いて混合粉砕し、その後スプレードライヤ等により造粒し、HP、CP等の一軸プレスや冷間静水圧(CIP)、熱間静水圧(HIP)等の等方プレスにより成型後、焼成して得られる。
原料は、得られるターゲットが目的とする結晶相を形成できれば特に限定されるものではないが、凝集やクラック、ポアといった欠陥が生成しないように粒径や比表面積を適宜選択して配合する。
The first and second sputtering targets of the present invention (sputtering target of the present invention) can be produced, for example, by sintering raw material powder containing each metal element.
Specifically, the raw material powder is mixed and pulverized using a pulverizer such as a ball mill or a bead mill, then granulated by a spray dryer or the like, uniaxial press such as HP or CP, cold isostatic pressure (CIP), hot static It is obtained by molding and baking by an isotropic press such as water pressure (HIP).
The raw material is not particularly limited as long as the target to be obtained can form the target crystal phase, but the particle size and specific surface area are appropriately selected and blended so as not to generate defects such as aggregation, cracks and pores.
以下各工程について説明する。
(1)配合工程
配合工程では、本発明のスパッタリングターゲットに含有される金属元素の化合物を混合する。
原料としては、In化合物の粉末、Ga化合物の粉末、Zn化合物の粉末等を用いることができる。In化合物としては、例えば、酸化インジウム、水酸化インジウム等が挙げられる。Ga化合物としては、例えば、酸化ガリウム、水酸化ガリウム等が挙げられる。Zn化合物としては、例えば、酸化亜鉛、水酸化亜鉛等が挙げられる。各々の化合物として、焼結のしやすさ、副生成物の残存等から、酸化物を適用することが好ましい。
Each step will be described below.
(1) Compounding step In the compounding step, the compound of the metal element contained in the sputtering target of the present invention is mixed.
As a raw material, an In compound powder, a Ga compound powder, a Zn compound powder, or the like can be used. Examples of the In compound include indium oxide and indium hydroxide. Examples of the Ga compound include gallium oxide and gallium hydroxide. Examples of the Zn compound include zinc oxide and zinc hydroxide. As each compound, it is preferable to apply an oxide from the viewpoint of easiness of sintering, residual byproducts, and the like.
酸化物を使用する場合、酸化インジウムと酸化ガリウムの表面積(BET表面積)は、各々、通常3〜18m2/gであり、好ましくは7〜16m2/であり、より好ましくは7〜15m2/gである。酸化亜鉛の表面積(BET表面積)は、通常3〜18m2/gであり、好ましくは3〜10m2/、より好ましくは4〜10m2/gである。比表面積が3m2/g以上であると、焼結体中に各々の元素の凝集体が成長する、原料粉末の結晶型が残存する、想定外の結晶型が生成し性状が変化する等の問題を防ぐことができる。比表面積が18m2/g以下であると、想定外の結晶相が生成し性状が変化する、分散不良を起こし外観不良や特性のムラが生じる等の問題を防ぐことができる。 When using oxides, the surface area of the indium oxide and gallium (BET surface area) are each usually 3~18m 2 / g, and preferably 7~16m 2 / a, more preferably 7~15m 2 / g. The surface area of the zinc oxide (BET surface area) is usually 3~18m 2 / g, preferably from 3 to 10 m 2 /, more preferably 4~10m 2 / g. When the specific surface area is 3 m 2 / g or more, aggregates of the respective elements grow in the sintered body, the crystal form of the raw material powder remains, an unexpected crystal form is generated, and the properties change. The problem can be prevented. When the specific surface area is 18 m 2 / g or less, problems such as generation of unexpected crystal phases and changes in properties, poor dispersion, appearance defects, and uneven characteristics can be prevented.
原料の純度は、通常2N(99質量%)以上、好ましくは3N(99.9質量%)以上、特に好ましくは4N(99.99質量%)以上である。純度が2N以上であると、耐久性の低下が起こりにくく、また、液晶側に不純物が入り、焼き付けが起こることを防ぐことができる。 The purity of the raw material is usually 2N (99% by mass) or more, preferably 3N (99.9% by mass) or more, particularly preferably 4N (99.99% by mass) or more. When the purity is 2N or more, the durability is hardly lowered, and impurities can be prevented from entering the liquid crystal and baking.
(2)成型工程
成型工程では、ターゲットとして好適な形状に成型する。成型処理としては、例えば、プレス成型(一軸成型)、金型成型、鋳込み成型、射出成型等が挙げられるが、焼結密度の高いターゲットを得るためには、冷間静水圧プレス(CIP)等で成型するのが好ましい。
尚、単なるプレス成型(一軸プレス)であると圧力にムラ生じて、想定外の結晶型の生成や結晶の変形のおそれがある。
また、プレス成型(一軸プレス)後に、冷間静水圧(CIP)、熱間静水圧(HIP)等を行い2段階以上の成型工程を設けてもよい。
(2) Molding process In the molding process, it is molded into a shape suitable as a target. Examples of the molding process include press molding (uniaxial molding), mold molding, casting molding, injection molding, and the like. In order to obtain a target having a high sintered density, cold isostatic pressing (CIP) or the like. It is preferable to mold with.
In the case of simple press molding (uniaxial press), uneven pressure is generated, and there is a risk of unexpected generation of crystal types and deformation of crystals.
Moreover, after press molding (uniaxial press), cold isostatic pressure (CIP), hot isostatic pressure (HIP), etc. may be performed and the molding process of two or more steps may be provided.
CIP(冷間静水圧、又は静水圧加圧装置)を用いる場合、面圧800〜4000kgf/cm2で0.5〜60分保持することが好ましく、面圧2000〜3000kgf/cm2で2〜30分保持することがより好ましい。この範囲内であると、成型体内部の組成むら等が減り均一化されることが期待される。 When using CIP (cold hydrostatic pressure or hydrostatic pressure press), the surface pressure is preferably maintained for 0.5 to 60 minutes at a surface pressure of 800 to 4000 kgf / cm 2 , and 2 to 2 at a surface pressure of 2000 to 3000 kgf / cm 2 . It is more preferable to hold for 30 minutes. Within this range, it is expected that the compositional unevenness in the molded body will be reduced and uniformized.
また、面圧が800kgf/cm2以上であると、焼結後の密度が上がりやすく、抵抗が高くなりにくい。面圧4000kgf/cm2以下であると、装置が大きくなりすぎることなく、経済的である。保持時間が0.5分以上であると、焼結後の密度が上がりやすい。60分以下であると、時間が掛かりすぎることなく、経済的である。
尚、成型処理に際しては、ポリビニルアルコールやメチルセルロース、ポリワックス、オレイン酸等の成型助剤を用いてもよい。
Further, if the surface pressure is 800 kgf / cm 2 or more, the density after sintering is likely to increase, and the resistance is difficult to increase. When the surface pressure is 4000 kgf / cm 2 or less, the apparatus does not become too large and is economical. If the holding time is 0.5 minutes or more, the density after sintering tends to increase. If it is 60 minutes or less, it is economical without taking too much time.
In the molding process, molding aids such as polyvinyl alcohol, methylcellulose, polywax, and oleic acid may be used.
(3)焼成工程
焼成工程は、上記成型工程で得られた成型体を焼成する工程である。焼成は、熱間静水圧(HIP)焼成等によって行なうことができる。
焼成条件としては、通常1100〜1600℃、好ましくは1300〜1500℃、より好ましくは1400〜1450℃で、通常30分〜360時間、好ましくは1〜180時間、より好ましくは12〜96時間焼成する。焼成温度が1100℃以上であると、ターゲットの密度が上がり、焼結に時間がかかり過ぎることがない。また、1600℃以下であれば、成分の気化による組成ずれが発生したり、炉を傷めたりすることがない。
燃焼時間が30分以上であれば、ターゲットの密度が上がり、360時間以下であれば、製造時間によるコスト高を抑えられ、実用上採用の可能性がある。
(3) Firing step The firing step is a step of firing the molded body obtained in the molding step. Firing can be performed by hot isostatic pressure (HIP) firing or the like.
As baking conditions, it is 1100-1600 degreeC normally, Preferably it is 1300-1500 degreeC, More preferably, it is 1400-1450 degreeC, Usually 30 minutes-360 hours, Preferably it is 1-180 hours, More preferably, it bakes for 12 to 96 hours. . When the firing temperature is 1100 ° C. or higher, the density of the target increases, and it does not take too much time for sintering. Moreover, if it is 1600 degrees C or less, a composition shift by vaporization of a component will not generate | occur | produce and a furnace will not be damaged.
If the burning time is 30 minutes or more, the density of the target is increased, and if it is 360 hours or less, the high cost due to the manufacturing time can be suppressed and there is a possibility of practical use.
焼成は、通常大気雰囲気等の酸素が含まれている常圧雰囲気や、酸素濃度が50体積%以上、好ましくは80体積%以上の雰囲気等の形成方法があるが、特に酸素気流下で焼成する方法が好ましい。これら雰囲気条件は、求めるターゲットの性状により適宜選択することができるが、Znの蒸散を抑制する目的や窒化物の生成を抑制する目的から酸素気流下で実施することが好ましい。
酸素を含有する雰囲気で焼成した場合、ターゲット表面近傍で酸素欠陥を抑制したり、窒化物が生成する可能性を抑制する。
Firing is usually performed in a normal pressure atmosphere containing oxygen, such as an air atmosphere, or a method of forming an atmosphere having an oxygen concentration of 50% by volume or more, preferably 80% by volume or more. The method is preferred. These atmospheric conditions can be appropriately selected depending on the properties of the target to be obtained, but it is preferable to carry out in an oxygen stream for the purpose of suppressing the transpiration of Zn and the purpose of suppressing the formation of nitrides.
When firing in an atmosphere containing oxygen, oxygen defects are suppressed in the vicinity of the target surface, and the possibility that nitrides are generated is suppressed.
焼成時の昇温速度は、通常8℃/分以下、好ましくは4℃/分以下、より好ましくは2℃/分以下である。8℃/分以下であると降温時にクラックが発生しにくい。
また、焼成時の降温速度は、通常4℃/分以下、好ましくは2℃/分以下である。4℃/分以下であると降温時にクラックが発生しにくい。
The temperature rising rate during firing is usually 8 ° C./min or less, preferably 4 ° C./min or less, more preferably 2 ° C./min or less. If it is 8 ° C./min or less, cracks are unlikely to occur when the temperature falls.
Moreover, the temperature-fall rate at the time of baking is 4 degrees C / min or less normally, Preferably it is 2 degrees C / min or less. If it is 4 ° C./min or less, cracks are unlikely to occur when the temperature falls.
(4)研磨工程
上記酸化物焼結体は必要に応じて所望の形状に加工することができる。
加工は酸化物焼結体をスパッタリング装置への装着に適した形状に切削加工し、またバッキングプレート等の装着用治具を取り付けるために行なってもよい。酸化物焼結体をスパッタリングターゲットとする場合には、焼結体を例えば、平面研削盤で研削して平均表面粗さRaを5μm以下とする。さらに、スパッタリングターゲットのスパッタ面に鏡面加工を施して、平均表面粗さRaを1000Å以下としてもよい。この鏡面加工(研磨)は機械的な研磨、化学研磨、メカノケミカル研磨(機械的な研磨と化学研磨の併用)等の、既に知られている研磨技術を用いることができる。例えば、固定砥粒ポリッシャー(ポリッシュ液:水)で#2000以上にポリッシングする、又は遊離砥粒ラップ(研磨材:SiCペースト等)にてラッピング後、研磨材をダイヤモンドペーストに換えてラッピングすることによって得ることができる。このような研磨方法には特に制限はない。
(4) Polishing Step The oxide sintered body can be processed into a desired shape as necessary.
The processing may be performed to cut the oxide sintered body into a shape suitable for mounting on the sputtering apparatus and to attach a mounting jig such as a backing plate. When the oxide sintered body is used as a sputtering target, the sintered body is ground by, for example, a surface grinder so that the average surface roughness Ra is 5 μm or less. Further, the sputter surface of the sputtering target may be mirror-finished so that the average surface roughness Ra is 1000 mm or less. For this mirror finishing (polishing), known polishing techniques such as mechanical polishing, chemical polishing, and mechanochemical polishing (a combination of mechanical polishing and chemical polishing) can be used. For example, by polishing to # 2000 or more with a fixed abrasive polisher (polishing liquid: water), or lapping with loose abrasive lapping (abrasive: SiC paste, etc.) and then lapping the abrasive instead of diamond paste Can be obtained. Such a polishing method is not particularly limited.
研磨後、ターゲットを洗浄することが好ましい。洗浄処理にはエアーブローあるいは流水洗浄等を使用できる。エアーブローで異物を除去する際には、ノズルの向い側から集塵機で吸気を行なうとより有効に除去できる。尚、以上のエアーブローや流水洗浄では限界があるので、さらに超音波洗浄等を行なうこともできる。この超音波洗浄は周波数25〜300KHzの間で多重発振させて行なう方法が有効である。例えば周波数25〜300KHzの間で、25KHz刻みに12種類の周波数を多重発振させて超音波洗浄を行なうのがよい。
得られたスパッタリングターゲットをバッキングプレートへボンディングする。ターゲットの厚みは通常2〜20mm、好ましくは3〜12mm、特に好ましくは4〜10mmである。また、複数のターゲットを1つのバッキングプレートに取り付け、実質1つのターゲットとしてもよい。
It is preferable to clean the target after polishing. For the cleaning treatment, air blow or running water cleaning can be used. When removing foreign matter by air blow, it is possible to remove the foreign matter more effectively by suctioning with a dust collector from the opposite side of the nozzle. In addition, since the above air blow and running water cleaning have a limit, ultrasonic cleaning etc. can also be performed. This ultrasonic cleaning is effective by performing multiple oscillations at a frequency of 25 to 300 KHz. For example, it is preferable to perform ultrasonic cleaning by causing multiple oscillations of 12 types of frequencies at intervals of 25 KHz between frequencies of 25 to 300 KHz.
The obtained sputtering target is bonded to a backing plate. The thickness of the target is usually 2 to 20 mm, preferably 3 to 12 mm, particularly preferably 4 to 10 mm. Further, a plurality of targets may be attached to one backing plate to substantially serve as one target.
本発明のターゲットを用いて基板等の対象物にスパッタリングすることで酸化物薄膜を形成することができる。
上記の酸化物薄膜は、透明電極、薄膜トランジスタの半導体層、酸化物薄膜層等に使用できる。中でも、薄膜トランジスタの半導体層(チャネル層)として好適に使用できる。
An oxide thin film can be formed by sputtering an object such as a substrate using the target of the present invention.
The oxide thin film can be used for a transparent electrode, a semiconductor layer of a thin film transistor, an oxide thin film layer, and the like. Among these, it can be suitably used as a semiconductor layer (channel layer) of a thin film transistor.
本発明の薄膜トランジスタは、上記の酸化物薄膜を有していれば、その素子構成は特に限定されず、公知の各種の素子構成を採用することができる。本発明の薄膜トランジスタは、上記の酸化物薄膜を好ましくはチャネル層として有する。 If the thin-film transistor of this invention has said oxide thin film, the element structure will not be specifically limited, Various well-known element structures are employable. The thin film transistor of the present invention preferably has the above oxide thin film as a channel layer.
本発明の薄膜トランジスタにおけるチャネル層の膜厚は、通常10〜300nm、好ましくは20〜250nm、より好ましくは30〜200nm、さらに好ましくは35〜120nm、特に好ましくは40〜80nmである。チャネル層の膜厚が10nm以上であると、大面積に成膜した際でも膜厚が均一であり、作製したTFTの特性を面内で均一にしやすい。一方、膜厚が300nm以下であると、成膜時間が適切であり、工業的に好ましい。 The film thickness of the channel layer in the thin film transistor of the present invention is usually 10 to 300 nm, preferably 20 to 250 nm, more preferably 30 to 200 nm, still more preferably 35 to 120 nm, and particularly preferably 40 to 80 nm. When the film thickness of the channel layer is 10 nm or more, the film thickness is uniform even when the film is formed in a large area, and the characteristics of the manufactured TFT are easily made uniform in the plane. On the other hand, when the film thickness is 300 nm or less, the film formation time is appropriate and industrially preferable.
本発明の薄膜トランジスタにおけるチャネル層は、通常、N型領域で用いられるが、P型Si系半導体、P型酸化物半導体、P型有機半導体等の種々のP型半導体と組合せてPN接合型トランジスタ等の各種の半導体デバイスに利用することができる。 The channel layer in the thin film transistor of the present invention is usually used in an N-type region, but a PN junction transistor or the like in combination with various P-type semiconductors such as a P-type Si-based semiconductor, a P-type oxide semiconductor, and a P-type organic semiconductor. It can be used for various semiconductor devices.
本発明の薄膜トランジスタは、上記チャネル層上に保護膜を備えることが好ましい。本発明の薄膜トランジスタにおける保護膜は、少なくともSiNxを含有することが好ましい。SiNxはSiO2と比較して緻密な膜を形成できるため、TFTの劣化抑制効果が高いという利点を有する。 The thin film transistor of the present invention preferably includes a protective film on the channel layer. The protective film in the thin film transistor of the present invention preferably contains at least SiN x . Since SiN x can form a dense film as compared with SiO 2 , it has an advantage of a high TFT deterioration suppressing effect.
保護膜は、SiNxの他に例えばSiO2,Al2O3,Ta2O5,TiO2,MgO,ZrO2,CeO2,K2O,Li2O,Na2O,Rb2O,Sc2O3,Y2O3,HfO2,CaHfO3,PbTi3,BaTa2O6,Sm2O3,SrTiO3又はAlN等の酸化物等を含むことができるが、実質的にSiNxのみからなることが好ましい。ここで、「実質的にSiNxのみからなる」とは、本発明の薄膜トランジスタにおける保護層を構成する薄膜の70wt%以上、好ましくは80wt%以上、さらに好ましくは85wt%以上がSiNxであることを意味する。 In addition to SiN x , the protective film may be, for example, SiO 2 , Al 2 O 3 , Ta 2 O 5 , TiO 2 , MgO, ZrO 2 , CeO 2 , K 2 O, Li 2 O, Na 2 O, Rb 2 O, It may contain oxides such as Sc 2 O 3 , Y 2 O 3 , HfO 2 , CaHfO 3 , PbTi 3 , BaTa 2 O 6 , Sm 2 O 3 , SrTiO 3, or AlN, but substantially SiN x. It is preferable that it consists only of. Here, “consisting essentially of SiN x ” means that 70 wt% or more, preferably 80 wt% or more, more preferably 85 wt% or more of the thin film constituting the protective layer in the thin film transistor of the present invention is SiN x. Means.
保護膜を形成する前に、チャネル層に対し、オゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことが好ましい。このような処理は、チャネル層を形成した後、保護膜を形成する前であれば、どのタイミングで行ってもよいが、保護膜を形成する直前に行うことが望ましい。このような前処理を行うことによって、チャネル層における酸素欠陥の発生を抑制することができる。
また、TFT駆動中に酸化物半導体膜中の水素が拡散すると、閾値電圧のシフトが起こりTFTの信頼性が低下するおそれがある。チャネル層に対し、オゾン処理、酸素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことにより、結晶構造中においてIn−OHの結合が安定化され、酸化物半導体膜中の水素の拡散を抑制することができる。
Before forming the protective film, the channel layer is preferably subjected to ozone treatment, oxygen plasma treatment, nitrogen dioxide plasma treatment, or nitrous oxide plasma treatment. Such treatment may be performed at any timing after the channel layer is formed and before the protective film is formed, but is preferably performed immediately before the protective film is formed. By performing such pretreatment, generation of oxygen defects in the channel layer can be suppressed.
Further, when hydrogen in the oxide semiconductor film diffuses during driving of the TFT, a threshold voltage shift may occur and the reliability of the TFT may be reduced. By performing ozone treatment, oxygen plasma treatment, or nitrous oxide plasma treatment on the channel layer, the bond of In—OH is stabilized in the crystal structure, and diffusion of hydrogen in the oxide semiconductor film can be suppressed. it can.
薄膜トランジスタは、通常、基板、ゲート電極、ゲート絶縁層、有機半導体層(チャネル層)、ソース電極及びドレイン電極を備える。チャネル層については上述した通りであり、基板については公知の材料を用いることができる。 A thin film transistor usually includes a substrate, a gate electrode, a gate insulating layer, an organic semiconductor layer (channel layer), a source electrode, and a drain electrode. The channel layer is as described above, and a known material can be used for the substrate.
本発明の薄膜トランジスタにおけるゲート絶縁膜を形成する材料にも特に制限はなく、一般に用いられている材料を任意に選択できる。具体的には、例えば、SiO2,SiNx,Al2O3,Ta2O5,TiO2,MgO,ZrO2,CeO2,K2O,Li2O,Na2O,Rb2O,Sc2O3,Y2O3,HfO2,CaHfO3,PbTi3,BaTa2O6,SrTiO3,Sm2O3,AlN等の化合物を用いることができる。これらのなかでも、好ましくはSiO2,SiNx,Al2O3,Y2O3,HfO2,CaHfO3であり、より好ましくはSiO2,SiNx,HfO2,Al2O3である。 The material for forming the gate insulating film in the thin film transistor of the present invention is not particularly limited, and a commonly used material can be arbitrarily selected. Specifically, for example, SiO 2, SiN x, Al 2 O 3, Ta 2 O 5, TiO 2, MgO, ZrO 2, CeO 2, K 2 O, Li 2 O, Na 2 O, Rb 2 O, A compound such as Sc 2 O 3 , Y 2 O 3 , HfO 2 , CaHfO 3 , PbTi 3 , BaTa 2 O 6 , SrTiO 3 , Sm 2 O 3 , or AlN can be used. Among them, preferred are SiO 2, SiN x, Al 2 O 3, Y 2 O 3, HfO 2, CaHfO 3, more preferably SiO 2, SiN x, HfO 2 , Al 2 O 3.
ゲート絶縁膜は、例えばプラズマCVD(ChemicalVaporDeposition;化学気相成長)法により形成することができる。
プラズマCVD法によりゲート絶縁膜を形成し、その上にチャネル層を成膜した場合、ゲート絶縁膜中の水素がチャネル層に拡散し、チャネル層の膜質低下やTFTの信頼性低下を招くおそれがある。チャネル層の膜質低下やTFTの信頼性低下を防ぐために、チャネル層を成膜する前にゲート絶縁膜に対してオゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことが好ましい。このような前処理を行うことによって、チャネル層の膜質の低下やTFTの信頼性低下を防ぐことができる。
尚、上記の酸化物の酸素数は、必ずしも化学量論比と一致していなくともよく、例えば、SiO2でもSiOxでもよい。
The gate insulating film can be formed by, for example, a plasma CVD (Chemical Vapor Deposition) method.
When a gate insulating film is formed by plasma CVD and a channel layer is formed on the gate insulating film, hydrogen in the gate insulating film may diffuse into the channel layer, leading to deterioration in channel layer quality and TFT reliability. is there. In order to prevent deterioration in channel layer quality and TFT reliability, the gate insulating film may be subjected to ozone treatment, oxygen plasma treatment, nitrogen dioxide plasma treatment or nitrous oxide plasma treatment before forming the channel layer. preferable. By performing such pretreatment, it is possible to prevent deterioration of the channel layer film quality and TFT reliability.
Note that the number of oxygen in the oxide does not necessarily match the stoichiometric ratio, and may be, for example, SiO 2 or SiO x .
ゲート絶縁膜は、異なる材料からなる2層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質又は非晶質であることが好ましい。 The gate insulating film may have a structure in which two or more insulating films made of different materials are stacked. The gate insulating film may be crystalline, polycrystalline, or amorphous, but is preferably polycrystalline or amorphous that can be easily manufactured industrially.
本発明の薄膜トランジスタにおけるドレイン電極、ソース電極及びゲート電極の各電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。例えば、ITO,IZO,ZnO,SnO2等の透明電極や、Al,Ag,Cu,Cr,Ni,Mo,Au,Ti,Ta等の金属電極、又はこれらを含む合金の金属電極を用いることができる。 There are no particular limitations on the material for forming each of the drain electrode, the source electrode, and the gate electrode in the thin film transistor of the present invention, and a commonly used material can be arbitrarily selected. For example, a transparent electrode such as ITO, IZO, ZnO, or SnO 2 , a metal electrode such as Al, Ag, Cu, Cr, Ni, Mo, Au, Ti, or Ta, or a metal electrode made of an alloy containing these may be used. it can.
ドレイン電極、ソース電極及びゲート電極の各電極は、異なる2層以上の導電層を積層した多層構造とすることもできる。特にソース・ドレイン電極は低抵抗配線への要求が強いため、AlやCu等の良導体をTiやMo等の密着性に優れた金属でサンドイッチして使用してもよい。 Each of the drain electrode, the source electrode, and the gate electrode can have a multilayer structure in which two or more different conductive layers are stacked. In particular, since the source / drain electrodes have a strong demand for low-resistance wiring, a good conductor such as Al or Cu may be sandwiched with a metal having excellent adhesion such as Ti or Mo.
本発明の薄膜トランジスタは、電界効果型トランジスタ、論理回路、メモリ回路、差動増幅回路等各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子にも適応できる。 The thin film transistor of the present invention can be applied to various integrated circuits such as a field effect transistor, a logic circuit, a memory circuit, and a differential amplifier circuit. Further, in addition to the field effect transistor, it can be applied to an electrostatic induction transistor, a Schottky barrier transistor, a Schottky diode, and a resistance element.
本発明の薄膜トランジスタの構成は、ボトムゲート、ボトムコンタクト、トップコンタクト等公知の構成を制限なく採用することができる。 As the structure of the thin film transistor of the present invention, known structures such as a bottom gate, a bottom contact, and a top contact can be adopted without limitation.
特にボトムゲート構成が、アモルファスシリコンやZnOの薄膜トランジスタに比べ高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。 In particular, the bottom gate structure is advantageous because high performance can be obtained as compared with thin film transistors of amorphous silicon or ZnO. The bottom gate configuration is preferable because it is easy to reduce the number of masks at the time of manufacturing, and it is easy to reduce the manufacturing cost for uses such as a large display.
大面積のディスプレイ用としては、チャンネルエッチ型のボトムゲート構成の薄膜トランジスタが特に好ましい。チャンネルエッチ型のボトムゲート構成の薄膜トランジスタは、フォトリソ工程時のフォトマスクの数が少なく低コストでディスプレイ用パネルを製造できる。中でも、チャンネルエッチ型のボトムゲート構成及びトップコンタクト構成の薄膜トランジスタが移動度等の特性が良好で工業化しやすいため特に好ましい。 For large-area displays, a channel-etched bottom gate thin film transistor is particularly preferable. A channel-etched bottom gate thin film transistor has a small number of photomasks at the time of a photolithography process, and can produce a display panel at a low cost. Among them, a channel-etched bottom gate structure and a top contact structure thin film transistor are particularly preferable because they have good characteristics such as mobility and are easily industrialized.
本発明の薄膜トランジスタは、液晶ディスプレイや有機ELディスプレイ等の表示装置に好適に用いることができる。 The thin film transistor of the present invention can be suitably used for a display device such as a liquid crystal display or an organic EL display.
本発明のスパッタリングターゲットの実施例を以下に示す。以下の実施例は、本発明を実施するに当たって適用できる一例であり、本発明は、本発明の目的を損なわない限りにおいて、実施例に限定されるものではない。 Examples of the sputtering target of the present invention are shown below. The following examples are examples that can be applied in carrying out the present invention, and the present invention is not limited to the examples as long as the object of the present invention is not impaired.
実施例1
(1)酸化物焼結体の作製
原料として、In2O3(純度4N、アジア物性材料社製)、Ga2O3(純度4N、アジア物性材料社製)及びZnO(純度4N、高純度化学社製)を使用し、原子比でIn:Ga:Zn=60:35:5となるように秤量した。秤量した原料を、遊星ボールミルにおいて積算動力500kWhrで混合粉砕した後、媒体に0.5mmφのジルコニアビーズを使用した湿式媒体攪拌ミルにより微粉化した。次に、スプレードライヤにより乾燥、造粒した。得られた造粒粉末を金型に充填し、一軸プレス後、さらに冷間静水圧(CIP)にて面圧2200kgf/cm2で5分間保持し、加圧成型して成型体を作製した。
Example 1
(1) Production of oxide sintered body As raw materials, In 2 O 3 (purity 4N, manufactured by Asian Physical Materials Company), Ga 2 O 3 (purity 4N, manufactured by Asian Physical Materials Company) and ZnO (purity 4N, high purity) Chemical Co., Ltd.) was used and weighed so that the atomic ratio was In: Ga: Zn = 60: 35: 5. The weighed raw materials were mixed and ground in a planetary ball mill with an integrated power of 500 kWhr, and then pulverized by a wet medium stirring mill using 0.5 mmφ zirconia beads as the medium. Next, it was dried and granulated with a spray dryer. The obtained granulated powder was filled in a mold, uniaxially pressed, and further held at a cold isostatic pressure (CIP) at a surface pressure of 2200 kgf / cm 2 for 5 minutes, followed by pressure molding to produce a molded body.
その後、得られた成型体を電気炉にて焼結した。焼結条件は以下の通りとした。
昇温速度:2℃/分
焼結温度:1400℃
焼結時間:5時間
焼結雰囲気:酸素流入
降温時間:72時間
Thereafter, the obtained molded body was sintered in an electric furnace. The sintering conditions were as follows.
Temperature increase rate: 2 ° C / min Sintering temperature: 1400 ° C
Sintering time: 5 hours Sintering atmosphere: Oxygen inflow / fall time: 72 hours
(2)スパッタリングターゲットの作製
焼結後、厚さ6mmの焼結体を厚さ5mm、直径4インチに研削、研磨した。この焼結体からターゲット用焼結体を切り出した。焼結体の側辺をダイヤモンドカッターで切断し、表面を平面研削盤で研削して、表面粗さRaを0.5μm以下とした。
次に、表面をエアーブローし、さらに周波数25〜300kHzの間で25kHz刻みに12種類の周波数を多重発振させて3分間超音波洗浄し、ターゲット素材を得た。
この後、ターゲット素材をインジウム半田にて無酸素銅製のバッキングプレートにボンディングしてスパッタリングターゲットとした。ターゲットの表面粗さはRa≦0.5μmであり、方向性のない研削面を備えていた。
(2) Production of sputtering target After sintering, a sintered body having a thickness of 6 mm was ground and polished to a thickness of 5 mm and a diameter of 4 inches. A sintered body for target was cut out from this sintered body. The side of the sintered body was cut with a diamond cutter, and the surface was ground with a surface grinder so that the surface roughness Ra was 0.5 μm or less.
Next, the surface was blown with air, and further, 12 types of frequencies were oscillated in 25 kHz increments between frequencies 25 to 300 kHz and ultrasonically cleaned for 3 minutes to obtain a target material.
Thereafter, the target material was bonded to an oxygen-free copper backing plate with indium solder to obtain a sputtering target. The surface roughness of the target was Ra ≦ 0.5 μm and had a ground surface with no directionality.
(3)スパッタリングターゲットの評価
得られたターゲット(焼結体)について、下記の評価を行った。結果を表1に示す。
(3) Evaluation of sputtering target The following evaluation was performed about the obtained target (sintered body). The results are shown in Table 1.
(A)金属元素の比率(組成:原子比)
誘導結合プラズマ発光分析装置(ICP−AES、島津製作所社製)により分析した。
(A) Ratio of metal elements (composition: atomic ratio)
The analysis was performed using an inductively coupled plasma emission analyzer (ICP-AES, manufactured by Shimadzu Corporation).
(B)結晶構造、結晶相強度
焼結体研磨後の試料について、下記条件のX線回折測定(XRD)を行うことにより判定した。各ピークの同定は粉末X線回折パターン総合解析ソフトウェアJADEにより行なった。観察された結晶相を表1に示す。
尚、結晶相が観察された場合を「○」、ピークは観測されるが主結晶、副結晶でもない程度の微小なピークの場合を「△」、観察されなかった場合を「−」とした。また、JCPDSデータベースで同定できないピークが存在する場合、その他に「○」を記した。
また、表1中のI(In2Ga2ZnO7)、I(InGaZnO4)及びI(In2O3)は、各結晶相のメインピーク高さから求めたカウント数である。
・装置:株式会社リガク製Ultima−III
・X線:Cu−Kα線(波長1.5406Å、グラファイトモノクロメータにて単色化)
・2θ−θ反射法、連続スキャン(1.0°/分)
・サンプリング間隔:0.02°
・スリット DS、SS:2/3°、RS:0.6mm
(B) Crystal structure, crystal phase strength The sample after polishing the sintered body was determined by performing X-ray diffraction measurement (XRD) under the following conditions. Each peak was identified by powder X-ray diffraction pattern comprehensive analysis software JADE. The observed crystal phase is shown in Table 1.
In addition, when the crystal phase was observed, “◯”, when the peak was observed but a minute peak that was not a main crystal or sub-crystal, “Δ”, and when not observed, “-”. . In addition, when there was a peak that could not be identified in the JCPDS database, “◯” was marked.
In Table 1, I (In 2 Ga 2 ZnO 7 ), I (InGaZnO 4 ) and I (In 2 O 3 ) are counts obtained from the main peak height of each crystal phase.
・ Equipment: Rigaku Corporation Ultimate-III
-X-ray: Cu-Kα ray (wavelength 1.5406mm, monochromatized with graphite monochromator)
・ 2θ-θ reflection method, continuous scan (1.0 ° / min)
・ Sampling interval: 0.02 °
・ Slit DS, SS: 2/3 °, RS: 0.6 mm
(C)焼結体断面の観察
焼結体断面における結晶相の観察は、以下のように行った。即ち、焼結体を研磨後、適宜切断、包埋研磨して観察試料とし、この観察試料を1000倍、具体的には104μm×86μmの範囲でSEM観察することにより各結晶相を識別した。断面結晶相の占有面積の測定は、上記SEM観察像を数視野(10視野)で実施し、その濃淡を画像処理ソフト(株式会社イノテック製、画像処理計測ソフト)により識別後、占有面積を計算した。
(C) Observation of cross section of sintered body The crystal phase in the cross section of the sintered body was observed as follows. That is, after the sintered body was polished, it was appropriately cut, embedded and polished to obtain an observation sample, and this observation sample was observed by SEM in the range of 1000 times, specifically 104 μm × 86 μm, to identify each crystal phase. The area occupied by the cross-sectional crystal phase is measured with the SEM observation image in several fields (10 fields), and the density is calculated by image processing software (manufactured by Innotech Co., Ltd., image processing measurement software). did.
実施例1〜4及び比較例2の観察に用いたSEM像を図1〜5に示す。
このSEM像において最も白色な領域がIn2O3ビックスバイト構造であり、灰色部分がIn2Ga2ZnO7で表わされるホモロガス相と同定され、より濃い灰色部分がInGaZnO4で表わされるホモロガス相と同定される。この同定は電子線マイクロアナライザ(EPMA)測定による元素密度等から実施した。
また、視野中の黒色部は空孔であり、画像処理時には認識せずに占有面積の算出からは削除した。上記SEM像の視野内における濃淡から境界を明確にし、それから認識される領域を面積計算することで、1視野当たりの占有面積を算出した。その後、全視野で同様に占有面積を測定し、その平均値をS(In2Ga2ZnO7)、S(InGaZnO4)、S(In2O3)とした。
The SEM images used for the observation of Examples 1 to 4 and Comparative Example 2 are shown in FIGS.
In this SEM image, the whitest region has an In 2 O 3 bixbite structure, the gray portion is identified as a homologous phase represented by In 2 Ga 2 ZnO 7 , and the darker gray portion is represented by a homologous phase represented by InGaZnO 4 Identified. This identification was carried out based on the element density by electron beam microanalyzer (EPMA) measurement.
Moreover, the black part in the visual field is a hole, and it was deleted from the calculation of the occupied area without being recognized at the time of image processing. The occupying area per field of view was calculated by clarifying the boundary from the shading in the field of view of the SEM image and calculating the area of the recognized area. Thereafter, the occupied area was similarly measured over the entire visual field, and the average values were taken as S (In 2 Ga 2 ZnO 7 ), S (InGaZnO 4 ), and S (In 2 O 3 ).
(C)ターゲットの特性
(a)相対密度
原料粉の密度から計算した理論密度と、アルキメデス法で測定した焼結体の密度から、下記計算式にて算出した。
相対密度(%)=(アルキメデス法で測定した密度)÷(理論密度)×100
(b)バルク抵抗率(比抵抗)
焼結研磨後のターゲットについて、抵抗率計(三菱化学(株)製、ロレスタ)を使用して四探針法(JIS R1637)に基づき測定し、任意の10箇所の測定値の平均値を抵抗率とした。
(C) Target Characteristics (a) Relative Density From the theoretical density calculated from the density of the raw material powder and the density of the sintered body measured by the Archimedes method, the calculation was performed according to the following formula.
Relative density (%) = (density measured by Archimedes method) ÷ (theoretical density) x 100
(B) Bulk resistivity (specific resistance)
About the target after sintering polishing, it measured based on the four-probe method (JIS R1637) using a resistivity meter (Mitsubishi Chemical Co., Ltd., Loresta), and measured the average value of the measurement values at any 10 locations. Rate.
(c)ノジュール
作製したターゲットをDCスパッタ成膜装置に装着した。0.3PaのAr雰囲気下で、DC出力200Wにて100時間連続スパッタを行ない、ターゲット表面に発生するノジュールを目視観察した。
(C) Nodule The produced target was mounted on a DC sputtering film forming apparatus. In an Ar atmosphere of 0.3 Pa, continuous sputtering was performed at a DC output of 200 W for 100 hours, and nodules generated on the target surface were visually observed.
(d)異常放電
作製したスパッタリングターゲットを、DCスパッタ装置に装着し、スパッタガスとしてArを用いて、0.3Pa、DC出力200Wにて、10kWhr連続スパッタを行ない、スパッタ中の電圧変動をデータロガーに蓄積し、異常放電の有無を確認した。異常放電の有無は、電圧変動をモニターし異常放電を検出することにより行った。5分間の測定時間中に発生する電圧変動がスパッタ運転中の定常電圧の10%以上あった場合を異常放電とし、回数を計測した。
(D) Abnormal discharge The produced sputtering target is attached to a DC sputtering apparatus, Ar is used as a sputtering gas, and 10 kWhr continuous sputtering is performed at 0.3 Pa and DC output 200 W, and voltage fluctuation during sputtering is a data logger. And the presence or absence of abnormal discharge was confirmed. The presence or absence of abnormal discharge was detected by monitoring voltage fluctuation and detecting abnormal discharge. When the voltage fluctuation generated during the measurement time of 5 minutes was 10% or more of the steady voltage during the sputtering operation, it was regarded as abnormal discharge, and the number of times was measured.
(e)パーティクル
作製したスパッタリングターゲットを、DCスパッタ装置に装着し、スパッタガスとしてArを用いて、0.3Pa、DC出力200Wにて、100hr連続スパッタを行なった際の非エロージョン部分に堆積したパーティクル粉の存在量(存在領域面積及び厚さ)を目視で比較、判断した。
(E) Particles Particles deposited on a non-erosion portion when the produced sputtering target is attached to a DC sputtering apparatus and Ar is used as a sputtering gas at 0.3 Pa and DC output 200 W for 100 hr continuous sputtering. The amount of powder present (the area and thickness of the existing region) was visually compared and judged.
(4)薄膜トランジスタ(TFT)の作製
図6に示すチャンネルストッパー型薄膜トランジスタ(逆スタガ型薄膜トランジスタ)を作製し、評価した。
(4) Production of Thin Film Transistor (TFT) A channel stopper type thin film transistor (reverse stagger type thin film transistor) shown in FIG. 6 was produced and evaluated.
基板10は、ガラス基板(Corning 1737)を用いた。まず、基板10上に電子ビーム蒸着法により、厚さ10nmのMoと厚さ80nmのAlと厚さ10nmのMoをこの順で積層した。積層膜をフォトリソグラフィー法とリフトオフ法を用いて、ゲート電極20に形成した。
ゲート電極20及び基板10上に、厚さ200nmのSiO2膜をTEOS−CVD法により成膜し、ゲート絶縁層30を形成した。尚、ゲート絶縁層の成膜はスパッタ法でもよいが、TEOS−CVD法やPECVD法等のCVD法で形成することが好ましい。スパッタ法ではオフ電流が高くなるおそれがある。
As the substrate 10, a glass substrate (Corning 1737) was used. First, 10 nm thick Mo, 80 nm thick Al, and 10 nm thick Mo were laminated in this order on the substrate 10 by electron beam evaporation. A laminated film was formed on the gate electrode 20 by using a photolithography method and a lift-off method.
A 200 nm thick SiO 2 film was formed on the gate electrode 20 and the substrate 10 by the TEOS-CVD method to form the gate insulating layer 30. The gate insulating layer may be formed by sputtering, but is preferably formed by a CVD method such as a TEOS-CVD method or a PECVD method. In the sputtering method, off current may be increased.
続いて、RFスパッタ法により、実施例1で作製したターゲットを使用して、厚さ40nmの半導体膜40(チャネル層)を形成した。半導体膜40の上に、スパッタ法によりエッチングストッパー層60(保護膜)としてSiO2膜を堆積した。尚、保護膜の成膜方法はCVD法でもよい。 Subsequently, a 40 nm-thick semiconductor film 40 (channel layer) was formed by RF sputtering using the target produced in Example 1. A SiO 2 film was deposited on the semiconductor film 40 as an etching stopper layer 60 (protective film) by sputtering. The protective film may be formed by a CVD method.
投入RFパワーは200Wとした。成膜時の雰囲気は全圧0.4Paであり、その際のガス流量比はAr:O2=92:8とした。また、基板温度は70℃とした。堆積させた酸化物半導体膜と保護膜は、フォトリソグラフィー法及びエッチング法により、適当な大きさに加工した。 The input RF power was 200 W. The atmosphere during film formation was a total pressure of 0.4 Pa, and the gas flow rate ratio at that time was Ar: O 2 = 92: 8. The substrate temperature was 70 ° C. The deposited oxide semiconductor film and protective film were processed into appropriate sizes by a photolithography method and an etching method.
エッチングストッパー層60の形成後に、厚さ5nmのMoと厚さ50nmのAlと厚さ5nmのMoをこの順で積層し、フォトリソグラフィー法とドライエッチングにより、ソース電極50及びドレイン電極52を形成した。
その後、大気中300℃で60分間熱処理し、チャネル長が10μmで、チャネル幅が100μmのトランジスタを作製した。
After the formation of the etching stopper layer 60, Mo having a thickness of 5 nm, Al having a thickness of 50 nm, and Mo having a thickness of 5 nm were laminated in this order, and the source electrode 50 and the drain electrode 52 were formed by photolithography and dry etching. .
After that, heat treatment was performed in the atmosphere at 300 ° C. for 60 minutes to manufacture a transistor with a channel length of 10 μm and a channel width of 100 μm.
(5)TFTの評価
作製した薄膜トランジスタについて、以下の評価を行った。結果を表2に示す。
(a)移動度(電界効果移動度(μ))、S値及びオンオフ比
半導体パラメーターアナライザー(ケースレー4200)を用い、室温、遮光環境下で測定した。
(b)閾値電圧(Vth)
トランスファ特性の結果から、√Id−Vgのグラフを作製し、そのx切片から求めた。
(c)信頼性評価
下記のDCバイアスストレス試験を行った。Vg=15V、Vd=15VのDCストレス(ストレス温度80℃下)を10000秒印加した前後における、閾値電圧の変化を測定した。閾値電圧変化の絶対値が0.3V未満の場合を「○」、0.3〜1.0Vの場合を「△」、1.0V超の場合を「×」として評価した。結果を表2に示す。
本発明のTFTでは閾値電圧の変動が非常に小さく、DCストレスに対して影響を受けにくい、即ち信頼性が高いことが分かる。
(5) Evaluation of TFT The following evaluation was performed about the produced thin-film transistor. The results are shown in Table 2.
(A) Mobility (field effect mobility (μ)), S value and on / off ratio Measurement was performed using a semiconductor parameter analyzer (Keutley 4200) at room temperature in a light-shielded environment.
(B) Threshold voltage (Vth)
From the result of the transfer characteristics, a graph of √Id−Vg was prepared and obtained from the x intercept.
(C) Reliability evaluation The following DC bias stress test was performed. The change in threshold voltage was measured before and after applying DC stress (stress temperature of 80 ° C.) of Vg = 15V and Vd = 15V for 10,000 seconds. The case where the absolute value of the threshold voltage change was less than 0.3 V was evaluated as “◯”, the case of 0.3 to 1.0 V as “Δ”, and the case of exceeding 1.0 V as “X”. The results are shown in Table 2.
It can be seen that the TFT of the present invention has a very small threshold voltage variation and is hardly affected by DC stress, that is, high reliability.
実施例2〜5、比較例1〜3
酸化物焼結体作製時の原料原子比(In:Sn:Zn)を表1の通りに変更した以外は、実施例1と同様にスパッタリングターゲット及びTFTを製造し、評価した。結果を表1、2に示す。
Examples 2-5, Comparative Examples 1-3
A sputtering target and a TFT were manufactured and evaluated in the same manner as in Example 1 except that the raw material atomic ratio (In: Sn: Zn) at the time of preparing the oxide sintered body was changed as shown in Table 1. The results are shown in Tables 1 and 2.
本発明のスパッタリングターゲットは、酸化物半導体や透明導電膜等の酸化物薄膜の作製に使用できる。また、本発明の酸化物薄膜は、透明電極、薄膜トランジスタの半導体層、酸化物薄膜層等に使用できる。 The sputtering target of this invention can be used for preparation of oxide thin films, such as an oxide semiconductor and a transparent conductive film. The oxide thin film of the present invention can be used for a transparent electrode, a semiconductor layer of a thin film transistor, an oxide thin film layer, and the like.
10 基板
20 ゲート電極
30 ゲート絶縁膜
40 半導体膜
50 ソース電極
52 ドレイン電極
60 エッチストッパー
DESCRIPTION OF SYMBOLS 10 Substrate 20 Gate electrode 30 Gate insulating film 40 Semiconductor film 50 Source electrode 52 Drain electrode 60 Etch stopper
Claims (15)
I(In2Ga2ZnO7)>I(InGaZnO4) (1−1)
I(In2Ga2ZnO7)>I(In2O3) (1−2)
(式中、I(X)はXの結晶相の強度を示す。) It includes an oxide containing In element, Ga element and Zn element, and is represented by a homologous phase represented by at least In 2 Ga 2 ZnO 7 as a crystal phase, a homologous phase represented by InGaZnO 4 , and In 2 O 3. A sputtering target comprising a sintered body containing a bixbite phase, wherein the strength of each crystal phase obtained by X-ray diffraction measurement satisfies the following formulas (1-1) and (1-2).
I (In 2 Ga 2 ZnO 7 )> I (InGaZnO 4 ) (1-1)
I (In 2 Ga 2 ZnO 7 )> I (In 2 O 3 ) (1-2)
(In the formula, I (X) represents the strength of the crystal phase of X.)
S(In2Ga2ZnO7)>S(InGaZnO4) (2−1)
S(In2Ga2ZnO7)>S(In2O3) (2−2)
(式中、S(X)はXの結晶相の断面占有面積を示す。) A bixbite phase containing an oxide containing In element, Ga element and Zn element and having at least a homologous phase represented by In 2 Ga 2 ZnO 7 as a crystalline phase, a homologous phase represented by InGaZnO 4 , and an In 2 O 3 A sputtering target including a sintered body satisfying the following formulas (2-1) and (2-2) in which the cross-sectional area of each crystal phase measured by observation with a scanning electron microscope (SEM) is included.
S (In 2 Ga 2 ZnO 7 )> S (InGaZnO 4 ) (2-1)
S (In 2 Ga 2 ZnO 7 )> S (In 2 O 3 ) (2-2)
(In the formula, S (X) represents the cross-sectional occupation area of the crystal phase of X)
0.45<In/(In+Ga+Zn)<0.70 (3−1)
0.20<Ga/(In+Ga+Zn)<0.45 (3−2)
0<Zn/(In+Ga+Zn)<0.15 (3−3) The sputtering target according to any one of claims 1 to 6, wherein an atomic ratio of the sintered body satisfies the following formulas (3-1) to (3-3).
0.45 <In / (In + Ga + Zn) <0.70 (3-1)
0.20 <Ga / (In + Ga + Zn) <0.45 (3-2)
0 <Zn / (In + Ga + Zn) <0.15 (3-3)
0.47<In/(In+Ga+Zn)<0.68 (3−1’) The sputtering target according to claim 7, wherein the formula (3-1) is the following formula (3-1 ′).
0.47 <In / (In + Ga + Zn) <0.68 (3-1 ′)
0.22<Ga/(In+Ga+Zn)<0.43 (3−2’) The sputtering target according to claim 7 or 8, wherein the formula (3-2) is the following formula (3-2 ').
0.22 <Ga / (In + Ga + Zn) <0.43 (3-2 ′)
0.01<Zn/(In+Ga+Zn)<0.15 (3−3’) The said formula (3-3) is following formula (3-3 '), The sputtering target in any one of Claims 7-9.
0.01 <Zn / (In + Ga + Zn) <0.15 (3-3 ′)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013077481A JP2014095144A (en) | 2012-10-10 | 2013-04-03 | Sputtering target |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012225123 | 2012-10-10 | ||
JP2012225123 | 2012-10-10 | ||
JP2013077481A JP2014095144A (en) | 2012-10-10 | 2013-04-03 | Sputtering target |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014095144A true JP2014095144A (en) | 2014-05-22 |
Family
ID=50938453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013077481A Pending JP2014095144A (en) | 2012-10-10 | 2013-04-03 | Sputtering target |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014095144A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015068535A1 (en) * | 2013-11-06 | 2015-05-14 | 三井金属鉱業株式会社 | Sputtering target and method for producing same |
WO2015129468A1 (en) * | 2014-02-27 | 2015-09-03 | 住友金属鉱山株式会社 | Oxide sintered body, sputtering target, and oxide semiconductor thin film obtained using sputtering target |
US9670578B2 (en) | 2014-02-27 | 2017-06-06 | Sumitomo Metal Mining Co., Ltd. | Oxide sintered body, sputtering target, and oxide semiconductor thin film obtained using sputtering target |
CN113195434A (en) * | 2018-12-28 | 2021-07-30 | 出光兴产株式会社 | Sintered body |
-
2013
- 2013-04-03 JP JP2013077481A patent/JP2014095144A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015068535A1 (en) * | 2013-11-06 | 2015-05-14 | 三井金属鉱業株式会社 | Sputtering target and method for producing same |
WO2015129468A1 (en) * | 2014-02-27 | 2015-09-03 | 住友金属鉱山株式会社 | Oxide sintered body, sputtering target, and oxide semiconductor thin film obtained using sputtering target |
JP2016034887A (en) * | 2014-02-27 | 2016-03-17 | 住友金属鉱山株式会社 | Oxide sintered body, sputtering target, and oxide semiconductor thin film obtained using the same |
CN106029604A (en) * | 2014-02-27 | 2016-10-12 | 住友金属矿山株式会社 | Oxide sintered body, sputtering target, and oxide semiconductor thin film obtained using the sputtering target |
US9670577B2 (en) | 2014-02-27 | 2017-06-06 | Sumitomo Metal Mining Co., Ltd. | Oxide sintered body, sputtering target, and oxide semiconductor thin film obtained using sputtering target |
US9670578B2 (en) | 2014-02-27 | 2017-06-06 | Sumitomo Metal Mining Co., Ltd. | Oxide sintered body, sputtering target, and oxide semiconductor thin film obtained using sputtering target |
CN113195434A (en) * | 2018-12-28 | 2021-07-30 | 出光兴产株式会社 | Sintered body |
CN113195434B (en) * | 2018-12-28 | 2023-08-08 | 出光兴产株式会社 | Sintered body |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5301021B2 (en) | Sputtering target | |
JP6622855B2 (en) | Sputtering target, oxide semiconductor thin film, and thin film transistor including the oxide semiconductor thin film | |
JP4891381B2 (en) | In-Ga-Zn-based sintered body and sputtering target | |
JP5990167B2 (en) | Sputtering target and manufacturing method thereof, and oxide thin film, thin film transistor and display device manufacturing method using the target | |
JP2014111818A (en) | Sputtering target, oxide semiconductor thin film, and production method of them | |
JP2014214359A (en) | Sputtering target, oxide semiconductor thin film, and thin film transistor including oxide semiconductor thin film | |
TW201431792A (en) | Sputtering target, oxide semiconductor film, and the like | |
JP6917880B2 (en) | Oxide sintered body, sputtering target, oxide semiconductor film and thin film transistor | |
JP5947697B2 (en) | Sputtering target | |
JP2014095144A (en) | Sputtering target | |
JP2014062316A (en) | Sputtering target | |
JP6059513B2 (en) | Sputtering target, oxide semiconductor thin film, and manufacturing method thereof | |
JP2013127118A (en) | Sputtering target | |
JP6141332B2 (en) | Sputtering target, oxide semiconductor thin film, and manufacturing method thereof | |
JP2019064859A (en) | Oxide sintered body, sputtering target, amorphous oxide semiconductor thin film, and thin film transistor | |
JP6006055B2 (en) | Sputtering target | |
JP6052967B2 (en) | Sputtering target | |
JP6188712B2 (en) | Sputtering target | |
JP6078288B2 (en) | Sputtering target, semiconductor thin film, and thin film transistor using the same | |
JP2012056842A (en) | In-Ga-Zn OXIDE, OXIDE SINTERED COMPACT, AND SPUTTERING TARGET | |
JP2017222526A (en) | Oxide sintered body |