JP2014090140A - Nitride semiconductor schottky barrier diode - Google Patents
Nitride semiconductor schottky barrier diode Download PDFInfo
- Publication number
- JP2014090140A JP2014090140A JP2012240565A JP2012240565A JP2014090140A JP 2014090140 A JP2014090140 A JP 2014090140A JP 2012240565 A JP2012240565 A JP 2012240565A JP 2012240565 A JP2012240565 A JP 2012240565A JP 2014090140 A JP2014090140 A JP 2014090140A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- electrode
- schottky
- semiconductor layer
- ohmic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】アノード−カソード間の電流経路を広くして、大電流化または小型化を可能とする窒化物半導体ショットキバリアダイオードを提供する。
【解決手段】窒化物半導体ショットキバリアダイオード1は、第1窒化物半導体層と、それに積層された第2窒化物半導体層32と、第2窒化物半導体層32の表面にオーミック接触し、その表面に分散して配置された複数のオーミック電極15と、第2窒化物半導体層32の表面にショットキ接触するショットキ電極16とを含む。複数のオーミック電極15は、一つのオーミック電極15を中心とした六回対称の配置となるように6つの隣接するオーミック電極15が位置するように第2窒化物半導体層32の表面に形成されている。ショットキ電極16は、各オーミック電極15を取り囲んで複数のダイオードセルDを区画するハニカム構造の網目状に形成されている。
【選択図】図4Provided is a nitride semiconductor Schottky barrier diode which can widen a current path between an anode and a cathode to enable a large current or a small size.
A nitride semiconductor Schottky barrier diode (1) is in ohmic contact with a first nitride semiconductor layer, a second nitride semiconductor layer (32) laminated thereon, and a surface of the second nitride semiconductor layer (32). And a plurality of ohmic electrodes 15 arranged in a distributed manner and a Schottky electrode 16 in Schottky contact with the surface of the second nitride semiconductor layer 32. The plurality of ohmic electrodes 15 are formed on the surface of the second nitride semiconductor layer 32 so that six adjacent ohmic electrodes 15 are positioned so as to have a six-fold symmetrical arrangement around the one ohmic electrode 15. Yes. The Schottky electrode 16 is formed in a mesh structure having a honeycomb structure surrounding each ohmic electrode 15 and defining a plurality of diode cells D.
[Selection] Figure 4
Description
この発明は、窒化物半導体層にショットキ接合するショットキ電極を有する窒化物半導体ショットキバリアダイオードに関する。 The present invention relates to a nitride semiconductor Schottky barrier diode having a Schottky electrode that forms a Schottky junction with a nitride semiconductor layer.
特許文献1は、III族窒化物半導体を用いたショットキダイオードを開示している。このショットキダイオードは、基板上に配置されたGaN半導体層と、GaN半導体層との間にヘテロ接合を形成するAlGaN半導体層と、AlGaN半導体層にショットキ接触するアノード電極と、AlGaN半導体層にオーミック接触するカソード電極とを含む。AlGaN半導体層上には、それぞれ直線帯状に形成された複数のアノード電極および複数のカソード電極が配置されており、アノード電極およびカソード電極が、それらの長手方向に直交する方向に交互に配列されている。
この発明は、アノード−カソード間の電流経路を広くして、大電流化または小型化を可能とする窒化物半導体ショットキバリアダイオードを提供する。 The present invention provides a nitride semiconductor Schottky barrier diode in which a current path between an anode and a cathode is widened to enable a large current or a small size.
上記の目的を達成するための請求項1記載の発明は、窒化物半導体からなる第1窒化物半導体層と、前記第1窒化物半導体層に積層され、前記第1窒化物半導体層とは組成の異なる窒化物半導体からなる第2窒化物半導体層と、前記第2窒化物半導体層の表面にオーミック接触し、前記第2窒化物半導体層の表面に分散して配置された複数のオーミック電極と、前記第2窒化物半導体層の表面にショットキ接触するショットキ電極とを含み、前記複数のオーミック電極が、一つのオーミック電極を中心とした六回対称の配置となるように6つの隣接するオーミック電極が位置するように前記第2窒化物半導体層の表面に形成されており、前記ショットキ電極が、各オーミック電極を取り囲んで複数のセルを区画するハニカム構造の網目状に形成されている、窒化物半導体ショットキバリアダイオードである。 According to a first aspect of the present invention for achieving the above object, a first nitride semiconductor layer made of a nitride semiconductor and the first nitride semiconductor layer are laminated, and the first nitride semiconductor layer has a composition. A second nitride semiconductor layer made of different nitride semiconductors, and a plurality of ohmic electrodes disposed in ohmic contact with the surface of the second nitride semiconductor layer and distributed on the surface of the second nitride semiconductor layer And six adjacent ohmic electrodes so that the plurality of ohmic electrodes are arranged in a six-fold symmetry with one ohmic electrode as the center, and a Schottky electrode in contact with the surface of the second nitride semiconductor layer. Is formed on the surface of the second nitride semiconductor layer, and the Schottky electrode is formed in a mesh structure of a honeycomb structure surrounding each ohmic electrode and defining a plurality of cells. It is a nitride semiconductor Schottky barrier diode.
この構成によれば、一つのオーミック電極を中心とした六回対称の配置となるように6つの隣接するオーミック電極が位置するようにして、複数のオーミック電極が第2窒化物半導体層の表面に分散配置されている。そして、各オーミック電極を取り囲むようにハニカム構造の網目状にショットキ電極が形成され、それによって、各オーミック電極を取り囲む複数のセルが区画されている。これにより、複数のセルが第2窒化物半導体層の表面に敷き詰められ、各セルのオーミック電極とそれを取り囲むショットキ電極との間に電流経路が形成される。このようにして、直線帯状のアノード電極およびカソード電極を交互に配置した構造に比較して、電流経路を広くすることができる。すなわち、同じ大きさのチップ内でより広い電流経路を確保でき、それによって、窒化物半導体ショットキバリアダイオードの大電流化を図ることができる。また、同じ電流容量のダイオードチップを設計するとすれば、単位面積当たりの電流容量(電流密度)を大きくできるので、窒化物半導体ショットキバリアダイオードの小型化を図ることができる。 According to this configuration, a plurality of ohmic electrodes are positioned on the surface of the second nitride semiconductor layer such that six adjacent ohmic electrodes are positioned so as to have a six-fold symmetrical arrangement around one ohmic electrode. Distributed. Then, a Schottky electrode is formed in a mesh structure having a honeycomb structure so as to surround each ohmic electrode, and thereby, a plurality of cells surrounding each ohmic electrode are partitioned. Thereby, a plurality of cells are spread on the surface of the second nitride semiconductor layer, and a current path is formed between the ohmic electrode of each cell and the Schottky electrode surrounding it. In this way, the current path can be widened as compared with a structure in which straight strip-like anode electrodes and cathode electrodes are alternately arranged. That is, a wider current path can be ensured in the same size chip, thereby increasing the current of the nitride semiconductor Schottky barrier diode. In addition, if a diode chip having the same current capacity is designed, the current capacity per unit area (current density) can be increased, so that the size of the nitride semiconductor Schottky barrier diode can be reduced.
また、オーミック電極を六回対称の分散配置とすることによって、各オーミック電極を取り囲むショットキ電極は、正六角形の中心線を有する網目状構造を有することができる。これにより、ショットキ電極の電極幅をほぼ均等にしながら、オーミック電極とショットキ電極との間の距離を至るところでほぼ均等にすることができる。それによって、セル内の実質的に全領域が電流経路となるから、これによっても、電流経路の拡大に寄与できる。しかも、オーミック電極とショットキ電極との間の電界が、オーミック電極の周囲でほぼ均等になるので、電界の集中を回避して、耐圧の向上を図ることができる。 Further, by arranging the ohmic electrodes in a six-fold symmetrical dispersive arrangement, the Schottky electrodes surrounding each ohmic electrode can have a network structure having a regular hexagonal center line. Thereby, the distance between the ohmic electrode and the Schottky electrode can be made almost uniform everywhere while the electrode width of the Schottky electrode is made almost uniform. Thereby, substantially the entire region in the cell becomes a current path, which can contribute to the expansion of the current path. In addition, since the electric field between the ohmic electrode and the Schottky electrode is substantially uniform around the ohmic electrode, concentration of the electric field can be avoided and the breakdown voltage can be improved.
請求項2記載の発明は、前記複数のオーミック電極が、前記第2窒化物半導体層の活性領域の表面に均等に分散して配置されており、前記複数のセルが同形同大であって、各セルの中心に一つの前記オーミック電極が配置されている、請求項1に記載の窒化物半導体ショットキバリアダイオードである。
この構成によれば、オーミック電極が第2窒化物半導体層の活性領域の表面に均等に分散配置されており、各オーミック電極を中心に配置して取り囲むように同形同大のセルがショットキ電極によって区画されている。これにより、活性領域に同形同大のセルを効率良く敷き詰めることができ、かつ、活性領域に配置された全てのセルに均等に電流が流れる。それによって、電流容量の一層の増大を図ることができる。また、全てのセルにおいて、オーミック電極とショットキ電極との間に均等に電圧がかかるので、電界の集中を回避して、耐圧の向上に寄与することができる。さらに、各セルにおいては、中心のオーミック電極とその周囲のショットキ電極との間の距離が、オーミック電極の周囲の至るところでほぼ均等となる。それによって、セル内の全領域に偏り無く電流が流れるので、電流容量の増大に寄与できる。また、オーミック電極の周囲の電界が均等となるので、電界の集中を回避できる結果、耐圧の向上に寄与できる。
According to a second aspect of the present invention, the plurality of ohmic electrodes are uniformly distributed on the surface of the active region of the second nitride semiconductor layer, and the plurality of cells have the same shape and size. The nitride semiconductor Schottky barrier diode according to
According to this configuration, the ohmic electrodes are evenly distributed on the surface of the active region of the second nitride semiconductor layer, and cells having the same shape and the same size are arranged so as to surround each ohmic electrode. It is divided by. As a result, cells of the same size and size can be efficiently spread in the active region, and current flows evenly through all the cells arranged in the active region. Thereby, the current capacity can be further increased. Further, in all the cells, a voltage is evenly applied between the ohmic electrode and the Schottky electrode, so that concentration of the electric field can be avoided and the breakdown voltage can be improved. Further, in each cell, the distance between the central ohmic electrode and the surrounding Schottky electrode is substantially uniform throughout the periphery of the ohmic electrode. As a result, current flows evenly throughout the entire area of the cell, which can contribute to an increase in current capacity. In addition, since the electric field around the ohmic electrode becomes uniform, concentration of the electric field can be avoided, which can contribute to the improvement of the breakdown voltage.
請求項3記載の発明は、前記ショットキ電極が、各セルの前記オーミック電極を中心とし、6個以上の頂点を有する正多角形の内縁を各セルに有している、請求項1または2に記載の窒化物半導体ショットキバリアダイオードである。オーミック電極が六回対称配置で第2窒化物半導体層の表面に分散しているので、各オーミック電極を取り囲むショットキ電極は、正六角形のセルを区画するように配置できる。そこで、ショットキ電極は、正六角形の内縁を各セルに有するように形成できるほか、6個以上の頂点を有する正多角形の内縁を各セルに有するようにも形成できる。これにより、ショットキ電極の内縁の各位置からオーミック電極までの距離をほぼ均等にすることができるので、ショットキ電極−オーミック電極間を流れる電流はセル内のほぼ全領域を通る。こうして、電流経路を広くすることができる。しかも、ショットキ電極の内縁の各位置とオーミック電極との間にほぼ均等に電圧がかかるので、電界の集中を回避でき、それによって耐圧を向上できる。 According to a third aspect of the present invention, in the first or second aspect, the Schottky electrode has an inner edge of a regular polygon having six or more vertices in each cell centered on the ohmic electrode of each cell. The nitride semiconductor Schottky barrier diode described. Since the ohmic electrodes are dispersed on the surface of the second nitride semiconductor layer in a six-fold symmetrical arrangement, the Schottky electrodes surrounding each ohmic electrode can be arranged so as to partition regular hexagonal cells. Therefore, the Schottky electrode can be formed to have a regular hexagonal inner edge in each cell, and can also be formed to have a regular polygonal inner edge having six or more vertices in each cell. Thereby, since the distance from each position of the inner edge of the Schottky electrode to the ohmic electrode can be made substantially uniform, the current flowing between the Schottky electrode and the ohmic electrode passes through almost the entire region in the cell. Thus, the current path can be widened. In addition, since a voltage is applied substantially evenly between each position on the inner edge of the Schottky electrode and the ohmic electrode, concentration of the electric field can be avoided, thereby improving the breakdown voltage.
請求項4記載の発明は、前記オーミック電極が、6つ以上の頂点を有する正多角形の外形を有しており、前記ショットキ電極が、前記オーミック電極の外形を当該オーミック電極の中心から放射状に拡大して得られる相似形の内縁を各セルに有している、請求項1〜3のいずれか一項に記載の窒化物半導体ショットキバリアダイオードである。この構成によれば、オーミック電極の外縁とショットキ電極の内縁とがいずれも6つ以上の頂点を持つ正多角形であり、しかも、オーミック電極の外縁からショットキ電極の内縁までの距離がオーミック電極の周囲でほぼ均等になる。これにより、セル内により一層均等に電流が流れるので電流経路を広くすることができ、かつオーミック電極の周囲の電界がほぼ均等になるので耐圧を向上できる。
According to a fourth aspect of the present invention, the ohmic electrode has a regular polygonal outer shape having six or more vertices, and the Schottky electrode is configured such that the outer shape of the ohmic electrode is formed radially from the center of the ohmic electrode. 4. The nitride semiconductor Schottky barrier diode according to
請求項5記載の発明は、前記ショットキ電極が、角部を丸めた正多角形状の内縁を各セルに有している、請求項1〜4のいずれか一項に記載の窒化物半導体ショットキバリアダイオードである。この構成によれば、オーミック電極からショットキ電極の内縁までの距離をオーミック電極の周囲でほぼ均等にできる。それによって、電流経路を効果的に広げることができ、かつ耐圧を向上できる。
The invention according to claim 5 is the nitride semiconductor Schottky barrier according to any one of
請求項6記載の発明は、前記ショットキ電極が、各セルの前記オーミック電極を中心とした円形の内縁を各セルに有している、請求項1または2に記載の窒化物半導体ショットキバリアダイオードである。この構成によれば、ショットキ電極の内縁が円形なので、オーミック電極の周囲においてショットキ電極までの距離をほぼ均等にできる。それによって、電流経路を効果的に広げることができ、かつ耐圧を向上できる。
The invention according to
請求項7記載の発明は、前記第2窒化物半導体層の表面に、同形同大の複数のセルが、セル間に隙間を有することなく敷き詰められており、隣接するセル間で前記ショットキ電極が共有されている、請求項1〜6のいずれか一項に記載の窒化物半導体ショットキバリアダイオードである。この構成によれば、複数のセルが隙間無く敷き詰められ、隣接セル間でショットキ電極が共有されているので、チップ表面を効率的に利用して、ショットキ電極−オーミック電極間の電流経路を形成できる。それによって、電流経路を広げることができる。
According to a seventh aspect of the present invention, a plurality of cells having the same shape and the same size are spread on the surface of the second nitride semiconductor layer without gaps between the cells, and the Schottky electrode is disposed between adjacent cells. Is a nitride semiconductor Schottky barrier diode according to any one of
請求項8記載の発明は、各セルにおいて前記オーミック電極と前記ショットキ電極との間の距離が、1μm〜10μmである、請求項1〜7のいずれか一項に記載の窒化物半導体ショットキバリアダイオードである。この構成により、十分な耐圧を確保しながら、第2窒化物半導体層の表面に高密度にセルを敷き詰めて、広い電流経路を確保できる。
請求項9記載の発明は、前記オーミック電極および前記ショットキ電極を覆うように前記第2窒化物半導体層の上に形成された絶縁膜と、前記絶縁膜に形成されたコンタクト孔を介して前記オーミック電極に接続され、前記絶縁膜の上に形成された配線膜とをさらに含む、請求項1〜8のいずれか一項に記載の窒化物半導体ショットキバリアダイオードである。この構成によれば、第2窒化物半導体層の表面に分散配置されたオーミック電極が、絶縁膜上に配置された配線膜に接続される。これにより、ショットキ電極に取り囲まれたオーミック電極を外部に接続できる。また、絶縁膜上の配線膜に対して、分散配置された複数のオーミック電極を共通接続することもできる。
The invention according to claim 8 is the nitride semiconductor Schottky barrier diode according to any one of
The invention according to
請求項10記載の発明は、前記セルが配置された活性領域上において前記配線膜の上に配置されたパッド電極をさらに含む、請求項9に記載の窒化物半導体ショットキバリアダイオードである。この構成により、セルが配置された活性領域に重ねてパッド電極を配置できる。それによって、チップの表面を効率的に利用できる。すなわち、パッド電極のための専用領域を確保することなく、セルを配置するための活性領域を配置できる。これにより、多数のセルの配置が可能になるので、チップサイズを抑制しながら、電流経路を広くすることができる。 A tenth aspect of the present invention is the nitride semiconductor Schottky barrier diode according to the ninth aspect, further comprising a pad electrode disposed on the wiring film on the active region where the cell is disposed. With this configuration, the pad electrode can be disposed so as to overlap the active region where the cell is disposed. Thereby, the surface of the chip can be used efficiently. That is, it is possible to arrange an active region for arranging cells without securing a dedicated region for the pad electrode. As a result, a large number of cells can be arranged, so that the current path can be widened while suppressing the chip size.
請求項11記載の発明は、前記第1窒化物半導体層がGaNからなり、前記第2窒化物半導体層がAlGaNからなる、請求項1〜10のいずれか一項に記載の窒化物半導体ショットキバリアダイオードである。この構成によれば、第1窒化物半導体層と第2窒化物半導体層とが、GaN/AlGaNのヘテロ接合を形成している。それによって、GaNからなる第1窒化物半導体層とAlGaNからなる第2窒化物半導体層との界面付近に二次元電子ガスが形成される。この二次元電子ガスを介してショットキ電極とオーミック電極との間の電流経路を形成できるので、電流経路が広く、かつ高速動作が可能な窒化物半導体ショットキバリアダイオードを提供できる。
The invention according to
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、この発明の一実施形態に係る窒化物半導体ショットキバリアダイオード1の外観を示す斜視図である。
この窒化物半導体ショットキバリアダイオード1は、ほぼ直方体形状のチップ状の電子デバイスであり、たとえば縦および横の長さが1mm〜2mm程度の矩形の主面2を有している。窒化物半導体ショットキバリアダイオード1の1つの主面2には、アノードパッド3およびカソードパッド4が配置されている。より具体的には、アノードパッド3およびカソードパッド4は、窒化物半導体ショットキバリアダイオード1の主面2の互いに対向する2つの辺2a,2bにそれぞれ沿って直線帯状に形成されている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a perspective view showing an appearance of a nitride semiconductor
The nitride semiconductor
窒化物半導体ショットキバリアダイオード1は、たとえば4つ組み合わせてダイオードブリッジからなる整流回路を構成することができる。このような整流回路は、たとえばワイヤレス給電システムの受電回路に備えることができる。窒化物半導体を用いたショットキバリアダイオードは、単位面積当たりの電流値が大きく、高速で動作可能であるので、小型化および大電流化が可能となる。
For example, four nitride semiconductor
前述のような整流回路は、たとえば、ワイヤボンディングまたはフリップチップボンディングで4つの窒化物半導体ショットキバリアダイオードを配線基板上に接続し、この配線基板とともに4つの窒化物半導体ショットキバリアダイオード1を樹脂封止して、一つのパッケージとして構成されてもよい。
図2は、窒化物半導体ショットキバリアダイオード1の平面図であり、アノードパッド3およびカソードパッド4が形成された主面2を見下ろす平面図が示されている。
In the rectifier circuit as described above, for example, four nitride semiconductor Schottky barrier diodes are connected to a wiring board by wire bonding or flip chip bonding, and the four nitride semiconductor
FIG. 2 is a plan view of the nitride semiconductor
窒化物半導体ショットキバリアダイオード1の主面2には、カソード配線膜6が形成されている。この実施形態では、カソード配線膜6は、アノードパッド3を回避した領域にほぼ矩形に形成されている。カソード配線膜6は、窒化物半導体ショットキバリアダイオード1の主面2の大半の領域を覆うように形成されている。
カソード配線膜6の下方には、多数のダイオードセルが集積して配置された活性領域10が設けられている。この実施形態では、活性領域10は、櫛形に形成されている。具体的には、活性領域10は、カソードパッド4に沿って帯状に形成された接続領域11と、接続領域11からアノードパッド3に向かって互いに平行な直線状に延びた複数の指状領域12とを有している。複数の指状領域12は、接続領域11の長手方向に間隔をあけて互いに平行に配置されている。
A
Below the
図3は、活性領域10におけるダイオードセルDの配置を説明するための拡大平面図である。
活性領域10には、同形同大の複数のダイオードセルDが隙間なく敷きつめられている。複数のダイオードセルDは、この実施形態では正六角形に形成されている。各ダイオードセルDの中心には、オーミック電極15が配置されている。このオーミック電極15を中心として、当該オーミック電極15を取り囲むように、ショットキ電極16が形成されている。そして、ショットキ電極16は、複数のダイオードセルDを区画するハニカム構造の編目状に形成されている。
FIG. 3 is an enlarged plan view for explaining the arrangement of the diode cells D in the
In the
ショットキ電極16は、活性領域10外に形成されたアノード電極引き出し部17に一体的に結合されている。アノード電極引き出し部17は、活性領域10と噛み合う櫛歯形状に形成されている。具体的には、アノード電極引き出し部17は、アノードパッド3の下方に設けられ、このアノードパッド3に沿う帯状に形成された接続部18と、この接続部18からカソードパッド4に向かって直線状に延びた複数本の指状部19とを備えている。複数本の指状部19は、接続部18の長手方向に沿って間隔を開けて配置されており、互いに平行に直線状に延びている。そして、それらの複数本の指状部19が、活性領域10の指状領域12と噛み合うように配置されている。
The
図4は、複数のダイオードセルDの配置を説明するためのさらに拡大した平面図である。また、図5は、図2の切断面線V−Vにおける断面構造を、中間部を省略して示す断面図である。
窒化物半導体ショットキバリアダイオード1は、基板30と、基板30上に形成された第1窒化物半導体層31と、第1窒化物半導体層31に接するように積層された第2窒化物半導体層32とを含む。基板30は、たとえばシリコン基板であってもよい。第1窒化物半導体層31は、たとえばノンドープのGaNからなる。また、第2窒化物半導体層32は、たとえばAlGaNからなる。
FIG. 4 is a further enlarged plan view for explaining the arrangement of the plurality of diode cells D. FIG. FIG. 5 is a cross-sectional view showing the cross-sectional structure taken along the section line VV in FIG. 2 with the intermediate portion omitted.
The nitride semiconductor
第1窒化物半導体層31および第2窒化物半導体層32は、このように、互いに組成の異なる窒化物半導体からなる。よって、第1窒化物半導体層31と第2窒化物半導体層32とはヘテロ接合を形成している。それによって、第1窒化物半導体層31および第2窒化物半導体層32の界面に近い第1窒化物半導体層31内には、二次元電子ガス33が形成されている。すなわち、第1窒化物半導体層31は、キャリアとしての電子が走行する電子走行層であり、第2窒化物半導体層32は、電子を供給する電子供給層である。
Thus, the first
第2窒化物半導体層32の表面に、複数のオーミック電極15が均等に分散配置されている。より具体的には、複数のオーミック電極15が、活性領域10内において、第2窒化物半導体層32の表面に均等に分散して配置されており、それらはそれぞれ第2窒化物半導体層32の表面にオーミック接触している。オーミック電極15は、第2窒化物半導体層32に接するTi層(たとえば200Å厚)と、そのTi層に積層されたAl層(たとえば4000Å厚)との積層電極膜からなっていてもよい。
A plurality of
複数のオーミック電極15は、六回対称の配置となるように第2窒化物半導体層32の表面に配置されている。より具体的には、1つのオーミック電極15に注目したときに、当該1つのオーミック電極15を中心とした六回対称の配置となるように、当該一つのオーミック電極15に隣接する他の6つのオーミック電極15が位置している。すなわち、1つのオーミック電極15に対して互いに等しい距離(たとえば20μm程度)を開けて隣接する別のオーミック電極15が6個存在しており、それらの6個のオーミック電極15を線分で結合することにより、その内側の中心位置(重心位置)に1つのオーミック電極15を取り囲む正六角形21が形成される。
The plurality of
この正六角形21の各線分を垂直に2等分する中心線22を有するように、オーミック電極15から所定の距離(1〜10μm程度。たとえば9μm)を開けて、ショットキ電極16がパターン形成されている。すなわち、ショットキ電極16は、各オーミック電極15を中心に配置し、当該オーミック電極15を取り囲む正六角形(六回対称形状)の中心線22を有する網目形状パターンに形成されている。ショットキ電極16の中心線22とは、ショットキ電極16の幅方向中心を通る仮想的な線である。この実施形態では、ショットキ電極16は、ほぼ等幅の帯状に形成されている。
A predetermined distance (about 1 to 10 μm, for example, 9 μm) is opened from the
各オーミック電極15は、ショットキ電極16に取り囲まれることによって、第2窒化物半導体層32の表面で孤立している。ショットキ電極16は、第2窒化物半導体層32の表面に接するNi層(たとえば100Å厚)と、このNi層に積層されたAu層(たとえば3000Å厚)との積層電極膜からなっていてもよい。
第2窒化物半導体層32の表面には、オーミック電極15およびショットキ電極16以外の領域を覆う保護膜35が形成されている。保護膜35は、たとえばSiN膜(たとえば厚さ750Å程度)等の絶縁膜からなる。さらに、オーミック電極15およびショットキ電極16を覆うように、層間絶縁膜36が形成されている。層間絶縁膜36の厚さは300nm以上が好ましく、この実施形態では、たとえば1μm程度である。この実施形態では、層間絶縁膜36は、たとえばSOG(Spin-on-Glass)からなる第1層37と、その上に形成された、たとえばSiO2からなる第2層38とを積層した積層膜からなる。第1層37は平坦化のための層であり、たとえば3000Å程度の厚さである。第2層38の厚さはたとえば7000Å程度である。
Each
A
層間絶縁膜36には、各オーミック電極16の直上にカソードコンタクト孔44が形成されている。また、層間絶縁膜36には、アノード電極引き出し部17の接続部18の直上にアノードコンタクト孔43が形成されている。層間絶縁膜36の上に、カソード配線膜6が形成されていて、このカソード配線膜6は、カソードコンタクト孔44を介して全てのオーミック電極15に共通接続されている。そして、カソード配線膜6上にカソードパッド4が形成されている。一方、アノードパッド3は、層間絶縁膜36に形成されたアノードコンタクト孔43を介してアノード電極引き出し部17の接続部18に接続されている。カソード配線膜6は、たとえばAl配線膜で形成することができ、その膜厚は2μm程度であってもよい。アノードパッド3およびカソードパッド4は、たとえば、フリップボンディングを行う場合500Å程度、ワイヤボンディングを行う場合には5000ÅのAu層で形成されていてもよい。
A
図6は、1つのダイオードセルDの構造を拡大して示す図解的な平面図である。
オーミック電極15は、この実施形態では、正六角形の外縁23を有している。オーミック電極15の大きさは、たとえば外縁23が形成する正六角形の互いに対向する一対の平行な辺の間の距離(内接円の直径)が4μm程度となるような大きさであってもよい。
オーミック電極15の外縁23が形成する正六角形は、ショットキ電極16の中心線22が一つのダイオードセルDを取り囲んで形成する正六角形と相似形であり、かつ、それらは中心を共有し、それぞれの正六角形の各6つの頂点は、当該オーミック電極15の中心15cから等角度間隔で放射状に延びる6本の直線24上にそれぞれ位置している。換言すれば、ショットキ電極16の中心線22は、オーミック電極15の外縁23の形状を当該オーミック電極15の中心15cから放射状に拡大して得られる相似形に形成されている。
FIG. 6 is an illustrative plan view showing an enlarged structure of one diode cell D. FIG.
In this embodiment, the
The regular hexagon formed by the
さらに、この実施形態では、ショットキ電極16の内縁25は、オーミック電極15の外縁23の形状を当該オーミック電極15の中心15cから放射状に拡大して得られる相似形に形成されている。よって、ショットキ電極16の内縁25は、ショットキ電極16の中心線22が形成する正六角形をやや縮小して得られる正六角形を形成している。そして、ショットキ電極16の中心線22が形成する正六角形は、一つのダイオードセルDを区画している。また、ショットキ電極16の内縁25が形成する正六角形は、当該ダイオードセルD内において電流が流れる電流経路を区画している。ショットキ電極16の幅は、オーミック電極15の大きさと同程度(たとえば4μm程度)であってもよい。
Further, in this embodiment, the
オーミック電極15からショットキ電極16までの距離は、オーミック電極15の外縁23とショットキ電極16の内縁25との間の距離で表わされる。オーミック電極15の外縁23の一辺とこれに平行なショットキ電極16の内縁25の一辺との間の距離で表わされる最短距離Lac1と、オーミック電極15の外縁23の1つの頂点とこれに対向するショットキ電極16の内縁25の1つの頂点とを結ぶ線分の長さで表わされる最長距離Lac2とは、Lac2=(2/√3)・Lac1なる関係を満たす。したがって、最短距離Lac1と最長距離Lac2との差は、ほぼ同等とみなせる程度であるので、オーミック電極15の周囲には、その全周にわたってほぼ均等な電気抵抗の電流経路がショットキ電極16との間に形成されていると言える。そのため、オーミック電極15の周囲の全周にわたってほぼ均等に電流が流れるので、ダイオードセルD内のほぼ全域がコンダクタンスに寄与し、広い電流経路を確保することができる。さらにまた、最短距離Lac1と最長距離Lac2との差が無視し得る程度であるので、オーミック電極15とショットキ電極16との間の電界は、オーミック電極15の周囲の全周にわたってほぼ均等であり、電界の集中が生じない。よって、耐圧を向上することができる。たとえば、最短距離Lac1は、1nm〜10nm(たとえば9nm)であってもよい。
The distance from the
たとえば、図10に示す比較例のように、正方形のダイオードセルD′によって活性領域を埋めつくす構造が考えられるかもしれない。しかし、このような正方形のダイオードセルD′においては、オーミック電極15′とショットキ電極16′との間の最短距離Lac1と最長距離Lac2との関係は、Lac2=√2・Lac1となり、同等とみなせる程度ではなくなる。そのため、最短距離Lac1に沿う経路に電流が集中し、活性領域内におけるコンダクタンスに寄与する面積が少なくなるので、実質的な電流経路が狭くなり、それに応じて電流密度が低く、電気抵抗が高くなる。また、アノード電極の周囲の電界が均一にならないので、電界の集中が生じやすく、良好な耐圧を得るためにはアノード電極とショットキ電極との間を広く開けなければならなくなる。そのため、ダイオードセルの配置密度が小さくなり、電流容量が小さくなってしまう。
For example, as in the comparative example shown in FIG. 10, a structure in which the active region is filled with the square diode cell D ′ may be considered. However, in such a square diode cell D ′, the relationship between the shortest distance Lac1 and the longest distance Lac2 between the
平面を隙間無く敷き詰めることができる同大の正多角形は、正六角形の他にも、前述のような正方形および正三角形がある。しかし、正方形および正三角形は、いずれも中心かから辺までの距離のばらつき(最短距離と最長距離との差)が大きく、図10の比較例を参照して説明した前述の問題がある。
これに対して、正六角形は、同大で平面上に隙間無く敷き詰めて集積できる正多角形のなかで最も頂点数が多く、したがって、円形に最も近い。そのため、中心から辺までの距離のばらつきが小さく、かつ平面上の面積を効率的に利用して高密度に集積できる。したがって、同大の正六角形のダイオードセルDを第2窒化物半導体層32の表面の活性領域10に敷き詰めた構造により、ダイオードセルD内のほぼ全ての領域をコンダクタンスに寄与させることができ、かつ高密度に集積することができる結果、電流容量を大きくすることができる。
In addition to regular hexagons, regular polygons of the same size that can lay flat surfaces without gap include squares and regular triangles as described above. However, both the square and the equilateral triangle have a large variation in distance from the center to the side (difference between the shortest distance and the longest distance), and there is the above-described problem described with reference to the comparative example of FIG.
On the other hand, regular hexagons are the same size and have the largest number of vertices among regular polygons that can be stacked and accumulated on a plane without gaps, and are therefore closest to a circle. Therefore, variation in the distance from the center to the side is small, and the area on the plane can be efficiently used and integrated at a high density. Therefore, the structure in which regular hexagonal diode cells D of the same size are spread over the
大きさまたは形状が異なる複数種類のダイオードセルを用いることが考えられるかもしれないが、オーミック電極とショットキ電極との間の距離が最短となる経路に電流が集中するので、コンダクタンスの低下を招く。加えて、電界の集中により、耐圧が低下するおそれがある。したがって、同形同大のダイオードセルを活性領域10に敷き詰めることが好ましい。
Although it may be considered to use a plurality of types of diode cells having different sizes or shapes, the current concentrates on the path where the distance between the ohmic electrode and the Schottky electrode is the shortest, leading to a decrease in conductance. In addition, the breakdown voltage may decrease due to the concentration of the electric field. Therefore, it is preferable to spread diode cells of the same shape and size in the
図7A−7Fは、窒化物半導体ショットキバリアダイオードの製造工程を工程順に示す断面図である。
まず、図7Aに示すように、シリコン基板上にたとえばGaNからなる第1窒化物半導体層31およびたとえばAlGaNからなる第2窒化物半導体層32が順にエピタキシャル成長させられる。次いで、図7Bに示すように、第2窒化物半導体層32の表面にたとえばSiNからなる保護膜35が形成される。
FIGS. 7A to 7F are cross-sectional views illustrating steps of manufacturing a nitride semiconductor Schottky barrier diode in the order of steps.
First, as shown in FIG. 7A, a first
次いで、図7Cに示すように、保護膜35にたとえばドライエッチングによって、オーミック電極15のパターンに整合するオーミック電極用の開口54が形成される。そして、その開口54内にオーミック電極15が形成される。オーミック電極15は、前述のように、第2窒化物半導体層32にオーミック接触するTi層と、そのTi層に積層されたAl層とを積層した積層電極膜であってもよい。オーミック電極15の形成は、リフトオフ法によって行われてもよい。具体的には、開口54を露出させるパターンのレジスト膜を形成した後、たとえば蒸着法によってTi層およびAl層を順に形成し、その後に、レジスト膜とともにTi層およびAl層の不要部分を除去すればよい。
Next, as shown in FIG. 7C,
次に、図7Dに示すように、保護膜35にショットキ電極16およびそれと一体化するアノード電極引き出し部17のパターンに整合するショットキ電極用の開口53がドライエッチングによって開口される。このドライエッチングは、オーミック電極15がエッチングされない条件で行われる。開口53は、活性領域10においてはショットキ電極16のパターンに形成され、活性領域10外においては、アノード電極引き出し部17のパターンに形成される。次いで、開口53にショットキ電極16およびアノード電極引き出し部17が形成される。前述のように、ショットキ電極16は、第2窒化物半導体層32にショットキ接合するNi層と、このNi層に積層されたAu層との積層電極膜であってもよい。ショットキ電極16およびアノード電極引き出し部17の形成は、リフトオフ法によって行われてもよい。具体的には、開口53を露出させるパターンのレジスト膜を形成し、そのレジスト膜上にたとえば蒸着によってNi層およびAu層を順に形成し、その後にレジスト膜とともに不要なNi層およびAu層を除去すればよい。
Next, as shown in FIG. 7D, the
次いで、図7Eに示すように、オーミック電極15およびショットキ電極16を覆うように、層間絶縁膜36が形成される。前述のように、層間絶縁膜36は、SOG(たとえば3000Å厚)からなる第1層37およびSiO2層(たとえば7000Å厚)からなる第2層38の積層膜であってもよい。SOGからなる第1層37は、保護膜35と電極15,17との間の段差を緩和して平坦な表面を提供する。その平坦な表面上に第2層38が形成される。
Next, as shown in FIG. 7E, an
次に、図7Fに示すように、層間絶縁膜36にアノードコンタクト孔43およびカソードコンタクト孔44が開口される。そして、たとえばアルミニウムからなる配線膜が全面に形成された後、この配線膜がカソード配線膜6のパターンにエッチングされる。
その後は、図5に示すように、カソード配線膜6上にカソードパッド4が形成され、同時に、アノードコンタクト孔43内に埋め込まれるアノードパッド3が形成される。カソードパッドおよびアノードパッドは、たとえば金(Au)の蒸着によって形成されてもよい。こうして、前述のような構造の窒化物半導体ショットキバリアダイオード1を得ることができる。
Next, as shown in FIG. 7F, an
Thereafter, as shown in FIG. 5, the
以上のように、この実施形態によれば、一つのオーミック電極15を中心とした六回対称の配置となるように6つの隣接するオーミック電極15が位置するようにして、複数のオーミック電極15が第2窒化物半導体層32の表面に分散配置されている。そして、各オーミック電極15を取り囲むようにハニカム構造の網目状にショットキ電極16が形成され、それによって、各オーミック電極15を取り囲む複数のダイオードセルDが区画されている。これにより、複数のダイオードセルDが第2窒化物半導体層32の表面に敷き詰められ、各ダイオードセルDのオーミック電極15とそれを取り囲むショットキ電極16との間に電流経路が形成される。その結果、広い電流経路を確保でき、それによって、窒化物半導体ショットキバリアダイオード1の大電流化を図ることができる。また、単位面積当たりの電流容量(電流密度)を大きくできるので、窒化物半導体ショットキバリアダイオード1の小型化を図ることができる。
As described above, according to this embodiment, a plurality of
さらに、ショットキ電極16は、各オーミック電極15を取り囲む正六角形の中心線22を有する網目状構造を有している。これにより、ショットキ電極16の電極幅をほぼ均等にしながら、オーミック電極15とショットキ電極16との間の距離を至るところでほぼ均等にすることができる。それによって、ダイオードセルD内の実質的に全領域が電流経路となるから、これによっても、電流経路の拡大に寄与できる。しかも、オーミック電極15とショットキ電極16との間の電界が、オーミック電極15の周囲でほぼ均等になるので、電界の集中を回避して、耐圧の向上を図ることができる。
Further, the
また、オーミック電極15が第2窒化物半導体層32の活性領域10の表面に均等に分散配置されており、各オーミック電極15を中心に配置して取り囲むように同形同大の正六角形のダイオードセルDがショットキ電極16によって区画されている。これにより、活性領域10に同形同大のダイオードセルDを効率良く敷き詰めることができ、かつ、活性領域10に配置された全てのダイオードセルDに均等に電流が流れる。それによって、活性領域10の実質的に全領域が電流経路となるから、電流容量の一層の増大を図ることができる。また、全てのダイオードセルDにおいて、オーミック電極15とショットキ電極16との間に均等に電圧がかかるので、耐圧の向上に寄与することができる。
The
また、この実施形態では、オーミック電極15が、正六角形の外縁23を有しており、前記ショットキ電極16が、オーミック電極15の外縁を当該オーミック電極15の中心15cから放射状に拡大して得られる相似形の内縁25を各ダイオードセルDに有している。これにより、オーミック電極15の外縁23からショットキ電極16の内縁25までの距離がオーミック電極15の周囲でほぼ均等になる。その結果、ダイオードセルD内により一層均等に電流が流れるので、電流経路を広くすることができ、かつオーミック電極15の周囲の電界がほぼ均等になるので耐圧を向上できる。
In this embodiment, the
さらに、この実施形態では、第2窒化物半導体層32の表面に、同形同大の複数のダイオードセルDが、ダイオードセルD間に隙間を有することなく敷き詰められており、隣接するダイオードセルD間で前記ショットキ電極16が共有されている。これにより、チップ表面を効率的に利用して、ショットキ電極−オーミック電極間の電流経路を形成できる。それによって、電流経路を広げることができる。
Furthermore, in this embodiment, a plurality of diode cells D having the same shape and the same size are spread on the surface of the second
各ダイオードセルDおいて、オーミック電極15とショットキ電極16との間の距離は、1μm〜10μmとすることが好ましい。これにより、十分な耐圧(たとえば600Vの逆方向耐圧)を確保しながら、第2窒化物半導体層32の表面に高密度にダイオードセルDを敷き詰めて、広い電流経路を確保できる。
さらに、この実施形態では、第2窒化物半導体層32の表面に分散配置されたオーミック電極15が、層間絶縁膜36上に配置されたカソード配線膜6に接続されている。これにより、ショットキ電極16に取り囲まれて孤立した各オーミック電極15を外部に接続できる。また、層間絶縁膜36上のカソード配線膜6に対して、分散配置された複数のオーミック電極15を共通接続できる。
In each diode cell D, the distance between the
Further, in this embodiment, the
また、この実施形態では、図2等に表れているとおり、活性領域10の上方に、層間絶縁膜36等を挟んで、カソードパッド4が配置されている。これにより、チップの表面を効率的に利用できる。すなわち、カソードパッド4のための専用領域を確保することなく、活性領域10を配置できる。これにより、活性領域10を広くして、多数のダイオードセルDを配置できるので、チップサイズを大きくすることなく、電流経路を広くすることができる。
In this embodiment, as shown in FIG. 2 and the like, the
また、この実施形態では、第1窒化物半導体層31と第2窒化物半導体層32とが、GaN/AlGaNのヘテロ接合を形成している。それによって、第1窒化物半導体層31と第2窒化物半導体層32との界面付近に二次元電子ガス33が形成されている。この二次元電子ガス33を介してショットキ電極16とオーミック電極15との間の電流経路を形成できるので、電流経路が広く、かつ高速動作が可能な窒化物半導体ショットキバリアダイオード1を提供できる。
In this embodiment, the first
図8は、この発明の第2の実施形態に係る窒化物半導体ショットキバリアダイオード60の構成を説明するための図であり、ダイオードセルDの構造を拡大して示す平面図である。図8において、前述の図6に示された各部の対応部分には同一参照符号を付して示す。
この実施形態では、ショットキ電極16は、オーミック電極15に対向する内縁25の形状が、前述の第1の実施形態とは異なる。すなわち、各ダイオードセルDにおいて、オーミック電極15に対向するショットキ電極16の内縁25は、ほぼ正六角形に形成されており、その正六角形の各頂点位置には、外側に向かって凸のラウンド部25rが設けられている。これに対応するように、オーミック電極15は、ほぼ正六角形の平面形状を有し、その6つの頂点位置には、外側に向かって凸のラウンド部15rが設けられている。
FIG. 8 is a diagram for explaining the configuration of a nitride semiconductor
In this embodiment, the
この構成により、オーミック電極15とショットキ電極16との間の最短距離Lac1と最長距離Lac2との差がさらに小さくなるので、オーミック電極15の周囲の全域において等しく電流が流れ、それによって実質的な電流経路が拡大される。また、オーミック電極15とショットキ電極16との間の電界がオーミック電極15の周囲全周にわたってほぼ均一となるので、電界の集中を回避することができ、それに応じて耐圧を向上することができる。
With this configuration, the difference between the shortest distance Lac1 and the longest distance Lac2 between the
図9は、この発明の第3の実施形態に係る窒化物半導体ショットキバリアダイオード70の構成を説明するための図であり、ダイオードセルDの構成を拡大して図解的に示す平面図である。図9において、図6の各部に対応する部分には同一参照符号を付して示す。
この実施形態では、ショットキ電極16の内縁25が円形に成形されている。それに応じて、オーミック電極15の外縁23も、ショットキ電極16の内縁25と同心の円形に成形されている。これにより、オーミック電極15の周囲のいずれの方向においても、オーミック電極15とショットキ電極16との間の距離が一定となる。その結果、オーミック電極15の周囲全周にわたって均一な電流経路が形成されるので、実質的な電流経路を拡大することができる。また、オーミック電極15とショットキ電極16との間の距離が至るところで一定となるので、電界の集中を回避でき、それに応じて耐圧を向上することができる。
FIG. 9 is a diagram for explaining the configuration of a nitride semiconductor
In this embodiment, the
図10に示した正方形のダイオードセルを有する比較例において、ショットキ電極16′の内縁を円形にすることが考えられるかもしれない。しかし、このような構成では、正方形の4つのダイオードセルが集まる領域において、ショットキ電極16′の幅が非常に大きくなり、チップ上において素子動作に寄与しない領域(デッドスペース)が広くなる。これにより、ダイオードセルDの集積密度が小さくなり、チップ全体としての実質的な電流経路をあまり広くすることができないおそれがある。 In the comparative example having the square diode cell shown in FIG. 10, it may be considered that the inner edge of the Schottky electrode 16 'is circular. However, in such a configuration, the width of the Schottky electrode 16 'becomes very large in a region where four square diode cells gather, and a region (dead space) that does not contribute to element operation on the chip becomes wide. As a result, the integration density of the diode cells D is reduced, and there is a possibility that the substantial current path of the entire chip cannot be made too wide.
以上、この発明の実施形態について説明してきたが、この発明はさらに他の形態で実施することもできる。たとえば、前述の実施形態では、ショットキ電極16の内縁25の形状を、それぞれ、正六角形(図6)、各頂点にラウンド部を形成した正六角形(図8)、および円形(図9)とした例について説明したが、頂点の数が7つ以上の他の正多角形、たとえば正八角形、正十二角形等にショットキ電極16の内縁25を成形してもよい。そして、頂点が7つ以上の正多角形の内縁の頂点位置に、ラウンド形状部を設けてもよい。また、前述の実施形態では、オーミック電極15の外縁23とショットキ電極16の内縁25とが相似形である場合について説明したが、オーミック電極15の外縁23とショットキ電極16の内縁25とは必ずしも相似形である必要はない。たとえば、オーミック電極15の外縁23を円形とし、ショットキ電極16の内縁25を正六角形としてもよい。また、ショットキ電極16の内縁25を円形とする一方で、オーミック電極15の外縁23を正六角形としてもよい。また、オーミック電極15の外縁23とショットキ電極16の内縁25との形状を、それぞれ、頂点が6つ以上であって頂点の数が互いに異なる正多角形としてもよい。
As mentioned above, although embodiment of this invention was described, this invention can also be implemented with another form. For example, in the above-described embodiment, the shape of the
また、前述の実施形態では、アノードパッド3は、活性領域10と重なり合っていないが、活性領域10の上方において、層間絶縁膜36上にアノードパッド3を配置してもよい。これにより、アノードパッド3の専用の配置スペースが不要となるので、活性領域10を一層広くすることができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
In the above-described embodiment, the
In addition, various design changes can be made within the scope of matters described in the claims.
D ダイオードセル
1 窒化物半導体ショットキバリアダイオード
3 アノードパッド
4 カソードパッド
6 カソード配線膜
10 活性領域
15 オーミック電極
15c オーミック電極の中心
15r ラウンド部
16 ショットキ電極
17 アノード電極引き出し部
21 オーミック電極が形成する正六角形
22 ショットキ電極の中心線
23 オーミック電極の外縁
24 オーミック電極の中心間を結ぶ線分
25 ショットキ電極の内縁
25r ラウンド部
30 基板
31 第1窒化物半導体層
32 第2窒化物半導体層
33 二次元電子ガス
35 保護膜
36 層間絶縁膜
37 第1層(SOG)
38 第2層(SiO2)
43 アノードコンタクト孔
44 カソードコンタクト孔
53 ショットキ電極用開口
54 オーミック電極用開口
60 窒化物半導体ショットキバリアダイオード
70 窒化物半導体ショットキバリアダイオード
38 Second layer (SiO 2 )
43
Claims (11)
前記第1窒化物半導体層に積層され、前記第1窒化物半導体層とは組成の異なる窒化物半導体からなる第2窒化物半導体層と、
前記第2窒化物半導体層の表面にオーミック接触し、前記第2窒化物半導体層の表面に分散して配置された複数のオーミック電極と、
前記第2窒化物半導体層の表面にショットキ接触するショットキ電極とを含み、
前記複数のオーミック電極が、一つのオーミック電極を中心とした六回対称の配置となるように6つの隣接するオーミック電極が位置するように前記第2窒化物半導体層の表面に形成されており、
前記ショットキ電極が、各オーミック電極を取り囲んで複数のセルを区画するハニカム構造の網目状に形成されている、窒化物半導体ショットキバリアダイオード。 A first nitride semiconductor layer made of a nitride semiconductor;
A second nitride semiconductor layer that is stacked on the first nitride semiconductor layer and is made of a nitride semiconductor having a composition different from that of the first nitride semiconductor layer;
A plurality of ohmic electrodes disposed in an ohmic contact with the surface of the second nitride semiconductor layer and dispersed on the surface of the second nitride semiconductor layer;
A Schottky electrode in Schottky contact with the surface of the second nitride semiconductor layer,
The plurality of ohmic electrodes are formed on the surface of the second nitride semiconductor layer so that six adjacent ohmic electrodes are positioned so as to have a six-fold symmetrical arrangement around one ohmic electrode;
A nitride semiconductor Schottky barrier diode, wherein the Schottky electrode is formed in a mesh structure having a honeycomb structure surrounding each ohmic electrode and defining a plurality of cells.
前記複数のセルが同形同大であって、各セルの中心に一つの前記オーミック電極が配置されている、請求項1に記載の窒化物半導体ショットキバリアダイオード。 The plurality of ohmic electrodes are uniformly distributed on the surface of the active region of the second nitride semiconductor layer,
2. The nitride semiconductor Schottky barrier diode according to claim 1, wherein the plurality of cells have the same shape and the same size, and one ohmic electrode is disposed at the center of each cell.
前記絶縁膜に形成されたコンタクト孔を介して前記オーミック電極に接続され、前記絶縁膜の上に形成された配線膜とをさらに含む、請求項1〜8のいずれか一項に記載の窒化物半導体ショットキバリアダイオード。 An insulating film formed on the second nitride semiconductor layer so as to cover the ohmic electrode and the Schottky electrode;
The nitride according to claim 1, further comprising a wiring film connected to the ohmic electrode through a contact hole formed in the insulating film and formed on the insulating film. Semiconductor Schottky barrier diode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012240565A JP6202514B2 (en) | 2012-10-31 | 2012-10-31 | Nitride semiconductor Schottky barrier diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012240565A JP6202514B2 (en) | 2012-10-31 | 2012-10-31 | Nitride semiconductor Schottky barrier diode |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014090140A true JP2014090140A (en) | 2014-05-15 |
JP6202514B2 JP6202514B2 (en) | 2017-09-27 |
Family
ID=50791806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012240565A Expired - Fee Related JP6202514B2 (en) | 2012-10-31 | 2012-10-31 | Nitride semiconductor Schottky barrier diode |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6202514B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016133527A1 (en) * | 2015-02-20 | 2016-08-25 | Vishay General Semiconductor Llc | Gan-based schottky diode having large bond pads and reduced contact resistance |
CN111095570A (en) * | 2017-09-11 | 2020-05-01 | Tdk株式会社 | Schottky barrier diode |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006147951A (en) * | 2004-11-22 | 2006-06-08 | Matsushita Electric Ind Co Ltd | Schottky barrier diode and integrated circuit using the same |
JP2006156457A (en) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Ind Co Ltd | Schottky barrier diode and diode array |
JP2008177527A (en) * | 2006-12-19 | 2008-07-31 | Matsushita Electric Ind Co Ltd | Nitride semiconductor device |
JP2010278333A (en) * | 2009-05-29 | 2010-12-09 | Furukawa Electric Co Ltd:The | Semiconductor device and method of manufacturing the same |
JP2012023074A (en) * | 2010-07-12 | 2012-02-02 | Panasonic Corp | Nitride semiconductor device |
-
2012
- 2012-10-31 JP JP2012240565A patent/JP6202514B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006147951A (en) * | 2004-11-22 | 2006-06-08 | Matsushita Electric Ind Co Ltd | Schottky barrier diode and integrated circuit using the same |
JP2006156457A (en) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Ind Co Ltd | Schottky barrier diode and diode array |
JP2008177527A (en) * | 2006-12-19 | 2008-07-31 | Matsushita Electric Ind Co Ltd | Nitride semiconductor device |
JP2010278333A (en) * | 2009-05-29 | 2010-12-09 | Furukawa Electric Co Ltd:The | Semiconductor device and method of manufacturing the same |
JP2012023074A (en) * | 2010-07-12 | 2012-02-02 | Panasonic Corp | Nitride semiconductor device |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016133527A1 (en) * | 2015-02-20 | 2016-08-25 | Vishay General Semiconductor Llc | Gan-based schottky diode having large bond pads and reduced contact resistance |
KR20170117588A (en) * | 2015-02-20 | 2017-10-23 | 비샤이 제너럴 세미컨덕터 엘엘씨 | Gallium nitride based Schottky diodes with large bond pads and reduced contact resistance |
CN107534060A (en) * | 2015-02-20 | 2018-01-02 | 威世通用半导体有限责任公司 | GaN base Schottky diode with big bond pad and reduction contact resistance |
JP2018511933A (en) * | 2015-02-20 | 2018-04-26 | ヴィシェイ ジェネラル セミコンダクター,エルエルシー | GaN-based Schottky diodes with large bond pads and reduced contact resistance |
EP3259781A4 (en) * | 2015-02-20 | 2018-10-31 | Vishay General Semiconductor LLC | Gan-based schottky diode having large bond pads and reduced contact resistance |
KR102008326B1 (en) * | 2015-02-20 | 2019-08-07 | 비샤이 제너럴 세미컨덕터 엘엘씨 | Gallium nitride based Schottky diodes with large bond pads and reduced contact resistance |
CN107534060B (en) * | 2015-02-20 | 2020-12-22 | 威世通用半导体有限责任公司 | GaN-based Schottky diodes with large bond pads and reduced contact resistance |
CN111095570A (en) * | 2017-09-11 | 2020-05-01 | Tdk株式会社 | Schottky barrier diode |
CN111095570B (en) * | 2017-09-11 | 2023-07-25 | Tdk株式会社 | Schottky barrier diode |
Also Published As
Publication number | Publication date |
---|---|
JP6202514B2 (en) | 2017-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6096109B2 (en) | High density gallium nitride device using island topology | |
CN110634825B (en) | Semiconductor device with a plurality of semiconductor chips | |
JP7144329B2 (en) | semiconductor equipment | |
CN106463540A (en) | Semiconductor device | |
JP5896554B2 (en) | Semiconductor device | |
CN106449638A (en) | Semiconductor device and method of manufacturing the same | |
US9214523B2 (en) | Field-effect transistor | |
US9236438B2 (en) | Semiconductor device | |
JP2020061412A (en) | Semiconductor device | |
JP2020521329A (en) | Semiconductor device and manufacturing method thereof | |
JP5919521B2 (en) | Nitride semiconductor device | |
JP6202514B2 (en) | Nitride semiconductor Schottky barrier diode | |
JP2004119870A (en) | diode | |
US8987838B2 (en) | Field-effect transistor | |
US9136425B2 (en) | Semiconductor light emitting element and light emitting device | |
CN104517962B (en) | Semiconductor device with a plurality of semiconductor chips | |
TWI732831B (en) | Semiconductor component, in particular power transistor | |
CN106486553B (en) | High Voltage Gallium Nitride Schottky Diodes | |
JP2017054928A (en) | Semiconductor device | |
KR20130077477A (en) | Power semiconductor device and method for manufacturing thereof | |
JP5341435B2 (en) | Semiconductor device | |
WO2023062906A1 (en) | Semiconductor device | |
KR20130008279A (en) | Power semiconductor device | |
CN112885784B (en) | Chips and electronic devices | |
JP6561151B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6202514 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |