JP2014072969A - 電源装置 - Google Patents

Abstract

【課題】デジタル回路からの出力信号のライン数を増やすことなく、簡単な回路構成でありながら、同じ周波数の駆動信号をより低い周波数の動作クロックで生成しつつ、高速な応答を図る。
【解決手段】ＡＤＣ１１からの出力電圧Ｖｏｕｔの低周波成分を示す電圧データＤｖに基づいて、ＣＰＵ１４が一定周期で制御指令値と差分値Ｄｄｉｆを算出し、ＰＷＭユニット１５がこの差分値Ｄｄｉｆに基づいて、充電端子ＰＨ０から電圧信号ＶＨ０を出力するか放電端子ＰＬ０から電圧信号ＶＬ０を出力するかを決定すると共に出力期間を調整する。また、反転増幅回路６が出力電圧Ｖｏｕｔの高周波成分を示す電圧信号Ｓ４を出力し、ＰＷＭ制御回路７が、電圧信号ＶＨ０、電圧信号ＶＬ０および電圧信号Ｓ４に基づいて、コンバータ２のスイッチ素子Ｑ１用の駆動信号Ｓ５を生成して、出力電圧Ｖｏｕｔの安定化を図る。
【選択図】図１

Description

本発明は、電源装置に関し、特に、マイクロプロセッサを用いてＰＷＭ制御を行う電源装置に関するものである。

下記の特許文献１には、デジタル回路としてのマイクロプロセッサが制御指令値を算出し、その算出値を示すデジタル信号に基づいて、パルス発振器が所定のデューティ比の駆動信号を生成する発光素子駆動装置が開示されている。この発光素子駆動装置では、デジタル信号が１０ビットの信号であれば、そのデジタル値０〜１０２３に基づいて駆動信号のデューティ比が変化する。

ところで、この発光素子駆動装置の構成では、デューティ比を調整できる段階は、デジタル信号のビット数に依存する。このため、デューティ比を細かく調整したい場合には、デジタル信号のビット数を増やさなければならないが、デジタル信号のビット数を増やすと、マイクロプロセッサからの出力信号のライン数が増加するという課題が生じる。一方、マイクロコンピュータ内で駆動信号を生成する構成を採用することにより、マイクロコンピュータの出力信号のライン数を減らすことができるが、駆動信号の周波数を高くしたい場合には、マイクロコンピュータの動作クロックの周波数を高くしなければならないという課題が生じる。

そこで本願出願人は、デジタル回路からの出力信号のライン数を増やすことなく、簡単な回路構成でありながら、同じ周波数の駆動信号を従来よりも低い周波数の動作クロックで生成することができる電源装置および発光素子駆動装置を特願２０１１−２０７２１０（以下、「先行出願」ともいう）において既に提案している。本願発明は、この先行出願で提案した電源装置を前提にしているため、この電源装置について説明する。

この電源装置は、スイッチ素子のオン・オフ動作により電力を供給するコンバータと、制御指令値をデジタル演算により算出して、コンバータを制御するデジタル回路とを備えた電源装置であって、コンバータの出力電圧を検出する電圧検出手段と、電圧検出手段により検出された電圧値をデジタル値に変換する変換回路と、変換回路からのデジタル値に基づいて制御指令値を算出する演算および前回の制御指令値と今回の制御指令値との差分値を算出する演算を行う演算回路と、演算回路で算出された差分値に基づいて、１つ以上の充電端子から高レベルの電圧を出力し、または１つ以上の放電端子から低レベルの電圧を出力すると共に、高レベルまたは低レベルの電圧の出力期間を調整する信号出力回路と、充電端子が高レベルの電圧を出力しているときに充電され、放電端子が低レベルの電圧を出力しているときに放電されるコンデンサを備えた充放電回路と、演算回路に与えられる動作クロックに基づいて生成されたクロック信号に同期したランプ信号を出力するランプ信号生成回路と、ランプ信号とコンデンサの両端間電圧との比較結果に基づいて、スイッチ素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路とを備えて構成されている。

この電源装置では、演算回路が、コンバータの出力電圧を反映した変換回路からのデジタル値に基づいて、一定時間毎に今回の制御指令値を算出すると共に、前回の制御指令値との差分値を算出する。次いで、信号出力回路が、この差分値に基づいて、充電端子から高レベルの電圧を出力するのか、或いは放電端子から低レベルの電圧を出力するのかを決定すると共に、その高レベルまたは低レベルの電圧の出力期間を決定して、充放電回路のコンデンサを充放電させることで、コンバータの出力電圧の安定化を図っている。したがって、この電源装置では、マイクロプロセッサなどのデジタル回路で構成される信号出力回路からの出力信号のライン数は充電端子と放電端子の数に対応した数があればよい。

また、駆動信号生成回路で生成される駆動信号の周波数はランプ信号と同一となり、このランプ信号の周波数はクロック信号に同期している。したがって、クロック信号ひいては駆動信号の周波数は、演算回路により制御指令値や差分値を算出するための処理時間ではなく、コンバータの仕様を考慮して決定することができる。一方、差分値に基づいてその出力期間が決定される充電端子からの高レベルの電圧の周波数や、放電端子からの低レベルの電圧の周波数は、ランプ信号の周波数よりも低くてもよく、駆動信号の周波数を高くしたい場合に、動作クロックの周波数をわざわざ高くする必要がない。

したがって、この電源装置によれば、デジタル回路からの出力ライン数を増やすことなく、充放電回路を付加しただけの簡単な構成でありながら、従来の電源装置よりも低い周波数の動作クロックでデジタル回路を作動させたとしても、従来の電源装置と同じ周波数の駆動信号を生成することが可能になっている。また、この電源装置においては、アナログ回路よりも一般的に多くの電力を消費するデジタル回路の動作クロックの周波数を低くすることができるため、これに伴いデジタル回路での消費電力も低減することができる結果、電源装置全体としての消費電力についても低減することが可能になっている。

特開平９−３３１０１７号公報

しかしながら、上記の先行出願で提案された電源装置には、以下のような改善すべき課題が存在している。すなわち、この電源装置において、消費電力の更なる低減を図るために、デジタル回路の動作クロックの周波数をさらに低くしたときには、デジタル回路において、コンバータの出力電圧をデジタル値化した時点から、充電端子から高レベルの電圧が出力される時点まで（または放電端子から低レベルの電圧が出力されるまで）に要する時間が長くなるため、コンバータの出力電圧の過渡的な変化に対する応答が遅くなるという改善すべき課題が生じる。

本発明は、かかる課題を改善するためになされたものであり、デジタル回路からの出力信号のライン数を増やすことなく、簡単な回路構成でありながら、同じ周波数の駆動信号をより低い周波数の動作クロックで生成しつつ、高速な応答を図り得る電源装置を提供することを主目的とする。

上記目的を達成すべく、本発明に係る電源装置は、スイッチ素子のオン・オフ動作により電力を供給するコンバータと、制御指令値をデジタル演算により算出して、前記コンバータを制御するデジタル回路とを備えた電源装置であって、前記コンバータの出力電圧における高周波成分を増幅して出力する反転増幅回路と、前記コンバータの出力電圧を検出する電圧検出回路と、前記電圧検出回路により検出された前記出力電圧における低周波成分の電圧値をデジタル値に変換すると共に前記デジタル回路の一部を構成するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路からのデジタル値に基づいて前記制御指令値を算出する演算、および前回の制御指令値と今回の制御指令値との差分値を算出する演算を行うと共に前記デジタル回路の一部を構成する演算回路と、前記演算回路で算出された前記差分値に基づいて、１つ以上の充電端子からの高レベルの電圧の出力、および１つ以上の放電端子からの低レベルの電圧の出力のいずれかを実行し、かつ当該電圧の出力期間を調整すると共に前記デジタル回路の一部を構成する信号出力回路と、コンデンサと、前記充電端子が高レベルの電圧を出力しているときに前記コンデンサを充電し、前記放電端子が低レベルの電圧を出力しているときに前記コンデンサを放電する第１充放電回路と、前記反転増幅回路からの出力信号の信号レベルに応じて前記コンデンサを充放電する第２充放電回路と、前記演算回路に与えられる動作クロックに基づいて生成されたクロック信号に同期したランプ信号を出力するランプ信号生成回路と、前記ランプ信号と前記コンデンサの両端間電圧との比較結果に基づいて、前記スイッチ素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路とを備えている。

また、本発明に係る電源装置は、スイッチ素子のオン・オフ動作により電力を供給するコンバータと、制御指令値をデジタル演算により算出して、前記コンバータを制御するデジタル回路とを備えた電源装置であって、前記コンバータの出力電圧における高周波成分を増幅して出力する反転増幅回路と、前記コンバータの出力電圧を検出する電圧検出回路と、前記電圧検出回路により検出された前記出力電圧における低周波成分の電圧値をデジタル値に変換すると共に前記デジタル回路の一部を構成するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路からのデジタル値に基づいて前記制御指令値を算出する演算、および前回の制御指令値と今回の制御指令値との差分値を算出する演算を行うと共に前記デジタル回路の一部を構成する演算回路と、前記演算回路で算出された前記差分値に基づいて、１つ以上の充放電端子から高レベルおよび低レベルのいずれかの電圧を出力すると共に１つ以上の制御端子から高レベルおよび低レベルのいずれかの電圧を出力し、かつ前記充放電端子および前記制御端子からの前記いずれかの電圧の出力期間を調整すると共に前記デジタル回路の一部を構成する信号出力回路と、コンデンサと、前記充放電端子と前記コンデンサとの間のラインに挿入接続され、前記制御端子の電圧レベルに応じてオン・オフする充放電用スイッチ素子を備え、前記充放電端子が高レベルの電圧を出力しているときにオン状態の前記充放電用スイッチ素子を介して前記コンデンサを充電し、前記充放電端子が低レベルの電圧を出力しているときにオン状態の前記充放電用スイッチ素子を介して前記コンデンサを放電し、前記充放電用スイッチ素子がオフ状態のときには前記コンデンサに対する充放電を停止する第１充放電回路と、前記反転増幅回路からの出力信号の信号レベルに応じて前記コンデンサを充放電する第２充放電回路と、前記演算回路に与えられる動作クロックに基づいて生成されたクロック信号に同期したランプ信号を出力するランプ信号生成回路と、前記ランプ信号と前記コンデンサの両端間電圧との比較結果に基づいて、前記コンバータの前記スイッチ素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路とを備えている。

また、本発明に係る電源装置は、スイッチ素子のオン・オフ動作により電力を供給するコンバータと、制御指令値をデジタル演算により算出して、前記コンバータを制御するデジタル回路とを備えた電源装置であって、前記コンバータの出力電圧における高周波成分を増幅して出力する反転増幅回路と、前記コンバータの出力電圧を検出する電圧検出回路と、前記電圧検出回路により検出された前記出力電圧における低周波成分の電圧値をデジタル値に変換すると共に前記デジタル回路の一部を構成するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路からのデジタル値に基づいて前記制御指令値を算出すると共に前記デジタル回路の一部を構成する演算回路と、前記演算回路で算出された前記制御指令値に基づいて決定されるデューティ比のパルス信号を出力すると共に前記デジタル回路の一部を構成する信号出力回路と、前記演算回路に与えられる動作クロックに基づいて生成されたクロック信号に同期したランプ信号を出力するランプ信号生成回路と、前記パルス信号を積分するＲＣ積分回路と、前記反転増幅回路からの出力信号の信号レベルに応じて前記ＲＣ積分回路のコンデンサを充放電する充放電回路と、前記ランプ信号と前記コンデンサの両端間電圧との比較結果に基づいて、前記スイッチ素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路とを備えている。

本発明の電源装置では、コンバータの出力電圧における低周波成分を反映した変換回路からのデジタル値に基づいて、演算回路が一定周期で今回の制御指令値を算出し、前回の制御指令値との差分値を算出する。また、信号出力回路が、この差分値に基づいて、充電端子から高レベルの電圧を出力するのか、または放電端子から低レベルの電圧を出力するのかを決定すると共に、その高レベルまたは低レベルの電圧の出力期間を調整して、第１充放電回路が、この高レベルまたは低レベルの電圧に基づいてコンデンサを充放電させる。また、反転増幅回路が、コンバータの出力電圧における高周波成分を増幅して出力し、第２充放電回路が、反転増幅回路からの出力信号の信号レベルに応じて上記のコンデンサを充放電する。また、駆動信号生成回路が、ランプ信号とコンデンサの両端間電圧との比較結果に基づいて、コンバータのスイッチ素子をオン・オフ動作させる駆動信号（ランプ信号と同じ周波数の信号）を生成することで、コンバータの出力電圧の安定化を図る。

したがって、この電源装置によれば、デジタル回路からの出力信号のライン数は充電端子と放電端子の数に対応した数があればよいため、出力信号のライン数を多くすることなく数本程度に抑制して、駆動信号を生成することができる。

また、この電源装置では、デジタル回路の外部に、コンデンサ、第１充放電回路、第２充放電回路、反転増幅回路および駆動信号生成回路を設けるという簡単な回路構成でありながら、デジタル回路から第１充放電回路への高レベルまたは低レベルの電圧の周波数よりも高い周波数（ランプ信号の周波数と同じ周波数）で、かつデューティ比を無段階に変化させることが可能な状態で駆動信号を生成することができる。したがって、この電源装置によれば、駆動信号の周波数およびデューティ比の調整ステップ数に影響を受けることなく、デジタル回路の一部を構成する演算回路の動作クロックの周波数を、信号出力回路が生成する高レベルまたは低レベルの電圧の周期に間に合う最低限の周波数にまで低下させることができる。このため、高速な電子部品の使用を回避することができる。

また、この電源装置によれば、コンバータの出力電圧における低周波成分の変動については、演算回路を含むデジタル回路によって算出される制御指令値および差分値に基づいて安定化することができ、また、コンバータの出力電圧における高周波成分の変動については、瞬時に応答が可能なアナログ回路で構成される反転増幅回路からの出力信号に基づいて安定化することができるため、出力電圧に生じる急峻な変化についても高速に応答して短時間で安定化することができる。

本発明の電源装置では、コンバータの出力電圧における低周波成分を反映した変換回路からのデジタル値に基づいて、演算回路が一定周期で今回の制御指令値を算出し、前回の制御指令値との差分値を算出する。また、信号出力回路が、この差分値に基づいて、充放電端子から高レベルおよび低レベルのいずれかの電圧を出力すると共に制御端子から高レベルおよび低レベルのいずれかの電圧を出力し、かつ充放電端子および制御端子からの上記のいずれかの電圧の出力期間を調整して、第１充放電回路が、充放電端子が高レベルの電圧を出力しているときにオン状態の充放電用スイッチ素子を介してコンデンサを充電し、充放電端子が低レベルの電圧を出力しているときにオン状態の充放電用スイッチ素子を介してコンデンサを放電し、充放電用スイッチ素子がオフ状態のときにはコンデンサに対する充放電を停止する。また、反転増幅回路が、コンバータの出力電圧における高周波成分を増幅して出力し、第２充放電回路が、反転増幅回路からの出力信号の信号レベルに応じて上記のコンデンサを充放電する。また、駆動信号生成回路が、ランプ信号とコンデンサの両端間電圧との比較結果に基づいて、コンバータのスイッチ素子をオン・オフ動作させる駆動信号（ランプ信号と同じ周波数の信号）を生成することで、コンバータの出力電圧の安定化を図る。

したがって、この電源装置においても、デジタル回路からの出力信号のライン数は充放電端子と制御端子の数に対応した数があればよいため、出力信号のライン数を多くすることなく数本程度に抑制して、駆動信号を生成することができる。

また、この電源装置でも、デジタル回路の外部に、コンデンサ、第１充放電回路、第２充放電回路、反転増幅回路および駆動信号生成回路を設けるという簡単な回路構成でありながら、デジタル回路から第１充放電回路への高レベルまたは低レベルの電圧の周波数よりも高い周波数（ランプ信号の周波数と同じ周波数）で、かつデューティ比を無段階に変化させることが可能な状態で駆動信号を生成することができる。したがって、この電源装置においても、駆動信号の周波数およびデューティ比の調整ステップ数に影響を受けることなく、デジタル回路の一部を構成する演算回路の動作クロックの周波数を、信号出力回路が生成する高レベルまたは低レベルの電圧の周期に間に合う最低限の周波数にまで低下させることができる。このため、高速な電子部品の使用を回避することができる。

また、この電源装置においても、コンバータの出力電圧における低周波成分の変動については、演算回路を含むデジタル回路によって算出される制御指令値および差分値に基づいて安定化することができ、また、コンバータの出力電圧における高周波成分の変動については、瞬時に応答が可能なアナログ回路で構成される反転増幅回路からの出力信号に基づいて安定化することができるため、出力電圧に生じる急峻な変化についても高速に応答して短時間で安定化することができる。

本発明の電源装置では、コンバータの出力電圧における低周波成分を反映した変換回路からのデジタル値に基づいて、演算回路が一定周期で制御指令値を算出する。また、信号出力回路が、この制御指令値に基づいて決定されるデューティ比のパルス信号を出力する。また、反転増幅回路が、コンバータの出力電圧における高周波成分を増幅して出力する。また、ＲＣ積分回路がパルス信号を積分し、充放電回路が、反転増幅回路からの出力信号の信号レベルに応じてＲＣ積分回路のコンデンサを充放電する。また、駆動信号生成回路が、ランプ信号とＲＣ積分回路のコンデンサの両端間電圧との比較結果に基づいて、スイッチ素子をオン・オフ動作させる駆動信号（ランプ信号と同じ周波数の信号）を生成することで、コンバータの出力電圧の安定化を図る。

したがって、この電源装置によれば、デジタル回路からの出力信号のライン数はパルス信号の本数（１本）でよいため、出力信号のライン数を多くすることなく（最小限に抑制して）、駆動信号を生成することができる。

また、この電源装置では、デジタル回路の外部に、ＲＣ積分回路、充放電回路、反転増幅回路および駆動信号生成回路を設けるという簡単な回路構成でありながら、デジタル回路からＲＣ積分回路へのパルス信号の周波数よりも高い周波数（ランプ信号の周波数と同じ周波数）で、かつデューティ比を無段階に変化させることが可能な状態で駆動信号を生成することができる。したがって、この電源装置においても、駆動信号の周波数およびデューティ比の調整ステップ数に影響を受けることなく、デジタル回路の一部を構成する演算回路の動作クロックの周波数を、信号出力回路が生成するパルス信号の周期に間に合う最低限の周波数にまで低下させることができる。このため、高速な電子部品の使用を回避することができる。

また、この電源装置においても、コンバータの出力電圧における低周波成分の変動については、演算回路を含むデジタル回路によって算出される制御指令値に基づいて安定化することができ、また、コンバータの出力電圧における高周波成分の変動については、瞬時に応答が可能なアナログ回路で構成される反転増幅回路からの出力信号に基づいて安定化することができるため、出力電圧に生じる急峻な変化についても高速に応答して短時間で安定化することができる。

電源装置１の構成を示す構成図である。 ランプ信号生成回路５の回路図である。 反転増幅回路６の回路図である。 ＰＷＭ制御回路７の回路図である。 電源装置１の動作を説明するための各部の波形図である。 他のＰＷＭ制御回路７Ａの回路図である。 他のＰＷＭ制御回路７Ｂの回路図である。 他のＰＷＭ制御回路７Ｃの回路図である。 ＰＷＭ制御回路７Ｃを備えた構成の電源装置１の動作を説明するための各部の波形図である。 ＰＷＭ制御回路７おける充電端子ＰＨ０と放電端子ＰＬ０の各電圧レベルと、コンデンサＣ６の両端間電圧Ｖｃｈに対する充放電の態様を示す図である。 ＰＷＭ制御回路７Ａおける充電端子ＰＨ０，ＰＨ１と放電端子ＰＬ０，ＰＬ１の各電圧レベルと、コンデンサＣ６の両端間電圧Ｖｃｈに対する充放電の態様を示す図である。 ＰＷＭ制御回路７Ｂおける充電端子（充放電端子）ＰＨ０と放電端子（制御端子）ＰＬ０の各電圧レベルと、コンデンサＣ６の両端間電圧Ｖｃｈに対する充放電の態様を示す図である。

以下、電源装置の実施の形態について、添付図面を参照して説明する。

図１は、第一の実施形態の電源装置を示している。この実施形態の電源装置１は、出力電圧Ｖｏｕｔを一定に制御するように構成されている。具体的には、電源装置１は、制御対象となるコンバータ２、コンバータ２に対する電圧帰還ループを形成する電圧検出回路３、マイクロプロセッサ４、ランプ信号生成回路５、反転増幅回路６およびＰＷＭ制御回路７とにより構成されている。

コンバータ２は、入力端子＋Ｖｉ，−Ｖｉ間に印加される直流入力電圧Ｖｉｎ（以下、「入力電圧Ｖｉｎ」ともいう）を、直流出力電圧Ｖｏｕｔ（以下、「出力電圧Ｖｏｕｔ」ともいう）に変換して出力端子＋Ｖｏ，−Ｖｏに出力する機能を有し、出力端子＋Ｖｏ，−Ｖｏ間に接続される不図示の負荷に出力電圧Ｖｏｕｔを供給する。本例では、コンバータ２は、一例として、チョークコイルＬ１、スイッチ素子Ｑ１、ダイオードＤ１およびコンデンサＣ１を備えて昇圧チョッパ回路に構成されて、入力電圧Ｖｉｎをより高い出力電圧Ｖｏｕｔに変換して出力する。具体的には、入力端子＋Ｖｉ，−Ｖｉの両端間に、チョークコイルＬ１とスイッチ素子Ｑ１との直列回路が接続され、スイッチ素子Ｑ１の両端間に、ダイオードＤ１とコンデンサＣ１との直列回路が接続され、コンデンサＣ１の両端に出力端子＋Ｖｏ，−Ｖｏが接続されている。スイッチ素子Ｑ１は、一例としてＮチャネルのＭＯＳ型ＦＥＴで構成されているが、バイポーラトランジスタなどの別な制御端子付き半導体スイッチ素子を使用することもできる。

電圧検出回路３は、コンバータ２からの出力電圧Ｖｏｕｔを検出する回路であって、出力端子＋Ｖｏ，−Ｖｏ間に分圧用の抵抗Ｒ１，Ｒ２の直列回路を接続して構成されている。この場合、抵抗Ｒ１，Ｒ２の接続点には、出力電圧Ｖｏｕｔを分圧した電圧値のアナログ検出電圧Ｖｄが生成される。

デジタル回路に相当するマイクロプロセッサ４は、出力電圧Ｖｏｕｔを安定化させるための制御指令値をデジタル演算により算出する回路であって、Ａ／Ｄ変換回路（以下、「ＡＤＣ」ともいう）１１、基準電源１２、ＣＰＵ１４、ＰＷＭユニット１５、動作クロック生成回路１６およびクロック生成回路１７を内蔵して構成されている。

ＡＤＣ１１は、電圧検出回路３からのアナログ検出電圧Ｖｄをその電圧値を示す電圧データ（デジタル値）Ｄｖに変換する。また、ＡＤＣ１１は、クロック生成回路１７から出力される後述の３１．２５ｋＨｚのサンプリングクロックＳｓｐに同期して上記のアナログ−デジタル変換を実行する。この構成により、ＡＤＣ１１は、出力電圧Ｖｏｕｔにおける低周波成分（サンプリングクロックＳｓｐの周波数の１／２未満の周波数成分）の電圧値を示す電圧データＤｖを周期Ｔ１（１／３１．２５ｋＨｚ）でＣＰＵ１４に出力する。また、基準電源１２は、ＡＤＣ１１がアナログ検出電圧Ｖｄを電圧データＤｖに変換するときに使用する基準信号を基準電圧として生成する。

ＣＰＵ（中央演算ユニット）１４は、演算回路に相当して、ＡＤＣ１１から新たな電圧データＤｖを入力する都度、この電圧データＤｖに基づいてデジタルの制御指令値を算出する演算処理を実行する。また、ＣＰＵ１４は、この制御指令値の演算処理に続けて、前回算出した制御指令値と今回算出した制御指令値との差分値Ｄｄｉｆを算出する演算処理を周期Ｔ１で実行して、算出した差分値ＤｄｉｆをＰＷＭユニット１５に出力する。

ＰＷＭユニット１５は、信号出力回路に相当して、ＣＰＵ１４で算出された差分値Ｄｄｉｆに基づいて、１または２以上の充電端子から出力するＨ（高）レベルの電圧信号ＶＨ（本例では一例として、１つの充電端子ＰＨ０から出力するＨ（高）レベルの電圧信号ＶＨ０）、および１または２以上の放電端子から出力するＬ（低）レベルの電圧信号ＶＬ（本例では一例として、１つの放電端子ＰＬ０から出力するＬ（低）レベルの電圧信号ＶＬ０）を生成する。また、ＰＷＭユニット１５は、生成した電圧信号ＶＨ，ＶＬを後述するクロック信号Ｓ３（周波数が３１．２５ｋＨｚの信号）に同期してマイクロプロセッサ４の外部に配設されたＰＷＭ制御回路７に出力する。このようにして、ＰＷＭユニット１５は、周期Ｔ１（＝１／３１．２５ｋＨｚ）で上記の電圧信号ＶＨ，ＶＬを出力する構成のため、ＣＰＵ１４は、後述する８ＭＨｚの動作クロック信号Ｓｏｐの２５６クロック毎に（つまり、周期Ｔ１で）、新たな制御指令値および差分値Ｄｄｉｆを算出するように構成されている。なお、図示はしないが、ＰＷＭユニット１５に代えて、図示しない汎用Ｉ／Ｏポートを使用して、その出力端子を放電端子および充電端子とすると共に、ＣＰＵ１４が、算出した差分値Ｄｄｉｆに基づいて、放電端子および充電端子から出力する電圧信号ＶＨ，ＶＬについてもソフトウェア上で算出して、この算出した電圧信号ＶＨ，ＶＬを周期Ｔ１でＰＷＭ制御回路７に出力する構成を採用することもできる。

動作クロック生成回路１６は、ＣＰＵ１４を一定の周期で動作させるための動作クロック信号Ｓｏｐ（例えば８ＭＨｚのクロック信号）を出力する。また、クロック生成回路１７は、動作クロック生成回路１６からの動作クロック信号Ｓｏｐを分周して、サンプリングクロックＳｓｐ、クロック信号（同期クロック信号）Ｓ１および他のクロック信号Ｓ３を生成して、サンプリングクロックＳｓｐについてはＡＤＣ１１に出力し、クロック信号Ｓ１についてはマイクロプロセッサ４の外部に配設されたランプ信号生成回路５に出力し、またクロック信号Ｓ３についてはＰＷＭユニット１５に出力する。

なお、本例では、クロック生成回路１７は、一例として、８ＭＨｚの動作クロック信号Ｓｏｐを２５６分周して、３１．２５ｋＨｚのサンプリングクロックＳｓｐを生成し、動作クロック信号Ｓｏｐを１６分周して、５００ｋＨｚのクロック信号Ｓ１を生成し、動作クロック信号Ｓｏｐを２５６分周して、３１．２５ｋＨｚのクロック信号Ｓ３を生成する。この場合、クロック信号Ｓ１は、後述する駆動信号Ｓ５の周波数を決定するが、このクロック信号Ｓ１の周波数（５００ｋＨｚ）は、チョークコイルＬ１のサイズとスイッチ素子Ｑ１のスイッチングロスの双方を考慮して決定される。この場合、クロック信号Ｓ１の周波数を低くするとチョークコイルＬ１のサイズが大きくなり、周波数を高くすると、スイッチ素子Ｑ１のスイッチングロスが増加する。このため、チョークコイルＬ１のサイズを小さくしつつ、スイッチ素子Ｑ１のスイッチングロスの増加を抑制し得る周波数に決定される。

ランプ信号生成回路５は、ランプ信号生成回路に相当して、マイクロプロセッサ４から出力されるクロック信号Ｓ１に基づいて、クロック信号Ｓ１と同じ周波数の鋸波状のランプ信号Ｓ２を生成する。また、ランプ信号生成回路５は、生成したランプ信号Ｓ２をＰＷＭ制御回路７に出力する。

ランプ信号生成回路５は、図２に示すように、スイッチ素子Ｑ２、コンデンサＣ２，Ｃ３、ダイオードＤ２および抵抗Ｒ４，Ｒ５，Ｒ６によって構成されている。具体的には、クロック信号Ｓ１の入力端子２１にコンデンサＣ２の一端が接続され、コンデンサＣ２の他端にダイオードＤ２のカソードと抵抗Ｒ４の一端が接続され、抵抗Ｒ４の他端に抵抗Ｒ５の一端とＮＰＮ型トランジスタからなるスイッチ素子Ｑ２のベースが接続されている。また、図示しない内部電源からの動作電圧Ｖｃｃのラインに抵抗Ｒ６の一端が接続され、抵抗Ｒ６の他端にスイッチ素子Ｑ２のコレクタとコンデンサＣ３の一端が接続されている。そして、ダイオードＤ２のアノード、抵抗Ｒ５の他端、スイッチ素子Ｑ２のエミッタおよびコンデンサＣ３の他端が接地ラインＧに共通して接続され、抵抗Ｒ６とコンデンサＣ３の接続点であって、スイッチ素子Ｑ２のコレクタがランプ信号Ｓ２の出力端子２２に接続され、これにより、ランプ信号生成回路５が構成されている。

反転増幅回路６は、反転増幅回路に相当して、コンバータ２の出力電圧Ｖｏｕｔにおける高周波成分（少なくとも、サンプリングクロックＳｓｐの周波数の１／２以上の周波数成分）を増幅して電圧信号（出力信号）Ｓ４として出力する。

反転増幅回路６は、図３に示すように、スイッチ素子Ｑ３、コンデンサＣ４および抵抗Ｒ７，Ｒ８，Ｒ９，Ｒ１０によって構成されている。具体的には、出力電圧Ｖｏｕｔの入力端子２３にコンデンサＣ４の一端が接続されている。また、図示しない内部電源からの動作電圧Ｖｃｃのラインに抵抗Ｒ７，Ｒ９の各一端が接続されている。また、コンデンサＣ４の他端に、抵抗Ｒ７の他端、抵抗Ｒ８の一端、およびＮＰＮ型トランジスタからなるスイッチ素子Ｑ３のベースが接続されている。また、スイッチ素子Ｑ３のコレクタと抵抗Ｒ９の他端とが接続され、スイッチ素子Ｑ３のエミッタと抵抗Ｒ１０の一端とが接続されている。そして、抵抗Ｒ８，Ｒ１０の他端が接地ラインＧに共通して接続され、スイッチ素子Ｑ２のコレクタが電圧信号Ｓ４の出力端子２４に接続され、これにより、反転増幅回路６が構成されている。この構成により、出力電圧Ｖｏｕｔにおける高周波成分（図５において破線で示すように、出力電圧Ｖｏｕｔに重畳しているパルス状の信号成分）は、コンデンサＣ４を通過すると共に、抵抗Ｒ７，Ｒ８によって直流バイアスが付与されて、スイッチ素子Ｑ３のベースに入力される。そして、スイッチ素子Ｑ３は、リニア領域で動作することにより、この高周波成分を図５において破線で示すように電圧信号Ｓ４に反転増幅して、出力端子２４から出力する。

ＰＷＭ制御回路７は、図１に示すように、マイクロプロセッサ４の充電端子から出力されるＨレベルの電圧信号ＶＨ（本例では充電端子ＰＨ０から出力される電圧信号ＶＨ０）、放電端子から出力されるＬレベルの電圧信号ＶＬ（本例では放電端子ＰＬ０から出力される電圧信号ＶＬ０）、反転増幅回路６から出力される電圧信号Ｓ４、およびランプ信号生成回路５から出力されるランプ信号Ｓ２に基づいて、スイッチ素子Ｑ１に対する駆動信号Ｓ５をランプ信号Ｓ２と同じ周期で生成して、スイッチ素子Ｑ１の制御端子であるゲートに出力する。

ＰＷＭ制御回路７は、図４に示すように、１つのコンデンサＣ６、第１充放電回路３１、第２充放電回路３２および駆動信号生成回路３３を備えて構成されている。なお、図４では、ＰＷＭユニット１５が１つの放電端子ＰＬ０と、１つの充電端子ＰＨ０だけを備えた例におけるＰＷＭ制御回路７の回路構成を示している。

この場合、コンデンサＣ６の一端が、第１充放電回路３１、第２充放電回路３２および駆動信号生成回路３３に接続されると共に、コンデンサＣ６の他端が、接地ラインＧに接続されている。

また、第１充放電回路３１は、電圧信号ＶＨ０の入力端子２５（充電端子ＰＨ０に接続される端子）にアノードが接続されたダイオードＤ３と、一端がダイオードＤ３のカソードに接続されると共に他端がコンデンサＣ６の一端に接続された抵抗Ｒ１１と、電圧信号ＶＬ０の入力端子２６（放電端子ＰＬ０に接続される端子）にカソードが接続されたダイオードＤ４と、一端がダイオードＤ４のアノードに接続されると共に他端がコンデンサＣ６の一端に接続された抵抗Ｒ１２とを備えて構成されている。この構成により、第１充放電回路３１は、充電端子ＰＨ（本例では充電端子ＰＨ０）がＨ（高）レベルの電圧信号ＶＨ（本例では電圧信号ＶＨ０）を出力しているときには、ダイオードＤ３および抵抗Ｒ１１の直列回路で構成される充電側回路を介してコンデンサＣ６を充電し、放電端子ＰＬ（本例では放電端子ＰＬ０）がＬ（低）レベルの電圧信号ＶＬ（本例では電圧信号ＶＬ０）を出力しているときには、ダイオードＤ４および抵抗Ｒ１２の直列回路で構成される放電側回路を介してコンデンサＣ６を放電させる。

第２充放電回路３２は、電圧信号Ｓ４の入力端子２７（反転増幅回路６に接続される端子）に一端が接続されたコンデンサＣ５と、一端がコンデンサＣ５の他端に接続されると共に他端がコンデンサＣ６の一端に接続された抵抗Ｒ１３とを備えて構成されている。この構成により、第２充放電回路３２では、電圧信号Ｓ４が入力された際に、コンデンサＣ５が電圧信号Ｓ４における直流成分を除去して、電圧信号Ｓ４における交流成分の信号レベルに応じてコンデンサＣ６を充放電する。

駆動信号生成回路３３は、一例として１つのコンパレータで構成されて、非反転入力端子がコンデンサＣ６の一端に接続され、反転入力端子がランプ信号Ｓ２の入力端子２８に接続されている。この構成により、駆動信号生成回路３３は、ランプ信号Ｓ２と、コンデンサＣ６の両端間電圧（充電電圧）Ｖｃｈとを比較すると共に、その比較結果に基づいてスイッチ素子Ｑ１をオン・オフ動作させるＰＷＭ信号としての駆動信号Ｓ５を生成して出力する。本例では、駆動信号生成回路３３は、両端間電圧Ｖｃｈがランプ信号Ｓ２以上のときにスイッチ素子Ｑ１をオン状態に移行させ、両端間電圧Ｖｃｈがランプ信号Ｓ２未満のときにスイッチ素子Ｑ１をオフ状態に移行させるように、電圧レベルを図５に示すようにＨレベルとＬレベルとの間で変化させて、駆動信号Ｓ５を生成して出力端子２９から出力する。

次に、電源装置１の動作について、上記の各構成の作用と併せて説明する。この説明では、図５に示す各部のタイミングチャートを参照する。同図において、最上段の波形は出力電圧Ｖｏｕｔを示しており、以下、動作クロック信号Ｓｏｐ（８ＭＨｚ）、クロック信号Ｓ１（５００ｋＨｚ）、ランプ信号Ｓ２（５００ｋＨｚ）、ＣＰＵ１４で算出される制御指令値（算出の周期Ｔ１）、差分値Ｄｄｉｆ、クロック信号Ｓ３、放電端子ＰＬ０から出力される電圧信号ＶＬ０（出力周期Ｔ１）、充電端子ＰＨ０から出力される電圧信号ＶＨ０（出力周期Ｔ１）、反転増幅回路６から出力される電圧信号Ｓ４、コンデンサＣ６の両端間電圧Ｖｃｈ、および駆動信号Ｓ５（５００ｋＨｚ）を示している。

この電源装置１では、スイッチ素子Ｑ１が、ＰＷＭ制御回路７からスイッチ素子Ｑ１のゲートにパルス状の駆動信号Ｓ５が与えられた状態において、オン・オフ動作を繰り返す。スイッチ素子Ｑ１がオンしたときには、チョークコイルＬ１に入力電圧Ｖｉｎが印加されるため、ダイオードＤ１がオフ状態となり、平滑用のコンデンサＣ１の放電電圧が出力端子＋Ｖｏ，−Ｖｏから負荷に出力電圧Ｖｏｕｔとして供給される。一方、スイッチ素子Ｑ１がオフしたときには、入力電圧ＶｉｎにチョークコイルＬ１の逆起電圧が重畳されるため、ダイオードＤ１はオン状態となり、そのダイオードＤ１を介してコンデンサＣ１が充電されると共に、入力電圧Ｖｉｎよりも高い出力電圧Ｖｏｕｔが、出力端子＋Ｖｏ，−Ｖｏから負荷に供給される。

この際に、電圧検出回路３は、コンバータ２からの出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２で分圧して得たアナログ検出電圧Ｖｄを、マイクロプロセッサ４のＡＤＣ１１に出力する。この際に、ＡＤＣ１１は、基準電源１２からの基準電圧を利用して、アナログ検出電圧Ｖｄを電圧データＤｖにデジタル変換してＣＰＵ１４に出力する。

ＣＰＵ１４は、アナログ検出電圧Ｖｄの電圧値を示す電圧データＤｖ（電圧検出回路３で検出された出力電圧Ｖｏｕｔの電圧値を示すデータでもある）に基づいて、周期Ｔ１毎に制御指令値を算出する。この場合、ＣＰＵ１４は、図５に示すように、出力電圧Ｖｏｕｔが高くなると値が低くなり、逆に出力電圧Ｖｏｕｔが低くなると値が高くなるように制御指令値を算出する。また、ＣＰＵ１４は、一例として、最小値を０とし、最大値を２５５として（つまり、８ビットの分解能で）、制御指令値を算出する。この場合、算出された制御指令値は、差分値Ｄｄｉｆを算出するために記憶手段（図示せず）に一時的に記憶保持される。次に、ＣＰＵ１４は、前回の制御指令値を記憶手段から読み出して、今回の算出した制御指令値と前回の制御指令値との差分値Ｄｄｉｆ（＝今回の制御指令値−前回の制御指令値）を算出する。ＣＰＵ１４は、一定周期Ｔ１で算出する制御指令値に対して所定の制御遅延を有して、同じ周期Ｔ１でこの差分値Ｄｄｉｆを算出して、ＰＷＭユニット１５に出力する。

ＰＷＭユニット１５は、ＣＰＵ１４からの差分値Ｄｄｉｆに基づいて、充電端子ＰＨから電圧信号ＶＨを出力するか、または放電端子ＰＬから電圧信号ＶＬを出力するかを決定すると共に、電圧信号ＶＨ（または電圧信号ＶＬ）の出力期間を決定（調整）する。具体的には、ＰＷＭユニット１５は、差分値Ｄｄｉｆがプラス（正）のときには、放電端子ＰＬからの電圧信号ＶＬの出力を停止した状態（放電端子ＰＬからＨレベルの電圧が出力されている状態）を維持しつつ、充電端子ＰＨからＨレベルの電圧信号ＶＨを出力する。一方、ＰＷＭユニット１５は、差分値Ｄｄｉｆがマイナス（負）のときには、充電端子ＰＨからの電圧信号ＶＨの出力を停止した状態（充電端子ＰＨからＬレベルの電圧が出力されている状態）を維持しつつ、放電端子ＰＬからＬレベルの電圧信号ＶＬを出力する。また、ＰＷＭユニット１５は、差分値Ｄｄｉｆが０（零）のときには、放電端子ＰＬからの電圧信号ＶＬの出力を停止した状態と、充電端子ＰＨからの電圧信号ＶＨの出力を停止した状態とを維持する。

また、ＰＷＭユニット１５は、充電端子ＰＨからの電圧信号ＶＨの出力期間、および放電端子ＰＬからの電圧信号ＶＬの出力期間については、差分値Ｄｄｉｆの絶対値に応じて変更する。具体的には、ＰＷＭユニット１５は、差分値Ｄｄｉｆの絶対値が大きくなる程、出力期間を長くし、絶対値が小さくなる程、出力期間を短くする（例えば、出力期間を差分値Ｄｄｉｆの絶対値に比例した長さにする）。

また、ＰＷＭユニット１５は、図５に示すように、ＣＰＵ１４からの新たな差分値Ｄｄｉｆを入力する都度、この差分値Ｄｄｉｆに基づいて、上記のようにして、充電端子ＰＨから電圧信号ＶＨを出力するか、または放電端子ＰＬから電圧信号ＶＬを出力するかを決定すると共に、電圧信号ＶＨ（または電圧信号ＶＬ）の出力期間を決定し、クロック信号Ｓ３に同期して、電圧信号ＶＨ（または電圧信号ＶＬ）の出力を開始する。

図５に示す例では、ＣＰＵ１４が、電圧データＤｖに基づいて、「＋１０」、「＋５０」、「＋１２８」、「＋１８」、「＋４０」、「＋３０」、「＋３０」の各制御指令値をクロック信号Ｓ３と同じ周期Ｔ１で順に算出する。また、ＣＰＵ１４は、制御指令値の算出に続いて、前回の制御指令値との差分値Ｄｄｉｆを、「＋１０」、「＋４０」、「＋７８」、「−１１０」、「＋２２」、「−１０」、「０」のように、周期Ｔ１で順に算出してＰＷＭユニット１５に出力する。

ＰＷＭユニット１５は、この差分値Ｄｄｉｆに基づき、「＋１０」のときには、充電端子ＰＨから電圧信号ＶＨを出力することを決定すると共に、電圧信号ＶＨを絶対値「１０」に応じた出力期間だけ、クロック信号Ｓ３に同期して充電端子ＰＨから出力する。同様にして、ＰＷＭユニット１５は、「＋４０」のときには、電圧信号ＶＨを絶対値「４０」に応じた出力期間だけ、クロック信号Ｓ３に同期して充電端子ＰＨから出力し、「＋７８」のときには、電圧信号ＶＨを絶対値「７８」に応じた出力期間だけ、クロック信号Ｓ３に同期して充電端子ＰＨから出力し、「−１１０」のときには、放電端子ＰＬから電圧信号ＶＬを出力することを決定すると共に、電圧信号ＶＬを絶対値「１１０」に応じた出力期間だけ、クロック信号Ｓ３に同期して放電端子ＰＬから出力し、「＋２２」のときには、電圧信号ＶＨを絶対値「２２」に応じた出力期間だけ、クロック信号Ｓ３に同期して充電端子ＰＨから出力し、「−１０」のときには、電圧信号ＶＬを絶対値「１０」に応じた出力期間だけ、クロック信号Ｓ３に同期して放電端子ＰＬから出力し、「０」のときには、各電圧信号ＶＨ，ＶＬの出力を１周期Ｔ１だけ停止する。

ランプ信号生成回路５は、マイクロプロセッサ４からのクロック信号Ｓ１に基いて、図２で示したコンデンサＣ３に対する充放電動作を実行することにより、ランプ信号Ｓ２を生成する。具体的には、入力端子２１から入力されたクロック信号Ｓ１は、コンデンサＣ２の通過時に微分されて同図に示すようなトリガ信号に波形整形され、抵抗Ｒ４，Ｒ５で分圧された後に、スイッチ素子Ｑ２のベースに与えられる。スイッチ素子Ｑ２は、このトリガ信号の立ち上がり時（クロック信号Ｓ１の立ち上がり時）において短時間だけオン状態に移行し、クロック信号Ｓ１の１周期のうちの残りの多くの期間はオフ状態に移行している。このため、コンデンサＣ３は、スイッチ素子Ｑ２のオフ状態のときには、抵抗Ｒ６を通して動作電圧Ｖｃｃで充電されるため、その両端間電圧（充電電圧）は時間と共に上昇し、クロック信号Ｓ１の１周期における立ち上がり時に、短時間だけオン状態に移行したスイッチ素子Ｑ２によって放電される。このコンデンサＣ３に対する充放電動作が、クロック信号Ｓ１の１周期毎に行われるため、ランプ信号生成回路５は、図５に示すように、クロック信号Ｓ１に同期して、かつクロック信号Ｓ１と同一周期のランプ信号Ｓ２を生成して出力端子２２から出力する。したがって、クロック信号Ｓ１の周波数を変えることにより、ランプ信号Ｓ２の周波数を変えることが可能となっている。

反転増幅回路６は、上記したように、コンバータ２の出力電圧Ｖｏｕｔにおける高周波成分を反転増幅して電圧信号Ｓ４として出力する。このため、反転増幅回路６は、図５において破線で示すように、出力電圧Ｖｏｕｔに含まれる高周波成分が上昇したときには電圧値が下降（低下）し、逆に出力電圧Ｖｏｕｔに含まれる高周波成分が下降したときには電圧値が上昇するように電圧信号Ｓ４を出力する。

ＰＷＭ制御回路７では、第１充放電回路３１が、出力電圧Ｖｏｕｔの低下を検出したマイクロプロセッサ４が充電端子ＰＨ０からＨレベルの電圧信号ＶＨを出力したときには、この電圧信号ＶＨ０を入力端子２５を介して入力している期間だけ、ダイオードＤ３および抵抗１１を介してコンデンサＣ６を充電し、出力電圧Ｖｏｕｔの上昇を検出したマイクロプロセッサ４が放電端子ＰＬ０からＬレベルの電圧信号ＶＬを出力したときには、この電圧信号ＶＬ０を入力端子２６を介して入力している期間だけ、ダイオードＤ４および抵抗Ｒ１２を介してコンデンサＣ６を放電する。

これにより、コンデンサＣ６の両端間電圧Ｖｃｈは、図５に示すように、充電端子ＰＨ０から電圧信号ＶＨが出力されている期間（Ｈレベルの期間）には、コンデンサＣ６が抵抗Ｒ１１を介して充電されることによって直線的に上昇し、放電端子ＰＬ０から電圧信号ＶＬが出力されている期間（Ｌレベルの期間）には、コンデンサＣ６が抵抗Ｒ１２を介して放電されることによって直線的に下降（低下）する。それ以外の期間、つまり充電端子ＰＨ０から電圧信号ＶＨが出力されておらず、かつ放電端子ＰＬ０から電圧信号ＶＬが出力されていない期間（充電端子ＰＨ０の電圧がＬレベルで、かつ充電端子ＰＨ０の電圧がＨレベルの期間）には、コンデンサＣ６は充放電されずに、その両端間電圧Ｖｃｈが保持（ホールド）される。したがって、図１０に示すように、コンデンサＣ６の両端間電圧Ｖｃｈは、第１充放電回路３１によって、電圧信号ＶＨ，ＶＬの出力周期Ｔ１（クロック信号Ｓ３の周期）で、すなわち、制御指令値の算出周期で、この制御指令値に対応する電圧レベルに変更される。なお、同図は、図４に示すＰＷＭ制御回路７おける充電端子ＰＨ０と放電端子ＰＬ０の各電圧レベルと、コンデンサＣ６の両端間電圧Ｖｃｈに対する充放電の態様を示している。

また、ＰＷＭ制御回路７では、第１充放電回路３１とは独立して、第２充放電回路３２が、反転増幅回路６から出力されている電圧信号Ｓ４における交流成分の信号レベルに応じて、コンデンサＣ６を抵抗Ｒ１３を介して充放電する。この場合、反転増幅回路６は、図３に示すようにアナログ回路で構成されており、マイクロプロセッサ４による制御指令値の算出周期Ｔ１よりも極めて短い時間で、出力電圧Ｖｏｕｔにおける高周波成分を抽出して反転増幅する。したがって、反転増幅回路６は、出力電圧Ｖｏｕｔが上昇したときには電圧値が低下し、逆に出力電圧Ｖｏｕｔが低下したときには電圧値が上昇するように電圧信号Ｓ４を瞬時に出力する。この結果、コンデンサＣ６の両端間電圧Ｖｃｈは、図５において破線で示すように、出力電圧Ｖｏｕｔに生じる急激な変化（変動）に対しても第２充放電回路３２によって瞬時に対応して変更される。

また、ＰＷＭ制御回路７では、駆動信号生成回路３３が、コンパレータの反転入力端子に入力される一定周波数（５００ｋＨｚ）のランプ信号Ｓ２の電圧と、コンパレータの非反転入力端子に入力されるコンデンサＣ６の両端間電圧Ｖｃｈとを比較して、両端間電圧Ｖｃｈがランプ信号Ｓ２の電圧以上のときにＨレベルとなってスイッチ素子Ｑ１をオン状態に移行させ、両端間電圧Ｖｃｈがランプ信号Ｓ２未満のときにＬレベルとなってスイッチ素子Ｑ１をオフ状態に移行させる駆動信号Ｓ５を生成して出力端子２９から出力する。この場合、駆動信号Ｓ５は、ランプ信号Ｓ２と同一周波数（５００ｋＨｚ）のパルス信号であって、かつそのデューティ比が、両端間電圧Ｖｃｈが上昇したとき（つまり、出力電圧Ｖｏｕｔが低下したとき）には無段階で増加し、両端間電圧Ｖｃｈが下降したとき（つまり、出力電圧Ｖｏｕｔが上昇したとき）には無段階で減少するＰＷＭ信号となっている。このため、コンバータ２は、この駆動信号Ｓ５によってスイッチ素子Ｑ１がオン・オフ駆動されることにより、出力電圧Ｖｏｕｔを一定値に制御する。

このように、この電源装置１では、ＣＰＵ１４が、コンバータ２の出力電圧Ｖｏｕｔにおける低周波成分を示すＡＤＣ１１からの電圧データＤｖに基づいて、一定周期Ｔ１で今回の制御指令値を算出すると共に、前回の制御指令値との差分値Ｄｄｉｆを算出する。また、ＰＷＭユニット１５が、この差分値Ｄｄｉｆに基づいて、充電端子ＰＨ０から電圧信号ＶＨを出力するのか、または放電端子ＰＬ０から電圧信号ＶＬを出力するのかを決定すると共に、各電圧信号ＶＨ，ＶＬの出力期間を決定して、各電圧信号ＶＨ，ＶＬのいずれかを出力する。また、反転増幅回路６が、出力電圧Ｖｏｕｔにおける高周波成分を反転増幅して電圧信号Ｓ４として出力する。また、ＰＷＭ制御回路７では、第１充放電回路３１が電圧信号ＶＨの入力時にコンデンサＣ６を充電し、かつ電圧信号ＶＬの入力時にコンデンサＣ６を放電し、第２充放電回路３２が電圧信号Ｓ４の信号レベルに応じてコンデンサＣ６を充放電し、駆動信号生成回路３３が、ランプ信号Ｓ２とコンデンサＣ６の両端間電圧Ｖｃｈとを比較して、その比較結果に基づいてコンバータ２のスイッチ素子Ｑ１用の駆動信号Ｓ５（ランプ信号Ｓ２と同じ周波数であって、デューティ比が無段階に変化するＰＷＭ信号）を生成して出力する。

したがって、この電源装置１によれば、マイクロプロセッサ４のＰＷＭユニット１５からＰＷＭ制御回路７への出力信号としての各電圧信号ＶＨ０，ＶＬ０のライン数は充電端子ＰＨ０と放電端子ＰＬ０放電端子の数に対応した数があればよいため、この各電圧信号ＶＨ０，ＶＬ０の数（ライン数）を多くすることなく数本程度に抑制して、上記の駆動信号Ｓ５を生成することができる。

また、この電源装置１によれば、デジタル回路としてのマイクロプロセッサ４の外部に、上記のような第１充放電回路３１、第２充放電回路３２および駆動信号生成回路３３を含む簡単な構成のＰＷＭ制御回路７を追加するだけの簡単な構成でありながら、マイクロプロセッサ４からＰＷＭ制御回路７への出力信号として電圧信号ＶＨ０，ＶＬ０の周波数よりも高い周波数（ランプ信号Ｓ２の周波数と同じ周波数）で、かつデューティ比を無段階に変化させることが可能な状態で駆動信号Ｓ５を生成することができる。したがって、この電源装置１によれば、駆動信号Ｓ５の周波数およびデューティ比の調整ステップ数に影響を受けることなく、デジタル回路の一部を構成するＣＰＵ１４の動作周波数を、ＰＷＭユニット１５が生成する各電圧信号ＶＨ，ＶＬの周期Ｔ１（＝１／３１．２５ｋＨｚ）に間に合う最低限の周波数（本例では一例として８ＭＨｚ）にまで低下させることができる。この結果、高速な電子部品の使用を回避することができる。

この場合、例えば、スイッチ素子Ｑ１への駆動信号Ｓ５のデューティ比をデジタル制御によって直接制御するように構成したときには、一例として、５００ｋＨｚの周波数の駆動信号Ｓ５のデューティ比の調整ステップ数を２５６としたときには、デジタル回路を１２８ＭＨｚの周波数で作動させる必要が生じる。これに対して、この電源装置１では、この１２８ＭＨｚよりも十分に低速な周波数（８ＭＨｚ）でデジタル回路を動作させることができ、このため、高速な電子部品の使用を回避することができる。

また、この電源装置１によれば、コンバータ２の出力電圧Ｖｏｕｔにおける低周波成分の変動については、ＣＰＵ１４を含むデジタル回路としてのマイクロプロセッサ４によって算出される制御指令値および差分値Ｄｄｉｆに基づいて安定化することができ、また、出力電圧Ｖｏｕｔにおける高周波成分の変動については、瞬時に応答が可能なアナログ回路で構成される反転増幅回路６から出力される電圧信号Ｓ４に基づいて安定化することができるため、出力電圧Ｖｏｕｔに生じる急峻な変化についても高速に応答して短時間で安定化することができる。

なお、上記の電源装置１では、マイクロプロセッサ４からＰＷＭ制御回路７への出力信号として、２つの電圧信号ＶＨ０，ＶＬ０を生成する構成を採用しているが、この電圧信号ＶＨ，ＶＬの数については、１つずつにする構成に限定されず、許容可能な範囲内で増やすこともできる。例えば、図６に示すＰＷＭ制御回路７Ａのように、各電圧信号ＶＨ，ＶＬの数をそれぞれ、電圧信号ＶＨ０，ＶＨ１の２つに増やすと共に、電圧信号ＶＬ０，ＶＬ１の２つに増やすこともできる。

このＰＷＭ制御回路７Ａでは、第１充放電回路３１Ａは、第１充放電回路３１Ａ、第２充放電回路３２、コンデンサＣ６および駆動信号生成回路３３を備えている。なお、上記のＰＷＭ制御回路７と同一の構成については、同一の符号を付して重複する説明を省略する。この場合、第１充放電回路３１Ａは、上記の第１充放電回路３１の構成（ダイオードＤ３および抵抗Ｒ１１の充電側回路と、ダイオードＤ４および抵抗Ｒ１２の放電側回路とを有する構成）に加えて、ダイオードＤ３ａおよび抵抗Ｒ１１ａの直列回路で構成されて、入力端子２５ａから入力されるＨレベルの電圧信号ＶＨ１の入力時にコンデンサＣ６を充電する他の充電側回路と、ダイオードＤ４ａおよび抵抗Ｒ１２ａの直列回路で構成されて、入力端子２６ａから入力されるＬレベルの電圧信号ＶＬ１の入力時にコンデンサＣ６を放電する他の放電側回路とを有している。また、抵抗Ｒ１１と抵抗Ｒ１１ａの各抵抗値は異なる値（例えば、抵抗Ｒ１１の抵抗値＞抵抗Ｒ１１ａの抵抗値）に規定されると共に、抵抗Ｒ１２と抵抗Ｒ１２ａの各抵抗値は異なる値（例えば、抵抗Ｒ１２の抵抗値＞抵抗Ｒ１２ａの抵抗値）に規定されている。

また、このＰＷＭ制御回路７Ａを備える電源装置１では、このＰＷＭ制御回路７Ａの構成（電圧信号ＶＨ０，ＶＨ１、および電圧信号ＶＬ０，ＶＬ１を入力する構成）に対応して、図１において破線で示すように、ＰＷＭユニット１５は、放電端子ＰＨ０，ＰＬ０に加えて充電端子ＰＨ１，ＰＬ１を備え、この充電端子ＰＨ１から電圧信号ＶＨ１を出力し、充電端子ＰＬ１から電圧信号ＶＬ１を出力するように構成されている。

以上の構成により、ＰＷＭユニット１５が、２つの放電端子ＰＬ０，ＰＬ１からの電圧信号ＶＬ０，ＶＬ１の出力を停止した状態（Ｈレベルに維持した状態）において、２つの充電端子ＰＨ０，ＰＨ１から電圧信号ＶＨ０，ＶＨ１を同時に出力したときには、ＰＷＭ制御回路７Ａにおいて第１充放電回路３１ＡがコンデンサＣ６を最も急速に充電する。このため、コンデンサＣ６の両端間電圧Ｖｃｈは、図１１に示すように、最も急速に上昇する（上昇３）。また、ＰＷＭユニット１５が充電端子ＰＨ１から電圧信号ＶＨ１のみを出力したときには、ＰＷＭ制御回路７Ａにおいて第１充放電回路３１ＡがコンデンサＣ６を抵抗値の小さい抵抗Ｒ１１ａを介して次に急速に充電する。このため、コンデンサＣ６の両端間電圧Ｖｃｈは、次に急速に上昇する（上昇２）。また、ＰＷＭユニット１５が充電端子ＰＨ０から電圧信号ＶＨ０のみを出力したときには、ＰＷＭ制御回路７Ａにおいて第１充放電回路３１ＡがコンデンサＣ６を抵抗値の大きな抵抗Ｒ１１を介してその次に急速に充電する。このため、コンデンサＣ６の両端間電圧Ｖｃｈは、その次に急速に上昇する（上昇１）。なお、同図は、ＰＷＭ制御回路７Ａにおける充電端子ＰＨ０，ＰＨ１と放電端子ＰＬ０，ＰＬ１の各電圧レベルと、コンデンサＣ６の両端間電圧Ｖｃｈに対する充放電の態様を示している。

一方、ＰＷＭユニット１５が、２つの充電端子ＰＨ０，ＰＨ１からの電圧信号ＶＨ０，ＶＨ１の出力を停止した状態（Ｌレベルに維持した状態）において、２つの放電端子ＰＬ０，ＰＬ１から電圧信号ＶＬ０，ＶＬ１を同時に出力したときには、ＰＷＭ制御回路７Ａにおいて第１充放電回路３１ＡがコンデンサＣ６を最も急速に放電する。このため、コンデンサＣ６の両端間電圧Ｖｃｈは、最も急速に下降（低下）する（下降３）。また、ＰＷＭユニット１５が放電端子ＰＬ１から電圧信号ＶＬ１のみを出力したときには、ＰＷＭ制御回路７Ａにおいて第１充放電回路３１ＡがコンデンサＣ６を抵抗値の小さい抵抗Ｒ１２ａを介して次に急速に放電する。このため、コンデンサＣ６の両端間電圧Ｖｃｈは、次に急速に下降する（下降２）。また、ＰＷＭユニット１５が放電端子ＰＬ０から電圧信号ＶＬ０のみを出力したときには、ＰＷＭ制御回路７Ａにおいて第１充放電回路３１ＡがコンデンサＣ６を抵抗値の大きな抵抗Ｒ１２を介してその次に急速に放電する。このため、コンデンサＣ６の両端間電圧Ｖｃｈは、その次に急速に下降する（下降１）。

したがって、このＰＷＭ制御回路７Ａを採用する構成によれば、第２充放電回路３２が反転増幅回路６から出力される電圧信号Ｓ４に基づいてコンデンサＣ６の両端間電圧Ｖｃｈを制御することで、出力電圧Ｖｏｕｔに生じる急峻な変化に対して高速に応答可能としつつ、マイクロプロセッサ４がコンデンサＣ６の両端間電圧Ｖｃｈの上昇時の勾配や下降時の勾配をより細かく制御することができるため、ＰＷＭ制御回路７が、この両端間電圧Ｖｃｈに基づいて生成する駆動信号Ｓ５のデューティ比（つまり、コンバータ２におけるスイッチ素子Ｑ１のオン期間）をよりスムーズに変更することができる。

また、図１に示す電源装置１の構成において、上記のＰＷＭ制御回路７，７Ａに代えて、図７に示す構成のＰＷＭ制御回路７Ｂを使用することもできる。このＰＷＭ制御回路７Ｂは、第１充放電回路３１Ｂ、第２充放電回路３２、コンデンサＣ６および駆動信号生成回路３３を備えている。なお、上記のＰＷＭ制御回路７と同一の構成については、同一の符号を付して重複する説明を省略する。この場合、第１充放電回路３１Ｂは、１つの充放電用スイッチ素子Ｑ４と１つの抵抗Ｒ１４の直列回路を有して、コンデンサＣ６を充電・放電可能に構成されている。本例では一例として、充放電用スイッチ素子Ｑ４は、ボディダイオードを有するｎチャネルのＭＯＳ型電界効果トランジスタで構成されている。この場合、充放電用スイッチ素子Ｑ４は、そのドレイン端子が抵抗Ｒ１４を介してコンデンサＣ６の一端に接続され、ソース端子が入力端子２５に接続され、ゲート端子が入力端子２６に接続されている。なお、スイッチ素子Ｑ１は、図示はしないが、ｐチャネルのＭＯＳ型電界効果トランジスタや、バイポーラ型トランジスタを使用して構成することもできる。

このＰＷＭ制御回路７Ｂを採用する電源装置１では、ＰＷＭユニット１５は、差分値Ｄｄｉｆの極性が正のときには、差分値Ｄｄｉｆの絶対値の大きさに応じた期間（周期Ｔ１未満の期間）だけ、充電端子ＰＨ０（この例では、充放電端子として機能する）から高レベルの電圧で充放電電圧信号ＶＸを出力すると共に、放電端子ＰＬ０（この例では、制御端子として機能する）から高レベルの電圧で制御電圧信号ＶＳを出力する。これにより、コンデンサＣ６は、オン状態の充放電用スイッチ素子Ｑ４および抵抗Ｒ１４を介して、この高レベルの充放電電圧信号ＶＸで充電される。このため、図１２に示すように、コンデンサＣ６の両端間電圧Ｖｃｈは上昇する。この場合、同図に示すように、充放電用スイッチ素子Ｑ４をオン状態に移行させずにボディダイオードを介してコンデンサＣ６を充電することができる。しかしながら、ボディダイオードでの損失を考慮したときには、充放電用スイッチ素子Ｑ４をオン状態に移行させるのが好ましい。

また、ＰＷＭユニット１５は、差分値Ｄｄｉｆの極性が負のときには、充放電端子としての充電端子ＰＨ０から低レベルの電圧で充放電電圧信号ＶＸを出力している状態で、差分値Ｄｄｉｆの絶対値の大きさに応じた期間だけ制御端子としての放電端子ＰＬ０から高レベルの電圧で制御電圧信号ＶＳを出力する。これにより、コンデンサＣ６は、抵抗Ｒ１４およびオン状態の充放電用スイッチ素子Ｑ４を介して放電される。このため、コンデンサＣ６の両端間電圧Ｖｃｈは下降する。また、制御端子としての放電端子ＰＬ０から出力する高レベルの電圧の出力期間（つまり、充放電用スイッチ素子Ｑ４がオン期間）は、差分値Ｄｄｉｆの絶対値が大きくなるほど長くし、差分値の絶対値が小さくなるほど短くする。なお、算出した差分値がゼロのときには、ＰＷＭユニット１５は、充放電端子としての充電端子ＰＨ０から低レベルの電圧で充放電電圧信号ＶＸを出力し、制御端子としての放電端子ＰＬ０から低レベルの電圧で制御電圧信号ＶＳを出力する。この場合、充放電用スイッチ素子Ｑ４およびそのボディダイオードがオフ状態になるため、コンデンサＣ６に対する充放電は停止される（つまり、コンデンサＣ６の両端間電圧Ｖｃｈはホールドされる）。

したがって、このＰＷＭ制御回路７Ｂを採用する電源装置１においても、ＰＷＭ制御回路７を採用する構成の電源装置１と同様の効果を奏することができる。なお、図示はしないが、充放電用スイッチ素子Ｑ４と抵抗Ｒ１４の直列回路に加えて、この直列回路と同様の構成の複数の直列回路を、各直列回路の抵抗の抵抗値を変えてそれぞれコンデンサＣ６に接続する構成を採用することもでき、この構成によれば、図６に示すＰＷＭ制御回路７Ａと同様にして、マイクロプロセッサ４がコンデンサＣ６の両端間電圧Ｖｃｈの上昇時の勾配や下降時の勾配をより細かく制御することができる。

また、図１に示す電源装置１の構成において、上記のＰＷＭ制御回路７，７Ａ，７Ｂに代えて、図８に示す構成のＰＷＭ制御回路７Ｃを使用することもできる。このＰＷＭ制御回路７Ｃを使用する電源装置１では、マイクロプロセッサ４は、ＡＤＣ１１、基準電源１２、ＣＰＵ１４Ａ、ＰＷＭユニット１５Ａ、動作クロック生成回路１６およびクロック生成回路１７を内蔵して構成される。なお、電源装置１と同一の構成については同一の符号を付して重複する説明を省略する。

ＣＰＵ１４Ａは、演算回路に相当して、上記したＣＰＵ１４と同様にして、新たな電圧データＤｖをＡＤＣ１１から周期Ｔ１で入力する都度、この電圧データＤｖに基づいてデジタルの制御指令値Ｄｅｖを新たに算出する演算処理を実行する。一方、ＣＰＵ１４Ａは、上記のＣＰＵ１４とは異なり、差分値Ｄｄｉｆの演算処理は実行せずに、新たな制御指令値Ｄｅｖを算出する都度（つまり、周期Ｔ１で）、この制御指令値ＤｅｖをＰＷＭユニット１５Ａに出力する。

ＰＷＭユニット１５Ａは、信号出力回路に相当して、ＣＰＵ１４Ａから新たな制御指令値Ｄｅｖを入力する都度、この制御指令値Ｄｅｖに基づいて、ＰＷＭ制御回路７Ｃに出力する電圧信号ＶＨ０のデューティ比を算出する演算処理を実行する。また、ＰＷＭユニット１５Ａは、算出したデューティ比で電圧信号ＶＨ０をクロック信号Ｓ３に同期して生成すると共に、充電端子ＰＨ０を介してＰＷＭ制御回路７Ｃに出力する。本例では、ＰＷＭユニット１５Ａは、一例として、制御指令値Ｄｅｖの値（本例では、上記したように０から２５５までの値）に比例したデューティ比で、電圧信号ＶＨ０をクロック信号Ｓ３に同期して生成する。これにより、ＰＷＭユニット１５Ａは、図９に示すように、デューティ比を０／２５６〜２５５／２５６の範囲内で、制御指令値Ｄｅｖが大きくなるほど大きくし、小さくなるほど小さくしつつ、周波数が３１．２５ｋＨｚ（周期Ｔ１）のパルス信号である１つの電圧信号ＶＨ０を生成して、ＰＷＭ制御回路７Ｃに出力する。

ＰＷＭ制御回路７Ｃは、図８に示すように、第１充放電回路３１Ｃ、第２充放電回路３２、コンデンサＣ６および駆動信号生成回路３３を備えている。なお、上記のＰＷＭ制御回路７と同一の構成については、同一の符号を付して重複する説明を省略する。この場合、第１充放電回路３１Ｃは、一端が入力端子２５に接続され、かつ他端がコンデンサＣ６の一端に接続された抵抗（本例では１つの抵抗Ｒ１５）を有して、コンデンサＣ６を充電・放電可能に構成されている。また、抵抗Ｒ１５で構成された第１充放電回路３１Ｃは、コンデンサＣ６と相俟って、入力端子２５から入力される電圧信号ＶＨ０に対してＲＣ積分回路として機能する。このため、図９に示すように、第１充放電回路３１Ｃによって充放電されるコンデンサＣ６（ＲＣ積分回路のコンデンサ）の両端間電圧Ｖｃｈは、電圧信号ＶＨ０のＨレベルの期間中は充電されて上昇し、電圧信号ＶＨ０のＬレベルの期間中は放電されて下降する。

また、コンデンサＣ６は、ＰＷＭ制御回路７と同様にして、第２充放電回路（充放電回路）３２によっても充放電される。また、駆動信号生成回路３３は、ＰＷＭ制御回路７と同様にして、ランプ信号Ｓ２と両端間電圧Ｖｃｈとを比較して、スイッチ素子Ｑ１用の駆動信号Ｓ５（デューティ比が無段階に変化するＰＷＭ信号）を生成して出力端子２９から出力する。

したがって、このＰＷＭ制御回路７Ｃを採用する電源装置１においても、ＰＷＭ制御回路７を採用する構成の電源装置１と同様の効果を奏することができる。

また、上記した各構成での電源装置１は、出力端子＋Ｖｏ，−Ｖｏ間に負荷として、１または複数の発光素子（不図示）が接続された発光素子駆動装置に適用することができる。

以上、種々の実施の形態について説明したが、本発明は、これらの実施の形態にのみ限定されるものではない。例えば、コンバータ２として、上記の昇圧チョッパ回路に代えて、公知の種々の回路構成のコンバータを使用することができる。

１ 電源装置
２ コンバータ
３ 電圧検出回路
６ 反転増幅回路
７，７Ａ，７Ｂ，７Ｃ ＰＷＭ制御回路
１１ ＡＤＣ
１４，１４Ａ ＣＰＵ
１５，１５Ａ ＰＷＭユニット
Ｄｖ 電圧データ
Ｑ１ スイッチ素子
Ｓ５ 駆動信号
Ｖ０ｕｔ 出力電圧

Claims (3)

1. スイッチ素子のオン・オフ動作により電力を供給するコンバータと、
   制御指令値をデジタル演算により算出して、前記コンバータを制御するデジタル回路とを備えた電源装置であって、
   前記コンバータの出力電圧における高周波成分を増幅して出力する反転増幅回路と、
   前記コンバータの出力電圧を検出する電圧検出回路と、
   前記電圧検出回路により検出された前記出力電圧における低周波成分の電圧値をデジタル値に変換すると共に前記デジタル回路の一部を構成するＡ／Ｄ変換回路と、
   前記Ａ／Ｄ変換回路からのデジタル値に基づいて前記制御指令値を算出する演算、および前回の制御指令値と今回の制御指令値との差分値を算出する演算を行うと共に前記デジタル回路の一部を構成する演算回路と、
   前記演算回路で算出された前記差分値に基づいて、１つ以上の充電端子からの高レベルの電圧の出力、および１つ以上の放電端子からの低レベルの電圧の出力のいずれかを実行し、かつ当該電圧の出力期間を調整すると共に前記デジタル回路の一部を構成する信号出力回路と、
   コンデンサと、
   前記充電端子が高レベルの電圧を出力しているときに前記コンデンサを充電し、前記放電端子が低レベルの電圧を出力しているときに前記コンデンサを放電する第１充放電回路と、
   前記反転増幅回路からの出力信号の信号レベルに応じて前記コンデンサを充放電する第２充放電回路と、
   前記演算回路に与えられる動作クロックに基づいて生成されたクロック信号に同期したランプ信号を出力するランプ信号生成回路と、
   前記ランプ信号と前記コンデンサの両端間電圧との比較結果に基づいて、前記スイッチ素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路とを備えたことを特徴とする電源装置。
2. スイッチ素子のオン・オフ動作により電力を供給するコンバータと、
   制御指令値をデジタル演算により算出して、前記コンバータを制御するデジタル回路とを備えた電源装置であって、
   前記コンバータの出力電圧における高周波成分を増幅して出力する反転増幅回路と、
   前記コンバータの出力電圧を検出する電圧検出回路と、
   前記電圧検出回路により検出された前記出力電圧における低周波成分の電圧値をデジタル値に変換すると共に前記デジタル回路の一部を構成するＡ／Ｄ変換回路と、
   前記Ａ／Ｄ変換回路からのデジタル値に基づいて前記制御指令値を算出する演算、および前回の制御指令値と今回の制御指令値との差分値を算出する演算を行うと共に前記デジタル回路の一部を構成する演算回路と、
   前記演算回路で算出された前記差分値に基づいて、１つ以上の充放電端子から高レベルおよび低レベルのいずれかの電圧を出力すると共に１つ以上の制御端子から高レベルおよび低レベルのいずれかの電圧を出力し、かつ前記充放電端子および前記制御端子からの前記いずれかの電圧の出力期間を調整すると共に前記デジタル回路の一部を構成する信号出力回路と、
   コンデンサと、
   前記充放電端子と前記コンデンサとの間のラインに挿入接続され、前記制御端子の電圧レベルに応じてオン・オフする充放電用スイッチ素子を備え、前記充放電端子が高レベルの電圧を出力しているときにオン状態の前記充放電用スイッチ素子を介して前記コンデンサを充電し、前記充放電端子が低レベルの電圧を出力しているときにオン状態の前記充放電用スイッチ素子を介して前記コンデンサを放電し、前記充放電用スイッチ素子がオフ状態のときには前記コンデンサに対する充放電を停止する第１充放電回路と、
   前記反転増幅回路からの出力信号の信号レベルに応じて前記コンデンサを充放電する第２充放電回路と、
   前記演算回路に与えられる動作クロックに基づいて生成されたクロック信号に同期したランプ信号を出力するランプ信号生成回路と、
   前記ランプ信号と前記コンデンサの両端間電圧との比較結果に基づいて、前記コンバータの前記スイッチ素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路とを備えたことを特徴とする電源装置。
3. スイッチ素子のオン・オフ動作により電力を供給するコンバータと、
   制御指令値をデジタル演算により算出して、前記コンバータを制御するデジタル回路とを備えた電源装置であって、
   前記コンバータの出力電圧における高周波成分を増幅して出力する反転増幅回路と、
   前記コンバータの出力電圧を検出する電圧検出回路と、
   前記電圧検出回路により検出された前記出力電圧における低周波成分の電圧値をデジタル値に変換すると共に前記デジタル回路の一部を構成するＡ／Ｄ変換回路と、
   前記Ａ／Ｄ変換回路からのデジタル値に基づいて前記制御指令値を算出すると共に前記デジタル回路の一部を構成する演算回路と、
   前記演算回路で算出された前記制御指令値に基づいて決定されるデューティ比のパルス信号を出力すると共に前記デジタル回路の一部を構成する信号出力回路と、
   前記演算回路に与えられる動作クロックに基づいて生成されたクロック信号に同期したランプ信号を出力するランプ信号生成回路と、
   前記パルス信号を積分するＲＣ積分回路と、
   前記反転増幅回路からの出力信号の信号レベルに応じて前記ＲＣ積分回路のコンデンサを充放電する充放電回路と、
   前記ランプ信号と前記コンデンサの両端間電圧との比較結果に基づいて、前記スイッチ素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路とを備えたことを特徴とする電源装置。

Images