[go: up one dir, main page]

JP2014064391A - Switching power supply device - Google Patents

Switching power supply device Download PDF

Info

Publication number
JP2014064391A
JP2014064391A JP2012208092A JP2012208092A JP2014064391A JP 2014064391 A JP2014064391 A JP 2014064391A JP 2012208092 A JP2012208092 A JP 2012208092A JP 2012208092 A JP2012208092 A JP 2012208092A JP 2014064391 A JP2014064391 A JP 2014064391A
Authority
JP
Japan
Prior art keywords
circuit
voltage
power supply
terminal
electrolytic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012208092A
Other languages
Japanese (ja)
Other versions
JP6155586B2 (en
Inventor
Kengo Koike
憲吾 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2012208092A priority Critical patent/JP6155586B2/en
Priority to CN201310421540.2A priority patent/CN103683949B/en
Publication of JP2014064391A publication Critical patent/JP2014064391A/en
Application granted granted Critical
Publication of JP6155586B2 publication Critical patent/JP6155586B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】通常動作時の消費電力を増加させることなく、交流電源の整流後の平滑に用いられる電解コンデンサの再起電圧を放電させることができるスイッチング電源装置を提供する。
【解決手段】交流電圧を整流する整流回路と、整流回路で整流した交流電圧を平滑する電解コンデンサと、電解コンデンサによって平滑された電圧が印加されるトランスと、トランスTに接続されたスイッチング素子と、スイッチング素子をオンオフ動作させる制御回路Z1とを備え、制御回路Z1は、スイッチング素子の動作が開始されるまでの起動時に電解コンデンサの電圧を制御回路Z1のVcc端子に供給する起動回路Z10と、Vcc端子に接続され、交流電源が切断された後に生じる電解コンデンサの再起電圧を起動回路Z10経由で放電する放電回路Z14とを具備している。
【選択図】図2
There is provided a switching power supply device capable of discharging a regenerated voltage of an electrolytic capacitor used for smoothing after rectification of an AC power supply without increasing power consumption during normal operation.
A rectifier circuit for rectifying an AC voltage, an electrolytic capacitor for smoothing the AC voltage rectified by the rectifier circuit, a transformer to which a voltage smoothed by the electrolytic capacitor is applied, and a switching element connected to the transformer T A control circuit Z1 for turning on and off the switching element. The control circuit Z1 supplies a voltage of the electrolytic capacitor to the Vcc terminal of the control circuit Z1 at the time of startup until the operation of the switching element is started. A discharge circuit Z14 is connected to the Vcc terminal and discharges the reactivation voltage of the electrolytic capacitor generated after the AC power supply is cut off via the starting circuit Z10.
[Selection] Figure 2

Description

本発明は、スイッチング動作によって出力電圧制御を行うスイッチング電源装置に関する。   The present invention relates to a switching power supply apparatus that performs output voltage control by a switching operation.

スイッチング電源装置において、交流電源の整流平滑等に用いられる電解コンデンサは、充電された電圧を放電した後に、端子間をハイインピーダンスで放置すると、端子間電圧が徐々に戻る再起現象が生じる(特許文献1参照)。例えばLCD−TV等でACコンセントを抜くと、電解コンデンサの電圧が放電されて動作が停止されるが、その後、再起現象によって、ACコンセントを抜いているにも関わらず、電解コンデンサに再起電圧が生じる。すると、この再起電圧により、電源が一瞬だけ動作し、すぐにオフする場合がある。これにより、電源ON用のLEDが一瞬ついたり、トランスが音鳴りしたりする。また、2次側マイコンが誤動作する場合もあり、ユーザに誤解を与えてしまう。   In a switching power supply device, an electrolytic capacitor used for rectifying and smoothing an AC power supply has a reoccurrence phenomenon in which the voltage between the terminals gradually returns when the charged voltage is discharged and the terminals are left with high impedance (Patent Literature). 1). For example, when the AC outlet is disconnected with an LCD-TV or the like, the voltage of the electrolytic capacitor is discharged and the operation is stopped. However, due to the reactivation phenomenon, the reactivation voltage is applied to the electrolytic capacitor even though the AC outlet is unplugged. Arise. Then, the re-start voltage may cause the power supply to operate for a moment and turn off immediately. As a result, the LED for turning on the power is turned on for a moment, or the transformer sounds. In addition, the secondary side microcomputer may malfunction, giving a misunderstanding to the user.

そこで従来では、図4に示すように、整流回路DBとで交流電源ACの整流平滑回路を構成する電解コンデンサC1の端子間に高抵抗R20を接続して、電解コンデンサC1に生じる再起電圧を放電させていた。また、制御回路Z20に電源電圧を供給する電解コンデンサC3の端子間に高抵抗を接続することも行われていた。   Therefore, conventionally, as shown in FIG. 4, a high resistance R20 is connected between the terminals of the electrolytic capacitor C1 constituting the rectifying and smoothing circuit of the AC power supply AC with the rectifying circuit DB, and the regenerated voltage generated in the electrolytic capacitor C1 is discharged. I was letting. Also, a high resistance is connected between the terminals of the electrolytic capacitor C3 that supplies the power supply voltage to the control circuit Z20.

特開2004−119886号公報Japanese Patent Laid-Open No. 2004-111988

しかしながら、従来技術では、交流電源の整流後の平滑に用いられる電解コンデンサC1の端子間に高抵抗R20を接続しなければならないため、部品点数が増加してしまうと共に、高抵抗R20による放電は、通常動作時にも行われるため、通常動作時の消費電力が増加してしまうという問題点があった。   However, in the prior art, since the high resistance R20 must be connected between the terminals of the electrolytic capacitor C1 used for smoothing after the rectification of the AC power supply, the number of parts increases and the discharge by the high resistance R20 is Since it is also performed during normal operation, there is a problem in that power consumption during normal operation increases.

本発明の目的は、上記問題点に鑑みて従来技術の上記問題を解決し、通常動作時の消費電力を増加させることなく、交流電源の整流後の平滑に用いられる電解コンデンサの再起電圧を放電させることができるスイッチング電源装置を提供することにある。   The object of the present invention is to solve the above-mentioned problems of the prior art in view of the above-mentioned problems, and to discharge the regenerated voltage of an electrolytic capacitor used for smoothing after rectification of an AC power supply without increasing the power consumption during normal operation. It is an object of the present invention to provide a switching power supply that can be made to operate.

本発明のスイッチング電源装置は、交流電源から入力された交流電圧を整流する整流回路と、当該整流回路で整流した前記交流電圧を平滑する電解コンデンサと、1次巻線に前記電解コンデンサによって平滑された電圧が印加されるトランスと、当該トランスの1次巻線に接続されたスイッチング素子と、当該スイッチング素子をオンオフ動作させる制御回路と、前記スイッチング素子のオンオフ動作によって前記トランスの2次巻線に誘起されるパルス電圧を整流平滑する2次側整流平滑回路とを備えたスイッチング電源装置であって、前記制御回路は、前記スイッチング素子の動作が開始されるまでの起動時に前記電解コンデンサの電圧を前記制御回路の電源端子に供給する起動回路と、前記電源端子に接続され、前記交流電源が切断された後に生じる前記電解コンデンサの再起電圧を前記起動回路経由で放電する放電回路とを具備することを特徴とする。
さらに、本発明のスイッチング電源装置において、前記放電回路は、前記スイッチング素子の動作が停止されると、前記電源端子のインピーダンスを低下させる切り換え回路を具備するようにしても良い。
さらに、本発明のスイッチング電源装置において、前記制御回路は、前記電源端子の電圧と基準電圧との比較によって前記放電回路の前記切り換え回路を切り換える比較回路を具備し、前記放電回路は、前記切り換え回路によって前記電源端子のインピーダンスが低下された状態で、前記電源端子の電圧を前記比較回路の動作電圧以上に維持する電源維持回路を具備するようにしても良い。
The switching power supply of the present invention includes a rectifier circuit that rectifies an AC voltage input from an AC power supply, an electrolytic capacitor that smoothes the AC voltage rectified by the rectifier circuit, and a primary winding that is smoothed by the electrolytic capacitor. A transformer to which the applied voltage is applied, a switching element connected to the primary winding of the transformer, a control circuit for turning on / off the switching element, and a secondary winding of the transformer by the on / off operation of the switching element. A switching power supply device comprising a secondary side rectifying / smoothing circuit for rectifying and smoothing the induced pulse voltage, wherein the control circuit is configured to reduce the voltage of the electrolytic capacitor during startup until the operation of the switching element is started. A starting circuit for supplying power to the power supply terminal of the control circuit; and Characterized in that said recovery voltage of the electrolytic capacitor comprises a discharge circuit for discharging via the starting circuit occurring after.
Furthermore, in the switching power supply device of the present invention, the discharge circuit may include a switching circuit that reduces the impedance of the power supply terminal when the operation of the switching element is stopped.
Furthermore, in the switching power supply device of the present invention, the control circuit includes a comparison circuit that switches the switching circuit of the discharge circuit by comparing a voltage of the power supply terminal with a reference voltage, and the discharge circuit includes the switching circuit. The power supply terminal may be provided with a power supply maintenance circuit that maintains the voltage of the power supply terminal at or above the operating voltage of the comparison circuit in a state where the impedance of the power supply terminal is lowered.

本発明によれば、放電回路は、起動回路経由で電解コンデンサの再起電圧を放電するように構成されているため、通常動作時には、放電回路によって電解コンデンサの電圧が放電されることがない。従って、通常動作時の消費電力を増加させることなく、交流電源の整流後の平滑に用いられる電解コンデンサの再起電圧を放電させることができるという効果を奏する。   According to the present invention, since the discharge circuit is configured to discharge the regenerated voltage of the electrolytic capacitor via the starting circuit, the voltage of the electrolytic capacitor is not discharged by the discharge circuit during normal operation. Therefore, it is possible to discharge the regenerated voltage of the electrolytic capacitor used for smoothing after rectification of the AC power supply without increasing the power consumption during normal operation.

本発明に係るスイッチング電源装置の実施の形態の回路構成を示す回路構成図である。It is a circuit block diagram which shows the circuit structure of embodiment of the switching power supply device which concerns on this invention. 図1に示す制御回路の回路構成を示す回路構成図である。FIG. 2 is a circuit configuration diagram illustrating a circuit configuration of a control circuit illustrated in FIG. 1. 図2の各部の信号波形及び動作波形を示す波形図である。It is a wave form diagram which shows the signal waveform and operation | movement waveform of each part of FIG. 従来のスイッチング電源装置の回路構成を示す回路構成図である。It is a circuit block diagram which shows the circuit structure of the conventional switching power supply apparatus.

本実施の形態のスイッチング電源装置は、図1を参照すると、整流回路DBと、電解コンデンサC1、C2、C3と、スイッチング素子Q1と、トランスTと、整流ダイオードD1、D2と、抵抗R1、R2と、コンデンサC4、C5と、制御回路Z1と、スナバ回路Z2と、フィードバック回路Z3とを備えている。   Referring to FIG. 1, the switching power supply according to the present embodiment includes a rectifier circuit DB, electrolytic capacitors C1, C2, and C3, a switching element Q1, a transformer T, rectifier diodes D1 and D2, and resistors R1 and R2. And capacitors C4 and C5, a control circuit Z1, a snubber circuit Z2, and a feedback circuit Z3.

ダイオードがブリッジ構成された整流回路DBの交流入力端子ACin1、ACin2には交流電源ACが接続され、交流電源ACから入力された交流電圧が全波整流されて整流回路DBから出力される。整流回路DBの整流出力正極端子と整流出力負極端子との間には、電解コンデンサC1が接続されている。これにより、交流電源ACを整流回路DBと電解コンデンサC1とで整流平滑した直流電源が得られる。   The AC power supply AC is connected to the AC input terminals ACin1 and ACin2 of the rectifier circuit DB in which the diodes are bridged, and the AC voltage input from the AC power supply AC is full-wave rectified and output from the rectifier circuit DB. An electrolytic capacitor C1 is connected between the rectified output positive terminal and the rectified output negative terminal of the rectifier circuit DB. As a result, a DC power source obtained by rectifying and smoothing the AC power source AC with the rectifier circuit DB and the electrolytic capacitor C1 is obtained.

電解コンデンサC1の正極端子と負極端子との間には、トランスTの一次巻線P1とスイッチング素子Q1と抵抗R1とが直列に接続されている。スイッチング素子Q1は、N型のパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)からなり、スイッチング素子Q1のドレイン端子はトランスTの一次巻線P1が接続されていると共に、スイッチング素子Q1のソース端子に抵抗R1が接続され、スイッチング素子Q1のゲート端子は、制御回路Z1のドライブ出力(DRIVE)端子に接続されている。また、電解コンデンサC1の正極端子は、制御回路Z1の起動電圧入力(START)端子に接続され、電解コンデンサC1の負極端子は、制御回路Z1の接地(GND)端子に接続されている。   Between the positive electrode terminal and the negative electrode terminal of the electrolytic capacitor C1, the primary winding P1, the switching element Q1, and the resistor R1 of the transformer T are connected in series. The switching element Q1 is composed of an N-type power MOSFET (Metal Oxide Semiconductor Field Effect Transistor). The drain terminal of the switching element Q1 is connected to the primary winding P1 of the transformer T, and the resistance is connected to the source terminal of the switching element Q1. R1 is connected, and the gate terminal of the switching element Q1 is connected to the drive output (DRIVE) terminal of the control circuit Z1. The positive terminal of the electrolytic capacitor C1 is connected to the starting voltage input (START) terminal of the control circuit Z1, and the negative terminal of the electrolytic capacitor C1 is connected to the ground (GND) terminal of the control circuit Z1.

制御回路Z1は、スイッチング素子Q1を発振(オンオフ)動作させるスイッチング制御を行うための回路であり、交流電源ACを整流回路DBと電解コンデンサC1により整流平滑した直流電源は、トランスTの1次巻線P1を介して接続されたスイッチング素子Q1のオンオフ動作により、オフ期間にトランスTの2次巻線S1に出力される。トランスTの2次側巻き線S1の両端子間には、整流ダイオードD1を介して電解コンデンサC2が接続され、トランスTの2次側巻き線S1に誘起されるパルス電圧は、整流ダイオードD1と電解コンデンサC2とからなる2次側整流平滑回路により整流平滑され、正極出力端子OUT+とグランド出力端子OUT−との間に接続される図示しない負荷に直流の出力電圧として供給される。なお、正極出力端子OUT+に接続されているラインが電源ラインとなり、グランド出力端子OUT−が接続されたラインがGNDラインとなる。なお、1次側の電解コンデンサC1の負極端子と2次側のGNDラインとの間は、コモンモードノイズを低減させるためのコンデンサC4が接続されている。   The control circuit Z1 is a circuit for performing switching control that causes the switching element Q1 to oscillate (ON / OFF). By the on / off operation of the switching element Q1 connected via the line P1, it is output to the secondary winding S1 of the transformer T during the off period. An electrolytic capacitor C2 is connected between both terminals of the secondary winding S1 of the transformer T via a rectifier diode D1, and a pulse voltage induced in the secondary winding S1 of the transformer T is connected to the rectifier diode D1. It is rectified and smoothed by a secondary side rectifying and smoothing circuit comprising an electrolytic capacitor C2, and supplied as a DC output voltage to a load (not shown) connected between the positive electrode output terminal OUT + and the ground output terminal OUT−. Note that a line connected to the positive output terminal OUT + is a power supply line, and a line connected to the ground output terminal OUT− is a GND line. A capacitor C4 for reducing common mode noise is connected between the negative electrode terminal of the primary electrolytic capacitor C1 and the secondary GND line.

トランスTの補助巻線P2の両端子間には、整流ダイオードD2と抵抗R2とを介して電解コンデンサC3が接続され、整流ダイオードD2と電解コンデンサC3との接続点が制御回路Z1の制御回路電源電圧入力(Vcc)端子に接続されている。これにより、補助巻線P2に発生した電圧は、整流ダイオードD2と電解コンデンサC3とで整流平滑された後に、制御回路Z1のVcc端子に供給され、制御回路Z1用の制御回路電源として用いられる。   An electrolytic capacitor C3 is connected between both terminals of the auxiliary winding P2 of the transformer T via a rectifier diode D2 and a resistor R2, and a connection point between the rectifier diode D2 and the electrolytic capacitor C3 is a control circuit power supply for the control circuit Z1. It is connected to a voltage input (Vcc) terminal. As a result, the voltage generated in the auxiliary winding P2 is rectified and smoothed by the rectifier diode D2 and the electrolytic capacitor C3, then supplied to the Vcc terminal of the control circuit Z1, and used as a control circuit power supply for the control circuit Z1.

スナバ回路Z2は、トランスTの一次巻線P1間に接続され、スイッチング素子Q1の遮断時に生じる過渡的な高電圧を吸収する保護回路である。スナバ回路Z2は、ダイオードD3と、コンデンサC6と、抵抗R3とで構成されている。ダイオードD3のアノードは、スイッチング素子Q1のドレイン端子とトランスTの一次巻線P1との接続点に接続されている。また、コンデンサC6及び抵抗R3は、ダイオードD3のカソードと、電解コンデンサC1の正極端子とトランスTの一次巻線P1との接続点との間に並列に接続されている。   The snubber circuit Z2 is a protection circuit that is connected between the primary windings P1 of the transformer T and absorbs a transient high voltage generated when the switching element Q1 is cut off. The snubber circuit Z2 includes a diode D3, a capacitor C6, and a resistor R3. The anode of the diode D3 is connected to the connection point between the drain terminal of the switching element Q1 and the primary winding P1 of the transformer T. The capacitor C6 and the resistor R3 are connected in parallel between the cathode of the diode D3 and the connection point between the positive terminal of the electrolytic capacitor C1 and the primary winding P1 of the transformer T.

フィードバック回路Z3は、フォトカプラPCと、エラーアンプEAと、抵抗R4、R5、R6、R7と、コンデンサC7とで構成されている。電源ラインとGNDラインとの間には、抵抗R4と、フォトカプラPCの発光側素子(発光ダイオード)と、エラーアンプEAとが直列に接続され、抵抗R5が直列に接続された抵抗R4及びフォトカプラPCの発光側素子(発光ダイオード)と並列に接続されている。また、電源ラインとGNDラインとの間には、分圧用の抵抗R6と、抵抗R7とが直列に接続され、抵抗R6と抵抗R7との接続点がエラーアンプEAの制御端子aに接続されている。さらに、抵抗R6と抵抗R7との接続点と、フォトカプラPCの発光側素子(発光ダイオード)とエラーアンプEAとの接続点との間には、コンデンサC7が接続されている。これにより、正極出力端子OUT+とグランド出力端子OUT−との間に出力される出力電圧は、抵抗R6、R7により分圧され、分圧された出力電圧がエラーアンプEAの制御端子aに入力される。分圧された出力電圧は、エラーアンプEAに内蔵される図示しない基準電圧と比較され、その差分がフィードバック信号として、2次側のフォトカプラPCの発光側素子(発光ダイオード)から、1次側のフォトカプラPCの受光側素子(受光トランジスタ)にフィードバックされる。   The feedback circuit Z3 includes a photocoupler PC, an error amplifier EA, resistors R4, R5, R6, and R7, and a capacitor C7. Between the power supply line and the GND line, the resistor R4, the light emitting side element (light emitting diode) of the photocoupler PC, and the error amplifier EA are connected in series, and the resistor R4 and the photo resistor R5 are connected in series. The light emitting side element (light emitting diode) of the coupler PC is connected in parallel. Further, a voltage dividing resistor R6 and a resistor R7 are connected in series between the power supply line and the GND line, and a connection point between the resistor R6 and the resistor R7 is connected to the control terminal a of the error amplifier EA. Yes. Further, a capacitor C7 is connected between a connection point between the resistor R6 and the resistor R7 and a connection point between the light emitting side element (light emitting diode) of the photocoupler PC and the error amplifier EA. As a result, the output voltage output between the positive output terminal OUT + and the ground output terminal OUT− is divided by the resistors R6 and R7, and the divided output voltage is input to the control terminal a of the error amplifier EA. The The divided output voltage is compared with a reference voltage (not shown) incorporated in the error amplifier EA, and the difference is used as a feedback signal from the light emitting side element (light emitting diode) of the secondary photocoupler PC to the primary side. Is fed back to the light receiving side element (light receiving transistor) of the photocoupler PC.

フォトカプラPCの受光側素子(受光トランジスタ)は、制御回路Z1のフィードバック信号入力(FB)端子と電解コンデンサC1の負極端子との間に、コンデンサC5と並列に接続されており、フィードバック信号は、制御回路Z1のFB端子に入力される。また、スイッチング素子Q1のソース端子と、抵抗R1との接続点が制御回路Z1の過電流検出(OCP)端子に接続されており、スイッチング素子Q1を流れるドレイン電流が抵抗R1によって電圧信号として検出され、検出された電圧信号が制御回路Z1のOCP端子に入力される。   The light receiving side element (light receiving transistor) of the photocoupler PC is connected in parallel with the capacitor C5 between the feedback signal input (FB) terminal of the control circuit Z1 and the negative electrode terminal of the electrolytic capacitor C1, and the feedback signal is Input to the FB terminal of the control circuit Z1. The connection point between the source terminal of the switching element Q1 and the resistor R1 is connected to the overcurrent detection (OCP) terminal of the control circuit Z1, and the drain current flowing through the switching element Q1 is detected as a voltage signal by the resistor R1. The detected voltage signal is input to the OCP terminal of the control circuit Z1.

制御回路Z1は、図2を参照すると、起動回路Z10と、低電圧誤動作防止(UVLO)回路COMP1と、定電圧回路Z11と、N型のMOSFETからなるスイッチ素子Q2と、ツェナーダイオード列ZD1と、定電圧制御回路COMP2と、過電流制限回路COMP3と、オア回路OR1と、発振回路Z12と、フリップフロップFF1と、アンド回路AND1と、ドライブ回路Z13と、可変電圧VRと、基準電圧Vrefと、抵抗R8と、放電回路Z14とを備えている。   Referring to FIG. 2, the control circuit Z1 includes a start-up circuit Z10, a low voltage malfunction prevention (UVLO) circuit COMP1, a constant voltage circuit Z11, a switch element Q2 made of an N-type MOSFET, a Zener diode array ZD1, Constant voltage control circuit COMP2, overcurrent limiting circuit COMP3, OR circuit OR1, oscillation circuit Z12, flip-flop FF1, AND circuit AND1, drive circuit Z13, variable voltage VR, reference voltage Vref, resistance R8 and a discharge circuit Z14 are provided.

起動回路Z10は、電解コンデンサC1の正極端子に接続されているSTART端子と、電解コンデンサC3の正極端子に接続されているVcc端子との間に接続され、起動時にVcc端子に接続されている電解コンデンサC3に対して定電流を供給する定電流回路である。起動回路Z10は、N型のMOSFETからなるスイッチ素子Q3と、NPN型のトランジスタTR1と、抵抗R9、R10と、ダイオードD4とで構成されている。START端子とVcc端子との間にスイッチ素子Q3と抵抗R9とダイオードD4とが直列に接続されていると共に、START端子とスイッチ素子Q3のゲート端子との間に抵抗R10が接続されている。抵抗R10は、高抵抗のバイアス抵抗である。また、トランジスタTR1は、コレクタ端子がスイッチ素子Q3のゲート端子に、ベース端子がスイッチ素子Q3のソース端子に、エミッタ端子が抵抗R9とダイオードD4との接続点にそれぞれ接続されている。これにより、スイッチ素子Q3がオンされている状態では、トランジスタTR1にベース電流が流れ、定電流がVcc端子に接続されている電解コンデンサC3に供給される。   The starting circuit Z10 is connected between the START terminal connected to the positive terminal of the electrolytic capacitor C1 and the Vcc terminal connected to the positive terminal of the electrolytic capacitor C3, and the electrolytic circuit connected to the Vcc terminal at the time of starting. This is a constant current circuit for supplying a constant current to the capacitor C3. The start-up circuit Z10 includes a switch element Q3 made of an N-type MOSFET, an NPN transistor TR1, resistors R9 and R10, and a diode D4. A switch element Q3, a resistor R9, and a diode D4 are connected in series between the START terminal and the Vcc terminal, and a resistor R10 is connected between the START terminal and the gate terminal of the switch element Q3. The resistor R10 is a high-resistance bias resistor. The transistor TR1 has a collector terminal connected to the gate terminal of the switch element Q3, a base terminal connected to the source terminal of the switch element Q3, and an emitter terminal connected to a connection point between the resistor R9 and the diode D4. As a result, when the switch element Q3 is turned on, a base current flows through the transistor TR1, and a constant current is supplied to the electrolytic capacitor C3 connected to the Vcc terminal.

UVLO回路COMP1は、電解コンデンサC3(Vcc端子)の電圧Vccと、可変電圧VRとを比較する比較回路である。UVLO回路COMP1は、非反転入力端子がVcc端子に、反転入力端子が可変電圧VRにそれぞれ接続され、UVLO回路COMP1の出力端子から出力される出力信号は、電圧Vccが可変電圧VRを超えるとHiレベルに、電圧Vccが可変電圧VRを以下になるとLowレベルになる。UVLO回路COMP1からの出力信号は、可変電圧VRに入力され、可変電圧VRは、UVLO回路COMP1からの出力信号がLowレベルの場合に、第1の基準電圧Va(例えば、15V)に、UVLO回路COMP1からの出力信号がHiレベルの場合に、第1の基準電圧Vaよりも低い第2の基準電圧Vb(例えば、10V)にそれぞれ設定される。これにより、UVLO回路COMP1の出力信号は、ヒステリス特性を有し、電圧Vccが第1の基準電圧Vaを超えると、Hiレベルに、電圧Vccが第2の基準電圧Vb以下になると、Lowレベルになる。   The UVLO circuit COMP1 is a comparison circuit that compares the voltage Vcc of the electrolytic capacitor C3 (Vcc terminal) with the variable voltage VR. The UVLO circuit COMP1 has a non-inverting input terminal connected to the Vcc terminal and an inverting input terminal connected to the variable voltage VR. The output signal output from the output terminal of the UVLO circuit COMP1 is Hi when the voltage Vcc exceeds the variable voltage VR. When the voltage Vcc becomes lower than the variable voltage VR, the level becomes Low level. The output signal from the UVLO circuit COMP1 is input to the variable voltage VR, and the variable voltage VR is set to the first reference voltage Va (for example, 15V) when the output signal from the UVLO circuit COMP1 is at a low level. When the output signal from COMP1 is at the Hi level, the second reference voltage Vb (for example, 10V) lower than the first reference voltage Va is set. As a result, the output signal of the UVLO circuit COMP1 has a hysteresis characteristic. When the voltage Vcc exceeds the first reference voltage Va, the output signal becomes Hi level, and when the voltage Vcc becomes lower than the second reference voltage Vb, the output signal becomes Low level. Become.

また、UVLO回路COMP1の出力端子は、定電圧回路Z11に接続されている。定電圧回路Z11は、UVLO回路COMP1の出力信号がHiレベルの場合に動作し、制御回路Z1の各部が動作するための電源電圧をそれぞれ供給する。すなわち、UVLO回路COMP1の出力信号は、制御回路Z1のオンオフを制御する信号であり、制御回路Z1の定常動作時(スイッチング動作のオン時)には、UVLO回路COMP1の出力信号は、Hiレベルとなる。従って、可変電圧VRの第1の基準電圧Vaは、制御回路Z1の動作開始電圧であり、可変電圧VRの第2の基準電圧Vbは、制御回路Z1の動作停止電圧である。   The output terminal of the UVLO circuit COMP1 is connected to the constant voltage circuit Z11. The constant voltage circuit Z11 operates when the output signal of the UVLO circuit COMP1 is at the Hi level, and supplies a power supply voltage for operating each part of the control circuit Z1. That is, the output signal of the UVLO circuit COMP1 is a signal for controlling the on / off of the control circuit Z1, and during the steady operation of the control circuit Z1 (when the switching operation is on), the output signal of the UVLO circuit COMP1 is high level. Become. Therefore, the first reference voltage Va of the variable voltage VR is an operation start voltage of the control circuit Z1, and the second reference voltage Vb of the variable voltage VR is an operation stop voltage of the control circuit Z1.

また、UVLO回路COMP1の出力端子は、スイッチ素子Q2のゲート端子に接続されている。スイッチ素子Q2のソース端子は、GND端子に接続されたGNDラインに、スイッチ素子Q2のドレイン端子は、起動回路Z10におけるスイッチ素子Q3のゲート端子にそれぞれ接続され、スイッチ素子Q2のソース端子とドレイン端子との間には、ツェナーダイオード列ZD1が接続されている。スイッチ素子Q2は、UVLO回路COMP1の出力信号がHiレベルの場合にオンされ、UVLO回路COMP1の出力信号がLowレベルの場合にオフされる。スイッチ素子Q2がオンされると、スイッチ素子Q3のゲート端子がGNDラインに接地されて、スイッチ素子Q3がオフされ、起動回路Z10が停止、すなわち、Vcc端子に接続されている電解コンデンサC3への定電流の供給が停止される。一方、スイッチ素子Q2がオフされると、スイッチ素子Q3のゲート端子に抵抗R10を介して電圧が印加されてスイッチ素子Q3がオンされ、抵抗R9に流れる電流をトランジスタTR1のベース・エミッタ間で検出することで、スイッチ素子Q3のゲート電圧が抵抗R9に一定電流が流れるように起動回路Z10が動作開始する。すなわち、Vcc端子に接続されている電解コンデンサC3への定電流の供給が開始される。   The output terminal of the UVLO circuit COMP1 is connected to the gate terminal of the switch element Q2. The source terminal of the switch element Q2 is connected to the GND line connected to the GND terminal, the drain terminal of the switch element Q2 is connected to the gate terminal of the switch element Q3 in the activation circuit Z10, and the source terminal and drain terminal of the switch element Q2 A Zener diode array ZD1 is connected between the two. The switch element Q2 is turned on when the output signal of the UVLO circuit COMP1 is at a high level, and is turned off when the output signal of the UVLO circuit COMP1 is at a low level. When the switch element Q2 is turned on, the gate terminal of the switch element Q3 is grounded to the GND line, the switch element Q3 is turned off, and the starting circuit Z10 is stopped, that is, the electrolytic capacitor C3 connected to the Vcc terminal is connected. The constant current supply is stopped. On the other hand, when the switch element Q2 is turned off, a voltage is applied to the gate terminal of the switch element Q3 via the resistor R10, the switch element Q3 is turned on, and the current flowing through the resistor R9 is detected between the base and emitter of the transistor TR1. Thus, the activation circuit Z10 starts to operate so that a constant current flows through the resistor R9 as the gate voltage of the switch element Q3. That is, supply of a constant current to the electrolytic capacitor C3 connected to the Vcc terminal is started.

定電圧制御回路COMP2は、FB端子の電圧VFBと、OCP端子の電圧VOCPとを比較する比較回路である。定電圧制御回路COMP2は、非反転入力端子がOCP端子に、反転入力端子がFB端子にそれぞれ接続され、定電圧制御回路COMP2の出力端子から出力される出力信号は、電圧VOCPが電圧VFBを超えるとHiレベルに、電圧VOCPが電圧VFB以下になるとLowレベルになる。   The constant voltage control circuit COMP2 is a comparison circuit that compares the voltage VFB at the FB terminal with the voltage VOCP at the OCP terminal. The constant voltage control circuit COMP2 has a non-inverting input terminal connected to the OCP terminal and an inverting input terminal connected to the FB terminal, and the output signal output from the output terminal of the constant voltage control circuit COMP2 is such that the voltage VOCP exceeds the voltage VFB. When the voltage VOCP becomes equal to or lower than the voltage VFB, the low level is obtained.

過電流制限回路COMP3は、基準電圧Vrefと、OCP端子の電圧VOCPとを比較する比較回路である。過電流制限回路COMP3は、非反転入力端子がOCP端子に、反転入力端子が基準電圧Vrefにそれぞれ接続され、過電流制限回路COMP3の出力端子から出力される出力信号は、電圧VOCPが基準電圧Vrefを超えるとHiレベルに、電圧VOCPが基準電圧Vref以下になるとLowレベルになる。   The overcurrent limiting circuit COMP3 is a comparison circuit that compares the reference voltage Vref with the voltage VOCP at the OCP terminal. In the overcurrent limiting circuit COMP3, the non-inverting input terminal is connected to the OCP terminal, the inverting input terminal is connected to the reference voltage Vref, and the output signal output from the output terminal of the overcurrent limiting circuit COMP3 is that the voltage VOCP is the reference voltage Vref. Exceeds HICP, and when the voltage VOCP falls below the reference voltage Vref, it goes low.

定電圧制御回路COMP2の出力端子と、過電流制限回路COMP3の出力端子とは、オア回路OR1の入力端子にそれぞれ接続され、オア回路OR1の出力端子は、フリップフロップFF1のリセット(R)端子に接続されている。また、フリップフロップFF1のセット(S)端子は、発振回路Z12が接続され、フリップフロップFF1の出力(Q)端子は、アンド回路AND1の入力端子に接続されている。さらに、アンド回路AND1の他の入力端子は、UVLO回路COMP1の出力端子に接続されている。これにより、UVLO回路COMP1の出力がHiレベルで、且つフリップフロップFF1がセットされてQ端子の出力信号がHiレベルである場合に、アンド回路AND1の出力信号がHiレベルとなり、ドライブ回路Z13を介してスイッチング素子Q1がオンされることになる。   The output terminal of the constant voltage control circuit COMP2 and the output terminal of the overcurrent limiting circuit COMP3 are respectively connected to the input terminal of the OR circuit OR1, and the output terminal of the OR circuit OR1 is connected to the reset (R) terminal of the flip-flop FF1. It is connected. The set (S) terminal of the flip-flop FF1 is connected to the oscillation circuit Z12, and the output (Q) terminal of the flip-flop FF1 is connected to the input terminal of the AND circuit AND1. Further, the other input terminal of the AND circuit AND1 is connected to the output terminal of the UVLO circuit COMP1. As a result, when the output of the UVLO circuit COMP1 is Hi level and the flip-flop FF1 is set and the output signal of the Q terminal is Hi level, the output signal of the AND circuit AND1 becomes Hi level and passes through the drive circuit Z13. Thus, the switching element Q1 is turned on.

放電回路Z14は、電解コンデンサC3の正極端子と接続されているVcc端子とGND端子との間に接続され、電解コンデンサC1の再起電圧を起動回路Z10経由で放電する。放電回路Z14は、N型のMOSFETからなるスイッチ素子Q4と、NPN型のトランジスタTR2と、抵抗R11、R12と、ツェナーダイオードZD2とで構成されている。Vcc端子とGND端子との間には、抵抗R11とスイッチ素子Q4とが直列に接続されていると共に、抵抗R12とツェナーダイオードZD2とNPN型のトランジスタTR2とが直列に接続されている。すなわち、スイッチ素子Q4のドレイン端子が抵抗R11を介してVcc端子に、スイッチ素子Q4のソース端子がGND端子にそれぞれ接続されている。また、トランジスタTR2のコレクタ端子がツェナーダイオードZD2のアノードに、ツェナーダイオードZD2のカソードが抵抗R12を介してVcc端子にそれぞれ接続され、トランジスタTR2のエミッタ端子がGND端子に接続されている。そして、スイッチ素子Q4のゲート端子は、UVLO回路COMP1の出力端子に接続されていると共に、トランジスタTR2のベース端子は、スイッチ素子Q4のドレイン端子に接続されている。   The discharge circuit Z14 is connected between the Vcc terminal connected to the positive terminal of the electrolytic capacitor C3 and the GND terminal, and discharges the regenerated voltage of the electrolytic capacitor C1 via the starting circuit Z10. The discharge circuit Z14 includes a switching element Q4 made of an N-type MOSFET, an NPN transistor TR2, resistors R11 and R12, and a Zener diode ZD2. A resistor R11 and a switching element Q4 are connected in series between the Vcc terminal and the GND terminal, and a resistor R12, a Zener diode ZD2, and an NPN transistor TR2 are connected in series. That is, the drain terminal of the switch element Q4 is connected to the Vcc terminal via the resistor R11, and the source terminal of the switch element Q4 is connected to the GND terminal. The collector terminal of the transistor TR2 is connected to the anode of the Zener diode ZD2, the cathode of the Zener diode ZD2 is connected to the Vcc terminal via the resistor R12, and the emitter terminal of the transistor TR2 is connected to the GND terminal. The gate terminal of the switch element Q4 is connected to the output terminal of the UVLO circuit COMP1, and the base terminal of the transistor TR2 is connected to the drain terminal of the switch element Q4.

制御回路Z1の定常動作時では、UVLO回路COMP1の出力信号は、Hiレベルとなるため、スイッチ素子Q4はオンされた状態となっている。スイッチ素子Q4がオン状態では、トランジスタTR2のベース端子がGND端子に接地され、トランジスタTR2がオフされた状態となる。トランジスタTR2がオフの状態では、Vcc端子は、抵抗R11を介してGND端子に接続された状態となる。抵抗R11は、5MΩ等の高インピーダンスに設定されている。一方、UVLO回路COMP1の出力信号がLowレベルになると、スイッチ素子Q4はオフされる。スイッチ素子Q4がオフされると、トランジスタTR2のベース端子が流れるため、トランジスタTR2がオンされる。そして、トランジスタTR2がオンの状態では、Vcc端子は、抵抗R12と、ツェナーダイオードZD2とを介してGND端子に接続された状態となる。抵抗R12は、抵抗R11に比べて、68kΩ等の低インピーダンスに設定されている。このように、放電回路Z14は、UVLO回路COMP1の出力信号、すなわちスイッチング動作のオンオフに応じて、Vcc端子のインピーダンスをスイッチング動作のオン時よりもスイッチング動作のオフ時で低下させる回路であり、スイッチ素子Q4は、スイッチング動作のオフ時にVcc端子のインピーダンスを低下させる切り換え回路として機能する。   During the steady operation of the control circuit Z1, the output signal of the UVLO circuit COMP1 is at the Hi level, so that the switch element Q4 is in an on state. When the switch element Q4 is on, the base terminal of the transistor TR2 is grounded to the GND terminal, and the transistor TR2 is turned off. When the transistor TR2 is off, the Vcc terminal is connected to the GND terminal via the resistor R11. The resistor R11 is set to a high impedance such as 5 MΩ. On the other hand, when the output signal of the UVLO circuit COMP1 becomes low level, the switch element Q4 is turned off. Since the base terminal of the transistor TR2 flows when the switch element Q4 is turned off, the transistor TR2 is turned on. When the transistor TR2 is on, the Vcc terminal is connected to the GND terminal via the resistor R12 and the Zener diode ZD2. The resistor R12 is set to a low impedance such as 68 kΩ compared to the resistor R11. As described above, the discharge circuit Z14 is a circuit that lowers the impedance of the Vcc terminal when the switching operation is turned off rather than when the switching operation is turned on according to the output signal of the UVLO circuit COMP1, that is, when the switching operation is turned on and off. The element Q4 functions as a switching circuit that lowers the impedance of the Vcc terminal when the switching operation is off.

図3は、図2に示す制御回路Z1の各部の信号を示すタイミングチャートであり、(a)は電解コンデンサC1の電圧、(b)は電解コンデンサC3の電圧Vcc、(c)はUVLO回路COMP1の出力信号、(d)は制御回路Z1のDRIVE端子からの出力信号、(e)はスイッチ素子Q2のオンオフ状態、(f)はスイッチ素子Q3のオンオフ状態、(g)はスイッチ素子Q4のオンオフ状態、(g)はトランジスタTR2のオンオフ状態をそれぞれ示している。   3 is a timing chart showing signals at various parts of the control circuit Z1 shown in FIG. 2, where (a) shows the voltage of the electrolytic capacitor C1, (b) shows the voltage Vcc of the electrolytic capacitor C3, and (c) shows the UVLO circuit COMP1. (D) is an output signal from the DRIVE terminal of the control circuit Z1, (e) is an on / off state of the switch element Q2, (f) is an on / off state of the switch element Q3, and (g) is an on / off state of the switch element Q4. The state (g) shows the on / off state of the transistor TR2.

時刻t1において、整流回路DBの交流入力端子ACin1、ACin2に交流電源ACが接続されると、図3(a)に示すように、電解コンデンサC1の電圧が上昇する。電解コンデンサC1の電圧が上昇すると、スイッチ素子Q2がオフであるため、起動回路Z10におけるスイッチ素子Q3のゲート端子の電圧も上昇する。スイッチ素子Q3のゲート端子の電圧が上昇し、しきい値電圧を超えると、図3(f)に示すように、スイッチ素子Q3がオン状態となる。これにより、起動回路Z10は、定電流回路としての動作を開始し、起動回路Z10から電解コンデンサC3に定電流が供給され、図3(b)に示すように、電解コンデンサC3の電圧Vccが上昇していく。   At time t1, when the AC power supply AC is connected to the AC input terminals ACin1 and ACin2 of the rectifier circuit DB, the voltage of the electrolytic capacitor C1 rises as shown in FIG. When the voltage of the electrolytic capacitor C1 rises, the switch element Q2 is turned off, so the voltage of the gate terminal of the switch element Q3 in the startup circuit Z10 also rises. When the voltage at the gate terminal of the switch element Q3 rises and exceeds the threshold voltage, the switch element Q3 is turned on as shown in FIG. As a result, the starting circuit Z10 starts to operate as a constant current circuit, and a constant current is supplied from the starting circuit Z10 to the electrolytic capacitor C3. As shown in FIG. 3B, the voltage Vcc of the electrolytic capacitor C3 increases. I will do it.

なお、時刻t1で電解コンデンサC3の電圧Vccが上昇し始めると、放電回路Z14におけるトランジスタTR2のベース電流も流れ始め、トランジスタTR2がオン状態となる。これにより、放電回路Z14は、低インピーダンスに切り換えられることになるが、起動回路Z10から十分な起動電流(定電流)が供給されるため、トランジスタTR2がオン状態となっても、図3(b)に示すように、電解コンデンサC3の電圧Vccが上昇していく。   Note that when the voltage Vcc of the electrolytic capacitor C3 starts to rise at time t1, the base current of the transistor TR2 in the discharge circuit Z14 also starts to flow, and the transistor TR2 is turned on. As a result, the discharge circuit Z14 is switched to a low impedance, but since a sufficient start-up current (constant current) is supplied from the start-up circuit Z10, even if the transistor TR2 is turned on, FIG. ), The voltage Vcc of the electrolytic capacitor C3 increases.

時刻t2で、電解コンデンサC3の電圧Vccが制御回路Z1の動作開始電圧である基準電圧Vaを超えると、図3(c)に示すように、UVLO回路COMP1の出力信号は、Hiレベルになって、図3(d)に示すように、スイッチング動作がオンされる。   When the voltage Vcc of the electrolytic capacitor C3 exceeds the reference voltage Va, which is the operation start voltage of the control circuit Z1, at time t2, the output signal of the UVLO circuit COMP1 becomes Hi level as shown in FIG. 3 (c). As shown in FIG. 3D, the switching operation is turned on.

また、UVLO回路COMP1の出力信号がHiレベルになると、図3(e)に示すように、スイッチ素子Q2がオンされ、スイッチ素子Q3のゲート端子が接地されるため、図3(f)に示すように、スイッチ素子Q3がオフ状態になる。これにより、起動回路Z10の定電流回路としての動作を停止され、以降定常動作時において、電解コンデンサC3には、補助巻線P2に発生した電圧が供給される。   When the output signal of the UVLO circuit COMP1 becomes Hi level, as shown in FIG. 3E, the switch element Q2 is turned on and the gate terminal of the switch element Q3 is grounded. Thus, the switch element Q3 is turned off. As a result, the operation of the starting circuit Z10 as a constant current circuit is stopped, and the voltage generated in the auxiliary winding P2 is supplied to the electrolytic capacitor C3 during the steady operation thereafter.

さらに、UVLO回路COMP1の出力信号がHiレベルになると、図3(g)に示すように、放電回路Z14におけるスイッチ素子Q4がオンされ、トランジスタTR2のベース電流が流れなくなるため、図3(h)に示すように、トランジスタTR2がオフされる。これにより、放電回路Z14は、定常動作時に影響を与えない高インピーダンスに切り換えられる。   Further, when the output signal of the UVLO circuit COMP1 becomes Hi level, as shown in FIG. 3G, the switch element Q4 in the discharge circuit Z14 is turned on, and the base current of the transistor TR2 does not flow. As shown, the transistor TR2 is turned off. Thus, the discharge circuit Z14 is switched to a high impedance that does not affect the steady operation.

次に、時刻t3で、交流電源ACが切断されると、図3(a)に示すように、電解コンデンサC1の電圧が低下していくと共に、補助巻線P2から電解コンデンサC3に電圧が供給されなくなるため、図3(b)に示すように、電解コンデンサC3の電圧Vccが低下していく。   Next, when the AC power supply AC is cut off at time t3, as shown in FIG. 3A, the voltage of the electrolytic capacitor C1 decreases and the voltage is supplied from the auxiliary winding P2 to the electrolytic capacitor C3. Therefore, as shown in FIG. 3B, the voltage Vcc of the electrolytic capacitor C3 decreases.

時刻t4で、電解コンデンサC3の電圧Vccが制御回路Z1の動作停止電圧である基準電圧Vbになると、図3(c)に示すように、UVLO回路COMP1の出力信号は、Lowレベルになって、図3(d)に示すように、スイッチング動作がオフされる。   When the voltage Vcc of the electrolytic capacitor C3 becomes the reference voltage Vb that is the operation stop voltage of the control circuit Z1 at time t4, as shown in FIG. 3C, the output signal of the UVLO circuit COMP1 becomes a low level, As shown in FIG. 3D, the switching operation is turned off.

また、UVLO回路COMP1の出力信号がLowレベルになると、図3(e)に示すように、スイッチ素子Q2がオフされる。スイッチ素子Q2がオフの状態で、図3(a)に示すように、再起現象により電解コンデンサC1に再起電圧が生じると、電解コンデンサC1の再起電圧によって起動回路Z10におけるスイッチ素子Q3のゲート端子の電圧も上昇する。スイッチ素子Q3のゲート端子の電圧が上昇し、しきい値電圧を超えると、図3(f)に示すように、スイッチ素子Q3がオン状態となる。これにより、電解コンデンサC1での再起現象によって生じた再起電圧が、起動回路Z10によってVcc端子に供給されることになる。なお、通常動作時の電解コンデンサC1の電圧が320Vであるとすると、通常動作時に起動回路Z10からVcc端子に供給される定電流は、2.5mA程度になる。これに対し、電解コンデンサC1の再起電圧は、通常動作時の電圧に比べて低いため、電解コンデンサC1の再起電圧によって起動回路Z10からVcc端子に供給される電流は、数μA〜数100μA程度と小さくなる。   Further, when the output signal of the UVLO circuit COMP1 becomes a low level, the switch element Q2 is turned off as shown in FIG. When the regenerative voltage is generated in the electrolytic capacitor C1 due to the reactivation phenomenon as shown in FIG. 3A with the switch element Q2 turned off, the reactivation voltage of the electrolytic capacitor C1 causes the gate terminal of the switch element Q3 in the starting circuit Z10. The voltage also rises. When the voltage at the gate terminal of the switch element Q3 rises and exceeds the threshold voltage, the switch element Q3 is turned on as shown in FIG. As a result, the reactivation voltage generated by the reactivation phenomenon in the electrolytic capacitor C1 is supplied to the Vcc terminal by the starting circuit Z10. If the voltage of the electrolytic capacitor C1 during normal operation is 320 V, the constant current supplied from the starting circuit Z10 to the Vcc terminal during normal operation is about 2.5 mA. On the other hand, since the reactivation voltage of the electrolytic capacitor C1 is lower than the voltage during normal operation, the current supplied from the starting circuit Z10 to the Vcc terminal by the reactivation voltage of the electrolytic capacitor C1 is about several μA to several hundred μA. Get smaller.

さらに、UVLO回路COMP1の出力信号がLowレベルになると、図3(g)に示すように、放電回路Z14におけるスイッチ素子Q4がオフされ、トランジスタTR2のベース電流が流れる。すると、図3(h)に示すように、トランジスタTR2がオンされ、放電回路Z14は、低インピーダンスに切り換えられる。これにより、電解コンデンサC1の再起電圧によって起動回路Z10からVcc端子に供給される電流は、放電回路Z14(低インピーダンスの抵抗R12)によって放電され、電圧Vccが制御回路Z1の動作開始電圧である基準電圧Vaまで上昇することが防止されている。   Further, when the output signal of the UVLO circuit COMP1 becomes low level, as shown in FIG. 3G, the switch element Q4 in the discharge circuit Z14 is turned off, and the base current of the transistor TR2 flows. Then, as shown in FIG. 3 (h), the transistor TR2 is turned on, and the discharge circuit Z14 is switched to a low impedance. Thereby, the current supplied from the starting circuit Z10 to the Vcc terminal by the reactivation voltage of the electrolytic capacitor C1 is discharged by the discharge circuit Z14 (low impedance resistor R12), and the reference voltage Vcc is the operation start voltage of the control circuit Z1. The rise to the voltage Va is prevented.

放電回路Z14において、ツェナーダイオードZD2は、放電回路Z14の動作時にVcc端子の電圧Vccを維持する電圧維持(クランプ)回路として機能する。ツェナーダイオードZD2のツェナー電圧は、UVLO回路COMP1の動作電圧よりも高く設定されている。これにより、電圧Vccは、放電回路Z14(抵抗R12)によって放電されても、電解コンデンサC1の再起現象が続いている間(数秒〜数千秒)、UVLO回路COMP1の動作電圧よりも高く維持される。また、UVLO回路COMP1には、電圧Vccが動作電圧として直接供給されている。これにより、電解コンデンサC1の再起現象が続いている間(数秒〜数千秒)は、UVLO回路COMP1の出力信号が不定になることなく、Lowレベルが維持されることになる。また、ツェナーダイオードZD2のツェナー電圧は、少なくともUVLO回路COMP1の第1の基準電圧Va(制御回路Z1の動作開始電圧)よりも低く設定されている。なお、十分な放電効果を得るためには、ツェナーダイオードZD2のツェナー電圧を、UVLO回路COMP1の第2の基準電圧Vb(制御回路Z1の動作停止電圧)よりも低く設定すると良い。   In the discharge circuit Z14, the Zener diode ZD2 functions as a voltage maintaining (clamping) circuit that maintains the voltage Vcc at the Vcc terminal when the discharge circuit Z14 operates. The Zener voltage of the Zener diode ZD2 is set higher than the operating voltage of the UVLO circuit COMP1. Thus, even if the voltage Vcc is discharged by the discharge circuit Z14 (resistor R12), the voltage Vcc is maintained higher than the operating voltage of the UVLO circuit COMP1 while the reactivation phenomenon of the electrolytic capacitor C1 continues (several seconds to several thousand seconds). The Further, the voltage Vcc is directly supplied as an operating voltage to the UVLO circuit COMP1. As a result, while the electrolytic capacitor C1 is restarting (several seconds to thousands of seconds), the output level of the UVLO circuit COMP1 is not indefinite and the low level is maintained. The Zener voltage of the Zener diode ZD2 is set to be lower than at least the first reference voltage Va (operation start voltage of the control circuit Z1) of the UVLO circuit COMP1. In order to obtain a sufficient discharge effect, the Zener voltage of the Zener diode ZD2 is preferably set lower than the second reference voltage Vb (operation stop voltage of the control circuit Z1) of the UVLO circuit COMP1.

以上説明したように、本実施の形態によれば、交流電源ACから入力された交流電圧を整流する整流回路DBと、当該整流回路DBで整流した交流電圧を平滑する電解コンデンサC1と、1次巻線P1に電解コンデンサC1によって平滑された電圧が印加されるトランスTと、トランスTの1次巻線P1に接続されたスイッチング素子Q1と、スイッチング素子Q1をオンオフ動作させる制御回路Z1と、スイッチング素子Q1をオンオフ動作によってトランスTの2次巻線S1に誘起されるパルス電圧を整流平滑する2次側整流平滑回路(整流ダイオードD1、電解コンデンサC2)とを備え、制御回路Z1は、スイッチング素子Q1の動作が開始されるまでの起動時に電解コンデンサC1の電圧を制御回路Z1のVcc端子に供給する起動回路Z10と、Vcc端子に接続され、交流電源ACが切断された後に生じる電解コンデンサC1の再起電圧を起動回路Z10経由で放電する放電回路Z14とを具備している。この構成により、スイッチング素子Q1の動作時(定常動作時)には、起動回路Z10の動作が停止するため、放電回路Z14によって電解コンデンサC1の電圧が放電されることはない。従って、通常動作時の消費電力を増加させることなく、交流電源の整流後の平滑に用いられる電解コンデンサの再起電圧を放電させることができる。なお、交流電源ACの切断時に電解コンデンサC1の電圧は、必ず0Vまで落ちるとは限らず、中途半端に残った電解コンデンサC1の電圧も、放電回路Z14によって速やかに放電させることができる。また、電解コンデンサC1の再起電圧を放電するための放電回路Z14(抵抗)を、制御回路Z1内に取り込むことができ、部品点数を減らすことができる。さらに、制御回路Z1内に取り込んだ放電回路Z14は、基本的に抵抗、トランジスタ、MOSFETで構成され、特に集積化が難しい素子ではないため、制御回路Z1チップコストの上昇も抑える事ができる。   As described above, according to the present embodiment, the rectifier circuit DB that rectifies the AC voltage input from the AC power supply AC, the electrolytic capacitor C1 that smoothes the AC voltage rectified by the rectifier circuit DB, and the primary Transformer T in which voltage smoothed by electrolytic capacitor C1 is applied to winding P1, switching element Q1 connected to primary winding P1 of transformer T, control circuit Z1 for switching on and off switching element Q1, and switching A secondary side rectifying / smoothing circuit (rectifying diode D1, electrolytic capacitor C2) for rectifying and smoothing a pulse voltage induced in the secondary winding S1 of the transformer T by the on / off operation of the element Q1 is provided. When starting up the operation of Q1, the voltage of the electrolytic capacitor C1 is supplied to the Vcc terminal of the control circuit Z1. A circuit Z10, is connected to the Vcc terminal, the AC power source AC is provided with a discharge circuit Z14 for discharging the recovery voltage of the electrolytic capacitor C1 caused after being cut through the starting circuit Z10. With this configuration, when the switching element Q1 is operating (at the time of steady operation), the operation of the starting circuit Z10 is stopped, so that the voltage of the electrolytic capacitor C1 is not discharged by the discharge circuit Z14. Therefore, it is possible to discharge the regenerated voltage of the electrolytic capacitor used for smoothing after rectification of the AC power supply without increasing the power consumption during normal operation. Note that the voltage of the electrolytic capacitor C1 does not necessarily drop to 0 V when the AC power supply AC is cut off, and the voltage of the electrolytic capacitor C1 remaining halfway can be quickly discharged by the discharge circuit Z14. In addition, a discharge circuit Z14 (resistance) for discharging the regenerative voltage of the electrolytic capacitor C1 can be taken into the control circuit Z1, and the number of parts can be reduced. Furthermore, the discharge circuit Z14 taken into the control circuit Z1 is basically composed of a resistor, a transistor, and a MOSFET, and is not an element that is not particularly difficult to integrate. Therefore, an increase in the chip cost of the control circuit Z1 can be suppressed.

さらに、本実施の形態によれば、放電回路Z14は、スイッチング素子Q1の動作が停止されると、Vcc端子のインピーダンスを低下させる切り換え回路(スイッチ素子Q4)を具備している。この構成により、電解コンデンサC1の再起電圧を素早く確実に放電させることができると共に、定常動作時の消費電力を抑制することができる。   Further, according to the present embodiment, the discharge circuit Z14 includes the switching circuit (switch element Q4) that reduces the impedance of the Vcc terminal when the operation of the switching element Q1 is stopped. With this configuration, it is possible to quickly and surely discharge the regenerative voltage of the electrolytic capacitor C1, and it is possible to suppress power consumption during steady operation.

さらに、本実施の形態によれば、制御回路Z1は、電圧Vccと基準電圧(第1の基準電圧Va、第2の基準電圧Vb)との比較によって放電回路Z14の切り換え回路(スイッチ素子Q4)を切り換えるUVLO回路COMP1を具備し、放電回路Z14は、切り換え回路(スイッチ素子Q4)によってVcc端子のインピーダンスが低下された状態で、電圧VccをUVLO回路COMP1の動作電圧以上に維持する電源維持回路(ツェナーダイオードZD2)を具備している。この構成により、電解コンデンサC1の再起現象が続いている間(数秒〜数千秒)は、切り換え回路(スイッチ素子Q4)を制御するUVLO回路COMP1の出力信号が不定になることなく、Lowレベルが維持される。   Further, according to the present embodiment, the control circuit Z1 switches the discharge circuit Z14 switching circuit (switch element Q4) by comparing the voltage Vcc and the reference voltage (first reference voltage Va, second reference voltage Vb). The discharge circuit Z14 includes a power supply maintenance circuit (maintaining a voltage Vcc higher than the operating voltage of the UVLO circuit COMP1 in a state where the impedance of the Vcc terminal is lowered by the switching circuit (switch element Q4). A zener diode ZD2). With this configuration, while the electrolytic capacitor C1 is restarting (several seconds to thousands of seconds), the output level of the UVLO circuit COMP1 that controls the switching circuit (switch element Q4) does not become indefinite, and the low level is maintained. Maintained.

以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。例えば、本実施の形態の整流回路DBと電解コンデンサC1とからなる整流平滑回路に加えて、力率改善(PFC)回路を備えるようにしても良い。また、ダイオードがブリッジ構成された整流回路DBに換えて、半波整流回路、両波整流回路、両波倍電圧整流回路等を用いても良い。また、本実施の形態では、図1に示すようにフライバック型トランスを用いた例について説明したが、フォワード型トランスやハーフブリッジ型トランスを用いても良い。また、出力電圧を2次側からフィードバック信号で制御する回路例を示しているが、1次側の補助巻線電圧で間接的に制御する方式に用いても良い。   As mentioned above, although this invention was demonstrated by specific embodiment, the said embodiment is an example and it cannot be overemphasized that it can change and implement in the range which does not deviate from the meaning of this invention. For example, a power factor correction (PFC) circuit may be provided in addition to the rectifying / smoothing circuit including the rectifying circuit DB and the electrolytic capacitor C1 of the present embodiment. Further, a half-wave rectifier circuit, a double-wave rectifier circuit, a double-wave voltage doubler rectifier circuit, or the like may be used instead of the rectifier circuit DB having a diode-bridged configuration. In the present embodiment, an example using a flyback transformer as shown in FIG. 1 has been described, but a forward transformer or a half-bridge transformer may be used. Moreover, although the circuit example which controls an output voltage with a feedback signal from the secondary side is shown, you may use for the system controlled indirectly with the auxiliary winding voltage of a primary side.

AC 交流電源
AND1 アンド回路
C1、C2、C3 電解コンデンサ
C4、C5、C6、C7 コンデンサ
COMP1 低電圧誤動作防止(UVLO)回路
COMP2 定電圧制御回路
COMP3 過電流制限回路
D1、D2 整流ダイオード
D3、D4 ダイオード
DB 整流回路
EA エラーアンプ
FF1 フリップフロップ
OR1 オア回路
PC フォトカプラ
Q1 スイッチング素子
Q2、Q3、Q4 スイッチ素子
R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12 抵抗
T トランス
TR1、TR2 トランジスタ
VR 可変電圧
Vref 基準電圧
Z1 制御回路
Z2 スナバ回路
Z3 フィードバック回路
Z10 起動回路
Z11 定電圧回路
Z12 発振回路
Z13 ドライブ回路
Z14 放電回路
ZD1 ツェナーダイオード列
ZD2 ツェナーダイオード
AC AC power supply AND1 AND circuit C1, C2, C3 Electrolytic capacitor C4, C5, C6, C7 Capacitor COMP1 Low voltage malfunction prevention (UVLO) circuit COMP2 Constant voltage control circuit COMP3 Overcurrent limiting circuit D1, D2 Rectifier diode
D3, D4 Diode DB Rectifier circuit EA Error amplifier FF1 Flip-flop OR1 OR circuit PC Photocoupler Q1 Switching element Q2, Q3, Q4 Switch element R1, R2, R3, R4, R5, R6, R7, R8, R9, R10, R11 , R12 resistance T transformer TR1, TR2 transistor VR variable voltage Vref reference voltage Z1 control circuit Z2 snubber circuit Z3 feedback circuit Z10 start-up circuit Z11 constant voltage circuit Z12 oscillation circuit Z13 drive circuit Z14 discharge circuit ZD1 Zener diode array ZD2 Zener diode

Claims (3)

交流電源から入力された交流電圧を整流する整流回路と、当該整流回路で整流した前記交流電圧を平滑する電解コンデンサと、1次巻線に前記電解コンデンサによって平滑された電圧が印加されるトランスと、当該トランスの1次巻線に接続されたスイッチング素子と、当該スイッチング素子をオンオフ動作させる制御回路と、前記スイッチング素子のオンオフ動作によって前記トランスの2次巻線に誘起されるパルス電圧を整流平滑する2次側整流平滑回路とを備えたスイッチング電源装置であって、
前記制御回路は、前記スイッチング素子の動作が開始されるまでの起動時に前記電解コンデンサの電圧を前記制御回路の電源端子に供給する起動回路と、
前記電源端子に接続され、前記交流電源が切断された後に生じる前記電解コンデンサの再起電圧を前記起動回路経由で放電する放電回路とを具備することを特徴とするスイッチング電源装置。
A rectifier circuit that rectifies an AC voltage input from an AC power supply; an electrolytic capacitor that smoothes the AC voltage rectified by the rectifier circuit; and a transformer in which a voltage smoothed by the electrolytic capacitor is applied to a primary winding. A switching element connected to the primary winding of the transformer, a control circuit for turning on / off the switching element, and rectifying and smoothing a pulse voltage induced in the secondary winding of the transformer by the on / off operation of the switching element A switching power supply device comprising a secondary side rectifying and smoothing circuit,
The control circuit is a startup circuit that supplies the voltage of the electrolytic capacitor to the power supply terminal of the control circuit at the time of startup until the operation of the switching element is started,
A switching power supply device comprising: a discharge circuit connected to the power supply terminal and for discharging a regenerated voltage of the electrolytic capacitor generated after the AC power supply is cut off via the starting circuit.
前記放電回路は、前記スイッチング素子の動作が停止されると、前記電源端子のインピーダンスを低下させる切り換え回路を具備することを特徴とする請求項1記載のスイッチング電源装置。   The switching power supply device according to claim 1, wherein the discharge circuit includes a switching circuit that reduces the impedance of the power supply terminal when the operation of the switching element is stopped. 前記制御回路は、前記電源端子の電圧と基準電圧との比較によって前記放電回路の前記切り換え回路を切り換える比較回路を具備し、
前記放電回路は、前記切り換え回路によって前記電源端子のインピーダンスが低下された状態で、前記電源端子の電圧を前記比較回路の動作電圧以上に維持する電源維持回路を具備することを特徴とする請求項1又は2記載のスイッチング電源装置。
The control circuit comprises a comparison circuit that switches the switching circuit of the discharge circuit by comparing the voltage of the power supply terminal and a reference voltage;
2. The discharge circuit according to claim 1, further comprising a power supply maintaining circuit that maintains a voltage of the power supply terminal equal to or higher than an operating voltage of the comparison circuit in a state where the impedance of the power supply terminal is lowered by the switching circuit. 3. The switching power supply device according to 1 or 2.
JP2012208092A 2012-09-21 2012-09-21 Switching power supply Active JP6155586B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012208092A JP6155586B2 (en) 2012-09-21 2012-09-21 Switching power supply
CN201310421540.2A CN103683949B (en) 2012-09-21 2013-09-16 Switching power unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012208092A JP6155586B2 (en) 2012-09-21 2012-09-21 Switching power supply

Publications (2)

Publication Number Publication Date
JP2014064391A true JP2014064391A (en) 2014-04-10
JP6155586B2 JP6155586B2 (en) 2017-07-05

Family

ID=50320514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012208092A Active JP6155586B2 (en) 2012-09-21 2012-09-21 Switching power supply

Country Status (2)

Country Link
JP (1) JP6155586B2 (en)
CN (1) CN103683949B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110762047A (en) * 2019-11-22 2020-02-07 协发(东莞)电子有限公司 A PC power supply fan control system and method
JP2020054134A (en) * 2018-09-27 2020-04-02 Tdk株式会社 Switching power supply
JP2021108517A (en) * 2019-12-27 2021-07-29 株式会社リコー Power supply circuit, and electronic apparatus having the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2945270B1 (en) * 2014-05-13 2018-01-31 Nxp B.V. Controller
JP6443120B2 (en) * 2015-02-23 2018-12-26 ミツミ電機株式会社 Power supply control semiconductor device
DE112015006702T5 (en) * 2015-07-15 2018-04-05 Mitsubishi Electric Corporation control circuit
CN107181400B (en) * 2017-05-27 2019-12-03 西安交通大学 A kind of high position draw-out power supply self-start circuit and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060891A (en) * 2004-08-18 2006-03-02 Sanken Electric Co Ltd Switching power supply

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1819032A1 (en) * 2006-02-10 2007-08-15 Thomson Licensing S.A. Switched mode power supply comprising a discharging circuit
JP5589827B2 (en) * 2010-12-24 2014-09-17 サンケン電気株式会社 Start-up circuit, switching power supply IC and switching power supply device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060891A (en) * 2004-08-18 2006-03-02 Sanken Electric Co Ltd Switching power supply

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020054134A (en) * 2018-09-27 2020-04-02 Tdk株式会社 Switching power supply
JP7087887B2 (en) 2018-09-27 2022-06-21 Tdk株式会社 Switching power supply
CN110762047A (en) * 2019-11-22 2020-02-07 协发(东莞)电子有限公司 A PC power supply fan control system and method
JP2021108517A (en) * 2019-12-27 2021-07-29 株式会社リコー Power supply circuit, and electronic apparatus having the same
JP7318528B2 (en) 2019-12-27 2023-08-01 株式会社リコー Power supply circuit and electronic equipment with power supply circuit

Also Published As

Publication number Publication date
CN103683949A (en) 2014-03-26
JP6155586B2 (en) 2017-07-05
CN103683949B (en) 2016-03-30

Similar Documents

Publication Publication Date Title
JP6155586B2 (en) Switching power supply
JP3883826B2 (en) Switching power supply
JP3495012B2 (en) Switching power supply
KR101030920B1 (en) Switching power supply
JP5632664B2 (en) Semiconductor light-emitting element lighting device and lighting fixture using the same
JP6421047B2 (en) Switching power supply
JP3367300B2 (en) Switching power supply circuit
JP4289904B2 (en) AC-DC converter
JP3760379B2 (en) Switching power supply
JP2008104275A (en) Constant current controlled dc-dc converter circuit with function for interrupting no-load oscillation
JP2004320865A (en) Dc power unit
JP2013046423A (en) Switching power supply device
JPH05176541A (en) Auxiliary power circuit
JP2005051942A (en) Switching power circuit and switching regulator equipped with it
JP2001309656A (en) Ringing choke converter and overload detection method
JP2011010422A (en) Switching power supply device
JP2008193803A (en) Switching power supply device
JP2006203981A (en) Switching power supply intermittent protection circuit
JP3271948B2 (en) Switching power supply
JPH08223909A (en) Multioutput switching regulator
JP4237283B2 (en) Switching power supply
JPH10323031A (en) Power unit
JP3097403U (en) Switching power supply
JP2001268902A (en) Switching power supply
JPH06284710A (en) Control circuit for switching regulator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170522

R150 Certificate of patent or registration of utility model

Ref document number: 6155586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250