JP2014056954A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

【課題】生産性を向上することができる半導体装置の製造方法および生産性を向上できる構造の半導体装置を提供すること。
【解決手段】半導体装置１は、接続用端子１６１を有する半導体素子１６と、半導体素子１６の接続用端子１６１と対向するとともに、半導体素子１６の接続用端子１６１に接続された接続用端子１４２を有する半導体素子１４と、半導体素子１４の半導体基板１４０と半導体素子１６の半導体基板１６０との間に配置された樹脂層１５とを備える。半導体装置１は、積層方向からの平面視において、半導体素子１６の半導体基板１６０の外郭の内側に、半導体素子１４の半導体素子１６側の面と、半導体素子１６の半導体素子１４側の面とが重なりあった領域の外郭が位置する。
【選択図】図１

Description

本発明は、半導体装置の製造方法および半導体装置に関する。

従来、複数の半導体素子を積層した半導体装置が知られている（たとえば、特許文献１参照）。特許文献１には、複数のメモリコアチップを積層したメモリモジュールが開示されている。

特開２００６−３０１８６３号公報

本発明者らは、半導体素子を積層する際に、１対の半導体素子間に樹脂層を配置した後、１対の半導体素子および樹脂層を含む積層体を積層方向に沿って加圧することで、接続する方法を考えた。
そして、このような製造方法においては、以下のような課題が発生することがわかった。
積層体を積層方向に沿って挟圧する際、半導体素子間から樹脂層の一部がはみ出す。このはみ出した樹脂層が半導体素子の側面、さらには半導体素子の他方の半導体素子側と反対側の面に付着してしまう。これにより、積層体を挟圧する部材に樹脂層が付着してしまう可能性がある。

本発明によれば、
半導体基板および前記半導体基板に設けられた接続用端子を有する第一半導体素子と、
表裏面に接続用端子が設けられた半導体基板および前記接続用端子間を接続し前記半導体基板を貫通する貫通ビアを有する第二半導体素子と、
前記第一半導体素子の前記半導体基板と前記第二半導体素子の前記半導体基板との間に配置された樹脂層とを備える積層体であり、
積層方向からの平面視において、
前記第一半導体素子の外郭の内側に、前記第一半導体素子の前記半導体基板の第二半導体素子側の面と、前記第二半導体素子の前記半導体基板の前記第一半導体素子側の面とが重なりあった領域の外郭が位置する積層体を用意する工程と、
一対の挟圧部材により、前記積層体を積層方向から挟み、前記積層体を積層方向に沿って加圧して、前記第一半導体素子の前記接続用端子と、前記第二半導体素子の前記第一半導体素子側に位置する一方の前記接続用端子とを接合する工程とを含む半導体装置の製造方法が提供される。

この発明によれば、第一半導体素子の外郭の内側に、第一半導体素子の基板の第二半導体素子側の面と、前記第二半導体素子の基板の前記第一半導体素子側の面とが重なりあった領域の外郭が位置する積層体を用意し、この積層体を積層方向に沿って加圧している。
この加圧工程において、第一半導体素子の基板の第二半導体素子側の面と第二半導体素子の基板の第一半導体素子側の面とが重なりあった領域から、樹脂層の一部が押し出されることがあっても、第一半導体素子の外郭が、前記重なりあった領域の外郭よりも外側に位置しているので、押し出された樹脂層が第一半導体素子の側面、さらには、第一半導体素子の第二半導体素子と反対側の面に付着してしまうことを抑制することができる。
これにより、積層体を挟圧する挟圧部材が汚染されてしまうことが防止でき、半導体装置の生産性を高めることができる。

さらには、本発明によれば、上述した製造方法で製造された半導体装置も提供することができる。
すなわち、本発明によれば、
半導体基板および接続用端子を有する第一半導体素子と、
表裏面に接続用端子が形成された半導体基板および前記端子間を接続し前記半導体基板を貫通する貫通ビアを有し、一方の前記接続用端子が前記第一半導体素子の前記接続用端子と接合された第二半導体素子と、
前記第一半導体素子の前記半導体基板と前記第二半導体素子の前記半導体基板と間に配置された樹脂層とを備え、
積層方向からの平面視において、
前記第一半導体素子の外郭の内側に、前記第一半導体素子の前記半導体基板の前記第二半導体素子側の面と、前記第二半導体素子の前記半導体基板の前記第一半導体素子側の面とが重なりあった領域の外郭が位置する半導体装置も提供できる。

本発明によれば、生産性を向上することができる半導体装置の製造方法および生産性を向上できる構造の半導体装置が提供される。

（Ａ）は、本発明の第一実施形態にかかる半導体装置の積層方向に沿った断面図である。（Ｂ）は、半導体装置の積層方向からの平面図である。 半導体装置の製造工程を示す図である。 （Ａ）は、複数の半導体素子が一体化されたウェハの一部を示す平面図であり、（Ｂ）は、ウェハに樹脂層が塗布された状態を示す断面図である。 （Ａ）、（Ｂ）は、ウェハをダイシングする様子を示す図である。 （Ａ）は、半導体装置の製造装置を示す図であり、（Ｂ）は、（Ａ）で示された製造装置で挟圧された後の積層体を示す図である。 半導体装置の製造装置を示す図である。 （Ａ）〜（Ｃ）は、半導体装置の製造工程を示す図である。 （Ａ）、（Ｂ）は、本発明の第二実施形態にかかる半導体装置の製造工程を示す図である。 ウェハをダイシングする様子を示す図である。 （Ａ）、（Ｂ）は、本発明の第三実施形態にかかる半導体装置の製造工程を示す図である。 （Ａ）、（Ｂ）は、本発明の第四実施形態にかかる半導体装置の製造工程を示す図である。 ウェハをダイシングする様子を示す図である。

以下、本発明の実施形態を図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同一符号を付し、その詳細な説明は重複しないように適宜省略される。
（第一実施形態）
はじめに、図１を参照して、本実施形態の半導体装置１の概要について説明する。
この半導体装置１は、図１（Ａ）に示すように、接続用端子１６１を有する半導体素子１６と、半導体素子１６の接続用端子１６１と対向するとともに、半導体素子１６の接続用端子１６１に接続された接続用端子１４２を有する半導体素子１４と、半導体素子１４の基板１４０と半導体素子１６の基板１６０との間に配置された樹脂層１５とを備える。
この半導体装置１は、図１（Ｂ）に示すように、積層方向からの平面視において、半導体素子１６の外郭、すなわち、基板１６０の外郭Ｌ４の内側に、半導体素子１４の半導体基板１４０の半導体素子１６側の面と、半導体素子１６の半導体基板１６０の半導体素子１４側の面とが重なりあった領域の外郭Ｌ１が位置する。
ここで、半導体基板１４０の半導体素子１６側の面とは、半導体素子１６の端子１６１に接続される接続用端子１４２が設けられた面を意味する。
半導体基板１６０の半導体素子１４側の面とは、半導体素子１４の端子１４２に接続される接続用端子１６１が設けられた面を意味する。

次に、図１を参照して、本実施形態の半導体装置１について詳細に説明する。
この半導体装置１は、基材１８Ａと、この基材１８Ａ上に積層された複数の半導体素子１６、１４、１２，１０と、樹脂層１７、１５、１３、１１とを備える。樹脂層１５は、半導体素子１６の基板１６０と半導体素子１４の基板１４０との間からはみ出しており、基板１６０の外周部の直上の空間に収容されている。
樹脂層１３は半導体素子１４の基板１４０と半導体素子１２の基板１２０との間からはみ出している。そして、基板１６０の外周部の直上の空間に収容されている。同様に樹脂層１１は、半導体素子１２の基板１２０と半導体素子１０の基板１００との間からはみ出している。そして、基板１００の外周部の直下の空間に収容されている。

基材１８Ａは、樹脂基板であってもよく、また、シリコン基板やセラミック基板のいずれかの基板であってもよい。基材１８Ａの裏面には図示しないが、たとえば、端子等が形成されており、表面（半導体素子１６側の面）側に設けられた端子１８１と電気的に導通している。
端子１８１は、表面に半田層１８１Ａを有するものである。接続用端子１８１は、たとえば、銅層上にニッケル層を積層し、さらにこのニッケル層を被覆するように半田層１８１Ａを設けた構造である。
半田層１８１Ａの材料は、特に制限されず、錫、銀、鉛、亜鉛、ビスマス、インジウム及び銅からなる群から選択される少なくとも１種以上を含む合金等が挙げられる。これらのうち、錫、銀、鉛、亜鉛及び銅からなる群から選択される少なくとも１種以上を含む合金が好ましい。半田層１８１Ａの融点は、１１０〜２５０℃、好ましくは１７０〜２３０℃である。

基材１８Ａ上には半導体素子１６が配置されている。半導体装置１の上面視において、基材１８Ａの外郭は半導体素子１６の外郭の外側にあり、基材１８Ａの基板面側から見た平面形状は、半導体素子１６の平面形状よりも大きくなっている。
半導体素子１６は、基板（半導体基板、たとえば、シリコン基板）１６０と、基板１６０を貫通するビア１６３とを有するＴＳＶ構造の半導体素子である。基板１６０には、内部回路等が作りこまれており、基板１６０の一方の表面には、端子１６１が設けられ、他方の表面には、端子１６２が設けられている。端子１６１および端子１６２は、ビア１６３で接続されている。端子１６１は、半導体素子１４に接続される接続用端子であり、端子１６２は、基材１８Ａの端子１８１に接続される接続用端子である。
ビア１６３は、たとえば、銅等の金属や、不純物がドープされた導電性のポリシリコンで構成される。
端子１６２は、たとえば、基板側から銅層、ニッケル層、金層の順に積層された構造となっている。ただし、端子１６２の構造は、これに限られるものではない。
端子１６１は、表面に半田層１６１Ａを有するものである。端子１６１の構造は、端子１８１と同様であり、たとえば、銅層上にニッケル層を積層し、さらにこのニッケル層を被覆するように半田層１８１Ａと同様の半田層１６１Ａを設けた構造である。

基材１８Ａの端子１８１と半導体素子１６の端子１６２とは対向し、半田接合されている。
そして、基材１８Ａと、半導体素子１６の基板１６０との間には、樹脂層１７が配置されている。この樹脂層１７は、端子１８１および端子１６２の周囲を取り囲む。

半導体素子１６上には、半導体素子１４が配置されている。この半導体素子１４は、基板（半導体基板、たとえば、シリコン基板）１４０と、基板１４０を貫通するビア１４３とを有するＴＳＶ構造の半導体素子である。基板１４０には、内部回路等が作りこまれており、基板１４０の一方の表面には、端子１４１が設けられ、他方の表面には、端子１４２が設けられている。端子１４１および端子１４２は、ビア１４３で接続されている。端子１４１は、半導体素子１２に接続される接続用端子であり、端子１４２は、半導体素子１６の端子１６１に接続される接続用端子である。
ビア１４３は、ビア１６３と同様の構造、材料であり、端子１４２は、端子１６２と同様の構造、材料である。端子１４１は、端子１６１と同様の構造、材料であり、たとえば、銅層上にニッケル層を積層し、さらにこのニッケル層を被覆するように、半田層１６１Ａと同様の半田層１４１Ａを設けた構造である。

半導体素子１４の端子１４２と半導体素子１６の端子１６１とは対向し、半田接合されている。そして、半導体素子１４の基板１４０と半導体素子１６の基板１６０との間には、樹脂層１５が配置されている。この樹脂層１５は、端子１６１および端子１４２の周囲を取り囲む。

半導体素子１４上には、半導体素子１２が配置されている。この半導体素子１２は、基板（半導体基板、たとえば、シリコン基板）１２０と、基板１２０を貫通するビア１２３とを有するＴＳＶ構造の半導体素子である。基板１２０には、内部回路等が作りこまれており、基板１２０の一方の表面には、端子１２１が設けられ、他方の表面には、端子１２２が設けられている。端子１２１および端子１２２は、ビア１２３で接続されている。端子１２１は、半導体素子１０に接続される接続用端子であり、端子１２２は、半導体素子１４の端子１４１に接続される接続用端子である。
ビア１２３は、ビア１６３と同様の構造、材料であり、端子１２２は、端子１６２と同様の構造、材料である。端子１２１は、端子１６１と同様の構造、材料であり、たとえば、銅層上にニッケル層を積層し、さらにこのニッケル層を被覆するように半田層１６１Ａと同様の半田層１２１Ａを設けた構造である。

半導体素子１２の端子１２２と半導体素子１４の端子１４１とは対向し、半田接合されている。そして、半導体素子１２の基板１２０と半導体素子１４の基板１４０との間には、樹脂層１３が配置されている。この樹脂層１３は、端子１４１および端子１２２の周囲を取り囲む。

半導体素子１２上には、半導体素子１０が配置されている。この半導体素子１０は、シリコン基板等の半導体の基板１００表面に端子（半導体素子１２への接続用の端子）１０１が設けられたものである。本実施形態では、基板１００を貫通するビアは設けられていない。基板１００には、内部回路等が作りこまれている。接続用端子１０１は、たとえば、基板側から銅層、ニッケル層、金層の順に積層された構造となっている。ただし、接続用端子１０１の構造は、これに限られるものではない。
また、半導体素子１０の他方の基板面側には、端子は設けられていない。

半導体素子１２の端子１２１と半導体素子１０の端子１０１とは対向し、半田接合されている。そして、半導体素子１２の基板１２０と半導体素子１０の基板１００との間には、樹脂層１１が配置されている。この樹脂層１１は、端子１２１および端子１０１の周囲を取り囲む。

以上のような半導体素子１２，１４，１６の基板１２０，１４０，１６０の厚みは１０μｍ以上１５０μｍ以下、より好ましくは、２０μｍ以上、１００μｍ以下、さらには、５０μｍ以下で、非常に薄いものとなっている。
また、半導体素子１０の基板１００の厚みは、１０μｍ以上１５０μｍ以下である。より好ましくは、２０μｍ以上、１００μｍ以下である。
さらに、本実施形態では、半導体素子１０、１２、１４，１６は、たとえば、ＤＲＡＭ、ＳＲＡＭ等のメモリチップである。
ここで、図示しないが、半導体素子１２、１４、１６の基板１２０、１４０、１６０の周縁部には、内部回路領域を囲むダイシングラインが枠状に残っている。半導体素子は、複数の半導体素子が一体化されたウェハをダイシングラインに沿って切断することで、得られるが、各半導体素子の基板には、ダイシングラインが残ることとなる。本実施形態では、各基板１２０、１４０、１６０のダイシングラインで囲まれた領域の大きさ形状は等しい。
また、半導体素子１２、１４、１６は、同一の機能を有する半導体素子としてもよく、また、異なる機能を有する半導体素子としてもよい。たとえば、半導体素子１２、１４、１６の内部回路は同一のレイアウトであってもよい。

本実施形態においては、半導体装置１の基板１００、１２０，１４０，１６０はいずれも積層方向からの平面視（上面視）において平面矩形形状であり、かつ、積層方向に沿った断面が矩形形状である。そして、半導体素子１６の基板１６０および半導体素子１０の基板１００は、他の半導体素子１２，１４の基板１２０，１４０に比べて、積層方向から平面視における平面サイズが大きい。

半導体素子１６の基板１６０および半導体素子１０の基板１００は、積層方向から平面視における平面サイズは等しく、基板１６０，１００の側面は面一となっている。
また、本実施形態では、半導体素子１２，１４の基板１２０，１４０は、積層方向からの平面視における平面サイズが同じであり、基板１２０，１４０の側面は面一となっている。
換言すると、基板１００，１６０の側面はそれぞれ、基板１２０、１４０の側面よりも外方に位置しており、半導体素子１０、１２，１４，１６の積層方向に沿った平面視において、半導体素子１０、１６の外郭、すなわち、基板１００，１６０の外郭の内側に、半導体素子１２、１４の外郭、すなわち、基板１２０、１４０の外郭が位置している。
なお、本実施形態では、基板１００，１６０の外周縁全周が、基板１２０、１４０の外周縁よりも外方に位置している。

そして、本実施形態では、図１（Ｂ）に示すように、積層方向からの平面視（図１（Ａ）の矢印方向からの平面視）において、
半導体素子１６の基板１６０の半導体素子１４側の面と半導体素子１４の基板１４０の半導体素子１６側の面とが重なり合った領域の外郭Ｌ１、
半導体素子１４の基板１４０の半導体素子１２側の面と半導体素子１２の基板１２０の半導体素子１４側の面とが重なり合った領域の外郭Ｌ２、
半導体素子１２の基板１２０の半導体素子１０側の面と半導体素子１０の基板１００の半導体素子１２側の面とが重なり合った領域の外郭Ｌ３、
のすべてが、基板１００および基板１６０の外郭Ｌ４とは接することなく、この外郭Ｌ４の内側に位置している。
ただし、たとえば、基板１６０の一つの側面が、基板１４０の側面と面位置となっており、基板１６０の他の側面が基板１４０の他の側面よりも外方に位置していてもよい。
ここで、半導体素子積層方向からの平面視における基板１００および基板１６０の外郭Ｌ４と、外郭Ｌ１〜Ｌ３と間の距離ｌは、樹脂層１１、１３、１５の組成や製造条件等にもよるが、たとえば、２．５μｍ〜２．５ｍｍである。
このように距離ｌを設定することで、たとえば、樹脂層１１が基板１００の側面に付着したり、樹脂層１５が基板１６０の側面に付着したりすることを確実に防止することができる。

また、半導体装置１において、図１（Ａ）に示すように、基板１００の外周部と、基板１６０の外周部とは対向しており、基板１００の外周部と基板１６０の外周部との間の空間に、樹脂層１７の一部，樹脂層１５の一部、樹脂層１３の一部および樹脂層１１一部が位置している。

次に、樹脂層１１，１３，１５、１７について説明する。
樹脂層１１，１３，１５、１７は、それぞれ熱硬化性樹脂と、フラックス活性化合物とを含む。
熱硬化性樹脂としては、たとえば、エポキシ樹脂、オキセタン樹脂、フェノール樹脂、（メタ）アクリレート樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、マレイミド樹脂等を用いることができる。これらは、単独または２種以上を混合して用いることができる。
中でも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるエポキシ樹脂が好適に用いられる。樹脂層１１，１３，１５、１７における熱硬化性樹脂の含有量は、３０重量量％以上、７０重量％以下が好ましい。

樹脂層１１，１３，１５、１７は、半田接合の際に、半田層や端子の表面の酸化被膜を除去する作用を有する樹脂層である。樹脂層１１，１３，１５、１７が、フラックス作用を有することにより、半田や端子の表面を覆っている酸化被膜が除去されるので、半田接合を行うことができる。樹脂層１１，１３，１５、１７がフラックス作用を有するためには、樹脂層１１，１３，１５、１７が、フラックス活性化合物を含有する必要がある。樹脂層１１，１３，１５、１７に含有されるフラックス活性化合物としては、半田接合に用いられるものであれば、特に制限されないが、カルボキシル基又はフェノール水酸基のいずれか、あるいは、カルボキシル基及びフェノール水酸基の両方を備える化合物が好ましい。

樹脂層１１，１３，１５、１７中のフラックス活性化合物の配合量は、１〜３０重量％が好ましく、３〜２０重量％が特に好ましい。

カルボキシル基を備えるフラックス活性化合物としては、脂肪族酸無水物、脂環式酸無水物、芳香族酸無水物、脂肪族カルボン酸、芳香族カルボン酸等のいずれかが挙げられる。

カルボキシル基を備えるフラックス活性化合物に係る脂肪族酸無水物としては、無水コハク酸、ポリアジピン酸無水物、ポリアゼライン酸無水物、ポリセバシン酸無水物等のいずれかが挙げられる。

カルボキシル基を備えるフラックス活性化合物に係る脂環式酸無水物としては、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルハイミック酸、ヘキサヒドロ無水フタル酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸無水物等のいずれかが挙げられる。

カルボキシル基を備えるフラックス活性化合物に係る芳香族酸無水物としては、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物、エチレングリコールビストリメリテート、グリセロールトリストリメリテート等のいずれかが挙げられる。

カルボキシル基を備えるフラックス活性化合物に係る脂肪族カルボン酸としては、下記一般式（Ｉ）で示される化合物や、蟻酸、酢酸、プロピオン酸、酪酸、吉草酸、ピバル酸カプロン酸、カプリル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、アクリル酸、メタクリル酸、クロトン酸、オレイン酸、フマル酸、マレイン酸、シュウ酸、マロン酸、琥珀酸等のいずれかが挙げられる。
ＨＯＯＣ−（ＣＨ_２）_ｎ−ＣＯＯＨ （Ｉ）
（式（Ｉ）中、ｎは、０以上２０以下の整数を表す。）

カルボキシル基を備えるフラックス活性化合物に係る芳香族カルボン酸としては、安息香酸、フタル酸、イソフタル酸、テレフタル酸、ヘミメリット酸、トリメリット酸、トリメシン酸、メロファン酸、プレーニト酸、ピロメリット酸、メリット酸、トリイル酸、キシリル酸、ヘメリト酸、メシチレン酸、プレーニチル酸、トルイル酸、ケイ皮酸、サリチル酸、２，３−ジヒドロキシ安息香酸、２，４−ジヒドロキシ安息香酸、ゲンチジン酸（２，５−ジヒドロキシ安息香酸）、２，６−ジヒドロキシ安息香酸、３，５−ジヒドロキシ安息香酸、浸食子酸（３，４，５−トリヒドロキシ安息香酸）、１，４−ジヒドロキシ−２−ナフトエ酸、３，５−ジヒドロキシ−２−ナフトエ酸等のナフトエ酸誘導体、フェノールフタリン、ジフェノール酸等のいずれかが挙げられる。

これらのカルボキシル基を備えるフラックス活性化合物のうち、フラックス活性化合物が有する活性度、樹脂層の硬化時におけるアウトガスの発生量、及び硬化後の樹脂層の弾性率やガラス転移温度等のバランスが良い点で、前記一般式（Ｉ）で示される化合物が好ましい。そして、前記一般式（Ｉ）で示される化合物のうち、式（Ｉ）中のｎが３〜１０である化合物が、硬化後の樹脂層における弾性率が増加するのを抑制することができるとともに、接着性を向上させることができる点で、特に好ましい。

前記一般式（Ｉ）で示される化合物のうち、式（Ｉ）中のｎが３〜１０である化合物としては、例えば、ｎ＝３のグルタル酸（ＨＯＯＣ−（ＣＨ_２）_３−ＣＯＯＨ）、ｎ＝４のアジピン酸（ＨＯＯＣ−（ＣＨ_２）_４−ＣＯＯＨ）、ｎ＝５のピメリン酸（ＨＯＯＣ−（ＣＨ_２）_５−ＣＯＯＨ）、ｎ＝８のセバシン酸（ＨＯＯＣ−（ＣＨ_２）_８−ＣＯＯＨ）及びｎ＝１０のＨＯＯＣ−（ＣＨ_２）_１０−ＣＯＯＨ等のいずれかが挙げられる。

フェノール性水酸基を備えるフラックス活性化合物としては、フェノール類が挙げられ、具体的には、例えば、フェノール、ｏ−クレゾール、２，６−キシレノール、ｐ−クレゾール、ｍ−クレゾール、ｏ−エチルフェノール、２，４−キシレノール、２，５キシレノール、ｍ−エチルフェノール、２，３−キシレノール、メジトール、３，５−キシレノール、ｐ−ターシャリブチルフェノール、カテコール、ｐ−ターシャリアミルフェノール、レゾルシノール、ｐ−オクチルフェノール、ｐ−フェニルフェノール、ビスフェノールＡ、ビスフェノールＦ、ビスフェノールＡＦ、ビフェノール、ジアリルビスフェノールＦ、ジアリルビスフェノールＡ、トリスフェノール、テトラキスフェノール等のフェノール性水酸基を含有するモノマー類、フェノールノボラック樹脂、ｏ−クレゾールノボラック樹脂、ビスフェノールＦノボラック樹脂、ビスフェノールＡノボラック樹脂等のいずれかが挙げられる。

上述したようなカルボキシル基又はフェノール水酸基のいずれか、あるいは、カルボキシル基及びフェノール水酸基の両方を備える化合物は、エポキシ樹脂のような熱硬化性樹脂との反応で三次元的に取り込まれる。

そのため、硬化後のエポキシ樹脂の三次元的なネットワークの形成を向上させるという観点からは、フラックス活性化合物としては、フラックス作用を有し且つエポキシ樹脂の硬化剤として作用するフラックス活性硬化剤が好ましい。フラックス活性硬化剤としては、例えば、１分子中に、エポキシ樹脂に付加することができる２つ以上のフェノール性水酸基と、フラックス作用（還元作用）を示す芳香族に直接結合した１つ以上のカルボキシル基とを備える化合物が挙げられる。このようなフラックス活性硬化剤としては、２，３−ジヒドロキシ安息香酸、２，４−ジヒドロキシ安息香酸、ゲンチジン酸（２，５−ジヒドロキシ安息香酸）、２，６−ジヒドロキシ安息香酸、３，４−ジヒドロキシ安息香酸、没食子酸（３，４，５−トリヒドロキシ安息香酸）等の安息香酸誘導体；１，４−ジヒドロキシ−２−ナフトエ酸、３，５−ジヒドロキシ−２−ナフトエ酸、３，７−ジヒドロキシ−２−ナフトエ酸等のナフトエ酸誘導体；フェノールフタリン；及びジフェノール酸等が挙げられ、これらは１種単独又は２種以上を組み合わせでもよい。
なかでも、端子間の接合を良好なものとするためには、フェノールフタリンを使用することが特に好ましい。

また、樹脂層中、フラックス活性硬化剤の配合量は、１〜３０重量％が好ましく、３〜２０重量％が特に好ましい。樹脂層中のフラックス活性硬化剤の配合量が、上記範囲であることにより、樹脂層のフラックス活性を向上させることができるとともに、樹脂層中に、熱硬化性樹脂と未反応のフラックス活性硬化剤が残存するのが防止される。
また、樹脂層は、無機充填材を含んでいてもよい。樹脂層中に無機充填材を含有させることで、樹脂層の最低溶融粘度を高め、端子間に隙間が形成されてしまうことを抑制できる。ここで、無機充填材としては、シリカや、アルミナ等があげられる。

さらに、半導体装置１は、図１（Ａ）に示すように、封止材１９を有している。この封止材１９は、半導体素子１６，１４，１２，１０および樹脂層１７，１５，１３，１１で構成される積層体２の外周を被覆している。

次に、以上のような半導体装置１の製造方法について説明する。図２〜図７を参照して説明する。
はじめに本実施形態の半導体装置１の製造方法の概要について説明する。
本実施形態の半導体装置１の製造方法は、
半導体素子１６と、
樹脂層１５と、
表裏面に接続用端子１４１，１４２がそれぞれ形成された基板１４０および接続用端子１４１，１４２間を接続し基板１４０を貫通する貫通ビア１４３を有し、半導体素子１６に対して樹脂層１５を挟んで対向配置された半導体素子１４とを備える積層体２であり、
積層方向からの平面視において、
半導体素子１６の基板１６０の外郭Ｌ４（図１（Ｂ）参照）の内側に、半導体素子１６の基板１６０の半導体素子１４側の面（すなわち、端子１６１が設けられた面）と、半導体素子１４の基板１４０の半導体素子１６側の面（すなわち、端子１４２が設けられた面）とが重なりあった領域の外郭Ｌ１（図１（Ｂ）参照）が位置する積層体２を用意する工程と、
一対の挟圧部材５２、５５により、積層体２を積層方向から挟み、積層体２を積層方向に沿って加圧して、半導体素子１６，１４を接合する工程とを含む。

次に、半導体装置１の製造方法について詳細に説明する。
（積層体を用意する工程）
図２（Ａ）に示すように、半導体素子１０、樹脂層１１付の半導体素子１２、樹脂層１３付の半導体素子１４、樹脂層１５付の半導体素子１６を用意する。
ここで、樹脂層１１付の半導体素子１２、樹脂層１３付の半導体素子１４、樹脂層１５付の半導体素子１６は、以下のようにして用意する。
はじめに、図３（Ａ）に示すように、複数の半導体素子１２が作りこまれ、一体化したウェハＷ１を用意する。
同様に、複数の半導体素子１４が作りこまれ、一体化したウェハＷ２を用意する。
さらに、同様に複数の半導体素子１６が作りこまれ、一体化したウェハＷ３を用意する。
各ウェハＷ１〜３には、ダイシングラインＤが形成されているが、いずれのウェハＷ１〜３もダイシングラインＤのパターン（ダイシングラインＤの幅、本数および間隔）は同一である。
そして、図３（Ｂ）に示すように、ウェハＷ１の表面に、樹脂層１１となる樹脂層１１Ａを設ける。樹脂層１１Ａは、ウェハＷ１の全面を被覆するものであり、ウェハＷ１の半導体素子１２の端子１２１を被覆するように設けられる。
同様に、ウェハＷ２上に樹脂層１３となる樹脂層１３Ａを設ける。樹脂層１３Ａは、ウェハＷ２の全面を被覆するものであり、ウェハＷ２の半導体素子１４の端子１４１を被覆するように設けられる。
さらに、ウェハＷ３上に樹脂層１５となる樹脂層１５Ａを設ける。樹脂層１５Ａは、ウェハＷ３の全面を被覆するものであり、ウェハＷ３の半導体素子１６の端子１６１を被覆するように設けられる。
なお、樹脂層１１ＡをウェハＷ１に設ける方法としては、フィルム状の樹脂層１１ＡをウェハＷ１に貼り付けてもよく、また、樹脂層１１Ａとなるワニス状の樹脂組成物をウェハＷ１にスピンコート等で塗布し、乾燥させることで、樹脂層１１ＡをウェハＷ１上に設けてもよい。
樹脂層１３Ａ，１５Ａについても同様の方法でウェハＷ２、Ｗ３に樹脂層を設けることができる。

その後、図４に示すように、ダイシングラインＤに沿って、ウェハＷ１〜Ｗ３をそれぞれ切断する。
ここで、図４（Ａ）に示すように、ウェハＷ１、Ｗ２をダイシングする際には、刃先の幅の広いブレードＢ１を使用する。このように刃先の幅の広いブレードＢ１を使用することで、平面サイズの小さい半導体素子１２，１４を得ることができる。
ブレードＢ１は、リング状であり、外周縁が刃先となっている。ブレードＢ１の刃先の幅は、ダイシングラインＤの幅にもよるが、たとえば、０．０１５ｍｍ〜５ｍｍとすることができる。
一方で、図４（Ｂ）に示すように、ウェハＷ３をダイシングする際には、ブレードＢ１よりも刃先の幅の狭いブレードＢ２を使用する。このブレードＢ２もリング状であり、外周縁が刃先となっている。このように刃先の幅の狭いブレードＢ２を使用することで、平面サイズの大きい半導体素子１６を得ることができる。
なお、半導体素子１２と半導体素子１４とが同様の機能の素子であり、内部回路のレイアウト等が同じである素子である場合には、ウェハＷ１をダイシングして得られる複数の半導体素子のうち、いずれかを半導体素子１２とし、他のいずれかを半導体素子１４として使用してもよい。

以上のようにして製造された樹脂層１１付の半導体素子１２においては、半導体素子１２の基板１２０の一方の面（積層体２の半導体素子１０側の面）の全面を被覆するように樹脂層１１が設けられており、樹脂層１１の側面と半導体素子１２の基板１２０の側面とが面一となっている。
樹脂層１３付の半導体素子１４、樹脂層１５付の半導体素子１６においても、同様である。すなわち、半導体素子１４の基板１４０の一方の面（積層体２の半導体素子１２側の面）の全面を被覆するように樹脂層１３が設けられており、樹脂層１３の側面と半導体素子１４の基板１４０の側面とが面一となっている。
さらに、半導体素子１６の基板１６０の一方の面（積層体２の半導体素子１４側の面）の全面を被覆するように樹脂層１５が設けられており、樹脂層１５の側面と半導体素子１６の基板１６０の側面とが面一となっている。
また、以上のようにして半導体素子１２に設けられた樹脂層１１、半導体素子１４に設けられた樹脂層１３、半導体素子１６に設けられた樹脂層１５は、いずれもＢステージの状態であるが、各樹脂層１１，１３，１５の６０〜１５０℃における最低溶融粘度は、０．１〜１００００Ｐａ・ｓであることが好ましい。
このようにすることで、後段の端子同士を半田接合させる工程において、各樹脂層１１、１３、１５が過剰に半導体素子間からはみ出してしまうことを防止できる。
なお、各樹脂層１１，１３，１５の最低溶融粘度は、以下のようにして計測できる。
厚み１００μｍの各樹脂層を粘弾性測定装置（Ｒｈｅｏ Ｓｔｒｅｓｓ ＲＳ−１０ ＨＡＡＫＥ（株）製）で昇温速度１０℃／ｍｉｎ、周波数０．１Ｈｚで、歪み一定−応力検知で測定する。そして、６０〜１５０℃における最低溶融粘度を検出する。

次に、図２（Ｂ）に示すように、半導体素子１０、樹脂層１１、半導体素子１２、樹脂層１３、半導体素子１４、樹脂層１５、半導体素子１６で構成される積層体２を用意する。
まず、半導体素子１０の端子１０１が形成された面と、半導体素子１２に設けられた樹脂層１１とを対向させ、半導体素子１０上に、樹脂層１１を介して半導体素子１２を積層する。
このとき、半導体素子１０に形成されたアライメントマークと半導体素子１２に形成されたアライメントマークとを確認し位置あわせを行なう。
その後、半導体素子１０、樹脂層１１、半導体素子１２を加熱して、半硬化の状態（Ｂステージ）の樹脂層１１を介して、半導体素子１０および半導体素子１２を接着する。このとき、ヒータが内蔵された一対の挟圧部材（図示略）により半導体素子１０、樹脂層１１、半導体素子１２を挟むことで、半導体素子１０、樹脂層１１、半導体素子１２を加熱するとともに、前記一対の挟圧部材にて挟圧し、荷重をかけることで、半導体素子１０および半導体素子１２を接着することができる。たとえば、フリップチップボンダーを使用して、大気圧下、大気中で、樹脂層１１を介して半導体素子１０および半導体素子１２を接着する。このときの加熱温度は、樹脂層１１の熱硬化性樹脂が完全硬化しなければ、特に限定されないが、熱硬化性樹脂の硬化温度未満であることが好ましい。たとえば、加熱温度は、８０〜２２０℃とすることができる。また、挟圧する時間は、１〜５秒でよい。
接着後の半導体素子１０に対する半導体素子１２の位置が正確であるかどうかは、たとえば、Ｘ線顕微鏡や、赤外線顕微鏡を使用して確認することができる。

次に、半導体素子１２の端子１２２が設けられた面と、樹脂層１３とを対向させて、半導体素子１２上に樹脂層１３を介して半導体素子１４を積層する。
このとき、半導体素子１２に形成されたアライメントマークと半導体素子１４に形成されたアライメントマークとを確認し位置あわせを行なう。
その後、半導体素子１０、樹脂層１１、半導体素子１２、樹脂層１３、半導体素子１４を加熱して、半硬化の状態（Ｂステージ）の樹脂層１３を介して、半導体素子１２および半導体素子１４を接着する。このとき、ヒータが内蔵された一対の挟圧部材により半導体素子１０、樹脂層１１、半導体素子１２、樹脂層１３、半導体素子１４を挟んで加熱し、前記一対の挟圧部材にて挟圧し、荷重をかけることで、半導体素子１２および半導体素子１４を接着することができる。たとえば、フリップチップボンダーを使用して、大気圧下、大気中で半導体素子１２および半導体素子１４を接着する。このときの加熱温度は、樹脂層１３の熱硬化性樹脂が完全硬化しなければ、特に限定されないが、熱硬化性樹脂の硬化温度未満であることが好ましい。たとえば、加熱温度は、８０〜２２０℃とすることができる。また、挟圧する時間は、１〜５秒でよい。
接着後の半導体素子１２に対する半導体素子１４の位置が正確であるかどうかは、たとえば、Ｘ線顕微鏡や、赤外線顕微鏡を使用して確認することができる。

次に、図２（Ｂ）に示すように、半導体素子１４の端子１４２が設けられた面と、樹脂層１５とを対向させて、半導体素子１４上に樹脂層１５を介して半導体素子１６を積層する。
このとき、半導体素子１４に形成されたアライメントマークと半導体素子１６に形成されたアライメントマークとを確認し位置あわせを行なう。
その後、半導体素子１０、樹脂層１１、半導体素子１２、樹脂層１３、半導体素子１４、樹脂層１５、半導体素子１６を加熱して、半硬化の状態（Ｂステージ）の樹脂層１５を介して、半導体素子１４および半導体素子１６を接着する。このとき、ヒータが内蔵された一対の挟圧部材により半導体素子１０、樹脂層１１、半導体素子１２、樹脂層１３、半導体素子１４、樹脂層１５、半導体素子１６を挟んで加熱し、前記一対の挟圧部材にて挟圧し、荷重をかけることで、半導体素子１４および半導体素子１６を接着することができる。たとえば、フリップチップボンダーを使用して、大気圧下、大気中で半導体素子１４および半導体素子１６を接着する。このときの加熱温度は、樹脂層１５の熱硬化性樹脂が完全硬化しなければ、特に限定されないが、熱硬化性樹脂の硬化温度未満であることが好ましい。たとえば、加熱温度は、８０〜２２０℃とすることができる。また、挟圧する時間は、１〜５秒でよい。
接着後の半導体素子１４に対する半導体素子１６の位置が正確であるかどうかは、たとえば、Ｘ線顕微鏡や、赤外線顕微鏡を使用して確認することができる。
以上により積層体２が得られる。このようにして得られた積層体２において、樹脂層１１，１３，１５は、半硬化状態であり、完全に硬化していない。

なお、本工程では、半田層１２１Ａ，１４１Ａ，１６１Ａは溶融しておらず、端子１０１、１２１同士、端子１２２、１４１同士、端子１４２、１６１同士は、半田接合していない。また、端子１０１，１２１同士は物理的に接触していてもよく、また、端子１０１，１２１間に樹脂層１１の樹脂が介在していてもよい。端子１２２、１４１同士、端子１４２、１６１同士においても、同様である。
また、この工程において、半導体素子同士を接着する際の挟圧力は、たとえば、０．０１〜０．２ＭＰａである。

以上のような工程で得られた積層体２は、半導体素子１０，１６の側面が、半導体素子１２，１４の側面よりも外方に位置するものとなる。
また、積層体２の積層方向からの平面視において、樹脂層１１，１３の外郭は、半導体素子１０の基板１００の外郭および半導体素子１６の基板１６０の外郭の内側に位置する。

（第一の接合工程）
次に、図２（Ｃ）に示すように、以上の工程で得られた積層体２を加熱して、端子１０１、１２１間、端子１２２、１４１間、端子１４２、１６１間の半田接合を行う。
ここで、第一の接合工程において、端子間が半田接合されるとは、以下のことをいう。積層体２が半田層１２１Ａ，１４１Ａ，１６１Ａの融点以上に加熱され、半導体素子１０，１２間、半導体素子１２，１４間、半導体素子１４，１６間の接合に使用される各半田層１２１Ａ，１４１Ａ，１６１Ａが溶融するとともに、端子１０１，１２１同士、端子１２２，１４１同士、端子１４２，１６１同士が物理的に接触し、少なくとも一部が合金を形成している状態をいう。

ここでは、たとえば、図５に示した装置５を使用する。この装置５は、流体が導入される容器５１と、この容器５１内に配置された一対の熱板５２，５３とを備える。
容器５１は、圧力容器であり、容器５１の材料としては、金属等があげられ、たとえば、ステンレス、チタン、銅のいずれかである。
熱板５２，５３は、内部にヒータを有するプレス板であり、熱板５３の上方に設置された積層体２を熱板５２，５３で挟圧する。熱板５３には、ピン５４が形成されており、このピン５４が板材（積層体２を設置する設置部）５５を貫通している。この板材５５は、積層体２を挟圧する際に、ピン５４上を摺動して、熱板５３に接触する。
熱板５２の温度は、熱板５３の温度よりも高く設定されている。たとえば、熱板５２の温度は、熱板５３よりも２０℃以上高く、熱板５２が半田層１２１Ａ，１４１Ａ，１６１Ａの融点以上の温度であり、熱板５３は、半田層１２１Ａ，１４１Ａ，１６１Ａの融点未満となっている。
このように熱板５３の温度を、熱板５２よりも低くしておくことで、積層体２を装置５内に設置した後、積層体２を流体により所定の加圧力で加圧するまでの間に、積層体２の樹脂層１１，１３，１５が軟化し、樹脂層１１，１３，１５中のボイドが大きくなってしまうことが防止される。一方で、熱板５２の温度を、熱板５３よりも高くしておくことで、積層体２を挟圧した後、積層体２を所定の温度まで比較的短時間で昇温させることができる。
なお、板材５５が熱板５２に近接して配置されている場合には、熱板５２の温度を、熱板５３の温度よりも低く設定してもよい。

はじめに、あらかじめ、熱板５２，５３を所定の温度まで加熱しておく。板材５５を熱板５３から離間させておき、板材５５上に積層体２を設置する。このように、積層体２が設置される板材５５を、一対の熱板５２，５３から離間しておくことで、積層体２には、熱板５２，５３からの熱が加わりにくくなる。そのため、積層体２を装置５内に設置した後、積層体２を流体により所定の加圧力で加圧するまでの間に、積層体２の樹脂層１１，１３，１５が軟化し、樹脂層１１，１３，１５中のボイドが大きくなってしまうことが防止される。
次に、配管５１１を介して容器５１内に流体を導入する。流体としては、気体が好ましく、たとえば、空気、不活性ガス（窒素ガス、希ガス）等があげられる。
その後、積層体２を流体で加圧した状態を維持しながら、熱板５２を積層体２に接触させる。さらに、板材５５をピン５４上で摺動させて、熱板５２，５３で積層体２を積層方向に沿って挟圧する。積層体２は、熱板５２と板材５５とで直接挟まれることとなる。積層体２は、半田層１２１Ａ，１４１Ａ，１６１Ａの融点以上（たとえば、２３０〜２８０℃）に加熱され、端子１０１、１２１間、端子１２２、１４１間、端子１４２、１６１間で半田接合が行われる。積層体２を挟圧することで、端子１０１，１２１間（端子１２２、１４１間、端子１４２、１６１間）に樹脂が挟まっていた場合でも、樹脂を排除して、端子１０１，１２１同士（端子１２２、１４１同士、端子１４２、１６１同士）を確実に接触させることができ、安定的に半田接合することができる。このとき、積層体２は、熱板５２と板材５５とで挟圧されることとなるが、積層体２にかかる圧力（挟圧力）は、たとえば、０．０１〜０．５ＭＰａである。また、挟圧時間は、５〜１２秒である。

この工程においては、樹脂層１１が加熱されることで樹脂層１１の粘度が低下する。そして、熱板５２と板材５５とで積層体２が挟圧されることで、積層体２の半導体素子１０の基板１００と半導体素子１２の基板１２０との間に配置されていた樹脂層１１の一部が、基板１００と基板１２０とが重なりあった領域の外郭から押し出されることとなる。
同様に、熱板５２と板材５５とで積層体２が挟圧されることで、積層体２の半導体素子１２の基板１２０と半導体素子１４の基板１４０との間に配置されていた樹脂層１３の一部が、基板１２０、１４０間から押し出される。
さらに、同様に、熱板５２と板材５５とで積層体２が挟圧されることで、積層体２の半導体素子１４の基板１４０と半導体素子１６の基板１６０との間に位置していた樹脂層１５の一部が、基板１４０、１６０が重なりあった領域の外郭から押し出されることとなる。
押し出された各樹脂層１１，１３，１５は、図５（Ｂ）に示すように、基板１００の外周部と、基板１６０の外周部とで挟まれた空間内に位置することとなる。

ここで、流体により、積層体２を加圧する際の加圧力は、０．１ＭＰａ以上、１０ＭＰａ以下が好ましく、より好ましくは０．５以上、５ＭＰａ以下である。流体により積層体２を加圧することで、樹脂層１１，１３，１５内のボイド発生を抑制することができる。とくに、０．１ＭＰａ以上とすることで、この効果が顕著となる。また、１０ＭＰａ以下とすることで、装置の大型化、複雑化を抑制できる。なお、流体で加圧するとは、積層体２の雰囲気の圧力を、大気圧より加圧力分だけ高くすることを指す。すなわち、加圧力１０ＭＰａとは、大気圧よりも、積層体２にかかる圧力が１０ＭＰａ大きいことを示す。

ここでは、積層体２を半田層１２１Ａ、１４１Ａ、１６１Ａの融点以上、たとえば、２４０℃〜２６０℃で１０分程度加熱する。これにより、半田層１２１Ａ、１４１Ａ、１６１Ａを溶融させて半田接合を行うことができる。なお、半田層１２１Ａ、１４１Ａ、１６１Ａの融点が異なる場合には、最も融点の高い半田層の融点以上に積層体２を加熱すればよい。
その後、熱板５２、板材５５を離間させて、さらに、流体を容器５１から排出する。流体による積層体２への加圧を停止し、その後、積層体２を容器５１から取り出す。

ここで、第一の接合工程において、樹脂層１１，１３，１５が完全に硬化していない場合には、図６に示す装置６を使用して、樹脂層１１，１３，１５の硬化を進めてもよい。この装置６は、装置５と同様の容器５１を有し、積層体２を流体で加圧しながら、加熱して、樹脂層１１，１３，１５の硬化を行なうものである。流体は、装置６で使用したものと同様のものが使用できる。
積層体２を加熱する方法としては、配管５１１から、加熱した流体を容器５１内に入れ、積層体２を加熱加圧する方法があげられる。また、配管５１１から流体を容器５１内へ流入させ、加圧雰囲気下にしつつ、容器５１を加熱することにより、積層体２を加熱することもできる。
容器５１内に積層体２を配置し、流体を導入し、積層体２を樹脂層１１，１３，１５の熱硬化性樹脂の硬化温度以上に加熱して、樹脂層１１，１３，１５の硬化を行なう。たとえば、１５０〜１８０℃、６０〜３００分の加熱を行なう。ここで、硬化温度とは、樹脂層の硬化温度であり、樹脂層に含まれる熱硬化性樹脂が、ＪＩＳＫ６９００に準ずるＣ−ステージとなる温度のことをいう。
なお、装置６の容器５１内に複数の積層体２を入れて、樹脂層１１，１３，１５の硬化を行なってもよい。このようにすることで生産性を向上させることができる。
以上のようにして、半導体素子１０，１２同士、半導体素子１２，１４同士、半導体素子１４，１６同士が半田接合された積層体２を得る（図５（Ｂ））。

（第二の接合工程）
次に、図７（Ａ）に示すように、積層体２の上下方向を反転させて、図７（Ｂ）に示すように、半導体素子１０，１２同士、半導体素子１２，１４同士、半導体素子１４，１６同士が半田接合された積層体２を、基材１８上に載せ、積層体２と基材１８とを半田接合する。
はじめに、基材１８を用意する。ここでは、基材１８は、樹脂基板であってもよく、また、シリコン基板やセラミック基板等であってもよい。

基材１８の表面には、端子（積層体接続用端子）１８１が形成されている。端子１８１は、端子１０１と同様の構造、材料で構成され、表面に半田層１８１Ａを有する。端子１８１は、半導体素子１６に接続されるものである。
次に、この基材１８の表面に樹脂層１７を設ける。この樹脂層１７は、端子１８１を被覆するように設けられる。樹脂層１７としては、樹脂層１１，１３，１５と同様のものであってもよいが、たとえば、ペースト状のノーフロー型アンダーフィル材（ＮＵＦ）を使用してもよい。基材１８の表面の一部に、樹脂層１７を設けるため、ペースト状のアンダーフィル材をディスペンスやインクジェット等で塗布することが好ましい。

このようなノーフロー型アンダーフィル材としては、たとえば、特開２００８−１３７１０号公報に開示されたものがあげられ、常温で液状の第一エポキシ樹脂と、第一エポキシ樹脂よりも硬化温度が高い第二エポキシ樹脂と、シリコーン変性エポキシ樹脂と、無機充填材と、フラックス活性を有する硬化剤とを含む樹脂組成物で構成される。この樹脂組成物は、溶剤を含まない。
第一エポキシ樹脂としては、たとえば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂等のビスフェノール型エポキシ樹脂が好ましい。
第二エポキシ樹脂としては、アリル基を有するエポキシ樹脂（たとえば、ジアリルビスフェノールＡ型エポキシ樹脂）が好ましい。
第一エポキシ樹脂は樹脂組成物中で５〜５０重量％であることが好ましく、第二エポキシ樹脂は、０．１〜４０重量％であることが好ましい。
シリコーン変性エポキシ樹脂としては、ジシロキサン構造を有するシリコーン変性（液状）エポキシ樹脂が挙げられ、具体的に下記一般式（１）で示されるシリコーン変性エポキシ樹脂が挙げられる。

前記シリコーン変性エポキシ樹脂のシリコーン変性率は、特に限定されないが、前記シリコーン変性樹脂のｍが５以下であることが好ましく、特にｍが１以下であることが好ましい。

さらに具体的には、前記シリコーン変性エポキシ樹脂は、前記一般式（１）で示されるシリコーン変性液状エポキシ樹脂のｍが０であるシリコーン変性液状エポキシ樹脂と、下記一般式（２）で示されるフェノール類とを加熱反応により合成したものであることが好ましい。これにより、基材や半導体素子への濡れ性を向上することができる。

前記一般式（１）で示されるシリコーン変性液状エポキシ樹脂のｍが０であるシリコーン変性液状エポキシ樹脂と、前記一般式（２）で表されるフェノール類とのモル比（シリコーン変性エポキシ樹脂のエポキシ基モル比／フェノール類の水酸基モル比）は、特に限定されないが、１〜１０であることが好ましく、特に１〜５であることが好ましい。モル比が前記範囲内であると、特に反応物の収率や低揮発性などに優れる。
シリコーン変性エポキシ樹脂の含有量は、樹脂組成物全体の０．１〜２０重量％であることが好ましい。

さらに、フラックス活性を有する硬化剤は、融点が異なる２種以上使用することが好ましい。
たとえば、第一のフラックス活性硬化剤としては、２，３−ジヒドロキシ安息香酸、２，４−ジヒドロキシ安息香酸、２，５−ジヒドロキシ安息香酸、２，６−ジヒドロキシ安息香酸、３，４−ジヒドロキシ安息香酸が好ましい。
また、第二のフラックス活性硬化剤としては、ｏ−フタル酸、トリメリット酸、ヘキサヒドロフタル酸、メチルヘキサヒドロフタル酸、４−ヒドロキシ（ｏ−フタル酸）、３−ヒドロキシ（ｏ−フタル酸）、テトラヒドロフタル酸、マレイン酸、アルキレン基を含むものとしてはコハク酸、マロン酸、グルタル酸、リンゴ酸、セバシン酸、アジピン酸、アゼライン酸、スベリン酸、ピメリン酸、１，９−ノナンジカルボン酸、ドデカン二酸等が挙げられる。これらを単独あるいは複数併用してもかまわない。これらの中でも、セバシン酸が好ましい。

基材１８上に樹脂層１７を設けた後、樹脂層１７上に積層体２を搭載する。積層体２の端子１６２が、樹脂層１７側に位置するように、積層体２を樹脂層１７上に設置する。
その後、一対の挟圧部材４１，４２で積層体２、樹脂層１７、基材１８を積層方向に沿って挟圧しながら、積層体２、樹脂層１７、基材１８を半田層１８１Ａの融点以上に加熱する。このとき、積層体２、樹脂層１７、基材１８を、一対の挟圧部材４１，４２で挟圧するとともに、一対の挟圧部材４１，４２を加熱することで、積層体２、樹脂層１７、基材１８が半田層１８１Ａの融点以上に加熱されることとなる。これにより、端子１８１と端子１６２とが半田接合される。この接合工程では、たとえば、フリップチップボンダーを使用し、基材１８に対し、ひとつずつ、積層体２を半田接合する。
このようにして、基材１８上には、複数の積層体２が設置され、基材１８と複数の積層体２が半田接合され、構造体３が得られる（図７（Ｃ）参照）。

その後、必要に応じて、構造体３の樹脂層１７を硬化させる。ここでは、前述した図６の装置６を使用して、樹脂層１７の硬化を行なう。硬化の方法は、前述した方法と同様であり、構造体３を流体で加圧しながら、樹脂層１７の熱硬化性樹脂の硬化温度以上に構造体３を加熱して、樹脂層１７の硬化を行なう。
このようにすることで、樹脂層１７でのボイドの発生を防止できるとともに、発生したボイドを消滅させることができる。

（封止工程）
次に、構造体３の封止を行なう。封止の方法は、ポッティング、トランスファー成形、圧縮成形のいずれであってもよい。
その後、積層体２ごとに、切断して、図１に示す半導体装置１を複数得ることができる。なお、図１において、符号１９は、封止材を示し、符号１８Ａはダイシングされた基材１８を示す。また、半導体装置１が複数の積層体２を有する場合には、半導体装置１の単位ごとに切断すればよい。なお、切断には、ダイシングブレード、レーザ、ルーター等を使用することができる。

以上のような本実施形態によれば、以下の効果を奏することができる。
本実施形態においては、積層方向からの平面視において、半導体素子１６の基板１６０の外郭の内側に、半導体素子１６の基板１６０の半導体素子１４側の面と半導体素子１４の基板１４０の半導体素子１６側の面とが重なりあった領域の外郭が位置する積層体２を用意している。そして、この積層体２を積層方向に沿って加圧している。
この加圧工程において、半導体素子１６の基板１６０と半導体素子１４の基板１４０とが重なりあった領域から、樹脂層１５の一部が押し出されることがあっても、半導体素子１６の基板１６０の外郭が、前記重なりあった領域の外郭よりも外側に位置しているので、樹脂層１５が、半導体素子１６の基板１６０の側面や、さらには、半導体素子１６の基板１６０の端子１６２が設けられた基板面にまで到達してしまうことを抑制することができる。
これにより、積層体２を挟圧する挟圧部材である熱板５２が樹脂層１５により、汚染されてしまうことが防止でき、半導体装置１の生産性を高めることができる。
また、本実施形態では、基板１６０の端子１６２が設けられた基板面に、樹脂層１５が付着してしまうことを防止できるので、端子１６２と基材１８Ａの端子１８１との導通を確実にとることができ、接続信頼性に優れた半導体装置１とすることができる。

また、本実施形態では、半導体素子１０の基板１００の外郭の内側に、半導体素子１０の基板１００の半導体素子１２側の面と半導体素子１２の基板１２０の半導体素子１０側の面とが重なりあった領域の外郭が位置する積層体２を用意している。そして、この積層体２を積層方向に沿って加圧している。
これによっても上述した効果と同様の効果を得ることができ、積層体２を挟圧する挟圧部材である板材５５が樹脂層１１で汚染されてしまうことが防止でき、半導体装置の生産性を高めることができる。

さらに、本実施形態では、積層体２の積層方向からの平面視において、半導体素子１０の基板１００および半導体素子１６の基板１６０の外郭の内側に、半導体素子１２の基板１２０の外郭および半導体素子１４の基板１４０の外郭が位置している。従って、積層体２の製造時に、基板１２０，１４０間に位置する樹脂層１３が基板１２０，１４０間から押し出されることがあっても、押し出された樹脂層１３を半導体素子１０の基板１００の外周部と半導体素子１６の基板１６０の外周部との間に収容することができる。

さらに、本実施形態においては、半導体素子１０の基板１００、半導体素子１２の基板１２０、半導体素子１４の基板１４０、半導体素子１６の基板１６０は、いずれも基板面と直交する方向（積層体２の積層方向に沿った方向）の断面形状が、矩形形状となっている。このように形状が複雑でない基板を有する半導体素子を使用することで、基板が割れてしまうことを防止することができ、半導体装置の生産性を高めることができる。

さらに、本実施形態では、半導体素子１２、１４と半導体素子１６とは、積層体２の積層方向からの平面視において、大きさが異なっているが、本実施形態では、同一のパターンのダイシングラインＤが形成されたウェハＷ１〜Ｗ３のダイシング方法を工夫することで、これらの半導体素子１２，１４、１６を得ている。具体的には、ウェハＷ１，Ｗ２を刃先の幅の広いブレードＢ１でダイシングし、半導体素子１２，１４を得、ウェハＷ３を刃先の狭いブレードＢ２でダイシングして、半導体素子１６を得ている。このようにダイシングに使用するブレードかえることで、異なる大きさの半導体素子１２，１４，１６を簡単に得ることができる。
特に、半導体素子１２，１４，１６がいずれも同一の機能を有し、内部回路の配置も同様であるような場合、同一の生産工程で得られる同一種類のウェハを切断する際のブレードを異なるものとするだけで、平面サイズの異なる半導体素子１２，１４，１６を得ることができるので、半導体装置１を簡単に製造できる。

本実施形態では、半導体素子１０、樹脂層１１、半導体素子１２、樹脂層１３、半導体素子１４、樹脂層１５、半導体素子１６をこの順で積層して積層体２を得た後、積層体２全体を加熱して半田接合を行っている。そのため、各半導体素子１０，１２，１４，１６にかかる熱ダメージを低減させることができる。したがって、半導体装置１の信頼性を向上させることができる。

本実施形態では、半導体素子１０、樹脂層１１、半導体素子１２、樹脂層１３、半導体素子１４、樹脂層１５、半導体素子１６をこの順で積層して積層体２を得た後、積層体２を挟圧して、半田接合を行なっている。半田接合時に、複数回挟圧されてしまうことが防止され、半導体素子１０，１２，１４、１６へのダメージが低減される。

本実施形態では、積層体２の端子１０１、１２１同士、端子１２２、１４１同士、端子１４２、１６１同士を半田接合した後、基材１８と積層体２との半田接合を行なっている。
端子１０１、１２１同士、端子１２２、１４１同士、端子１４２、１６１同士が半田接合されていない状態の積層体２を基材１８に設置した後、積層体２および基材１８を加熱して、端子１０１、１２１同士、端子１２２、１４１同士、端子１４２、１６１同士、基材１８の端子１８１および端子１６２同士を半田接合する方法も考えられる。
しかしながら、このような方法では、基材１８と、積層体２との線膨張係数差が大きい場合には、線膨張係数差で発生する応力が積層体２に加わり、積層体２中でずれが発生する可能性がある。
これに対し、本実施形態のように、あらかじめ、端子１０１、１２１同士、端子１２２、１４１同士、端子１４２、１６１同士を半田接合した後、積層体２と基材１８との半田接合を行なうことで、積層体２中でずれが発生してしまうことを防止できる。

さらに、本実施形態では、積層体２の端子１０１、１２１同士、端子１２２、１４１同士、端子１４２、１６１同士を半田接合する際に、積層体２を流体により加圧し、加熱している。積層体２が流体で加圧されることで、積層体２の樹脂層１１，１３，１５でボイドが発生してしまうことを防止できる。また、積層体２が流体で加圧されることで、積層体２の樹脂層１１，１３，１５中にあるボイドが加圧されて小さくなる。以上のことから、ボイドにより端子同士が位置ずれしてしまうことを防止できる。

また、本実施形態では、積層体２を用意する工程で、半導体素子１０、１２を半硬化の状態の樹脂層１１を介して接着している。同様に、半導体素子１２，１４を半硬化の状態の樹脂層１３を介して接着し、半導体素子１４，１６を半硬化の状態の樹脂層１５を介して接着している。このように、半導体素子同士が接着されているため、積層体２において、半導体素子同士が位置ずれしてしまうことを防止できる。
なお、半導体素子１２，１４を半硬化の状態の樹脂層１３を介して接着する際、および半導体素子１４，１６を半硬化の状態の樹脂層１５を介して接着する際には、半導体素子１０，１２，１４に複数回、熱がかかるが、半硬化状態の樹脂層により半導体素子同士を接着するための加熱であるため、加熱温度も比較的低く設定でき、また、たとえ加熱温度を高くしても加熱時間が比較的短くてすむ。したがって、半導体素子１０，１２，１４への熱の影響は非常に少ないと考えられる。

さらに、本実施形態では、積層体２を構成する前段で、半導体素子１２に樹脂層１１を設けている。同様に、半導体素子１４に樹脂層１３を設け、半導体素子１６に樹脂層１５を設けている。半導体素子１２、１４，１６はいずれもＴＳＶ構造であり、非常に厚みが薄いため、樹脂層１１，１３，１５をそれぞれ設けることで、半導体素子１２、１４，１６の反り発生を防止し、取り扱い性に優れたものとすることができる。

また、本実施形態では、基材１８に複数の積層体２を半田接合させた後、封止を行い、その後、切断している。これにより、半導体装置１の生産性を向上させることができる。

（第二実施形態）
図８および図９を参照して、本発明の第二実施形態について説明する。
本実施形態の半導体装置の積層体２Ａでは、前記実施形態の半導体素子１６とは異なる半導体素子１６Ａを使用する。他の点は、前記実施形態の半導体装置１と同様である。
図８（Ａ）に示すように、本実施形態では、半導体素子１６Ａを使用する。
この半導体素子１６Ａは、積層体２Ａの積層方向に沿った断面がＴ字型であり、基板１６０Ａと、前記実施形態と同様の端子１６１、１６２、ビア１６３を有する。
基板１６０Ａは、半導体基板、たとえば、シリコン基板であり、半導体素子１４に接続される本体部１６０Ｂと、本体部１６０Ｂの半導体素子１４と反対側に位置する端部から外方に張り出した庇部１６０Ｃとを備える。

本体部１６０Ｂは、平面矩形形状である。庇部１６０Ｃは、本体部１６０Ｂの端子１６２が設けられた端面の外周縁を取り囲むように設けられ、本体部１６０Ｂの外周縁から外方に延在している。本実施形態では、庇部１６０Ｃは、本体部１６０Ｂの端部の外周縁全周を取り囲むように設けられている。庇部１６０Ｃの本体部１６０Ｂからの突出寸法は、たとえば、２．５μｍ〜２．５ｍｍである。
そして、庇部１６０Ｃの厚みＢ´と、基板１６０Ａの厚みＢとの比率（Ｂ´／Ｂ）は、０．１〜０．９であることが好ましい。（Ｂ´／Ｂ）を０．１以上とすることで、庇部１６０Ｃの割れを抑制することができ、また、（Ｂ´／Ｂ）を０．９以下とすることで、半導体素子１６と半導体素子１４とが重なりあった領域からはみ出した樹脂層１５を庇部１６０Ｃの直下に収容することができる。なかでも、（Ｂ´／Ｂ）は０．３〜０．７であることが特に好ましい。

積層体２Ａの積層方向からの平面視において、庇部１６０Ｃの外郭は、本体部１６０Ｂの外郭より外側に位置している。
端子１６１は、本体部１６０Ｂの半導体素子１４側の端面（基板面）に形成されており、端子１６２は、本体部１６０Ｂの半導体素子１４とは反対側の端面（基板面）に形成されている。そして、ビア１６３は本体部１６０Ｂを貫通し、端子１６１，１６２に接続されている。
そして、積層体２Ａにおいては、積層方向からの平面視において、
半導体素子１６Ａの基板１６０Ａの半導体素子１４側の面と半導体素子１４の基板１４０の半導体素子１６Ａ側の面とが重なり合った領域の外郭、
半導体素子１４の基板１４０の半導体素子１２側の面と半導体素子１２の基板１２０の半導体素子１４側の面とが重なり合った領域の外郭、
半導体素子１２の基板１２０の半導体素子１０側の面と半導体素子１０の基板１００の半導体素子１２側の面とが重なり合った領域の外郭、
のすべてが、基板１００および半導体素子１６Ａの庇部１６０Ｃの外郭とは接することなく、この外郭の内側に位置している。
なお、半導体素子１６Ａの基板１６０Ａの半導体素子１４側の面とは、半導体素子１４に接続される端子１６１が設けられた面であり、具体的には、半導体素子１６Ａの本体部１６０Ｂの端子１６１が設けられた面を意味する。この面は、基板１６０Ａの半導体素子１４に最も近い面であり、接合面である。
また、積層体２Ａの積層方向からの平面視において、本体部１６０Ｂの外郭は、半導体素子１４，１２の外郭と一致している。すなわち、本体部１６０Ｂの側面と半導体素子１４，１２の側面とは面一となっている。
さらに、積層体２Ａの積層方向からの平面視において、庇部１６０Ｃの外郭は、半導体素子１０の半導体基板１００の外郭と一致しており、庇部１６０Ｃの側面と、半導体基板１００の側面と面一となっている。

ここで、半導体素子１６Ａは、次のようにして製造することができる。
前記実施形態と同様、図９（Ａ）に示すように、ウェハＷ３を用意し、このウェハＷ３上に樹脂層１５Ａを設ける。
その後、樹脂層１５Ａ側からダイシングラインに沿ってウェハＷ３および樹脂層１５Ａの切断を行なう。
はじめに、刃先の幅の広いブレードを用意して、樹脂層１５Ａを貫通するとともに、ウェハＷ３の厚みの途中位置まで達する溝Ｔ２を形成する。この溝Ｔ２は、ダイシングラインに沿って形成されることとなる。
その後、この溝Ｔ２内に、前記ブレードよりも刃先の幅の狭いブレードを挿入し、ウェハＷ３を切断する（溝Ｔ１が形成される）。
これにより、半導体素子１６Ａを得ることができる。なお、半導体素子１６Ａにおいては、樹脂層１５は、本体部１６０Ｂに設けられており、庇部１６０Ｃには設けられていない。

図８（Ａ）に示すように、前記実施形態と同様に、半導体素子１０、樹脂層１１、半導体素子１２、樹脂層１３、半導体素子１４を積層し、その後、半導体素子１４上に樹脂層１５付きの半導体素子１６Ａを積層する。
このように積層した時点では、積層体の積層方向からの平面視において、樹脂層１５、１１，１３の外郭は、半導体素子１０の基板１００の外郭および半導体素子１６Ａの基板１６０Ａの庇部１６０Ｃの外郭の内側に位置する。
その後の工程は、前記実施形態と同様であるが、図５に示した装置５の熱板５２、５３で積層体２Ａを挟圧すると、積層体２Ａの半導体素子１０の基板１００と半導体素子１２の基板１２０との間に配置されていた樹脂層１１が、基板１００、１２０間からはみ出す。
同様に、積層体２Ａの半導体素子１２の基板１２０と半導体素子１４の基板１４０との間に配置されていた樹脂層１３が、基板１２０、１４０間からはみ出す。
さらに、同様に、熱板５２，５３で積層体２Ａが挟圧されることで、積層体２Ａの半導体素子１４の基板１４０と半導体素子１６Ａの本体部１６０Ｂとの間に位置していた樹脂層１５が、基板１４０と本体部１６０Ｂとの間からはみ出す。
はみ出した各樹脂層は、図８（Ｂ）に示すように、基板１００の外周部と、基板１６０Ａの庇部１６０Ｃとの間の空間に位置することとなる。
その後の工程は、前記実施形態と同様であり、積層体２Ａを基材１８上に積層し、基材１８をダイシングし、さらに、封止材で積層体２Ａを封止することで、半導体装置を得ることができる。

以上のような本実施形態によれば、前記実施形態と同様の効果を奏することができるうえ、以下の効果を奏することができる。
本実施形態では、基板１６０Ａは本体部１６０Ｂと庇部１６０Ｃとを備える。そして庇部１６０Ｃは本体部１６０Ｂの半導体素子１４と反対側の部分に設けられている。これにより、庇部１６０Ｃと、この庇部１６０Ｃと対向する半導体素子１０の外周部との間の距離を大きく確保することができる。従って、庇部１６０Ｃと、この庇部１６０Ｃと対向する半導体素子１０の外周部との間の空間に、積層体２Ａを挟圧する際にはみ出した各樹脂層１１，１３，１５を確実に収容することができる。

また、半導体素子１６Ａを半導体素子１４上に積層する前段において、本体部１６０Ｂに樹脂層１５が設けられているものの、庇部１６０Ｃには樹脂層１５は設けられていない。庇部１６０Ｃに樹脂層１５が設けられていないため、積層体２Ａを挟圧した際に、樹脂層１５が庇部１６０Ｃの側面や端子１６２が設けられた側の面まで、はみ出してしまうことを確実に抑制することができる。

（第三実施形態）
図１０を参照して、本発明の第三実施形態について説明する。
本実施形態では、半導体素子１６Ａと同様の形状の半導体素子１４Ａ、１２Ａを使用する。
半導体素子１４Ａは、半導体素子１６Ａと同様、積層体２Ｂの積層方向に沿った断面が略Ｔ字型であり、基板１４０Ａと、前記実施形態と同様の端子１４１、１４２、ビア１４３を有する。
基板１４０Ａは、半導体基板、たとえば、シリコン基板であり、半導体素子１２Ａに接続される本体部１４０Ｂと、本体部１４０Ｂの半導体素子１２Ａと反対側に位置する端部から外方に張り出した庇部１４０Ｃとを備える。庇部１４０Ｃは、本体部１４０Ｂの端子１４２が設けられた端面の外周を囲むように設けられている。
本体部１４０Ｂは、本体部１６０Ｂと同様の形状であり、庇部１４０Ｃは庇部１６０Ｃと同様の形状である。
端子１４１は、本体部１４０Ｂの半導体素子１２側の端面（基板面）に形成されており、端子１４２は、本体部１４０Ｂの半導体素子１２とは反対側の端面（基板面）に形成されている。そして、ビア１４３は本体部１４０Ｂを貫通し、端子１４１，１４２に接続されている。
庇部１４０Ｃの本体部１４０Ｂからの突出寸法、庇部１４０Ｃの厚み、庇部１４０Ｃの厚みと基板１４０の厚みとの比率は、半導体素子１６Ａと同様である。

半導体素子１２Ａは、半導体基板、たとえば、シリコン基板であり、半導体素子１６Ａと同様、積層体２Ｂの積層方向に沿った断面が略Ｔ字型であり、基板１２０Ａと、前記実施形態と同様の端子１２１、１２２、ビア１２３を有する。
基板１２０Ａは、半導体素子１０に接続される本体部１２０Ｂと、本体部１２０Ｂの半導体素子１０と反対側に位置する端部から外方に張り出した庇部１２０Ｃとを備える。
本体部１２０Ｂは、本体部１６０Ｂと同様の形状であり、庇部１２０Ｃは庇部１６０Ｃと同様の形状である。庇部１２０Ｃは、本体部１２０Ｂの端子１２２が設けられた端面の外周を囲むように設けられている。
端子１２１は、本体部１２０Ｂの半導体素子１０側の端面（基板面）に形成されており、端子１２２は、本体部１２０Ｂの半導体素子１０とは反対側の端面（基板面）に形成されている。そして、ビア１２３は本体部１２０Ｂを貫通し、端子１２１，１２２に接続されている。
庇部１２０Ｃの本体部１２０Ｂからの突出寸法、庇部１２０Ｃの厚み、庇部１２０Ｃの厚みと基板１２０の厚みとの比率は、半導体素子１６Ａと同様である。

積層体２Ｂにおいては、
半導体素子１６Ａの基板１６０Ａの半導体素子１４Ａ側の面（本体部１６０Ｂの端子１６１が設けられた端面）と半導体素子１４Ａの基板１４０Ａの半導体素子１６Ａ側の面（端子１４２が設けられた面）とが重なり合った領域の外郭、
半導体素子１４Ａの基板１４０Ａの半導体素子１２Ａ側の面（本体部１４０Ｂの端子１４１が設けられた端面）と半導体素子１２Ａの基板１２０Ａの半導体素子１４Ａ側の面（端子１２２が設けられた面）とが重なり合った領域の外郭、
半導体素子１２Ａの基板１２０Ａの半導体素子１０側の面（本体部１２０Ｂの端子１２１が設けられた端面）と半導体素子１０の基板１００の半導体素子１２Ａ側の面とが重なり合った領域の外郭、
のすべてが、基板１００および半導体素子１６Ａの庇部１６０Ｃの外郭とは接することなく、これらの外郭の内側に位置している。
なお、本実施形態では、積層体２Ｂの積層方向からの平面視において、庇部１６０Ｃ，１４０Ｃ，１２０Ｃの外郭は一致している。

各半導体素子１４Ａ，１２Ａは、第二実施形態の半導体素子１６Ａの製造方法と同様の方法で製造することができる。

図１０（Ａ）に示すように、前記実施形態と同様に、半導体素子１０、樹脂層１１付きの半導体素子１２Ａ、樹脂層１３付きの半導体素子１４Ａを積層し、その後、半導体素子１４Ａ上に樹脂層１５付きの半導体素子１６Ａを積層する。
ここで、樹脂層１１は、半導体素子１２Ａの本体部１２０Ｂの半導体素子１０側に位置する面にのみ設けられており、庇部１２０Ｃには設けられていない。
また、樹脂層１３は、半導体素子１４Ａの本体部１４０Ｂの半導体素子１２Ａ側に位置する面にのみ設けられており、庇部１４０Ｃには設けられていない。
同様に、樹脂層１５は、半導体素子１６Ａの本体部１６０Ｂの半導体素子１４Ａ側に位置する面にのみ設けられており、庇部１６０Ｃには設けられていない。
その後の工程は、前記各実施形態と同様であるが、図５に示した装置５の熱板５２、５３で積層体２Ａを挟圧すると、積層体２Ｂの半導体素子１０の基板１００と半導体素子１２Ａの基板１２０Ａの本体部１２０Ｂとの間に配置されていた樹脂層１１が、基板１００と本体部１２０Ｂとの間からはみ出す。はみ出した樹脂層１１は、図１０（Ｂ）に示すように、基板１００の外周部と半導体素子１２Ａの庇部１２０Ｃとの間の空間に収容される。
同様に、積層体２Ｂの半導体素子１２Ａの基板１２０Ａの本体部１２０Ｂと半導体素子１４Ａの基板１４０Ａの本体部１４０Ｂとの間に配置されていた樹脂層１３が、本体部１２０Ｂ，１４０Ｂ間からはみ出す。はみ出した樹脂層１３は、図１０（Ｂ）に示すように、半導体素子１２Ａの庇部１２０Ｃと半導体素子１４Ａの庇部１４０Ｃとの間の空間に収容される。
さらに、同様に、熱板５２，５３で積層体２Ｂが挟圧されることで、積層体２Ｂの半導体素子１４Ａの基板１４０Ａの本体部１４０Ｂと半導体素子１６Ａの基板１６０Ａの本体部１６０Ｂとの間に位置していた樹脂層１５が、本体部１４０Ｂ、１６０Ｂ間からはみ出す。はみ出した樹脂層１５は、図１０（Ｂ）に示すように、半導体素子１４Ａの庇部１４０Ｃと半導体素子１６Ａの庇部１６０Ｃの間の空間に収容される。
その後の工程は、前記各実施形態と同様であり、積層体２Ｂを基材１８上に積層し、基材１８をダイシングし、さらに、封止材で積層体２Ｂを封止することで、半導体装置を得ることができる。

このような本実施形態によれば、前記実施形態と同様の効果を奏することができるうえ、以下の効果を奏することができる。
本実施形態では、各半導体素子１２Ａ，１４Ａがそれぞれ庇部１２０Ｃ，１４０Ｃを有している。これにより、たとえば、半導体素子１４Ａと半導体素子１２Ａとの間の樹脂層１３が半導体素子１０や半導体素子１６Ａ側にはみ出してしまうことを防止できる。

（第四実施形態）
図１１、１２を参照して、本発明の第四実施形態について説明する。
本実施形態では、半導体素子１４Ｂ，半導体素子１２Ｂの形状が第一実施形態の半導体装置１とは異なっている。他の点については第一実施形態と同様である。
図１１に示すように、半導体素子１４Ｂは、積層体２Ｃの積層方向に沿った断面が略Ｔ字型であり、基板１４０Ｄと、前記実施形態と同様の端子１４１、１４２、ビア１４３を有する。
基板１４０Ｄは、半導体基板、たとえば、シリコン基板であり、本体部１４０Ｅと、庇部１４０Ｆとを備える。
本体部１４０Ｅは、半導体素子１２Ｂおよび半導体素子１６に接続される部分であり、本体部１４０Ｅの半導体素子１２Ｂ側の端面には、端子１４１が設けられ、他方の端面には端子１４２が設けられている。ビア１４３は、本体部１４０Ｅを貫通し端子１４１，１４２を接続している。
庇部１４０Ｆは本体部１４０Ｅの半導体素子１２Ｂ側の部分の外周部に張り出すように設けられており、本体部１４０Ｅの半導体素子１２Ｂ側の部分の外周全体を取り囲む。換言すると、庇部１４０Ｆは、本体部１４０Ｅの端子１４１が設けられた端面の外周を囲むように設けられている。
なお、庇部１４０Ｆの本体部１４０Ｅからの突出寸法、庇部１４０Ｆの厚み、庇部１４０Ｆの厚みと基板１４０Ｄの厚みとの比率は、半導体素子１６Ａと同様である。

図１１に示すように、半導体素子１２Ｂは、積層体２Ｃの積層方向に沿った断面が略Ｔ字型であり、基板１２０Ｄと、前記実施形態と同様の端子１２１、１２２、ビア１２３を有する。
基板１２０Ｄは、半導体基板、たとえば、シリコン基板であり、本体部１２０Ｅと、庇部１２０Ｆとを備える。
本体部１２０Ｅは、半導体素子１４Ｂおよび半導体素子１０に接続される部分であり、本体部１２０Ｅの一方の端面には、端子１２１が設けられ、他方の端面には端子１２２が設けられている。ビア１２３は、本体部１２０Ｅを貫通し、端子１２１，１２２を接続している。
庇部１２０Ｆは本体部１２０Ｅの半導体素子１０側の部分の外周部に張り出すように設けられており、本体部１２０Ｅの半導体素子１０側の部分の外周全体を取り囲む。換言すると、庇部１２０Ｆは、本体部１２０Ｅの端子１２１が設けられた端面の外周を囲むように設けられている。
なお、庇部１２０Ｆの本体部１２０Ｅからの突出寸法、庇部１２０Ｆの厚み、庇部１４０Ｆの厚みと基板１２０Ｄの厚みとの比率は、半導体素子１６Ａと同様である。

ここで、積層体２Ｃの積層方向からの平面視において、
半導体素子１６の基板１６０の半導体素子１４Ｂ側の面と半導体素子１４Ｂの基板１４０Ｄの半導体素子１６側の面（本体部１４０Ｅの端子１４２が設けられた端面）とが重なり合った領域の外郭、
半導体素子１４Ｂの基板１４０Ｄの半導体素子１２Ｂ側の面（端子１４１が設けられた面）と半導体素子１２Ｂの基板１２０Ｄの半導体素子１４Ｂ側の面（本体部１２０Ｅの端子１２２が設けられた端面）とが重なり合った領域の外郭、
半導体素子１２Ｂの基板１２０Ｄの半導体素子１０側の面（端子１２１が設けられた面）と半導体素子１０の基板１００の半導体素子１２Ｂ側の面とが重なり合った領域の外郭、
のすべてが、基板１００の外郭および半導体素子１６の基板１６０の外郭とは接することなく、これらの外郭の内側に位置している。
ただし、半導体素子１６の基板１６０の外郭は、半導体素子１４Ｂの庇部１４０Ｆの外郭、半導体素子１２Ｂの庇部１２０Ｆの外郭、基板１００の外郭と一致している。半導体素子１６の基板１６０の側面と、半導体素子１４Ｂ，１２Ｂの本体部１４０Ｅ，１２０Ｅの側面と、基板１００の側面とは面一となっている。

ここで、半導体素子１２Ｂ、１４Ｂは、次のようにして製造することができる。
第一実施形態と同様、図１２に示すように、ウェハＷ１を用意し、このウェハＷ１上に樹脂層１１Ａを設ける。このとき樹脂層１１Ａを、ウェハＷ１の端子１２１が形成されている面に設ける。
その後、樹脂層１１Ａが設けられていない側の面から、ダイシングラインに沿ってウェハＷ１および樹脂層１１Ａの切断を行なう。
はじめに、刃先の幅の広いブレードを用意して、ウェハＷ１の厚みの途中位置まで達する溝Ｔ３を形成する。この溝Ｔ３は、ダイシングラインに沿って形成されることとなる。
その後、この溝Ｔ３内に、前記ブレードよりも刃先の幅の狭いブレードを挿入し、ウェハＷ１および樹脂層１１Ａを切断する（溝Ｔ４を形成する）。
これにより、半導体素子１２Ｂを得ることができる。なお、半導体素子１２Ｂにおいては、樹脂層１１は、本体部１２０Ｅおよび庇部１２０Ｆに渡って設けられることとなる。
同様の方法で半導体素子１４Ｂを製造する。半導体素子１４ＢとなるウェハＷ２を用意し、このウェハＷ２上に樹脂層１３Ａを設け、同様の方法でダイシングを行なうことで、半導体素子１４Ｂを得ることができる。

その後、図１１（Ｂ）に示すように、前記実施形態と同様に、半導体素子１０、樹脂層１１付きの半導体素子１２Ｂ、樹脂層１３付き半導体素子１４Ｂを積層し、その後、半導体素子１４Ｂ上に樹脂層１５付きの半導体素子１６を積層する。
その後の工程は、前記各実施形態と同様であるが、図５に示した装置５の熱板５２、５３で積層体２Ｃを挟圧すると、積層体２Ｃの半導体素子１０の基板１００と半導体素子１２Ｂの基板１２０Ｄとの間に配置されていた樹脂層１１が、基板１００、１２０Ｄ間からはみ出す。
また、積層体２Ｃを挟圧することで、樹脂層１３のうち、積層体２Ｃの半導体素子１２Ｂの基板１２０Ｄの本体部１２０Ｅと半導体素子１４Ｂの本体部１４０Ｅとの間に位置していた部分が、本体部１２０Ｅ，１４０Ｅ間からはみ出す。はみ出した樹脂層１３は、庇部１２０Ｆと庇部１４０Ｆとの間に収容されることとなる。
さらに、積層体２Ｃを挟圧することで、樹脂層１５のうち、積層体２Ｃの半導体素子１４Ｂの本体部１４０Ｅと半導体素子１６の基板１６０との間に位置していた部分が、本体部１４０Ｅと基板１６０との間の領域からはみ出す。はみ出した樹脂層１５は、庇部１４０Ｆとこの庇部１４０Ｆに離間して対向する半導体素子１６の基板１６０の外周部との間に収容されることとなる。
その後の工程は、前記実施形態と同様であり、積層体２Ｃを基材１８上に積層し、基材１８をダイシングし、さらに、封止材で積層体２Ｃを封止することで、半導体装置を得ることができる。

以上のような本実施形態によれば、前記各実施形態と同様の効果を奏することができる。

なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
たとえば、前記実施形態では、半導体素子を４つ重ねて積層体を構成したがこれに限られるものではない。半導体素子は複数であればよい。
さらには、前記実施形態では、前記実施形態では、各半導体素子１２，１４、１６、１６Ａ、１４Ａ、１２Ａ、１４Ｂ，１２ＢをＴＳＶ構造としたが、これに限られるものではない。たとえば、半導体素子１６、１６Ａは、ＴＳＶ構造の半導体素子ではなくてもよい。

さらには、前記各実施形態では、積層体２を形成した後、積層体２を挟圧することで、各半導体素子同士を一度に半田接合したが、本発明の半導体装置の製造方法はこれに限られるものではない。
たとえば、半導体素子１０上に半導体素子１２を搭載した後、半導体素子１０と半導体素子１２とを積層方向に沿って挟圧して、半田接合してもよい。その後、同様の方法で半導体素子１２と半導体素子１４とを半田接合してもよい。
また、前記各実施形態において、半導体素子１０を半導体素子ではなく、樹脂基板等の基板としてもよい。

１ 半導体装置
２ 積層体
２Ａ 積層体
２Ｂ 積層体
２Ｃ 積層体
３ 構造体
５ 装置
６ 装置
１０ 半導体素子
１１ 樹脂層
１１Ａ 樹脂層
１１ 樹脂層
１２ 半導体素子
１２Ａ 半導体素子
１２Ｂ 半導体素子
１３ 樹脂層
１３Ａ 樹脂層
１４ 半導体素子
１４Ａ 半導体素子
１４Ｂ 半導体素子
１５ 樹脂層
１５Ａ 樹脂層
１６ 半導体素子
１６Ａ 半導体素子
１７ 樹脂層
１８Ａ 基材
１８ 基材
１９ 封止材
４１，４２ 挟圧部材
５１ 容器
５２，５３ 熱板
５４ ピン
５５ 板材
１００ 基板
１０１ 端子
１２０ 基板
１２０Ａ 基板
１２０Ｂ 本体部
１２０Ｃ 庇部
１２０Ｄ 基板
１２０Ｆ 庇部
１２０Ｅ 本体部
１２１ 端子
１２１Ａ 半田層
１２２ 端子
１２３ ビア
１４０ 基板
１４０Ａ 基板
１４０Ｂ 本体部
１４０Ｃ 庇部
１４０Ｄ 基板
１４０Ｅ 本体部
１４０Ｆ 庇部
１４１ 端子
１４１Ａ 半田層
１４２ 端子
１４３ 貫通ビア
１６０ 基板
１６０Ａ 基板
１６０Ｂ 本体部
１６０Ｃ 庇部
１６１ 端子
１６１Ａ 半田層
１６２ 端子
１６３ ビア
１８１ 端子
１８１Ａ 半田層
５１１ 配管
Ｔ１ 溝
Ｔ２ 溝
Ｔ３ 溝
Ｔ４ 溝
Ｗ１ ウェハ
Ｗ２ ウェハ
Ｗ３ ウェハ

Claims (20)

1. 半導体基板および前記半導体基板に設けられた接続用端子を有する第一半導体素子と、
   表裏面に接続用端子が設けられた半導体基板および前記接続用端子間を接続し前記半導体基板を貫通する貫通ビアを有する第二半導体素子と、
   前記第一半導体素子の前記半導体基板と前記第二半導体素子の前記半導体基板との間に配置された樹脂層とを備える積層体であり、
   積層方向からの平面視において、
   前記第一半導体素子の外郭の内側に、前記第一半導体素子の前記半導体基板の第二半導体素子側の面と、前記第二半導体素子の前記半導体基板の前記第一半導体素子側の面とが重なりあった領域の外郭が位置する積層体を用意する工程と、
   一対の挟圧部材により、前記積層体を積層方向から挟み、前記積層体を積層方向に沿って加圧して、前記第一半導体素子の前記接続用端子と、前記第二半導体素子の前記第一半導体素子側に位置する一方の前記接続用端子とを接合する工程とを含む半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法において、
   積層体を積層方向に沿って加圧する前記工程では、
   前記第一半導体素子の前記接続用端子あるいは前記第二半導体素子の前記一方の接続用端子に形成された半田層の融点以上に前記積層体を加熱しながら、積層体を積層方向に沿って加圧して、
   前記第一半導体素子の前記接続用端子と前記第二半導体素子の前記接続用端子とを半田接合する半導体装置の製造方法。
3. 請求項１または２に記載の半導体装置の製造方法において、
   積層体を用意する前記工程では、
   半導体基板および前記半導体基板に設けられた接続用端子を有する第三半導体素子と、前記第二半導体素子の前記半導体基板と前記第三半導体素子の前記半導体基板との間に配置された他の樹脂層とを備える前記積層体を用意し、
   前記第一半導体素子の外郭の内側に、前記第二半導体素子の前記半導体基板の第三半導体素子側の面と前記第三半導体素子の前記半導体基板の前記第二半導体素子側の面とが重なりあった領域の外郭が位置する前記積層体を用意し、
   積層体を積層方向に沿って加圧する前記工程では、
   前記挟圧部材により、前記積層体を積層方向に沿って加圧して、前記第一半導体素子の前記接続用端子と前記第二半導体素子の前記接続用端子とを接合するとともに、前記第二半導体素子の他方の接続用端子と前記第三半導体素子の前記接続用端子とを接合する半導体装置の製造方法。
4. 請求項１乃至３のいずれかに記載の半導体装置の製造方法において、
   積層体を用意する前記工程の前段において、
   同一のパターンのダイシングラインが形成された２つのウェハを用意し、
   一方の前記ウェハを第一ブレードで前記ダイシングラインに沿ってダイシングすることで前記第一半導体素子を得、
   他方の前記ウェハを、前記第一ブレードよりも刃先の幅が太い第二ブレードで前記ダイシングラインに沿ってダイシングすることで、平面形状が前記第一半導体素子と相似形であり、かつ、前記第一半導体素子の平面形状よりも平面形状が小さい前記第二半導体素子を得て、
   積層体を用意する前記工程では、
   前記第一半導体素子の前記半導体基板の外周部が、前記第二半導体素子の前記半導体基板の外周部よりも外側に位置するように、前記第一半導体素子と前記第二半導体素子とを積層する半導体装置の製造方法。
5. 請求項１乃至４のいずれかに記載の半導体装置の製造方法において、
   積層体を用意する前記工程では、
   第四半導体素子あるいは基板を備え、
   前記第四半導体素子あるいは前記基板と、前記第一半導体素子との間に、前記第二半導体素子が配置され、前記第四半導体素子あるいは前記基板の外周部が、前記第二半導体素子の前記半導体基板の側面よりも外方に位置する前記積層体を用意し、
   積層体を積層方向に沿って加圧する前記工程では、前記第一半導体素子、前記第二半導体素子、および、前記第四半導体素子あるいは前記基板を含む前記積層体を積層方向に沿って加圧する半導体装置の製造方法。
6. 請求項１乃至５のいずれかに記載の半導体装置の製造方法において、
   前記積層体を用意する前記工程において、熱硬化性の前記樹脂層は半硬化の状態であり、前記第一半導体素子と前記第二半導体素子との間に配置された前記樹脂層の６０℃〜１５０℃の最低溶融粘度が０．１Ｐａ・ｓ以上１００００Ｐａ・ｓ以下であり、
   積層体を積層方向に沿って加圧する前記工程では、
   前記第一半導体素子の接続用端子あるいは第二半導体素子の接続用端子に形成された半田層の融点以上に前記積層体を加熱しながら、積層体を積層方向に沿って加圧して、前記第一半導体素子の接続用端子と第二半導体素子の接続用端子とを半田接合する半導体装置の製造方法。
7. 請求項１乃至３のいずれかに記載の半導体装置の製造方法において、
   積層体を用意する前記工程の前段において、
   ウェハを用意して、このウェハの厚さの途中位置まで、所定幅の刃先を有する第一ブレードで前記ウェハを切削して所定幅の溝を形成し、
   この第一ブレードよりも刃先の幅が細い第二ブレードを前記溝に挿入してこの溝に沿って前記ウェハを切断することで、一方の端面に前記接続用端子が設けられた本体部と、この本体部の他方の端面の周縁から外方に張り出す庇部を有する前記半導体基板を備える第一半導体素子を用意し、
   積層体を用意する前記工程では、
   前記第一半導体素子の前記本体部の前記一方の端面側を前記第二半導体素子側に配置し、
   積層方向からの平面視において、
   前記第一半導体素子の前記庇部の外郭の内側に、前記第一半導体素子の前記本体部の前記一方の端面と前記第二半導体素子の半導体基板の前記第一半導体素子側の面とが重なりあった領域の外郭が位置する積層体を用意する半導体装置の製造方法。
8. 請求項１乃至３のいずれかに記載の半導体装置の製造方法において、
   積層体を用意する前記工程の前段において、
   ウェハを用意して、このウェハの厚さの途中位置まで、所定幅の刃先を有する第一ブレードで前記ウェハを切削して所定幅の溝を形成し、この第一ブレードよりも刃先の幅が細い第二ブレードを前記溝に挿入してこの溝に沿って前記ウェハを切断することで、一方の端面に前記一方の接続用端子が形成され、他方の端面に前記他方の接続用端子が形成された本体部と、この本体部の他方の端面の周縁から外方に張り出す庇部を有する前記半導体基板を備えた第二半導体素子を用意する工程と、
   第二半導体素子の前記本体部よりも、大きな平面形状の前記半導体基板を有する前記第一半導体素子を用意する工程とを実施し、
   積層体を用意する前記工程では、
   前記第二半導体素子の前記本体部の前記一方の端面を前記第一半導体素子側に配置し、
   積層方向に沿った方向からの平面視において、
   前記第一半導体素子の前記半導体基板の外郭の内側に、前記第一半導体素子の前記半導体基板の前記第二半導体素子側の面と、前記第二半導体素子の前記本体部の前記第一半導体素子側に位置する前記一方の端面とが重なりあった領域の外郭が位置する積層体を用意する半導体装置の製造方法。
9. 請求項１に記載の半導体装置の製造方法において、
   前記第一半導体素子の前記半導体基板には、ダイシングラインが形成されており、
   前記第二半導体素子の前記半導体基板にはダイシングラインが形成されており、
   前記第一半導体素子の前記ダイシングラインで囲まれた領域と、前記第二半導体素子の前記ダイシングラインで囲まれた領域とが同じ大きさ形状である半導体装置の製造方法。
10. 請求項１乃至９のいずれかに記載の半導体装置の製造方法において、
    前記第一半導体素子は、前記半導体基板とこの半導体基板を貫通し、前記接続用端子に接続された貫通ビアとを有する半導体素子である半導体装置の製造方法。
11. 半導体基板および接続用端子を有する第一半導体素子と、
    表裏面に接続用端子が形成された半導体基板および前記端子間を接続し前記半導体基板を貫通する貫通ビアを有し、一方の前記接続用端子が前記第一半導体素子の前記接続用端子と接合された第二半導体素子と、
    前記第一半導体素子の前記半導体基板と前記第二半導体素子の前記半導体基板と間に配置された樹脂層とを備え、
    積層方向からの平面視において、
    前記第一半導体素子の外郭の内側に、前記第一半導体素子の前記半導体基板の前記第二半導体素子側の面と、前記第二半導体素子の前記半導体基板の前記第一半導体素子側の面とが重なりあった領域の外郭が位置する半導体装置。
12. 請求項１１に記載の半導体装置において、
    前記第二半導体素子の他方の前記接続用端子に接続された接続用端子と、この接続用端子が設けられた半導体基板とを有する第三半導体素子と、
    前記第三半導体素子の半導体基板と前記第二半導体素子の半導体基板との間に配置された他の樹脂層とを有し、
    積層方向からの平面視において、
    前記第一半導体素子の外郭の内側に、前記第二半導体素子の前記半導体基板の前記第三半導体素子側の面と、前記第三半導体素子の前記半導体基板の前記第二半導体素子側の面とが重なりあった領域の外郭が位置する半導体装置。
13. 請求項１１または１２に記載の半導体装置において、
    前記第一半導体素子の前記半導体基板には、ダイシングラインが形成されており、
    前記第二半導体素子の前記半導体基板にはダイシングラインが形成されており、
    前記第一半導体素子の前記ダイシングラインで囲まれた領域と、前記第二半導体素子の前記ダイシングラインで囲まれた領域とが同じ大きさ形状である半導体装置。
14. 請求項１１乃至１３のいずれかに記載の半導体装置において、
    前記第一半導体素子の前記半導体基板の外周部が、前記第二半導体素子の前記半導体基板の外周部よりも外側に位置している半導体装置。
15. 請求項１１乃至１４に記載の半導体装置において、
    第四半導体素子あるいは基板を有し、
    前記第一半導体素子と、前記第四半導体素子あるいは前記基板との間に前記第二半導体素子が配置されており、
    前記第四半導体素子あるいは前記基板の外周部は、前記第二半導体素子の前記半導体基板の外周部よりも外方に位置している半導体装置。
16. 請求項１１乃至１３のいずれかに記載の半導体装置において、
    前記第一半導体素子の前記半導体基板は、一方の端面に前記接続用端子が設けられた本体部と、この本体部の他方の端面の周縁から外方に張り出すとともに、当該第一半導体素子の前記外郭を構成する庇部とを有する半導体装置。
17. 請求項１６に記載の半導体装置において、
    前記第二半導体素子の前記半導体基板の側面は前記第一半導体素子の前記本体部の側面と面位置となっている半導体装置。
18. 請求項１６に記載の半導体装置において、
    前記第二半導体素子の前記半導体基板は、一方の端面に前記一方の接続用端子が形成され、他方の端面に前記他方の接続用端子が形成された本体部と、この本体部の前記一方の端面の周縁から外方に張り出す庇部とを有し、
    前記第一半導体素子の庇部と、前記第二半導体素子の庇部とは離間し、対向している半導体装置。
19. 請求項１１乃至１３のいずれかに記載の半導体装置において、
    前記第二半導体素子の前記半導体基板は、一方の端面に前記一方の接続用端子が形成され、他方の端面に前記他方の接続用端子が形成された本体部と、この本体部の他方の端面の周縁から外方に張り出す庇部を有し、
    前記第一半導体素子の前記半導体基板の外周部は、前記第二半導体素子の前記本体部の外周部よりも外方に位置しており、
    第一半導体素子の前記半導体基板の外周部と、前記第二半導体素子の前記庇部とが離間し、対向している半導体装置。
20. 請求項１１乃至１９のいずれかに記載の半導体装置において、
    前記第一半導体素子は、前記半導体基板とこの半導体基板を貫通し、前記接続用端子に接続された貫通ビアとを有する半導体素子である半導体装置。

Images