JP2014027332A

JP2014027332A - 伝送装置

Info

Publication number: JP2014027332A
Application number: JP2012163578A
Authority: JP
Inventors: Junichi Ishiwatari; 純一石渡
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2012-07-24
Filing date: 2012-07-24
Publication date: 2014-02-06
Also published as: US20140032994A1

Abstract

【課題】障害発生時に伝送経路を切り替えるネットワークにおいて、伝送経路の不要な切り替えの発生を低減する。
【解決手段】伝送装置１は、現用回線の受信信号のエラーに応じて切替信号を生成する切替信号生成回路（２１、２２）と、切替信号に従って現用回線を予備回線に接続する切替回路１６と、受信信号のエラーを訂正するための誤り訂正回路１４と、誤り訂正回路１４が受信信号のエラーを訂正するか否かに応じて、切替回路１６への切替信号の入力を制御する切替信号制御回路２３を備える。
【選択図】図２

Description

本明細書で論じられる実施態様は、複数の伝送装置が接続されるネットワークにおける伝送経路障害に対する伝送経路の切替制御に関する。

複数の伝送装置を複数の伝送経路で接続することにより形成されたネットワークにおいて、障害が発生した場合に予備回線を用いて障害箇所を迂回することにより障害を救済する技術が知られている。その一例として、SONET/SDH(Synchronous Optical NETwork/Synchronous Digital Hierarchy)におけるUPSR(Unidirectional Path Switched Ring)やBLSR(Bidirectional Line Switched Ring)のようなリング・プロテクションがある。

なお、現用系及び予備系のデジタル伝送装置を含む回線切替方式が知られている。予備系のデジタル伝送装置は１以上の中継伝送路を一本の現用回線および伝送系に共通の予備伝送手段で接続する無線伝送用の局を含む。無線伝送用の送信側の局は入力する切替信号に基づき現用予備の切替を行う現用予備切替手段を含む。無線伝送用の局の受信側は、無線伝送用の局の送信側から受信した信号列のフレーム同期を確立するフレーム同期回路と、このフレーム同期回路のフレームパルスによりビット誤り率を検出する誤り検出回路を含む。また無線伝送用の局の受信側は、切替信号に基づき現用予備の切替を行う受端切替回路を含む。

特開平５−２９１９８２号公報

運用回線から予備回線への切替に伴い瞬間的な回線切断が発生する。回線切断はフレーム喪失の原因となるため、不要な伝送経路の切り替えは少ない方が望ましい。本明細書に開示される装置は、障害発生時に伝送経路を切り替えるネットワークにおいて、伝送経路の不要な切り替えの発生を低減することを目的とする。

装置の一観点によれば、伝送装置が与えられる。伝送装置は、現用回線の受信信号のエラーに応じて切替信号を生成する切替信号生成回路と、切替信号に従って現用回線を予備回線に接続する切替回路と、受信信号のエラーを訂正するための誤り訂正回路と、誤り訂正回路が受信信号のエラーを訂正するか否かに応じて、切替回路への切替信号の入力を制御する切替信号制御回路を備える。

本明細書に開示される装置によれば、障害発生時に伝送経路を切り替えるネットワークにおいて、伝送経路の不要な切り替えの発生が低減される。

（Ａ）及び（Ｂ）は、BLSRの説明図である。伝送装置の第１実施例のハードウエア構成の説明図である。エラー検出回路が使用される受信信号のBERの範囲の説明図である。図２に示す切替信号制御回路の構成例の説明図である。選択信号、エラー検出信号及び切替信号の論理表の第１例である。選択信号、エラー検出信号及び切替信号の論理表の第２例である。伝送装置の第２実施例のハードウエア構成の説明図である。（Ａ）及び（Ｂ）は図７に示す切替信号制御回路の構成例の説明図である。選択信号、エラー検出信号及び切替信号の論理表の第３例である。（Ａ）〜（Ｃ）は、受信回路故障検出回路の動作の説明図である。エラー検出期間の説明図である。エラー検出信号の解除期間の説明図である。

＜１．伝送経路の切替方式の例＞
以下、添付する図面を参照して好ましい実施例について説明する。実施例に係る伝送装置の説明の前に、本実施例の伝送装置による伝送経路の切替動作を適用することができる伝送方式の例について説明する。図１の（Ａ）及び図１の（Ｂ）は、本実施例の伝送装置を適用可能なBLSRの説明図である。

リングネットワークが伝送装置１ａ、１ｂ、１ｃ、１ｄ、１ｅ及び１ｆによって形成されている。図１の（Ａ）の実線は、伝送装置１ａから伝送装置１ｄの間を接続する現用回線を示す。現用回線は、伝送装置１ａ、１ｂ、１ｃ及び１ｄを経由する。図１の（Ａ）の点線は予備回線を示す。

図１の（Ｂ）は、伝送装置１ｂ及び伝送装置１ｃ間の現用回線に発生した障害を、予備回線によって迂回する状態を示す。伝送装置１ｂは送信切替を行い、信号が伝送する回線が現用回線から予備回線に切り替わる。信号は、伝送装置１ａ、１ｆ、１ｅ及び１ｄを経由する予備回線上で伝送され伝送装置１ｃに至る。伝送装置１ｃは受信切替を行い、信号を伝送する回線が予備回線から現用回線へ切り替わる。その後、信号は現用回線上で伝送されて伝送装置１ｄに至る。

以下、上述の伝送装置１ｃにて行われる受信切替の例示により、伝送経路の切替方法及び伝送装置の説明を行う。但し本例示は、本明細書に記載される伝送経路の切替方法及び伝送装置が、BLSRや受信切替を行う伝送装置のみに限定されることを意図するものではない。本明細書に記載される伝送経路の切替方法及び伝送装置は、伝送経路の障害を検出して伝送経路を切り替えるものであれば、他の切り替え動作を行う伝送装置や、他の切り替え方式においても適用可能である。なお、以下の説明及び添付図面において伝送装置１ａ〜１ｆを総称して「伝送装置１」と表記することがある。

＜２．第１実施例＞
図２は、伝送装置１の第１実施例のハードウエア構成の説明図である。伝送装置１は、受信回路１０及び１１と、送信回路１２及び１３と、誤り訂正回路１４及び１５と、切替回路１６を備える。また、伝送装置１は、第１エラー検出回路２０と、第２エラー検出回路２１と、第３エラー検出回路２２と、切替信号制御回路２３を備える。

なお、図２に示すハードウエア構成は実施例の説明のための例示にすぎない。以下に記載される動作を実行するものであれば、本明細書に記載される伝送装置１は、他のどのようなハードウエア構成を採用してもよい。また、図２は、伝送装置１について本明細書において以下に説明される機能に関係する構成を中心に示している。伝送装置１は、図示の構成要素以外の他の構成要素を含んでいてよい。図７の機能構成図についても同様である。

受信回路１０及び１１は、それぞれ現用回線及び予備回線を経由して受信した光信号を電気信号に変換し、誤り訂正回路１４及び１５へ入力する。誤り訂正回路１４及び１５は、設定装置２によって指定された設定信号に従って、それぞれ受信回路１０及び１１から受信した信号の誤り訂正処理を行う。

設定装置２は、誤り訂正回路１４及び１５による誤り訂正処理のオンオフと、実行する誤り訂正処理のモードを指定する。設定装置２は、プロセッサ３０と、補助記憶装置３１と、メモリ３２と、入出力装置３３と、インタフェース回路３４を備える計算装置によって実現してよい。

誤り訂正回路１４及び１５は、誤り訂正能力が異なる複数のモードの誤り訂正処理を実行してもよい。複数の誤り訂正能力のモードには、例えばRS(255, 239) (Reed-Solomon(255, 239))や、RS(255, 239)よりも誤り訂正能力が高いAdvanced FEC (Forward Error Correction)が含まれる。なお、他の実施例では、誤り訂正回路１４及び１５はRS(255, 239)やAdvanced FEC以外の誤り訂正処理を行ってもよい。

例えば、RS(255, 239)は、BER(Bit Error Rate)がそれぞれ１０^-3、１０^-4、１０^-5〜１０^-9である入力信号を、それぞれの信号のBERが９×１０^-5程度、９×１０^-14程度、１０^-16未満になるように訂正する能力を有する。一方で、Advanced FECは、８×１０^-3程度のBERの入力信号を、BERが１０^-12未満になるように訂正でき、RS(255, 239)より高い訂正能力を有する。

以下の説明において誤り訂正回路１４及び１５が実行可能な誤り訂正処理のうち、訂正能力が比較的低い誤り訂正処理及び比較的高い訂正処理を、それぞれ「第１誤り訂正処理」及び「第２誤り訂正処理」と表記することがある。以下の説明では、第１誤り訂正処理及び第２誤り訂正処理がそれぞれRS(255, 239)及びAdvanced FECである例示を用いる。

第１エラー検出回路２０は、受信回路１０が受信した信号を入力して、伝送装置１が信号を受信する現用回線の障害を検出する。第１エラー検出回路２０が検出する現用回線の障害は、例えばLOS(Loss Of Signal:入力信号断)及びLOF(Loss Of Frame:フレーム同期損失)である。第１エラー検出回路２０の検出信号は、切替信号制御回路２３に入力される。

第２エラー検出回路２１は、誤り訂正回路１４からの出力信号を入力し、入力信号のBERが１０^-3〜１０^-5の範囲にある場合に、SF（Signal Failure）エラーを検出する。ここで、伝送装置１により伝送される信号がOC1信号、OC3信号、OC12信号及びOC48信号であると想定すると、伝送装置の仕様の規格であるTelcordia 勧告GR-253-COREは、信号品質基準としてBERが１０^-10未満であることを定める。上述の通り、RS(255, 239)は、BERが１０^-3である信号をBERが９×１０^-5程度の信号に訂正する。したがって、第２エラー検出回路２１によりエラーが検出されるBERの範囲１０^-3〜１０^-5には、RS(255, 239)により訂正されても信号品質基準を満たすまで訂正されないBERが含まれる。

一方で、Advanced FECは、８×１０^-3程度のBERの入力信号を、BERが１０^-12未満になるように訂正できる。したがって、Advanced FECによれば、RS(255, 239)では信号品質基準を満たす程度に訂正できない入力信号であっても、信号品質基準を満たすように訂正することができる。また、第２エラー検出回路２１によりエラーが検出されるBERの範囲１０^-3〜１０^-5内の信号は、Advanced FECによって信号品質基準を満たすように訂正される。

第３エラー検出回路２２は、誤り訂正回路１４からの出力信号を入力し、入力信号のBERが１０^-6〜１０^-9の範囲にある場合に、SD（Signal Degrade）エラーを検出する。BERが１０^-6〜１０^-9の範囲内の信号は、RS(255, 239)及びAdvanced FECのいずれによっても信号品質基準を満たすように訂正される。

第２エラー検出回路２１及び第３エラー検出回路２２のエラー検出信号は、切替信号制御回路２３に入力される。第１エラー検出回路２０、第２エラー検出回路２１及び第３エラー検出回路２２は、エラーを検出してから所定の待機期間を経過した後にエラー検出信号を出力してもよい。例えば所定の待機期間は、エラーの検出時点から対向の伝送装置が送信切替を行うまでの経過時間である。また、他の実施例では、第２エラー検出回路２１及び第３エラー検出回路２２は、受信回路１０が受信した信号を、誤り訂正回路１４を経由せずに入力してもよい。

図３は、第１エラー検出回路２０、第２エラー検出回路２１及び第３エラー検出回路２２がエラー検出に使用される受信信号のBERの範囲を示す。誤り訂正回路１４による誤り訂正処理のオフの場合には、受信信号のBERが１０^-3未満となるLOSエラー及びLOFエラーの検出に第１エラー検出回路２０が使用される。また、受信信号のBERが１０^-3〜１０^-5の範囲にあるSFエラー及び１０^-6〜１０^-9の範囲にあるSDエラーの検出に、それぞれ第２エラー検出回路２１及び第３エラー検出回路２２が使用される。

誤り訂正処理がオンであり、実行される誤り訂正処理がRS(255, 239)の場合には、受信信号のBERが１０^-3未満となるLOSエラー及びLOFエラーの検出に第１エラー検出回路２０が使用される。また、RS(255, 239)でも信号品質基準を満たすまで訂正できない程度のBER（１０^-3程度）のエラー検出に第２エラー検出回路２１が使用される。第３エラー検出回路２２がエラーを検出するBER１０^-6〜１０^-9の範囲の信号はRS(255, 239)によって信号品質基準を満たすまで訂正される。このため、第３エラー検出回路２２を使用する必要はない。

誤り訂正処理がオンであり、実行される誤り訂正処理がAdvanced FECの場合には、受信信号のBERが１０^-3未満となるLOSエラー及びLOFエラーの検出に第１エラー検出回路２０が使用される。第２エラー検出回路２１及び第３エラー検出回路がエラーを検出するBER１０^-3〜１０^-9の範囲の信号はAdvanced FECによって信号品質基準を満たすまで訂正される。このため、第２エラー検出回路２１及び第３エラー検出回路２２を使用する必要はない。

切替信号制御回路２３は、第１エラー検出回路２０、第２エラー検出回路２１及び第３エラー検出回路２２のエラー検出信号に基づいて、伝送装置１による受信切替を発生させる切替信号を生成する。切替回路１６は、切替信号制御回路２３から切替信号を受信した場合に、伝送装置１が信号を受信する回線を現用回線から予備回線へ切り替える受信切替を実施する。

設定装置２は、誤り訂正回路１４のオンオフ設定及びモード設定に応じて、第１エラー検出回路２０、第２エラー検出回路２１及び第３エラー検出回路２２のいずれかの検出信号を選択する選択信号Ｓ１、Ｓ２及びＳ３を切替信号制御回路２３に入力する。切替信号制御回路２３は、第１エラー検出回路２０、第２エラー検出回路２１及び第３エラー検出回路２２の検出信号のうち、選択信号Ｓ１〜Ｓ３によって選択される信号を切替信号として出力する。

図４は、切替信号制御回路２３の構成例の説明図である。切替信号制御回路２３は論理積回路４０、４１及び４２と、論理和回路４３を備える。論理積回路４０は第１エラー検出回路２０のエラー検出信号と選択信号Ｓ１との論理積信号を出力する。論理積回路４１は第２エラー検出回路２１のエラー検出信号と選択信号Ｓ２との論理積信号を出力する。論理積回路４２は第３エラー検出回路２２のエラー検出信号と選択信号Ｓ３との論理積信号を出力する。論理和回路４３は、論理積回路４０、４１及び４２の出力の論理積信号を切替回路として出力する。

図５は、RS(255, 239)使用時の選択信号Ｓ１〜Ｓ３、エラー検出信号及び切替信号の論理表である。選択信号Ｓ１〜Ｓ３の値「Ｈ」及び「Ｌ」はそれぞれ選択状態及び非選択状態を示す。エラー検出信号の値「Ｈ」及び「Ｌ」はそれぞれエラー発生状態及びエラー不発生状態を示す。また、切替信号の値「Ｈ」は回線切替を指示し、値「Ｌ」は回線を切り替えないことを指示する。

RS(255, 239)使用時には、誤り訂正処理がオフの場合に全ての選択信号Ｓ１〜Ｓ３の値が「Ｈ」となる。このため、第１エラー検出回路２０、第２エラー検出回路２１及び第３エラー検出回路２２のいずれがエラーを検出しても切替信号の値は「Ｈ」となる。誤り訂正処理がオンの場合には、選択信号Ｓ１及びＳ２の値が「Ｈ」となり、選択信号Ｓ３の値が「Ｌ」となる。このため、第３エラー検出回路２２のエラー検出信号に関わらず切替信号の値は「Ｌ」となる。したがって、RS(255, 239)による誤り訂正処理がオンの場合に不要な第３エラー検出回路２２のエラー検出信号による切替が抑止される。この結果、伝送経路の不要な切り替えの発生が低減される。

なお、伝送装置１が誤り訂正処理にRS(255, 239)RSしか使用しない場合には、誤り訂正処理のオンオフに関わらず、第２エラー検出回路２１がエラーを検出すれば切替信号の値は「Ｈ」となる。したがって、誤り訂正処理のオンオフに関わらず第２エラー検出回路２１のエラー検出信号を切替信号として出力するように切替信号制御回路２３を構成してもよい。このように構成することによって、切替信号制御回路２３の構成を簡単化することができる。例えば、図４の切替信号制御回路２３の例において、論理積回路４１を省略して第２エラー検出回路２１からのエラー検出信号を論理和回路４３に入力してもよい。

図６は、Advanced FEC使用時の選択信号Ｓ１〜Ｓ３、エラー検出信号及び切替信号の論理表である。Advanced FEC使用時には、誤り訂正処理がオフの場合に全ての選択信号Ｓ１〜Ｓ３の値が「Ｈ」となる。このため、第１エラー検出回路２０、第２エラー検出回路２１及び第３エラー検出回路２２のいずれがエラーを検出しても切替信号の値は「Ｈ」となる。誤り訂正処理がオンの場合には、選択信号の値が「Ｈ」となり、選択信号Ｓ２及びＳ３の値が「Ｌ」となる。このため、第２エラー検出回路２１及び第３エラー検出回路２２のエラー検出信号に関わらず切替信号の値は「Ｌ」となる。したがって、Advanced FECによる誤り訂正処理がオンの場合に不要な第２エラー検出回路２１及び第３エラー検出回路２２のエラー検出信号による切替が抑止される。この結果、伝送経路の不要な切り替えの発生が低減される。

＜３．第１実施例の効果＞
本実施例によれば、誤り訂正処理を実施した場合に受信信号のBERの向上により不要になるエラー検出信号によって発生していた不要な伝送経路の切り替えを低減する。この結果、伝送経路の不要な切り替えにより生じる瞬間的な回線切断が低減することにより、回線切断によって発生するフレーム喪失を低減する。

また、エラー検出信号による伝送経路の切替えを許可するか否かを、実施される誤り訂正処理の種類に応じて切り替えることにより、複数の誤り訂正処理を選択的に実施する場合に、誤り訂正処理の訂正能力に応じてエラー検出信号を無効にすることができる。

また、切替信号制御回路２３は、異なるエラーを検出する第１エラー検出回路２０、第２エラー検出回路２１及び第３エラー検出回路２２のエラー検出信号の中から、伝送経路の切替信号を選択する。このように切替信号制御回路２３によって切替信号を選択することで、異なるエラー検出信号に基づいて信号経路を切り替えるAPS(Automatic Protection Switching)プロトコルよりも、動作を簡略化することができる。

また、設定装置２が、誤り訂正処理のオンオフ設定及びモード設定に連動して選択信号Ｓ１〜Ｓ３を設定することにより、選択信号Ｓ１〜Ｓ３の設定ミスを防止することができる。

＜４．第２実施例＞
次に、伝送装置１の他の実施例を説明する。図７は、伝送装置１の第２実施例のハードウエア構成の説明図である。図２に示す構成要素と同様の構成要素には図２で使用した参照符号と同じ参照符号を付し、同一の機能については説明を省略する。伝送装置１は、受信回路故障検出回路２４とインバータ２５を備える。

受信回路故障検出回路２４は、誤り訂正回路１４による誤り訂正処理のオンオフに関わらず受信回路１０の故障を検出する。受信回路故障検出回路２４は、検出結果を示す論理信号を受信回路故障検出信号として出力する。受信回路故障検出信号の値「Ｈ」及び「Ｌ」は、受信回路故障検出回路２４の故障の検出及び不検出を示す。インバータ２５は、受信回路故障検出信号の論理を反転して切替信号制御回路２３に入力する。受信回路故障検出回路２４の動作は、より詳細に後述する。

切替信号制御回路２３は、受信回路故障検出回路２４が故障を検出する期間、すなわちインバータ２５の出力値が「Ｌ」である期間に、第１エラー検出回路２０、第２エラー検出回路２１及び第３エラー検出回路２２のエラー検出信号による回線切替を抑止する。すなわち、切替信号制御回路２３は、第１エラー検出回路２０、第２エラー検出回路２１及び第３エラー検出回路２２の検出信号にかかわらず、回線切替信号の値を「Ｌ」にする。

受信回路１０の故障が検出される間に回線切替を抑止することにより、受信回路１０の一時的故障により発生するチャタリングが低減する。チャタリングとは、伝送経路に障害がない状態で受信回路１０の一時的故障が生じた場合に、第１エラー検出回路２０、第２エラー検出回路２１及び第３エラー検出回路２２に入力される信号のBERの増加によって、回線切替及び切戻しが発生する事象をいう。チャタリングは、瞬間的な回線切断の原因となる。

図８の（Ａ）は、第２実施例のおける切替信号制御回路２３の構成例の説明図である。切替信号制御回路２３は論理積回路４０、４１、４２、４４、４５及び４６と、論理和回路４３を備える。論理積回路４０は第１エラー検出回路２０のエラー検出信号と選択信号Ｓ１との論理積信号を出力する。論理積回路４１は第２エラー検出回路２１のエラー検出信号と選択信号Ｓ２との論理積信号を出力する。論理積回路４２は第３エラー検出回路２２のエラー検出信号と選択信号Ｓ３との論理積信号を出力する。

論理積回路４４は論理積回路４０の出力とインバータ２５の出力との論理積信号を出力する。論理積回路４５は論理積回路４１の出力とインバータ２５の出力との論理積信号を出力する。論理積回路４６は論理積回路４２の出力とインバータ２５の出力との論理積信号を出力する。論理和回路４３は、論理積回路４０、４１及び４２の出力の論理積信号を切替回路として出力する。

図９は、RS(255, 239)使用時の選択信号Ｓ１〜Ｓ３、エラー検出信号、受信回路故障検出信号及び切替信号の論理表である。受信回路１０の故障が検出されない場合、すなわち受信回路故障検出信号の値が「Ｌ」である場合の選択信号Ｓ１〜Ｓ３及びエラー検出信号と切替信号との関係は、図５の関係と同様である。受信回路１０の故障が検出されない場合、すなわち受信回路故障検出信号の値が「Ｌ」である場合には、誤り検出のオンオフ及びエラー検出信号の値に関わらず、切替信号の値が「Ｌ」になる。このため、受信回路１０の故障検出時には、第１エラー検出回路２０、第２エラー検出回路２１及び第３エラー検出回路２２のエラー検出信号による回線切替が抑止される。

同様に、Advanced FEC使用時においても、受信回路１０の故障が検出されない場合の選択信号Ｓ１〜Ｓ３及びエラー検出信号と切替信号との関係は、図６の関係と同様である。また、すなわち受信回路故障検出信号の値が「Ｌ」である場合には、誤り検出のオンオフ及びエラー検出信号の値に関わらず切替信号の値が「Ｌ」になる。

切替信号制御回路２３を、図８の（Ｂ）のように構成してもよい。論理積回路４０は第１エラー検出回路２０のエラー検出信号とインバータ２５の出力との論理積信号を出力する。論理積回路４１は第２エラー検出回路２１のエラー検出信号とインバータ２５の出力との論理積信号を出力する。論理積回路４２は第３エラー検出回路２２のエラー検出信号とインバータ２５の出力との論理積信号を出力する。

論理積回路４４は論理積回路４０の出力と選択信号Ｓ１との論理積信号を出力する。論理積回路４５は論理積回路４１の出力と選択信号Ｓ２との論理積信号を出力する。論理積回路４６は論理積回路４２の出力と選択信号Ｓ３との論理積信号を出力する。論理和回路４３は、論理積回路４０、４１及び４２の出力の論理積信号を切替回路として出力する。

以下、図１０の（Ａ）〜図１０の（Ｃ）、図１１及び図１２を参照して受信回路故障検出回路２４の動作を説明する。図１０の（Ａ）は、比較のため受信回路故障検出信号による回線切替の抑止を行わない場合の回線切替動作を示す。なお、以下の説明では、第１エラー検出回路２０、第２エラー検出回路２１及び第３エラー検出回路２２を総称して「第１エラー検出回路２０等」と表記することがある。

時刻ｔ１において受信回路１０の一時的故障が生じてBERが上昇すると、エラー検出期間ｐ１が経過した時刻ｔ２において第１エラー検出回路２０等はエラーを検出し、伝送経路の切替動作が開始する。図１１は、GR-253-COREにより定められるエラー検出期間ｐ１の一例の表である。例えば、LOS検出に許される検出期間は100μS以下であり、LOF検出に許される検出期間は3mSである。また、伝送装置１により伝送される信号がOC1信号であると想定すると、例えばBERが１０^-3であるSFエラー検出に許される検出期間は8mSであり、BERが１０^-6であるSDエラー検出に許される検出期間は3Sである。

第１エラー検出回路２０等は、切替の開始時刻ｔ２から所定の待機期間ｐ２が経過した時刻ｔ３にエラー検出信号を出力する。すなわち出力値を「Ｌ」から「Ｈ」に変更する。エラー検出信号により切替回路１６は受信切替を実施する。

切替の開始時刻ｔ２の後に受信回路１０の一時的故障が復旧すると、第１エラー検出回路２０等は、解除期間ｐ３が経過した時刻ｔ４においてエラー検出信号の出力を解除する。図１１は、GR-253-COREにより定められる解除期間ｐ３の一例の表である。LOS検出解除のための解除期間は50μS以下であり、LOF検出解除のための解除期間は2.5Sプラスマイナス0.5Sである。また、伝送装置１により伝送される信号がOC1信号であると想定すると、例えばBERが１０^-3であるSFエラーの検出解除のための解除期間は10mSであり、BERが１０^-6であるSDエラーの検出解除のための解除期間は10Sである。

エラー検出信号の出力の解除により、伝送経路の切戻が発生する。このように、受信回路故障検出信号による回線切替の抑止を行わない場合には、受信回路１０の一時的故障によりチャタリングが発生する。

図１０の（Ｂ）は、受信回路故障検出信号による回線切替の抑止が行われる場合において、受信回路１０の一時的故障の発生時の回線切替動作を示す。この場合、受信回路故障検出回路２４は切替の開始時刻ｔ２において受信回路故障検出信号を出力する。また、受信回路故障検出回路２４は、受信回路１０の一時的故障が復旧し解除期間ｐ３が経過するまで、受信回路故障検出信号の出力を続ける。このような受信回路故障検出回路２４の動作によって、受信回路１０の一時的故障の発生により第１エラー検出回路２０等から出力されるエラー検出信号による伝送経路の切替が抑止される。

図１０の（Ｃ）は、受信回路故障検出信号による回線切替の抑止が行われる場合において、回線障害によりエラーが発生した場合の回線切替動作を示す。この場合も、受信回路故障検出回路２４は１回目の切替の開始時刻ｔ２において受信回路故障検出信号を出力する。但し、受信回路１０の一時的故障の場合と異なり、回線障害によるエラーは継続して発生する。このため、第１エラー検出回路２０等は、時刻ｔ２から検出期間ｐ１が経過する時刻ｔ５で２回目のエラーを検出する。

第１エラー検出回路２０等が２回目のエラーを検出する場合に、受信回路故障検出回路２４は受信回路故障検出信号を停止する。この結果、第１エラー検出回路２０等のエラー検出信号による伝送経路の切替の抑止が解除され、切替回路１６は受信切替を実施する。

ここで、伝送装置の仕様の規格であるTelcordia 勧告GR-1230-COREに定める伝送経路の切替期間は、伝送経路の切替の開始時刻ｔ２から50ms以内である。このため、２回目のエラーの検出は、伝送経路の切替の開始時刻ｔ２から50ms以内に行われること、すなわち、エラー検出期間ｐ１が50msであることが好ましい。図１１に付されたハッチングは、50ms以内にエラーが検出される範囲を示す。

図１１から判るように、BERが１０^-5〜１０^-9の範囲は、エラー検出期間ｐ１が50msより大きくなることがある。しかし、BERが１０^-5〜１０^-9である受信信号は、設定装置２により誤り訂正回路１４の誤り訂正処理をオンにすることで、GR-253-COREに定められる信号品質基準を満たすので伝送経路の切替は不要になる。したがって、誤り訂正処理をオンにし、受信信号のBERが１０^-5〜１０^-9である場合に伝送経路の切替を行わないことにより、伝送経路の切替期間がGR-1230-COREに定める期間より長くなる問題を回避することができる。

＜５．第２実施例の効果＞
本実施例によれば、受信回路１０の一時的故障による不要なチャタリングの発生が低減される。この結果、伝送経路の不要な切り替えにより生じる瞬間的な回線切断が低減することにより、回線切断によって発生するフレーム喪失を低減する。

１、１ａ〜１ｆ伝送装置
２設定装置
１０、１１受信回路
１２、１３送信回路
１４、１５誤り訂正回路
１６切替回路
２０第１エラー検出回路
２１第２エラー検出回路
２２第３エラー検出回路
２３切替信号制御回路
２４受信回路故障検出回路

Claims

現用回線の受信信号のエラーに応じて切替信号を生成する切替信号生成回路と、
前記切替信号に従って前記現用回線を予備回線に接続する切替回路と、
前記受信信号のエラーを訂正するための誤り訂正回路と、
前記誤り訂正回路が前記受信信号のエラーを訂正するか否かに応じて、前記切替回路への前記切替信号の入力を制御する切替信号制御回路と、
を備えることを特徴とする伝送装置。
前記切替信号生成回路は、前記受信信号の第１エラー発生率の検出信号を前記切替信号として生成する第１生成回路と、第１エラー発生率と異なる前記受信信号の第２エラー発生率の検出信号を前記切替信号として生成する第２生成回路と、を含み、
前記切替信号制御回路は、前記誤り訂正回路が前記受信信号のエラーを訂正する場合に、第１生成回路が生成する切替信号を前記切替回路へ入力し、第２生成回路が生成する切替信号を前記切替回路へ入力しないことを特徴とする請求項１に記載の伝送装置。
前記第１エラー発生率は、前記誤り訂正回路によりエラーが訂正されないエラー発生率であり、前記第２エラー発生率は、前記誤り訂正回路によりエラーが訂正可能なエラー発生率であることを特徴とする請求項２に記載の伝送装置。
前記切替信号制御回路は、前記誤り訂正回路が前記受信信号のエラーを訂正するか否かに関わらず、第１生成回路が生成する切替信号を前記切替回路へ入力することを特徴とする請求項２又は３のいずれか一項に記載の伝送装置。
前記切替信号生成回路は、前記受信信号の複数の異なるエラー発生率の検出信号を前記切替信号としてそれぞれ生成する複数の生成回路を含み、
前記切替信号制御回路は、前記誤り訂正回路の誤り訂正処理の種類に応じて、前記複数の生成回路が生成する切替信号から、前記切替回路へ入力する切替信号を選択することを特徴とする請求項１に記載の伝送装置。
前記切替回路へ入力される切替信号は、前記誤り訂正回路によりエラーが訂正されないエラー発生率を検出する生成回路により生成された切替信号であることを特徴とする請求項５に記載の伝送装置。
前記現用回線の受信信号を受信する受信回路の故障検出信号を出力する故障検出回路を備え、
前記切替信号制御回路は、前記故障検出信号に応じて前記切替回路への前記切替信号の入力を禁止することを特徴とする請求項１〜６のいずれか一項に記載の伝送装置。
前記故障検出回路は、前記受信回路の故障が検出された後に前記切替信号生成回路が受信信号のエラーを検出した場合に、前記故障検出信号の出力を停止することを特徴とする請求項７に記載の伝送装置。
前記切替信号生成回路は、前記誤り訂正回路によりエラーが訂正可能な前記受信信号のエラー発生率の検出信号を前記切替信号として生成し、
前記切替信号生成回路が前記エラー発生率を検出するまでの検出期間は、前記現用回線を前記予備回線に接続するために許された切替期間よりも長く、
前記切替信号制御回路は、前記誤り訂正回路が前記受信信号のエラーを訂正する場合に、前記切替信号生成回路が生成する切替信号を前記切替回路へ入力しないことを特徴とする請求項８に記載の伝送装置。
前記切替信号生成回路は、前記誤り訂正回路によりエラーが訂正されない前記受信信号のエラー発生率の検出信号を前記切替信号として生成し、
前記切替信号生成回路が前記エラー発生率を検出するまでの検出期間は、前記現用回線を前記予備回線に接続するために許された切替期間よりも短いことを特徴とする請求項８に記載の伝送装置。