JP2014007189A - 半導体パワーモジュール - Google Patents

Abstract

【課題】耐圧、低オン抵抗、高温動作の物理的特徴を有する半導体パワーモジュールを提供する。
【解決手段】半導体パワーモジュールは、第１の電圧端子に接続された、ノーマリオン型のハイサイド側パワートランジスタＦＥＴ１と、ハイサイド側パワートランジスタＦＥＴ１と直列に接続された、ノーマリオン型のロウサイド側パワートランジスタＦＥＴ４と、第２の電圧端子とロウサイド側パワートランジスタＦＥＴ４との間に設けられた、短絡防止用のノーマリオフ型のＭＯＳトランジスタ１０とを備える。さらに、半導体モジュールは、パワートランジスタのスイッチングを制御する制御集積回路ＩＣ１，ＩＣ２と、ロウサイド側パワートランジスタＦＥＴ４のソースとＭＯＳトランジスタ１０のドレインを直接電気的に接続するための金属パターン３とを備える。
【選択図】図１

Description

本発明は、半導体パワーモジュールに関し、特にノーマリオンデバイスを用いた半導体パワーモジュールに関する。

近年、エアコンや冷蔵庫等においては、インバータ制御により制御負荷に応じてモータの回転数を制御することにより消費電力の効率化が行われている。インバータ回路内には駆動素子として、複数のパワー半導体素子とそれを駆動するコントロールＩＣ（１つまたは複数）とを組み合せて、１個の装置に組み込んだインテリジェントパワーモジュール（以下、ＩＰＭという）が使用されるようになってきている。従来のＩＰＭでは、ノーマリオフタイプのパワー半導体素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）が主に用いられており、これらＩＧＢＴを制御するコントロールＩＣを別基板で構成することが行われている。

図３は、特許文献１（特開２０００−１３３７６８号公報）に記載の従来のＩＰＭにおける回路基板の平面図である。図４は、特許文献１に記載の半導体パワーモジュールにおける回路図である。

図３および図４において、パワー半導体素子１０３としてＩＧＢＴ１〜ＩＧＢＴ６が設けられ、これらにダイオード素子Ｄ１〜Ｄ６が逆並列に接続される。

制御回路部１０２から片側に制御用リード１０７が引き出され、制御回路部１０２にコントロールＩＣ１０５が搭載されている。制御用リード１０７とは反対側に分離溝Ｓを介して主回路部１０１が設けられている。主回路部１０１に対して制御回路部１０２とは反対側に電力用リード１０６が設けられている。

ハイサイド側のＩＧＢＴ１〜ＩＧＢＴ３は逆並列に接続されたダイオード素子Ｄ１〜Ｄ３と並列に並べられて、端子Ｐと接続された主回路部１０１に載置されている。ロウサイド側のＩＧＢＴ４〜ＩＧＢＴ６は、逆並列に接続されたダイオード素子Ｄ４〜Ｄ６のそれぞれと１組にされて、それぞれ別の主回路基板に載置されている。

特開２０００−１３３７６８号公報

しかしながら、特許文献１に記載の半導体パワーモジュールでは、Ｓｉ（シリコン）系パワーデバイスであり、耐圧、低オン抵抗、高温動作といった物理的特徴を有さないという問題がある。

それゆえに、本発明の目的は、耐圧、低オン抵抗、高温動作の物理的特徴を有する半導体パワーモジュールを提供することである。

上記課題を解決するために、本発明の半導体パワーモジュールは、第１の電圧端子に接続された、ノーマリオン型のハイサイド側パワー半導体素子と、ハイサイド側パワー半導体素子と直列に接続された、ノーマリオン型のロウサイド側パワー半導体素子と、第２の電圧端子とロウサイド側パワー半導体素子との間に設けられた、短絡防止用のノーマリオフ型のＭＯＳトランジスタと、ハイサイド側およびロウサイド側パワー半導体素子のスイッチングを制御する制御ＩＣと、ロウサイド側パワー半導体素子のソースとＭＯＳトランジスタのドレインを直接電気的に接続するための第１の金属パターンとを備える。
好ましくは、ロウサイド側半導体素子は、横型デバイスであり、ＭＯＳトランジスタは縦型デバイスである。

好ましくは、ハイサイド側パワー半導体素子に逆並列接続されたハイサイド側ダイオードと、ロウサイド側パワー半導体素子に逆並列接続されたロウサイド側ダイオードとを備える。

好ましくは、ロウサイド側パワー半導体素子が載置される第１の金属パターンと、ロウサイド側ダイオードが載置される第４の金属パターンとが分離され、ハイサイド側パワー半導体素子が載置される第２の金属パターンと、ハイサイド側ダイオードが載置される第３の金属パターンとが分離される。

好ましくは、制御ＩＣは、制御用基板上に載置され、制御用基板がフレキシブルプリント基板である。

好ましくは、ハイサイド側およびロウサイド側パワー半導体素子は、電力用基板上に載置され、電力用基板がＤＣＢ（Direct Copper Bonding）基板である。

好ましくは、パワー半導体素子は、ノーマリオン型のＧａＮ系デバイスからなる。
本発明の半導体パワーモジュールは、第１の電圧端子に接続された、ノーマリオン型の第１〜第３のハイサイド側パワー半導体素子と、第１〜第３のハイサイド側パワー半導体素子とそれぞれ直列に接続された、ノーマリオン型の第１〜第３のロウサイド側パワー半導体素子と、第２の電圧端子と第１〜第３のロウサイド側パワー半導体素子との間に設けられた、短絡防止用のノーマリオフ型のＭＯＳトランジスタと、第１〜第３のハイサイド側のスイッチングを制御するハイサイド用制御集積回路と、第１〜第３のロウサイド側のスイッチングを制御するロウサイド用制御集積回路と、第１〜第３のロウサイド側パワー半導体素子のソースとＭＯＳトランジスタのドレインを直接電気的に接続するための第１の金属パターンとを備える。

本発明の半導体パワーモジュールは、耐圧、低オン抵抗、高温動作の物理的特徴を有する。

本発明の実施形態の半導体パワーモジュールにおける回路基板の平面図である。 本発明の実施形態の半導体パワーモジュールにおける回路図である。 特許文献１に記載の従来のＩＰＭにおける回路基板の平面図である。 特許文献１に記載の半導体パワーモジュールにおける回路図である。

以下、本発明の実施形態について、図面を用いて説明する。
近年シリコン半導体からなるパワー素子を超える性能として期待されるワイドバンドギャップ半導体が注目されている。ワイドバンドギャップ半導体は、高耐圧、低オン抵抗、高温動作などの物理的特徴を持つ。このようなワイドバンドギャップ半導体の中でも、ＧａＮ系ＦＥＴ（Field Effect Transistor）は、高い絶縁耐圧と高温動作に耐えうり、ヘテロ接合による低いオン抵抗の実現を可能にしつつある。

ＡｌＧａＮ／ＧａＮ（窒化アルミニウムガリウム／窒化ガリウム）のヘテロ接合を利用したＧａＮ系ＨＦＥＴ（Hetero Field Effect Transistor）では、ヘテロ接合界面に自発分極並びにピエゾ効果による二次元電子ガスを容易に生成でき、高い電子移動度と相まって、高速かつ大電流素子のパワーデバイスを得ることができる。

また、二次元電子ガスを用いたＨＦＥＴでは、ノーマリオンデバイスは比較的容易に低コストで作製できるのに対して、ノーマリオフデバイスでは、高コストでかつ、閾値電圧も２Ｖ程度と低いものしかできていない。本出願では、ノーマリオンデバイスを用いたパワーモジュールにおいて、低コストで信頼性の高いモジュールを提供することを目的とする。

図１は、本発明の実施形態の半導体パワーモジュールにおける回路基板の平面図である。図２は、本発明の実施形態の半導体パワーモジュールにおける回路図である。

図１および図２を参照して、半導体パワーモジュール１００は、ＤＣＢ基板（Direct Copper Bonding:セラミック基板）１と、制御用基板２とを備える。

ＤＣＢ基板１は、電力用基板として、低熱抵抗、高絶縁耐圧、および放熱性に優れた特性を有する。ＤＣＢ基板１の表面には銅箔を代表材料とする金属パターン３ａ〜３ｈで回路パターンが形成されている。ここで、金属パターン３ｄを第１の金属パターン、金属パターン３ａ／３ｂ／３ｃを第２の金属パターン、金属パターン３ｅを第３の金属パターン、金属パターン３ｆ／３ｇ／３ｈを第４の金属パターンとも定義する。ＤＣＢ基板１上の金属パターンの上に、パワートランジスタＦＥＴ１〜ＦＥＴ６、ダイオードＤ１〜Ｄ６および短絡防止用ＭＯＳトランジスタ１０が設けられる。

制御用基板２には、 ハイサイド用制御集積回路ＩＣ１と、ロウサイド用制御集積回路ＩＣ２が設けられる。制御用基板２は、フレキシブルプリント基板である。半導体パワーモジュールの電流容量をラインアップする場合、パワー半導体装置の変更に伴いゲートドライブ電流を変更する必要がある。制御用基板２がフレシキブルプリント基板で構成されているので、ハイサイド用制御集積回路ＩＣ１およびロウサイド用制御集積回路ＩＣ２を変更することなしにゲートドライブ回路および回路定数の変更が容易となる。

制御用リード４および電力用リード５は、この半導体パワーモジュールの外部と接続される。

パワートランジスタＦＥＴ１〜ＦＥＴ６は、ヘテロ接合を利用したＧａＮ系ＨＦＥＴであり、電流が横方向に流れる横型のノーマリオンデバイスである。

ダイオードＤ１〜Ｄ６は、パワートランジスタＦＥＴ１〜ＦＥＴ６に逆並列に接続されたファーストリカバリーダイオード素子である。ここでダイオードＤ１〜Ｄ３をハイサイド側ダイオード、ダイオードＤ４〜Ｄ６をロウサイド側ダイオードとして説明する。また、パワートランジスタＦＥＴ１〜ＦＥＴ３をハイサイド側パワー半導体素子、パワートランジスタＦＥＴ４〜ＦＥＴ６をロウサイド側パワー半導体素子として説明する。

短絡防止用ＭＯＳトランジスタ１０は、アーム短絡防止用のノーマリオフ型デバイスであり、電流が縦方向（基板に垂直方向）に流れる縦型のＭＯＳトランジスタである。

入力電圧端子Ｐと入力電圧端子Ｎ（たとえばグランド端子）との間に、パワートランジスタＦＥＴ１とパワートランジスタＦＥＴ４とＭＯＳトランジスタ１０とが直列に接続される。入力電圧端子Ｐと入力電圧端子Ｎとの間に、パワートランジスタＦＥＴ２とパワートランジスタＦＥＴ５とＭＯＳトランジスタ１０とが直列に接続される。入力電圧端子Ｐと入力電圧端子Ｎとの間に、パワートランジスタＦＥＴ３とパワートランジスタＦＥＴ６とＭＯＳトランジスタ１０とが直列に接続される。

パワートランジスタＦＥＴ１とダイオードＤ１とが逆並列に接続されるようにするために、パワートランジスタＦＥＴ１のドレインとダイオードＤ１のカソードが接続され、パワートランジスタＦＥＴ１のソースとダイオードＤ１のアノードが接続される。パワートランジスタＦＥＴ１のドレインは、電力用リード５の入力電圧端子Ｐと接続される。パワートランジスタＦＥＴ１のソースは、電力用リード５の出力端子Ｕと接続される。

パワートランジスタＦＥＴ２とダイオードＤ２とが逆並列に接続されるようにするために、パワートランジスタＦＥＴ２のドレインとダイオードＤ２のカソードが接続され、パワートランジスタＦＥＴ２のソースとダイオードＤ２のアノードが接続される。パワートランジスタＦＥＴ２のドレインは、電力用リード５の入力電圧端子Ｐと接続される。パワートランジスタＦＥＴ２のソースは、電力用リード５の出力端子Ｖと接続される。

パワートランジスタＦＥＴ３とダイオードＤ３とが逆並列に接続されるようにするために、パワートランジスタＦＥＴ３のドレインとダイオードＤ３のカソードが接続され、パワートランジスタＦＥＴ３のソースとダイオードＤ３のアノードが接続される。パワートランジスタＦＥＴ３のドレインは、電力用リード５の入力電圧端子Ｐと接続される。パワートランジスタＦＥＴ３のソースは、電力用リード５の出力端子Ｗと接続される。

パワートランジスタＦＥＴ４とダイオードＤ４とが逆並列に接続されるようにするために、パワートランジスタＦＥＴ４のドレインとダイオードＤ４のカソードが接続され、パワートランジスタＦＥＴ４のソースとダイオードＤ４のアノードが接続される。パワートランジスタＦＥＴ４のソースは、短絡防止用ＭＯＳトランジスタ１０のドレインと直接接続される。パワートランジスタＦＥＴ４のドレインは、電力用リード５の出力端子Ｕと接続される。

パワートランジスタＦＥＴ５とダイオードＤ５とが逆並列に接続されるようにするために、パワートランジスタＦＥＴ５のドレインとダイオードＤ５のカソードが接続され、パワートランジスタＦＥＴ５のソースとダイオードＤ５のアノードが接続される。パワートランジスタＦＥＴ５のソースは、短絡防止用ＭＯＳトランジスタ１０のドレインと直接接続される。パワートランジスタＦＥＴ５のドレインは、電力用リード５の出力端子Ｖと接続される。

パワートランジスタＦＥＴ６とダイオードＤ６５とが逆並列に接続されるようにするために、パワートランジスタＦＥＴ６のドレインとダイオードＤ６のカソードが接続され、パワートランジスタＦＥＴ６のソースとダイオードＤ６のアノードが接続される。パワートランジスタＦＥＴ６のソースは、短絡防止用ＭＯＳトランジスタ１０のドレインと直接接続される。パワートランジスタＦＥＴ６のドレインは、電力用リード５の出力端子Ｗと接続される。

図１に示すように、パワートランジスタＦＥＴ１〜ＦＥＴ６は１列に並べられ、それとほぼ並行にダイオードＤ１〜Ｄ６も１列に並べられる。

パワートランジスタＦＥＴ１は銅箔を代表材料とする金属パターン３ａに載置され、ダイオードＤ１は、金属パターン３ｅに載置される。金属パターン３ａと金属パターン３ｅは直接接触することなく、ポンディングワイヤを介して接続される。パワートランジスタＦＥＴ２は金属パターン３ｂに載置され、ダイオードＤ２は、金属パターン３ｅに載置される。金属パターン３ｂと金属パターン３ｅは直接接触することなく、ポンディングワイヤを介して接続される。パワートランジスタＦＥＴ３は金属パターン３ｃに載置され、ダイオードＤ３は、金属パターン３ｅに載置される。金属パターン３ｃと金属パターン３ｅは直接接触することなく、ポンディングワイヤを介して接続される。パワートランジスタＦＥＴ４は金属パターン３ｄに載置され、ダイオードＤ４は、金属パターン３ｆに載置される。金属パターン３ｄと金属パターン３ｆは直接接触することなく、ポンディングワイヤを介して接続される。パワートランジスタＦＥＴ５は金属パターン３ｄに載置され、ダイオードＤ５は、金属パターン３ｇに載置される。金属パターン３ｄと金属パターン３ｇは直接接触することなく、ポンディングワイヤを介して接続される。パワートランジスタＦＥＴ６は金属パターン３ｄに載置され、ダイオードＤ６は、金属パターン３ｈに載置される。金属パターン３ｄと金属パターン３ｈは直接接触することなく、ポンディングワイヤを介して接続される。

このようにすることにより、パワートランジスタＦＥＴ１〜ＦＥＴ６の各々が載置された金属パターンをパワートランジスタＦＥＴ１〜ＦＥＴ６のソース電位とすることができるので、パワートランジスタＦＥＴにおけるコラプス現象を抑制できる。

ダイオードＤ１〜Ｄ６については、カソード側を金属パターンとすることのできるＮ型Ｓｉ半導体基板上に設けられるので、低抵抗化が可能となる。ハイサイド側のダイオードＤ１〜Ｄ３は、共通の金属パターン３ｅ上に載置される。

ロウサイド側パワートランジスタＦＥＴ４〜ＦＥＴ６は、横型のデバイスであるので、基板電位をソース電位とすることができるので共通の金属パターン３ｄ上に載置される。この共通の金属パターン３ｄ上に、縦型デバイスである短絡防止用ＭＯＳトランジスタ１０のドレイン端子が接続される。Ｓｉ系の縦型ＭＯＳとしては、Ｎ型Ｓｉ基板を用いた素子が一般的であり、この場合にはドレイン側が裏面電極となる。Ｐ型基板に比べてＮ型基板は低抵抗であり、半導体パワーモジュールにとって損失が減ることになるので好ましい。

短絡防止用ＭＯＳトランジスタ１０のドレイン電極とパワートランジスタＦＥＴ４〜ＦＥＴ６のソース端子とを共通の金属パターン３ｄ（第１の金属パターン）上に直接載置させることにより、パワートランジスタＦＥＴ４〜ＦＥＴ６のソースと短絡防止用ＭＯＳトランジスタ１０のドレインとの間の寄生インダクタンスを最小限とすることができる。つまり、この間での寄生インダクタスによる電位変動を抑制することができる。その結果、ロウサイド側パワートランジスタＦＥＴ４〜ＦＥＴ６に誤動作が生じないようにすることができる。

特に、本実施の形態の半導体パワーモジュールでは、短絡防止用ＭＯＳトランジスタ１０がオフになった際、パワートランジスタＦＥＴ４〜ＦＥＴ６のソース電位が上昇し、ひいては、パワートランジスタＦＥＴ４〜ＦＥＴ６のゲート電位がソース電位に対して負電圧としてオフさせることによって、より安全な短絡防止を図っているので、ここでの寄生インダクタンスによる誤動作が起こるとパワートランジスタＦＥＴ４〜ＦＥＴ６あるいは短絡防止用ＭＯＳトランジスタ１０を壊す可能性がある。従って、ここでの寄生インダクタを減らすことは大変有用である。

ハイサイド用制御集積回路ＩＣ１は、ハイサイド側パワートランジスタＦＥＴ１〜ＦＥＴ３のゲートおよびソースと接続される。

ハイサイド用制御集積回路ＩＣ１は、制御用リード４を介して外部からの制御信号を受ける。具体的には、ハイサイド用制御集積回路ＩＣ１には、リードＵＰ、ＶＰ、ＷＰによりハイサイド側のＵ相の制御信号、Ｖ相の制御信号、Ｗ相の制御信号が入力される。

ハイサイド用制御集積回路ＩＣ１は、ゲート抵抗Ｒ１〜Ｒ３を介してハイサイド側パワートランジスタＦＥＴ１〜ＦＥＴ３のゲートに接続され、ハイサイド側パワートランジスタＦＥＴ１〜ＦＥＴ３を制御する。

ハイサイド用制御集積回路ＩＣ１は、パワートランジスタＦＥＴ１のソース電位をセンスできるように、パワートランジスタＦＥＴ１のソースに接続され、その接続線にはＵ相ハイサイド電源用ブートコンデンサＣ１が接続されている。

ハイサイド用制御集積回路ＩＣ１は、パワートランジスタＦＥＴ２のソース電位をセンスできるように、パワートランジスタＦＥＴ２のソースに接続され、その接続線にはＶ相ハイサイド電源用ブートコンデンサＣ２が接続されている。

ハイサイド用制御集積回路ＩＣ１は、パワートランジスタＦＥＴ３のソース電位をセンスできるように、パワートランジスタＦＥＴ３のソースに接続され、その接続線にはＷ相ハイサイド電源用ブートコンデンサＣ３が接続されている。

ロウサイド用制御集積回路ＩＣ２は、ロウサイド側パワートランジスタＦＥＴ４〜ＦＥＴ６、および短絡防止用ＭＯＳトランジスタ１０のゲートおよびソースと接続される。

ロウサイド用制御集積回路ＩＣ２は、制御用リード４を介して外部からの制御信号を受ける。具体的には、ロウサイド用制御集積回路ＩＣ２には、リードＵＮ、ＶＮ、ＷＮによりロウサイド側のＵ相の制御信号、Ｖ相の制御信号、Ｗ相の制御信号が入力される。

ロウサイド用制御集積回路ＩＣ２は、ゲート抵抗Ｒ４〜Ｒ６を介してロウサイド側パワートランジスタＦＥＴ４〜ＦＥＴ６のゲートに接続され、ロウサイド側パワートランジスタＦＥＴ４〜ＦＥＴ６を制御する。

ロウサイド用制御集積回路ＩＣ２は、短絡防止用ＭＯＳトランジスタ１０のゲートとソースに接続されることによって、短絡防止用ＭＯＳトランジスタ１０を制御する。

ロウサイド用制御集積回路ＩＣ２に問題が発生して、ロウサイド用制御集積回路ＩＣ２からパワートランジスタＦＥＴ４〜ＦＥＴ６のゲート端子に電圧が印加されなくなった場合、ハイサイド側パワートランジスタＦＥＴ１〜ＦＥＴ３およびロウサイド側パワートランジスタＦＥＴ４〜ＦＥＴ６は、ノーマリオン型デバイスのため、オン状態になり、大きな短絡電流が流れる。これを防止するために、短絡防止用ＭＯＳトランジスタ１０が設けられる。つまり、ロウサイド用制御集積回路ＩＣ２の動作電圧不足を検知して不十分な場合には、ノーマリオフデバイスである短絡防止用ＭＯＳトランジスタ１０がオフとなり、アーム短絡が回避される。

制御集積回路ＩＣ１およびＩＣ２の制御によって、パワートランジスタＦＥＴ１〜ＦＥＥ６は、入力電圧端子Ｐ、Ｎからの直流入力をオン／オフし、出力端子Ｕ、Ｖ、Ｗから三相モータ（図示せず）に任意の周波数の交流出力を供給する。

以上のように、本実施の形態の半導体パワーモジュールでは、低抵抗で安価なダイオードやＭＯＳを用いることができるとともに、低損失のモジュールとすることができる。

なお、本実施の形態では、３相のパワーモジュールを有する構成を説明したが、単相のパワーモジュールの構成であってもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

Ｄ１〜Ｄ６ ダイオード、ＦＥＴ１〜ＦＥＴ６ パワートランジスタ、１０ ＭＯＳトランジスタ、１ ＤＣＢ基板、２ フレシキブルプリント基板、３ａ〜３ｈ 金属パターン、４ 制御用リード、５ 電力用リード、ＩＣ１，ＩＣ２ 制御集積回路、Ｐ，Ｎ 入力電圧端子、１００ 半導体パワーモジュール。

Claims (8)

1. 第１の電圧端子に接続された、ノーマリオン型のハイサイド側パワー半導体素子と、
   前記ハイサイド側パワー半導体素子と直列に接続された、ノーマリオン型のロウサイド側パワー半導体素子と、
   第２の電圧端子と前記ロウサイド側パワー半導体素子との間に設けられた、短絡防止用のノーマリオフ型のＭＯＳトランジスタと、
   前記ハイサイド側およびロウサイド側パワー半導体素子のスイッチングを制御する制御集積回路と、
   前記ロウサイド側パワー半導体素子のソースと前記ＭＯＳトランジスタのドレインを直接電気的に接続するための第１の金属パターンとを備えた、半導体パワーモジュール。
2. 前記ロウサイド側パワー半導体素子は、横型デバイスであり、前記ＭＯＳトランジスタは縦型デバイスである、請求項１記載の半導体パワーモジュール。
3. 前記ハイサイド側パワー半導体素子に逆並列接続されたハイサイド側ダイオードと、
   前記ロウサイド側パワー半導体素子に逆並列接続されたロウサイド側ダイオードとを備える、請求項１記載の半導体パワーモジュール。
4. 前記ロウサイド側パワー半導体素子が載置される前記第１の金属パターンと、前記ロウサイド側ダイオードが載置される第４の金属パターンとが分離され、
   前記ハイサイド側パワー半導体素子が載置される第２の金属パターンと、前記ハイサイド側ダイオードが載置される第３の金属パターンとが分離される、請求項３記載の半導体パワーモジュール。
5. 前記制御集積回路は、制御用基板上に載置され、
   前記制御用基板がフレキシブルプリント基板である、請求項１記載の半導体パワーモジュール。
6. 前記ハイサイド側およびロウサイド側パワー半導体素子は、電力用基板上に載置され、
   前記電力用基板がＤＣＢ（Direct Copper Bonding）基板である、請求項１記載の半導体パワーモジュール。
7. 前記パワー半導体素子は、ノーマリオン型のＧａＮ系デバイスからなる、請求項１記載の半導体パワーモジュール。
8. 第１の電圧端子に接続された、ノーマリオン型の第１〜第３のハイサイド側パワー半導体素子と、
   前記第１〜第３のハイサイド側パワー半導体素子とそれぞれ直列に接続された、ノーマリオン型の第１〜第３のロウサイド側パワー半導体素子と、
   第２の電圧端子と前記第１〜第３のロウサイド側パワー半導体素子との間に設けられた、短絡防止用のノーマリオフ型のＭＯＳトランジスタと、
   前記第１〜第３のハイサイド側のスイッチングを制御するハイサイド用制御集積回路と、
   前記第１〜第３のロウサイド側のスイッチングを制御するロウサイド用制御集積回路と、
   前記第１〜第３のロウサイド側パワー半導体素子のソースと前記ＭＯＳトランジスタのドレインを直接電気的に接続するための第１の金属パターンとを備えた、半導体パワーモジュール。

Images