[go: up one dir, main page]

JP2013530539A - High concentration P doped quantum dot solar cell by forced doping of INP and manufacturing method - Google Patents

High concentration P doped quantum dot solar cell by forced doping of INP and manufacturing method Download PDF

Info

Publication number
JP2013530539A
JP2013530539A JP2013516484A JP2013516484A JP2013530539A JP 2013530539 A JP2013530539 A JP 2013530539A JP 2013516484 A JP2013516484 A JP 2013516484A JP 2013516484 A JP2013516484 A JP 2013516484A JP 2013530539 A JP2013530539 A JP 2013530539A
Authority
JP
Japan
Prior art keywords
group
quantum dot
manufacturing
solar cell
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013516484A
Other languages
Japanese (ja)
Other versions
JP5603490B2 (en
Inventor
キュン ジュン キム
スン フイ ホン
ジェ ヒ パク
ウー イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Research Institute of Standards and Science
Original Assignee
Korea Research Institute of Standards and Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Research Institute of Standards and Science filed Critical Korea Research Institute of Standards and Science
Publication of JP2013530539A publication Critical patent/JP2013530539A/en
Application granted granted Critical
Publication of JP5603490B2 publication Critical patent/JP5603490B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00Manufacture or treatment of devices covered by this subclass
    • H10F71/128Annealing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00Individual photovoltaic cells, e.g. solar cells
    • H10F10/10Individual photovoltaic cells, e.g. solar cells having potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00Manufacture or treatment of devices covered by this subclass
    • H10F71/127The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/10Semiconductor bodies
    • H10F77/12Active materials
    • H10F77/124Active materials comprising only Group III-V materials, e.g. GaAs
    • H10F77/1243Active materials comprising only Group III-V materials, e.g. GaAs characterised by the dopants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/10Semiconductor bodies
    • H10F77/14Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/143Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies comprising quantum structures
    • H10F77/1433Quantum dots
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/544Solar cells from Group III-V materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

【課題】本発明は、半導体量子ドット増感型太陽電池の製造方法に関する。
【解決手段】本発明の製造方法は、基板の上部に4族元素及びInPを含む半導体層を形成した後、前記半導体層が形成された基板を熱処理し、In(Indium)を除去し、P(phosphorus)がドープされた4族元素量子ドットであるn型半導体量子ドットを形成する量子ドット形成段階を含む特徴がある。
【選択図】図3
The present invention relates to a method for manufacturing a semiconductor quantum dot-sensitized solar cell.
In the manufacturing method of the present invention, after a semiconductor layer containing a group 4 element and InP is formed on an upper portion of a substrate, the substrate on which the semiconductor layer is formed is heat-treated to remove In (Indium). There is a feature including a quantum dot formation step of forming an n-type semiconductor quantum dot which is a group 4 element quantum dot doped with (phosphorus).
[Selection] Figure 3

Description

本発明は、半導体ベースの量子ドット太陽電池及びその製造方法に関し、詳しくは、相当高濃度にPがドープされた半導体量子ドットが形成される太陽電池の製造方法に関する。   The present invention relates to a semiconductor-based quantum dot solar cell and a method for manufacturing the same, and more particularly to a method for manufacturing a solar cell in which semiconductor quantum dots doped with P at a considerably high concentration are formed.

太陽光素子の場合、製造コストを減らして効率を上げるために、シリコン以外の多様な素材研究が行われているが、半導体原理を利用する太陽光素子の特性により、シリコンベースとする太陽光素子に比べて効率が相当低く、劣化による寿命が短くて実際市場占有比率は3%内外に微々たる実情である。   In the case of solar elements, various materials other than silicon have been researched in order to reduce manufacturing costs and increase efficiency, but due to the characteristics of solar elements using semiconductor principles, solar elements based on silicon Compared with, the efficiency is considerably lower, the lifetime due to deterioration is short, and the actual market share is insignificant to 3% inside and outside.

シリコンをベースとする太陽光素子の場合、シリコン単結晶、シリコン多結晶を利用したものが大部分であり、太陽光システム構築時、シリコン素材及びウエハーが占めるコストが全体構築コストの40%を超えている実情であるため、これに対する現実的解決策として、シリコン量子ドットを介して光電効率を高めることで単位電力生産に必要なシリコンの量を減らす努力と薄膜型素子によりシリコン消耗を最小化する努力が行われている。   In the case of solar elements based on silicon, most of them use silicon single crystals and silicon polycrystals, and the cost of silicon materials and wafers when constructing a solar system exceeds 40% of the total construction cost. As a practical solution to this, efforts to reduce the amount of silicon required for unit power production by minimizing silicon consumption through silicon quantum dots and minimizing silicon consumption Efforts are being made.

このようなシリコン量子ドット太陽電池及びシリコン薄膜太陽電池の製造において、半導体元素がドープされたシリコン薄膜成長が太陽電池の性能向上に相当重要であり、既存方法である熱拡散法及び化学蒸気蒸着法を利用する場合、ドーピング濃度調節に制限があって高濃度ドーピングのための特別な方法が要求されている。   In the production of such silicon quantum dot solar cells and silicon thin film solar cells, the growth of silicon thin films doped with semiconductor elements is quite important for improving the performance of solar cells, and the existing methods are thermal diffusion and chemical vapor deposition. However, there is a limitation in adjusting the doping concentration, and a special method for high concentration doping is required.

本発明は、化合物ターゲットを利用して高濃度にn型不純物がドープされるn型半導体量子ドットベースの太陽電池の製造方法を提供するものであり、再現性のある不純物元素ドーピングが可能であり、相当簡単で容易な方法により高い効率を有するn型半導体量子ドットベースの太陽電池を製造する方法を提供するものである。   The present invention provides a method for manufacturing an n-type semiconductor quantum dot-based solar cell in which n-type impurities are doped at a high concentration using a compound target, and reproducible impurity element doping is possible. The present invention provides a method of manufacturing an n-type semiconductor quantum dot-based solar cell having high efficiency by a considerably simple and easy method.

本発明は、半導体量子ドット太陽電池の製造方法に関し、本発明の量子ドット太陽電池の製造方法は、基板の上部に4族元素及びInPを含む半導体層を形成した後、前記半導体層が形成された基板を熱処理してInを除去し、P(phosphorus)がドープされた4族元素量子ドットであるn型半導体量子ドットを形成する量子ドット形成段階を含んで実行される特徴がある。   The present invention relates to a method for manufacturing a semiconductor quantum dot solar cell. In the method for manufacturing a quantum dot solar cell according to the present invention, a semiconductor layer containing a group 4 element and InP is formed on a substrate, and then the semiconductor layer is formed. The substrate is heat-treated to remove In, and includes a quantum dot forming step of forming an n-type semiconductor quantum dot that is a group 4 element quantum dot doped with P (phosphorus).

前記熱処理時、Inの除去は、揮発(固体から気体への揮発)による除去である特徴がある。   In the heat treatment, the removal of In is characterized by removal by volatilization (volatilization from solid to gas).

特徴的に、前記半導体層は、4族元素または4族元素の化合物に前記InPが物理的にドープされたものである。   Characteristically, the semiconductor layer is a group 4 element or a compound of a group 4 element physically doped with the InP.

特徴的に、前記半導体層は、InPがドープされた非晶質相(amorphous phase)を含み、前記InPがドープされた非晶質相は、InPがドープされた4族元素の非晶質相、InPがドープされた4族元素酸化物の非晶質相、InPがドープされた4族元素窒化物の非晶質相またはこれらの混合物を含む。   Characteristically, the semiconductor layer includes an amorphous phase doped with InP, and the amorphous phase doped with InP is an amorphous phase of a group 4 element doped with InP. , An amorphous phase of a group 4 element oxide doped with InP, an amorphous phase of a group 4 element nitride doped with InP, or a mixture thereof.

特徴的に、前記半導体層は、InPがドープされた4族元素の薄膜、InPがドープされた4族元素窒化物の薄膜、InPがドープされた4族元素酸化物の薄膜、またはこれらの積層薄膜である。   Characteristically, the semiconductor layer is a thin film of a group 4 element doped with InP, a thin film of a group 4 element nitride doped with InP, a thin film of a group 4 element oxide doped with InP, or a laminate thereof. It is a thin film.

前記4族元素及びInPを含む半導体層は、物理的蒸着により形成される特徴があり、詳しく、前記物理的蒸着は、スパッタリング(sputtering)であり、前記スパッタリングは、4族元素のターゲットと、InPターゲットと、をイオンビームを用いて同時スパッタリングして蒸着する特徴がある。   The semiconductor layer containing the group 4 element and InP is formed by physical vapor deposition. In detail, the physical vapor deposition is sputtering, and the sputtering is performed by using a group 4 element target and InP. The target is characterized by being deposited by simultaneous sputtering using an ion beam.

前記4族元素は、Si及びGeから一つ以上選択された元素である特徴があり、前記量子ドット形成段階で実行される熱処理の温度は、900℃〜1150℃である特徴がある。   The group 4 element is characterized in that it is one or more elements selected from Si and Ge, and the temperature of the heat treatment performed in the quantum dot formation step is in the range of 900 ° C. to 1150 ° C.

好ましく、本発明の製造方法は、a)p型半導体基板の上部に媒質層と前記半導体層を交互に積層して複合積層層を形成する段階と、b)前記複合積層層を熱処理して半導体窒化物、半導体酸化物またはこれらの混合物である媒質内P(phosphorus)ドープされた半導体量子ドットを形成する段階と、c)水素雰囲気で熱処理して前記P(phosphorus)ドープされた半導体量子ドットの非結合電子を水素と結合させる段階と、を含んで実行される。   Preferably, the manufacturing method of the present invention includes: a) a step of alternately stacking a medium layer and the semiconductor layer on a p-type semiconductor substrate to form a composite stacked layer; and b) heat-treating the composite stacked layer to form a semiconductor. Forming an in-medium P-doped semiconductor quantum dot that is a nitride, a semiconductor oxide or a mixture thereof; and c) heat-treating in a hydrogen atmosphere to form the P (phosphorus) -doped semiconductor quantum dot. Combining non-bonded electrons with hydrogen.

この時、前記半導体層は、InPがドープされた4族元素の薄膜、InPがドープされた4族元素窒化物の薄膜、InPがドープされた4族元素酸化物の薄膜、またはこれらの積層薄膜であり、前記媒質層は、前記半導体層と独立して4族元素の窒化物、4族元素の酸化物またはこれらの混合物である特徴がある。   At this time, the semiconductor layer may be a group 4 element thin film doped with InP, a group 4 element nitride thin film doped with InP, a group 4 element oxide thin film doped with InP, or a laminated thin film thereof. The medium layer is characterized in that it is a nitride of a group 4 element, an oxide of a group 4 element, or a mixture thereof independently of the semiconductor layer.

この時、前記媒質層及び前記半導体層の厚さは、互いに独立して0.5nm乃至5nmの厚さであることが好ましい。   At this time, the thickness of the medium layer and the semiconductor layer is preferably 0.5 nm to 5 nm independently of each other.

本発明による製造方法において、前記量子ドット形成段階以後、前記基板及び前記n型半導体量子ドットを挟んで互いに対向し、少なくとも一電極は透明電極である二つの電極を形成する電極形成段階がさらに実行されることが好ましく、前記n型半導体量子ドットと前記透明電極との間に3族または5族元素がドープされた多結晶体の4族半導体層である多結晶半導体層をさらに形成することがさらに好ましい。   In the manufacturing method according to the present invention, after the quantum dot forming step, an electrode forming step of forming two electrodes facing each other across the substrate and the n-type semiconductor quantum dot and at least one electrode being a transparent electrode is further performed. Preferably, a polycrystalline semiconductor layer which is a polycrystalline group 4 semiconductor layer doped with a group 3 or group 5 element is further formed between the n-type semiconductor quantum dot and the transparent electrode. Further preferred.

本発明による量子ドット太陽電池の製造方法は、n型半導体量子ドットを製造するためのn型不純物としてInP化合物を使用することによって、物理的な強制注入によりPのドーピング濃度調節が可能であり、相当高濃度にPがドープされたn型半導体量子ドットを製造することができるという長所があり、熱処理によりInが完全に除去されて高純度のPドーピングが可能であるという長所がある。   The method for manufacturing a quantum dot solar cell according to the present invention can adjust the doping concentration of P by physical forced injection by using an InP compound as an n-type impurity for manufacturing an n-type semiconductor quantum dot. There is an advantage that an n-type semiconductor quantum dot doped with P at a considerably high concentration can be manufactured, and there is an advantage that high purity P doping is possible by completely removing In by heat treatment.

また、p−nジャングション(junction)をなすn型領域に多様な大きさのn型半導体量子ドットを含入させることができるという長所があり、n型ドーピングのために常温で安定した化合物ターゲット(target)を使用することによって再現性のある不純物元素ドーピングが可能であり、緩和された工程条件で不純物元素ドーピングが可能であり、スパッタリング及び熱処理という相当簡単で容易な方法により相当高濃度の不純物がドープされたn型半導体量子ドットが備えられた太陽電池を製造することができ、光吸収効率に優れた太陽電池を製造することができる。   In addition, there is an advantage that n-type semiconductor quantum dots of various sizes can be included in an n-type region forming a pn junction, and a compound target that is stable at room temperature for n-type doping. (Target) enables reproducible impurity element doping, impurity element doping under relaxed process conditions, and considerably high concentration of impurities by a considerably simple and easy method of sputtering and heat treatment Can be manufactured, and a solar cell having excellent light absorption efficiency can be manufactured.

本発明による量子ドット太陽電池の製造方法を示す一工程図である。It is one process figure which shows the manufacturing method of the quantum dot solar cell by this invention. 本発明による量子ドット太陽電池の製造方法を示す他の一工程図である。It is another one process figure which shows the manufacturing method of the quantum dot solar cell by this invention. 本発明による量子ドット太陽電池の製造方法を示す他の一工程図である。It is another one process figure which shows the manufacturing method of the quantum dot solar cell by this invention. 半導体層の熱処理前及び熱処理後のO、Si、及びPに対するSIMS深さ分布分析結果である。It is a SIMS depth distribution analysis result with respect to O, Si, and P before and after heat treatment of a semiconductor layer. 半導体層の熱処理前及び熱処理後のO、Si、及びInに対するSIMS深さ分布分析結果である。It is a SIMS depth distribution analysis result with respect to O, Si, and In before and after heat treatment of a semiconductor layer. 本発明による量子ドット太陽電池の効率を測定した結果であり、表面酸化膜を除去した後、多結晶シリコン層上に電極を積層して製造された量子ドット太陽電池の効率測定結果である。It is the result of measuring the efficiency of the quantum dot solar cell by this invention, and is the efficiency measurement result of the quantum dot solar cell manufactured by laminating | stacking an electrode on a polycrystalline silicon layer after removing a surface oxide film. 本発明による量子ドット太陽電池の効率を測定した結果であり、表面酸化膜を除去した後、多結晶シリコン層上に透明伝導膜として80nmのITO薄膜を形成した太陽電池素子の光電効率測定した結果である。It is the result of measuring the efficiency of the quantum dot solar cell according to the present invention, the result of measuring the photoelectric efficiency of the solar cell element in which an 80 nm ITO thin film was formed as a transparent conductive film on the polycrystalline silicon layer after removing the surface oxide film It is.

以下、添付図面を参照して本発明の製造方法を詳細に説明する。以下に提示される図面は、当業者に本発明の思想が十分に伝達されるようにするために例として提供されるものである。従って、本発明は、以下に提示される図面に限定されるものではなく、他の形態に具体化されることもでき、以下に提示される図面は、本発明の思想を明確にするために誇張されて図示されることができる。また、明細書全体にわたって同じ参照番号は、同じ構成要素を示す。   Hereinafter, the manufacturing method of the present invention will be described in detail with reference to the accompanying drawings. The drawings presented below are provided by way of example so that those skilled in the art can fully communicate the spirit of the present invention. Therefore, the present invention is not limited to the drawings presented below, and may be embodied in other forms. The drawings presented below are for clarifying the idea of the present invention. It can be exaggerated and illustrated. Also, the same reference numerals throughout the specification indicate the same components.

この時、使われる技術用語及び科学用語において、他の定義がない場合、この発明が属する技術分野において通常の知識を有する者が通常的に理解している意味を有し、下記の説明及び添付図面において本発明の要旨を不明にする公知機能及び構成に対する説明は省略する。   At this time, if there is no other definition in the technical terms and scientific terms used, it has the meaning normally understood by those having ordinary knowledge in the technical field to which this invention belongs, and the following explanation and attached In the drawings, descriptions of known functions and configurations that obscure the gist of the present invention are omitted.

図1は、本発明による製造方法において、量子ドット形成段階を示す工程図の一例であり、図1に示すように。基板110の上部にInP及び4族元素を含む半導体層120を形成した後、前記半導体層120が形成された基板110を熱処理して水素化処理し、Pがドープされた4族元素の量子ドットであるn型半導体量子ドット132が4族元素を含む媒質(matrix)131に含入された半導体量子ドット層130が製造される。   FIG. 1 is an example of a process diagram showing a quantum dot formation stage in the manufacturing method according to the present invention, as shown in FIG. A semiconductor layer 120 containing InP and a Group 4 element is formed on the substrate 110, and then the substrate 110 on which the semiconductor layer 120 is formed is subjected to a heat treatment to form a quantum dot of a Group 4 element doped with P. The semiconductor quantum dot layer 130 in which the n-type semiconductor quantum dots 132 are contained in a medium 131 containing a group 4 element is manufactured.

詳しく、前記半導体層120は、4族元素、4族元素の酸化物、4族元素の窒化物、これらの混合物またはこれらの積層薄膜に不純物としてInPが強制ドープされた膜である特徴があり、前記半導体層120に含まれている4族元素、4族元素の酸化物、4族元素の窒化物、これらの混合物が非晶質相である特徴があり、前記半導体層120の熱処理により前記半導体層に含まれているInPのうちInが選択的に蒸発(固状から気状への蒸発)除去され、n型半導体量子ドット132が形成される特徴がある。   Specifically, the semiconductor layer 120 is a group 4 element, a group 4 element oxide, a group 4 element nitride, a mixture thereof, or a film in which InP is forcibly doped as an impurity in a laminated thin film thereof. The semiconductor layer 120 includes a group 4 element, a group 4 element oxide, a group 4 element nitride, and a mixture thereof in an amorphous phase. InP contained in the layer is characterized in that In is selectively evaporated (evaporation from solid to gas) and the n-type semiconductor quantum dots 132 are formed.

詳しく、前記InPが強制ドープされた膜である半導体層120の熱処理時、半導体層120で蒸気圧の差によりInのみが選択的に蒸発除去され、純粋にPによりドープされた4族元素の量子ドットであるn型半導体量子ドット132が形成される特徴がある。   In detail, during the heat treatment of the semiconductor layer 120 which is a film in which InP is forcibly doped, only the In is selectively evaporated and removed by the difference in vapor pressure in the semiconductor layer 120, and the quantum of the group 4 element doped purely with P There is a feature that an n-type semiconductor quantum dot 132 which is a dot is formed.

前記InPは、常温で安定した化合物であるため、InPターゲット(target)及び4族元素のターゲット(target)を利用した物理的蒸着法により不純物としてInPが強制ドープされた膜である半導体層120が製造される特徴があり、前記半導体層120に相当な高濃度にInPをドーピングすることができる特徴があり、精密に制御された濃度にInPをドーピングすることができる特徴がある。   Since the InP is a compound that is stable at room temperature, the semiconductor layer 120 is a film in which InP is forcibly doped as an impurity by a physical vapor deposition method using an InP target and a target of a group 4 element. There is a feature that the semiconductor layer 120 can be manufactured, and the semiconductor layer 120 can be doped with InP at a considerably high concentration, and the semiconductor layer 120 can be doped with InP at a precisely controlled concentration.

詳しく、前記半導体層120は、物理的蒸着により実行され、前記物理的蒸着は、スパッタリングである特徴があり、より詳しく、前記半導体層120を形成するスパッタリングは、薄型のInPターゲットと薄型の4族元素ターゲットを同時にスパッタリングして蒸着する方法を利用して実行される特徴がある。   Specifically, the semiconductor layer 120 is performed by physical vapor deposition, and the physical vapor deposition is characterized by sputtering. More specifically, the sputtering for forming the semiconductor layer 120 is performed by using a thin InP target and a thin group IV. There is a feature that is performed using a method in which an element target is simultaneously sputtered and deposited.

この時、前記基板110に形成される半導体層120に含まれているInPの濃度は、スパッタリング時に使われる前記InPターゲットと前記4族元素ターゲットの相対的なスパッタリング面積またはイオンビーム強度により制御されることが好ましい。   At this time, the concentration of InP contained in the semiconductor layer 120 formed on the substrate 110 is controlled by the relative sputtering area or ion beam intensity of the InP target and the Group 4 element target used during sputtering. It is preferable.

詳しく、前記4族元素は、Si、GeまたはSiGe化合物である特徴があり、前記基板は、p型半導体基板である特徴がある。この時、前記p型半導体基板は、前記半導体層120に含まれている4族元素と同じ元素にp型不純物がドープされた基板であることが好ましい。   Specifically, the group 4 element is characterized in that it is Si, Ge or SiGe compound, and the substrate is a p-type semiconductor substrate. At this time, the p-type semiconductor substrate is preferably a substrate in which a p-type impurity is doped in the same element as the Group 4 element included in the semiconductor layer 120.

好ましく、前記半導体層120は、4族元素の酸化物、4族元素の窒化物、これらの混合物またはこれらの積層薄膜に不純物としてInPが強制ドープされた4族元素薄膜である。これにより、前記熱処理により製造される前記半導体量子ドット層130は、4族元素の酸化物、4族元素の窒化物またはこれらの混合物である媒質131に複数個のn型半導体量子ドット132がアレイをなし、前記媒質に含入されている構造を有する特徴がある。   Preferably, the semiconductor layer 120 is a group 4 element thin film in which InP is forcibly doped as an impurity in a group 4 element oxide, a group 4 element nitride, a mixture thereof, or a laminated thin film thereof. Accordingly, the semiconductor quantum dot layer 130 manufactured by the heat treatment has a plurality of n-type semiconductor quantum dots 132 arrayed in a medium 131 that is a Group 4 element oxide, a Group 4 element nitride, or a mixture thereof. And having a structure included in the medium.

図2は、本発明の製造方法を示す好ましい一工程図であり、基板110、好ましく、p型半導体基板の上部に蒸着工程を利用して媒質層121と図1に基づいて詳述した半導体層122とを交互に蒸着して多層薄膜構造の複合積層層120′を製造し、以後透明伝導膜の蒸着を円滑にするために表面に純粋な4族元素層123を蒸着し、その上に4族元素酸化物層124を蒸着する。   FIG. 2 is a preferred process diagram showing the manufacturing method of the present invention. The substrate 110, preferably a p-type semiconductor substrate, and the semiconductor layer detailed on the basis of FIG. 122 is alternately deposited to produce a composite laminated layer 120 'having a multilayer thin film structure, and then a pure group 4 element layer 123 is deposited on the surface in order to facilitate the deposition of the transparent conductive film. A group element oxide layer 124 is deposited.

前記媒質層121は、4族元素の酸化物、4族元素の窒化物またはこれらの混合物である特徴があり、前記複合積層層120′を構成する複数個の媒質層121は、膜別に互いに異なる物質(半導体酸化物、半導体窒化物、半導体酸化物と半導体窒化物の混合物)及び互いに異なる厚さを有することができる。   The medium layer 121 is characterized by being an oxide of a group 4 element, a nitride of a group 4 element, or a mixture thereof, and the plurality of medium layers 121 constituting the composite stacked layer 120 ′ are different from each other depending on the film. It may have a material (semiconductor oxide, semiconductor nitride, a mixture of semiconductor oxide and semiconductor nitride) and different thicknesses.

好ましく、前記半導体層122の4族元素が酸化物相である場合、前記媒質層121も酸化物相であることが好ましく、前記半導体層122の4族元素が窒化物相である場合、前記媒質層121も窒化物相であることが好ましい。   Preferably, when the Group 4 element of the semiconductor layer 122 is an oxide phase, the medium layer 121 is also preferably an oxide phase, and when the Group 4 element of the semiconductor layer 122 is a nitride phase, the medium Layer 121 is also preferably a nitride phase.

前記半導体層122の熱処理によりPドープされた4族元素の量子ドットであるn型半導体量子ドット132が形成されるようになるため、前記半導体層122の厚さ、前記半導体層122の組成、前記複合積層層120′を構成する半導体層122の数等により、媒質131内のn型半導体量子ドット132の位置、大きさ、個数などが制御される。   Since the n-type semiconductor quantum dots 132, which are P-doped group 4 element quantum dots, are formed by the heat treatment of the semiconductor layer 122, the thickness of the semiconductor layer 122, the composition of the semiconductor layer 122, The position, size, number, etc. of the n-type semiconductor quantum dots 132 in the medium 131 are controlled by the number of the semiconductor layers 122 constituting the composite stacked layer 120 ′.

詳しく、複合積層層120′の蒸着時、前記媒質層121及び半導体層122の厚さを各々0.5nm〜5nmになるように蒸着することが好ましい。   Specifically, it is preferable to deposit the medium layer 121 and the semiconductor layer 122 so that the thickness of the composite layer 120 ′ is 0.5 nm to 5 nm, respectively.

また、前記複合積層層120′の厚さを数ナノメートル乃至数百ナノメートルに製造し、複合積層層120′の熱処理により製造される半導体量子ドット層130の厚さが数ナノメートル乃至数百ナノメートルになるように制御することが好ましい。   Also, the thickness of the composite multilayer layer 120 ′ is several nanometers to several hundred nanometers, and the semiconductor quantum dot layer 130 produced by heat treatment of the composite multilayer layer 120 ′ has a thickness of several nanometers to several hundreds. It is preferable to control to be nanometer.

以後、図1の説明と同様に、前記複合積層層120′を熱処理し、媒質131内の複数個のn型半導体量子ドット132と表面に多結晶体の4族元素層133が形成された半導体量子ドット層130を形成する。   Thereafter, as in the description of FIG. 1, the composite stacked layer 120 ′ is heat-treated, and a semiconductor in which a plurality of n-type semiconductor quantum dots 132 in the medium 131 and a polycrystalline group 4 element layer 133 are formed on the surface. The quantum dot layer 130 is formed.

前記熱処理によりInが選択的に除去され、応力緩和及び界面エネルギーの最小化を駆動力にして媒質に囲まれたn型半導体量子ドット132アレイが製造され、n型半導体量子ドット132アレイを形成した後、水素雰囲気で再熱処理して前記n型半導体量子ドット132の非結合電子を水素と結合させる。   In is selectively removed by the heat treatment, and an n-type semiconductor quantum dot 132 array surrounded by a medium is manufactured by using stress relaxation and interface energy minimization as a driving force to form an n-type semiconductor quantum dot 132 array. Thereafter, re-heat treatment is performed in a hydrogen atmosphere to bond non-bonded electrons of the n-type semiconductor quantum dots 132 to hydrogen.

n型半導体量子ドット132を形成させるための前記熱処理は、Inの選択的な蒸発除去、媒質の物質、半導体層の物質、製造しようとする量子ドットの大きさ及び密度を考慮して決定されなければならず、主な考慮要素は、Inの選択的な除去及び量子閉じ込め効果を有するn型半導体量子ドットの生成であり、そのために、n型半導体量子ドット132を形成させるための前記熱処理は900℃〜1150℃で実行されることが好ましい。   The heat treatment for forming the n-type semiconductor quantum dots 132 must be determined in consideration of the selective evaporation removal of In, the material of the medium, the material of the semiconductor layer, and the size and density of the quantum dots to be manufactured. The main consideration is the selective removal of In and the generation of an n-type semiconductor quantum dot having a quantum confinement effect. For this reason, the heat treatment for forming the n-type semiconductor quantum dot 132 is 900 It is preferable to be carried out at a temperature between 1C and 1150C.

前記n型半導体量子ドットの製造時、熱処理温度があまりにも低くなる場合、Inの除去が行われず、物質移動が難しくて半導体量子ドット形状を得ることが難しく、熱処理温度があまりにも高くなるInだけでなく、Pも除去される危険があり、半導体量子ドットの大きさが相当不均一になる危険及び量子閉じ込め効果(Quantum confinement effect)が微々たる粗立粒子が生成される危険がある。   When the n-type semiconductor quantum dots are manufactured, if the heat treatment temperature is too low, In is not removed, mass transfer is difficult and it is difficult to obtain a semiconductor quantum dot shape, and only the heat treatment temperature is too high In addition, there is a risk that P is also removed, there is a risk that the size of the semiconductor quantum dots will be considerably non-uniform, and there is a risk that coarse particles with a slight quantum confinement effect will be generated.

詳しく、n型半導体量子ドット132を形成させるための前記熱処理は、4族元素の酸化物、好ましく、酸化シリコン(SiO)が媒質である場合、1100℃〜1150℃で実行され、半導体窒化物、好ましく、窒化シリコン(Si)が媒質の場合、900℃〜1100℃で実行されることが好ましく、前記熱処理は、10分〜30分実行されることが好ましい。 Specifically, the heat treatment for forming the n-type semiconductor quantum dots 132 is performed at 1100 ° C. to 1150 ° C. when a group 4 element oxide, preferably silicon oxide (SiO 2 ), is used as a semiconductor nitride. Preferably, when silicon nitride (Si 3 N 4 ) is the medium, the heat treatment is preferably performed at 900 ° C. to 1100 ° C., and the heat treatment is preferably performed for 10 minutes to 30 minutes.

以後、水素雰囲気で熱処理して前記n型半導体量子ドットの非結合電子を水素と結合させる水素化段階が実行される。前記水素化段階の熱処理温度は、半導体量子ドットの種類によって決定されなければならず、前記半導体量子ドットがシリコン量子ドットである場合、フォーミングガス(forming gas;95%Ar−5%H)を利用した水素雰囲気下600℃〜700℃温度で30分〜90分熱処理することが好ましい。 Thereafter, a hydrogenation step is performed in which heat treatment is performed in a hydrogen atmosphere to bond non-bonded electrons of the n-type semiconductor quantum dots to hydrogen. The heat treatment temperature in the hydrogenation step must be determined according to the type of semiconductor quantum dots. When the semiconductor quantum dots are silicon quantum dots, a forming gas (95% Ar-5% H 2 ) is used. Heat treatment is preferably performed at a temperature of 600 ° C. to 700 ° C. for 30 minutes to 90 minutes in the hydrogen atmosphere used.

以後、図2に示すように熱処理された半導体層130の上部に透明伝導膜210を形成した後、前記透明伝導膜210の上部と基板の下部に電極310、320を形成する段階が実行されることが好ましい。前記電極310、320は、導電性金属ペーストを利用したスクリーンプリンティング、ステンシルプリンティングなどの通常のプリンティング方法またはPVD/CVDを利用した蒸着を利用して製造される。   Thereafter, as shown in FIG. 2, after the transparent conductive film 210 is formed on the heat-treated semiconductor layer 130, electrodes 310 and 320 are formed on the transparent conductive film 210 and the substrate. It is preferable. The electrodes 310 and 320 are manufactured using a normal printing method such as screen printing using a conductive metal paste, stencil printing, or vapor deposition using PVD / CVD.

図3は、本発明の製造方法を示すより好ましい一工程図であり、図3に示すように、本発明による製造方法は、前記複合積層層120′を形成した後、前記複合積層層120′の上部に4族元素層123をさらに形成することが好ましく、前記4族元素層123の上部に4族元素の酸化物層である表面酸化物層124をさらに形成することが好ましい。   FIG. 3 is a more preferred process diagram illustrating the manufacturing method of the present invention. As shown in FIG. 3, the manufacturing method according to the present invention includes forming the composite stacked layer 120 ′ and then forming the composite stacked layer 120 ′. It is preferable to further form a group 4 element layer 123 on the upper surface, and further to form a surface oxide layer 124 which is an oxide layer of a group 4 element on the group 4 element layer 123.

前記4族元素層123は、酸化または窒化されない純粋な4族元素のマトリックスに3族または5族元素が不純物としてドープされた薄膜であり、詳しく、非晶質相の4族元素薄膜または多結晶体の4族元素薄膜である。一例として、前記4族元素層は、多結晶シリコン層である。この時、前記基板110がp型基板である場合、前記4族元素層123は、n型不純物としてドープされたことが好ましい。   The group 4 element layer 123 is a thin film in which a group 3 or group 5 element is doped as an impurity in a pure group 4 element matrix that is not oxidized or nitrided. It is a group 4 element thin film. As an example, the group 4 element layer is a polycrystalline silicon layer. At this time, when the substrate 110 is a p-type substrate, the group 4 element layer 123 is preferably doped as an n-type impurity.

前記4族元素層123は、量子ドット132で形成された電子及び正孔の流れを円滑に電極に移動させ、透明伝導膜210の蒸着を容易にする役割を実行する。円滑な光電荷の流れ及び光電荷の再結合による消滅を防止するために、前記4族元素層123は、30nm〜50nm厚さであることが好ましい。   The group 4 element layer 123 performs a role of facilitating the deposition of the transparent conductive film 210 by smoothly moving the flow of electrons and holes formed by the quantum dots 132 to the electrodes. In order to prevent a smooth flow of photocharge and annihilation due to recombination of photocharge, the group 4 element layer 123 preferably has a thickness of 30 nm to 50 nm.

前記表面酸化物層124は、化学定量の酸素と結合した4族元素の完全な酸化物相であることが好ましく、熱処理時、太陽電池の光活性領域及び光電荷移動領域を保護する役割を実行する。前記表面酸化物層124は、熱処理以後に除去されなければならないため、20nm以上の厚さであることが好ましく、実質的に20nm〜50nmの厚さである。   The surface oxide layer 124 is preferably a complete oxide phase of a group 4 element combined with chemically determined oxygen, and performs a role of protecting the photoactive region and the charge transfer region of the solar cell during heat treatment. To do. Since the surface oxide layer 124 must be removed after the heat treatment, the thickness is preferably 20 nm or more, and substantially 20 nm to 50 nm.

以後、図2の説明と同様に、前記4族元素層123及び表面酸化物層124が形成された複合積層層120′を熱処理及び水素化した後、前記酸化物層124は、蝕刻液を利用した湿式エッチングにより除去されることが好ましい。   Thereafter, similarly to the description of FIG. 2, the oxide layer 124 uses an etching solution after heat-treating and hydrogenating the composite laminated layer 120 'on which the group 4 element layer 123 and the surface oxide layer 124 are formed. It is preferably removed by wet etching.

酸化物層124を除去した後、表面に露出された4族元素層133と接するように前記4族元素層133の上部に透明伝導膜210を形成した後、前記透明伝導膜210の上部と基板の下部に電極310、320を形成することが好ましい。   After the oxide layer 124 is removed, a transparent conductive film 210 is formed on the group 4 element layer 133 so as to be in contact with the group 4 element layer 133 exposed on the surface, and then the upper part of the transparent conductive film 210 and the substrate. It is preferable to form the electrodes 310 and 320 below the substrate.

図4は、図3のように製造された複合積層層を1100℃で20分間熱処理した後、熱処理前と熱処理後のO、Si、及びP元素に対するSIMS深さ分布分析結果であり、図5は、熱処理前と熱処理後のO、Si、及びIn元素に対するSIMS深さ分布分析結果である。   FIG. 4 shows SIMS depth distribution analysis results for O, Si, and P elements after heat treatment at 1100 ° C. for 20 minutes, and before and after heat treatment of the composite laminated layer manufactured as shown in FIG. These are SIMS depth distribution analysis results for O, Si, and In elements before and after heat treatment.

図4及び図5に示すように、前記熱処理により、Inは、蒸着された量を分析機が検出することができる程度に完全に除去され、Pは、そのまま維持されることを確認することができた。   As shown in FIG. 4 and FIG. 5, it is confirmed that the heat treatment completely removes In to such an extent that the analyzer can detect the deposited amount, and that P is maintained as it is. did it.

図6は、スパッタリングを利用してInPがドープされた非晶質Si膜を半導体層(1nm)とし、シリコン酸化物を媒質層(2nm)とし、前記半導体層と前記媒質層を33回繰り返して積層して複合積層層を生成した後、InPがドープされた非晶質シリコン層(30nm)及びシリコン酸化物層(20nm)を形成した後、1100℃で20分間熱処理し、水素雰囲気で600℃で30分間水素化処理して製造された量子ドット太陽電池に対してBOE溶液で表面酸化膜134を除去した後、4族元素層133上に電極を積層した太陽電池の効率測定結果を示し、図7は、図6と類似な素子で4族元素層133上に透明伝導膜として80nm程度のITO薄膜を適用した太陽電池素子の光電効率を測定した結果であり、透明伝導膜を導入する場合、約25%の効率向上を確認した。   FIG. 6 shows that an amorphous Si film doped with InP using sputtering is used as a semiconductor layer (1 nm), silicon oxide is used as a medium layer (2 nm), and the semiconductor layer and the medium layer are repeated 33 times. After stacking to form a composite stacked layer, an InP-doped amorphous silicon layer (30 nm) and a silicon oxide layer (20 nm) are formed, followed by heat treatment at 1100 ° C. for 20 minutes, and 600 ° C. in a hydrogen atmosphere. After removing the surface oxide film 134 with a BOE solution for the quantum dot solar cell produced by hydrogenating at 30 minutes, the efficiency measurement result of the solar cell in which the electrode is laminated on the group 4 element layer 133 is shown. FIG. 7 shows the result of measuring the photoelectric efficiency of a solar cell element in which an ITO thin film of about 80 nm is applied as a transparent conductive film on the group 4 element layer 133 on an element similar to FIG. If it was confirmed efficiency of about 25%.

以上のように、本発明は特定された事項と限定された実施例及び図面により説明したが、これは本発明のより全般的な理解のために提供されたものに過ぎず、本発明は前記実施例に限定されるものではなく、本発明が属する分野において通常の知識を有する者であればこのような記載から多様な修正及び変形が可能である。   As described above, the present invention has been described with specific matters and limited embodiments and drawings. However, the present invention is only provided for a more general understanding of the present invention, and the present invention is not limited to the above. The present invention is not limited to the embodiments, and various modifications and variations can be made from such descriptions by those who have ordinary knowledge in the field to which the present invention belongs.

従って、本発明の思想は、説明された実施例に限定されて決まってはならず、後述する特許請求の範囲だけでなく、この特許請求の範囲と均等或いは等価的変形がある全ては本発明の思想範疇に属する。   Accordingly, the spirit of the present invention should not be determined by being limited to the embodiments described, but is limited not only to the claims described below, but also to all modifications that are equivalent or equivalent to the scope of the claims. Belongs to the category of thought.

110 基板
120 複合積層層 121 媒質層 122、123 半導体層
130 量子ドット層 131 媒質 132 量子ドット
133 4族元素層 134 表面酸化物層
210 透明伝導膜 310、320 電極
DESCRIPTION OF SYMBOLS 110 Substrate 120 Composite laminated layer 121 Medium layer 122, 123 Semiconductor layer 130 Quantum dot layer 131 Medium 132 Quantum dot 133 Group 4 element layer 134 Surface oxide layer 210 Transparent conductive film 310, 320 Electrode

Claims (13)

半導体量子ドット増感型太陽電池の製造方法において、
基板の上部に4族元素及びInPを含む半導体層を形成した後、前記半導体層が形成された基板を熱処理してIn(Indium)を除去し、P(phosphorus)がドープされた4族元素量子ドットであるn型半導体量子ドットを形成する量子ドット形成段階を含むことを特徴とする量子ドット太陽電池の製造方法。
In the method of manufacturing a semiconductor quantum dot-sensitized solar cell,
After forming a semiconductor layer containing a Group 4 element and InP on the substrate, the substrate on which the semiconductor layer is formed is heat-treated to remove In (Indium), and a Group 4 element quantum doped with P (phosphorus) The manufacturing method of the quantum dot solar cell characterized by including the quantum dot formation step which forms the n-type semiconductor quantum dot which is a dot.
前記半導体層は、4族元素または4族元素の化合物に前記InPが物理的にドープされることを特徴とする請求項1に記載の量子ドット太陽電池の製造方法。   2. The method of manufacturing a quantum dot solar cell according to claim 1, wherein the semiconductor layer is physically doped with a group 4 element or a compound of a group 4 element. 前記半導体層は、InPがドープされた非晶質相(amorphous phase)を含むことを特徴とする請求項1に記載の量子ドット太陽電池の製造方法。   The method of claim 1, wherein the semiconductor layer includes an amorphous phase doped with InP. 前記半導体層は、InPがドープされた4族元素の薄膜、InPがドープされた4族元素窒化物の薄膜、InPがドープされた4族元素酸化物の薄膜、またはこれらの積層薄膜であることを特徴とする請求項1に記載の量子ドット太陽電池の製造方法。   The semiconductor layer is a thin film of a group 4 element doped with InP, a thin film of a group 4 element nitride doped with InP, a thin film of a group 4 element oxide doped with InP, or a laminated thin film thereof. The manufacturing method of the quantum dot solar cell of Claim 1 characterized by these. 前記4族元素及びInPを含む半導体層は、物理的蒸着により形成されることを特徴とする請求項1に記載の量子ドット太陽電池の製造方法。   The method for manufacturing a quantum dot solar cell according to claim 1, wherein the semiconductor layer containing the Group 4 element and InP is formed by physical vapor deposition. 前記物理的蒸着は、スパッタリング(sputtering)であり、前記スパッタリングは、4族元素のターゲットとInPターゲットと、をイオンビームを用いて同時スパッタリングして蒸着することを特徴とする請求項5に記載の量子ドット太陽電池の製造方法。   6. The physical vapor deposition according to claim 5, wherein the physical vapor deposition is sputtering, and the sputtering is performed by simultaneously sputtering a group 4 element target and an InP target using an ion beam. Manufacturing method of quantum dot solar cell. a)p型半導体基板の上部に媒質層と前記半導体層を交互に積層して複合積層層を形成する段階と、
b)前記複合積層層を熱処理して半導体窒化物、半導体酸化物またはこれらの混合物である媒質内P(phosphorus)ドープされた半導体量子ドットを形成する段階と、
c)水素雰囲気で熱処理して前記P(phosphorus)ドープされた半導体量子ドットの非結合電子を水素と結合させる段階と、
を含んで製造されることを特徴とする請求項1に記載の量子ドット太陽電池の製造方法。
a) alternately stacking a medium layer and the semiconductor layer on the p-type semiconductor substrate to form a composite stacked layer;
b) heat treating the composite stack to form in-medium P (phosphorus) doped semiconductor quantum dots that are semiconductor nitride, semiconductor oxide, or a mixture thereof;
c) heat treating in a hydrogen atmosphere to bond non-bonded electrons of the P (phosphorus) doped semiconductor quantum dots with hydrogen;
The manufacturing method of the quantum dot solar cell of Claim 1 characterized by the above-mentioned.
前記半導体層は、InPがドープされた4族元素の薄膜、InPがドープされた4族元素窒化物の薄膜、InPがドープされた4族元素酸化物の薄膜、またはこれらの積層薄膜であり、前記媒質層は、前記半導体層と独立して4族元素の窒化物、4族元素の酸化物またはこれらの混合物であることを特徴とする請求項7に記載の量子ドット太陽電池の製造方法。   The semiconductor layer is a thin film of a group 4 element doped with InP, a thin film of a group 4 element nitride doped with InP, a thin film of a group 4 element oxide doped with InP, or a laminated thin film thereof. 8. The method of manufacturing a quantum dot solar cell according to claim 7, wherein the medium layer is a nitride of a group 4 element, an oxide of a group 4 element, or a mixture thereof independently of the semiconductor layer. 前記媒質層及び前記半導体層の厚さは、互いに独立して0.5nm〜5nmの厚さであることを特徴とする請求項7に記載の量子ドット太陽電池の製造方法。   The method for manufacturing a quantum dot solar cell according to claim 7, wherein the thickness of the medium layer and the semiconductor layer is independently 0.5 nm to 5 nm. 前記量子ドット形成段階以後、前記基板及び前記n型半導体量子ドットを挟んで互いに対向し、少なくとも一電極は透明電極である二つの電極を形成する電極形成段階がさらに実行されることを特徴とする請求項1または7に記載の量子ドット太陽電池の製造方法。   After the quantum dot forming step, an electrode forming step of forming two electrodes facing each other across the substrate and the n-type semiconductor quantum dot and at least one electrode being a transparent electrode is further performed. The manufacturing method of the quantum dot solar cell of Claim 1 or 7. 前記n型半導体量子ドットと前記透明電極との間に3族または5族元素がドープされた多結晶体の4族半導体層である多結晶半導体層をさらに形成することを特徴とする請求項10に記載の量子ドット太陽電池の製造方法。   11. A polycrystalline semiconductor layer, which is a polycrystalline group 4 semiconductor layer doped with a group 3 or group 5 element, is further formed between the n-type semiconductor quantum dot and the transparent electrode. The manufacturing method of the quantum dot solar cell of description. 前記熱処理は、900℃〜1150℃で実行されることを特徴とする請求項1に記載の量子ドット太陽電池の製造方法。   The method for manufacturing a quantum dot solar cell according to claim 1, wherein the heat treatment is performed at 900 ° C. to 1150 ° C. 前記4族元素は、Si及びGeから一つ以上選択された元素であることを特徴とする請求項1に記載の量子ドット太陽電池の製造方法。   The method for manufacturing a quantum dot solar cell according to claim 1, wherein the group 4 element is an element selected from one or more of Si and Ge.
JP2013516484A 2010-06-25 2010-07-02 High concentration P doped quantum dot solar cell by forced doping of INP and manufacturing method Expired - Fee Related JP5603490B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020100060404A KR101103330B1 (en) 2010-06-25 2010-06-25 High concentration P-doped quantum dot solar cell by forced doping of INP and manufacturing method
KR10-2010-0060404 2010-06-25
PCT/KR2010/004307 WO2011162433A1 (en) 2010-06-25 2010-07-02 High-density p-doped quantum dot solar cell obtained by the active doping of inp and a production method therefor

Publications (2)

Publication Number Publication Date
JP2013530539A true JP2013530539A (en) 2013-07-25
JP5603490B2 JP5603490B2 (en) 2014-10-08

Family

ID=45371592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013516484A Expired - Fee Related JP5603490B2 (en) 2010-06-25 2010-07-02 High concentration P doped quantum dot solar cell by forced doping of INP and manufacturing method

Country Status (6)

Country Link
US (1) US8865513B2 (en)
JP (1) JP5603490B2 (en)
KR (1) KR101103330B1 (en)
CN (1) CN102959722B (en)
DE (1) DE112010005699T5 (en)
WO (1) WO2011162433A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016100576A (en) * 2014-11-26 2016-05-30 京セラ株式会社 Photoelectric conversion device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103875073B (en) * 2011-10-14 2016-07-13 富士通株式会社 Semiconductor device, manufacturing method thereof, and power supply device
KR101257492B1 (en) * 2011-10-17 2013-04-24 경희대학교 산학협력단 Si quantum dot solar cells by sb and inp doping and method for manufacturing the same
DE102013219561A1 (en) * 2013-09-27 2015-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Process for producing a photovoltaic solar cell with at least one heterojunction
CN104810159B (en) * 2015-05-12 2017-04-19 中国工程物理研究院材料研究所 Preparation method for tin-doped indium phosphide quantum dot sensitized solar cell
KR101701192B1 (en) * 2016-12-05 2017-02-01 인천대학교 산학협력단 Transparent Photoelectric Element and Method for fabricating the same
KR101917300B1 (en) 2016-12-15 2018-11-13 한국표준과학연구원 Photo Active Layer by Precise Control and Activation of Silicon Quantum Dot and the Fabrication Method thereof
KR102491856B1 (en) * 2017-12-18 2023-01-27 삼성전자주식회사 Photoelectric conversion device including quantum dot layers
KR101976673B1 (en) * 2017-12-19 2019-05-10 한국에너지기술연구원 Silicon solar cell
KR102166074B1 (en) * 2018-12-03 2020-10-16 한국세라믹기술원 QuantumDot Solar Cell and method of fabricating of the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141531A (en) * 2000-11-01 2002-05-17 Sharp Corp Solar cell and method of manufacturing the same
JP2007535806A (en) * 2004-04-30 2007-12-06 ニューサウス・イノヴェイションズ・ピーティーワイ・リミテッド Application to artificial amorphous semiconductors and solar cells
JP2010067801A (en) * 2008-09-11 2010-03-25 Seiko Epson Corp Photoelectric conversion device, electronic apparatus, method for manufacturing photoelectric conversion device, and method for manufacturing electronic apparatus
JP2012501536A (en) * 2008-08-28 2012-01-19 コリア リサーチ インスティチュート オブ スタンダーズ アンド サイエンス Quantum dot solar device and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500367A (en) * 1983-10-31 1985-02-19 At&T Bell Laboratories LPE Growth on group III-V compound semiconductor substrates containing phosphorus
US6372582B1 (en) * 1999-08-18 2002-04-16 Advanced Micro Devices, Inc. Indium retrograde channel doping for improved gate oxide reliability
KR20070044981A (en) * 2005-10-26 2007-05-02 삼성전자주식회사 Solar cell driven display device and manufacturing method thereof
AU2007314229A1 (en) * 2006-03-23 2008-05-08 Solexant Corp. Photovoltaic device containing nanoparticle sensitized carbon nanotubes
US8294137B2 (en) * 2009-01-02 2012-10-23 Faquir Chand Jain Twin-drain spatial wavefunction switched field-effect transistors
US20110146766A1 (en) * 2008-02-26 2011-06-23 Solar Cells Based On Quantum Dot Or Colloidal Nanocrystal Films Solar cells based on quantum dot or colloidal nanocrystal films
US20090217967A1 (en) * 2008-02-29 2009-09-03 International Business Machines Corporation Porous silicon quantum dot photodetector
KR20090103114A (en) * 2008-03-27 2009-10-01 삼성전자주식회사 Photodetecting device and method of manufacturing the same
KR101005803B1 (en) * 2008-08-11 2011-01-05 한국표준과학연구원 Quantum dot nanowire array photovoltaic device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141531A (en) * 2000-11-01 2002-05-17 Sharp Corp Solar cell and method of manufacturing the same
JP2007535806A (en) * 2004-04-30 2007-12-06 ニューサウス・イノヴェイションズ・ピーティーワイ・リミテッド Application to artificial amorphous semiconductors and solar cells
JP2012501536A (en) * 2008-08-28 2012-01-19 コリア リサーチ インスティチュート オブ スタンダーズ アンド サイエンス Quantum dot solar device and manufacturing method thereof
JP2010067801A (en) * 2008-09-11 2010-03-25 Seiko Epson Corp Photoelectric conversion device, electronic apparatus, method for manufacturing photoelectric conversion device, and method for manufacturing electronic apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013058873; 物理学辞典編集委員会: 物理学辞典 , 20050930, p.2459-2461, 株式会社 培風館 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016100576A (en) * 2014-11-26 2016-05-30 京セラ株式会社 Photoelectric conversion device

Also Published As

Publication number Publication date
CN102959722B (en) 2015-10-07
WO2011162433A1 (en) 2011-12-29
US8865513B2 (en) 2014-10-21
US20130122640A1 (en) 2013-05-16
DE112010005699T5 (en) 2013-04-25
KR20120000198A (en) 2012-01-02
JP5603490B2 (en) 2014-10-08
KR101103330B1 (en) 2012-01-11
CN102959722A (en) 2013-03-06

Similar Documents

Publication Publication Date Title
JP5603490B2 (en) High concentration P doped quantum dot solar cell by forced doping of INP and manufacturing method
JP6212095B2 (en) Solar cell structure
JP5223010B2 (en) Quantum dot solar device and manufacturing method thereof
JP6139599B2 (en) Solar cell and manufacturing method thereof
US9425336B2 (en) Photo active layer by silicon quantum dot and the fabrication method thereof
TWI423462B (en) Method for manufacturing back electrode of twin crystal solar battery
JP2018535554A (en) Solar cell with multiple absorbers interconnected via selective junction of charge carriers
KR101768907B1 (en) Method of fabricating Solar Cell
CN102332495A (en) A kind of manufacturing method of crystalline silicon solar cell
KR101676750B1 (en) Wafer type solar cell and method for manufacturing the same
KR20180045587A (en) Solar cell and meaufacturing method of solar cell
KR20090028883A (en) Solar cell and manufacturing method
CN103489939B (en) Many knots hetero quntum point array and preparation method thereof and many knot hetero quntum point solar cells and preparation method thereof
JP4903940B2 (en) Method for manufacturing tandem thin film solar cell
CN109935638A (en) A kind of IBC battery passivation film and a kind of IBC battery and preparation method thereof
JP5791470B2 (en) Solar cell
WO2013069492A1 (en) Bypass diode
KR101003677B1 (en) CIS-based solar cell manufacturing method
KR101670286B1 (en) Quantum-dot photoactive-layer and method for manufacture thereof
JP5710368B2 (en) Photoelectric conversion element and solar cell
TWI463688B (en) Method for preparing solar cell
TWI489645B (en) Method for preparing solar cell
KR101854237B1 (en) Solar Cell and method of manufacturing the same
CN118016730A (en) Poly IBC battery structure suitable for industrialization and preparation method thereof
KR20160132356A (en) Wafer type solar cell and method for manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140821

R150 Certificate of patent or registration of utility model

Ref document number: 5603490

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees