[go: up one dir, main page]

JP2013516716A - 電流スパイクを制限するための制御及び食い違い動作 - Google Patents

電流スパイクを制限するための制御及び食い違い動作 Download PDF

Info

Publication number
JP2013516716A
JP2013516716A JP2012548225A JP2012548225A JP2013516716A JP 2013516716 A JP2013516716 A JP 2013516716A JP 2012548225 A JP2012548225 A JP 2012548225A JP 2012548225 A JP2012548225 A JP 2012548225A JP 2013516716 A JP2013516716 A JP 2013516716A
Authority
JP
Japan
Prior art keywords
subsystem
power
subsystems
controller
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012548225A
Other languages
English (en)
Inventor
ニア ジェイ ワクラット
ダニエル ジェイ ポスト
ケニス ハーマン
ヴァディム クメルニツキー
ニック セロフ
シャオ ティオ
マシュー バイオム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of JP2013516716A publication Critical patent/JP2013516716A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

不揮発性メモリシステム(例えば、フラッシュメモリシステム)のようなシステムのピーク電力消費を管理するためのシステム及び方法が開示される。このシステムは、複数のサブシステムと、それらのサブシステムを制御するためのコントローラとを備えている。各サブシステムは、ピークのある電流プロフィールを有する。従って、コントローラは、例えば、電力集中動作を同時に実行できるサブシステムの数を制限するか、又はサブシステムが所与の時間に消費するピーク電力を決定する上でサブシステムを支援することにより、システムのピーク電力を制御することができる。
【選択図】 図2A

Description

本発明は、NANDフラッシュメモリシステムのようなシステムのピーク電力消費の管理に係る。
電子システムは、益々複雑なものとなり、益々多くのコンポーネントを組み込んできている。従って、これらシステムのピーク電力問題が続いている。特に、システム内の多くのコンポーネントが同時に動作するので、システムは、電力又は電流スパイクに悩まされている。この影響は、特に、システムコンポーネントが各々高電力動作を実行するときに顕著である。
消費者向け電子装置の大量記憶に通常使用されるフラッシュメモリシステムは、ピーク電力が問題となる現在システムの一例である。
フラッシュメモリシステム(例えば、NANDフラッシュメモリシステム)のようなシステムのピーク電力消費を管理するためのシステム及び方法について開示する。
複数のサブシステムと、それらサブシステムを制御するためのコントローラとを備えたシステムが提供される。各サブシステムは、実質的に同じ特徴及び機能を有し、そしてピークのある電流プロフィールを有する。特に、各サブシステムは、電力消費が変化する動作を実行し、従って、時間と共に、より高電力の動作に対応してサブシステムの電流プロフィールに電流ピークが生じる。
ある実施形態では、システムは、メモリシステムであるか、又はメモリシステムを備えている。特にピーク電流プロフィールを有するメモリシステムの一例は、フラッシュメモリシステム(例えば、NANDフラッシュメモリシステム)である。そのようなフラッシュシステムでは、サブシステムは、フラッシュダイ電流消費プロフィールにスパイクを生じさせる電力集中動作を実行する異なるフラッシュダイを備えている。フラッシュダイを制御するコントローラは、ホストプロセッサ(例えば、ロー又はマネージドNANDシステムにおいて)及び/又はフラッシュコントローラ(例えばマネージドNANDシステムにおいて)を備えている。他の実施形態では、フラッシュメモリシステムに代わって、システムは、他の適当な不揮発性メモリシステム、例えば、ハードドライブシステム、又は適当な並列コンピューティングシステムを備えている。
コントローラ(例えば、ホストプロセッサ及び/又はフラッシュコントローラ)は、システムのピーク電力消費を管理するよう構成される。例えば、コントローラは、電力集中動作を同時に実行できるサブシステムの数を制限するか、又はサブシステムが所与の時間に消費するピーク電力を決定する上でサブシステムを支援する。このように、システムの合計電力がホストシステムの動作に適したスレッシュホールドレベル内に維持される。
ある実施形態では、時分割多重化スキームが使用され、コントローラは、電力集中動作を実行するためのタイムスロットを各サブシステムに指定する。他の実施形態では、コントローラは、電力集中動作を実行するために所与の時間に多くとも所定数のサブシステムに許可を与えるように構成される。或いは又、コントローラは、実質的な動作を実行するサブシステムの予想電流使用の和を追跡し、そしてその和に基づいて付加的なサブシステムに許可を与える。更に別の実施形態では、コントローラは、システムに関する電力状態情報(例えば、電力集中動作を実行するサブシステムの合計数)を特定のサブシステムに与えて、どんな形式の動作を実行するのが適当であるかをその特定のサブシステムに指示する。
本発明の前記及び他の態様及び効果は、全体にわたり同じ部分が同じ参照文字で示された添付図面を参照した以下の詳細な説明を考慮することでより明らかとなろう。
本発明の種々の実施形態により構成されたコントローラ及び複数のサブシステムを備えた例示的システムの概略図である。 本発明の種々の実施形態により構成されたホストプロセッサ及びマネージド不揮発性メモリパッケージを備えた例示的な不揮発性メモリシステムの概略図である。 本発明の種々の実施形態により構成されたホストプロセッサ及びロー不揮発性メモリパッケージを備えた例示的な不揮発性メモリシステムの概略図である。 本発明の種々の実施形態によりメモリサブシステムのピーク電流消費プロフィールを示すグラフである。 本発明の種々の実施形態により時分割多重化スキームを使用して異なるサブシステムの電力集中動作を食い違わせるための例示的プロセスのフローチャートである。 本発明の種々の実施形態によりサブシステムによる要求を使用して異なるサブシステムの電力集中動作を管理するための例示的プロセスのフローチャートである。 本発明の種々の実施形態によりシステムの電力状態情報をサブシステムに与えることにより異なるサブシステムの電力集中動作を管理するための例示的プロセスのフローチャートである。
図1は、ピーク電力問題で悩まれる例示的システム100の概略図である。特に、システム100は、コントローラ110及び複数のサブシステム120を備え、サブシステム120の合成電力消費は、コントローラ110により適当に管理されないときに望ましからぬピークとなる。ある実施形態では、各サブシステム120は、実質的に同じ特徴及び機能を有する。例えば、サブシステム120は、実質的に同じ製造プロセスを使用して製造されるか、又は実質的に同じ仕様(例えば、使用する材料、等に関して)を有する。
各サブシステム120は、ピークのある電流又は電力プロフィールを有する。特に、動作中、各サブシステム120は、電力の高い幾つかの動作、及び電力の低い幾つかの動作を実行する。従って、時間と共に、各サブシステム120の電流又は電力プロフィールが上昇及び下降し、サブシステムがその最も高い電力の動作を実行するときに最も高いピークが生じる。複数のサブシステムが高電力動作を同時に実行する場合には、システム100の全電力又は電流プロフィールが、システム100の電力スレッシュホールド又は仕様より高いピーク電力レベルに達することがある。ここで使用する「電力集中動作」とは、システムの全電力レベルに実質的な影響を及ぼすサブシステム動作である。例えば、「電力集中動作」とは、少なくとも所定量の電流を要求するか又は消費することが予想される動作を指す。
コントローラ110は、全体的なシステムピークが生じない(又は生じるおそれが低くなる)ように、サブシステム120により実行される動作を制御し、管理し、及び/又は同期させるように構成される。特に、以下に詳細に述べるように、コントローラ110は、多くとも所定数のサブシステム120が電力集中動作を同時に実行するようにサブシステム120を制御するか、又はサブシステムが所与の時間に使用するピーク電力を決定する上でサブシステムを支援する。コントローラ110は、サブシステム120を管理するためにハードウェアベースのコンポーネント(例えば、特定用途向け集積回路、フィールドプログラマブルアレイ、等)及びソフトウェアベースのコンポーネント(例えば、プロセッサ、マイクロプロセッサ、等)の適当な組み合わせを含むことができる。
システム100は、3つのサブシステムを有するものとして示されているが、システム100は、適当な数のサブシステム(例えば、2、4、5又はそれ以上のサブシステム)を含んでもよいことを理解されたい。
システム100は、ピーク電力の問題で悩まされている適当な形式の電子システムである。例えば、システム100は、並列コンピューティングシステム或いはメモリシステム(例えば、ハードドライブシステム、又はNANDフラッシュメモリシステムのようなフラッシュメモリシステム、等)であるか又はそれを含む。
図2A及び2Bは、図1の種々の実施形態の一例であるメモリシステムの概略図である。先ず、図2Aを見ると、メモリシステム200は、ホストプロセッサ210と、少なくとも1つの不揮発性メモリ(NVM)パッケージ220とを備えている。ホストプロセッサ210、及び任意であるが、NVMパッケージ220は、適当なホスト装置又はシステム、例えば、ポータブルメディアプレーヤ(例えば、カリフォルニア州クパチーノのアップル社から入手できるiPodTM)、セルラー電話(例えば、アップル社から入手できるiPhoneTM)、ポケットサイズパーソナルコンピュータ、パーソナルデジタルアシスタント(PDA)、デスクトップコンピュータ、又はラップトップコンピュータにおいて具現化される。
ホストプロセッサ210は、現在入手できる又は将来開発される1つ以上のプロセッサ又はマイクロプロセッサを備えている。それとは別に又はそれに加えて、ホストプロセッサ210は、メモリシステム200の種々の動作を制御できる他のコンポーネント又は回路(例えば、特定用途向け集積回路(ASIC))を備え又はそれに関連して動作する。プロセッサベースの具現化において、ホストプロセッサ210は、ホストにおいて具現化されるメモリ(図示せず)へロードされるファームウェア及びソフトウェアプログラムを実行することができる。メモリは、適当な形式の揮発性メモリ(例えば、キャッシュメモリ又はランダムアクセスメモリ(RAM)、例えば、倍データレート(DDR)RAM又はスタティックRAM(SRAM))を含む。ホストプロセッサ210は、NVMドライバ212を実行し、これは、ホストプロセッサ210が不揮発性メモリパッケージ220のための種々のメモリ管理及びアクセス機能を実行できるようにするベンダー特有及び/又は技術特有のインストラクションを与えるものである。
NVMパッケージ220は、ボールグリッドアレイ(BGA)パッケージ又は他の適当な形式の集積回路(IC)パッケージである。NVMパッケージ220は、マネージドNVMパッケージである。特に、NVMパッケージ220は、適当な数のNVMダイ224に結合されたNVMコントローラ222を備えている。NVMコントローラ222は、プロセッサ、マイクロプロセッサ、又はハードウェアベースのコンポーネント(例えば、ASIC)の適当な組み合わせを含み、そしてホストプロセッサ210と同じコンポーネント又はそれとは異なるコンポーネントを含んでもよい。NVMコントローラ222は、NVMダイ224の物理的メモリ位置を管理及び/又はアクセスする責任をNVMドライバ212と分担する。或いは又、NVMコントローラ222は、NVMダイ224に対する管理及びアクセス機能の実質的に全部を実行してもよい。従って、「マネージドNVM」とは、不揮発性メモリ(例えば、NVMダイ224)に対して少なくとも1つのメモリ管理機能を実行するように構成されたコントローラ(例えば、NVMコントローラ222)を含むメモリ装置又はパッケージを指す。NVMコントローラ222によって実行できる管理機能の1つは、メモリシステム200のピーク電力消費を制御することである。このように、NVMコントローラ222は、ホストプロセッサ210の動作又は性能に影響せずにNVMパッケージ210(及び特にNVMダイ224)の電力消費を管理する。
NVMダイ224に対してNVMコントローラ222及び/又はホストプロセッサ210により実行される他のメモリ管理及びアクセス機能は、読み取り、書き込み又は消去インストラクションを発行し、そしてウェアレベリング、不良ブロックの管理、不要データ収集、論理的・対・物理的アドレスマッピング、SLC又はMLCプログラミング判断、エラー修正又は検出の適用、及びプログラム動作を設定するためのデータキューイングを実行することを含む。
NVMダイ224は、メモリシステム200がパワーダウンされたときに保持する必要のある情報を記憶するのに使用される。状況に応じてここに使用する「不揮発性メモリ」とは、データを記憶できるNVMダイを指すか、又はNVMダイを含むNVMパッケージを指す。NVMダイ224は、フローティングゲート又はチャージトラップ技術に基づくNANDフラッシュメモリ、NORフラッシュメモリ、消去可能なプログラマブルリードオンリメモリ(EPROM)、電気的に消去可能なプログラマブルリードオンリメモリ(EEPROM)、強誘電性RAM(FRAM(登録商標))、磁気抵抗性RAM(MRAM)、相変化メモリ(PCM)、他の既知の又は将来の形式の不揮発性メモリ技術、或いはその組合せを含む。
図2Bは、図1のシステム100の別の実施形態の一例であるメモリシステム250の概略図である。このメモリシステム250は、図2Aのメモリシステム200に関連して上述した特徴及び機能のいずれを有してもよい。特に、図2Bに示すいずれのコンポーネントも、図2Aの同じ名前のコンポーネントの特徴及び機能のいずれを有してもよく、そしてその逆のことも言える。
メモリシステム250は、ホストプロセッサ260と、不揮発性メモリパッケージ270とを備えている。図2Aのメモリシステム200とは異なり、NVMパッケージ270は、埋め込まれたNVMコントローラを含まず、それ故、NVMダイ274は、ホストプロセッサ260により(例えば、NVMドライバ262を経て)全体的に管理される。従って、不揮発性メモリパッケージ270は、「ロー(raw)NVM」と称される。「ローNVM」とは、NVMパッケージの外部で具現化されるホストコントローラ又はプロセッサ(例えば、ホストプロセッサ260)により全体的に管理されるメモリ装置又はパッケージを指す。そのようなローNVM具現化においてホストプロセッサ260により実行される管理機能の1つは、メモリシステム250のピーク電力消費を制御することである。又、ホストプロセッサ260は、図2Aのホストプロセッサ210及びNVMコントローラ222に関連して上述した他のメモリ管理及びアクセス機能のいずれを実行することもできる。
図2A及び2Bの両方を参照すれば、NVMコントローラ222(図2A)及びホストプロセッサ270(例えば、NVMドライバ262を経て)(図2B)は、各々、図1を参照して上述したコントローラ110の特徴及び機能を実施し、そしてNVMダイ224及び274は、図1を参照して上述したサブシステム120の特徴及び機能を実施する。特に、NVMダイ224及び274は、各々、ダイがその最も電力集中の動作を実行するときに最高のピークが生じるピーク電流プロフィールを有する。フラッシュメモリの実施形態では、そのような電力集中動作の一例は、メモリセルに記憶されたデータを読み取るときに使用される感知動作(例えば、電流感知動作)である。そのような感知動作は、例えば、プログラミングの後にデータが適切に記憶されたことを検証するときにホストプロセッサ及び/又はNVMコントローラからの読み取り要求に応答して実行される。
図2Cは、電流消費プロフィール290を示す。この電流消費プロフィール290は、検証形式の感知動作中のNVMダイ(例えば、NVMダイ224又は274の1つ)の電流消費の一例を与えるものである。ピーク292及び294を含む幾つかのピークがある状態で、電流消費プロフィール290は、検証形式の感知動作がどのようにピークを生じるか示している。これらの検証形式の感知動作は、複数のNVMダイにわたって同時に生じるおそれがあるので(即ち、複数のダイにわたって並列書き込みを使用するために)、特に問題になり得る。従って、NVMコントローラ222(図2)又はホストプロセッサ260により管理されない場合には、異なるNVMダイのピークが重畳して、全電流和が受け容れられないほど高くなる。この状況は、消去及びプログラム動作のような他の形式の電力集中動作でも生じ得る。
従って、上述したように、NVMコントローラ222(図2A)又はホストプロセッサ260(図2B)により実行されるメモリ管理及びアクセス機能は、更に、例えば、電力集中動作を同時に実行するNVMダイ224又は274の数を制限するか(例えば、電流ピークが同時に生じ難いように電力集中動作を食い違わせるか)、又は所与の時間にNVMダイが消費するピーク電力を決定する上でNVMダイを支援することにより、各システムの全ピーク電力を管理するようにNVMダイ224又は274を制御することも含む。このように、NVMコントローラ222(図2A)又はホストプロセッサ260(図2B)は、各メモリシステムの全ピーク電力消費が高くなり過ぎるのを防止する。
図2A及び2Bを参照しながら、図1へ戻ると、コントローラ110(例えば、NVMコントローラ222(図2A)又はホストプロセッサ260(図2B))は、適当な解決策を使用して、システム100の全ピーク電力消費を管理することができる。ある実施形態では、時分割多重化スキームが使用され、コントローラ110は、電力集中動作を実行するためのタイムスロットを各サブシステムに指定する。これは、サブシステム120がそれらの電力集中動作を食い違わせられるようにする。この解決策の一例を、図3を参照して以下に説明する。
他の実施形態では、コントローラ110は、電力集中動作を実行するために所与の時間に多くとも所定数のサブシステムに許可を与えるように構成される。例えば、サブシステム120は、各々、電力集中動作を実行する前にコントローラから許可を要求し、そしてコントローラ110は、許可が与えられるサブシステム120の数を管理する。コントローラ110がサブシステムに許可を与えるかどうかは、例えば、既に許可が与えられたサブシステムの予想合計電流消費量に依存する。この解決策の一例を、図4を参照して以下に説明する。
更に別の実施形態では、コントローラ110は、システムに関する電力状態情報を特定のサブシステムに与えて、どんな形式の動作を行うのが適当であるかをその特定のサブシステムに指示する。例えば、電力状態情報は、電力集中動作を現在実行しているサブシステム110の合計数を指示してもよいし、又は電力状態情報は、電力集中動作を実行しているサブシステム110によって使用される予想電流和を指示してもよい。この解決策の一例を、図5を参照して以下に説明する。これら3つの解決策は、単なる例示に過ぎず、コントローラ110によって他の解決策も実施できることを理解されたい。
図3から5は、本発明の種々の実施形態により構成されたシステムにより実行される例示的プロセスのフローチャートである。例えば、図1、2A及び2Bを参照して上述したシステム(例えば、フラッシュメモリシステム、並列コンピューティングシステム、等)は、いずれも、1つ以上のこれらプロセスのステップを実行するように構成される。
先ず、図3は、時分割多重化スキームを使用して複数のサブシステム間で電力集中動作をタイミング合わせするための例示的プロセス300のフローチャートである。プロセス300は、ステップ302で開始される。次いで、ステップ304において、各サブシステムのクロックが同期される。クロックは、各サブシステムに同じクロック(即ち、同じソースクロックから導出されたクロック信号)を供給するか、又はコントローラを使用して各サブシステムの内部クロックを同期させるといった適当な解決策を使用して同期させることができる。
次いで、ステップ306において、時間が複数のタイムスロットに分割される。タイムスロットの数は、サブシステムの数に基づき、例えば、サブシステム当たり1つのタイムスロットを与えるか、2つのサブシステム当たり1つのタイムスロットを与えるか、等々である。タイムスロットは、適当な正の整数をNとすれば、長さがN個のクロックサイクルといった適当な長さのものである。例えば、4つのサブシステムがある場合には、ステップ306は、各N個のクロックサイクルの4つのタイムスロットを生成してそれらの間で回転することを伴う。
ステップ308へと続き、各サブシステムには、タイムスロットの1つが指定される。特定のサブシステムに指定されたタイムスロットの間に、サブシステムは、フラッシュメモリシステムにおけるプログラム動作のような電力集中動作を実行する。特定のサブシステムに指定されないタイムスロットの間に、サブシステムは、電力集中動作の実行を延期し、そしてその指定のタイムスロットが始まるまで停止し、及び/又はその間に非電力集中動作を実行する。ある実施形態では、各サブシステムにタイムスロットの異なる1つが指定され、所与の時間に1つのサブシステムのみが電力集中動作を実行するようにする。他の実施形態では、2つ以上(であるが全部ではない)のサブシステムに同じタイムスロットが指定される。この時分割多重化スキームを使用することにより、このスキームは、電力集中動作を食い違わせることを保証するので、ピーク電力を制限することができる。
プロセス300は、ステップ310へ続き、終了となる。他の実施形態において、プロセス300は、同期を保つためにサブシステムのクロックを周期的に調整する必要のある実施形態では適当な長さの時間の後にステップ302へ戻る。
図4は、コントローラへの要求を使用して複数のサブシステム間で電力集中動作を同期させるための例示的プロセスのフローチャートである。このプロセス400は、ステップ402で開始する。次いで、ステップ404において、システム内のサブシステムの1つ(図4では、第1サブシステムと称される)が電力集中動作を開始することを決定する。例えば、フラッシュメモリシステムでは、フラッシュダイの1つに対する次のキュー動作は、(例えば、読み取り検証動作の中の)データを読み取るための感知動作のような電力集中動作である。
ステップ406において、サブシステムは、電力集中動作を開始するためにシステムのコントローラ(例えば、不揮発性メモリシステムのためのNVMドライバ又はコントローラ)へ要求を送る。例えば、サブシステムは、適当な通信プロトコル又はインターフェイスを経て適当なコマンドを発行するか、又は他の適当な解決策を使用することにより、この目的専用の物理的な通信リンクを経て電力集中動作を実行するためのコントローラからの許可を要求する。
次いで、コントローラは、ステップ408において、1つ以上の他のサブシステムが電力集中動作を実行するかどうか決定する。ある実施形態では、コントローラは、他のサブシステムの所定数(例えば、1、2、等)より多くの電力集中動作を実行するための許可をコントローラが既に与えたかどうかそしてそれらの動作がまだ完了していないことを検証することによりこの判断を行う。ステップ410において、コントローラは、サブシステムが電力集中動作を実行することを許すべきかどうか決定する。ある実施形態では、コントローラは、所定数の他のシステムが電力集中動作を現在実行している場合には動作を許さず、さもなければ、動作を許す。
ある実施形態では、ステップ408における決定は、更に、電力集中動作を実行する1つ以上の他のサブシステムの予想合成ピーク電流を決定することを含む。このようにすれば、ステップ410において、電力集中動作を実行する他のサブシステムの数に基づいて動作の実行を許す(又は許さない)のではなく、コントローラは、予想電流使用量に基づきこの決定を行うことができる。コントローラは、例えば、電力をあまり消費しない電力集中動作を実行するサブシステムであれば多数あっても動作を許すと決定するが、電力をより多く消費する電力集中動作を実行するサブシステムは僅かであっても(例えば、1つの他のサブシステム)動作を許さないと決定する。
ステップ410において、コントローラが動作を許さないと決定すると、プロセス400は、ステップ412へ進み、電力集中動作の実行を待機させるためにコントローラからサブシステムへ信号が送られる。この信号は、専用の物理的ライン上の信号、適当なプロトコル又はインターフェイスを使用する適当なコマンド、等の適当な形態で与えられる。このように、サブシステムは、動作の実行を延期するよう命令され、そして更なる動作を停止するか、又はその間に他の非電力集中動作を実行する。これは、あまりに多くのサブシステムが電力集中動作を同時に実行しないようにするか、或いはシステム全体のピーク電流がある点を越えて増加しないように保証する。次いで、プロセス400は、ステップ410へ戻り、電力集中動作がコントローラにより許されるかどうか(例えば、1つ以上のサブシステムが電力集中動作の実行を終了したかどうか)再び決定する。
ステップ410において、コントローラが電力集中動作を許すべきと決定すると、プロセス400は、ステップ414へ進む。ステップ414において、電力集中動作を実行するための許可がコントローラからサブシステムへ与えられる。この許可は、専用の物理的ライン上の信号、適当なプロトコル又はインターフェイスを使用する適当なコマンドとして、又は他の適当な解決策を使用して、与えられる。次いで、ステップ416において、サブシステムにより電力集中動作が実行される。サブシステムが電力集中動作の実行を終了すると、サブシステムは、ステップ418において、電力集中動作の完了をコントローラに指示する。この指示は、コントローラへの表現指示でもよく、又はコントローラは、サブシステムが動作の結果(例えば、フラッシュメモリシステムの場合は、読み取り動作から生じるデータ)を与えるときに、電力集中動作の完了を推測することができる。このように、コントローラは、電力集中動作を実行するために別のサブシステムへ許可を与えることができる。
次いで、プロセス400は、ステップ420で終了となる。
図5は、システムの電力状態情報をサブシステムに与えることにより複数のサブシステム(例えば、フラッシュダイ)間で電力集中動作を管理するための例示的プロセス500のフローチャートである。このプロセス500は、ステップ502で開始する。ステップ504において、例えば、サブシステムを制御できるコントローラにより、電力集中動作を実行するサブシステムの数を決定する。例えば、上述した技術のいずれかを使用して、サブシステムは、各々、そのサブシステムが電力集中動作を開始又は終了するときにコントローラに信号するように構成される。このように、コントローラは、所与の時間に電力集中動作を実行するサブシステムの数を追跡することができる。
次いで、ステップ506において、電力集中動作を実行するサブシステムの数の指示をコントローラから1つ以上のサブシステムへ送る。この指示は、システム内の全てのサブシステムへ、又は電力集中動作を実行する全てのサブシステムへ送られる。この指示は、適当な時間に送られるか、又は適当な刺激に応答して、例えば、サブシステムが電力集中動作の実行を開始しようとしているという指示をサブシステムから受け取るのに応答して、送られる。このようにして、サブシステムが電力集中動作を設定すると、サブシステムには、電力集中動作を実行しているサブシステムが他にもどれほどあるか通知される。
プロセス500は、ステップ506へ続く。ステップ506において、電力集中動作を実行するサブシステムの数に基づきサブシステムで動作が実行される。多くの場合、動作を実行するときには、サブシステムは、速度と電力をトレードオフする(即ち、サブシステムは、電力消費が増加することを犠牲にして高い速度で動作を実行するか、又はサブシステムは、動作の完了に長時間を要することを犠牲にして低い電力で動作を実行する)。例えば、サブシステムは、計算を直列化するのではなく並列化することにより、又は高いレートで電荷ポンプをチャージすることにより、電力を犠牲にして速度を高めることができる。従って、ステップ506において、サブシステムは、それが電力集中動作を実行する唯一のサブシステムであるという指示を受け取ると、より高い/最も高い速度、より高い/最も高い電力のスキームを使用することができる。電力集中動作を実行するサブシステムの数が多いほど、特定のサブシステムが使用すると決定する電力が少なくなる。サブシステムが低速低電力スキームを使用すると決定しても、システムの全体的な速度が改善される。というのは、各サブシステムが高い電力モードで動作するときに可能であるよりも多くのサブシステムを同時に動作できるからである。
プロセス500は、次いで、ステップ510で終了となる。
図3−5のプロセス300、400、及び500は、単なる例示に過ぎないことを理解されたい。本発明の範囲から逸脱せずに、これらステップのいずれかを除去し、変更し、又は結合してもよく、そして付加的なステップを追加してもよい。
本発明のここに述べる実施形態は、例示のために表現されたもので、これに限定されるものではない。
100:システム
110:コントローラ
120:サブシステム
200:メモリシステム
210:ホストプロセッサ
212:NVMドライバ
220:NVMメモリパッケージ
222:NVMコントローラ
224:NVM
250:メモリシステム
260:ホストプロセッサ
262:NVMドライバ
270:NVMパッケージ
274:NVM

Claims (21)

  1. 複数のフラッシュダイと、
    前記複数のフラッシュダイを制御するためのコントローラと、
    を備え、前記コントローラは、多くとも所定数のフラッシュダイが電力集中動作を実質的に同時に実行するのを許すように構成された、フラッシュメモリシステム。
  2. 前記電力集中動作は、感知動作を含む、請求項1に記載のフラッシュメモリシステム。
  3. 前記フラッシュメモリシステムは、マネージド不揮発性メモリパッケージを含み、そのマネージド不揮発性メモリパッケージは、前記複数のフラッシュダイ及びコントローラを含む、請求項1に記載のフラッシュメモリシステム。
  4. 前記フラッシュメモリシステムは、ロー不揮発性メモリシステムを含み、前記コントローラは、ホストプロセッサを含む、請求項1に記載のフラッシュメモリシステム。
  5. 複数のメモリサブシステムを含む不揮発性メモリシステムのピーク電力消費を管理する方法において、
    各メモリサブシステムのクロックを同期させる段階と、
    時間を複数のタイムスロットに分割する段階と、
    電力集中動作を実行するためのタイムスロットを前記メモリサブシステムの各々に指定する段階と、
    を含む方法。
  6. 前記同期段階は、同じクロックソースから導出されたクロック信号を前記メモリシステムの各々に供給することを含む、請求項5に記載の方法。
  7. 前記メモリサブシステムの各々は、内部クロックを含み、前記同期段階は、各メモリサブシステムの内部クロックを同期させることを含む、請求項5に記載の方法。
  8. 前記分割段階は、前記メモリサブシステムの数に基づいて多数のタイムスロットを生成し、タイムスロットは、連続的に繰り返される、請求項5に記載の方法。
  9. 前記メモリサブシステムの1つで電力集中動作を実行することを決定する段階と、
    前記メモリサブシステムの前記1つが現在タイムスロットに指定されているかどうか決定する段階と、
    前記メモリサブシステムの前記1つが現在タイムスロットに指定されているかどうかに基づいて電力集中動作を実行する段階と、
    を更に含む請求項5に記載の方法。
  10. 前記不揮発性メモリシステムは、NANDフラッシュメモリシステムである、請求項5に記載の方法。
  11. コントローラを使用してメモリシステム内の複数のメモリサブシステムを制御する方法において、
    前記メモリサブシステムのうちの第1のメモリサブシステムで電力集中動作を開始することを決定する段階であって、前記電力集中動作は、読み取り、プログラム及び消去動作の1つを含むような段階と、
    電力集中動作を開始するための前記コントローラからの許可を要求する段階と、
    前記メモリサブシステムのうちの別のメモリサブシステムが電力集中動作を実行するかどうか前記コントローラで決定する段階と、
    前記決定に基づいて前記第1のサブシステムに許可を与えるべきかどうか選択する段階と、
    前記決定の結果を前記第1のサブシステムに与える段階と、
    を含む方法。
  12. 前記メモリシステムは、フラッシュメモリシステムを含み、そして前記メモリサブシステムは、フラッシュダイを含む、請求項11に記載の方法。
  13. 前記選択段階は、所定数より少ないサブシステムが電力集中動作を既に実行しているときには許可を与えると決定することを含む、請求項11に記載の方法。
  14. 前記方法は、更に、電力集中動作を既に実行しているサブシステムの合成電流使用量を決定する段階を含み、
    前記選択段階は、その合成電流使用量に基づいて実行される、
    請求項11に記載の方法。
  15. 前記方法は、更に、
    前記第1のサブシステムで電力集中動作を開始するための許可を受けるのに応答して、電力集中動作を実行する段階と、
    前記第1のサブシステムの電力集中動作が完了したときに前記コントローラに指示する段階と、
    を含む請求項11に記載の方法。
  16. 前記電力集中動作は、第1の電力集中動作であり、前記方法は、更に、
    前記サブシステムのうちの第2のサブシステムで第2の電力集中動作を開始することを決定する段階と、
    第2の電力集中動作を開始するための前記コントローラからの許可を要求する段階と、
    前記第1の電力集中動作が完了していないことを前記コントローラで決定する段階と、
    前記第2の電力集中動作を開始するための許可を前記第2のサブシステムに与えないことを決定する段階と、
    を含む請求項11に記載の方法。
  17. 前記方法は、更に、
    前記第1のサブシステムが前記第1の電力集中動作を完了したことを前記第1のサブシステムから前記コントローラで受け取る段階と、
    前記第2の電力集中動作を開始するための許可を前記第2のサブシステムに与える段階と、
    を含む請求項16に記載の方法。
  18. 複数のサブシステムと、
    前記サブシステムを制御するためのコントローラと、
    を備え、前記コントローラは、
    前記サブシステムのどれが電力集中動作を実行するか決定し、そして
    電力集中動作を実行する前記サブシステムの数の指示を前記サブシステムの少なくとも1つに与える、
    ように構成された、システム。
  19. 前記少なくとも1つのサブシステムは、前記数に基づいて動作を実行するように構成される、請求項18に記載のシステム。
  20. 前記少なくとも1つのサブシステムは、更に、前記数に基づいて、低速度低電力動作に対して高速度高電力動作をトレードオフするように動作を設定するよう構成された請求項18に記載のシステム。
  21. 前記システムは、フラッシュメモリシステムを含み、そして前記サブシステムは、フラッシュダイを含む、請求項18に記載のシステム。
JP2012548225A 2010-01-11 2011-01-11 電流スパイクを制限するための制御及び食い違い動作 Pending JP2013516716A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US29406010P 2010-01-11 2010-01-11
US61/294,060 2010-01-11
US12/843,419 US20110173462A1 (en) 2010-01-11 2010-07-26 Controlling and staggering operations to limit current spikes
US12/843,419 2010-07-26
PCT/US2011/020801 WO2011085357A2 (en) 2010-01-11 2011-01-11 Controlling and staggering operations to limit current spikes

Publications (1)

Publication Number Publication Date
JP2013516716A true JP2013516716A (ja) 2013-05-13

Family

ID=44259439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012548225A Pending JP2013516716A (ja) 2010-01-11 2011-01-11 電流スパイクを制限するための制御及び食い違い動作

Country Status (9)

Country Link
US (2) US20110173462A1 (ja)
EP (1) EP2524271A2 (ja)
JP (1) JP2013516716A (ja)
KR (3) KR20140102771A (ja)
CN (1) CN102782607A (ja)
AU (2) AU2011203893B2 (ja)
BR (1) BR112012017020A2 (ja)
MX (1) MX2012008096A (ja)
WO (1) WO2011085357A2 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233114A (ja) * 2010-04-30 2011-11-17 Toshiba Corp メモリシステム
US8555095B2 (en) 2010-07-26 2013-10-08 Apple Inc. Methods and systems for dynamically controlling operations in a non-volatile memory to limit power consumption
US8826051B2 (en) 2010-07-26 2014-09-02 Apple Inc. Dynamic allocation of power budget to a system having non-volatile memory and a processor
US9261940B2 (en) * 2011-02-25 2016-02-16 Samsung Electronics Co., Ltd. Memory system controlling peak current generation for a plurality of memories by monitoring a peak signal to synchronize an internal clock of each memory by a processor clock at different times
US20120221767A1 (en) 2011-02-28 2012-08-30 Apple Inc. Efficient buffering for a system having non-volatile memory
JP5713772B2 (ja) * 2011-04-12 2015-05-07 株式会社東芝 半導体メモリシステム
US8645723B2 (en) 2011-05-11 2014-02-04 Apple Inc. Asynchronous management of access requests to control power consumption
US8400864B1 (en) 2011-11-01 2013-03-19 Apple Inc. Mechanism for peak power management in a memory
EP3483771A1 (en) * 2011-12-30 2019-05-15 Intel Corporation Multi-level cpu high current protection
US9417685B2 (en) * 2013-01-07 2016-08-16 Micron Technology, Inc. Power management
US9477257B1 (en) * 2013-03-13 2016-10-25 Juniper Networks, Inc. Methods and apparatus for limiting a number of current changes while clock gating to manage power consumption of processor modules
EP2972652B1 (en) * 2013-03-13 2020-09-09 Signify Holding B.V. System and method for energy shedding
US9368214B2 (en) 2013-10-03 2016-06-14 Apple Inc. Programmable peak-current control in non-volatile memory devices
US9361951B2 (en) 2014-01-14 2016-06-07 Apple Inc. Statistical peak-current management in non-volatile memory devices
US9293176B2 (en) 2014-02-18 2016-03-22 Micron Technology, Inc. Power management
US9343116B2 (en) 2014-05-28 2016-05-17 Micron Technology, Inc. Providing power availability information to memory
EP2999113B1 (en) 2014-09-16 2019-08-07 Nxp B.V. Amplifier
US10013345B2 (en) * 2014-09-17 2018-07-03 Sandisk Technologies Llc Storage module and method for scheduling memory operations for peak-power management and balancing
US20160162215A1 (en) * 2014-12-08 2016-06-09 Sandisk Technologies Inc. Meta plane operations for a storage device
US9536617B2 (en) * 2015-04-03 2017-01-03 Sandisk Technologies Llc Ad hoc digital multi-die polling for peak ICC management
US9875049B2 (en) * 2015-08-24 2018-01-23 Sandisk Technologies Llc Memory system and method for reducing peak current consumption
US10120817B2 (en) * 2015-09-30 2018-11-06 Toshiba Memory Corporation Device and method for scheduling commands in a solid state drive to reduce peak power consumption levels
US10095412B2 (en) 2015-11-12 2018-10-09 Sandisk Technologies Llc Memory system and method for improving write performance in a multi-die environment
KR102603245B1 (ko) 2018-01-11 2023-11-16 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR102615227B1 (ko) 2018-02-01 2023-12-18 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20190109872A (ko) 2018-03-19 2019-09-27 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20200036627A (ko) * 2018-09-28 2020-04-07 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US11079829B2 (en) 2019-07-12 2021-08-03 Micron Technology, Inc. Peak power management of dice in a power network
US11454941B2 (en) * 2019-07-12 2022-09-27 Micron Technology, Inc. Peak power management of dice in a power network
US11442525B2 (en) * 2019-08-23 2022-09-13 Micron Technology, Inc. Power management
CN110739019A (zh) * 2019-09-16 2020-01-31 长江存储科技有限责任公司 一种新的存储器装置及操作方法
US11175837B2 (en) * 2020-03-16 2021-11-16 Micron Technology, Inc. Quantization of peak power for allocation to memory dice
US11256591B2 (en) 2020-06-03 2022-02-22 Western Digital Technologies, Inc. Die memory operation scheduling plan for power control in an integrated memory assembly
US11226772B1 (en) 2020-06-25 2022-01-18 Sandisk Technologies Llc Peak power reduction management in non-volatile storage by delaying start times operations
CN114625307A (zh) 2020-12-14 2022-06-14 慧荣科技股份有限公司 计算机可读存储介质、闪存芯片的数据读取方法及装置
TWI747660B (zh) * 2020-12-14 2021-11-21 慧榮科技股份有限公司 多閃存晶片的資料讀取方法及裝置以及電腦程式產品
US11373710B1 (en) 2021-02-02 2022-06-28 Sandisk Technologies Llc Time division peak power management for non-volatile storage
US12255648B2 (en) * 2021-06-17 2025-03-18 Altera Corporation Circuit systems and methods for reducing power supply voltage droop
US11508450B1 (en) 2021-06-18 2022-11-22 Western Digital Technologies, Inc. Dual time domain control for dynamic staggering
US12118219B2 (en) * 2022-09-06 2024-10-15 SanDisk Technologies, Inc. Asymmetric time division peak power management (TD-PPM) timing windows
US11893253B1 (en) 2022-09-20 2024-02-06 Western Digital Technologies, Inc. Dynamic TD-PPM state and die mapping in multi-NAND channels

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939694A (en) * 1986-11-03 1990-07-03 Hewlett-Packard Company Defect tolerant self-testing self-repairing memory system
US5822256A (en) * 1994-09-06 1998-10-13 Intel Corporation Method and circuitry for usage of partially functional nonvolatile memory
US5724592A (en) * 1995-03-31 1998-03-03 Intel Corporation Method and apparatus for managing active power consumption in a microprocessor controlled storage device
JPH11242632A (ja) * 1998-02-26 1999-09-07 Hitachi Ltd メモリ装置
US6233693B1 (en) * 1998-05-06 2001-05-15 International Business Machines Corporation Smart DASD spin-up
US6748493B1 (en) * 1998-11-30 2004-06-08 International Business Machines Corporation Method and apparatus for managing memory operations in a data processing system using a store buffer
US6478441B2 (en) * 1999-03-25 2002-11-12 Sky City International Limited Hand held light apparatus
US6748441B1 (en) * 1999-12-02 2004-06-08 Microsoft Corporation Data carousel receiving and caching
JP4694040B2 (ja) * 2001-05-29 2011-06-01 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4841070B2 (ja) * 2001-07-24 2011-12-21 パナソニック株式会社 記憶装置
US6643169B2 (en) * 2001-09-18 2003-11-04 Intel Corporation Variable level memory
US6925573B2 (en) * 2002-01-02 2005-08-02 Intel Corporation Method and apparatus to manage use of system power within a given specification
US6857055B2 (en) * 2002-08-15 2005-02-15 Micron Technology Inc. Programmable embedded DRAM current monitor
US7210004B2 (en) * 2003-06-26 2007-04-24 Copan Systems Method and system for background processing of data in a storage system
US7400062B2 (en) * 2002-10-15 2008-07-15 Microsemi Corp. - Analog Mixed Signal Group Ltd. Rack level power management
US7441133B2 (en) * 2002-10-15 2008-10-21 Microsemi Corp. - Analog Mixed Signal Group Ltd. Rack level power management for power over Ethernet
US6865107B2 (en) * 2003-06-23 2005-03-08 Hewlett-Packard Development Company, L.P. Magnetic memory device
US20050210304A1 (en) * 2003-06-26 2005-09-22 Copan Systems Method and apparatus for power-efficient high-capacity scalable storage system
US7155623B2 (en) * 2003-12-03 2006-12-26 International Business Machines Corporation Method and system for power management including local bounding of device group power consumption
WO2005109154A2 (en) * 2004-05-10 2005-11-17 Powerdsine, Ltd. Method for rapid port power reduction
US7353407B2 (en) * 2004-05-20 2008-04-01 Cisco Technology, Inc. Methods and apparatus for provisioning phantom power to remote devices
US7418608B2 (en) * 2004-06-17 2008-08-26 Intel Corporation Method and an apparatus for managing power consumption of a server
US7899480B2 (en) * 2004-09-09 2011-03-01 Qualcomm Incorporated Apparatus, system, and method for managing transmission power in a wireless communication system
US7305572B1 (en) * 2004-09-27 2007-12-04 Emc Corporation Disk drive input sequencing for staggered drive spin-up
JP2006185407A (ja) * 2004-12-01 2006-07-13 Matsushita Electric Ind Co Ltd ピーク電力制御方法および装置
JP2006195569A (ja) * 2005-01-11 2006-07-27 Sony Corp 記憶装置
US7285079B2 (en) * 2005-03-16 2007-10-23 Steven T. Mandell Exercise device and methods
US7440215B1 (en) * 2005-03-30 2008-10-21 Emc Corporation Managing disk drive spin up
US7539882B2 (en) * 2005-05-30 2009-05-26 Rambus Inc. Self-powered devices and methods
US7444526B2 (en) * 2005-06-16 2008-10-28 International Business Machines Corporation Performance conserving method for reducing power consumption in a server system
US7647516B2 (en) * 2005-09-22 2010-01-12 Hewlett-Packard Development Company, L.P. Power consumption management among compute nodes
US20070211551A1 (en) * 2005-11-25 2007-09-13 Yoav Yogev Method for dynamic performance optimization conforming to a dynamic maximum current level
US7681054B2 (en) * 2006-10-03 2010-03-16 International Business Machines Corporation Processing performance improvement using activity factor headroom
US7793126B2 (en) * 2007-01-19 2010-09-07 Microsoft Corporation Using priorities and power usage to allocate power budget
JP4851962B2 (ja) * 2007-02-28 2012-01-11 株式会社東芝 メモリシステム
US8046600B2 (en) * 2007-10-29 2011-10-25 Microsoft Corporation Collaborative power sharing between computing devices
US7961544B2 (en) * 2008-08-05 2011-06-14 Sandisk Il Ltd. Storage system and method for managing a plurality of storage devices
JP5489434B2 (ja) * 2008-08-25 2014-05-14 株式会社日立製作所 フラッシュメモリ搭載ストレージ装置
US8386808B2 (en) * 2008-12-22 2013-02-26 Intel Corporation Adaptive power budget allocation between multiple components in a computing system
US20100162024A1 (en) * 2008-12-24 2010-06-24 Benjamin Kuris Enabling a Charge Limited Device to Operate for a Desired Period of Time
KR101005997B1 (ko) * 2009-01-29 2011-01-05 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
US8281227B2 (en) * 2009-05-18 2012-10-02 Fusion-10, Inc. Apparatus, system, and method to increase data integrity in a redundant storage system
US8307258B2 (en) * 2009-05-18 2012-11-06 Fusion-10, Inc Apparatus, system, and method for reconfiguring an array to operate with less storage elements
US8627117B2 (en) * 2009-06-26 2014-01-07 Seagate Technology Llc Device with power control feature involving backup power reservoir circuit
JP5187776B2 (ja) * 2010-04-13 2013-04-24 日本電気株式会社 電気機器
US8826051B2 (en) * 2010-07-26 2014-09-02 Apple Inc. Dynamic allocation of power budget to a system having non-volatile memory and a processor

Also Published As

Publication number Publication date
US20110173462A1 (en) 2011-07-14
AU2014202877A1 (en) 2014-06-19
BR112012017020A2 (pt) 2016-04-05
AU2011203893B2 (en) 2014-12-11
AU2011203893A1 (en) 2012-08-09
WO2011085357A2 (en) 2011-07-14
KR20140102771A (ko) 2014-08-22
CN102782607A (zh) 2012-11-14
KR20120116976A (ko) 2012-10-23
WO2011085357A3 (en) 2011-09-01
US20140112079A1 (en) 2014-04-24
MX2012008096A (es) 2012-12-17
EP2524271A2 (en) 2012-11-21
KR20120098968A (ko) 2012-09-05

Similar Documents

Publication Publication Date Title
JP2013516716A (ja) 電流スパイクを制限するための制御及び食い違い動作
US11216323B2 (en) Solid state memory system with low power error correction mechanism and method of operation thereof
US10372373B1 (en) Adaptive power balancing for memory device operations
US11914897B2 (en) Arbitration techniques for managed memory
JP5722728B2 (ja) 電力消費を制限するように不揮発性メモリの動作を動的に制御する方法及びシステム
Li et al. Access characteristic guided read and write cost regulation for performance improvement on flash memory
US10241701B2 (en) Solid state memory system with power management mechanism and method of operation thereof
US11237617B2 (en) Arbitration techniques for managed memory
KR102318541B1 (ko) 전력 소비를 제어하는 시스템 및 방법
US11687277B2 (en) Arbitration techniques for managed memory
US10672451B2 (en) Storage device and refresh method thereof
CN107924700B (zh) 自适应多阶段擦除
US9195406B2 (en) Operation management in a memory device
US11656777B2 (en) Memory system and operating method thereof
US11847327B2 (en) Centralized power management in memory devices
Wu et al. OFWAR: Reducing SSD response time using on-demand fast-write-and-rewrite
AU2014100558B4 (en) Controlling and staggering operations to limit current spikes
US12230332B2 (en) Suspending memory erase operations to perform higher priority memory commands

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140304

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140929