JP2013258892A - スイッチング電源装置 - Google Patents

Abstract

【課題】リップルインジェクション技術を用いたスイッチング電源装置であって、ラインレギュレーションの向上を図ることが可能なスイッチング電源装置を提供する。
【解決手段】リップル生成回路２０は、補正用電圧生成回路２１０と、加算回路２２０と、リップルインジェクション回路２３０とを有する。補正用電圧生成回路２１０は、駆動制御回路の出力信号ＨＧが入力され、一段または複数段のＣＲフィルタにより平滑化して補正用電圧Ｖｄｕｔｙを生成し、加算回路２２０へ出力する。加算回路２２０は、補正用電圧Ｖｄｕｔｙと基準電圧Ｒｅｆとが入力され、これら二つの電圧を加算する。これにより、補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙを生成し、これをリップルインジェクション回路２３０へ出力する。リップルインジェクション回路２３０は、出力信号ＨＧを用いて、補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙにリップル成分を注入する。
【選択図】図２

Description

本発明は、非線形制御方式のスイッチング電源装置に関するものである。

図１６Ａ〜図１６Ｃは、いずれも、非線形制御方式を採用したスイッチング電源装置の従来例を示す回路ブロック図及び動作波形図であり、図１６Ａではヒステリシス・ウィンドウ方式、図１６Ｂではボトム検出オン時間固定方式、そして、図１６Ｃではアッパー検出オフ時間固定方式を採用したスイッチング電源装置がそれぞれ描写されている。なお、図１６Ａ〜図１６Ｃに各々描写されているスイッチング電源装置は、いずれも入力電圧Ｖｉｎを降圧して所望の出力電圧Ｖｏｕｔを生成する降圧型ＤＣ／ＤＣコンバータである。

非線形制御方式のスイッチング電源装置は、線形制御方式（例えば電圧モード制御方式や電流モード制御方式）のスイッチング電源装置に比べて、簡単な回路構成で、高い負荷応答特性を得られるという特長を有している。

一方、非線形制御方式のスイッチング電源装置は、出力リップル電圧（＝出力電圧Ｖｏｕｔのリップル成分）を利用してメインコンパレータを駆動することにより、出力トランジスタのスイッチング制御を行うという構成上、出力リップル電圧を正しく検出するために、ある程度大きな振幅（波高値）の出力リップル電圧が必要であった。そのため、従来では、等価直列抵抗（ＥＳＲ［equivalent series resistance］）が比較的大きい出力コンデンサ（例えば導電性高分子タイプ）を用いなければならず、部品選定の制約やコストアップが招かれていた。

また、従来より、メインコンパレータに入力される基準電圧Ｖｒｅｆに対してリップル成分を外部から強制的に注入することにより、メインコンパレータを安定して駆動させる技術（いわゆるリップルインジェクション技術）も提案されている。このリップルインジェクション技術を導入すれば、出力リップル電圧の振幅がそれほど大きくなくても、安定したスイッチング制御を行うことができるので、ＥＳＲの小さい積層セラミックコンデンサを出力コンデンサとして用いることが可能となる。

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

特開２０１０−３５３１６号公報

しかしながら、リップル成分を注入された基準電圧ＶｒｅｆのＤＣ値は、リップル成分の生成に利用されるスイッチ電圧Ｖｓｗ（出力トランジスタの一端に現れるパルス電圧）のデューティに応じて変動する。特に、デューティが増加するほど、上記のＤＣ値が低下し、デューティが減少するほど、上記のＤＣ値が増加する。

そのため、従来のスイッチング電源装置では、スイッチ電圧Ｖｓｗのデューティが変化することにより、ラインレギュレーションの悪化が招かれる、という問題があった。

本発明は、本願の発明者によって見い出された上記の問題点に鑑み、デューティ変化に起因するリップル注入後の基準電圧の変動を補正し、ラインレギュレーションの向上を図ることが可能なスイッチング電源装置を提供することを目的とする。

上記目的を達成すべく、本発明に係るスイッチング電源装置は、基準電圧にリップル成分を注入し、リップル注入後の前記基準電圧と帰還電圧との比較結果に応じてスイッチ素子のオン／オフ制御を行うことにより、入力電圧から出力電圧を生成する非線形制御方式のスイッチング電源装置であって、前記基準電圧を生成する基準電圧生成部と、前記スイッチ素子のオン／オフ状態を示すパルス電圧を利用して前記リップル成分を生成し、これを前記基準電圧に注入するリップルインジェクション部と、前記パルス電圧のデューティに応じた補正用電圧を生成する補正用電圧生成部と、リップル注入前の前記基準電圧に前記補正用電圧を足し合わせる加算部と、前記帰還電圧とリップル注入後の前記基準電圧とを比較するメインコンパレータと、前記メインコンパレータの出力信号に基づいて前記スイッチ素子のオン／オフ制御を行うスイッチング制御部とを有する構成（第１の構成）とされている。

なお、第１の構成から成るスイッチング電源装置において、前記補正用電圧生成部は、前記パルス電圧を平滑化して前記補正用電圧を生成するＣＲフィルタを少なくとも一段有する構成（第２の構成）にするとよい。

また、第２の構成から成るスイッチング電源装置において、前記補正用電圧生成部は、前記ＣＲフィルタに含まれる第１抵抗とともに分圧回路を形成する第２抵抗を有し、前記第１抵抗と前記第２抵抗との接続ノードが前記パルス電圧の入力端または前記補正用電圧の出力端に相当する構成（第３の構成）にするとよい。

また、第１〜第３いずれかの構成から成るスイッチング電源装置において、前記パルス電圧は、前記スイッチ素子のオン／オフ信号である構成（第４の構成）にするとよい。

また、第１〜第３の構成から成るスイッチング電源装置において、前記パルス電圧は、前記スイッチ素子の一端に現れるスイッチ電圧である構成（第５の構成）にするとよい。

また、第５の構成から成るスイッチング電源装置は、前記スイッチ電圧の波高値を一定として前記リップルインジェクション部及び前記補正用電圧生成部へ供給するバッファを有する構成（第６の構成）にするとよい。

また、第１〜第６いずれかの構成から成るスイッチング電源装置において、前記リップルインジェクション部は、非反転入力端が前記加算部に接続され、反転入力端が出力端に接続された第１アンプと、前記第１アンプの反転入力端及び出力端と前記パルス電圧の入力端との間に接続されたパルス駆動部と、を有する構成（第７の構成）にするとよい。

また、第１〜第７いずれかの構成から成るスイッチング電源装置において、前記加算部は、非反転入力端がリップル注入前の前記基準電圧の入力端に接続され、反転入力端が出力端に接続された第２アンプと、第１端が前記第２アンプの出力端に接続された第３抵抗と、接地端とＮチャネル型のトランジスタのソースとの間に接続された第４抵抗と、非反転入力端が前記補正用電圧の入力端に接続され、反転入力端が前記第４抵抗と前記トランジスタのソースとの接続ノードに接続され、出力端が前記トランジスタのゲートに接続された第３アンプと、第１端が前記第３抵抗の第２端に接続され、第２端が前記トランジスタのドレインに接続されたカレントミラー部を有する構成（第８の構成）にするとよい。

また、第１〜第８いずれかの構成から成るスイッチング電源装置は、前記スイッチ素子への逆流電流を検出する逆流検出回路をさらに有し、前記スイッチング制御部は、前記逆流電流が検出されたときに前記スイッチ素子を強制的にオフさせる構成（第９の構成）にするとよい。

また、第９の構成から成るスイッチング電源装置は、前記逆流電流が検出されたときに前記補正用電圧の印加端へ補助電圧を印加する補正用電圧補助回路を有する構成（第１０の構成）にするとよい。

また、第１０の構成から成るスイッチング電源装置において、前記補正用電圧補助回路は、前記出力電圧を分圧して前記補助電圧を生成する分圧回路と、前記逆流電流の検出有無に応じて前記補正用電圧の印加端と前記補助電圧の印加端との間を導通／遮断するアナログスイッチと、を含む構成（第１１の構成）にするとよい。

また、第１１の構成から成るスイッチング電源装置において、前記スイッチ素子は、インダクタの一端と接地電圧の印加端との間に接続されており、前記逆流検出回路は、前記スイッチ素子のオン期間中において、前記スイッチ素子の一端に現れるスイッチ電圧が負から正に切り替わるゼロクロスポイントを監視することにより、前記スイッチ素子への逆流電流を検出する構成（第１２の構成）にするとよい。

また、第１２の構成から成るスイッチング電源装置において、前記逆流検出回路は、前記スイッチ電圧と前記接地電圧とを比較してゼロクロス検出信号を生成するコンパレータと、前記ゼロクロス検出信号のパルスエッジで第１論理レベルにセットされて前記比較信号のパルスエッジで第２論理レベルにリセットされるスキップ信号を生成するラッチ部とを含む構成（第１３の構成）にするとよい。

また、第１３の構成から成るスイッチング電源装置において、前記スイッチング制御部は、前記スキップ信号が前記第１論理レベルとされている間、前記スイッチ素子を強制的にオフさせる構成（第１４の構成）にするとよい。

また、第１４の構成から成るスイッチング電源装置において、前記補正用電圧補助回路は、前記スキップ信号が前記第１論理レベルとされている間、前記補正用電圧の印加端へ前記補助電圧を印加する構成（第１５の構成）にするとよい。

また、本発明に係るテレビは、受信信号から所望チャンネルの放送信号を選局するチューナ部と、前記チューナで選局された放送信号から映像信号と音声信号を生成するデコーダ部と、前記映像信号を映像として出力する表示部と、前記音声信号を音声として出力するスピーカ部と、ユーザ操作を受け付ける操作部と、外部入力信号を受け付けるインタフェイス部と、上記各部の動作を統括的に制御する制御部と、上記各部に電力供給を行う電源部と、を有し、前記電源部は、第１〜第１５いずれかの構成から成るスイッチング電源装置を含む構成（第１６の構成）とされている。

本発明に係るスイッチング電源装置であれば、入力電圧のデューティ変化に応じて補正用電圧を基準電圧に加算し、リップル注入後の基準電圧の変動を抑制することにより、ラインレギュレーションの向上を図ることが可能である。

スイッチング電源装置の第１実施形態を示すブロック図 リップル生成回路の第１構成例を示す回路図 加算回路の一構成例を示す回路図 リップル生成回路の第２構成例を示す回路図 スイッチング動作の一例を示すタイミングチャート 補正用電圧が加算されていないリップル注入後の基準電圧ＲｅｆＡ’のデューティ依存性を示す波形図 補正用電圧が加算されたリップル注入後の基準電圧を示す波形図 本発明の入出力電圧とフィードバック電圧との関係を示した模式図 補正用電圧が加算されていないリップル注入後の基準電圧を示す波形図 従来の入出力電圧とフィードバック電圧との関係を示した模式図 スイッチング電源装置の第２実施形態を示すブロック図 軽負荷時のスイッチング停止動作を説明するためのタイムチャート リップル生成回路の第３構成例を示す回路図 スイッチング電源装置を搭載したテレビの一構成例を示すブロック図 スイッチング電源装置を搭載したテレビの正面図 スイッチング電源装置を搭載したテレビの側面図 スイッチング電源装置を搭載したテレビの背面図 非線形制御方式を採用したスイッチング電源装置の第１従来例（ヒステリシス・ウィンドウ方式）を示す回路ブロック図及び動作波形図 非線形制御方式を採用したスイッチング電源装置の第２従来例（ボトム検出オン時間固定方式）を示す回路ブロック図及び動作波形図 非線形制御方式を採用したスイッチング電源装置の第３従来例（アッパー検出オフ時間固定方式）を示す回路ブロック図及び動作波形図

以下では、ＣＯＴ［constant on time］方式のＤＣ／ＤＣコンバータを用いたスイッチング電源装置に本発明を適用した構成を例に挙げて、詳細な説明を行う。

＜スイッチング電源装置（第１実施形態）＞
図１は、スイッチング電源装置の第１実施形態を示す回路ブロック図である。本図に示したように、第１実施形態のスイッチング電源装置は、スイッチング電源ＩＣ１００のほか、外付けのインダクタＬ１、ダイオードＤ１、抵抗Ｒ１〜Ｒ３、及び、コンデンサＣ１〜Ｃ４を有して成り、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成する降圧型のスイッチング電源装置である。

スイッチング電源ＩＣ１００は、Ｎチャネル型ＭＯＳ電界効果トランジスタ１ａ及び１ｂと、ドライバ２ａ及び２ｂと、レベルシフタ３と、駆動制御回路４と、メインコンパレータ５と、ソフトスタート制御回路６と、オン時間設定部７と、タイマ８と、基準電圧生成回路１１と、抵抗１２ａ及び１２ｂと、定電圧生成回路１３と、ダイオード１４と、低電圧ロックアウト回路１５と、サーマルシャットダウン回路１６と、入力バイアス電流生成回路１７と、過電流保護回路１８と、過電圧保護回路１９と、リップル生成回路２０とを含む。

また、スイッチング電源ＩＣ１００は、外部との電気的な接続手段として、イネーブル端子ＥＮと、帰還端子ＦＢと、抵抗端子ＲＴと、ソフトスタート端子ＳＳと、ブートストラップ端子ＢＳＴと、入力端子ＶＩＮと、スイッチ端子ＳＷと、接地端ＧＮＤを有する。

スイッチング電源ＩＣ１００の外部において、入力端子ＶＩＮは、入力電圧Ｖｉｎ（例えば１２Ｖ）の印加端に接続される一方、コンデンサＣ１を介して接地端にも接続されている。スイッチ端子ＳＷは、ダイオードＤ１のカソードとインダクタＬ１の一端に各々接続されている。ダイオードＤ１のアノードは、接地端に接続されている。インダクタＬ１の他端は、出力電圧Ｖｏｕｔの引出端に接続される一方、コンデンサＣ３の一端と抵抗Ｒ１の一端にも各々接続されている。コンデンサＣ３の他端は、接地端に接続されている。抵抗Ｒ１の他端は、抵抗Ｒ２を介して接地端に接続されている。抵抗Ｒ１と抵抗Ｒ２との接続ノードは、帰還電圧Ｖｆｂの引出端として帰還端子ＦＢに接続されている。スイッチ端子ＳＷとブートストラップ端子ＢＳＴとの間には、コンデンサＣ２が接続されている。イネーブル端子ＥＮは、スイッチング電源ＩＣ１００の駆動可否を制御するためのイネーブル信号が印加される端子である。抵抗端子ＲＴは、抵抗Ｒ３を介して接地端に接続されている。ソフトスタート端子ＳＳは、コンデンサＣ４を介して接地端に接続されている。

なお、上記のインダクタＬ１、ダイオードＤ１、及び、コンデンサＣ３は、スイッチ端子ＳＷから引き出されるスイッチ電圧Ｖｓｗを整流・平滑して所望の出力電圧Ｖｏｕｔを生成する整流・平滑回路として機能する。また、上記の抵抗Ｒ１、Ｒ２は、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂを生成する帰還電圧生成回路（抵抗分圧回路）として機能する。また、上記のコンデンサＣ２は、スイッチング電源ＩＣ１００に内蔵される後述のダイオード１４とともに、ブートストラップ回路を形成する。

次に、スイッチング電源ＩＣ１００の内部構成について説明する。

トランジスタ１ａ、１ｂは、入力端子ＶＩＮ（入力電圧Ｖｉｎの印加端）と接地端との間に直列接続された一対のスイッチ素子であり、これらを相補的にスイッチング駆動することにより、入力電圧Ｖｉｎからパルス状のスイッチ電圧Ｖｓｗが生成される。両素子の接続関係についてより具体的に述べると、トランジスタ１ａのドレインは、入力端子ＶＩＮに接続されている。トランジスタ１ａのソースとバックゲートは、スイッチ端子ＳＷに接続されている。トランジスタ１ｂのドレインは、スイッチ端子ＳＷに接続されている。トランジスタ１ｂのソース及びバックゲートは、接地端に接続されている。

なお、本明細書中で用いられている「相補的」という文言は、トランジスタ１ａ、１ｂのオン／オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタ１ａ、１ｂのオン／オフ遷移タイミングに所定の遅延が与えられている場合も含む。

ドライバ２ａは、駆動制御回路４からレベルシフタ３を介して入力される第１開閉制御信号（レベルシフト済みの出力信号ＨＧ）に基づいて、トランジスタ１ａのゲート電圧Ｇａを生成する。また、ドライバ２ｂは、駆動制御回路４から入力される第２開閉制御信号（出力信号ＬＧ）に基づいて、トランジスタ１ｂのゲート電圧Ｇｂを生成する。なお、ドライバ２ａの上側電源端は、ダイオード１４のカソードとブートストラップ端子ＢＳＴとの接続ノード（駆動電圧Ｖｂｓｔの印加端）に接続されている。ドライバ２ａの下側電源端は、スイッチ端子ＳＷに接続されている。ドライバ２ｂの上側電源端は、定電圧Ｖｒｅｇの印加端に接続されている。ドライバ２ｂの下側電源端は、接地端に接続されている。なお、トランジスタ１ａに与えられるゲート電圧Ｇａのハイレベルは駆動電圧Ｖｂｓｔとなり、ローレベルはスイッチ電圧Ｖｓｗとなる。また、トランジスタ１ｂに与えられるゲート電圧Ｇｂのハイレベルは定電圧Ｖｒｅｇとなり、ローレベルは接地電圧となる。

レベルシフタ３は、駆動制御回路４から入力される開閉制御信号（出力信号ＨＧ）の電圧レベルを引き上げてドライバ２ａに供給する。なお、レベルシフタ３の上側電源端は、ダイオード１４のカソードとブートストラップ端子ＢＳＴとの接続ノード（駆動電圧Ｖｂｓｔの印加端）に接続されている。レベルシフタ３の下側電源端は、スイッチ端子ＳＷに接続されている。

駆動制御回路４は、比較信号ＣＭＰとオンタイム信号ＯＮに基づいて、トランジスタ１ａ、１ｂの開閉制御信号（出力信号ＨＧ及びＬＧ）を生成するロジック回路である。例えば、駆動制御回路４は、セット端（Ｓ）に入力される比較信号ＣＭＰの立ち上がりエッジで、出力端（Ｑ）の出力信号ＨＧをハイレベルにセットし、反転出力端（Ｑバー）の出力信号ＬＧをローレベルにセットする。一方、駆動制御回路４は、リセット端（Ｒ）に入力されるオンタイム信号ＯＮの立ち上がりエッジで、出力信号ＨＧをローレベルにリセットし、出力信号ＬＧをハイレベルにリセットする（図５の上から３段目〜５段目を参照）。

メインコンパレータ５は、反転入力端（−）に入力される帰還電圧Ｖｆｂ（出力電圧Ｖｏｕｔの分圧電圧）と、リップル生成回路２０から第１非反転入力端（＋）に入力されるリップル注入後の基準電圧ＲｅｆＡ（詳細は後述）及びソフトスタート制御回路６から第２非反転入力端（＋）に入力されるソフトスタート電圧Ｖｓｓのいずれか低い方とを比較して比較信号ＣＭＰを生成し、駆動制御回路４及びオン時間設定部７へ出力する。

すなわち、帰還電圧Ｖｆｂがリップル注入後の基準電圧ＲｅｆＡよりも高ければ、比較信号ＣＭＰはローレベルとなり、逆に、帰還電圧Ｖｆｂがリップル注入後の基準電圧ＲｅｆＡよりも低ければ、比較信号ＣＭＰはハイレベルとなる（図５の上から２段目及び３段目を参照）。

ソフトスタート制御回路６は、スイッチング電源装置の起動と共に、ソフトスタート端子ＳＳに接続されるコンデンサＣ４の充電を開始し、その充電電圧をソフトスタート電圧Ｖｓｓとしてメインコンパレータ５に出力する。このようなソフトスタート制御により、スイッチング電源装置の起動時には、緩やかに上昇するソフトスタート電圧Ｖｓｓと帰還電圧Ｖｆｂとが一致するように出力帰還制御が行われるので、出力電圧Ｖｏｕｔのオーバーシュートや負荷及びコンデンサＣ３への突入電流を未然に防止することが可能となる。

オン時間設定部７は、駆動制御回路４の出力信号ＨＧがハイレベルに立ち上げられてから、所定のオン時間Ｔｏｎが経過した後に、オン時間設定信号ＯＮにハイレベルのトリガパルスを発生させる（図５の上から４段目及び５段目を参照）。

なお、上記したドライバ２ａ及び２ｂ、レベルシフタ３、駆動制御回路４、並びに、オン時間設定部７は、メインコンパレータ５から出力される比較信号ＣＭＰに基づいてトランジスタ１ａ、１ｂのオン／オフ制御を行うスイッチング制御部として機能する。

タイマ８は、ソフトスタート制御回路６の動作を制御するためのタイマ信号を生成し、これをソフトスタート制御回路６へ送出する。具体的に述べると、タイマ８は、過電流検出信号ＯＣＰ及び過電圧検出信号ＯＶＰが所定時間に亘って異常時の論理レベルに維持されたときに、ソフトスタート制御回路６をリセットしてコンデンサＣ４を放電させる。

基準電圧生成回路１１は、入力電圧Ｖｉｎから基準電圧Ｖｒｅｆ（例えば４．１Ｖ）を生成し、内部駆動電圧としてスイッチング電源ＩＣ１００の各部に供給する。

抵抗１２ａ及び１２ｂは、基準電圧Ｖｒｅｆを分圧することで、所望の基準電圧Ｒｅｆを生成し、これをリップル生成回路２０（詳細は後述）に印加する。接続関係について具体的に述べると、抵抗１２ａ及び１２ｂは、基準電圧生成回路１１の出力端（基準電圧Ｖｒｅｆの印加端）と接地端との間に直列接続されており、互いの接続ノードがリップル生成回路２０に接続されている。

定電圧生成回路１３は、入力電圧Ｖｉｎから所定の定電圧Ｖｒｅｇ（例えば５Ｖ）を生成する。

ダイオード１４は、定電圧生成回路１３の出力端（定電圧Ｖｒｅｇの出力端）とブートストラップ端子ＢＳＴとの間に接続され、コンデンサＣ２とともにブートストラップ回路を構成する素子であり、そのカソードからは、ドライバ２ａ及びレベルシフタ３の駆動電圧Ｖｂｓｔが引き出される。

低電圧ロックアウト回路１５は、基準電圧Ｖｒｅｆの供給を受けて動作し、入力電圧Ｖｉｎの異常な低下を検出したときに、スイッチング電源ＩＣ１００をシャットダウンする異常保護手段である。

サーマルシャットダウン回路１６は、基準電圧Ｖｒｅｆの供給を受けて動作し、監視対象温度（スイッチング電源ＩＣ１００のジャンクション温度）が所定の閾値（例えば、１７５℃）に達したときに、スイッチング電源ＩＣ１００をシャットダウンする異常保護手段である。

入力バイアス電流生成回路１７は、基準電圧Ｖｒｅｆの供給を受けて動作し、スイッチング電源ＩＣ１００各部、例えばリップル生成回路２０の入力バイアス電流を生成する。

過電流保護回路１８は、入力電圧Ｖｉｎの供給を受けて動作し、出力トランジスタ１ａのオン時に流れるスイッチ電流Ｉｓｗを監視して、過電流検出信号ＯＣＰを生成する。なお、過電流検出信号ＯＣＰは、駆動制御回路４及びソフトスタート制御回路６のリセット信号として用いられる。

過電圧保護回路１９は、帰還端子ＦＢに印加される帰還電圧Ｖｆｂを監視して、過電圧検出信号ＯＶＰを生成する。なお、過電圧検出信号ＯＶＰは、ソフトスタート制御回路６のリセット信号として用いられる。

リップル生成回路２０は、駆動制御回路４の出力信号ＨＧを利用してリップル成分を生成し、これを基準電圧Ｒｅｆに注入することにより、リップル注入後の基準電圧ＲｅｆＡを生成する（図５の上から２段目を参照）。

＜リップル生成回路（第１構成例）＞
次に、リップル生成回路２０の詳細について説明する。図２は、リップル生成回路２０の第１構成例を示す回路図である。図２に示したように、第１構成例のリップル生成回路２０は、補正用電圧生成回路２１０（補正用電圧生成部に相当）と、加算回路２２０（加算部に相当）と、リップルインジェクション回路２３０（リップルインジェクション部に相当）と、を有する。

補正用電圧生成回路２１０は、駆動制御回路４の出力信号ＨＧが入力され、この出力信号ＨＧを一段または複数段のＣＲフィルタにより平滑化して補正用電圧Ｖｄｕｔｙを生成し、これを加算回路２２０へ出力する。

加算回路２２０は、補正用電圧Ｖｄｕｔｙと基準電圧Ｒｅｆとが入力され、これら二つの電圧を加算する。これにより、補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙを生成し、これをリップルインジェクション回路２３０へ出力する。

リップルインジェクション回路２３０は、出力信号ＨＧと補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙとが入力される。リップルインジェクション回路２３０は、出力信号ＨＧを用いて、補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙにリップル成分を注入する。

次に、各回路の構成要素及びその接続形態について説明する。

補正用電圧生成回路２１０は、抵抗２１１〜２１３と、コンデンサ２１４と、コンデンサ２１５と、を有する。

抵抗２１１の第１端は、加算回路２２０の第１の入力端に接続されている。抵抗２１１の第２端は、抵抗２１２の第１端に接続されている。抵抗２１２の第２端は、出力信号ＨＧの入力端に接続されている。抵抗２１３の第１端は、加算回路２２０と抵抗２１１との接続ノードに接続されている。抵抗２１３の第２端は、接地端に接続されている。

コンデンサ２１４の第１端は、加算回路２２０と抵抗２１１との接続ノードに接続されている。コンデンサ２１４の第２端は、接地端に接続されている。コンデンサ２１５の第１端は、抵抗２１１と抵抗２１２との接続ノードに接続されている。コンデンサ２１５の第２端は、接地端に接続されている。

次に、加算回路２２０の構成要素とその接続形態について、図３を用いつつ説明する。図３は、加算回路２２０の一構成例を示す回路図である。図３に示すように、本構成例の加算回路２２０は、オペアンプ２２１と、抵抗２２２と、Ｐチャネル型ＭＯＳ電界効果トランジスタ２２３（以下、「トランジスタ２２３」という）と、Ｐチャネル型ＭＯＳ電界効果トランジスタ２２４（以下、「トランジスタ２２４」という）と、オペアンプ２２５と、Ｎチャネル型ＭＯＳ電界効果トランジスタ２２６（以下、「トランジスタ２２６」という）と、抵抗２２７と、を有する。

オペアンプ２２１の非反転入力端（＋）は基準電圧Ｒｅｆの印加端に接続されている。オペアンプ２２１の出力端は、抵抗２２２の第１端に接続されている。オペアンプ２２１の反転入力端（−）は、その出力端と抵抗２２２との接続ノードに接続されている。

抵抗２２２の第２端は、加算回路２２０の出力端に接続されている。トランジスタ２２３のドレインは、抵抗２２２の第２端と加算回路２２０の出力端との接続ノードに接続されている。トランジスタ２２３のソースは、定電圧Ｖｒｅｇの印加端及びトランジスタ２２４のソースに接続されている。トランジスタ２２３のゲートは、トランジスタ２２４のゲート及びドレインに接続されている。トランジスタ２２４のソースは、定電圧Ｖｒｅｇの印加端に接続されている。トランジスタ２２４のドレインは、トランジスタ２２６のドレインに接続されている。

オペアンプ２２５の非反転入力端（＋）は、補正用電圧Ｖｄｕｔｙの印加端に接続されている。オペアンプ２２５の出力端は、トランジスタ２２６のゲートに接続されている。オペアンプ２２５の反転入力端（−）は、トランジスタ２２６のソースと抵抗２２７の第１端との接続ノードに接続されている。抵抗２２７の第２端は接地端に接続されている。

次に、リップルインジェクション回路２３０の構成要素及びその接続形態について、図２を用いつつ説明する。リップルインジェクション回路２３０は、オペアンプ２３１と、抵抗２３２と、抵抗２３３と、コンデンサ２３４と、を有する。

オペアンプ２３１の非反転入力端（＋）は、加算回路２２０の出力端（補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙに相当）に接続されている。オペアンプ２３１の反転入力端（−）は、抵抗２３２と抵抗２３３との接続ノードに接続されている。オペアンプ２３１の出力端は、メインコンパレータ５の非反転入力端（＋）に接続されている。

抵抗２３２の第１端は、オペアンプ２３１とメインコンパレータ５との接続ノードに接続されている。抵抗２３２の第２端は、抵抗２３３の第１端に接続されている。抵抗２３３の第２端は、出力信号ＨＧの入力端に接続されている。コンデンサ２３４の第１端は、オペアンプ２３１とメインコンパレータ５との接続ノードに接続されている。コンデンサ２３４の第２端は、抵抗２３２と抵抗２３３との接続ノードに接続されている。

次に、リップル生成回路２０の動作について説明する。

補正用電圧生成回路２１０に含まれる抵抗２１１、抵抗２１２、コンデンサ２１４、及び、コンデンサ２１５は、２段構成のＣＲフィルタであり、駆動制御回路４から出力される出力信号ＨＧを平滑して所望の補正用電圧Ｖｄｕｔｙを生成する平滑回路として機能する。なお、本実施形態では、ＣＲフィルタを２段構成としているが、この段数は設計要求に応じて適宜変更が可能である。

抵抗２１３は、このＣＲフィルタに含まれる抵抗とともに分圧回路を形成する。なお、本実施形態では、図２に示すように、抵抗２１１の第１端に抵抗２１３を接続することにより分圧回路を形成しているが、これ以外の接続形態により分圧回路を形成する形態でもよい。例えば、出力信号ＨＧの入力端と抵抗２１２との接続ノードに抵抗２１３の第１端を接続することにより、分圧回路を形成する形態でもよい。

加算回路２２０に含まれるオペアンプ２２５、トランジスタ２２６、及び、抵抗２２７は、補正用電圧Ｖｄｕｔｙの電圧／電流変換回路として機能する。これにより、補正用電圧Ｖｄｕｔｙの大きさに応じた電流Ｉ２２が生成される。トランジスタ２２３、及び、トランジスタ２２４は、電流Ｉ２２を複製するためのカレントミラー回路として機能する。これにより、抵抗２２２の第２端に電流Ｉ２２が流入し、抵抗２２２の第１端と第２端との間に、電流Ｉ２２の大きさに応じた電位差が生じる。この結果、補正用電圧Ｖｄｕｔｙが反映された基準電圧Ｒｅｆ＋Ｖｄｕｔｙが生成され、リップルインジェクション回路２３０へ出力される。

リップルインジェクション回路２３０に含まれる抵抗２３２、抵抗２３３、及び、コンデンサＣ２３４は、出力信号ＨＧに応じてオペアンプ２３１の負帰還ループをパルス駆動するパルス駆動部として機能する。このような構成とすることにより、オペアンプ２３１から出力されるリップル注入後の基準電圧ＲｅｆＡは、補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙを基準として電圧値が変動する波形、すなわち、基準電圧Ｒｅｆ＋Ｖｄｕｔｙにリップル成分が注入された波形となる（図５の上から２段目を参照）。

なお、上述した補正用電圧生成回路２１０に含まれる抵抗の抵抗値は、補正用電圧Ｖｄｕｔｙによってキャンセルすべき帰還電圧Ｖｆｂの変動範囲に基づいて、設計要求に応じて定められる。例えば、以下に説明する数式を用いた方法により、定められる。

図２及び図３に示す構成では、帰還電圧Ｖｆｂは以下の数式により表される。なお、以下では、抵抗２１１及び２１２の合成抵抗値をＲ１、抵抗２１３の抵抗値をＲ２、抵抗２２２の抵抗値をＲ３、抵抗２２７の抵抗値をＲ４、抵抗２３２の抵抗値をＲ５、抵抗２３３の抵抗値をＲ６として表すものとする。また、出力信号ＨＧのオンデューティをＤｏｎとして表すものとする。

まず、出力信号ＨＧがオンである場合のＲｅｆＡ（以下、「ＲｅｆＡｏｎ」という）は以下の式（１）で表される。

また、出力信号ＨＧがオフである場合のＲｅｆＡ（以下、「ＲｅｆＡｏｆｆ」という）は以下の式（２）で表される。

帰還電圧Ｖｆｂは、ＲｅｆＡｏｎにオンデューティを掛け合わせた項と、ＲｅｆＡｏｆｆにオフデューティを掛け合わせた項とを加算したものとなるため、以下の式（３）で表される。

上記の数式にＲｅｆＡｏｎ、ＲｅｆＡｏｆｆを代入して整理すると、Ｖｆｂは以下の式（４）のように表される。

上記で示したようにＶｆｂは、右辺第２項の（Ｒ５／Ｒ６）×Ｖｒｅｇ×Ｄｏｎが、Ｄｏｎの影響を受けて変化する。

そこで、本発明では、右辺第１項に含まれる基準電圧Ｒｅｆを、補正用電圧Ｖｄｕｔｙが加算された基準電圧Ｒｅｆ＋Ｖｄｕｔｙに置き換える。基準電圧Ｒｅｆ＋Ｖｄｕｔｙは以下の式（５）のように表される。

このように、基準電圧Ｒｅｆ＋ＶｄｕｔｙもＤｏｎの影響を受けて変動するため、帰還電圧Ｖｆｂの右辺第２項の増減に応じて右辺第１項を増減させることができる。これにより、Ｄｏｎの影響をキャンセルすることができる。なお、キャンセルすべき電圧値は、帰還電圧Ｖｆｂの定数部分（Ｒ５／Ｒ６）×Ｖｒｅｇに応じて変化するため、補正用電圧ＶｄｕｔｙのＲ２（つまり抵抗２１３の抵抗値）をこの定数部分に応じて設定する。これにより、ＲｅｆＡのピーク値を所望のターゲット値に設定することが可能となる。

以上に説明した本発明の構成により得られる作用効果について一例を示して説明する。

図６は、従来のスイッチング電源装置において、補正用電圧Ｖｄｕｔｙが加算されていない基準電圧Ｒｅｆに対してリップル注入を行うことにより生成されたリップル注入後の基準電圧ＲｅｆＡ’（特にそのデューティ依存性）を示す波形図である。本図に示したように、基準電圧ＲｅｆＡ’のＤＣ値は、スイッチ電圧Ｖｓｗのデューティに応じて変動する。より具体的に述べると、デューティが大きいほど基準電圧ＲｅｆＡ’のＤＣ値は低下し、デューティが小さいほど基準電圧ＲｅｆＡ’のＤＣ値は上昇する。

図９は、従来のスイッチング電源装置におけるデューティに応じた基準電圧ＲｅｆＡ’のＤＣ値を比較した模式図である。図１０は、従来のスイッチング電源装置における、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、及び、帰還電圧Ｖｆｂの関係を示した模式図である。なお、図１０では、縦軸が電圧、横軸が経過時間を示している。

図９及び図１０に示すように、従来のスイッチング電源装置は、入力電圧Ｖｉｎの上昇に起因してデューティが変化すると、この影響により、リップル注入後の基準電圧ＲｅｆＡ’のＤＣ値が変動し、結果として帰還電圧Ｖｆｂが変動していた。このため、帰還電圧Ｖｆｂにズレが生じ、ラインレギュレーションが悪化するという問題があった。

これに対して、本発明の構成によれば、デューティに応じた補正用電圧Ｖｄｕｔｙを基準電圧Ｒｅｆに付加することにより、上記のズレを補正することができる。図７は、本発明のスイッチング電源装置における、リップル注入後の基準電圧ＲｅｆＡのＤＣ値を比較した模式図である。図８は、本発明のスイッチング電源装置における、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、及び、帰還電圧Ｖｆｂの関係を示した模式図である。

図７に示すように、補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙにより生成されたリップル注入後の基準電圧ＲｅｆＡのピーク値は、いずれのデューティであっても、ほぼ同じ値となる。このため、図８に示すように、帰還電圧Ｖｆｂにズレが生じず、ほぼ一定に保つことができる。これにより、ラインレギュレーションを向上させることが可能である。

＜リップル生成回路（第２構成例）＞
図４は、リップル生成回路２０の第２構成例を示す回路ブロック図である。第２構成例は、先出の第１構成例と基本的には同一の構成から成るが、出力信号ＨＧではなくスイッチ電圧Ｖｓｗを用いて補正用電圧Ｖｄｕｔｙを生成する点に特徴を有している。そこで、第１構成例と同様の構成要素については、図２と同一の符号を付すことで重複した説明を割愛し、以下では、第２構成例の特徴部分について重点的な説明を行う。

図４に示したように、第２構成例のリップル生成回路２０は、補正用電圧生成回路２１０、加算回路２２０、及び、リップルインジェクション回路２３０に加え、バッファ２４０を有する。

バッファ２４０の入力端は、スイッチ電圧Ｖｓｗの印加端に接続されている。バッファ２４０の出力端は、抵抗２１２の第２端及び抵抗２３３の第２端に接続されている。

バッファ２４０の上側電源端は、定電圧Ｖｒｅｇの印加端に接続されている。バッファ２４０の下側電源端は、接地端に接続されている。これにより、バッファ２４０の出力電圧のハイレベルは定電圧Ｖｒｅｇとなり、ローレベルは接地電圧となる。すなわち、バッファ２４０は、スイッチ電圧Ｖｓｗの波高値を一定に保つ機能を備える。

このような構成とすることにより、先出の第１実施形態と同様の作用・効果を奏することが可能となる。また、出力信号ＨＧの波形が変化するタイミングとスイッチ電圧Ｖｓｗの波形が変化するタイミングとでは、後者がより実際のスイッチングタイミングに近い。これは、ＭＯＳ電界効果トランジスタのスイッチング動作に要する時間の影響で、出力信号ＨＧの波形が変化するタイミングと実際のスイッチングタイミングとの間に、タイムラグが生じるためである。このため、本実施形態の構成によれば、先の第１実施形態と比較して、より精度の高いデューティ情報に基づいて、補正用電圧Ｖｄｕｔｙを生成できるという作用・効果を奏することが可能となる。

＜スイッチング電源装置（第２実施形態）＞
図１１は、スイッチング電源装置の第２実施形態を示すブロック図である。第２実施形態のスイッチング電源装置１は、先に説明した第１実施形態をベースとして逆流検出回路３０を追加し、軽負荷時のスイッチング停止動作を行う点に特徴を有している。

逆流検出回路３０は、トランジスタ１ｂのオン期間中にスイッチ電圧Ｖｓｗが負から正に切り替わるゼロクロスポイントを監視することにより、トランジスタ１ｂへの逆流電流（インダクタＬ１からトランジスタ１ｂを介して接地端に逆流するインダクタ電流ＩＬ）を検出する回路ブロックであり、コンパレータ３１と、ラッチ部３２と、を含む。

コンパレータ３１は、非反転入力端（＋）に印加されるスイッチ電圧Ｖｓｗと、反転入力端（−）に印加される接地電圧ＧＮＤとを比較して、ゼロクロス検出信号Ｓ１を生成する。ゼロクロス検出信号Ｓ１は、スイッチ電圧Ｖｓｗが接地電圧ＧＮＤよりも低いときにローレベルとなり、スイッチ電圧Ｖｓｗが接地電圧ＧＮＤよりも高いときにハイレベルとなる。すなわち、ゼロクロス検出信号Ｓ１は、インダクタ電流ＩＬが接地端からトランジスタ１ｂを介してインダクタＬ１に流れているときにローレベルとなり、インダクタ電流ＩＬがインダクタＬ１からトランジスタ１ｂを介して接地端に逆流しているときにハイレベルとなる。

ラッチ部３２は、ゼロクロス検出信号Ｓ１の立上りエッジでスキップ信号Ｓ２をハイレベルにセットし、比較信号ＣＭＰ（または出力信号ＨＧ）の立上りエッジでスキップ信号Ｓ２をローレベルにリセットする。すなわち、スキップ信号Ｓ２は、トランジスタ１ｂへの逆流電流が検出されたときにハイレベルにラッチされ、トランジスタ１ａが次にオンされる直前でローレベルにリセットされる。

ドライバ２ｂは、スキップ信号Ｓ２がローレベルであるときには、出力信号ＬＧに応じてトランジスタ１ｂをオン／オフするようにゲート電圧Ｇｂを生成し、スキップ信号Ｓ２がハイレベルであるときには、出力信号ＬＧに依ることなくトランジスタ１ｂを強制的にオフするようにゲート電圧Ｇｂを生成する。

図１２は、軽負荷時のスイッチング停止動作を説明するためのタイムチャートであり、上から順に、帰還電圧Ｖｆｂ及び基準電圧ＲｅｆＡ、比較信号ＣＭＰ、ゲート電圧Ｇａ及びＧｂ、インダクタ電流ＩＬ、スイッチ電圧Ｖｓｗ、ゼロクロス検出信号Ｓ１、並びに、スキップ信号Ｓ２が描写されている。

時刻ｔ１〜ｔ２では、ゲート電圧Ｇａがハイレベルとされており、ゲート電圧Ｇｂがローレベルとされているので、トランジスタ１ａがオンとなり、トランジスタ１ｂがオフとなる。従って、時刻ｔ１〜ｔ２では、スイッチ電圧Ｖｓｗがほぼ入力電圧Ｖｉｎまで上昇し、インダクタ電流ＩＬが増大していく。

時刻ｔ２において、ゲート電圧Ｇａがローレベルに立ち下げられ、ゲート電圧Ｇｂがハイレベルに立ち上げられると、トランジスタ１ａがオフとなり、トランジスタ１ｂがオンとなる。このとき、インダクタＬ１には、それまでと同一の方向にインダクタ電流ＩＬを流し続けようとする誘導起電力が生じるので、インダクタ電流ＩＬは、接地端からトランジスタ１ｂを介してインダクタＬ１に流れ込む。従って、スイッチ電圧Ｖｓｗは、接地電圧ＧＮＤよりもトランジスタ１ｂでの電圧降下分だけ低い負の電圧値まで低下する。

ここで、負荷に流れる出力電流Ｉｏｕｔが十分に大きい重負荷時には、インダクタＬ１に蓄えられているエネルギが大きいので、ゲート電圧Ｇａが再びハイレベルに立ち上げられる時刻ｔ４まで、インダクタ電流ＩＬはゼロ値を下回ることなく負荷に向けて流れ続ける。一方、負荷に流れる出力電流Ｉｏｕｔが小さい軽負荷時には、インダクタＬ１に蓄えられているエネルギが少ないので、時刻ｔ３において、インダクタ電流ＩＬがゼロ値を下回り、トランジスタ１ｂへの逆流電流が発生する。このような状態では、コンデンサＣ３に蓄えられた電荷を接地端に捨てていることになるので、軽負荷時における効率低下の原因となる。

そこで、第２実施形態のスイッチング電源装置１は、逆流電流検出回路３０を用いてトランジスタ１ｂへの逆流電流を検出し、スキップ信号Ｓ２のハイレベル期間（時刻ｔ３〜ｔ４）において、トランジスタ１ｂを強制的にオフさせる構成とされている。このような構成とすることにより、軽負荷時における効率低下を解消することが可能となる。

また、第２実施形態のスイッチング電源装置１では、逆流電流検出時のスイッチング停止制御を行うに際して、リップル生成回路２０の内部構成が見直されている。以下では、リップル生成回路２０の第３構成例について、図１３を参照しながら詳細に説明する。

＜リップル生成回路（第３構成例）＞
図１３は、リップル生成回路２０の第３構成例を示す回路図である。第３構成例は先出の第１構成例と基本的には同一の構成から成るが、補正用電圧補助回路２５０を設けた点に特徴を有している。そこで、第１構成例と同様の構成要素については、図２と同一の符号を付すことで重複した説明を割愛し、以下では、第３構成例の特徴部分について重点的な説明を行う。

補正用電圧補助回路２５０は、トランジスタ１ｂへの逆流電流が検出されたときに補正用電圧Ｖｄｕｔｙの印加端へ補助電圧Ｖａを印加する回路ブロックであり、抵抗２５１及び２５２と、アナログスイッチ２５３と、を含む。

抵抗２５１及び２５２は、出力電圧Ｖｏｕｔの印加端と接地端との間に直列接続されており、出力電圧Ｖｏｕｔを分圧して補助電圧Ｖａを生成する分圧回路を形成している。抵抗２５１及び２５２の抵抗値については、スイッチング電源装置に印加される入力電圧Ｖｉｎの電圧値範囲を考慮して、補助電圧ＶａができるだけＶｏｕｔ／Ｖｉｎと近い電圧値（Ｖｏｕｔ／Ｖｉｎよりも少し高い電圧値）となるように設定することが望ましい。

アナログスイッチ２５３は、スキップ信号Ｓ２（すなわち逆流電流の検出有無）に応じて補正用電圧Ｖｄｕｔｙの印加端と補助電圧Ｖａの印加端との間を導通／遮断する。より具体的に述べると、アナログスイッチ２５３は、スキップ信号Ｓ２がハイレベルであるときにオンとなり、スキップ信号Ｓ２がローレベルであるときにオフとなる。

すなわち、補正用電圧補助回路２５０は、スキップ信号Ｓ２がハイレベルとされている間、補正用電圧Ｖｄｕｔｙの印加端へ補助電圧Ｖａを印加する。このような構成とすることにより、逆流電流検出時のスイッチング停止に伴う補正用電圧Ｖｄｕｔｙ（デューティ情報）の低下を抑制することができるので、先に説明したラインレギュレーションの改善効果を損なうことなく、軽負荷時の高効率化を実現することが可能となる。

なお、図１３では、第１構成例をベースとして補正用電圧補助回路２５０を追加した構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、第２構成例をベースとして補正用電圧補助回路２５０を追加した構成としても構わない。

＜テレビへの適用＞
図１４は、本発明に係るスイッチング電源装置を搭載したテレビの一構成例を示すブロック図である。また、図１５Ａ〜図１５Ｃは、それぞれ、スイッチング電源装置を搭載したテレビの正面図、側面図、及び、背面図である。本構成例のテレビＸは、チューナ部Ｘ１と、デコーダ部Ｘ２と、表示部Ｘ３と、スピーカ部Ｘ４と、操作部Ｘ５と、インタフェイス部Ｘ６と、制御部Ｘ７と、電源部Ｘ８と、を有する。

チューナ部Ｘ１は、テレビＸに外部接続されるアンテナＸ０で受信された受信信号から所望チャネルの放送信号を選局する。

デコーダ部Ｘ２は、チューナＸ１で選局された放送信号から映像信号と音声信号を生成する。また、デコーダ部Ｘ２は、インタフェイス部Ｘ６からの外部入力信号に基づいて、映像信号と音声信号を生成する機能も備えている。

表示部Ｘ３は、デコーダ部Ｘ２で生成された映像信号を映像として出力する。

スピーカ部Ｘ４は、デコーダ部で生成された音声信号を音声として出力する。

操作部Ｘ５は、ユーザ操作を受け付けるヒューマンインタフェイスの一つである。操作部Ｘ５としては、ボタン、スイッチ、リモートコントローラなどを用いることができる。

インタフェイス部Ｘ６は、外部デバイス（光ディスクプレーヤやハードディスクドライブなど）から外部入力信号を受け付けるフロントエンドである。

制御部Ｘ７は、上記各部Ｘ１〜Ｘ６の動作を統括的に制御する。制御部Ｘ７としては、ＣＰＵ（central processing unit）などを用いることができる。

電源部Ｘ８は、上記各部Ｘ１〜Ｘ７に電力供給を行う。電源部Ｘ８としては、先述のスイッチング電源ＩＣ１００を含むスイッチング電源装置を好適に用いることができる。

＜その他の変形例＞
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明に係るスイッチング電源装置は、パーソナルコンピュータ、液晶テレビ、ＤＶＤレコーダなどに好適に利用することが可能である。

１００ スイッチング電源ＩＣ
１ａ、１ｂ Ｎチャネル型ＭＯＳ電界効果トランジスタ
２ａ、２ｂ ドライバ
３ レベルシフタ
４ 駆動制御回路
５ メインコンパレータ
６ ソフトスタート制御回路
７ オン時間設定部
８ タイマ
１１ 基準電圧生成回路
１２ａ、１２ｂ 抵抗
１３ 定電圧生成回路
１４ ダイオード
１５ 低電圧ロックアウト回路
１６ サーマルシャットダウン回路
１７ 入力バイアス電流生成回路
１８ 過電流保護回路
１９ 過電圧保護回路
２０ リップル生成回路
２１０ 補正用電圧生成回路
２１１、２１２、２１３ 抵抗
２１４、２１５ コンデンサ
２２０ 加算回路
２２１、２２５ オペアンプ
２２２、２２７ 抵抗
２２３、２２４ Ｐチャネル型ＭＯＳ電界効果トランジスタ
２２６ Ｎチャネル型ＭＯＳ電界効果トランジスタ
２３０ リップルインジェクション回路
２３１ オペアンプ
２３２、２３３ 抵抗
２３４ コンデンサ
２４０ バッファ
２５０ 補正用電圧補助回路
２５１、２５２ 抵抗
２５３ アナログスイッチ
３０ 逆流検出回路
３１ コンパレータ
３２ ラッチ部
Ｌ１ インダクタ
Ｄ１ ダイオード
Ｒ１〜Ｒ３ 抵抗
Ｃ１〜Ｃ４ コンデンサ
ＥＮ イネーブル端子
ＦＢ 帰還端子
ＲＴ 抵抗端子
ＳＳ ソフトスタート端子
ＢＳＴ ブートストラップ端子
ＶＩＮ 入力端子
ＳＷ スイッチ端子
ＧＮＤ グランド端子

Claims (16)

1. 基準電圧にリップル成分を注入し、リップル注入後の前記基準電圧と帰還電圧との比較結果に応じてスイッチ素子のオン／オフ制御を行うことにより、入力電圧から出力電圧を生成する非線形制御方式のスイッチング電源装置であって、
   前記基準電圧を生成する基準電圧生成部と、
   前記スイッチ素子のオン／オフ状態を示すパルス電圧を利用して前記リップル成分を生成し、これを前記基準電圧に注入するリップルインジェクション部と、
   前記パルス電圧のデューティに応じた補正用電圧を生成する補正用電圧生成部と、
   リップル注入前の前記基準電圧に前記補正用電圧を足し合わせる加算部と、
   前記帰還電圧とリップル注入後の前記基準電圧とを比較するメインコンパレータと、
   前記メインコンパレータの出力信号に基づいて前記スイッチ素子のオン／オフ制御を行うスイッチング制御部と、
   を有することを特徴とするスイッチング電源装置。
2. 前記補正用電圧生成部は、前記パルス電圧を平滑化して前記補正用電圧を生成するＣＲフィルタを少なくとも一段有すること
   を特徴とする請求項１に記載のスイッチング電源装置。
3. 前記補正用電圧生成部は、前記ＣＲフィルタに含まれる第１抵抗とともに分圧回路を形成する第２抵抗を有し、前記第１抵抗と前記第２抵抗との接続ノードが前記パルス電圧の入力端または前記補正用電圧の出力端に相当すること
   を特徴とする請求項２に記載のスイッチング電源装置。
4. 前記パルス電圧は、前記スイッチ素子のオン／オフ信号であること
   を特徴とする請求項１〜請求項３のいずれかに記載のスイッチング電源装置。
5. 前記パルス電圧は、前記スイッチ素子の一端に現れるスイッチ電圧であること
   を特徴とする請求項１〜請求項３のいずれかに記載のスイッチング電源装置。
6. 前記スイッチ電圧の波高値を一定として前記リップルインジェクション部及び前記補正用電圧生成部へ供給するバッファを有すること
   を特徴とする請求項５に記載のスイッチング電源装置。
7. 前記リップルインジェクション部は、
   非反転入力端が前記加算部に接続され、反転入力端が出力端に接続された第１アンプと、
   前記第１アンプの反転入力端及び出力端と前記パルス電圧の入力端との間に接続されたパルス駆動部と、を有すること
   を特徴とする請求項１〜請求項６のいずれかに記載のスイッチング電源装置。
8. 前記加算部は、
   非反転入力端がリップル注入前の前記基準電圧の入力端に接続され、反転入力端が出力端に接続された第２アンプと、
   第１端が前記第２アンプの出力端に接続された第３抵抗と、
   接地端とＮチャネル型のトランジスタのソースとの間に接続された第４抵抗と、
   非反転入力端が前記補正用電圧の入力端に接続され、反転入力端が前記第４抵抗と前記トランジスタのソースとの接続ノードに接続され、出力端が前記トランジスタのゲートに接続された第３アンプと、
   第１端が前記第３抵抗の第２端に接続され、第２端が前記トランジスタのドレインに接続されたカレントミラー部と、を有すること
   を特徴とする請求項１〜請求項７のいずれかに記載のスイッチング電源装置。
9. 前記スイッチ素子への逆流電流を検出する逆流検出回路をさらに有し、
   前記スイッチング制御部は、前記逆流電流が検出されたときに前記スイッチ素子を強制的にオフさせることを特徴とする請求項１〜請求項８のいずれかに記載のスイッチング電源装置。
10. 前記逆流電流が検出されたときに前記補正用電圧の印加端へ補助電圧を印加する補正用電圧補助回路をさらに有することを特徴とする請求項９に記載のスイッチング電源装置。
11. 前記補正用電圧補助回路は、
    前記出力電圧を分圧して前記補助電圧を生成する分圧回路と、
    前記逆流電流の検出有無に応じて前記補正用電圧の印加端と前記補助電圧の印加端との間を導通／遮断するアナログスイッチと、
    を含むことを特徴とする請求項１０に記載のスイッチング電源装置。
12. 前記スイッチ素子は、インダクタの一端と接地電圧の印加端との間に接続されており、
    前記逆流検出回路は、前記スイッチ素子のオン期間中において、前記スイッチ素子の一端に現れるスイッチ電圧が負から正に切り替わるゼロクロスポイントを監視することにより、前記スイッチ素子への逆流電流を検出することを特徴とする請求項１１に記載のスイッチング電源装置。
13. 前記逆流検出回路は、
    前記スイッチ電圧と前記接地電圧とを比較してゼロクロス検出信号を生成するコンパレータと、
    前記ゼロクロス検出信号のパルスエッジで第１論理レベルにセットされて前記比較信号のパルスエッジで第２論理レベルにリセットされるスキップ信号を生成するラッチ部と、
    を含むことを特徴とする請求項１２に記載のスイッチング電源装置。
14. 前記スイッチング制御部は、前記スキップ信号が前記第１論理レベルとされている間、前記スイッチ素子を強制的にオフさせることを特徴とする請求項１３に記載のスイッチング電源装置。
15. 前記補正用電圧補助回路は、前記スキップ信号が前記第１論理レベルとされている間、前記補正用電圧の印加端へ前記補助電圧を印加することを特徴とする請求項１４に記載のスイッチング電源装置。
16. 受信信号から所望チャンネルの放送信号を選局するチューナ部と、
    前記チューナで選局された放送信号から映像信号と音声信号を生成するデコーダ部と、
    前記映像信号を映像として出力する表示部と、
    前記音声信号を音声として出力するスピーカ部と、
    ユーザ操作を受け付ける操作部と、
    外部入力信号を受け付けるインタフェイス部と、
    上記各部の動作を統括的に制御する制御部と、
    上記各部に電力供給を行う電源部と、
    を有し、
    前記電源部は、請求項１〜１５のいずれかに記載のスイッチング電源装置を含むことを特徴とするテレビ。

Images