[go: up one dir, main page]

JP2013249537A - 酸化物半導体スパッタリング用ターゲット、これを用いた薄膜トランジスタの製造方法 - Google Patents

酸化物半導体スパッタリング用ターゲット、これを用いた薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2013249537A
JP2013249537A JP2013116031A JP2013116031A JP2013249537A JP 2013249537 A JP2013249537 A JP 2013249537A JP 2013116031 A JP2013116031 A JP 2013116031A JP 2013116031 A JP2013116031 A JP 2013116031A JP 2013249537 A JP2013249537 A JP 2013249537A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
active layer
target
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013116031A
Other languages
English (en)
Inventor
Jinjoo Ha
チンジュ ハ
Seungju Lee
スンジュ イ
Joo Hye Oh
ジュ ヘ オ
Johann Cho
ヨハン チョ
Ju Ok Park
チュ オク パク
In Sung Sohn
イン スン ソン
Hyungrok Lee
ヒョンロック イ
Jin Woo Han
ジン ウ ハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Precision Materials Co Ltd
Original Assignee
Samsung Corning Precision Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130051644A external-priority patent/KR101405257B1/ko
Application filed by Samsung Corning Precision Materials Co Ltd filed Critical Samsung Corning Precision Materials Co Ltd
Publication of JP2013249537A publication Critical patent/JP2013249537A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】高い電子移動度や信頼性をもつ酸化物半導体スパッタリング用ターゲット、これにより蒸着されたアクティブ層を有する薄膜トランジスタ、及びこれを具備するディスプレイ装置を提供する。
【解決手段】スパッタリング用ターゲットは、薄膜トランジスタのアクティブ層を蒸着させるためのスパッタリング工程に用いられ、Ｉｎ、Ｓｎ、Ｇａ、Ｏ組成を基盤とする物質からなることを特徴とするものであり、アクティブ層を有する薄膜トランジスタはこれにより蒸着され、ディスプレイ装置はこれを具備する。
【選択図】図２

Description

本発明は、酸化物半導体スパッタリング用ターゲット、及びこれを用いた薄膜トランジスタの製造方法に係り、より詳しくは、高い電子移動度と素子駆動信頼性をもつ薄膜を蒸着するための酸化物半導体スパッタリング用ターゲット、及びこれを用いた薄膜トランジスタの製造方法に関する。
薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）は、ＳＲＡＭやＲＯＭにも応用されるが、主にアクティブマトリックス型フラットパネルディスプレイ（ａｃｔｉｖｅ ｍａｔｒｉｘ ｆｌａｔ ｐａｎｅｌ ｄｉｓｐｌａｙ）の画素（ｐｉｘｅｌ）スイチング素子として用いられ、例えば、液晶ディスプレイや有機発光ディスプレイのスイッチング素子や電流駆動素子として用いられている。ここで、スイチング素子として用いられる薄膜トランジスタは、個別の画素を独立して制御できるようにし、各画素がそれぞれ異なる電気信号を表現し得るようにする役割をする。
現在、液晶ディスプレイや有機発光ディスプレイともに、シリコン基盤のアクティブ層を有する薄膜トランジスタを用いている。しかしながら、液晶ディスプレイに用いられる非晶質シリコン（ａｍｏｒｐｈｏｕｓ Ｓｉ）の場合、略０．５ｃｍ２／Ｖｓ程度の低い電子移動度による低い動作速度と不安定な特性のため、大面積・高解像度・高速駆動ディスプレイの実現に限界がある。また、有機電界発光ディスプレイに用いられる多結晶シリコン（ｐｏｌｙ−Ｓｉ）の場合、エキシマレーザ（ｅｘｃｉｍｅｒ ｌａｓｅｒ）により結晶化しているため、電子移動度などをはじめとしたＴＦＴ素子特性が非晶質シリコンよりも優れた性能を示すものの、大面積の製造が不可能であるという不具合がある。
近年、これに関する解決策として、酸化物基盤のアクティブ層を有する薄膜トランジスタが次世代ディスプレイ装置の駆動素子として多くの関心を浴びているが、実際の工程上では、低い歩留まりや素子駆動信頼性のため商用化までには至っておらず、また多結晶シリコンよりも低い電子移動度のため次世代大面積・高解像度・高速駆動ディスプレイへの適用は困難な実情である。
本発明は、上述したような従来技術の問題点を解決するためになされたものであって、その目的は、高い電子移動度や素子駆動信頼性をもつ薄膜を蒸着するための酸化物半導体スパッタリング用ターゲット、及びこれを用いた薄膜トランジスタの製造方法を提供することである。
このために、本発明は、薄膜、特に薄膜トランジスタのアクティブ層を蒸着させるためのスパッタリング工程に用いられるターゲットであって、Ｉｎ、Ｓｎ、Ｇａ、Ｏ組成を基盤とする物質からなることを特徴とする酸化物半導体スパッタリング用ターゲットを提供する。
ここで、酸化ガリウム、酸化スズ、及び酸化インジウムからなり、（Ｉｎ＋Ｇａ＋Ｓｎ）に対して、Ｉｎが６０〜７０ａｔ．％（atomic percent：原子パーセント）、Ｇａが１０〜２５ａｔ．％、及びＳｎが５〜３０ａｔ．％の含量の割合であってよい。
一方、本発明は、前記酸化物半導体ターゲットを用いてアクティブ層を蒸着することを特徴とする薄膜トランジスタの製造方法を提供する。当該薄膜トランジスタは、ディスプレイ装置、例えば、液晶ディスプレイ装置、有機発光ディスプレイ装置などに用いられていてよい。
本発明によれば、Ｉｎ、Ｓｎ、Ｇａ、Ｏ組成を基盤とする４成分系半導体物質でターゲットを形成し、これにより薄膜トランジスタのアクティブ層を蒸着させることで、従来のＩｎ、Ｇａ、Ｚｎ、Ｏ組成を基盤とする４成分系半導体物質で形成されたアクティブ層よりも高い電子移動度や素子駆動信頼性を示すことができ、薄膜トランジスタ及びこれを具備するディスプレイ装置の性能を向上させると共に、薄膜トランジスタの製造歩留まりも向上させることができる。
本発明の一実施例に係る薄膜トランジスタを示す断面図である。 本発明の一実施例に係る薄膜トランジスタと従来技術に係る薄膜トランジスタのゲート電圧によるドレイン電流を示すグラフである。 本発明において、ターゲットのインジウム含量による素子の電子移動度を示すグラフである。 図３の薄膜の特性を分類した結果を示す図である。 導体薄膜、半導体特性を示すものの、その特性が劣っているため薄膜トランジスタのアクティブ層に用いるには適さない薄膜、及び優れた特性を示す半導体薄膜を有する薄膜トランジスタにおいて、ＶｇによるＩｄの変化を示す図である。 本発明において、ターゲットのガリウム含量によるＴＦＴ素子の駆動信頼性を示す図である。
以下、添付の図面を参照して本発明の実施例に係る酸化物半導体スパッタリング用ターゲット、これにより蒸着されたアクティブ層を有する薄膜トランジスタ、及びこれを具備するディスプレイ装置について詳しく説明する。
なお、本発明を説明するにあたって、関連公知機能あるいは構成についての具体的な説明が本発明の要旨を不必要に曖昧にすると判断された場合、その詳細な説明は省略することにする。
図１は、本発明の一実施例に係る薄膜トランジスタを示す断面図である。
本発明の実施例に係る酸化物半導体スパッタリング用ターゲットは、図１に示すような薄膜トランジスタ１００のアクティブ層１３０を蒸着させるためのスパッタリング工程に用いられるターゲットである。ここで、スパッタリングとは、プラズマ粒子をターゲットに高速で衝突させて、弾き飛ばされるターゲットの粒子をターゲットの反対側にある基板上に蒸着させる方法である。
本発明の実施例において、このような酸化物半導体ターゲットは、Ｉｎ、Ｓｎ、Ｇａ、Ｏ組成を基盤とする物質からなり、例えば、酸化ガリウム、酸化スズ、及び酸化インジウムからなるものであってよい。このとき、（Ｉｎ＋Ｇａ＋Ｓｎ）に対して、Ｉｎが６０〜７０ａｔ．％、Ｇａが１０〜２５ａｔ．％、及びＳｎが５〜３０ａｔ．％の含量の割合であってよい。
図１は、ボトムゲート構造の薄膜トランジスタを例示しているが、本発明が必ずしもこれに限定されるものではない。例えば、本発明のスパッタリング用ターゲットは、トップゲート構造の薄膜トランジスタなどの多様な構造の薄膜トランジスタの薄膜蒸着に用いられていてよい。
図２は、本発明の一実施例に係る薄膜トランジスタと従来技術に係る薄膜トランジスタのゲート電圧によるオン電流を示すグラフである。
このように、Ｉｎ、Ｓｎ、Ｇａ、Ｏ組成を基盤とする物質で酸化物半導体ターゲットを形成し、これを用いてスパッタリング工程にて薄膜トランジスタ１００のアクティブ層１３０を蒸着させると、図２に示すように、Ｉｎ、Ｓｎ、Ｇａ、Ｏ組成を基盤とする物質からなる酸化物半導体ターゲットにてアクティブ層が蒸着された薄膜トランジスタ（ａ）は、従来のＩｎ、Ｇａ、Ｚｎ、Ｏ組成を基盤とする４成分系半導体物質で形成されたアクティブ層を有する薄膜トランジスタ（ｂ）に比べて、高電圧区間（Ｖｇ＞Ｖｔｈ）では略１０倍程度の高いドレイン電流を示すため、高いオン・オフスイッチング比を有し、また、スイッチング素子の主要特性である閾値下スイング（ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｗｉｎｇ）（Ｖ／ｄｅｃ）が低いため、より速やかにスイッチング可能であることを確認することができる。
図３は、本発明において、ターゲットのインジウム含量による薄膜の電子移動度を示すグラフであり、図４は、図３の薄膜の特性を分類した結果を示す図である。また、図５は、導体薄膜、半導体特性を示すものの、その特性が劣っているため薄膜トランジスタのアクティブ層に用いるには適さない薄膜、及び優れた特性を示す半導体薄膜をアクティブ層に用いた薄膜トランジスタにおいて、ＶｇによるＩｄの変化を示す図である。
図示したように、Ｉｎが６０ａｔ．％未満のターゲットを用いて蒸着された薄膜は、半導体特性を示すものの、電子移動度が低いため、薄膜トランジスタのアクティブ層に用いるには適さず不向きである。また、Ｉｎが７０ａｔ．％を超えたターゲットを用いて蒸着された薄膜は、電子移動度が低いか或いは導体特性を示すため、薄膜トランジスタのアクティブ層に用いることができない。一方、Ｉｎが６０〜７０ａｔ．％のターゲットを用いて蒸着された薄膜は、優れた電子移動度を示す。このことから、本発明のアクティブ層を成膜するためのターゲットのＩｎの含量は６０〜７０ａｔ．％であるのが好ましいことが分かる。本発明の薄膜は、好ましくは、少なくとも３０ｃｍ２／Ｖ・ｓの電子移動度を有する。
アクティブ層が導体特性を示すと、薄膜トランジスタは、ゲート電圧に拘らず高いドレイン電流が測定され、閾値電圧を基準にオン・オフスイッチングを行なうという半導体素子の特性を実現することができない。半導体に用いられるには適さない薄膜をアクティブ層に用いた薄膜トランジスタは、ゲート電圧に応じてドレイン電流の変化はあるものの、その差が大きくなく、閾値電圧以下のゲート電圧で高いリーク電流が発生するため、スイッチング素子として好ましくない性能を示す。一方、優れた半導体特性を示す薄膜をアクティブ層に用いた薄膜トランジスタは、ゲート電圧に応じて大差のドレイン電流の変化を伴うため、スイチング素子として優れた性能を示す。
図６は、本発明において、ターゲットのガリウム含量による素子の素子駆動信頼性を示す図である。
図示したように、ターゲットのガリウムの含量が１０〜２５ａｔ．％であれば、それにより成膜された薄膜は高い信頼性を有し、薄膜トランジスタのアクティブ層に用いられるに好適である。ここで、素子駆動信頼性は、一定の時間にわたって素子に熱、光、バイアス（ｂｉａｓ）複合ストレスを与えた後に閾値電圧（Ｖｔｈ）の変化を測定し、その変化が小さいと高い信頼性を示す。
このような組成と含量比からなるターゲットは、酸化ガリウム粉末、酸化スズ粉末、及び酸化インジウム粉末を前記含量比に合せて混合した後、コールドプレス（ｃｏｌｄ ｐｒｅｓｓ）、スリップキャスティング（ｓｌｉｐ ｃａｓｔｉｎｇ）、フィルタープレス（ｆｉｌｔｅｒ ｐｒｅｓｓ）、冷間静水圧プレス（ｃｏｌｄ ｉｓｏｓｔａｔｉｃ ｐｒｅｓｓ）、ゲルキャスティング（ｇｅｌ ｃａｓｔｉｎｇ）、遠心沈降（ｃｅｎｔｒｉｆｕｇａｌ ｓｅｄｉｍｅｎｔａｔｉｏｎ）、重力沈降（ｇｒａｖｉｍｅｔｒｉｃ ｓｅｄｉｍｅｎｔａｔｉｏｎ）などの成形法にて成形した後、これに対して焼結を施して製造すればよい。さらには、このようにして製造されたターゲットは、例えば、金属材からなるバッキングプレート（ｂａｃｋｉｎｇ ｐｌａｔｅ）に貼り合わされ支持された状態でスパッタリング工程に供されていてよい。
一方、本発明の実施例に係る酸化物半導体ターゲットを用いて蒸着させたアクティブ層１３０を含む薄膜トランジスタ１００は、液晶ディスプレイや有機発光ディスプレイのスイチング素子や電流駆動素子として用いられる。このような薄膜トランジスタ１００は、ゲート電極１１０、ゲート絶縁膜１２０、アクティブ層１３０、ソース電極１４０、及びドレイン電極１５０を含んでなる。
一方、基板１０には、薄膜トランジスタ１００のための熱力学的及び機械的要求事項を満たし得るガラス、半導体ウエハ、金属酸化物、セラミック物質、プラスチックなどが用いられていてよい。特に、基板１０は、ガラスまたはプラスチックであることが好ましいが、必ずしもこれらに限定されるものではない。
ゲート電極１１０は、基板１０上に形成され、ディスプレイ装置に適用される場合、基板１０上に第１の方向、例えば、横方向に沿って配列されるゲートライン（図示せず）から分岐されて形成される。このようなゲート電極１１０には、薄膜トランジスタ１００にオン／オフするための電圧が印加される。このために、ゲート電極１１０は、金属、または金属酸化物のような伝導性物質から形成されていてよい。例えば、ゲート電極１１０は、Ｐｔ、Ｒｕ、Ａｕ、Ａｇ、Ｍｏ、Ａｌ、Ｗ、またはＣｕのような金属、またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）またはＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）のような金属、または伝導性酸化物から形成されていてよい。すなわち、ゲート電極１１０は、基板１０上に当該伝導性物質を薄膜として蒸着した後、これをパターニングして形成され、ゲートライン（図示せず）と同じ工程にて同時に形成される。
このようなゲート電極１１０は、拡散防止膜（図示せず）と該拡散防止膜（図示せず）に蒸着された銅膜とを有する構造からなるものであってよい。前記拡散防止膜（図示せず）は、銅原子が基板１０へ拡散していくことを防止し、銅の結合力及び電気的特性を向上させるためのものであって、チタン、タンタル、モリブデン、クロム、ニッケル、または白金のいずれか一種を含んでなるものであってよい。
ゲート絶縁膜１２０は、通常の半導体素子に用いられる絶縁物質で形成されていてよく、特に、シリコン酸化物またはシリコン窒化物で形成されていてよい。例えば、ゲート絶縁膜１２０は、ＳｉＯ２またはＳｉＯ２よりも誘電率が高いＨｉｇｈ−Ｋ物質であるＨｆＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４またはこれらの混合物からなるものであってよい。
アクティブ層１３０は、ゲート電極１１０に相応するゲート絶縁膜１２０上に形成されてチャンネル領域ＣＨを備える。また、本発明の実施例において、アクティブ層１３０は、上述した本発明の実施例に係る酸化物半導体スパッタリング用ターゲット、すなわち、（Ｉｎ＋Ｇａ＋Ｓｎ）に対して、Ｉｎが６０〜７０ａｔ．％、Ｇａが１０〜２５ａｔ．％、及びＳｎが５〜３０ａｔ．％の含量の割合であるターゲットを用いたスパッタリング工程にてゲート絶縁膜１２０上に蒸着され、パターニングされて形成される。
このように、アクティブ層１３０が、前記組成及び含量比を有する薄膜からなる従来のＩｎ、Ｇａ、Ｚｎ、Ｏ組成を基盤とする４成分系半導体物質からなるアクティブ層よりも高い電子移動度及び信頼性を示すことができ、これに伴い、これを含む薄膜トランジスタ１００の性能を向上させることができる。
ソース電極１４０及びドレイン電極１５０は、アクティブ層１３０上に離隔配列される。このようなソース電極１４０及びドレイン電極１５０は、金属などの導電物質からなるものであってよく、ゲート電極１１０と同様に拡散防止膜（図示せず）と該拡散防止膜（図示せず）に蒸着された銅膜とを有する構造からなるものであってよい。
ソース電極１４０は、基板１０上において、ゲートライン（図示せず）と直交する第２の方向、例えば、縦方向に沿って配列されるデータライン（図示せず）に接続される。そして、ドレイン電極１５０は画素電極（図示せず）に接続される。
一方、アクティブ層１３０とソース及びドレイン電極１４０、１５０との間には、不純物半導体層であるオーミックコンタクト層１３５が形成されていてよい。
また、図１には示されていないが、薄膜トランジスタは、ソース電極及びドレイン電極の上部に形成される保護層（図示せず）などを含んでいてよい。保護層としては、ＳｉＯ２、ＳｎＮｘなどの物質及びその他、酸化物が用いられていてよい。
このような、本発明の実施例に係る薄膜トランジスタ１００は、各種のディスプレイ装置のスイチング素子や電流駆動素子として用いられる。例えば、図示していないが、薄膜トランジスタ１００が互いに向き合う上・下部基板と、これらで挟まれる液晶層、及び下部基板の裏面に配置され前方へ光を照射するバックライトとを具備する液晶ディスプレイ装置（ＬＣＤ）に用いられる場合、薄膜トランジスタ１００は、複数本のゲートラインとデータラインとが配列された下部基板のうち、これらのラインが交差して定義される画素（ｐｉｘｅｌ）領域に形成される。このとき、上部基板には画素領域に対応してカラーフィルタが具備される。そして、上部基板の上面には、液晶ディスプレイ装置の光学的特性を補完する光学フィルムが配置されていてよい。
また、本発明の実施例に係る薄膜トランジスタ１００は、液晶ディスプレイ装置の他にも、有機発光ディスプレイ装置（ＯＬＥＤ）にも用いられていてよい。この場合、薄膜トランジスタ１００は、複数本のゲートラインとデータラインとが配列された下部基板のうち、これらのラインが交差して定義される画素（ｐｉｘｅｌ）領域に形成される。このとき、下部基板には有機発光素子が形成される。このような下部基板と上部基板とが貼り合わされて有機発光ディスプレイ装置の有機発光パネルを構成するようになる。ここで、有機発光素子は、アノード電極とカソード電極、これらで挟まれる正孔輸送層、発光層、及び電子輸送層を含む。このとき、正孔と電子をより効率よく注入するために、アノード電極と正孔輸送層との間に正孔注入層が、また、電子輸送層とカソード電極との間に電子注入層がそれぞれ設けられていてよい。これにより、アノード電極から正孔注入層及び正孔輸送層を介して発光層に注入された正孔と、カソード電極から電子注入層及び電子輸送層を介して発光層に注入された電子が励起子を形成し、この励起子は正孔と電子との間のエネルギーギャップに該当する光を発するようになる。このとき、アノード電極は、仕事関数が高く且つ透明なインジウムスズオキシド（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ；ＩＴＯ）やインジウム亜鉛オキシド（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ；ＩＺＯ）のような物質からなるものであってよく、また、カソード電極は、仕事関数が低く且つ化学的に安定したアルミニウム（Ａｌ）やカルシウム（Ｃａ）、アルミニウム合金のような物質からなるものであってよい。
一方、有機発光ディスプレイ装置の上部基板の上面にもその光学的特性を補完する光学フィルムが配置されていてよい。
以上、本発明を限定された実施例や図面に基づいて説明したが、本発明は前記実施例に限定されるものではなく、本発明の属する分野における通常の知識を有する者ならば、このような記載から種々の修正及び変形が可能である。
よって、本発明の範囲は説明された実施例に局限されて決められてはならず、特許請求の範囲だけでなく、特許請求の範囲と均等なものなどによって決められるべきである。
１００ 薄膜トランジスタ
１１０ ゲート電極
１２０ ゲート絶縁膜
１３０ アクティブ層
１３５ オーミックコンタクト層
１４０ ソース電極
１５０ ドレイン電極
１０ 基板
ＣＨ チャンネル領域

Claims (8)

  1. 薄膜トランジスタのアクティブ層を蒸着させるためのスパッタリング工程に用いられるスパッタリング用ターゲットであって、
    Ｉｎ、Ｓｎ、Ｇａ、Ｏ組成を基盤とする物質からなることを特徴とする酸化物半導体スパッタリング用ターゲット。
  2. 酸化ガリウム、酸化スズ、及び酸化インジウムからなり、
    （Ｉｎ＋Ｇａ＋Ｓｎ）に対して、Ｉｎが６０〜７０ａｔ．％、Ｇａが１０〜２５ａｔ．％、及びＳｎが５〜３０ａｔ．％であることを特徴とする請求項１に記載の酸化物半導体スパッタリング用ターゲット。
  3. 請求項１または２に記載の酸化物半導体スパッタリング用ターゲットを用いてアクティブ層を蒸着することを特徴とする薄膜トランジスタの製造方法。
  4. 前記アクティブ層を蒸着した後、前記アクティブ層を２００〜４００℃でアニールすることを特徴する請求項３に記載の薄膜トランジスタの製造方法。
  5. 前記アクティブ層を蒸着した後、前記アクティブ層を２５０〜３５０℃でアニールすることを特徴する請求項４に記載の薄膜トランジスタの製造方法。
  6. 前記薄膜トランジスタは、液晶ディスプレイ装置または有機発光ディスプレイ装置に備えられる薄膜トランジスタであることを特徴とする請求項３に記載の薄膜トランジスタの製造方法。
  7. Ｉｎ、Ｓｎ、Ｇａ、Ｏ組成を基盤とする物質からなるアクティブ層を備えることを薄膜トランジスタ。
  8. 前記アクティブ層は、（Ｉｎ＋Ｇａ＋Ｓｎ）に対して、Ｉｎが６０〜７０ａｔ．％、Ｇａが１０〜２５ａｔ．％、及びＳｎが５〜３０ａｔ．％の含量比を有することを特徴とする請求項７に記載の薄膜トランジスタ。
JP2013116031A 2012-05-31 2013-05-31 酸化物半導体スパッタリング用ターゲット、これを用いた薄膜トランジスタの製造方法 Pending JP2013249537A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2012-0057851 2012-05-31
KR20120057851 2012-05-31
KR10-2013-0051644 2013-05-08
KR1020130051644A KR101405257B1 (ko) 2012-05-31 2013-05-08 산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법

Publications (1)

Publication Number Publication Date
JP2013249537A true JP2013249537A (ja) 2013-12-12

Family

ID=48520825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013116031A Pending JP2013249537A (ja) 2012-05-31 2013-05-31 酸化物半導体スパッタリング用ターゲット、これを用いた薄膜トランジスタの製造方法

Country Status (4)

Country Link
US (1) US9224820B2 (ja)
EP (1) EP2669950B1 (ja)
JP (1) JP2013249537A (ja)
CN (1) CN103451607B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170037647A (ko) 2014-09-02 2017-04-04 가부시키가이샤 고베 세이코쇼 박막 트랜지스터
KR20180109961A (ko) 2016-02-26 2018-10-08 가부시키가이샤 고베 세이코쇼 산화물 반도체층을 포함하는 박막 트랜지스터
KR20190113857A (ko) 2017-02-01 2019-10-08 이데미쓰 고산 가부시키가이샤 산화물 반도체막, 박막 트랜지스터, 산화물 소결체, 및 스퍼터링 타깃
KR20190117528A (ko) 2017-02-22 2019-10-16 이데미쓰 고산 가부시키가이샤 산화물 반도체막, 박막 트랜지스터, 산화물 소결체 및 스퍼터링 타깃
KR20200138001A (ko) 2019-05-30 2020-12-09 가부시키가이샤 고베 세이코쇼 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타겟

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163695B1 (en) * 2017-06-27 2018-12-25 Lam Research Corporation Self-forming barrier process
KR20220094735A (ko) * 2020-12-29 2022-07-06 에이디알씨 주식회사 결정성 산화물 반도체 박막 및 그 형성 방법, 박막 트랜지스터 및 그 제조 방법, 표시 패널 및 전자 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009128424A1 (ja) * 2008-04-16 2009-10-22 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
WO2011105047A1 (ja) * 2010-02-24 2011-09-01 出光興産株式会社 Ｉｎ－Ｇａ－Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
US20110220895A1 (en) * 2008-11-27 2011-09-15 Konica Minolta Holdings, Inc. Thin film transistor and method of manufacturing thin film transistor
US20110278567A1 (en) * 2007-08-02 2011-11-17 Yan Ye Thin film transistors using thin film semiconductor materials
WO2013027391A1 (ja) * 2011-08-22 2013-02-28 出光興産株式会社 Ｉｎ－Ｇａ－Ｓｎ系酸化物焼結体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473456A (en) * 1993-10-27 1995-12-05 At&T Corp. Method for growing transparent conductive gallium-indium-oxide films by sputtering
US5407602A (en) * 1993-10-27 1995-04-18 At&T Corp. Transparent conductors comprising gallium-indium-oxide
US6042752A (en) * 1997-02-21 2000-03-28 Asahi Glass Company Ltd. Transparent conductive film, sputtering target and transparent conductive film-bonded substrate
JP4816116B2 (ja) * 2006-02-08 2011-11-16 住友金属鉱山株式会社 スパッタリングターゲット用酸化物焼結体および、それを用いて得られる酸化物膜、それを含む透明基材
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5522889B2 (ja) * 2007-05-11 2014-06-18 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット
JP5655306B2 (ja) * 2007-07-06 2015-01-21 住友金属鉱山株式会社 酸化物焼結体とその製造方法、ターゲット、及びそれを用いて得られる透明導電膜ならびに透明導電性基材

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110278567A1 (en) * 2007-08-02 2011-11-17 Yan Ye Thin film transistors using thin film semiconductor materials
WO2009128424A1 (ja) * 2008-04-16 2009-10-22 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
US20110084280A1 (en) * 2008-04-16 2011-04-14 Sumitomo Metal Mining Co., Ltd. Thin film transistor substrate, thin film transistor type liquid crystal display device, and method for manufacturing thin film transistor substrate
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
US20110220895A1 (en) * 2008-11-27 2011-09-15 Konica Minolta Holdings, Inc. Thin film transistor and method of manufacturing thin film transistor
WO2011105047A1 (ja) * 2010-02-24 2011-09-01 出光興産株式会社 Ｉｎ－Ｇａ－Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
US20120313057A1 (en) * 2010-02-24 2012-12-13 Idemitsu Kosan Co., Ltd. In-Ga-Sn OXIDE SINTER, TARGET, OXIDE SEMICONDUCTOR FILM, AND SEMICONDUCTOR ELEMENT
WO2013027391A1 (ja) * 2011-08-22 2013-02-28 出光興産株式会社 Ｉｎ－Ｇａ－Ｓｎ系酸化物焼結体

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
EDWARDS,D.D. ET AL.: "A new transparent conducting oxide in the Ga2O3-In2O3-SnO2 system", APPLIED PHYSICS LETTERS, vol. Vol.70, Issue.13, pp.1706-1708, JPN6012060600, 31 March 1997 (1997-03-31), US, ISSN: 0003320609 *
MOON,JOON CHUL ET AL.: "Combinatorial Synthesis of In-Ga-Sn-O Channel Transparent Thin-film Transistors", JOURNAL OF THE KOREAN PHYSICAL SOCIETY, vol. Vol.56, No.6, pp.1843-1846, JPN6012060601, June 2010 (2010-06-01), KR, ISSN: 0003320610 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170037647A (ko) 2014-09-02 2017-04-04 가부시키가이샤 고베 세이코쇼 박막 트랜지스터
KR20180109961A (ko) 2016-02-26 2018-10-08 가부시키가이샤 고베 세이코쇼 산화물 반도체층을 포함하는 박막 트랜지스터
KR20190113857A (ko) 2017-02-01 2019-10-08 이데미쓰 고산 가부시키가이샤 산화물 반도체막, 박막 트랜지스터, 산화물 소결체, 및 스퍼터링 타깃
US11728390B2 (en) 2017-02-01 2023-08-15 Idemitsu Kosan Co., Ltd. Oxide semiconductor film, thin film transistor, oxide sintered body, and sputtering target
KR20190117528A (ko) 2017-02-22 2019-10-16 이데미쓰 고산 가부시키가이샤 산화물 반도체막, 박막 트랜지스터, 산화물 소결체 및 스퍼터링 타깃
US11251310B2 (en) 2017-02-22 2022-02-15 Idemitsu Kosan Co., Ltd. Oxide semiconductor film, electronic device comprising thin film transistor, oxide sintered body and sputtering target
KR20200138001A (ko) 2019-05-30 2020-12-09 가부시키가이샤 고베 세이코쇼 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타겟

Also Published As

Publication number Publication date
US20130320336A1 (en) 2013-12-05
CN103451607A (zh) 2013-12-18
CN103451607B (zh) 2015-11-04
EP2669950B1 (en) 2015-07-08
EP2669950A1 (en) 2013-12-04
US9224820B2 (en) 2015-12-29

Similar Documents

Publication Publication Date Title
US10692975B2 (en) Thin-film transistor array substrate
KR101035357B1 (ko) 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
US8586979B2 (en) Oxide semiconductor transistor and method of manufacturing the same
US8144086B2 (en) Organic light emitting display device
US9087907B2 (en) Thin film transistor and method of manufacturing the same
JP2013249537A (ja) 酸化物半導体スパッタリング用ターゲット、これを用いた薄膜トランジスタの製造方法
US20090194766A1 (en) Thin film transistor, method of manufacturing the same, and flat panel display device having the same
KR101901251B1 (ko) 산화물 반도체 박막트랜지스터 및 그의 제조 방법
CN102013432A (zh) 有机发光二极管显示器及其制造方法
JP2009231664A (ja) 電界効果トランジスタ及びその製造方法
WO2015119385A1 (ko) 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치
KR101405257B1 (ko) 산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법
KR20120132130A (ko) 박막트랜지스터 및 그의 제조방법
JP7705366B2 (ja) 酸化物半導体スパッタリング用ターゲット及びこれを利用した薄膜トランジスターの製造方法
KR101325573B1 (ko) 실리콘 및 게르마늄을 함유하는 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
KR101269723B1 (ko) 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터를 구비한 평판 표시 장치
KR20130029272A (ko) 박막 트랜지스터
KR101893992B1 (ko) 5성분계 물질로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
KR101302481B1 (ko) 산화물 반도체 타겟, 이를 통해 증착된 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
KR20140090452A (ko) 산화 갈륨 및 산화 게르마늄을 함유하는 산화 인듐계 스퍼터링 타겟, 이를 이용한 박막 트랜지스터, 및 디스플레이 장치
JP2012248883A (ja) 酸化物半導体を用いた表示装置及びその製造方法
KR101292629B1 (ko) 산화 갈륨 및 게르마늄을 함유하는 산화 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
KR20170025248A (ko) 이중층 게이트 절연막을 포함하는 박막 트랜지스터 및 이의 제조방법
KR101292058B1 (ko) 구리배선, 박막 트랜지스터 및 이에 사용되는 확산 방지막 증착용 스퍼터링 타겟

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160913