JP2013247506A - 伝送装置および伝送方法 - Google Patents
伝送装置および伝送方法 Download PDFInfo
- Publication number
- JP2013247506A JP2013247506A JP2012119784A JP2012119784A JP2013247506A JP 2013247506 A JP2013247506 A JP 2013247506A JP 2012119784 A JP2012119784 A JP 2012119784A JP 2012119784 A JP2012119784 A JP 2012119784A JP 2013247506 A JP2013247506 A JP 2013247506A
- Authority
- JP
- Japan
- Prior art keywords
- port
- bridge
- message
- difference
- time synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/02—Topology update or discovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/48—Routing tree calculation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】伝送装置は、ループ回避プロトコルを実行する。この伝送装置は、ブロック状態である第1のポートと、ブロック状態でない第2のポートとで所定フレームを受信する場合に、第1のポートと第2のポートとにおける該所定フレームの受信時刻の差分を算出する算出部と、ネットワーク内のトポロジ変更後のポートの状態と、算出部によって算出された所定フレームの受信時刻の差分とに基づいて、トポロジ変更後に新たに受信される所定フレームを補正する補正部と、を備える。
【選択図】図5
Description
マスタ又はスレーブとして動作する。PTPマスタは、ネットワークに時刻同期のためのクロックを提供するマスタクロックを保持する。PTPスレーブは、マスタクロックに同期するスレーブクロックを保持する。PTPスレーブは、ネットワーク内の時刻同期を維持するために、マスタクロックとスレーブクロックとの時刻差を検出して時刻を同期させたり、マスタクロックとの動作周波数の偏差を検出してスレーブクロックの動作周波数を合わせたりする。
分は、例えば、T+2ΔT秒となり、さらに増える。このように、スレーブクロックの動作周波数がマスタクロックよりも速い場合、計測されるsyncメッセージの受信時刻と送出時刻の差分は時間が経過とともに大きくなる。
レーブによって受信される。この場合、スレーブクロックがマスタクロックより進みが遅いので、syncメッセージの受信時刻と送出時刻の差分は、例えば、T-ΔT秒となり
縮まる。さらに、PTPマスタの時計で時刻2秒にPTPマスタから送出されたsyncメッセージは、例えば、PTPスレーブの時計で時刻2+(T-2ΔT)秒にPTPスレ
ーブによって受信される。この場合、syncメッセージの受信時刻と送出時刻の差分は、例えば、T-Δ2T秒となり、さらに縮まる。このように、スレーブクロックの動作周
波数がマスタクロックよりも遅い場合、計測されるsyncメッセージの受信時刻と送出時刻の差分は徐々に小さくなる。
又はSTPを改良したRapid Spanning Tree Protocol (RSTP)(IEEE std 802.1D-2004)、Multiple Spanning Tree Protocol (MSTP)(IEEE std 802.1Q-2005)が利用される
。これらのプロトコルは、ネットワーク内でループを構成する装置のいずれかのポートをブロックすることによって、ネットワーク中にループのないアクティブトポロジを形成する。なお、ポートがブロックされる状態とは、該ポートに対してフレームがフォワーディングされず、且つ、到達したフレームのフォワーディングが実行されずに到着フレームは廃棄される状態を示す。
では、RSTPが実行されている。また、ブリッジ#5にPTPマスタが、ブリッジ#6にPTPスレーブが接続されている。
ブロック状態である第1のポートと、ブロック状態でない第2のポートとで所定フレームを受信する場合に、前記第1のポートと前記第2のポートとにおける前記所定フレームの受信時刻の差分を算出する算出部と、
ネットワーク内のトポロジ変更後のポートの状態と前記受信時刻の差分とに基づいて、前記トポロジ変更後に新たに受信される所定フレームを補正する補正部と、
を備える伝送装置である。
第1実施形態では、ネットワークは複数の伝送装置を含み、各伝送装置はループ回避プロトコル(STP,RSTP,MSTP等)を実行する。伝送装置は、例えば、レイヤ2スイッチ,ブリッジであり、ループ回避プロトコルを実行可能な伝送装置であればよい。ネットワーク内で、STPを実行する伝送装置と、RSTPを実行する伝送装置とが混在する場合には、ネットワーク全体としてはSTPが実行される。第1実施形態では、ネットワークにおいて、予め、時刻同期メッセージのトポロジ変更前の経路での伝送遅延とトポロジ変更後の経路で野伝送遅延との差分が測定される。トポロジ変更後には、測定された差分を用いて、トポロジ変更前後での時刻同期メッセージの伝送遅延の遅延差が補正される。トポロジ変更は、例えば、伝送路やポートの障害発生,人為的な接続の変更等により発生する。
送装置(ルートブリッジ)や、各伝送装置のポートの役割が決定される。BPDUには、ルートブリッジのブリッジID,BPDUの送信元である伝送装置のブリッジID,ルー
トブリッジまでのパスコスト,BPDUが送出されるポートのポートID等が含まれる。ブリッジIDは8バイトの値であり、予め各伝送装置に設定される。パスコストは、ルートブリッジまでの仮想的な距離であり、各ポートが接続する伝送路のリンク速度に応じて決められた値のルートブリッジまでの合計である。ポートIDは2バイトの値であり、予め各ポートに設定されている。以後、ルートブリッジ、及び各伝送装置のポートの役割を決定することを、STPの計算と称する。
で、それぞれの値が最も小さいポートに決定される。ルートポートは、各伝送装置に1つのポートが決定される。
て区切られたネットワークの一部である。指定ポートは、パスコスト、ブリッジID、ポートIDの順で、それぞれの値が最も小さいポートに決定される。指定ポートは、各セグメントで1つのポートが決定される。
ートとバックアップポートもSTPの非指定ポートと同様にブロック状態となる。
図4は、伝送装置のハードウェア構成の一例を示す図である。伝送装置は、例えば、レイヤ2スイッチ,ブリッジ等の装置で、ループ回避プロトコルを実行可能な装置である。伝送装置100は、複数のIFカード1と、各IFカード1間でフレームを中継するSWカード2と、伝送装置100の各カードの制御を行う制御カード3とを含む。
layer)回路13,複数のポート14を備える。複数のポート14は、PHY/MAC回路13に接続されている。プロセッサ11,メモリ12,PHY/MAC回路13は、バスで接続されている(図示せず)。
PROM(Programmable Read Only Memory)等の不揮発性のメモリと、が含まれる。メモ
リ12には、各種プログラムやフレーム転送に用いられる各種データが記憶されている。
ハードウェア構成には、図4に示されるものに限られず、例えば、図4に示される構成に加えて、FPGA(Field Programmable Gate Array),ICロジック素子等が含まれて
もよい。また、IFカード1,SWカード2,制御カード3のそれぞれに含まれるプロセッサ11は、1つであってもよいし、処理分散のために複数であってもよい。
ッジ部105,RSTP処理部106,メッセージ補正制御部107を含む。メッセージ検出部101,メッセージ補正部102はIFカード1に含まれる電気又は電子回路,FPGA等によって実現される。また、メッセージ検出部101、メッセージ補正部102は、各IFカードに備えられる。ブリッジ部105は、SWカード2に含まれるスイッチ回路23である。RSTP処理部106は、SWカード2に含まれるプロセッサ21によるソフトウェア処理によって実現される。差分演算部103,差分保持部104,メッセージ補正制御部107は、SWカード2に含まれてもよいし、制御カード3に含まれてもよい。例えば、差分演算部103,メッセージ補正制御部107は、SWカード2のプロセッサ21によるソフトウェア処理によって実現され、差分保持部104は、SWカード2のメモリ22である。又は、例えば、差分演算部103,メッセージ補正制御部107は、制御カード3のプロセッサ31によるソフトウェア処理によって実現され、差分保持部107は、制御カード3のメモリ32である。
した場合に、該指定ポートを有するIFカード1のメッセージ補正部102に時刻同期メッセージの補正を指示する。メッセージ補正制御部107は、この指示に、補正の対象となる時刻同期メッセージの装置内の送信元ポート(障害発生後にルートポートに選択されたポート)と宛先ポート(障害発生前後ともに指定ポートに選択されるポート)を含めてもよい。メッセージ補正制御部107は、「判定部」の一例である。
(補正方法1)
時刻同期メッセージは、補正フィールドを備える。この補正フィールドは、各伝送装置におけるキューイングによる遅延の変動の影響を抑えるために用いられるフィールドである。メッセージ補正部102は、時刻同期メッセージの補正フィールドから値を読み出し、この値から差分保持部104に保持される受信時刻の差分値を引いて得られた値を時刻同期メッセージの補正フィールドに格納することによって、時刻同期メッセージを補正する。
時刻同期メッセージの補正方法の一つは、差分保持部104に保持される値が正の値の場合、すなわち、トポロジ変更前の時刻同期メッセージの受信時刻の差分値の取得の際に、時刻同期メッセージがブロック状態のポートに先に到着した場合に適用可能な方法である。メッセージ補正部102は、トポロジ変更後に、補正対象となる時刻メッセージを検出すると、この時刻同期メッセージをキューに格納し、差分保持部104に保持される差分値の時間遅延させることによって、時刻同期メッセージを補正する。
図6は、時刻同期メッセージの受信時刻の差分値を算出する処理のフローチャートの一例である。図6に示されるフローチャートは、例えば、所定の周期,時刻同期メッセージを受信したタイミングで実行される。
らである。又は、当該伝送装置が時刻同期メッセージの受信時刻の差分を保持していたとしても、トポロジ変更前後の時刻同期メッセージの経路の合流ポイントでないからである。
例えば、図3Aに示される障害発生前のネットワークのブリッジ#4では、RSTPが実行され(OP1:Yes)、ブロック状態のポート#1を有する(OP2:Yes)。ブリッジ#4では、ルートポートであるポート#0とブロック状態であるポート#1とで時刻同期メッセージを受信する。そのため、ブリッジ#4は、ルートポートであるポート#0とブロック状態のポート#1とにおける時刻同期メッセージの受信時刻の差分値を算出し、保持する(OP3)。ネットワークに障害が発生して、図3Bに示されるネットワークの状態になると、ブリッジ#4では、ブロック状態のポート#1がルートポートに遷移し(OP11:Yes)、障害発生の前後(RSTP再計算の前後)ともに指定ポートに選択されるポート#2が存在する(OP12:Yes)。また、ブリッジ#4では、ブロック状態からルートポートに遷移したポート#1から障害発生前後とも指定ポートに選択されるポート#2へと時刻同期メッセージが転送される(OP13:Yes)。そのため、ブリッジ#4は、時刻同期メッセージの補正を、差分保持部104に保持される差分値を用いて、行う(OP14)。
以上より、第1実施形態によれば、ネットワーク内の各伝送装置が、例えば、図6及び図7に示される処理を実行することによって、トポロジ変更の前後の時刻同期メッセージの合流ポイントとなる伝送装置において、時刻同期メッセージの補正が実行される。伝送装置において、トポロジ変更後に時刻同期メッセージが補正されることによって、PTPスレーブにおけるマスタクロックとの動作周波数のズレの誤認識の発生を抑制することができる。結果的に、トポロジ変更によるネットワークの動作が不安定になることを抑制することができる。
第1実施形態では、ネットワーク内の伝送装置100がそれぞれRSTPを実行する場合について説明したが、これに限られず、第1実施形態で説明された技術は、各伝送装置がSTP、MSTPを実行する場合でも、適用可能である。
101 メッセージ検出部
102 メッセージ補正部
103 差分演算部
104 差分保持部
105 ブリッジ部
106 RSTP処理部
107 メッセージ補正制御部
Claims (5)
- ループ回避プロトコルを実行するネットワークにおける伝送装置であって、
ブロック状態である第1のポートと、ブロック状態でない第2のポートとで所定フレームを受信する場合に、前記第1のポートと前記第2のポートとにおける前記所定フレームの受信時刻の差分を算出する算出部と、
ネットワーク内のトポロジ変更後のポートの状態と前記受信時刻の差分とに基づいて、前記トポロジ変更後に新たに受信される所定フレームを補正する補正部と、
を備える伝送装置。 - 前記トポロジ変更後に、前記第1のポートがブロック状態が解除されてルートポートに選択され、前記トポロジ変更の前後ともに指定ポートに選択されるポートが存在することを判定し、前記トポロジ変更後に新たに受信される所定フレームが補正可能であることを判定する判定部をさらに備え、
前記補正部は、前記判定部によって補正可能と判定され、前記トポロジ変更後に新たに受信される所定フレームが前記第1のポートから前記指定ポートに選択されるポートに転送される場合に、該所定フレームを前記差分に基づいて補正する、
請求項1に記載の伝送装置。 - 前記補正部は、前記所定フレームとしての時刻同期メッセージの補正フィールドの値に、前記差分を加算することによって、前記時刻同期メッセージの補正を行う、
請求項1又は2に記載の伝送装置。 - 前記補正部は、前記トポロジ変更後に新たに受信される所定フレームを、前記差分の時間遅延させることによって、前記所定フレームの補正を行う、
請求項1又は2に記載の伝送装置。 - ループ回避プロトコルを実行するネットワークにおける伝送装置が、
ブロック状態である第1のポートと、ブロック状態でない第2のポートとで所定フレームを受信する場合に、前記第1のポートと前記第2のポートとにおける前記所定フレームの受信時刻の差分を算出し、
ネットワーク内のトポロジ変更後のポートの状態と前記受信時刻の差分とに基づいて、前記トポロジ変更後に新たに受信される所定フレームを補正する、
伝送方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012119784A JP5915379B2 (ja) | 2012-05-25 | 2012-05-25 | 伝送装置および伝送方法 |
US13/781,086 US9094286B2 (en) | 2012-05-25 | 2013-02-28 | Transmission device, transmission method, and computer-readable recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012119784A JP5915379B2 (ja) | 2012-05-25 | 2012-05-25 | 伝送装置および伝送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013247506A true JP2013247506A (ja) | 2013-12-09 |
JP5915379B2 JP5915379B2 (ja) | 2016-05-11 |
Family
ID=49621535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012119784A Expired - Fee Related JP5915379B2 (ja) | 2012-05-25 | 2012-05-25 | 伝送装置および伝送方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9094286B2 (ja) |
JP (1) | JP5915379B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019167415A1 (ja) * | 2018-03-02 | 2019-09-06 | 株式会社日立製作所 | 通信制御装置及び通信制御システム |
JPWO2021166239A1 (ja) * | 2020-02-21 | 2021-08-26 | ||
JP2022103347A (ja) * | 2018-03-02 | 2022-07-07 | 株式会社日立製作所 | 通信制御装置及び通信制御システム |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9706508B2 (en) * | 2013-04-05 | 2017-07-11 | Honeywell International Inc. | Integrated avionics systems and methods |
US9271247B1 (en) * | 2013-10-01 | 2016-02-23 | Sprint Communications Company L.P. | Characterizing slave clock synchronization behavior by means of dropped sync packets |
KR101565345B1 (ko) * | 2014-07-16 | 2015-11-03 | 현대자동차주식회사 | 차량 내 시간 동기화 메시지를 이용한 차량 진단용 블랙박스 제공 방법 및 그 장치 |
CN104506433B (zh) * | 2014-12-30 | 2018-07-06 | 盛科网络(苏州)有限公司 | 一种mpls网络中识别ptp报文的方法和装置 |
US10797854B1 (en) * | 2019-09-30 | 2020-10-06 | Infineon Technologies Ag | Synchronization system for controller area networks |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0832611A (ja) * | 1994-07-13 | 1996-02-02 | Hitachi Cable Ltd | スパニングツリーブリッジ |
JP2002247059A (ja) * | 2001-02-13 | 2002-08-30 | Fuji Electric Co Ltd | リング型ネットワークにおけるノード間のタイミング同期方法、及びそのノード |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7042972B2 (en) * | 2003-04-09 | 2006-05-09 | Qualcomm Inc | Compact, low-power low-jitter digital phase-locked loop |
US7602873B2 (en) | 2005-12-23 | 2009-10-13 | Agilent Technologies, Inc. | Correcting time synchronization inaccuracy caused by asymmetric delay on a communication link |
US7501867B2 (en) * | 2006-09-14 | 2009-03-10 | Rambus, Inc. | Power supply noise rejection in PLL or DLL circuits |
JP5448870B2 (ja) * | 2009-04-23 | 2014-03-19 | ルネサスエレクトロニクス株式会社 | Pll回路 |
-
2012
- 2012-05-25 JP JP2012119784A patent/JP5915379B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-28 US US13/781,086 patent/US9094286B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0832611A (ja) * | 1994-07-13 | 1996-02-02 | Hitachi Cable Ltd | スパニングツリーブリッジ |
JP2002247059A (ja) * | 2001-02-13 | 2002-08-30 | Fuji Electric Co Ltd | リング型ネットワークにおけるノード間のタイミング同期方法、及びそのノード |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019167415A1 (ja) * | 2018-03-02 | 2019-09-06 | 株式会社日立製作所 | 通信制御装置及び通信制御システム |
JP2019153941A (ja) * | 2018-03-02 | 2019-09-12 | 株式会社日立製作所 | 通信制御装置及び通信制御システム |
JP2022103347A (ja) * | 2018-03-02 | 2022-07-07 | 株式会社日立製作所 | 通信制御装置及び通信制御システム |
JP7330329B2 (ja) | 2018-03-02 | 2023-08-21 | 株式会社日立製作所 | 通信制御装置及び通信制御システム |
JPWO2021166239A1 (ja) * | 2020-02-21 | 2021-08-26 | ||
JP7023437B2 (ja) | 2020-02-21 | 2022-02-21 | 三菱電機株式会社 | インタフェース変換装置、制御回路、記憶媒体および異常検知方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5915379B2 (ja) | 2016-05-11 |
US9094286B2 (en) | 2015-07-28 |
US20130315104A1 (en) | 2013-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5915379B2 (ja) | 伝送装置および伝送方法 | |
US11496235B2 (en) | Symmetric path/link over LAG interface using LLDP for time synchronization between two nodes using PTP | |
JP6147467B2 (ja) | フレーム伝送装置及び同期方法 | |
JP5792884B2 (ja) | 通信ネットワークにおける時間配信のための方法、装置およびシステム | |
WO2014032350A1 (zh) | 基于无缝冗余环网的提高时钟精度的方法及节点 | |
US7730230B1 (en) | Floating frame timing circuits for network devices | |
JP5377663B2 (ja) | 通信システム、通信装置および時刻同期方法 | |
US11025404B2 (en) | Enhancing synchronization in computer network | |
JP5923430B2 (ja) | 通信制御装置 | |
JP2009065579A (ja) | 時刻同期システム、時刻同期方法、ノード及びプログラム | |
WO2016037259A1 (en) | Clock synchronization over redundant networks | |
WO2013010417A1 (zh) | 一种时钟源的选择方法 | |
WO2018104237A1 (en) | Method, device, and computer program for improving synchronization of clocks in devices linked according to a daisy-chain topology | |
US11349587B2 (en) | Generating a timestamp | |
CN105978652B (zh) | 冗余以太网的同步对时设备、系统及方法 | |
US10090952B2 (en) | Master/slave negotiation associated with a synchronous ethernet network | |
CN102546073A (zh) | 一种基于多时钟环的防止时钟切换抖动的方法 | |
EP2458757B1 (en) | A method for transmitting IEEE 1588V2 synchronization packets over ethernet in link-by-link mode, via network elements having a transparent clock, and associated help device | |
Waldhauser et al. | Time synchronization in time-sensitive networking | |
JP7622386B2 (ja) | 時刻同期方式、時刻同期方法 | |
WO2022063207A1 (zh) | 处理时间同步故障的方法、装置及系统 | |
JP2023539135A (ja) | 時間同期障害を処理する方法および装置、並びに、コンピュータ可読記憶媒体およびコンピュータプログラム | |
TW202429845A (zh) | 網路資料處理的系統及方法 | |
JP2008306323A (ja) | Lrtt測定回路、伝送装置、パケットリングネットワーク及びlrtt測定処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160321 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5915379 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |