JP2013240162A - Voltage conversion device - Google Patents
Voltage conversion device Download PDFInfo
- Publication number
- JP2013240162A JP2013240162A JP2012110407A JP2012110407A JP2013240162A JP 2013240162 A JP2013240162 A JP 2013240162A JP 2012110407 A JP2012110407 A JP 2012110407A JP 2012110407 A JP2012110407 A JP 2012110407A JP 2013240162 A JP2013240162 A JP 2013240162A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- surge voltage
- switching element
- parasitic inductance
- surge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 24
- 238000001514 detection method Methods 0.000 claims abstract description 16
- 230000003071 parasitic effect Effects 0.000 claims description 84
- 230000008859 change Effects 0.000 abstract description 7
- 230000009467 reduction Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 230000001172 regenerating effect Effects 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 238000009499 grossing Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000005259 measurement Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000000446 fuel Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 101150086935 MRN1 gene Proteins 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910000652 nickel hydride Inorganic materials 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、例えば車両等に搭載される電圧変換装置の技術分野に関する。 The present invention relates to a technical field of a voltage conversion device mounted on, for example, a vehicle.
近年、環境に配慮した車両として、蓄電装置(たとえば二次電池やキャパシタ等)を搭載し、蓄電装置に蓄えられた電力から生じる駆動力を用いて走行する電動車両が注目されている。この電動車両には、たとえば電気自動車、ハイブリッド自動車、燃料電池車などが含まれる。 2. Description of the Related Art In recent years, as an environmentally-friendly vehicle, an electric vehicle that is mounted with a power storage device (for example, a secondary battery or a capacitor) and travels using a driving force generated from electric power stored in the power storage device has attracted attention. Examples of the electric vehicle include an electric vehicle, a hybrid vehicle, and a fuel cell vehicle.
これらの電動車両においては、発進時や加速時に蓄電装置から電力を受けて走行のための駆動力を発生するとともに、制動時に回生制動によって発電を行なって蓄電装置に電気エネルギを蓄えるためのモータジェネレータを備える場合がある。このように、走行状態に応じてモータジェネレータを制御するために、電動車両にはインバータが搭載される。 In these electric vehicles, a motor generator for generating driving force for traveling by receiving electric power from the power storage device when starting or accelerating, and generating electric power by regenerative braking during braking to store electric energy in the power storage device May be provided. Thus, in order to control a motor generator according to a driving | running | working state, an inverter is mounted in an electric vehicle.
このような車両においては、車両状態によって変動するインバータが利用する電力を安定的に供給するために、蓄電装置とインバータとの間に電圧変換装置(コンバータ)が備えられる場合がある。このコンバータにより、インバータの入力電圧を蓄電装置の出力電圧より高くして、モータの高出力化ができるとともに、同一出力時のモータ電流を低減することで、インバータ及びモータの小型化、低コスト化を図ることができる。 In such a vehicle, a voltage conversion device (converter) may be provided between the power storage device and the inverter in order to stably supply power used by the inverter that varies depending on the vehicle state. With this converter, the inverter input voltage can be made higher than the output voltage of the power storage device to increase the output of the motor and reduce the motor current at the same output, thereby reducing the size and cost of the inverter and motor Can be achieved.
コンバータには、例えばトランジスタ等のスイッチング素子が複数備えられており、これらのスイッチング制御を行うことで、蓄電装置から入力された電圧が変換され出力される。スイッチング素子にはゲート抵抗が設けられており、このゲート抵抗値が高いほど、スイッチング素子の耐圧性能は高くなる。一方で、ゲート抵抗値が高くなるほど、スイッチング素子のスイッチング速度は低下してしまう。 The converter is provided with a plurality of switching elements such as transistors, for example, and by performing switching control thereof, the voltage input from the power storage device is converted and output. The switching element is provided with a gate resistance. The higher the gate resistance value, the higher the breakdown voltage performance of the switching element. On the other hand, the higher the gate resistance value, the lower the switching speed of the switching element.
スイッチング速度の低下は、スイッチング制御時の損失を増大させる原因となる。特にスイッチング制御を高周波化する場合、スイッチング制御時の損失は周波数の倍率で増大するため、その影響は無視できない。よって、スイッチング素子のゲート抵抗値は、適切な耐圧性能を実現しつつ、できるだけ速いスイッチング速度を実現できるような値として設計されることが好ましい。 A decrease in switching speed causes an increase in loss during switching control. In particular, when switching control is performed at a high frequency, the loss at the time of switching control increases with the multiplication factor of the frequency, so the influence cannot be ignored. Therefore, it is preferable that the gate resistance value of the switching element is designed as a value that can realize a switching speed as fast as possible while realizing an appropriate withstand voltage performance.
ここで、スイッチング素子や回路には製造ばらつき等によって少なからず特性に違いが生じる。このため、スイッチング素子は、例えばゲート抵抗に多少のマージンを持たせて設計される。即ち、十分な耐圧性能が確保できるよう、ゲート抵抗値が適正値より多少高い値となるよう設計される。この場合、スイッチング素子において必要以上の損失が生じてしまうおそれがある。 Here, the characteristics of the switching elements and circuits are not limited due to manufacturing variations. For this reason, the switching element is designed, for example, with a slight margin for the gate resistance. That is, the gate resistance value is designed to be a little higher than the appropriate value so that sufficient withstand voltage performance can be ensured. In this case, there is a possibility that an unnecessary loss occurs in the switching element.
このようなスイッチング素子における損失を低減させるための技術として、例えば特許文献1では、スイッチング素子のゲート・エミッタ間の電圧が設定電圧に達するまでの時間に基づいて、スイッチング素子のゲート抵抗値を適宜適切な値へと変更するという技術が提案されている。 As a technique for reducing the loss in such a switching element, for example, in Patent Document 1, the gate resistance value of the switching element is appropriately set based on the time until the voltage between the gate and the emitter of the switching element reaches a set voltage. A technique for changing to an appropriate value has been proposed.
コンバータにおけるスイッチング素子には、例えば配線の寄生インダクタンスに起因するサージ電圧が印加される。サージ電圧は、通常スイッチング素子に印加される電圧と比べて高い電圧であるため、スイッチング素子の耐圧性能を適切なものとするためには、このサージ電圧に応じたゲート抵抗値が設定されることが好ましい。 For example, a surge voltage resulting from the parasitic inductance of the wiring is applied to the switching element in the converter. Since the surge voltage is higher than the voltage normally applied to the switching element, the gate resistance value corresponding to this surge voltage must be set in order to make the withstand voltage performance of the switching element appropriate. Is preferred.
しかしながら、上述した特許文献1に記載されている技術では、スイッチング素子におけるゲート抵抗値を変更する際に、サージ電圧については何ら考慮されていない。よって、仮にゲート抵抗値が可変であったとしても、サージ電圧に応じたゲート抵抗値を実現することは困難である。即ち、特許文献1に記載されている技術には、サージ電圧に耐え得る十分な耐圧性能を実現できないおそれがあるという技術的問題点がある。 However, with the technique described in Patent Document 1 described above, no consideration is given to the surge voltage when changing the gate resistance value in the switching element. Therefore, even if the gate resistance value is variable, it is difficult to realize a gate resistance value corresponding to the surge voltage. That is, the technique described in Patent Document 1 has a technical problem that there is a possibility that sufficient withstand voltage performance that can withstand a surge voltage cannot be realized.
本発明は、上述した問題点に鑑みなされたものであり、スイッチング素子において十分な耐圧性能を実現しつつ、スイッチング速度の低下による損失を効果的に低減することが可能な電圧変換装置を提供することを課題とする。 The present invention has been made in view of the above-described problems, and provides a voltage conversion device capable of effectively reducing a loss due to a decrease in switching speed while realizing sufficient withstand voltage performance in a switching element. This is the issue.
本発明の電圧変換装置は上記課題を解決するために、互いに直列に接続された第1スイッチング素子及び第2スイッチング素子の制御によって電圧を変換する電圧変換装置であって、前記第1スイッチング素子及び前記第2スイッチング素子のうち少なくとも一方の素子に印加されるサージ電圧を検出するサージ電圧検出手段と、前記サージ電圧に基づいて、前記少なくとも一方の素子のゲート抵抗値を変更するゲート抵抗値変更手段とを備える。 In order to solve the above-described problem, a voltage converter according to the present invention is a voltage converter that converts a voltage by controlling a first switching element and a second switching element connected in series with each other. Surge voltage detecting means for detecting a surge voltage applied to at least one of the second switching elements, and gate resistance value changing means for changing a gate resistance value of the at least one element based on the surge voltage With.
本発明に係る電圧変換装置は、例えば車両に搭載されるコンバータであり、互いに直列に接続された第1スイッチング素子及び第2スイッチング素子を備えている。第1スイッチング素子及び第2スイッチング素子としては、例えばIGBT(Insulated Gate Bipolar Transistor)、電力用MOS(Metal Oxide Semiconductor)トランジスタ、或いは電力用バイポーラトランジスタ等を用いることができる。 The voltage converter according to the present invention is a converter mounted on a vehicle, for example, and includes a first switching element and a second switching element connected in series with each other. As the first switching element and the second switching element, for example, an IGBT (Insulated Gate Bipolar Transistor), a power MOS (Metal Oxide Semiconductor) transistor, or a power bipolar transistor can be used.
なお、第1スイッチング素子及び第2スイッチング素子の各々には、例えばダイオードが並列に接続されており、それぞれ第1アーム及び第2アームを形成している。即ち、第1スイッチング素子は第1アームを形成しており、そのスイッチング動作によって、第1アームにおける駆動のオンオフを切替えることができる。同様に、第2スイッチング素子は第2アームを形成しており、そのスイッチング動作によって、第2アームにおける駆動のオンオフを切替えることができる。 For example, a diode is connected in parallel to each of the first switching element and the second switching element to form a first arm and a second arm, respectively. In other words, the first switching element forms a first arm, and the switching operation of the first arm can be switched on and off. Similarly, the second switching element forms a second arm, and on / off of driving in the second arm can be switched by the switching operation.
より具体的には、本発明に係る電圧変換装置の動作時には、例えば第1スイッチング素子及び第2スイッチング素子の各々のオンオフを切替えるゲート信号が夫々生成される。ゲート信号は、例えば第1スイッチング素子及び第2スイッチング素子のデューティ比率に対応するデューティ指令信号、及び第1スイッチング素子及び第2スイッチング素子のスイッチング周波数に対応するキャリア信号が互いに比較されることで生成される。生成されたゲート信号は、第1スイッチング素子及び第2スイッチング素子に供給され、これにより電圧変換装置の第1アーム及び第2アームの駆動が制御されることになる。 More specifically, when the voltage conversion device according to the present invention operates, for example, gate signals for switching on and off of the first switching element and the second switching element are generated. The gate signal is generated by comparing, for example, a duty command signal corresponding to the duty ratio of the first switching element and the second switching element and a carrier signal corresponding to the switching frequency of the first switching element and the second switching element. Is done. The generated gate signal is supplied to the first switching element and the second switching element, whereby the driving of the first arm and the second arm of the voltage conversion device is controlled.
ここで本発明に係る電圧変換装置では特に、その動作時に、サージ電圧検出手段によって、第1スイッチング素子及び第2スイッチング素子のうち少なくとも一方の素子に印加されるサージ電圧が検出される。サージ電圧は、第1スイッチング素子及び第2スイッチング素子に設けられた電圧センサ等によって直接的に検出されてもよいし、他のパラメータから間接的に検出(言い換えれば、推定)されてもよい。 Here, particularly in the voltage conversion device according to the present invention, the surge voltage applied to at least one of the first switching element and the second switching element is detected by the surge voltage detecting means during operation. The surge voltage may be directly detected by a voltage sensor or the like provided in the first switching element and the second switching element, or may be indirectly detected (in other words, estimated) from other parameters.
サージ電圧が検出されると、ゲート抵抗値変更手段によって、第1スイッチング素子及び第2スイッチング素子のゲート抵抗値(正確には、サージ電圧が検出されたスイッチング素子のゲート抵抗値)がサージ電圧に基づく値へと変更される。ゲート抵抗値変更手段は、例えばデジタルポテンショメータ等として構成されており、検出されたサージ電圧が所定の閾値より低ければゲート抵抗値を小さくし、検出されたサージ電圧が所定の閾値より高ければゲート抵抗値を大きくする。 When the surge voltage is detected, the gate resistance value changing means converts the gate resistance values of the first switching element and the second switching element (more precisely, the gate resistance value of the switching element in which the surge voltage is detected) into the surge voltage. Changed to the base value. The gate resistance value changing means is configured as a digital potentiometer, for example, and reduces the gate resistance value if the detected surge voltage is lower than a predetermined threshold, and gate resistance if the detected surge voltage is higher than the predetermined threshold. Increase the value.
上述したようにゲート抵抗値を変更すれば、例えばサージ電圧が比較的低い場合には、ゲート抵抗値が小さくされることでスイッチング速度が高速化される。これにより、スイッチング制御時の損失を低減できる。一方で、サージ電圧が比較的高い場合には、ゲート抵抗値が大きくされることで耐圧性能が高められる。これにより、高いサージ電圧に耐え得る耐圧性能を実現できる。 If the gate resistance value is changed as described above, for example, when the surge voltage is relatively low, the switching speed is increased by decreasing the gate resistance value. Thereby, the loss at the time of switching control can be reduced. On the other hand, when the surge voltage is relatively high, the withstand voltage performance is improved by increasing the gate resistance value. Thereby, the pressure | voltage resistant performance which can endure a high surge voltage is realizable.
なお、上述したサージ電圧の検出及びゲート抵抗値の変更は、電圧変換装置の動作時において繰り返し実行される。これにより、スイッチング素子に印加されるサージ電圧が変化した場合であっても、適切なゲート抵抗値を実現することができる。 The detection of the surge voltage and the change of the gate resistance value described above are repeatedly executed during the operation of the voltage converter. Thereby, even if the surge voltage applied to the switching element changes, an appropriate gate resistance value can be realized.
以上説明したように、本発明の電圧変換装置によれば、サージ電圧に応じてスイッチング素子のゲート抵抗値が変更される。従って、スイッチング素子において十分な耐圧性能を実現しつつ、スイッチング速度の低下による損失を効果的に低減することが可能である。 As described above, according to the voltage converter of the present invention, the gate resistance value of the switching element is changed according to the surge voltage. Therefore, it is possible to effectively reduce a loss due to a decrease in switching speed while realizing a sufficient breakdown voltage performance in the switching element.
本発明に係る電圧変換装置の一態様では、前記サージ電圧検出手段は、前記少なくとも一方の素子に電気的に接続された配線の寄生インダクタンスに発生するサージ電圧を検出するインダクタンス電圧検出手段と、前記配線の寄生インダクタンスに発生するサージ電圧から前記少なくとも一方の素子に印加されるサージ電圧を推定するサージ電圧推定手段とを有する。 In one aspect of the voltage converter according to the present invention, the surge voltage detection means includes an inductance voltage detection means for detecting a surge voltage generated in a parasitic inductance of a wiring electrically connected to the at least one element, and Surge voltage estimating means for estimating a surge voltage applied to the at least one element from a surge voltage generated in the parasitic inductance of the wiring.
この態様によれば、サージ電圧検出手段によるサージ電圧の検出時には、先ずインダクタンス電圧検出手段によって、第1スイッチング素子及び第2スイッチング素子のうち少なくとも一方の素子に電気的に接続された配線の寄生インダクタンスに発生するサージ電圧が検出される。 According to this aspect, when the surge voltage is detected by the surge voltage detecting means, first, the parasitic inductance of the wiring electrically connected to at least one of the first switching element and the second switching element by the inductance voltage detecting means. Is detected.
続いて、検出された寄生インダクタンスに発生するサージ電圧から、スイッチング素子に印加されるサージ電圧が推定される。即ち、本態様では、スイッチング素子に印加されるサージ電圧は直接検出されず、寄生インダクタンスに発生するサージ電圧から間接的に推定される。なお、スイッチング素子のサージ電圧は、例えば電圧変換装置から出力されるシステム電圧に、寄生インダクタンス全てにおけるサージ電圧を加算することで推定できる。 Subsequently, the surge voltage applied to the switching element is estimated from the surge voltage generated in the detected parasitic inductance. That is, in this aspect, the surge voltage applied to the switching element is not directly detected, but is indirectly estimated from the surge voltage generated in the parasitic inductance. The surge voltage of the switching element can be estimated, for example, by adding the surge voltage in all the parasitic inductances to the system voltage output from the voltage converter.
ここで、スイッチング素子に印加されるサージ電圧は、例えば1200V程度の高い電圧であるため、直接検出しようとすると、検出回路の体格が大きくなり、部品数の増加によって製造コストが増大してしまう。具体的には、高電圧を測定可能な電圧に分圧する分圧回路や、絶縁破壊から回路を保護するための絶縁回路が求められるため、電圧値に比例して回路規模、領域面積が増え、コストも増加してしまう。 Here, the surge voltage applied to the switching element is a high voltage of, for example, about 1200 V. Therefore, if an attempt is made to directly detect the surge voltage, the size of the detection circuit increases, and the manufacturing cost increases due to an increase in the number of components. Specifically, since a voltage dividing circuit that divides a high voltage into a measurable voltage and an insulating circuit for protecting the circuit from dielectric breakdown are required, the circuit scale and area increase in proportion to the voltage value, Cost will also increase.
しかるに本態様では、上述したように、スイッチング素子に印加されるサージ電圧が比較的低い寄生インダクタンスに発生するサージ電圧(例えば200V程度)から推定される。よって、電圧の検出動作は、比較的簡単な構成とされたインダクタンス電圧検出手段で済む。従って、検出回路の大型化及び製造コストの増大を防止できる。 However, in this embodiment, as described above, the surge voltage applied to the switching element is estimated from the surge voltage (for example, about 200 V) generated in the relatively low parasitic inductance. Therefore, the voltage detection operation may be performed by the inductance voltage detection means having a relatively simple configuration. Therefore, it is possible to prevent an increase in the size of the detection circuit and an increase in manufacturing cost.
上述したインダクタンス電圧検出手段及びサージ電圧推定手段を備える態様では、前記インダクタンス電圧検出手段は、前記配線の寄生インダクタンスの一部に発生するサージ電圧を検出し、前記サージ電圧推定手段は、前記配線の寄生インダクタンスの一部に発生するサージ電圧から前記配線の寄生インダクタンスの他部に発生するサージ電圧を推定すると共に、前記配線の寄生インダクタンスの一部及び他部に発生するサージ電圧から前記少なくとも一方の素子に印加されるサージ電圧を推定するように構成してもよい。 In the aspect including the inductance voltage detection means and the surge voltage estimation means described above, the inductance voltage detection means detects a surge voltage generated in a part of the parasitic inductance of the wiring, and the surge voltage estimation means A surge voltage generated in the other part of the parasitic inductance of the wiring is estimated from a surge voltage generated in a part of the parasitic inductance, and at least one of the surge voltage generated in a part of the parasitic inductance of the wiring and the other part. You may comprise so that the surge voltage applied to an element may be estimated.
この場合、インダクタンス検出手段では、寄生インダクタンスの全部に発生するサージ電圧ではなく、一部に発生するサージ電圧のみが検出される。一方、サージ電圧推定手段では、配線の寄生インダクタンスの一部に発生するサージ電圧から配線の寄生インダクタンスの他部(即ち、寄生インダクタンス全体で見た場合の、サージ電圧が検出される一部を除いた部分)に発生するサージ電圧が推定される。 In this case, the inductance detection means detects not only the surge voltage generated in the entire parasitic inductance but only the surge voltage generated in a part. On the other hand, the surge voltage estimation means excludes other parts of the parasitic inductance of the wiring from the surge voltage generated in a part of the parasitic inductance of the wiring (that is, a part where the surge voltage is detected when viewed from the whole parasitic inductance). The surge voltage generated in the part) is estimated.
なお、寄生インダクタンスの他部に発生するサージ電圧は、例えば電圧が検出された寄生インダクタンスの一部が全体に占める割合から推定することができる。具体的には、例えば寄生インダクタンスの一部が全体の1/2を占めており、100Vのサージ電圧が検出された場合、寄生インダクタンスの他部も全体の1/2を占めていると考えられるため、同様に100Vのサージ電圧が発生していると推定できる。よって、寄生インダクタンス全体で見れば、合計200Vのサージ電圧が発生していると推定することができる。 The surge voltage generated in the other part of the parasitic inductance can be estimated from, for example, the proportion of the entire parasitic inductance in which the voltage is detected. Specifically, for example, a part of the parasitic inductance occupies 1/2 of the whole, and when a surge voltage of 100 V is detected, it is considered that the other part of the parasitic inductance also occupies 1/2 of the whole. Therefore, it can be presumed that a surge voltage of 100 V is generated similarly. Therefore, it can be estimated that a surge voltage of 200 V in total is generated in terms of the entire parasitic inductance.
寄生インダクタンスの他部に発生するサージ電圧が推定されると、サージ電圧推定手段では更に、配線の寄生インダクタンスの一部及び他部に発生するサージ電圧(即ち、寄生インダクタンス全体に発生するサージ電圧)から、スイッチング素子に印加されるサージ電圧が推定される。本態様では、寄生インダクタンス全体に発生するサージ電圧を検出する場合と比べて、検出されるサージ電圧がより低い電圧となる。よって、検出回路の大型化及び製造コストの増大を効果的に防止できる。 When the surge voltage generated in the other part of the parasitic inductance is estimated, the surge voltage estimation means further causes a part of the parasitic inductance of the wiring and the surge voltage generated in the other part (that is, the surge voltage generated in the entire parasitic inductance). Therefore, the surge voltage applied to the switching element is estimated. In this aspect, the detected surge voltage is lower than that in the case where the surge voltage generated in the entire parasitic inductance is detected. Therefore, an increase in the size of the detection circuit and an increase in manufacturing cost can be effectively prevented.
本発明の作用及び他の利得は次に説明する発明を実施するための形態から明らかにされる。 The effect | action and other gain of this invention are clarified from the form for implementing invention demonstrated below.
以下では、本発明の実施形態について図を参照しつつ説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<第1実施形態>
先ず、第1実施形態に係る電圧変換装置が搭載される車両の全体構成について、図1を参照して説明する。ここに図1は、第1実施形態に係る電圧変換装置が搭載される車両の全体構成を示す概略図である。
<First Embodiment>
First, the overall configuration of a vehicle on which the voltage conversion device according to the first embodiment is mounted will be described with reference to FIG. FIG. 1 is a schematic diagram showing the overall configuration of a vehicle on which the voltage conversion device according to the first embodiment is mounted.
図1において、本実施形態に係る電圧変換装置が搭載される車両100は、エンジン40及びモータジェネレータMG1及びMG2を動力源とするハイブリッド車両として構成されている。但し、車両100の構成はこれに限定されるものではなく、蓄電装置からの電力によって走行可能な車両(例えば、電気自動車や燃料電池自動車)等にも適用可能である。
In FIG. 1, a
また、本実施形態では、電圧変換装置が車両100に搭載される構成について説明するが、車両以外でも交流電動機により駆動される機器であれば適用が可能である。
Moreover, although this embodiment demonstrates the structure by which a voltage converter is mounted in the
車両100は、直流電圧発生部20と、負荷装置45と、平滑コンデンサC2と、ECU30とを備えて構成されている。
The
直流電圧発生部20は、蓄電装置28と、システムリレーSR1,SR2と、平滑コンデンサC1と、コンバータ12とを含む。
DC
蓄電装置28は、例えばニッケル水素又はリチウムイオン等の二次電池や、電気二重層キャパシタ等の蓄電装置を含んで構成される。
The
システムリレーSR1は、蓄電装置28の正極端子及び電力線PL1の間に接続され、システムリレーSR2は、蓄電装置28の負極端子及び接地線NLの間に接続される。システムリレーSR1,SR2は、ECU30からの信号SEにより制御され、蓄電装置28からコンバータ12への電力の供給と遮断とを切替える。
System relay SR1 is connected between the positive terminal of
コンバータ12は、本発明の「電圧変換装置」の一例であり、リアクトルL1と、スイッチング素子Q1,Q2と、ダイオードD1,D2とを含む。
スイッチング素子Q1及びQ2は、本発明の「第1スイッチング素子」及び「第2スイッチング素子」の一例であり、電力線PL2及び接地線NLの間に直列に接続される。スイッチング素子Q1及びQ2は、ECU30からのスイッチング制御信号PWCによって制御される。
The switching elements Q1 and Q2 are examples of the “first switching element” and the “second switching element” of the present invention, and are connected in series between the power line PL2 and the ground line NL. Switching elements Q1 and Q2 are controlled by a switching control signal PWC from
スイッチング素子Q1及びQ2には、例えばIGBT、電力用MOSトランジスタあるいは、電力用バイポーラトランジスタ等を用いることができる。スイッチング素子Q1,Q2に対しては、逆並列ダイオードD1,D2が配置される。 As the switching elements Q1 and Q2, for example, an IGBT, a power MOS transistor, a power bipolar transistor, or the like can be used. Anti-parallel diodes D1 and D2 are arranged for switching elements Q1 and Q2.
リアクトルL1は、スイッチング素子Q1及びQ2の接続ノードと電力線PL1の間に設けられる。また、平滑コンデンサC2は、電力線PL2及び接地線NLの間に接続される。リアクトルを流れる電流であるリアクトル電流ILは、電流センサ18によって検出され、ECU30へと出力される。
Reactor L1 is provided between a connection node of switching elements Q1 and Q2 and power line PL1. Smoothing capacitor C2 is connected between power line PL2 and ground line NL. Reactor current IL that is a current flowing through the reactor is detected by current sensor 18 and output to
なお、本実施形態に係るコンバータ12には、スイッチング素子Q1及びQ2のゲート抵抗値を変更するための手段が備えられているが、ここでは説明の便宜上、図示を省略している。ゲート抵抗値を変更する手段の構成については、後に詳述する。
The
負荷装置45は、インバータ23と、モータジェネレータMG1,MG2と、エンジン40と、動力分割機構41と、駆動輪42とを含む。また、インバータ23は、モータジェネレータMG1を駆動するためのインバータ14と、モータジェネレータMG2を駆動するためのインバータ22とを含む。なお、図1のようにインバータ及びモータジェネレータを2組備えることは必須ではなく、たとえばインバータ14とモータジェネレータMG1、あるいはインバータ22とモータジェネレータMG2のいずれか1組のみを備える構成としてもよい。
モータジェネレータMG1,MG2は、インバータ23から供給される交流電力を受けて車両推進のための回転駆動力を発生する。また、モータジェネレータMG1,MG2は、外部から回転力を受け、ECU30からの回生トルク指令によって交流電力を発電するとともに回生制動力を車両100に発生する。
Motor generators MG1 and MG2 receive AC power supplied from
また、モータジェネレータMG1,MG2は、動力分割機構41を介してエンジン40にも連結される。そして、エンジン40の発生する駆動力とモータジェネレータMG1,MG2の発生する駆動力とが最適な比率となるように制御される。また、モータジェネレータMG1,MG2のいずれか一方を専ら電動機として機能させ、他方のモータジェネレータを専ら発電機として機能させてもよい。なお、本実施形態においては、モータジェネレータMG1をエンジン40により駆動される発電機として機能させ、モータジェネレータMG2を駆動輪42を駆動する電動機として機能させるものとする。
Motor generators MG1 and MG2 are also coupled to
動力分割機構41には、エンジン40の動力を、駆動輪42とモータジェネレータMG1との両方に振り分けるために、例えば遊星歯車機構(プラネタリギヤ)が使用される。
For the
インバータ14は、コンバータ12から昇圧された電圧を受けて、たとえばエンジン40を始動させるためにモータジェネレータMG1を駆動する。また、インバータ14は、エンジン40から伝達される機械的動力によってモータジェネレータMG1で発電された回生電力をコンバータ12に出力する。このときコンバータ12は、降圧回路として動作するようにECU30によって制御される。
インバータ14は、電力線PL2及び接地線NLの間に並列に設けられ、U相上下アーム15と、V相上下アーム16と、W相上下アーム17を含んで構成される。各相上下アームは、電力線PL2及び接地線NLの間に直列接続されたスイッチング素子から構成される。たとえば、U相上下アーム15は、スイッチング素子Q3,Q4から成り、V相上下アーム16は、スイッチング素子Q5,Q6から成り、W相上下アーム17は、スイッチング素子Q7,Q8から成る。また、スイッチング素子Q3〜Q8に対して、逆並列ダイオードD3〜D8がそれぞれ接続される。スイッチング素子Q3〜Q8は、ECU30からのスイッチング制御信号PWIによって制御される。
例えばモータジェネレータMG1は、3相の永久磁石型同期電動機であり、U,V,W相の3つのコイルの一端が中性点に共通接続される。さらに、各相コイルの他端は、各相上下アーム15〜17のスイッチング素子の接続ノードと接続される。 For example, motor generator MG1 is a three-phase permanent magnet type synchronous motor, and one end of three coils of U, V, and W phases is commonly connected to a neutral point. Further, the other end of each phase coil is connected to a connection node of switching elements of upper and lower arms 15 to 17 for each phase.
インバータ22は、コンバータ12に対してインバータ14と並列的に接続される。
インバータ22は駆動輪42を駆動するモータジェネレータMG2に対してコンバータ12の出力する直流電圧を三相交流に変換して出力する。またインバータ22は、回生制動に伴い、モータジェネレータMG2において発電された回生電力をコンバータ12に出力する。このときコンバータ12は降圧回路として動作するようにECU30によって制御される。インバータ22の内部の構成は、図示しないがインバータ14と同様であり、詳細な説明については省略する。
コンバータ12は、基本的には、各スイッチング周期内でスイッチング素子Q1及びQ2が相補的かつ交互にオンオフするように制御される。コンバータ12は、昇圧動作時には、蓄電装置28から供給された直流電圧VLを直流電圧VH(インバータ14への入力電圧に相当するこの直流電圧を、以下「システム電圧」とも称する)に昇圧する。この昇圧動作は、スイッチング素子Q2のオン期間にリアクトルL1に蓄積された電磁エネルギを、スイッチング素子Q1及び逆並列ダイオードD1を介して、電力線PL2へ供給することにより行われる。
コンバータ12は、降圧動作時には、直流電圧VHを直流電圧VLに降圧する。この降圧動作は、スイッチング素子Q1のオン期間にリアクトルL1に蓄積された電磁エネルギを、スイッチング素子Q2及び逆並列ダイオードD2を介して、接地線NLへ供給することにより行われる。
これらの昇圧動作及び降圧動作における電圧変換比(VH及びVLの比)は、上記スイッチング周期におけるスイッチング素子Q1,Q2のオン期間比(デューティ比)により制御される。なお、スイッチング素子Q1及びQ2をオン及びオフにそれぞれ固定すれば、VH=VL(電圧変換比=1.0)とすることもできる。 The voltage conversion ratio (the ratio of VH and VL) in these step-up and step-down operations is controlled by the on-period ratio (duty ratio) of the switching elements Q1 and Q2 in the switching period. If switching elements Q1 and Q2 are fixed to ON and OFF, respectively, VH = VL (voltage conversion ratio = 1.0) can be obtained.
なお本実施形態では、昇圧前の直流電圧VLが電圧センサ10によって検出され、昇圧後の直流電圧VHが電圧センサ13によって検出される。検出された直流電圧VL及びVHの各々は、ECU30に出力される構成となっている。
In the present embodiment, the DC voltage VL before boosting is detected by the
平滑コンデンサC2は、コンバータ12からの直流電圧を平滑化し、その平滑化した直流電圧をインバータ23へ供給する。
Smoothing capacitor C <b> 2 smoothes the DC voltage from
インバータ14は、モータジェネレータMG1のトルク指令値が正(TR1>0)の場合には、平滑コンデンサC2から直流電圧が供給されるとECU30からのスイッチング制御信号PWI1に応答した、スイッチング素子Q3〜Q8のスイッチング動作により直流電圧を交流電圧に変換して正のトルクを出力するようにモータジェネレータMG1を駆動する。また、インバータ14は、モータジェネレータMG1のトルク指令値が零の場合(TR1=0)には、スイッチング制御信号PWI1に応答したスイッチング動作により、直流電圧を交流電圧に変換してトルクがゼロになるようにモータジェネレータMG1を駆動する。これにより、モータジェネレータMG1は、トルク指令値TR1によって指定されたゼロまたは正のトルクを発生するように駆動される。
When the torque command value of motor generator MG1 is positive (TR1> 0),
更に、車両100の回生制動時には、モータジェネレータMG1のトルク指令値TR1は負に設定される(TR1<0)。この場合には、インバータ14は、スイッチング制御信号PWI1に応答したスイッチング動作により、モータジェネレータMG1が発電した交流電圧を直流電圧に変換し、その変換した直流電圧(システム電圧)を、平滑コンデンサC2を介してコンバータ12へ供給する。なお、ここで言う回生制動とは、電動車両を運転するドライバーによるフットブレーキ操作があった場合の回生発電を伴う制動や、フットブレーキを操作しないものの、走行中にアクセルペダルをオフすることで回生発電をさせながら車両を減速(または加速の中止)させることを含む。
Furthermore, during regenerative braking of
インバータ22についても同様に、モータジェネレータMG2のトルク指令値に対応したECU30からのスイッチング制御信号PWI2を受け、スイッチング制御信号PWI2応答したスイッチング動作によって、直流電圧を交流電圧に変換して所定のトルクになるようにモータジェネレータMG2を駆動する。
Similarly,
電流センサ24,25は、モータジェネレータMG1,MG2に流れるモータ電流MCRT1,MCRT2を検出し、その検出したモータ電流をECU30へ出力する。なお、U相,V相,W相の各相の電流の瞬時値の和はゼロであるので、図1に示すように電流センサ24,25は2相分のモータ電流を検出するように配置すれば足りる。
回転角センサ(レゾルバ)26,27は、モータジェネレータMG1,MG2の回転角θ1,θ2を検出し、その検出した回転角θ1,θ2をECU30へ送出する。ECU30では、回転角θ1,θ2に基づきモータジェネレータMG1,MG2の回転速度MRN1,MRN2及び角速度ω1,ω2(rad/s)を算出できる。なお、回転角センサ26,27については、回転角θ1,θ2をECU30にてモータ電圧や電流から直接演算することによって、配置しないようにしてもよい。
Rotation angle sensors (resolvers) 26 and 27 detect rotation angles θ1 and θ2 of motor generators MG1 and MG2, and send the detected rotation angles θ1 and θ2 to
ECU30は、CPU(Central Processing Unit)、記憶装置及び入出力バッファを含み、車両100の各機器を制御する。なお、ECU30の行う制御については、ソフトウェアによる処理に限られず、専用のハードウェア(電子回路)で構築して処理することも可能である。
代表的な機能として、ECU30は、入力されたトルク指令値TR1,TR2、電圧センサ13によって検出されたシステム電圧VH及び電流センサ24,25からのモータ電流MCRT1,MCRT2、回転角センサ26,27からの回転角θ1,θ2等に基づいて、モータジェネレータMG1,MG2がトルク指令値TR1,TR2に従ったトルクを出力するように、コンバータ12及びインバータ23の動作を制御する。すなわち、コンバータ12及びインバータ23を上記のように制御するためのスイッチング制御信号PWC,PWI1,PWI2を生成して、コンバータ12及びインバータ23へそれぞれ出力する。
As a representative function, the
コンバータ12の昇圧動作時には、ECU30は、システム電圧VHをフィードバック制御し、システム電圧VHが電圧指令値に一致するようにスイッチング制御信号PWCを生成する。
During the boost operation of
また、ECU30は、車両100が回生制動モードに入ると、モータジェネレータMG1,MG2で発電された交流電圧を直流電圧に変換するようにスイッチング制御信号PWI1、PWI2を生成してインバータ23へ出力する。これにより、インバータ23は、モータジェネレータMG1,MG2で発電された交流電圧を直流電圧に変換してコンバータ12へ供給する。
Further, when
さらに、ECU30は、車両100が回生制動モードに入ると、インバータ23から供給された直流電圧を降圧するようにスイッチング制御信号PWCを生成し、コンバータ12へ出力する。これにより、モータジェネレータMG1,MG2が発電した交流電圧は、直流電圧に変換され、さらに降圧されて蓄電装置28に供給される。
Further, when
次に、上述したコンバータ12のより具体的な構成について、図2を参照して説明する。ここに図2は、第1実施形態に係る電圧変換装置の具体的な構成を示す部分構成図である。
Next, a more specific configuration of the above-described
図2において、本実施形態に係るコンバータ12のスイッチング素子Q1には、コレクタ及びエミッタ間のサージ電圧を検出するための電圧測定端子211aが設けられている。電圧測定端子211aは、一端がスイッチング素子Q1のコレクタ直近及びエミッタ直近に電気的に接続されており、他端が電圧測定器212に電気的に接続されている。
In FIG. 2, the switching element Q1 of the
電圧測定器212は、例えばADコンバータ(Analog to Digital Converter)やコンパレータ等として構成されており、測定した電圧値をスイッチング素子駆動回路213へと出力する。なお、ここでの電圧測定器212は、上述した電圧測定端子211aと共に、本発明の「サージ電圧検出手段」の一例として機能する。
The
スイッチング素子駆動回路213は、スイッチング素子Q1のゲート抵抗を可変とするデジタルポテンショメータ214を含んで構成されており、電圧測定器212で測定された電圧値に応じてゲート抵抗値を変更する。即ち、ここでのスイッチング素子駆動回路213は、本発明の「ゲート抵抗値変更手段」として機能する。
The switching
他方で、スイッチング素子Q2側も、上述したスイッチング素子Q1側と同様の構成とされている。即ち、スイッチング素子Q2には、スイッチング素子Q2に印加されるサージ電圧を検出する電圧測定端子221a及び電圧測定器222、並びにスイッチング素子Q2に印加されるサージ電圧に応じてゲート抵抗値を変更するスイッチング素子駆動回路223がそれぞれ設けられている。
On the other hand, the switching element Q2 side has the same configuration as the switching element Q1 side described above. That is, the switching element Q2 includes a voltage measuring terminal 221a and a
また、スイッチング素子Q1及びQ2に接続される配線には、寄生インダクタンスL2、L3、L4、L5、L6、L7、L8及びL9が存在している。 In addition, parasitic inductances L2, L3, L4, L5, L6, L7, L8, and L9 exist in the wiring connected to the switching elements Q1 and Q2.
次に、本実施形態に係るコンバータ12の動作時に実行されるゲート抵抗値の変更処理について、図3を参照して説明する。ここに図3は、第1実施形態に係る電圧変換装置におけるゲート抵抗値の変更処理を示すフローチャートである。
Next, the gate resistance value changing process executed during the operation of the
図3において、本実施形態のコンバータ12の動作時には、先ずスイッチング制御信号PWCが生成されることで、スイッチング素子Q1及びQ2がスイッチング制御される(ステップS101)。そして、スイッチング素子Q1及びQ2の制御時には、電圧測定器212及び222によって、スイッチング素子Q1及びQ2に印加されるサージ電圧Vceがそれぞれ検出される(ステップS102)。
In FIG. 3, during the operation of the
スイッチング素子Q1及びQ2に印加されるサージ電圧Vceが検出されると、スイッチング素子駆動回路213及び223において、サージ電圧Vceと所定の閾値Vsetが互いに比較される(ステップS103)。なお、所定の閾値Vsetは、スイッチング素子Q1及びQ2において検出されたサージ電圧Vceに耐え得るゲート抵抗値を実現するために設定される値であり、装置の特性等に基づいて予め決定され、スイッチング素子駆動回路213及び223が有するメモリ等に記憶されている。
When the surge voltage Vce applied to the switching elements Q1 and Q2 is detected, the switching
ここで特に、検出されたサージ電圧Vceが所定の閾値Vsetより大きくない場合(ステップS103:NO)、デジタルポテンショメータ214及び224によってゲート抵抗値Rgが小さくされる(ステップS104)。このようにすれば、ゲート抵抗値Rgが小さくされた分、スイッチング素子Q1及びQ2のスイッチング速度が高速化される。これにより、スイッチング制御時の損失を低減できる。なお、ゲート抵抗値Rgが小さくされた分、スイッチング素子Q1及びQ2の耐圧性能は低下してしまうが、サージ電圧Vceが所定の閾値Vset以下であるため、十分な耐圧性能が実現される。
In particular, when the detected surge voltage Vce is not greater than the predetermined threshold value Vset (step S103: NO), the gate resistance value Rg is decreased by the
一方、検出されたサージ電圧Vceが所定の閾値Vsetより大きい場合(ステップS103:YES)、デジタルポテンショメータ214及び224によってゲート抵抗値Rgが大きくされる(ステップS105)。このようにすれば、ゲート抵抗値Rgが大きくされた分、スイッチング素子Q1及びQ2の耐圧性能が向上する。よって、サージ電圧Vceが所定の閾値Vsetより大きい場合であっても、十分な耐圧性能が実現される。
On the other hand, when the detected surge voltage Vce is larger than the predetermined threshold Vset (step S103: YES), the gate resistance value Rg is increased by the
なお、上述した一連の処理は、コンバータ12の動作時において繰り返し実行される。これにより、一度の変更ではゲート抵抗値Rgを適切な値にできなかった場合であっても、段階的に最適値へと近づけることができる。また、スイッチング素子に印加されるサージ電圧Vceが変化した場合であっても、適切なゲート抵抗値Rgを実現することができる。
The series of processes described above are repeatedly executed during the operation of
以上説明したように、第1実施形態に係る電圧変換装置によれば、スイッチング素子Q1及びQ2に印加されるサージ電圧Vceに応じて、スイッチング素子Q1及びQ2のゲート抵抗値Rgが変更される。従って、スイッチング素子Q1及びQ2において十分な耐圧性能を実現しつつ、スイッチング速度の低下による損失を効果的に低減することが可能である。 As described above, according to the voltage conversion device according to the first embodiment, the gate resistance value Rg of the switching elements Q1 and Q2 is changed according to the surge voltage Vce applied to the switching elements Q1 and Q2. Therefore, it is possible to effectively reduce a loss due to a decrease in switching speed while realizing sufficient withstand voltage performance in the switching elements Q1 and Q2.
<第2実施形態>
次に、第2実施形態に係る電圧変換装置について説明する。なお、第2実施形態は、上述した第1実施形態と比べて一部の構成が異なるのみであり、その他の部分については概ね同様である。このため、以下では、第1実施形態と異なる部分について詳細に説明し、重複する部分については適宜説明を省略するものとする。
Second Embodiment
Next, the voltage converter according to the second embodiment will be described. Note that the second embodiment differs from the first embodiment described above only in part of the configuration, and the other parts are substantially the same. For this reason, below, a different part from 1st Embodiment is demonstrated in detail, and description is abbreviate | omitted suitably about the overlapping part.
先ず、第2実施形態に係るコンバータ12の具体的な構成について、図4を参照して説明する。ここに図4は、第2実施形態に係る電圧変換装置の具体的な構成を示す部分構成図である。
First, a specific configuration of the
図4において、第2実施形態に係るコンバータ12のスイッチング素子Q1には、寄生インダクタンスL2に発生するサージ電圧を検出するための電圧測定端子211bが設けられている。電圧測定端子211bは、一端が寄生インダクタンスL2の両側に電気的に接続されており、他端が電圧測定器212に電気的に接続されている。電圧測定器212は、測定した寄生インダクタンスL2に発生するサージ電圧をスイッチング素子駆動回路213へと出力する。即ち、ここでの電圧測定端子211b及び電圧測定器212は、本発明の「インダクタンス電圧検出手段」の一例として機能する。
In FIG. 4, the switching element Q1 of the
スイッチング素子駆動回路213は、電圧測定器212で測定された寄生インダクタンスL2に発生するサージ電圧からスイッチング素子Q1に印加されるサージ電圧を推定する。即ち、ここでのスイッチング素子駆動回路213は、本発明の「サージ電圧推定手段」として機能する。続いて、スイッチング素子駆動回路213は、推定されたスイッチング素子Q1のサージ電圧に応じてゲート抵抗値を変更する。
The switching
他方で、スイッチング素子Q2側も、上述したスイッチング素子Q1側と同様の構成とされている。即ち、スイッチング素子Q2には、寄生インダクタンスL2に発生するサージ電圧を検出する電圧測定端子221b及び電圧測定器222、並びに寄生インダクタンスL2に発生するサージ電圧からスイッチング素子Q2に印加されるサージ電圧を推定してゲート抵抗値を変更するスイッチング素子駆動回路223がそれぞれ設けられている。
On the other hand, the switching element Q2 side has the same configuration as the switching element Q1 side described above. That is, the switching element Q2 estimates the surge voltage applied to the switching element Q2 from the voltage measurement terminal 221b and the
次に、第2実施形態に係るコンバータ12の動作時に実行されるゲート抵抗値の変更処理について、図5を参照して説明する。ここに図5は、第2実施形態に係る電圧変換装置におけるゲート抵抗値の変更処理を示すフローチャートである。
Next, the gate resistance value changing process executed during the operation of the
図5において、第2実施形態のコンバータ12の動作時には、先ずスイッチング制御信号PWCが生成されることで、スイッチング素子Q1及びQ2がスイッチング制御される(ステップS201)。そして、スイッチング素子Q1及びQ2の制御時には、電圧測定器212及び222によって、寄生インダクタンスL2に発生するサージ電圧Vsrgが検出される(ステップS202)。
In FIG. 5, during the operation of the
寄生インダクタンスL2に発生するサージ電圧Vsrgが検出されると、スイッチング素子駆動回路213及び223において、スイッチング素子Q1及びQ2に印加されるサージ電圧Vceが推定される(ステップS203)。
When the surge voltage Vsrg generated in the parasitic inductance L2 is detected, the switching
以下では、第2実施形態に係るサージ電圧Vceの推定方法について、図6を参照して具体的に説明する。ここに図6は、第2実施形態に係るサージ電圧の推定方法を示す概念図である。なお、図6では、説明の便宜上、スイッチング素子Q1に印加されるサージ電圧に影響を与える部材のみを図示しており、その他の部材は適宜図示を省略している。このため、図4とは一部構成が異なる部分がある。 Hereinafter, a method for estimating the surge voltage Vce according to the second embodiment will be specifically described with reference to FIG. FIG. 6 is a conceptual diagram showing a surge voltage estimation method according to the second embodiment. In FIG. 6, for convenience of explanation, only members that affect the surge voltage applied to the switching element Q1 are shown, and other members are not shown as appropriate. For this reason, there is a part in which the configuration is partially different from that in FIG.
図6において、スイッチング素子Q1のエミッタ側の寄生インダクタンスLaに発生するサージ電圧Vsrg1が、電圧測定器212によって200Vであると検出されたとする。ここで、電流傾きはエミッタ側及びコレクタ側で共通であるため、エミッタ側の寄生インダクタンスLaに発生するサージ電圧Vsrg1が検出されれば、L値を用いてコレクタ側の寄生インダクタンスLbに発生するサージ電圧Vsrg2を算出できる。ここでは、寄生インダクタンスLbに発生するサージ電圧Vsrg2が200Vと算出されたものとする。
In FIG. 6, it is assumed that the surge voltage Vsrg1 generated in the parasitic inductance La on the emitter side of the switching element Q1 is detected by the
スイッチング素子Q1に印加されるサージ電圧Vceは、スイッチング素子Q1に電気的に接続される配線の全ての寄生インダクタンスで発生するサージ電圧及び出力されるシステム電圧VHの和として算出できる。よって、ここでのスイッチング素子Q1に印加されるサージ電圧Vceは、200+200+650=1050Vと推定できる。なお、スイッチング素子Q2側においても同様に、寄生インダクタンスに発生するサージ電圧を用いてスイッチング素子Q2に印加されるサージ電圧Vceを推定できる。 The surge voltage Vce applied to the switching element Q1 can be calculated as the sum of the surge voltage generated by all the parasitic inductances of the wirings electrically connected to the switching element Q1 and the output system voltage VH. Therefore, the surge voltage Vce applied to the switching element Q1 here can be estimated as 200 + 200 + 650 = 1050V. Similarly, on the switching element Q2 side, the surge voltage Vce applied to the switching element Q2 can be estimated using the surge voltage generated in the parasitic inductance.
図5に戻り、スイッチング素子Q1及びQ2に印加されるサージ電圧Vceが推定されると、スイッチング素子駆動回路213及び223において、サージ電圧Vceと所定の閾値Vsetが互いに比較される(ステップS204)。
Returning to FIG. 5, when the surge voltage Vce applied to the switching elements Q1 and Q2 is estimated, the surge voltage Vce and the predetermined threshold value Vset are compared with each other in the switching
ここで特に、検出されたサージ電圧Vceが所定の閾値Vsetより大きくない場合(ステップS204:NO)、デジタルポテンショメータ214及び224によってゲート抵抗値Rgが小さくされる(ステップS205)。一方、検出されたサージ電圧Vceが所定の閾値Vsetより大きい場合(ステップS204:YES)、デジタルポテンショメータ214及び224によってゲート抵抗値Rgが大きくされる(ステップS206)。
In particular, when the detected surge voltage Vce is not greater than the predetermined threshold value Vset (step S204: NO), the gate resistance value Rg is decreased by the
スイッチング素子Q1及びQ2に印加されるサージ電圧は、例えば1200V程度の高い電圧であるため、直接検出しようとすると、検出回路の体格が大きくなり、部品数の増加によって製造コストが増大してしまう。具体的には、高電圧を測定可能な電圧に分圧する分圧回路や、絶縁破壊から回路を保護するための絶縁回路が求められるため、電圧値に比例して回路規模、領域面積が増え、コストも増加してしまう。 Since the surge voltage applied to the switching elements Q1 and Q2 is a high voltage of, for example, about 1200 V, if it is attempted to directly detect the surge voltage, the size of the detection circuit increases, and the manufacturing cost increases due to an increase in the number of components. Specifically, since a voltage dividing circuit that divides a high voltage into a measurable voltage and an insulating circuit for protecting the circuit from dielectric breakdown are required, the circuit scale and area increase in proportion to the voltage value, Cost will also increase.
これに対し第2実施形態では、上述したように、スイッチング素子Q1及びQ2に印加されるサージ電圧が比較的低い寄生インダクタンスに発生するサージ電圧(例えば200V程度)から推定される。よって、検出回路の大型化及び製造コストの増大を防止できる。 On the other hand, in 2nd Embodiment, as mentioned above, the surge voltage applied to switching element Q1 and Q2 is estimated from the surge voltage (for example, about 200V) which generate | occur | produces in a comparatively low parasitic inductance. Therefore, it is possible to prevent an increase in the size of the detection circuit and an increase in manufacturing cost.
なお、ここでは寄生インダクタンスに発生するサージ電圧Vsrgから推定されるスイッチング素子Q1及びQ2に印加されるサージ電圧Vceに基づいてゲート抵抗値Rgを変更する実施例について説明したが、所定の閾値VsetをVsrgに対応するものとして設定すれば、スイッチング素子Q1及びQ2に印加されるサージ電圧Vceを推定する処理を行うことなく、寄生インダクタンスに発生するサージ電圧Vsrgに基づいてゲート抵抗値Rgを変更することもできる。 Here, the embodiment has been described in which the gate resistance value Rg is changed based on the surge voltage Vce applied to the switching elements Q1 and Q2 estimated from the surge voltage Vsrg generated in the parasitic inductance. If it is set to correspond to Vsrg, the gate resistance value Rg is changed based on the surge voltage Vsrg generated in the parasitic inductance without performing the process of estimating the surge voltage Vce applied to the switching elements Q1 and Q2. You can also.
以上説明したように、第2実施形態に係る電圧変換装置によれば、スイッチング素子Q1及びQ2に印加されるサージ電圧Vceを直接検出せずに済むため、より好適にスイッチング素子Q1及びQ2のゲート抵抗値Rgを変更することが可能である。 As described above, according to the voltage conversion device according to the second embodiment, since it is not necessary to directly detect the surge voltage Vce applied to the switching elements Q1 and Q2, the gates of the switching elements Q1 and Q2 are more preferably used. It is possible to change the resistance value Rg.
<第3実施形態>
次に、第3実施形態に係る電圧変換装置について説明する。なお、第3実施形態は、上述した第1実施形態及び第2実施形態と比べて一部の構成が異なるのみであり、その他の部分については概ね同様である。このため、以下では、第1実施形態及び第2実施形態と異なる部分について詳細に説明し、重複する部分については適宜説明を省略するものとする。
<Third Embodiment>
Next, a voltage conversion device according to a third embodiment will be described. Note that the third embodiment differs from the first embodiment and the second embodiment described above only in a part of the configuration, and the other parts are substantially the same. For this reason, below, a different part from 1st Embodiment and 2nd Embodiment is demonstrated in detail, and description shall be abbreviate | omitted suitably about the overlapping part.
先ず、第3実施形態に係るコンバータ12の具体的な構成について、図7を参照して説明する。ここに図7は、第3実施形態に係る電圧変換装置の具体的な構成を示す部分構成図である。
First, a specific configuration of the
図7において、第3実施形態に係るコンバータ12のスイッチング素子Q1には、寄生インダクタンスL2の一部に発生するサージ電圧を検出するための電圧測定端子211cが設けられている。電圧測定端子211cは、一端が寄生インダクタンスL2の端及び中心に電気的に接続されており、他端が電圧測定器212に電気的に接続されている。電圧測定器212は、測定した寄生インダクタンスL2の一部に発生するサージ電圧をスイッチング素子駆動回路213へと出力する。
In FIG. 7, the switching element Q1 of the
スイッチング素子駆動回路213は、電圧測定器212で測定された寄生インダクタンスL2の一部に発生するサージ電圧から寄生インダクタンスL2の全部に発生するサージ電圧を推定する。そして、スイッチング素子駆動回路213は、推定した寄生インダクタンスL2の全部に発生するサージ電圧からスイッチング素子Q1に印加されるサージ電圧を推定する。最後に、スイッチング素子駆動回路213は、推定されたスイッチング素子Q1に印加されるサージ電圧に応じてゲート抵抗値を変更する。
The switching
他方で、スイッチング素子Q2側も、上述したスイッチング素子Q1側と同様の構成とされている。即ち、スイッチング素子Q2には、寄生インダクタンスL2の一部に発生するサージ電圧を検出する電圧測定端子221c及び電圧測定器222、並びに寄生インダクタンスL2の一部に発生するサージ電圧からスイッチング素子Q2に印加されるサージ電圧を推定してゲート抵抗値を変更するスイッチング素子駆動回路223がそれぞれ設けられている。
On the other hand, the switching element Q2 side has the same configuration as the switching element Q1 side described above. That is, the switching element Q2 is applied to the switching element Q2 from the voltage measuring terminal 221c and the
次に、第3実施形態に係るコンバータ12の動作時に実行されるゲート抵抗値の変更処理について、図8を参照して説明する。ここに図8は、第3実施形態に係る電圧変換装置におけるゲート抵抗値の変更処理を示すフローチャートである。
Next, the gate resistance value changing process executed during the operation of the
図8において、第3実施形態のコンバータ12の動作時には、先ずスイッチング制御信号PWCが生成されることで、スイッチング素子Q1及びQ2がスイッチング制御される(ステップS301)。そして、スイッチング素子Q1及びQ2の制御時には、電圧測定器212及び222によって、寄生インダクタンスL2の一部に発生するサージ電圧Vsrgpが検出される(ステップS302)。
In FIG. 8, during the operation of the
寄生インダクタンスL2の一部に発生するサージ電圧Vsrgpが検出されると、スイッチング素子駆動回路213及び223において、寄生インダクタンスL2の全部に発生するサージ電圧Vsrgが推定される(ステップS303)。
When the surge voltage Vsrgp generated in a part of the parasitic inductance L2 is detected, the surge voltage Vsrg generated in the entire parasitic inductance L2 is estimated in the switching
寄生インダクタンスL2の全部に発生するサージ電圧Vsrgが推定されると、スイッチング素子駆動回路213及び223において、スイッチング素子Q1及びQ2に印加されるサージ電圧Vceが推定される(ステップS304)。
When the surge voltage Vsrg generated in the entire parasitic inductance L2 is estimated, the surge voltage Vce applied to the switching elements Q1 and Q2 is estimated in the switching
以下では、第3実施形態に係るサージ電圧Vceの推定方法について、図9を参照して具体的に説明する。ここに図9は、第3実施形態に係るサージ電圧の推定方法を示す概念図である。なお、図9では、説明の便宜上、スイッチング素子Q1に印加されるサージ電圧に影響を与える部材のみを図示しており、その他の部材は適宜図示を省略している。このため、図7とは一部構成が異なる部分がある。 Hereinafter, a method for estimating the surge voltage Vce according to the third embodiment will be specifically described with reference to FIG. FIG. 9 is a conceptual diagram showing a surge voltage estimation method according to the third embodiment. In FIG. 9, for convenience of explanation, only members that affect the surge voltage applied to the switching element Q1 are shown, and the other members are not shown as appropriate. For this reason, there is a part in which the configuration is partially different from FIG.
図9において、スイッチング素子Q1のエミッタ側の寄生インダクタンスLaの一部に発生するサージ電圧Vsrgpが、電圧測定器212によって100Vであると検出されたとする。ここで、サージ電圧Vsrgpが検出された寄生インダクタンスLaの一部が、寄生インダクタンスLaの1/2を占めているとすると、寄生インダクタンスLaの一部を除く他部も寄生インダクタンスLaの1/2を占めていると考えられるため、寄生インダクタンスLaの他部に発生するサージ電圧Vsrgqは100Vと推定できる。ちなみに、寄生インダクタンスLaの一部が、寄生インダクタンスLaの1/3を占めているとすると、寄生インダクタンスLaの他部に発生するサージ電圧Vsrgqは200Vと推定できる。
In FIG. 9, it is assumed that the surge voltage Vsrgp generated in a part of the parasitic inductance La on the emitter side of the switching element Q1 is detected by the
寄生インダクタンスLaの全体に発生するサージ電圧Vsrg1は、寄生インダクタンスLaの一部に発生するサージ電圧寄生Vsrgpと、インダクタンスLaの他部に発生するサージ電圧Vsrgqとの和として算出できる。よって、寄生インダクタンスLaの全体に発生するサージ電圧Vsrg1は、100+100=200Vと推定できる。 The surge voltage Vsrg1 generated in the entire parasitic inductance La can be calculated as the sum of the surge voltage parasitic Vsrgp generated in a part of the parasitic inductance La and the surge voltage Vsrgq generated in the other part of the inductance La. Therefore, the surge voltage Vsrg1 generated across the entire parasitic inductance La can be estimated as 100 + 100 = 200V.
電流傾きはエミッタ側及びコレクタ側で共通であるため、エミッタ側の寄生インダクタンスLaに発生するサージ電圧Vsrg1が検出されれば、L値を用いてコレクタ側の寄生インダクタンスLbに発生するサージ電圧Vsrg2を算出できる。ここでは、寄生インダクタンスLbに発生するサージ電圧Vsrg2が200Vと算出されたものとする。 Since the current slope is common on the emitter side and the collector side, if the surge voltage Vsrg1 generated in the parasitic inductance La on the emitter side is detected, the surge voltage Vsrg2 generated in the parasitic inductance Lb on the collector side is detected using the L value. It can be calculated. Here, it is assumed that the surge voltage Vsrg2 generated in the parasitic inductance Lb is calculated as 200V.
スイッチング素子Q1に印加されるサージ電圧Vceは、スイッチング素子Q1に電気的に接続される配線の全ての寄生インダクタンスに発生するサージ電圧及び出力されるシステム電圧VHの和として算出できる。よって、ここでのスイッチング素子Q1に印加されるサージ電圧Vceは、200+200+650=1050Vと推定できる。なお、スイッチング素子Q2側においても同様に、寄生インダクタンスの一部に発生するサージ電圧を用いてスイッチング素子Q2に印加されるサージ電圧Vceを推定できる。 The surge voltage Vce applied to the switching element Q1 can be calculated as the sum of the surge voltage generated in all parasitic inductances of the wiring electrically connected to the switching element Q1 and the output system voltage VH. Therefore, the surge voltage Vce applied to the switching element Q1 here can be estimated as 200 + 200 + 650 = 1050V. Similarly, on the switching element Q2 side, the surge voltage Vce applied to the switching element Q2 can be estimated using the surge voltage generated in a part of the parasitic inductance.
図8に戻り、スイッチング素子Q1及びQ2に印加されるサージ電圧Vceが推定されると、スイッチング素子駆動回路213及び223において、サージ電圧Vceと所定の閾値Vsetが互いに比較される(ステップS305)。
Returning to FIG. 8, when the surge voltage Vce applied to the switching elements Q1 and Q2 is estimated, the surge voltage Vce and the predetermined threshold value Vset are compared with each other in the switching
ここで特に、検出されたサージ電圧Vceが所定の閾値Vsetより大きくない場合(ステップS305:NO)、デジタルポテンショメータ214及び224によってゲート抵抗値Rgが小さくされる(ステップS306)。一方、検出されたサージ電圧Vceが所定の閾値Vsetより大きい場合(ステップS305:YES)、デジタルポテンショメータ214及び224によってゲート抵抗値Rgが大きくされる(ステップS307)。
Here, in particular, when the detected surge voltage Vce is not greater than the predetermined threshold value Vset (step S305: NO), the gate resistance value Rg is decreased by the
第3実施形態では、寄生インダクタンスの一部に発生するサージ電圧を検出するため、上述した第2実施形態のように寄生インダクタンス全体に発生するサージ電圧を検出する場合と比べて、検出されるサージ電圧がより低い電圧となる。よって、検出される電圧が高くなることに伴う検出回路の大型化及び製造コストの増大を効果的に防止できる。 In the third embodiment, since the surge voltage generated in a part of the parasitic inductance is detected, the detected surge is compared with the case where the surge voltage generated in the entire parasitic inductance is detected as in the second embodiment described above. The voltage is lower. Therefore, it is possible to effectively prevent an increase in the size of the detection circuit and an increase in manufacturing cost due to an increase in the detected voltage.
なお、ここでは寄生インダクタンスの一部に発生するサージ電圧Vsrgpから推定されるスイッチング素子Q1及びQ2に印加されるサージ電圧Vceに基づいてゲート抵抗値Rgを変更する実施例について説明したが、所定の閾値VsetをVsrgpに対応するものとして設定すれば、スイッチング素子Q1及びQ2に印加されるサージ電圧Vceを推定する処理を行うことなく、寄生インダクタンスの一部に発生するサージ電圧Vsrgpに基づいてゲート抵抗値Rgを変更することもできる。 Here, the embodiment has been described in which the gate resistance value Rg is changed based on the surge voltage Vce applied to the switching elements Q1 and Q2 estimated from the surge voltage Vsrgp generated in a part of the parasitic inductance. If the threshold value Vset is set to correspond to Vsrgp, the gate resistance is determined based on the surge voltage Vsrgp generated in a part of the parasitic inductance without performing the process of estimating the surge voltage Vce applied to the switching elements Q1 and Q2. The value Rg can also be changed.
以上説明したように、第3実施形態に係る電圧変換装置によれば、より好適にスイッチング素子Q1及びQ2のゲート抵抗値Rgを変更することが可能である。 As described above, according to the voltage conversion device according to the third embodiment, the gate resistance values Rg of the switching elements Q1 and Q2 can be changed more preferably.
なお、上述した各実施形態では、スイッチング素子Q1及びQ2における処理について併せて説明したが、ゲート抵抗値Rgを変更するための一連の処理は、スイッチング素子Q1側とQ2側とで互いに独立して実行されてよい。また、スイッチング素子Q1及びQ2の両方にゲート抵抗値Rgを変更する手段が備えられる場合について説明したが、スイッチング素子Q1及びQ2のいずれかにのみゲート抵抗値Rgを変更する手段が備えられる場合であっても、上述した効果は相応に発揮される。 In each of the above-described embodiments, the processing in the switching elements Q1 and Q2 has been described together. However, a series of processing for changing the gate resistance value Rg is performed independently on the switching element Q1 side and the Q2 side. May be executed. Moreover, although the case where the means for changing the gate resistance value Rg is provided in both of the switching elements Q1 and Q2 has been described, the case where the means for changing the gate resistance value Rg is provided only in one of the switching elements Q1 and Q2. Even if it exists, the effect mentioned above is exhibited appropriately.
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電圧変換装置もまた本発明の技術的範囲に含まれるものである。 The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the gist or concept of the invention that can be read from the claims and the entire specification. Is also included in the technical scope of the present invention.
10,13…電圧センサ、12…コンバータ、18…電流センサ、20…直流電圧発生部、22,23…インバータ、28…蓄電装置、30…ECU、40…エンジン、41…動力分割機構、42…駆動輪、45…負荷装置、100…車両、211a,221a,211b,221b,211c,221c…電圧測定端子、212,222…電圧測定器、213,223…スイッチング素子駆動回路、214,224…デジタルポテンショメータ、スイッチングC2…平滑コンデンサ、D1,D2…ダイオード、IL…リアクトル電流、L1…リアクトル、L2,L3,L4,L5,L6,L7,L8,L9,La,Lb…寄生インダクタンス、MG1,MG2…モータジェネレータ、PWC…ゲート信号、Q1,Q2…スイッチング素子、Rg…ゲート抵抗値、SR1,SR2…システムリレー。
DESCRIPTION OF
Claims (3)
前記第1スイッチング素子及び前記第2スイッチング素子のうち少なくとも一方の素子に印加されるサージ電圧を検出するサージ電圧検出手段と、
前記サージ電圧に基づいて、前記少なくとも一方の素子のゲート抵抗値を変更するゲート抵抗値変更手段と
を備えることを特徴とする電圧変換装置。 A voltage converter for converting a voltage by controlling a first switching element and a second switching element connected in series with each other,
Surge voltage detecting means for detecting a surge voltage applied to at least one of the first switching element and the second switching element;
A voltage conversion device comprising: a gate resistance value changing unit that changes a gate resistance value of the at least one element based on the surge voltage.
前記少なくとも一方の素子に電気的に接続された配線の寄生インダクタンスに発生するサージ電圧を検出するインダクタンス電圧検出手段と、
前記配線の寄生インダクタンスに発生するサージ電圧から前記少なくとも一方の素子に印加されるサージ電圧を推定するサージ電圧推定手段と
を有することを特徴とする請求項1に記載の電圧変換装置。 The surge voltage detecting means is
Inductance voltage detecting means for detecting a surge voltage generated in a parasitic inductance of a wiring electrically connected to the at least one element;
The voltage converter according to claim 1, further comprising: a surge voltage estimating unit that estimates a surge voltage applied to the at least one element from a surge voltage generated in a parasitic inductance of the wiring.
前記サージ電圧推定手段は、前記配線の寄生インダクタンスの一部に発生するサージ電圧から前記配線の寄生インダクタンスの他部に発生するサージ電圧を推定すると共に、前記配線の寄生インダクタンスの一部及び他部に発生するサージ電圧から前記少なくとも一方の素子に印加されるサージ電圧を推定する
ことを特徴とする請求項2に記載の電圧変換装置。 The inductance voltage detection means detects a surge voltage generated in a part of the parasitic inductance of the wiring,
The surge voltage estimating means estimates a surge voltage generated in the other part of the parasitic inductance of the wiring from a surge voltage generated in a part of the parasitic inductance of the wiring, and a part of the parasitic inductance of the wiring and the other part. The voltage conversion device according to claim 2, wherein a surge voltage applied to the at least one element is estimated from a surge voltage generated in the voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012110407A JP2013240162A (en) | 2012-05-14 | 2012-05-14 | Voltage conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012110407A JP2013240162A (en) | 2012-05-14 | 2012-05-14 | Voltage conversion device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013240162A true JP2013240162A (en) | 2013-11-28 |
Family
ID=49764735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012110407A Pending JP2013240162A (en) | 2012-05-14 | 2012-05-14 | Voltage conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013240162A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016052180A (en) * | 2014-08-29 | 2016-04-11 | 三菱自動車工業株式会社 | Fault detection device for dc/dc converter |
JP2016152764A (en) * | 2015-02-19 | 2016-08-22 | トヨタ自動車株式会社 | Electric motor control system |
CN107482945A (en) * | 2016-06-07 | 2017-12-15 | 福特全球技术公司 | The separate type Power switching devices of shared source inductance with reduction |
WO2019171856A1 (en) * | 2018-03-07 | 2019-09-12 | サンデンホールディングス株式会社 | Power conversion device |
CN110932582A (en) * | 2018-09-04 | 2020-03-27 | 株式会社东芝 | Switching device, power conversion device, control device, and recording medium |
KR20200080411A (en) * | 2018-12-19 | 2020-07-07 | 엘지전자 주식회사 | Power converting device, and vehicle including the same |
JP2021093741A (en) * | 2021-02-16 | 2021-06-17 | 株式会社東芝 | Electronic circuit, semiconductor device, power conversion device, driving device, vehicle, and elevator |
JPWO2022158521A1 (en) * | 2021-01-22 | 2022-07-28 |
-
2012
- 2012-05-14 JP JP2012110407A patent/JP2013240162A/en active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016052180A (en) * | 2014-08-29 | 2016-04-11 | 三菱自動車工業株式会社 | Fault detection device for dc/dc converter |
JP2016152764A (en) * | 2015-02-19 | 2016-08-22 | トヨタ自動車株式会社 | Electric motor control system |
CN107482945A (en) * | 2016-06-07 | 2017-12-15 | 福特全球技术公司 | The separate type Power switching devices of shared source inductance with reduction |
WO2019171856A1 (en) * | 2018-03-07 | 2019-09-12 | サンデンホールディングス株式会社 | Power conversion device |
JP2019161691A (en) * | 2018-03-07 | 2019-09-19 | サンデンホールディングス株式会社 | Power conversion device |
CN111742481A (en) * | 2018-03-07 | 2020-10-02 | 三电控股株式会社 | Power conversion device |
US11223296B2 (en) | 2018-03-07 | 2022-01-11 | Sanden Holdings Corporation | Power conversion device |
CN111742481B (en) * | 2018-03-07 | 2023-04-18 | 三电有限公司 | Power conversion device |
CN110932582A (en) * | 2018-09-04 | 2020-03-27 | 株式会社东芝 | Switching device, power conversion device, control device, and recording medium |
CN110932582B (en) * | 2018-09-04 | 2023-01-10 | 株式会社东芝 | Switching device, power conversion device, control device, and recording medium |
KR20200080411A (en) * | 2018-12-19 | 2020-07-07 | 엘지전자 주식회사 | Power converting device, and vehicle including the same |
KR102612829B1 (en) * | 2018-12-19 | 2023-12-11 | 엘지마그나 이파워트레인 주식회사 | Power converting device, and vehicle including the same |
WO2022158521A1 (en) * | 2021-01-22 | 2022-07-28 | ナブテスコ株式会社 | Inverter, control method for inverter, control program for inverter, converter, and driving device |
JPWO2022158521A1 (en) * | 2021-01-22 | 2022-07-28 | ||
JP7695964B2 (en) | 2021-01-22 | 2025-06-19 | ナブテスコ株式会社 | Inverter, inverter control method, inverter control program, converter, and drive device |
JP7087138B2 (en) | 2021-02-16 | 2022-06-20 | 株式会社東芝 | Electronic circuits, semiconductor devices, power converters, drives, vehicles, and elevators |
JP2021093741A (en) * | 2021-02-16 | 2021-06-17 | 株式会社東芝 | Electronic circuit, semiconductor device, power conversion device, driving device, vehicle, and elevator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103648832B (en) | The actuating device of vehicle | |
JP2013207914A (en) | Controller of voltage converter | |
JP2013240162A (en) | Voltage conversion device | |
CN103843239B (en) | Voltage conversion device control device and method | |
CN105896967B (en) | Boosting controller and boost control method | |
JP2009189181A (en) | Motor drive system, control method therefor, and electric vehicle | |
JP5303030B2 (en) | Control device for voltage converter, vehicle equipped with the same, and control method for voltage converter | |
JP5780197B2 (en) | Voltage converter | |
JP2014113003A (en) | Vehicle | |
JP2010172139A (en) | Device and method for drive controlling vehicle | |
JP5807524B2 (en) | Control device for voltage converter | |
JP2011109851A (en) | Device for controlling power supply system, and vehicle mounting the same | |
JP4905204B2 (en) | Load drive device | |
JP2003244801A (en) | Voltage converter | |
JP5644786B2 (en) | Control device for voltage converter | |
JP2012186905A (en) | Electrical system of electric vehicle and control method thereof | |
JP2013207915A (en) | Controller of voltage converter | |
JP2013090410A (en) | Electric vehicle | |
JP2013172528A (en) | Voltage conversion device | |
JP6323323B2 (en) | Boost control device | |
JP5618012B2 (en) | Control device and control method for voltage converter | |
JP2012235591A (en) | Vehicle | |
JP5962051B2 (en) | Voltage converter | |
JP2017070048A (en) | Electric motor drive control system | |
JP2012065479A (en) | Motor drive device and vehicle equipped with the same |