JP2013236142A

JP2013236142A - 非可逆回路素子

Info

Publication number: JP2013236142A
Application number: JP2012105746A
Authority: JP
Inventors: Tomohiro Sato; 知大佐藤; Makoto Higasa; 誠日笠; Yasushi Kishimoto; 靖岸本
Original assignee: Hitachi Metals Ltd
Current assignee: Proterial Ltd
Priority date: 2012-05-07
Filing date: 2012-05-07
Publication date: 2013-11-21
Anticipated expiration: 2032-05-07
Also published as: JP6011911B2

Abstract

【課題】小型化しても動作周波数が広帯域化な非可逆回路素子を得る。
【解決手段】第一入出力ポートＰ１と第二入出力ポートＰ２との間に配置された第一インダクタンス素子Ｌ１を構成する第一中心導体と、第二入出力ポートＰ２とアースとの間に配置された第二インダクタンス素子Ｌ２を構成する第２中心導体とを有し、前記第二中心導体の一部に並列接続され、前記第二入出力ポートＰ２と接続された第三キャパシタンス素子Ｃ３を設ける。
【選択図】図１

Description

本発明は、高周波信号に対して非可逆伝送特性を有する非可逆回路素子に関し、特に携帯電話等の移動体通信システムの中で使用され、一般にアイソレータやサーキュレータと呼ばれる非可逆回路素子に関する。

数１００ＭＨｚから数１０ＧＨｚの周波数帯を利用した移動体通信機器、例えば携帯電話の基地局や端末機等には、アイソレータ等の非可逆回路素子が用いられている。アイソレータは、例えば移動体通信機器の送信段において電力増幅器とアンテナとの間に配置され、電力増幅器への不要信号の逆流を防ぎ、また電力増幅器の負荷側のインピーダンスを安定させる。そのため、アイソレータは挿入損失特性、反射損失特性及びアイソレーション特性に優れていることが要求される。

このようなアイソレータとして、図１０に等価回路を示す二端子対アイソレータが知られている（特許文献１）。

この二端子対アイソレータ１は、第一入出力ポートＰ１と第二入出力ポートＰ２との間に、電気的に接続された第一中心導体Ｌ１と、第一中心電極Ｌ１と電気的絶縁状態で交差して配置され、第二入出力ポートＰ２とアースとの間に電気的に接続された第二中心電極Ｌ２と、第一入出力ポートＰ１と第二入出力ポートＰ２の間に電気的に接続され、第一中心電極Ｌ１と第一並列共振回路を構成する第一キャパシタンス素子Ｃ１と、抵抗素子Ｒと、第二入出力ポートＰ２とアースの間に電気的に接続され、第二中心電極Ｌ２と第二並列共振回路を構成する第二キャパシタンス素子Ｃ２とを有する。

第一並列共振回路でアイソレーション特性（逆方向減衰特性）が最大となる周波数が設定され、第二並列共振回路で挿入損失特性が最小となる周波数が設定される。第一入出力ポートＰ１から第二入出力ポートＰ２に高周波信号が伝搬する場合、第一入出力ポートＰ１と第二入出力ポートＰ２間の第一並列共振回路は共振しないが、第二並列共振回路が共振するため、伝送損失が少なく挿入損失特性が良い。一方、第一入出力ポートＰ１と第二入出力ポートＰ２の間に接続された抵抗素子Ｒにより、第二入出力ポートＰ２から第一入出力ポートＰ１に逆流する電流は吸収される。もってアンテナのインピーダンス変動に伴う不要な反射波が電力増幅器等に逆進入するのを防止する。

ところで携帯電話においては、増大する加入者数に対応するため、周波数帯域が広くなるなるとともに（ワイドバンド化）、複数の送受信系（ＷＣＤＭＡ、ＰＤＣ、ＰＨＳ、ＧＳＭ（登録商標）等）を扱うようになり（マルチバンド化、マルチシステム化等）、これに応じて非可逆回路素子にも動作周波数の広帯域化が要求されている。例えば、ＧＳＭ方式及びＴＤＭＡ方式の携帯電話網を使ったデータ伝送技術の一つとして、ＥＤＧＥ（ＥｎｈａｎｃｅｄＤａｔａＧＳＭＥｎｖｉｒｏｎｍｅｎｔ）がある。ＧＳＭ８５０／９００の２バンドを使用する場合、非可逆回路素子に要求される通過周波数帯域は８２４〜９１５ＭＨｚである。

広帯域した非可逆回路素子を得るには、リアクタンス素子を接続する接続線路により生じるインダクタンスや、電極パターン間の干渉により生じる浮遊キャパシタンス等、製造上の様々なばらつき要因を考慮する必要がある。しかし、不要なリアクタンス成分が、第一及び第二の並列共振回路に接続するため、入力インピーダンスが所望値からずれる。その結果、非可逆回路素子と接続する他の回路とのインピーダンス不整合が生じ、挿入損失特性及びアイソレーション特性が劣化する。

不要なリアクタンス成分を考慮して、第一及び第二の並列共振回路を構成するインダクタンス及びキャパシタンスを決定することは不可能ではないが、第一及び第二入出力ポートＰ１，Ｐ２の入力インピーダンスを独立に調整するのが難しく、外部回路との最適な整合条件を得るのは事実上不可能であった。特に第一入出力ポートＰ１の入力インピーダンスのずれは挿入損失の増加を招くために避けなければならない。

特開２００４−８８７４３号

従って、本発明の目的は、小型化しても動作周波数が広帯域な非可逆回路素子を得ることである。

本発明の非可逆回路素子は、第一入出力ポートＰ１と第二入出力ポートＰ２との間に配置された第一中心導体Ｌ１と、前記第一中心導体Ｌ１と並列に接続して第一共振回路を構成する第一キャパシタンス素子Ｃ１と、前記第一並列共振回路に並列に接続された抵抗素子Ｒと、前記第一共振回路の第二入出力ポートＰ２とアースとの間に配置された第二中心導体Ｌ２と、前記第二中心導体Ｌ２と並列に接続して第二共振回路を構成する第二キャパシタンス素子Ｃ２と、前記第二中心導体Ｌ２の一部に並列接続され、前記第二入出力ポートＰ２と接続された第三キャパシタンス素子Ｃ３とを有することを特徴とする非可逆回路素子である。

更に、前記第二共振回路とアースとの間に配置された第三インダクタンス素子Ｌ３を備えるのが好ましい。

また、本発明の非可逆回路素子では、前記第一中心導体及び前記第二中心導体を電極パターンでマイクロ波フェライトを用いた中心導体組立体に構成し、前記第一又は第二のキャパシタンス素子Ｃ１，Ｃ２の内、少なくとも第二キャパシタンス素子Ｃ２の一部を、積層基板内の電極パターンにより構成し、前記中心導体組立体と前記積層基板とを重ねて、前記第二中心導体の電極パターンの一部と前記第二キャパシタンス素子Ｃ２の電極パターンの一部とにより、前記第三キャパシタンス素子Ｃ３を形成するのが好ましい。

前記第三インダクタンス素子Ｌ３は、積層基板内の電極パターン、積層基板に実装したチップインダクタ、又は空芯コイルにより形成するのが好ましく、前記第一インダクタンス素子Ｌ１との電磁気的な結合を生じないようにしている。

前記第一又は第二キャパシタンス素子の少なくとも一部は、積層基板内の電極パターンにより形成される。前記第一又は第二のキャパシタンス素子の少なくとも一部をチップコンデンサ又は単板コンデンサにより構成しても良い。ここで「単板コンデンサ」は、誘電体基板の対向する主面に電極パターンを形成してなるコンデンサである。

本発明の非可逆回路素子によれば、小型化しても動作周波数帯域（通過帯域）を広くとることが出来る。その通過帯域においては、挿入損失特性及び反射特性に優れ、入力インピーダンスの調整が容易であるため、移動体通信機器の送信部において電力増幅器とアンテナの間に配置した場合、電力増幅器への不要信号の逆流を防ぐのみならず、電力増幅器の負荷側のインピーダンスを安定させる。本発明の非可逆回路素子を用いれば、携帯電話等の電池寿命が伸びる。

本発明の一実施態様による非可逆回路素子の等価回路を示す図である。本発明の第一の実施態様による非可逆回路素子を示す斜視図である。図２の非可逆回路素子の内部構造を示す分解斜視図である。本発明の第一の実施態様による非可逆回路素子に用いる中心導体組立体を示す展開図である。本発明の第一の実施態様による非可逆回路素子に用いる積層基板を示す展開図である。本発明の一実施態様による非可逆回路素子の別の等価回路を示す図である。本発明の第一の実施態様による非可逆回路素子に用いる中心導体組立体の底面パターンを示す平面図である。実施例１及び比較例１の非可逆回路素子の入力側ＶＳＷＲ特性と挿入損失特性を示すグラフである。実施例１及び比較例１の非可逆回路素子の出力側ＶＳＷＲ特性とアイソレーション特性を示すグラフである。従来の非可逆回路素子の等価回路を示す図である。

以下本発明の非可逆回路素子について説明する。
図１は本発明の一実施態様による広帯域な非可逆回路素子の等価回路を示す。この非可逆回路素子は、第一入出力ポートＰ１と第二入出力ポートＰ２との間に配置された第一中心導体Ｌ１と、前記第一中心導体Ｌ１と並列に接続して第一共振回路を構成する第一キャパシタンス素子Ｃ１と、前記第一並列共振回路に並列に接続された抵抗素子Ｒと、前記第一共振回路の第二入出力ポートＰ２とアースとの間に配置された第二中心導体Ｌ２と、前記第二中心導体Ｌ２と並列に接続して第二共振回路を構成する第二キャパシタンス素子Ｃ２と、前記第二中心導体Ｌ２の一部に並列接続され、前記第二入出力ポートＰ２と接続された第三キャパシタンス素子Ｃ３とを備える。

本発明の特徴は、第二中心導体Ｌ２の一部に並列接続され、前記第二入出力ポートＰ２と接続された第三キャパシタンス素子Ｃ３を有する点である。

従来の非可逆回路素子は、等価回路的に第一入出力ポートＰ１と第二入出力ポートＰ２との間に配置された第一共振回路がハイパスフィルタとして機能し、第二入出力ポートＰ２とアースとの間に配置された第二共振回路がローパスフィルタとして機能するので、帯域通過フィルタのような特性を示し、通過帯域外で減衰量が比較的大きい。
これに対して、本発明の非可逆回路素子は、帯域通過フィルタのような特性を示す点では従来の非可逆回路素子と同じであるが、第三キャパシタンス素子Ｃ３が接続されているために、入力側ＶＳＷＲ特性、出力側ＶＳＷＲ特性が双峰特性となる。特にその傾向は入力側ＶＳＷＲ特性に顕著に表れ、従来の非可逆回路素子と比べて広帯域な伝送特性を有するものとなる。

図６は本発明の実施態様の一例による非可逆回路素子の等価回路を示す。本実施態様では、図１で示した非可逆回路素子の等価回路とは、第二共振回路とアースとの間に第三インダクタンス素子Ｌ３が配置されている点で相違する。第三インダクタンス素子Ｌ３は第二共振回路とで高調波のトラップ回路として機能し、高調波減衰量が必要となる場合に設けるものである。この等価回路の他の構成は図１に示すのと同じであるので、説明を省略する。

図２は非可逆回路素子１の外観を示し、図３はその構造を示す。非可逆回路素子１は、マイクロ波フェライト、及びその上に電気的絶縁状態で交差するように配置された第一中心導体及び第二中心導体からなる中心導体組立体３０と、第一中心導体で構成される第一インダクタンス素子Ｌ１及び第二中心導体で構成される第二インダクタンス素子Ｌ２と共振回路を構成する第一キャパシタンス素子Ｃ１の一部、第二キャパシタンス素子Ｃ２を有する積層基板４０と、積層基板４０に実装されたチップ部品（抵抗素子５０、第一キャパシタンス素子Ｃ１の一部を構成するキャパシタンス素子５５と、金属フレーム１０ｂ（下ヨーク）と、積層基板４０と電気的に接続する入力端子６５（ＩＮ）、出力端子６５（ＯＵＴ）を備えた樹脂ベース６０と、フェリ磁性体であるマイクロ波フェライトに直流磁界を印加する永久磁石２０と、上ヨーク１０ａ（上ケースと呼ぶ場合もある）とを具備し、樹脂ベース６０と上ケース１０ａとにより形成された空間に、永久磁石２０、中心導体組立体３０及び積層基板４０等が収容される。上ヨーク１０ａ、金属フレーム１０ｂは軟鉄等の強磁性体からなり磁気回路を構成する。

図４は中心導体組立体３０の内部構造を示す。中心導体組立体３０は、第一インダクタンス素子Ｌ１を構成する第一中心導体を形成する第一の線路３６ａ〜３６ｃ、第二の線路３７ａ〜３７ｃ及び第三の線路３８ａ〜３８ｃと、第二インダクタンス素子Ｌ２を構成する第二の中心導体を形成する第四の線路３５ａ、第五の線路３５ｂ、第六の線路３５ｃとを備えている。
層４上で、第一の線路３６ａ〜３６ｃ及び第三の線路３８ａ〜３８ｃは第二の中心導体の第四の線路３５ａ、第六の線路３５ｃの両側に配置されている。層３上に形成された第二の線路３７ａ〜３７ｃは、層４に設けられたビアホールを介して、第一の線路３６ａ〜３６ｃの一端及び第三の線路３８ａ〜３８ｃの一端と接続している。その結果、第二の線路３７ａ〜３７ｃは第二の中心導体を構成する第四の線路３５ａ、第六の線路３５ｃと磁性体層を介して数μｍ〜数十μｍに近接して交差する。第一中心導体及び第二中心導体は８０〜１１０°の角度で交差するのが好ましい。なお交差角により非可逆回路素子の入力インピーダンスが変化するので、最適なインピーダンス整合条件となるように、交差角を適宜調整される。

層１の裏面には、第一中心導体の端子電極３１（ＩＮ）、第一及び第二中心導体で共通の端子電極３２（ＯＵＴ）が形成されており、第一中心導体を構成する第一の線路３６ａ〜３６ｃの他端は層１〜４に設けられたビアホール（図中黒丸で示す）を介して共通の端子電極３１と接続し、第三の線路３８ａ〜３８ｃの他端は層１〜４に設けられたビアホールを介して端子電極３２と接続している。

また、第二中心導体を構成する第四の線路３５ａの一端はビアホールを介して層１の裏面の端子電極３２（ＯＵＴ）と接続し、第二中心導体を構成する第六の線路３５ｃの一端はビアホールを介して層１の裏面の端子電極３３（ＧＮＤ）と接続している。第二中心導体を構成する第四、第六の線路３５ａ、３５ｃのそれぞれの他端は、層１の裏面に形成された第五の線路３５ｂとビアホールを介して接続されて、巻回された一本の線路構成となる。第五の線路３５ｂは後述する積層基板４０に形成された電極パターンとで第三キャパシタンス素子Ｃ３を構成する。

中心導体組立体３０を構成するマイクロ波フェライトは、永久磁石２０からの直流磁界に対して非可逆回路素子としての機能を果たす磁性体材料であれば良い。マイクロ波フェライト１０は好ましくはガーネット構造を有し、ＹＩＧ（イットリウム・鉄・ガーネット）等からなる。ＹＩＧのＹの一部をＧｄ，Ｃａ，Ｖ等で置換しても良く、Ｆｅの一部をＡｌ，Ｇａ等で置換しても良い。また使用周波数によっては、Ｎｉ系フェライトでも良い。中心導体組立体３０
は、例えば１．５ｍｍ×１．２ｍｍ×０．２ｍｍの外形寸法を有し、各線路は幅０．１ｍｍ及び厚さ２０μｍであり、第一の線路〜第三の線路の中心間距離（ピッチ）は０．１〜０．３ｍｍである。ビアホールは直径０．１ｍｍ〜０．２ｍｍの円形断面を有するが、別の断面形状でも良い。

積層構造の中心導体組立体３０を形成するには、まずガーネットフェライト等の磁性セラミック粉末のグリーンシートをドクターブレード法により作製する。
磁性セラミック粉末の組成は、例えば（Ｙ_１．４５Ｂｉ_０．８５Ｃａ_０．７）（Ｆｅ_３．９５Ｉｎ_０．３Ａｌ_０．４Ｖ_０．３５）Ｏ_１２（原子比）である。この組成のグリーンシートを作製するには、例えばＹ_２Ｏ_３、Ｂｉ_２Ｏ_３、ＣａＣＯ_３、Ｆｅ_２Ｏ_３、Ｉｎ_２Ｏ_３、Ａｌ_２Ｏ_３及びＶ_２Ｏ５からなる出発原料をボールミルで湿式混合し、得られたスラリーを乾燥した後、８５０℃で仮焼し、ボールミルで湿式粉砕し、得られた多結晶磁性セラミック粉末に、有機バインダー（例えばポリビニルブチラール）、可塑剤（例えばブチルフタリル・ブチルグリコレート）、及び有機溶剤（例えばエタノール又はブタノール）をボールミルで混合し、粘度を調整した後、ドクターブレード法によりシート状に成形する。
グリーンシートの厚さは、焼結後に例えば４０μｍ及び８０μｍとなるようにする。各グリーンシートに、Ａｇ、Ｃｕ等の導電性ペーストを所定パターンに印刷して第一及び第二の中心導体を含む電極パターンを形成するとともに、スルーホールに導電性ペーストを充填してビアホールとする。電極パターンを形成したグリーンシートを積層して熱圧着し、所定のサイズにダイシングソーや鋼刃によりスリットを設けた後焼成して、複数の中心導体組立体を有する集合基板を作製する。

集合基板をスリットにより分割して個々の中心導体組立体とし、ビアホールの露出部、表面に現れた線路、及び端子電極をめっきする。なお、集合基板の分割を焼結前に行っても良く、またスリットを焼結後に形成しても良く、さらにめっきをしなくても良い場合もある。

図５は積層基板４０の構造を示す。積層基板４０も一体的に焼結した積層体からなり、その内部に第一、第二キャパシタンス素子Ｃ１，Ｃ２を形成する容量電極（電極パターン）８１〜８６及びグランド電極（電極パターン）９５、第三インダクタンス素子Ｌ３を形成するライン電極８７を有する。積層基板４０の上面には、中心導体組立体３０の端子電極３１〜３３と接続する電極４５ａ〜４５ｅが形成されており、裏面には、樹脂ベース６０に形成された実装端子６５（ＩＮ）、６５（ＯＵＴ），６６（ＧＮＤ）、７０（ＧＮＤ）と接続する実装端子Ｐ１（ＩＮ）、Ｐ２（ＯＵＴ）、９５（ＧＮＤ）が設けられている。ここでＰ１、Ｐ２は図６で示した等価回路の第一、第二入出力ポートＰ１、Ｐ２と対応する。実装端子７０（ＧＮＤ）は下ヨークとなる金属フレーム１０ｂを介して積層基板４０の実装端子９５（ＧＮＤ）と接続される。

第一キャパシタンス素子Ｃ１は電極パターン８２〜８６で形成され、電極パターン８２を第二キャパシタンス素子Ｃ２と共通している。端子電極Ｐ１（ＩＮ）は層１〜７に形成されたビアホールを介して電極パターン８３、８５及び層７の電極４５ｃと接続する。電極４５ｃは中心導体組立体３０の端子電極３１（ＩＮ）と接続する。また端子電極Ｐ２（ＯＵＴ）は層１〜７に形成されたビアホールを介して電極パターン８２、８４、８６及び層７の電極４５ａと接続する。電極４５ａは中心導体組立体３０の端子電極３２（ＯＵＴ）と接続する。

第二キャパシタンス素子Ｃ２は電極パターン８１、８２で形成され、層１に形成された電極パターン８１とともに形成されたライン電極８７で、第三インダクタンス素子Ｌ３を形成する。ライン電極８７は層２に形成された電極パターン９４と、層２〜７に形成されたビアホールを介して層７の電極４５ｂと接続する。電極４５ｂは中心導体組立体３０の端子電極３３（ＧＮＤ）と接続する。

積層基板４０は７層の誘電体シートからなる。各誘電体シートに導電ペーストを印刷して電極パターンを形成する。各誘電体シート上の電極パターンは、導電ペーストを充填したビアホール（図中黒丸で表示）で電気的に接続する。
誘電体シートに用いるセラミックは、Ａｇ等の導電ペーストと同時焼成できる低温焼結セラミックス（ＬＴＣＣ）が好ましい。環境上の観点から、低温焼結セラミックスは鉛を含有しないのが好ましい。このような低温焼結セラミックスの組成は、１０〜６０質量％（Ａｌ_２Ｏ_３換算）のＡｌ、２５〜６０質量％（ＳｉＯ_２換算）のＳｉ、７．５〜５０質量％（ＳｒＯ換算）のＳｒ、及び０質量％超で２０質量％以下（ＴｉＯ_２換算）のＴｉからなる主成分１００質量％に対して、副成分として０．１〜１０質量％（Ｂｉ_２Ｏ_３換算）のＢｉ、０．１〜５質量％（Ｎａ_２Ｏ換算）のＮａ、０．１〜５質量％（Ｋ２Ｏ換算）のＫ、及び０．１〜５質量％（ＣｏＯ換算）のＣｏからなる群から選ばれた少なくとも一種と、０．０１〜５質量％（ＣｕＯ換算）のＣｕ、０．０１〜５質量％（ＭｎＯ_２換算）のＭｎ、及び０．０１〜５質量％のＡｇからなる群から選ばれた少なくとも一種とを含有するのが好ましい。積層基板５０が高いＱ値を有する低温焼結セラミックスからなる場合、Ａｇ，Ｃｕ、Ａｕ等の高導電率の金属を電極パターンに使用できるので、極めて低損失の非可逆回路素子を構成できる。

上記組成を有するセラミック混合物を７００〜８５０℃で仮焼し、平均粒径０．６〜２μｍに微粉砕し、エチルセルロース、オレフィン系熱可塑性エラストマー、ポリビニルブチラール（ＰＶＢ）等のバインダ、ブチルフタリルブチルグリコレート（ＢＰＢＧ）等の可塑剤である及び溶剤と混合してスラリーとし、ドクターブレード法等により誘電体グリーンシートを作製する。各グリーンシートにビアホールを形成し、導電ペーストを印刷して電極パターンを形成するとともに、ビアホールにも同じ導電ペーストを充填する。その後、グリーンシートを積層し、焼成することにより積層基板４０を作製する。

積層基板４０の表面の電極パターンには、Ｎｉメッキを下地としてＡｕメッキを施こすのが好ましい。Ａｕメッキは高導電率で半田濡れ性が良いので、非可逆回路素子を低損失にできる。Ｎｉメッキは、Ａｇ，Ｃｕ，Ａｇ−Ｐｄ等の電極パターンとＡｕメッキとの固着強度を向上させる。めっき含めた電極パターンの厚さは通常５〜２０μｍ程度であり、表皮効果が得られる厚さの２倍以上であるのが好ましい。

積層基板４０は約１．９ｍｍ×１．６ｍｍ×０．１８ｍｍ程度か、それ以下と小さいので、まず複数の積層基板４０が分割溝を介して連結したマザー積層基板を作製し、分割溝に沿って折って個々の積層基板４０に分離するのが好ましい。勿論、マザー積層基板に分割溝を設けず、ダイサーやレーザで切断しても良い。

積層基板４０の表面に中心導体組立体３０を実装すると、第二中心導体を構成する第二の線路３５ｂが、丁度、積層基板４０の表面の電極４５ａ〜４５ｅと干渉しない位置に配置される。積層基板４０の層６には、第二入出力ポートＰ２と接続する電極パターン８６が形成され、層７を介して前記第二の線路３５ｂと数十μｍの間隔で対向する。この様な構成によって、第二中心導体の一部に並列接続され、第二入出力ポートＰ２と接続された第三キャパシタンス素子Ｃ３を形成する。なお、積層基板４０の主面に実装したチップコンデンサで第三キャパシタンス素子Ｃ３を構成することも可能である。

層１の電極４５ｃと電極４５ｅの間には抵抗素子５０（Ｒ）を、電極４５ｃと電極４５ｄの間には第一キャパシタンス素子Ｃ１の一部を構成するチップコンデンサ５５を半田付けして接続する。電極４５ｄ、電極４５ｅは層６に形成された電極パターン８６と層７に設けられたビアホールを介して接続する。

樹脂ベース６０は、０．１ｍｍ程度のＣｕ板などの導体薄板からなる入力端子６５（ＩＮ）（等価回路の第一入出力ポートＰ１）、出力端子６５（ＯＵＴ）（等価回路の第二入出力ポートＰ２）をインサート成形したものである。なお、図３においては樹脂ベース６０は一方の面側のみを示すが、裏面側にも同様な配置で実装端子６５（ＩＮ）、６５（ＯＵＴ），６６（ＧＮＤ）が形成されている。導体薄板は、例えば厚さ０．１５ｍｍ程度のＳＰＣＣの表面に１〜３μｍのＣｕメッキ及び厚さ２〜４μｍのＡｇメッキを施したものが好ましい。めっき処理により高周波特性が改善される。

中心導体組立体３０に直流磁界を印加する永久磁石２０は、ほぼ箱形状の上ケース１０ａの内壁面に接着剤等により固定される。永久磁石２０は、安価でマイクロ波フェライトとの温度特性の相性が良いフェライト磁石（ＳｒＯ・ｎＦｅ_２Ｏ_３）により形成するのが好ましい。特にＳｒ及び／又はＢａの一部をＲ元素（Ｙを含む希土類元素の少なくとも１種）で置換し、Ｆｅの一部をＭ元素（Ｃｏ、Ｍｎ、Ｎｉ及びＺｎからなる群から選ばれた少なくとも１種）で置換したマグネトプランバイト型結晶構造を有し、Ｒ元素及び／又はＭ元素が化合物の状態で仮焼後の粉砕工程で添加されたフェライト磁石は、一般のフェライト磁石（ＳｒＯ・ｎＦｅ_２Ｏ_３）より高い磁束密度を有し、非可逆回路素子の小型、薄型化を可能にするので好ましい。フェライト磁石は、４２０ｍＴ以上の残留磁束密度Ｂｒ、及び３００ｋＡ／ｍ以上の保持力ｉＨｃを有するのが好ましい。なおＳｍ−Ｃｏ系磁石、Ｓｍ−Ｆｅ−Ｎ系磁石、Ｎｄ−Ｆｅ−Ｂ系磁石等の希土類磁石も使用できる。

この様な構成部品を図３に示す様に重ねて配置して、適宜半田付により電気的に接続して非可逆回路素子を形成する。

本発明の実施例について説明する。実施例の非可逆回路素子は、図６で示した等価回路を備え、図２〜図５に示す構造にて構成されている。また、構成部品を含むプロセスや材料なども同じであるので、その説明を省略する。
用いた樹脂ベース６０の外形寸法は２ｍｍ×２ｍｍ×０．２ｍｍであり、積層基板４０を、１．９ｍｍ×１．６ｍｍ×０．１８ｍｍとし、中心導体組立体３０を１．５ｍｍ×１．２ｍｍ×０．１６ｍｍとした。実施例として、図６に示す第二中心導体を構成する第五の線路３５ｂの幅Ａを０．１８ｍｍ〜０．２４ｍｍとした中心導体組立体を作製し、第三キャパシタンス素子Ｃ３の容量が異なる非可逆回路素子を作製した。
また比較例として、第五の線路３５ｂの幅Ａを０．１４ｍｍとし、第五の線路３５と重複する部分が抜かれた第一キャパシタンス素子Ｃ１を構成する電極パターンを積層基板４０の層６に用いた非可逆回路素子を作製した。なお、第一キャパシタンス素子Ｃ１の容量値は、他の電極パターンにより実施例と同じとなるように調整されている。

得られた非可逆回路素子は外形寸法が２．０ｍｍ×２．０ｍｍ×１．２ｍｍ、周波数８２４〜９１５ＭＨｚに対応する。この非可逆回路素子について、帯域外減衰特性、挿入損失、アイソレーション、入力側及び出力側ＶＳＷＲをネットワーク・アナライザにより測定した。表１に各試料の周波数８１７ＭＨｚ、８３３ＭＨｚ、８４９ＭＨｚにおける測定値を示す。また図８には入力側ＶＳＷＲ特性と挿入損失特性について、図９には出力側ＶＳＷＲ特性とアイソレーション特性について、それぞれ実施例３：Ａ＝０．２４ｍｍ、比較例：Ａ＝０．１４ｍｍの測定波形をグラフとして示す。

図８の挿入損失特性に示す様に、実施例の非可逆回路素子はその挿入損失特性が双峰特性を示す。この為、挿入損失のピーク値は若干比較例のものよりも低下するが、その帯域が広くなり、挿入損失が０．６ｄＢ以下となる周波数帯域は１５％広帯域であった。また表１、図９に示す様にアイソレーション特性も広帯域となった。

１非可逆回路素子
１０ａ上ヨーク（上ケース）
１０ｂ金属フレーム１０ｂ（下ヨーク）
２０永久磁石
３０中心導体組立体
４０積層基板
６０樹脂ベース
３５ａ第四の線路
３５ｂ第五の線路
３５ｃ第六の線路
３６ａ〜３６ｃ第一の線路
３７ａ〜３７ｃ第二の線路
３８ａ〜３８ｃ第三の線路
Ｐ１第一入出力ポート
Ｐ２第二入出力ポート
Ｌ１第一インダクタンス素子（第一中心導体）
Ｌ２第二インダクタンス素子（第二中心導体）
Ｌ３第三インダクタンス素子
Ｃ１第一キャパシタンス素子
Ｃ２第二キャパシタンス素子
Ｃ３第三キャパシタンス素子
Ｒ抵抗素子

Claims

第一入出力ポートＰ１と第二入出力ポートＰ２との間に配置された第一インダクタンス素子Ｌ１を構成する第一中心導体と、前記第一インダクタンス素子Ｌ１と並列に接続して第一共振回路を構成する第一キャパシタンス素子Ｃ１と、前記第一並列共振回路に並列に接続された抵抗素子Ｒと、前記第一共振回路の第二入出力ポートＰ２とアースとの間に配置された第二インダクタンス素子Ｌ２を構成する第２中心導体と、前記第二インダクタンス素子Ｌ２と並列に接続して第二共振回路を構成する第二キャパシタンス素子Ｃ２と、前記第二中心導体の一部に並列接続され、前記第二入出力ポートＰ２と接続された第三キャパシタンス素子Ｃ３とを有することを特徴とする非可逆回路素子。
前記第二共振回路とアースとの間に配置された第三インダクタンス素子Ｌ３を備えたことを特徴とする非可逆回路素子。
請求項１又は２に記載の非可逆回路素子において、
マイクロ波フェライトを用いた中心導体組立体に、前記第一中心導体及び前記第二中心導体が電極パターンで構成され、
前記第一又は第二のキャパシタンス素子Ｃ１，Ｃ２の内、少なくとも第二キャパシタンス素子Ｃ２の一部が、積層基板内の電極パターンにより構成され、
前記中心導体組立体と前記積層基板とを重ねて、前記第二中心導体の電極パターンの一部と前記第二キャパシタンス素子Ｃ２の電極パターンの一部とにより、前記第三キャパシタンス素子Ｃ３を形成したことを特徴とする非可逆回路素子。