[go: up one dir, main page]

JP2013197677A - Image processing device, image formation device, abnormality management processing method, and abnormality management processing program - Google Patents

Image processing device, image formation device, abnormality management processing method, and abnormality management processing program Download PDF

Info

Publication number
JP2013197677A
JP2013197677A JP2012060218A JP2012060218A JP2013197677A JP 2013197677 A JP2013197677 A JP 2013197677A JP 2012060218 A JP2012060218 A JP 2012060218A JP 2012060218 A JP2012060218 A JP 2012060218A JP 2013197677 A JP2013197677 A JP 2013197677A
Authority
JP
Japan
Prior art keywords
modules
abnormality
module
information
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012060218A
Other languages
Japanese (ja)
Inventor
Shigeya Senda
滋也 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2012060218A priority Critical patent/JP2013197677A/en
Publication of JP2013197677A publication Critical patent/JP2013197677A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Debugging And Monitoring (AREA)
  • Facsimiles In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To appropriately perform management of abnormality such as a failure in an image processing device comprising a plurality of modules.SOLUTION: A composite device 1 comprises: a plurality of modules 2 to 5 for implementing respective predetermined functions; buses 6 to 8 for communicating with other modules 2 to 5 required for implementing the respective functions of the modules 2 to 5; and I2Cs 2a to 5a which are mounted on the modules 2 to 5 individually, acquire abnormality information in the respective modules 2 to 5, and communicate with each other. In the composite device 1, the I2C 3a in an operation unit 3 performs abnormality management as a master at startup, and the I2C 2a in a main controller 2 performs abnormality management as a master in normal operation time.

Description

本発明は、画像処理装置、画像形成装置、異常管理処理方法及び異常管理処理プログラムに関し、詳細には、複数のモジュールの故障等の異常管理を適切に行う画像処理装置、画像形成装置、異常管理処理方法及び異常管理処理プログラムに関する。   The present invention relates to an image processing apparatus, an image forming apparatus, an abnormality management processing method, and an abnormality management processing program, and more particularly to an image processing apparatus, an image forming apparatus, and an abnormality management that appropriately perform abnormality management such as failure of a plurality of modules. The present invention relates to a processing method and an abnormality management processing program.

複写装置、ファクシミリ装置、プリンタ装置、複合装置、スキャナ装置等の各種画像処理装置は、高機能化、多様化する傾向にあり、特に、その機能が、コピー機能、ファクシミリ機能、プリンタ機能、スキャナ機能等の複数の機能を有する複合装置においては、各種の機能を制御する必要上、1台の複合装置の中に、それぞれCPU(Central Processing Unit )を含むコントローラを搭載した複数のユニット(モジュール)を備えるようになってきている。   Various image processing apparatuses such as a copying apparatus, a facsimile apparatus, a printer apparatus, a composite apparatus, and a scanner apparatus tend to be highly functional and diversified. In particular, the functions are a copy function, a facsimile function, a printer function, and a scanner function. In a multi-function device having a plurality of functions such as a plurality of units (modules) each equipped with a controller including a CPU (Central Processing Unit) in one multi-function device, it is necessary to control various functions. We are getting ready.

このような複数のモジュールを搭載する画像処理装置においては、各ユニットがUSB(Universal Serial Bus)等のインターフェイスで接続されており、このインターフェイスが確立される前に、一部のモジュールで異常が発生すると、どのモジュールで、どのような異常が発生したのかを知ることができない。   In such an image processing apparatus equipped with a plurality of modules, each unit is connected by an interface such as USB (Universal Serial Bus), and an abnormality occurs in some modules before this interface is established. Then, it is impossible to know what abnormality has occurred in which module.

例えば、操作部とメインコントローラがUSBで接続されていて、操作部がUSBデバイスで、メインコントローラがUSBホストである場合、メインコントローラが起動しない異常が発生すると、操作部は、通信が確立しないという事実しか把握することができず、通信が確立しないというエラー情報を操作部のディスプレイに表示することしかできない。その結果、システムが起動しなかった原因、すなわち、エラー内容を表示することができない。   For example, if the operation unit and the main controller are connected via USB, the operation unit is a USB device, and the main controller is a USB host, the operation unit will not establish communication if an abnormality that does not start the main controller occurs. Only the fact can be grasped, and error information that communication is not established can only be displayed on the display of the operation unit. As a result, the cause of the system not starting, that is, the error content cannot be displayed.

そして、従来、データ信号線および同期信号線を備える同期シリアルバスと、該同期信号線にシフトクロックを送出し、かつ、前記データ信号線にスレーブを特定するアドレス及びマスタ側データを、前記シフトクロックに同期してシリアルに送出するマスタと、前記同期シリアルバスに接続された複数のスレーブであって、それぞれがマスタからの自己を特定するアドレス及びマスタ側データに応答してスレーブ側データを前記シフトクロックに同期して、それぞれに接続した各スレーブ信号線にシリアルに送り出す、複数のスレーブと、前記マスタに接続されたスレーブ側データ信号線と、前記同期シリアルバスに前記マスタが送出したアドレスデータを読み取り、該アドレスデータによって特定されるスレーブを指定する信号を発生するマスタ側データ監視手段及び該指定する信号によって特定されるスレーブに接続されたスレーブ信号線の前記シフトクロックに同期してシリアルに送られるスレーブ側データを前記スレーブ側データ信号線に送るスレーブ側データ選択手段、を備えるスレーブデータ制御デバイスと、を含むシリアルデータ通信装置が提案されている(特許文献1参照)。   Conventionally, a synchronous serial bus having a data signal line and a synchronization signal line, a shift clock is sent to the synchronization signal line, and an address for specifying a slave on the data signal line and master side data are sent to the shift clock. And a plurality of slaves connected to the synchronous serial bus, each of which shifts the slave side data in response to an address and master side data identifying itself from the master. Synchronously with the clock, serially send to each slave signal line connected to each of the slaves, slave side data signal lines connected to the master, and address data sent by the master to the synchronous serial bus Read and generate a signal specifying the slave specified by the address data Slave-side data selection for sending slave-side data sent serially in synchronization with the shift clock of the slave signal line connected to the slave specified by the master-side data monitoring means and the specified signal to the slave-side data signal line A serial data communication device including a slave data control device including means has been proposed (see Patent Document 1).

すなわち、この従来技術は、複数のスレーブの全ての、マスタからの送信に応答する返信を、スレーブ側データ信号線から受けることで、マスタが、マスタの返信を読み取る信号線の切り換えを行なうことなく、マスタ側信号線数(入力ポート数)を少なくして、返信読み込みの負荷を軽減するとともに、複数のスレーブ全体に対するデータ送受信の処理速度を高くすることを図っている。   In other words, this conventional technique receives a reply from the slave side data signal line from all of the slaves in response to transmission from the master, so that the master does not switch the signal line for reading the master reply. The number of master side signal lines (number of input ports) is reduced to reduce the load of reply reading and to increase the processing speed of data transmission / reception with respect to all of the plurality of slaves.

しかしながら、上記公報記載の従来技術にあっては、複数のスレーブの全ての、マスタからの送信に応答する返信を、スレーブ側データ信号線から受けるようにしているのみであるため、複数のモジュールのうち、一部に異常が発生した場合に、どのモジュールにどのような異常が発生したかを、外部から分かるようにするうえで、改良の必要があった。例えば、上記従来技術では、メインコントローラがマスタであって、他のモジュールであるプロッタ部や操作部等のコントローラがスレーブである場合に、メインコントローラと操作部との通信が確立される前に異常が発生すると、操作部のコントローラは、操作部の表示部に、通信が確立しないというエラー情報を操作部のディスプレイに表示することしかできず、システムが起動しなかった原因、すなわち、エラー内容を表示することができないという問題を解決することができない。   However, in the prior art described in the above publication, all of the plurality of slaves are only returned from the slave side data signal line in response to transmission from the master. Of these, when an abnormality occurred in a part, it was necessary to improve in order to make it clear from the outside what kind of abnormality occurred in which module. For example, in the above prior art, when the main controller is a master and the controller such as a plotter unit or an operation unit which is another module is a slave, an error occurs before communication between the main controller and the operation unit is established. When this occurs, the controller of the operation unit can only display error information that communication is not established on the display unit of the operation unit on the display of the operation unit. The problem of not being able to display cannot be solved.

そこで、本発明は、複数存在するモジュールにおける異常情報を安価かつ正確に通知することを目的としている。   Accordingly, an object of the present invention is to provide notification of abnormality information in a plurality of existing modules inexpensively and accurately.

上記目的を達成するために、請求項1記載の画像処理装置は、それぞれ所定の機能を実現する複数のモジュールと、前記モジュールのうちそれぞれの機能を実現するのに必要な他のモジュールとの通信を行なう通信手段と、前記モジュールのそれぞれに搭載され、該各モジュールにおける異常情報を取得して相互に通信する異常通信手段と、を備えていることを特徴としている。   In order to achieve the above object, the image processing apparatus according to claim 1 communicates between a plurality of modules each realizing a predetermined function and another module necessary for realizing each function among the modules. And a communication means that is mounted in each of the modules and that acquires abnormality information in each module and communicates with each other.

本発明によれば、複数存在するモジュールにおける異常情報を安価かつ正確に通知することができる。   According to the present invention, abnormality information in a plurality of modules can be notified inexpensively and accurately.

本発明の一実施例を適用した複合装置の要部ブロック構成図。The principal part block block diagram of the compound apparatus to which one Example of this invention is applied. I2Cの要部回路図。The principal part circuit diagram of I2C. I2Cの通信プロトコルを示す図。The figure which shows the communication protocol of I2C. 実施例で用いるI2C通信書式を示す図。The figure which shows the I2C communication format used in an Example. 操作部のI2Cによる起動時異常管理処理を閉めすフローチャート。The flowchart which closes the abnormality management process at the time of starting by I2C of an operation part. 起動時のエラー通知処理の説明図。Explanatory drawing of the error notification process at the time of starting. メインコントローラのI2Cによる通常動作移行通知処理の説明図。Explanatory drawing of the normal operation transition notification process by I2C of the main controller. 通常動作時におけるエラー通知処理の説明図。Explanatory drawing of the error notification process at the time of normal operation | movement.

以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In addition, since the Example described below is a suitable Example of this invention, various technically preferable restrictions are attached | subjected, However, The range of this invention is unduly limited by the following description. However, not all the configurations described in the present embodiment are essential constituent elements of the present invention.

図1〜図8は、本発明の画像処理装置、画像形成装置、異常管理処理方法及び異常管理処理プログラムの一実施例を示す図であり、図1は、本発明の画像処理装置、画像形成装置、異常管理処理方法及び異常管理処理プログラムの一実施例を適用した複合装置1の要部ブロック構成図である。   1 to 8 are diagrams showing an embodiment of an image processing apparatus, an image forming apparatus, an abnormality management processing method, and an abnormality management processing program according to the present invention, and FIG. 1 shows an image processing apparatus and an image forming apparatus according to the present invention. 1 is a block diagram of a main part of a composite apparatus 1 to which an embodiment of an apparatus, an abnormality management processing method and an abnormality management processing program are applied.

図1において、複合装置(画像処理装置)1は、モジュールとして、メインコントローラ2、操作部3、エンジン部4及び省電力部5等を備えており、所定の画像形成プロセスで画像を用紙に記録出力するプリント機能、原稿の画像を読み取るスキャナ機能、スキャナ機能で読み取った原稿の画像をプリント機能で記録出力する複写機能、スキャナ機能で読み取った原稿の画像データをファクシミリ送信したり、ファクシミリ送信されてきた画像データを受信してプリント機能で記録出力するするファクシミリ通信機能等の複合機能を備えている。   In FIG. 1, a composite apparatus (image processing apparatus) 1 includes a main controller 2, an operation unit 3, an engine unit 4, a power saving unit 5 and the like as modules, and records an image on a sheet by a predetermined image forming process. Print function to output, scanner function to read the image of the original, copy function to record and output the image of the original read by the scanner function, facsimile transmission or facsimile transmission of the original image data read by the scanner function A composite function such as a facsimile communication function for receiving received image data and recording and outputting the image data with a print function is provided.

複合装置1は、メインコントローラ2が、通信手段としてのPCI(Peripheral Component Interconnect) Express(以下、PCIeという。)バス6によってエンジン部4に接続され、通信手段としてのPCIバス7によって省電力部5に接続されている。また、複合装置1は、メインコントローラ2が、通信手段としてのUSB(Universal Serial Bus)バス8によって操作部3に接続されている。   In the composite apparatus 1, the main controller 2 is connected to the engine unit 4 by a PCI (Peripheral Component Interconnect) Express (hereinafter referred to as PCIe) bus 6 as a communication unit, and the power saving unit 5 by a PCI bus 7 as a communication unit. It is connected to the. In the composite apparatus 1, the main controller 2 is connected to the operation unit 3 via a USB (Universal Serial Bus) bus 8 as a communication unit.

また、複合装置1は、メインコントローラ2、操作部3、エンジン部4及び省電力部5が、それぞれI2C(Inter Integrated Circuit)2a、3a、4a、5aを搭載しており、各I2C2a、3a、4a、5aは、相互にI2C信号線9によって接続されている。これらのI2C2a、3a、4a、5a及びI2C信号線9は、全体として、異常通信手段として機能している。   In the composite apparatus 1, the main controller 2, the operation unit 3, the engine unit 4, and the power saving unit 5 are equipped with I2C (Inter Integrated Circuit) 2a, 3a, 4a, and 5a, respectively, and each I2C 2a, 3a, 4 a and 5 a are connected to each other by an I2C signal line 9. These I2C2a, 3a, 4a, 5a and the I2C signal line 9 function as an abnormal communication means as a whole.

メインコントローラ(情報記憶機能付きモジュール)2は、CPU(Central Processing Unit )、ROM(Read Only Memory)、RAM(Random Access Memory)等を備え、CPUが、ROM内のプログラムに基づいてRAMをワークメモリとして利用しつつ、複合装置1の各部を制御して、複合装置1としての基本処理を実行する。特に、メインコントローラ2は、各部(モジュール)の異常情報を収集して、該異常情報を記憶する不揮発性メモリ(動作情報記憶手段)を備えている。   The main controller (module with information storage function) 2 includes a CPU (Central Processing Unit), a ROM (Read Only Memory), a RAM (Random Access Memory), etc., and the CPU stores the RAM as a work memory based on a program in the ROM. The basic processing as the composite apparatus 1 is executed by controlling each part of the composite apparatus 1. In particular, the main controller 2 includes a nonvolatile memory (operation information storage unit) that collects abnormality information of each unit (module) and stores the abnormality information.

操作部(通知モジュール)3は、複合装置1を操作するのに必要な各種操作キー及びディスプレイ(例えば、液晶ディスプレイ)を備え、操作キーからは複合装置1の操作を行うのに必要な各種操作が行われる。また、操作部3は、ディスプレイに、操作キーによる操作内容や後述する本発明のエラー情報等を表示することで通知する。なお、操作部3は、例えば、ディスプレイである液晶ディスプレイ上に配設されたタッチパネル等であってもよい。操作部3は、操作キーの操作内容を、USBバス8を介してメインコントローラ2に送信し、メインコントローラ2からUSBバス8を介して送られてくる表示情報や後述するI2C3aの検出したエラー情報やI2C3aがメインコントローラ2のI2C2aから受け取ったエラー情報をディスプレイに表示して通知する。   The operation unit (notification module) 3 includes various operation keys and a display (for example, a liquid crystal display) necessary for operating the composite apparatus 1, and various operations necessary for operating the composite apparatus 1 from the operation keys. Is done. In addition, the operation unit 3 notifies the display by displaying the operation content by the operation keys, error information of the present invention described later, and the like. The operation unit 3 may be, for example, a touch panel disposed on a liquid crystal display that is a display. The operation unit 3 transmits the operation content of the operation key to the main controller 2 via the USB bus 8, display information sent from the main controller 2 via the USB bus 8, and error information detected by the I2C 3a described later. And I2C3a displays the error information received from I2C2a of the main controller 2 on the display for notification.

エンジン部4は、原稿を主走査及び副走査して該原稿の画像を読み取るスキャナ部、画像データに基づいて所定の画像形成プロセス(例えば、電子写真プロセス)で用紙に画像を形成するプリント部等を備えており、メインコントローラ2の制御下で動作して、スキャナ部で読み取った原稿の画像データをPCIeバス6を介してメインコントローラ2に送ったり、メインコントローラ2からPCIeバス6を介して受け取った画像データに基づいてプリント部で画像を用紙に記録出力する。   The engine unit 4 is a scanner unit that reads an image of a document by performing main scanning and sub-scanning on the document, a printing unit that forms an image on a sheet by a predetermined image forming process (for example, an electrophotographic process) based on image data, and the like. The image data of the document read by the scanner unit is sent to the main controller 2 via the PCIe bus 6 or received from the main controller 2 via the PCIe bus 6. The printing unit records and outputs an image on a sheet based on the image data.

省電力部5は、PCIバス7を介してメインコントローラ2の動作を監視して、待機状態が所定の待ち時間経過すると、主要各部への電源電力の供給を停止したり、削減する省電力モードへの移行を行うとともに、各種復帰要因、例えば、エンジン部4のスキャナ部への原稿セットの検出、複合装置1の本体筐体の扉の開操作、操作部3のキー操作等を検出すると、省電力モードから通常動作可能な待機モードへの復帰処理を行なう。   The power saving unit 5 monitors the operation of the main controller 2 via the PCI bus 7, and when the standby state has passed a predetermined waiting time, the power saving mode stops or reduces the supply of power to the main units. And detecting various return factors, for example, detection of a document set on the scanner unit of the engine unit 4, opening operation of the main body housing of the multifunction device 1, key operation of the operation unit 3, etc. A return process from the power saving mode to the standby mode in which the normal operation is possible is performed.

そして、メインコントローラ2のI2C2a、操作部3のI2C3a、エンジン部4のI2C4a及び省電力部5のI2C5aは、図2に示すように、それぞれI2Cバス9に接続されており、I2Cバス9は、プルアップ抵抗R(通常、1KΩ程度)を介してプルアップ電源電圧Vddに接続されておいる。各I2C2a、3a、4a、5aは、デバイスとして同じものが用いられているが、内蔵のプログラムとして、メインコントローラ2のI2C2aと操作部3のI2C3aには、マスタ及びスレーブとして動作することのできるプログラムが格納されていて、エンジン部4のI2C4aと省電力部5のI2C5aには、スレーブとして動作することのできるプログラムのみが格納されている。すなわち、複合装置1は、メインコントローラ2のI2C2a、操作部3のI2C3a、エンジン部4のI2C4a及び省電力部5のI2C5aのうち、メインコントローラ2のI2C2aと操作部3のI2C3aが、選択的にマスタとなりうるマルチマスタI2Cシステムが構築されている。このマルチマスタI2Cシステムでは、マスタとなりうるメインコントローラ2のI2C2aと、操作部3のI2C3aのうち、先に「L」をデータラインに送出したほうが優先的にマスタとなる。   The I2C2a of the main controller 2, the I2C3a of the operation unit 3, the I2C4a of the engine unit 4, and the I2C5a of the power saving unit 5 are respectively connected to the I2C bus 9, as shown in FIG. It is connected to the pull-up power supply voltage Vdd via a pull-up resistor R (usually about 1 KΩ). Each I2C2a, 3a, 4a, 5a uses the same device, but as a built-in program, the I2C2a of the main controller 2 and the I2C3a of the operation unit 3 can operate as a master and a slave. Are stored, and only the program that can operate as a slave is stored in the I2C4a of the engine unit 4 and the I2C5a of the power saving unit 5. That is, in the composite apparatus 1, the I2C2a of the main controller 2 and the I2C3a of the operation unit 3 are selectively selected from the I2C2a of the main controller 2, the I2C3a of the operation unit 3, the I2C4a of the engine unit 4, and the I2C5a of the power saving unit 5. A multi-master I2C system that can be a master has been constructed. In this multi-master I2C system, of the I2C2a of the main controller 2 that can be a master and the I2C3a of the operation unit 3, the master is preferentially sent to the data line first.

なお、以下の説明では、メインコントローラ2、操作部3、エンジン部4及び省電力部5を、適宜、モジュール2、3、4、5として表記する。   In the following description, the main controller 2, the operation unit 3, the engine unit 4, and the power saving unit 5 are appropriately described as modules 2, 3, 4, and 5.

複合装置1は、I2C信号線9として、シリアルクロック線(SCL)9aと、シリアルデータ線(SDA)9bを有し、各I2C2a、3a、4a、5aは、シリアルクロック線9aとシリアルデータ線9bに接続されるSCL端子とSDA端子を備えている。I2Cの通信プロトコルは、一般的に、図3のように示される。I2C通信プロトコルでは、シリアルクロック(SCL)は、同期を取るための信号線であり、通常は、マスタ→スレーブの一方向である。また、I2C通信プロトコルでは、SCLがLow(ロー)の期間に、シリアルデータ(SDA)を変更し、SCLをHigh(ハイ)で保持することによってその通信を行なう。さらに、I2C通信プロトコルでは、シリアルデータ(SDA)は、SCLに同期して、データの転送に用いる信号線であり、マスタ、スレーブのどちらからも送信されることがある。I2C通信プロトコルでは、ACK(ACKnowledgement:肯定応答)コマンドもSDAを通じて送信され、転送方向は、ACKコマンドの前のR/Wによって、通信中に随時変化する。そして、I2C通信プロトコルでは、データは、スタートコンディションSから始まり、SCLがLowのときにデータの変化が行われて、実際のデータ送受信が続いて、ストップコンディションで終わる。   The composite apparatus 1 has a serial clock line (SCL) 9a and a serial data line (SDA) 9b as the I2C signal line 9, and each of the I2C 2a, 3a, 4a and 5a includes the serial clock line 9a and the serial data line 9b. The SCL terminal and the SDA terminal are provided. The communication protocol of I2C is generally shown as in FIG. In the I2C communication protocol, the serial clock (SCL) is a signal line for synchronization, and is usually one direction from master to slave. In the I2C communication protocol, the communication is performed by changing the serial data (SDA) while the SCL is Low, and holding the SCL at High. Further, in the I2C communication protocol, serial data (SDA) is a signal line used for data transfer in synchronization with SCL and may be transmitted from either a master or a slave. In the I2C communication protocol, an ACK (ACKnowledgement) command is also transmitted through the SDA, and the transfer direction changes at any time during communication depending on the R / W before the ACK command. In the I2C communication protocol, data starts from a start condition S, changes in data are performed when SCL is Low, actual data transmission / reception continues, and ends in a stop condition.

また、複合装置1は、メインコントローラ2のI2C2aに対して、アドレス「001」が、操作部3のI2C3aに対して、アドレス「002」が、エンジン部4のI2C4aに対して、アドレス「003」が、省電力部5のI2C5aに対して、アドレス「004」が割り当てられている。   In addition, the multifunction device 1 has an address “001” for the I2C2a of the main controller 2, an address “002” for the I2C3a of the operation unit 3, and an address “003” for the I2C4a of the engine unit 4. However, the address “004” is assigned to the I2C 5 a of the power saving unit 5.

さらに、I2C通信プロトコルでは、規定はないが、本実施例においては、図4に示すような通信書式を前提として、各モジュールの異常管理処理を行なう。すなわち、[通信元アドレス][コマンド][データ長][コマンドに依存するデータ]でフレーム構成されており、コマンドとしては、[Ready問い合わせ]が、[0x01]、[Ready通知]が、[0x02]、[エラー通知]が、[0x03]、[通常動作移行通知]が、[0x04]がある。そして、データ長が[0]のときには、[データ長]が[0]になり、後続の[コマンドに依存したデータ]がない形式となる。   Further, although there is no regulation in the I2C communication protocol, in the present embodiment, abnormality management processing for each module is performed on the premise of a communication format as shown in FIG. That is, the frame is composed of [communication source address] [command] [data length] [data depending on the command]. As the command, [Ready inquiry] is [0x01] and [Ready notification] is [0x02]. ], [Error notification] is [0x03], and [Normal operation transition notification] is [0x04]. When the data length is [0], the [data length] is [0], and there is no subsequent [command-dependent data].

そして、複合装置1は、本発明の異常管理処理プログラムとして、メインコントローラ2のI2C2aと操作部3のI2C3aに、マスタとスレーブの双方のプログラムが搭載され、他のユニットであるエンジン部4のI2C4aと省電力部5のI2C5aに、スレーブとしてのプログラムが搭載されて、各部2〜5のエラー情報に対して、I2Cのマルチマスタシリアル通信をメインコントローラ2のI2C2a、操作部3のI2C3a、エンジン部4のI2C4a及び省電力部5のI2C5aで実行させることによって、本発明の異常管理処理方法を実行する。すなわち、複合装置1は、ROM、EEPROM(Electrically Erasable and Programmable Read Only Memory )、EPROM、フラッシュメモリ、フレキシブルディスク、CD−ROM(Compact Disc Read Only Memory )、CD−RW(Compact Disc Rewritable )、DVD(Digital Versatile Disk)、SD(Secure Digital)カード、MO(Magneto-Optical Disc)等のコンピュータが読み取り可能な記録媒体に記録されている本発明の異常管理処理方法を実行する異常管理処理プログラムを読み込んで、メインコントローラ2のI2C2aと操作部3のI2C3aに、マスタとスレーブの双方のプログラムが搭載され、他のユニットであるエンジン部4のI2C4aと省電力部5のI2C5aに、スレーブとしてのプログラムが搭載されて、各部2〜5のエラー情報に対して、I2Cのマルチマスタシリアル通信をメインコントローラ2のI2C2a、操作部3のI2C3a、エンジン部4のI2C4a及び省電力部5のI2C5a実行させることで、本発明の異常管理処理方法を実行する画像処理装置として構築されている。この異常管理処理プログラムは、アセンブラ、C、C++、C#、Java(登録商標)等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。   Then, as the abnormality management processing program of the present invention, the multifunction device 1 has both the master and slave programs mounted on the I2C2a of the main controller 2 and the I2C3a of the operation unit 3, and the I2C4a of the engine unit 4 which is another unit. A program as a slave is installed in the I2C 5a of the power saving unit 5, and I2C multi-master serial communication is performed for the error information of each unit 2 to 5, I2C2a of the main controller 2, I2C3a of the operation unit 3, and engine unit The I2C4a of 4 and the I2C5a of the power saving unit 5 execute the abnormality management processing method of the present invention. That is, the composite apparatus 1 includes a ROM, an EEPROM (Electrically Erasable and Programmable Read Only Memory), an EPROM, a flash memory, a flexible disk, a CD-ROM (Compact Disc Read Only Memory), a CD-RW (Compact Disc Rewritable), a DVD ( An abnormality management processing program for executing the abnormality management processing method of the present invention recorded on a computer-readable recording medium such as a digital versatile disk (SD), a secure digital (SD) card, or a magneto-optical disc (MO) is read. Both the master and slave programs are installed in the I2C2a of the main controller 2 and the I2C3a of the operation unit 3, and the programs as slaves are installed in the I2C4a of the engine unit 4 and the I2C5a of the power saving unit 5 which are other units. In response to the error information of each unit 2 to 5, It is constructed as an image processing apparatus that executes the abnormality management processing method of the present invention by executing the master serial communication by I2C2a of the main controller 2, I2C3a of the operation unit 3, I2C4a of the engine unit 4, and I2C5a of the power saving unit 5. ing. This abnormality management processing program is a computer-executable program written in a legacy programming language such as assembler, C, C ++, C #, Java (registered trademark) or an object-oriented programming language, and is stored in the recording medium. And can be distributed.

次に、本実施例の作用を説明する。本実施例の複合装置1は、複数存在するモジュールであるメインコントローラ2、操作部3、エンジン部4及び省電力部5における異常情報を安価かつ正確に通知する。   Next, the operation of this embodiment will be described. The composite device 1 according to the present embodiment notifies the abnormality information in the main controller 2, the operation unit 3, the engine unit 4, and the power saving unit 5, which are a plurality of modules, at low cost and accurately.

すなわち、複合装置1は、電源がオン時や省電力モードからの復帰起動時には、操作部3のI2C3aが、マスタ、他のモジュールであるメインコントローラ2、エンジン部4及び省電力部5のI2C2a、4a、5aがスレーブとなって、マスタである操作部3のI2C3aが、他のI2C2a、4a、5aとのポーリング動作によるReady問い合わせに対する該他のI2C2a、4a、5aからの応答に基づいて、異常判定を行い、判定結果を操作部3のディスプレイに表示する。   That is, when the power source is turned on or when the power supply is turned on and returned from the power saving mode, the I2C 3a of the operation unit 3 is the master, the main controller 2, which is another module, the engine unit 4 and the I2C 2a of the power saving unit 5, 4a and 5a become slaves, and I2C3a of the operation unit 3 as a master is abnormal based on a response from the other I2C2a, 4a, and 5a to a Ready inquiry by a polling operation with the other I2C2a, 4a, and 5a. Determination is performed, and the determination result is displayed on the display of the operation unit 3.

操作部3のI2C3aは、図3に示したように、メインコントローラ2のI2C2aよりも先に「L」のSDAをI2C信号線9のシリアルデータ線9bに送出することで、マスタとなり、他のI2C2a、4a、5aをスレーブとして、該他のI2C2a、4a、5aからの応答を確認することで、該他のI2C2a、4a、5aの設けられているメインコントローラ2、エンジン部4及び省電力部5の異常の有無を検出・管理する。   As shown in FIG. 3, the I2C 3 a of the operation unit 3 becomes the master by sending “L” SDA to the serial data line 9 b of the I2C signal line 9 before the I2C 2 a of the main controller 2. By using I2C2a, 4a, 5a as slaves and confirming responses from the other I2C2a, 4a, 5a, the main controller 2, engine unit 4 and power saving unit provided with the other I2C2a, 4a, 5a Detect and manage the presence or absence of 5 abnormalities.

そして、操作部3のI2C3aは、マスタとなると、図5に示すように、複合装置1のエラー管理を行う対象としているモジュールであるメインコントローラ2、エンジン部4及び省電力部5のI2C2a、4a、5aと所定のタイムアウト時間とをセットとした対象モジュールリストを初期化する(ステップS101)。この対象モジュールリストは、予めI2C3aのレジスタ等にセットされている。   When the I2C 3a of the operation unit 3 becomes a master, as shown in FIG. 5, I2C 2a, 4a of the main controller 2, the engine unit 4 and the power saving unit 5 which are modules to be subjected to error management of the composite apparatus 1. 5a and a target module list set as a predetermined timeout time is initialized (step S101). This target module list is set in advance in the I2C3a register or the like.

I2C3aは、次に、対象モジュールリストのタイムアウト時間の更新を行って(ステップS102)、全ての対象モジュールに対する異常管理処理を完了して、異常管理対象としての対象モジュールが無くなったかチェックする(ステップS103)。   Next, the I2C3a updates the timeout time of the target module list (step S102), completes the abnormality management processing for all the target modules, and checks whether there are no target modules as abnormality management targets (step S103). ).

I2C3aは、ステップS103で、対象モジュールが存在するとき(ステップS103で、NOのとき)には、対象モジュールリストのタイムアウト時間の残り時間が期限切れになったかチェックし(ステップS104)、期限切れになっていないとき(ステップS104で、NOのとき)には、全ての対象モジュールについて処理を行ったかチェックする(ステップS105)。   When the target module exists in step S103 (NO in step S103), the I2C 3a checks whether the remaining time of the time-out time in the target module list has expired (step S104) and has expired. If not (NO in step S104), it is checked whether all target modules have been processed (step S105).

ステップS105で、全ての対象モジュールについて処理が完了していないとき(ステップS105で、NOのとき)には、I2C3aは、操作部3のI2C3aがマスタとなってポーリング動作によって、対象モジュールに対してマスタとして受信動作を行い(ステップS106)、受信に成功したかチェックする(ステップS107)。   When the processing has not been completed for all target modules in step S105 (NO in step S105), the I2C3a performs the polling operation on the target modules with the I2C3a of the operation unit 3 serving as a master. A reception operation is performed as a master (step S106), and it is checked whether the reception is successful (step S107).

ステップS107で、受信に成功すると、I2C3aは、成功した対象モジュールを対象モジュールリストから外し(ステップS108)、50ms間だけスレーブ動作を行って、対象モジュールからのエラー通知等の受信を行なう(ステップS109)。また、ステップS107で、受信に失敗した時にも、I2C3aは、50ms間だけスレーブ動作を行って、対象モジュールからのエラー通知等の受信を行なう(ステップS109)。   If the reception is successful in step S107, the I2C 3a removes the successful target module from the target module list (step S108), performs a slave operation for 50 ms, and receives an error notification or the like from the target module (step S109). ). Even when reception fails in step S107, the I2C 3a performs a slave operation for 50 ms and receives an error notification or the like from the target module (step S109).

すなわち、操作部3のI2C3aは、この起動時の異常管理処理において、図6に示すよに、他のモジュールからマスタ動作でエラー送信があってエラー処理コマンドが送られてくると、このエラー処理コマンドをスレーブ動作中に受信して、ACKコマンドを該モジュールに送信する。そして、エラーの発生したモジュールのI2C2a、4a、5aは、操作部3のI2C3aからACKコマンドが送られてくるまで、エラー送信処理をリトライし、ACKコマンドが操作部3のI2C3aから送られてくると、I2C通信方式に従って、エラー内容の送信を行う。   That is, the I2C 3a of the operation unit 3 performs error processing when an error processing command is sent from another module in the master operation in the abnormality management processing at the time of startup, as shown in FIG. A command is received during slave operation and an ACK command is sent to the module. Then, the I2C2a, 4a, and 5a of the module in which the error has occurred retry the error transmission process until the ACK command is transmitted from the I2C3a of the operation unit 3, and the ACK command is transmitted from the I2C3a of the operation unit 3. Then, the error content is transmitted according to the I2C communication method.

すなわち、操作部3のI2C3aは、マスタとして動作して、他のモジュール2、4、5であるメインコントローラ2、エンジン部4、省電力部5の異常管理を行うが、この間に、スレーブ動作を挟んでいるため、スレーブ動作時に他のモジュール2、4、5のI2C2a、4a、5aからのエラー通知を受け取ることができる。   That is, the I2C 3a of the operation unit 3 operates as a master and performs abnormality management of the main controller 2, the engine unit 4, and the power saving unit 5 that are the other modules 2, 4, and 5. Therefore, error notifications from the I2Cs 2a, 4a, and 5a of the other modules 2, 4, and 5 can be received during the slave operation.

I2C3aは、50ms間のスレーブ動作を行うと、ステップS104に戻り、上記同様に残り時間が期限切れになったかのチェックから上記同様に処理する。   When the slave operation for 50 ms is performed, the I2C3a returns to step S104, and performs the same processing as described above from checking whether the remaining time has expired as described above.

ステップS105で、全ての対象モジュールについて処理が完了すると(ステップS104で、YESのとき)、I2C3aは、ステップS102に戻って、対象モジュールリストのタイムアウト時間の更新を行い(ステップS102)、対象モジュールが無くなったかのチェックから上記同様に処理する(ステップS102〜S109)。   When the processing is completed for all target modules in step S105 (YES in step S104), the I2C 3a returns to step S102 to update the time-out time of the target module list (step S102). The same processing as described above is performed from the check of whether it has been lost (steps S102 to S109).

ステップS104で、残り時間が期限切れになった対象モジュールがあると、I2C3aは、その対象モジュールについて、無応答であるとして、タイムアウトエラーとして処理し、例えば、タイムアウトエラーが発生した旨のメッセージを操作部3のディスプレイに表示出力する等の処理を行なって異常管理処理を終了する(ステップS110)。   If there is a target module whose remaining time has expired in step S104, the I2C 3a treats the target module as a non-response and processes it as a time-out error. For example, the operation unit displays a message indicating that a time-out error has occurred. 3 is performed, and the abnormality management process is terminated (step S110).

ステップS103で、対象モジュールが無くなると(ステップS103で、YESのとき)、全ての異常管理処理を終了したとして、メインコントローラ2のI2C2aからの要求に応じてスレーブ動作へ移行して、異常管理処理を終了する(ステップS111)。   If there is no target module in step S103 (YES in step S103), it is determined that all abnormality management processing has been completed, and the slave controller is shifted to a slave operation in response to a request from the I2C2a of the main controller 2, and abnormality management processing is performed. Is finished (step S111).

そして、メインコントローラ2は、そのI2C2aが、図7に示すように、マスタ動作による通常動作へ移行する旨の[通常動作移行通知]コマンドを各モジュール3、4、5、すなわち、操作部3のI2C3a、エンジン部4のI2C4a、省電力部5のI2C5aに送信する。具体的には、メインコントローラ2は、通常起動に成功すると、I2C2aが、マスタとして動作して、通常動作移行通知を、エラー処理コマンドをモジュール3〜5に送信し、他のモジュール3〜5がスレーブ動作中に、このエラー処理コマンドを受信すると、ACKコマンドをメインコントローラ2にI2C2aへ送信する。メインコントローラ2は、ACKコマンドが送られてくるまで、エラー処理コマンドの送信をリトライする。   Then, the main controller 2 sends a [Normal Operation Transition Notification] command indicating that the I2C 2a shifts to the normal operation by the master operation, as shown in FIG. The data is transmitted to I2C3a, I2C4a of the engine unit 4, and I2C5a of the power saving unit 5. Specifically, when the main controller 2 is successfully activated normally, the I2C 2a operates as a master, transmits a normal operation transition notification, an error processing command to the modules 3 to 5, and the other modules 3 to 5 When this error processing command is received during the slave operation, an ACK command is transmitted to the main controller 2 to the I2C 2a. The main controller 2 retries sending an error processing command until an ACK command is sent.

メインコントローラ2は、ACKコマンドを受信すると、メインコントローラ2のI2C2aがエラー内容の送信、すなわち、通常動作移行通知を行って、以降のエラー通知をメインコントローラのI2C2aに対して行なうように通知する。メインコントローラ2のI2C2aは、全ての他のモジュール3〜5についてこの通常動作移行通知を行う。   When the main controller 2 receives the ACK command, the I2C 2a of the main controller 2 transmits an error content, that is, notifies the normal operation transition, and notifies the I2C 2a of the main controller to perform the subsequent error notification. The I2C 2a of the main controller 2 issues this normal operation transition notification for all the other modules 3-5.

そして、通常動作に移行すると、図8に示すように、操作部3のI2C3aからメインコントローラ2のI2C2aにマスタが移行して、I2C2aが、図5に示した異常管理処理と同様の異常管理処理を実行する。   Then, when the operation is shifted to the normal operation, as shown in FIG. 8, the master moves from I2C3a of the operation unit 3 to I2C2a of the main controller 2, and I2C2a performs the same abnormality management processing as the abnormality management processing shown in FIG. Execute.

すなわち、メインコントローラ2のI2C2aは、通常動作に入ると、既に高速のバスでの通信が確立しており、この高速通信バスを用いてエラー通知を行なってもよいが、システムの動作状態、例えば、高速バスのエラー状態等によりI2Cを経由してエラー通知を行う必要が発生する場合がある。   That is, when the I2C 2a of the main controller 2 enters normal operation, communication on the high-speed bus has already been established, and error notification may be performed using this high-speed communication bus. Depending on the error condition of the high-speed bus, it may be necessary to perform error notification via I2C.

そこで、本実施例の複合装置1においては、図8に示すように、通常動作時のエラー通知を、メインコントローラ2のI2C2aがマスタとなって、マスタのスレーブ動作中にエラー通知を受け取る。すなわち、メインコントローラ2は、I2C2aがマスタとして、ポーリング動作によるReady問い合わせに対する応答に基づいて、異常判定を行い、判定結果を操作部3のディスプレイに表示する。このとき、メインコントローラ2のI2C2aのスレーブ動作中に、エラーの発生したモジュールのI2C3a〜5aが、マスタ動作でエラー送信を、メインコントローラ2のI2C2aに対して行い、メインコントローラ2のI2C2aからACKコマンドが戻ってくるまでリトライする。該他のモジュール3〜5のI2C3a〜5aは、メインコントローラ2のI2C2aからACKコマンドが戻ってくると、エラー内容を該I2C2aに対して送信する。   Therefore, in the composite apparatus 1 of this embodiment, as shown in FIG. 8, the error notification during the normal operation is received by the I2C 2a of the main controller 2 as the master, and the error notification is received during the slave operation of the master. That is, the main controller 2 performs an abnormality determination based on a response to the Ready inquiry by the polling operation, with the I2C 2a as a master, and displays the determination result on the display of the operation unit 3. At this time, during the slave operation of I2C2a of the main controller 2, the I2C3a to 5a of the module in which the error has occurred sends an error to the I2C2a of the main controller 2 by the master operation, and an ACK command is sent from the I2C2a of the main controller Retry until returns. When the ACK command returns from the I2C2a of the main controller 2, the I2C3a to 5a of the other modules 3 to 5 transmit error contents to the I2C2a.

このように、本実施例の複合装置1は、それぞれ所定の機能を実現する複数のモジュール2〜5と、モジュール2〜5のうちそれぞれの機能を実現するのに必要な他のモジュール2〜5との通信を行なうバス(通信手段)6〜8と、モジュール2〜5のそれぞれに搭載され、該各モジュール2〜5における異常情報を取得して相互に通信するI2C(異常通信手段)2a〜5aと、を備えている。   As described above, the composite apparatus 1 according to the present embodiment includes a plurality of modules 2 to 5 each realizing a predetermined function, and other modules 2 to 5 necessary for realizing each function among the modules 2 to 5. I2C (abnormal communication means) 2a, which are mounted on buses (communication means) 6 to 8 and modules 2 to 5 and communicate with each other by acquiring abnormality information in the modules 2 to 5, respectively. 5a.

したがって、機能動作に必要なバス6〜8以外のI2C2a〜5aを用いて異常情報を通知することができ、複数存在するモジュールにおける異常情報を安価かつ正確に通知することができる。   Therefore, abnormality information can be notified using I2C2a-5a other than buses 6-8 necessary for functional operation, and abnormality information in a plurality of modules can be notified inexpensively and accurately.

また、本実施例の複合装置1は、それぞれ所定の機能を実現する複数のモジュール2〜5のうちそれぞれの機能を実現するのに必要な他のモジュール2〜5との通信を行なう通信処理ステップと、モジュール2〜5のそれぞれに搭載されているI2C2a〜5aで、該各モジュール2〜5における異常情報を取得して相互に通信する異常通知処理ステップと、を有する異常管理処理方法を実行している。   In addition, the composite apparatus 1 according to the present embodiment performs a communication processing step of performing communication with other modules 2 to 5 necessary for realizing each function among the plurality of modules 2 to 5 each realizing a predetermined function. And an abnormality notification processing step of acquiring abnormality information in each of the modules 2 to 5 and communicating with each other by the I2Cs 2a to 5a mounted in the modules 2 to 5, respectively. ing.

したがって、機能動作に必要なバス6〜8以外のI2C2a〜5aを用いて異常情報を通知することができ、複数存在するモジュールにおける異常情報を安価かつ正確に通知することができる。   Therefore, abnormality information can be notified using I2C2a-5a other than buses 6-8 necessary for functional operation, and abnormality information in a plurality of modules can be notified inexpensively and accurately.

さらに、本実施例の複合装置1は、コンピュータに、それぞれ所定の機能を実現する複数のモジュール2〜5のうちそれぞれの機能を実現するのに必要な他のモジュール2〜5との通信を行なう通信処理と、モジュール2〜5のそれぞれに搭載されているI2C2a〜5aで、該各モジュール2〜5における異常情報を取得して相互に通信する異常通知処理と、を実行させる異常管理処理プログラムを搭載している。   Furthermore, the composite apparatus 1 according to the present embodiment communicates with the other modules 2 to 5 necessary for realizing the respective functions among the plurality of modules 2 to 5 for realizing the predetermined functions. An abnormality management processing program for executing communication processing and abnormality notification processing for acquiring abnormality information in each of the modules 2 to 5 and communicating with each other by the I2C 2a to 5a installed in each of the modules 2 to 5 It is installed.

したがって、機能動作に必要なバス6〜8以外のI2C2a〜5aを用いて異常情報を通知することができ、複数存在するモジュールにおける異常情報を安価かつ正確に通知することができる。   Therefore, abnormality information can be notified using I2C2a-5a other than buses 6-8 necessary for functional operation, and abnormality information in a plurality of modules can be notified inexpensively and accurately.

また、本実施例の複合装置1は、異常通信手段が、I2C(マルチマスタ・シリアルインターフェイス)2a〜5aと、I2C2a〜5aを接続する信号線(シリアル通信線)9と、を備えている。   In the composite apparatus 1 of this embodiment, the abnormal communication means includes I2C (multi-master / serial interface) 2a to 5a and a signal line (serial communication line) 9 for connecting I2C 2a to 5a.

したがって、異常情報をマルチマスタ・シリアルインターフェイスを用いて通知することができ、初期化の処理や制御に時間を要するPCIeバス6、PCIバス7やUSBバス28を用いることなく、確実に異常情報を安価かつ正確に通知することができる。   Therefore, the abnormality information can be notified using the multi-master / serial interface, and the abnormality information can be surely transmitted without using the PCIe bus 6, the PCI bus 7 or the USB bus 28 which requires time for initialization processing and control. Notification can be made inexpensively and accurately.

さらに、本実施例の複合装置1は、モジュール2〜5として、少なくとも外部への情報通知を行う操作部(通知モジュール)3を備え、複合装置1の起動時には、操作部3のI2C3aがマスタとして動作して、他のモジュール2、4、5から異常情報を受け取って通知する。   Furthermore, the composite apparatus 1 of the present embodiment includes at least an operation unit (notification module) 3 that performs information notification to the outside as modules 2 to 5. When the composite apparatus 1 is activated, the I2C 3 a of the operation unit 3 serves as a master. Operates to receive and notify abnormal information from the other modules 2, 4, 5.

したがって、メインコントローラ2に依存することなく、起動時における異常情報を収集して通知することができ、複数存在するモジュールにおける起動時における異常情報を安価かつ正確に通知することができる。   Therefore, it is possible to collect and notify abnormality information at the time of activation without depending on the main controller 2, and it is possible to notify abnormality information at the time of activation in a plurality of existing modules at low cost and accurately.

また、本実施例の複合装置1は、通常動作時に、動作情報を順次記憶する不揮発性メモリ(動作情報記憶手段)を有したメインコントローラ(情報記憶機能付きモジュール)2を、備えており、メインコントローラ2が、複合装置1の通常動作時に、マスタとして動作して、他のモジュールから前記異常情報を受け取ると、不揮発性メモリに該異常情報を記憶するとともに、該異常情報を前記操作部(通知モジュール)3に送信して、操作部3が、該異常情報をディスプレイに表示出力する等の方法で通知する。   Further, the composite apparatus 1 of this embodiment includes a main controller (module with information storage function) 2 having a nonvolatile memory (operation information storage means) that sequentially stores operation information during normal operation. When the controller 2 operates as a master during normal operation of the composite apparatus 1 and receives the abnormality information from another module, the abnormality information is stored in a nonvolatile memory and the abnormality information is transmitted to the operation unit (notification). Module 3), and the operation unit 3 notifies the abnormality information by displaying it on a display.

したがって、操作部3及びメインコントローラ2が通常のより高速な通信が確立したあとは、I2Cのエラー通知を、不揮発性メモリを搭載しているメインコントローラ2に通知を投げることで、異常情報のログを不揮発性メモリに残すことができ、異常発生に対する対応を適切に取ることができる。   Therefore, after the operation unit 3 and the main controller 2 establish normal higher-speed communication, an error notification log is sent by sending an I2C error notification to the main controller 2 equipped with the nonvolatile memory. Can be left in the non-volatile memory, and a response to the occurrence of an abnormality can be appropriately taken.

以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   The invention made by the present inventor has been specifically described based on the preferred embodiments. However, the present invention is not limited to that described in the above embodiments, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.

1 複合装置
2 メインコントローラ
2a、3a、4a、5a I2C
3 操作部
4 エンジン部
5 省電力部
6 PCIeバス
7 PCIバス
8 USBバス
9 I2C信号線
9a シリアルクロック線(SCL)
9b シリアルデータ線(SDA)
1 Compound device 2 Main controller 2a, 3a, 4a, 5a I2C
3 Operation section 4 Engine section 5 Power saving section 6 PCIe bus 7 PCI bus 8 USB bus 9 I2C signal line 9a Serial clock line (SCL)
9b Serial data line (SDA)

特開2005−202643号公報JP-A-2005-202643

Claims (7)

それぞれ所定の機能を実現する複数のモジュールと、
前記モジュールのうちそれぞれの機能を実現するのに必要な他のモジュールとの通信を行なう通信手段と、
前記モジュールのそれぞれに搭載され、該各モジュールにおける異常情報を取得して相互に通信する異常通信手段と、
を備えていることを特徴とする画像処理装置。
A plurality of modules each realizing a predetermined function;
A communication means for performing communication with other modules necessary for realizing each function of the modules;
Abnormal communication means mounted on each of the modules to acquire abnormality information in each module and communicate with each other;
An image processing apparatus comprising:
前記異常通信手段は、
マルチマスタ・シリアルインターフェイスと、
前記マルチマスタ・シリアルインターフェイスを接続するシリアル通信線と、
を備えていることを特徴とする請求項1記載の画像処理装置。
The abnormal communication means is
Multi-master serial interface,
A serial communication line connecting the multi-master serial interface;
The image processing apparatus according to claim 1, further comprising:
前記画像処理装置は、
前記モジュールとして、少なくとも外部への情報通知を行う通知モジュールを備え、
前記画像処理装置の起動時には、前記通知モジュールがマスターとして動作し、他のモジュールから前記異常情報を受け取って通知することを特徴とする請求項1または請求項2記載の画像処理装置。
The image processing apparatus includes:
As the module, at least a notification module for performing information notification to the outside is provided,
3. The image processing apparatus according to claim 1, wherein when the image processing apparatus is activated, the notification module operates as a master, and receives and notifies the abnormality information from another module.
前記画像処理装置は、
通常動作時に、動作情報を順次記憶する動作情報記憶手段を有した情報記憶機能付きモジュールを、さらに備え、
前記情報記憶機能付きモジュールは、前記画像処理装置の通常動作時に、マスターとして動作して、他のモジュールから前記異常情報を受け取ると、前記動作情報記憶手段に該異常情報を記憶するとともに、該異常情報を前記通知モジュールに送信し、該通知モジュールが、該異常情報を通知することを特徴とする請求項1から請求項3のいずれかに記載の画像処理装置。
The image processing apparatus includes:
A module with an information storage function having operation information storage means for sequentially storing operation information during normal operation;
The module with the information storage function operates as a master during normal operation of the image processing apparatus, and when receiving the abnormality information from another module, stores the abnormality information in the operation information storage unit, and The image processing apparatus according to claim 1, wherein information is transmitted to the notification module, and the notification module notifies the abnormality information.
請求項1から請求項4のいずれかに記載の画像処理装置を備えていることを特徴とする画像形成装置。   An image forming apparatus comprising the image processing apparatus according to claim 1. それぞれ所定の機能を実現する複数のモジュールのうちそれぞれの機能を実現するのに必要な他のモジュールとの通信を行なう通信処理ステップと、
前記モジュールのそれぞれに搭載されている異常通信手段で、該各モジュールにおける異常情報を取得して相互に通信する異常通知処理ステップと、
を有していることを特徴とする異常管理処理方法。
A communication processing step of performing communication with other modules necessary for realizing each function among a plurality of modules each realizing a predetermined function;
Abnormality communication means mounted in each of the modules, an abnormality notification processing step of acquiring abnormality information in each module and communicating with each other;
The abnormality management processing method characterized by having.
コンピュータに、
それぞれ所定の機能を実現する複数のモジュールのうちそれぞれの機能を実現するのに必要な他のモジュールとの通信を行なう通信処理と、
前記モジュールのそれぞれに搭載されている異常通信手段で、該各モジュールにおける異常情報を取得して相互に通信する異常通知処理と、
を実行させることを特徴とする異常管理処理プログラム。
On the computer,
A communication process for communicating with other modules necessary to realize each function among a plurality of modules each realizing a predetermined function;
In the abnormality communication means mounted in each of the modules, abnormality notification processing for acquiring abnormality information in each module and communicating with each other;
An abnormality management processing program characterized in that
JP2012060218A 2012-03-16 2012-03-16 Image processing device, image formation device, abnormality management processing method, and abnormality management processing program Pending JP2013197677A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012060218A JP2013197677A (en) 2012-03-16 2012-03-16 Image processing device, image formation device, abnormality management processing method, and abnormality management processing program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012060218A JP2013197677A (en) 2012-03-16 2012-03-16 Image processing device, image formation device, abnormality management processing method, and abnormality management processing program

Publications (1)

Publication Number Publication Date
JP2013197677A true JP2013197677A (en) 2013-09-30

Family

ID=49396161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012060218A Pending JP2013197677A (en) 2012-03-16 2012-03-16 Image processing device, image formation device, abnormality management processing method, and abnormality management processing program

Country Status (1)

Country Link
JP (1) JP2013197677A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022507643A (en) * 2018-12-03 2022-01-18 ヒューレット-パッカード デベロップメント カンパニー エル.ピー. Logic circuit
US11250146B2 (en) 2018-12-03 2022-02-15 Hewlett-Packard Development Company, L.P. Logic circuitry
US11292261B2 (en) 2018-12-03 2022-04-05 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11298950B2 (en) 2018-12-03 2022-04-12 Hewlett-Packard Development Company, L.P. Print liquid supply units
US11312146B2 (en) 2018-12-03 2022-04-26 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11338586B2 (en) 2018-12-03 2022-05-24 Hewlett-Packard Development Company, L.P. Logic circuitry
US11364716B2 (en) 2018-12-03 2022-06-21 Hewlett-Packard Development Company, L.P. Logic circuitry
US11407229B2 (en) 2019-10-25 2022-08-09 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11429554B2 (en) 2018-12-03 2022-08-30 Hewlett-Packard Development Company, L.P. Logic circuitry package accessible for a time period duration while disregarding inter-integrated circuitry traffic
US11479047B2 (en) 2018-12-03 2022-10-25 Hewlett-Packard Development Company, L.P. Print liquid supply units
US11962730B2 (en) 2022-02-28 2024-04-16 Ricoh Company, Ltd. Image processing apparatus, image forming apparatus, and information processing apparatus with improved recovery from a power saving mode

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11345157B2 (en) 2018-12-03 2022-05-31 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11366913B2 (en) 2018-12-03 2022-06-21 Hewlett-Packard Development Company, L.P. Logic circuitry
JP7041324B2 (en) 2018-12-03 2022-03-23 ヒューレット-パッカード デベロップメント カンパニー エル.ピー. Logic circuit
US11292261B2 (en) 2018-12-03 2022-04-05 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11298950B2 (en) 2018-12-03 2022-04-12 Hewlett-Packard Development Company, L.P. Print liquid supply units
US11312146B2 (en) 2018-12-03 2022-04-26 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11312145B2 (en) 2018-12-03 2022-04-26 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11318751B2 (en) 2018-12-03 2022-05-03 Hewlett-Packard Development Company, L.P. Sensor circuitry
US11331924B2 (en) 2018-12-03 2022-05-17 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11331925B2 (en) 2018-12-03 2022-05-17 Hewlett-Packard Development Company, L.P. Logic circuitry
US11338586B2 (en) 2018-12-03 2022-05-24 Hewlett-Packard Development Company, L.P. Logic circuitry
US11345158B2 (en) 2018-12-03 2022-05-31 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11345159B2 (en) 2018-12-03 2022-05-31 Hewlett-Packard Development Company, L.P. Replaceable print apparatus component
US11345156B2 (en) 2018-12-03 2022-05-31 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11250146B2 (en) 2018-12-03 2022-02-15 Hewlett-Packard Development Company, L.P. Logic circuitry
JP2022507643A (en) * 2018-12-03 2022-01-18 ヒューレット-パッカード デベロップメント カンパニー エル.ピー. Logic circuit
US11364724B2 (en) 2018-12-03 2022-06-21 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11364716B2 (en) 2018-12-03 2022-06-21 Hewlett-Packard Development Company, L.P. Logic circuitry
US11351791B2 (en) 2018-12-03 2022-06-07 Hewlett-Packard Development Company, L.P. Logic circuitry package
US12240245B2 (en) 2018-12-03 2025-03-04 Hewlett-Packard Development Company, L.P. Logic circuitry
US11407228B2 (en) 2018-12-03 2022-08-09 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11429554B2 (en) 2018-12-03 2022-08-30 Hewlett-Packard Development Company, L.P. Logic circuitry package accessible for a time period duration while disregarding inter-integrated circuitry traffic
US11427010B2 (en) 2018-12-03 2022-08-30 Hewlett-Packard Development Company, L.P. Logic circuitry
US11479046B2 (en) 2018-12-03 2022-10-25 Hewlett-Packard Development Company, L.P. Logic circuitry for sensor data communications
US11479047B2 (en) 2018-12-03 2022-10-25 Hewlett-Packard Development Company, L.P. Print liquid supply units
US11511546B2 (en) 2018-12-03 2022-11-29 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11625493B2 (en) 2018-12-03 2023-04-11 Hewlett-Packard Development Company, L.P. Logic circuitry
US11738562B2 (en) 2018-12-03 2023-08-29 Hewlett-Packard Development Company, L.P. Logic circuitry
US11787194B2 (en) 2018-12-03 2023-10-17 Hewlett-Packard Development Company, L.P. Sealed interconnects
US11407229B2 (en) 2019-10-25 2022-08-09 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11962730B2 (en) 2022-02-28 2024-04-16 Ricoh Company, Ltd. Image processing apparatus, image forming apparatus, and information processing apparatus with improved recovery from a power saving mode

Similar Documents

Publication Publication Date Title
JP2013197677A (en) Image processing device, image formation device, abnormality management processing method, and abnormality management processing program
EP1870778A2 (en) Diagnosing an image forming apparatus
US8743384B2 (en) Image forming apparatus and communication control program product
US8817287B2 (en) Image forming apparatus, method for controlling the same, and storage medium
US10158771B2 (en) Information processing apparatus that transfers diagnosis information on a unit to another unit through a communication line for CPU to CPU communication, method of controlling an information processing apparatus, and storage medium
US20130151903A1 (en) Image forming apparatus
JP4681960B2 (en) COMMUNICATION DEVICE, COMMUNICATION DEVICE COMMUNICATION METHOD, AND COMPUTER PROGRAM
US8352756B2 (en) Image processing apparatus
JP5414307B2 (en) Electronic device and control method thereof
US20130007537A1 (en) Information processing apparatus, information processing method, and storage medium storing program therefor
CN107066072B (en) Electronic device and control method thereof
US8429733B2 (en) Authentication system, terminal and information processing device, having function of performing stable authentication
JP2020067904A (en) Information processing apparatus and method of controlling the same, and program
JP6460905B2 (en) Communication device, control method, program
JP2014107839A (en) Image forming apparatus, display screen control method, and display screen control program
JPH08202207A (en) Device for detecting connection state of optional equipment
US9891876B2 (en) Facsimile device and image forming device linkage system, linkage device, and linkage method
US10509754B2 (en) Information processing apparatus, control method for information processing apparatus, and storage medium
KR20160043378A (en) Apparatus and method for updating vehicle device having multiple modules
US20210014376A1 (en) Information processing apparatus
JP2018055472A (en) Information processing apparatus, device, information processing method, and program
JP2012008661A (en) Image processing device
JP2024122120A (en) Image forming apparatus, method and program for controlling image forming apparatus
JP2022019390A (en) Information processing apparatus, image forming apparatus, and program
JP6528744B2 (en) Image forming device