JP2013183430A - ＧａＮＦＥＴ用バイアス回路 - Google Patents

Abstract

【課題】ＧａＮＦＥＴの不要発振を抑制することができるＧａＮＦＥＴ用バイアス回路を提供すること。
【解決手段】ＧａＮＦＥＴ１０の駆動電圧を出力する正の定電圧電源１７、ドレイン電圧制御スイッチ１８、ＧａＮＦＥＴ１０のピンチオフ電圧を出力する負の定電圧電源２４、前記ピンチオフ電圧をＧａＮＦＥＴ１０のオン電圧に分圧する分圧抵抗２５、２６、およびゲート電圧制御スイッチ２７、を具備する。ドレイン電圧制御スイッチ１８は、正の定電圧電源１７とＧａＮＦＥＴ１０のドレイン端子１０ｄとの間に接続され、前記駆動電圧を所定時間だけドレイン端子１０ｄに供給する。ゲート電圧制御スイッチ２７は、負の定電圧電源２４とＧａＮＦＥＴ１０のゲート端子１０ｇとの間、並びに分圧抵抗２５、２６とゲート端子１０ｇとの間に接続され、ドレイン端子１０ｄに前記駆動電圧が印加されている間に、ゲート端子１０ｇに前記オン電圧を供給する。
【選択図】図１

Description

本発明の実施形態は、ＧａＮＦＥＴ用バイアス回路に関する。

近年、大電圧を印加して大電力の高周波信号を出力することができるＧａＮＦＥＴが注目されている。このＧａＮＦＥＴには、所定のドレイン電圧および所定のゲート電圧を印加するためのバイアス回路が接続される。

一般に、ＧａＮＦＥＴ用バイアス回路は、ＧａＮＦＥＴのドレイン端子に所定のドレイン電圧を印加するためのドレインバイアス回路、およびＧａＮＦＥＴのゲート端子に所定のゲート電圧を印加するためのゲートバイアス回路、からなる。

ゲートバイアス回路は、ゲート電圧としてオン電圧をゲート端子に常に印加し、ドレインバイアス回路は、所定時間だけドレイン電圧として駆動電圧をドレイン端子に印加する。ＧａＮＦＥＴは、駆動電圧が印加される所定時間だけ高周波信号を増幅する。従って、ＧａＮＦＥＴは、強度が一定の高周波信号をパルス状に変調して出力する。

しかし、この従来のＧａＮＦＥＴ用バイアス回路によって、ドレイン端子の電圧を、０Ｖから駆動電圧である例えば２５Ｖに上昇させると、この上昇幅が極めて大きいため、ドレイン電圧は瞬時に２５Ｖに到達せず、２５Ｖに到達するまでに所定の時間が必要となる。また、高周波信号の増幅を終了するために、ドレイン電圧を２５Ｖから０Ｖまで降下させると、同様にこの下降幅が極めて大きいため、ドレイン電圧は瞬時に０Ｖに戻らず、０Ｖに戻るまでに所定の時間が必要となる。従って、ドレイン電圧が上昇、降下する過程において、ドレイン端子には、低電圧（例えば３〜８Ｖ付近）が印加されている状態が発生する。他方、ゲート端子には、常にオン電圧が印加されている。ＧａＮＦＥＴは、オン電圧が印加されている状態において、低電圧のドレイン電圧が印加されると、相互コンダクタンスの値が大きくなって利得が大きくなり、安定指数が悪化する。その結果、ＧａＮＦＥＴを流れるドレイン電流が不要に発振する。

特開２００５−２３５８９３号公報

実施形態は、ＧａＮＦＥＴの不要発振を抑制することができるＧａＮＦＥＴ用バイアス回路を提供することを目的とする。

実施形態に係るＧａＮＦＥＴ用バイアス回路は、ＧａＮＦＥＴに所望の電圧を印加するＧａＮＦＥＴ用バイアス回路であって、正の定電圧電源、ドレイン電圧制御スイッチ、負の定電圧電源、分圧抵抗、およびゲート電圧制御スイッチ、を具備する。前記正の定電圧電源は、前記ＧａＮＦＥＴの駆動電圧を出力する。前記ドレイン電圧制御スイッチは、前記正の定電圧電源と前記ＧａＮＦＥＴのドレイン端子との間に接続され、前記正の定電圧電源から出力される前記駆動電圧を所定時間だけ前記ドレイン端子に供給する。前記負の定電圧電源は、前記ＧａＮＦＥＴのピンチオフ電圧を出力する。前記分圧抵抗は、前記ピンチオフ電圧を、前記ＧａＮＦＥＴのオン電圧に分圧する。前記ゲート電圧制御スイッチは、前記負の定電圧電源と前記ＧａＮＦＥＴのゲート端子との間、並びに前記分圧抵抗と前記ＧａＮＦＥＴの前記ゲート端子との間に接続され、前記ドレイン端子に前記駆動電圧が印加されている間に、前記ゲート端子に前記オン電圧を供給する。

実施形態に係るＧａＮＦＥＴ用バイアス回路を示す回路図である。 ドレイン電圧制御スイッチの一例を示す回路である。 ゲート電圧制御スイッチの一例を示す回路図である。 ＧａＮＦＥＴに入力される高周波信号（同図（ａ））と、ＧａＮＦＥＴから出力される高周波信号（同図（ｂ））と、ドレイン電圧制御スイッチに供給されるドレイン電圧制御用制御パルス（同図（ｃ））と、ＧａＮＦＥＴのドレイン端子に印加されるドレイン電圧（同図（ｄ））と、ゲート電圧制御スイッチに供給されるゲート電圧制御用制御パルス（同図（ｅ））と、ＧａＮＦＥＴのゲート端子に印加されるゲート電圧（同図（ｆ））と、の関係を示す図である。 ＧａＮＦＥＴのドレイン端子に印加される電圧（ドレイン電圧）と、このＧａＮＦＥＴに流れる電流と、の関係を、ＧａＮＦＥＴのゲート端子に印加される電圧（ゲート電圧）毎に示す図である。

以下に、実施形態に係るＧａＮＦＥＴ用バイアス回路について説明する。図１は、実施形態に係るＧａＮＦＥＴ用バイアス回路を示す回路図である。図１に示すように、実施形態に係るＧａＮＦＥＴ用バイアス回路は、ＧａＮＦＥＴ１０のドレイン端子１０ｄに接続されたドレインバイアス回路１１、およびＧａＮＦＥＴ１０のゲート端子１０ｇに接続されたゲートバイアス回路１２、によって構成される。なお、ＧａＮＦＥＴ１０のソース端子１０ｓは接地されている。

ＧａＮＦＥＴ１０は、ＧａＡｓＦＥＴ等の従来のＦＥＴと比較して高電圧を印加することにより、大電力の高周波信号を出力することができるものである。このＧａＮＦＥＴ１０は、例えば、ドレイン電圧として２５Ｖの駆動電圧、ゲート電圧として−１．５Ｖのオン電圧を印加したときに安定的に増幅動作するＦＥＴであって、ピンチオフ電圧は、例えば−５Ｖのものである。

このＧａＮＦＥＴ１０に、ＧａＮＦＥＴ用バイアス回路（ドレインバイアス回路１１およびゲートバイアス回路１２）によって駆動電圧およびオン電圧を印加する。この状態のＧａＮＦＥＴ１０のゲート端子１０ｇに、直流カット用のキャパシタ１３を介して高周波信号を入力すると、その信号の電力は増幅される。電力が増幅された高周波信号は、ＧａＮＦＥＴ１０のドレイン端子１０ｄから出力される。なお、出力された高周波信号は、直流カット用のキャパシタ１４を介して外部に出力される。

ドレインバイアス回路１１は、ＧａＮＦＥＴ１０に入力される高周波信号の電力を所定時間だけ増幅するために、ＧａＮＦＥＴ１０のドレイン端子１０ｄに正の駆動電圧を、所定時間だけ印加するためのバイアス回路である。

ＧａＮＦＥＴ１０のドレイン端子１０ｄには、１／４波長線路１５およびキャパシタ１６がこの順に直列に接続されおり、ドレインバイアス回路１１は、１／４波長線路１５とキャパシタ１６との間に接続されている。すなわち、ドレインバイアス回路１１は、１／４波長線路１５を介してＧａＮＦＥＴ１０のドレイン端子１０ｄに接続されている。

なお、１／４波長線路１６は、ＧａＮＦＥＴ１０から出力される高周波信号に対して理想的には無限大のインピーダンス線路として作用する。従って、ＧａＮＦＥＴ１０から出力された高周波信号は、ドレインバイアス回路１１に実質的には流れこまず、直流カット用のキャパシタ１４側に伝搬される。

また、キャパシタ１６は、高周波信号に対して短絡し、直流電流に対して開放しているように見えるものである。従って、キャパシタ１６は、１／４波長線路１５を介してわずかに伝搬されてきた微弱な高周波信号が、ドレインバイアス回路１１に入力されることを抑制し、かつドレインバイアス回路１１から出力される電圧を効率的にＧａＮＦＥＴ１０のドレイン端子１０ｄに印加することができる。

このような１／４波長線路１５とキャパシタ１６との間に接続されるドレインバイアス回路１１は、正の定電圧電源１７、およびドレイン電圧制御スイッチ１８、によって構成される。

正の定電圧電源１７は、ＧａＮＦＥＴ１０が高周波信号の電力を増幅させるために必要な駆動電圧を、ＧａＮＦＥＴ１０のドレイン端子１０ｄに印加するための電源であって、例えば２５Ｖを出力する電源である。この正の定電圧電源１７は、ドレイン電圧制御スイッチ１８を介して、１／４波長線路１５に接続されている。

ドレイン電圧制御スイッチ１８は、正の定電圧電源１７から出力される駆動電圧が所定時間だけＧａＮＦＥＴ１０のドレイン端子１０ｄに印加されるように、ドレインバイアス回路１１から出力される駆動電圧を制御するためのスイッチである。

なお、ドレイン電圧制御スイッチ１８には、このスイッチ１８を駆動するためのドレイン電圧制御スイッチ用のパルス源１９（以下、パルス源１９と称する）が接続されている。パルス源１９は、ドレイン電圧制御スイッチ１８の開閉を制御するためのドレイン電圧制御用パルス２０（以下、制御パルス２０と称する）を、ドレイン電圧制御スイッチ１９に供給する。なお、パルス源１９は、ドレインバイアス回路１１の外部に設けられてもよいし、ドレインバイアス回路１１に含まれていてもよい。

図２は、ドレイン電圧制御スイッチ２０の一例を示す図である。ドレイン電圧制御スイッチは、図２に示すように、例えばＭＯＳＦＥＴ２１である。ドレイン電圧制御スイッチ２０としてＭＯＳＦＥＴ２１を適用する場合、ＭＯＳＦＥＴ２１のドレイン端子２１ｄは、正の定電圧電源１７に接続されるとともに、ＭＯＳＦＥＴ２１のソース端子２１ｓは、１／４波長線路１８１５とキャパシタ１６との間に接続される。また、ＭＯＳＦＥＴ２１のゲート端子２１ｇは、パルス源１９に接続される。

このＭＯＳＦＥＴ２１のゲート端子２１ｇにパルス源１９から制御パルス２０を供給すると、この制御パルス２０が供給されている間だけＭＯＳＦＥＴ２１は閉じる。この結果、正の定電圧電源１７から出力される駆動電圧は、ＭＯＳＦＥＴ２１が閉じている間だけ出力され、ＧａＮＦＥＴ１０のドレイン端子１０ｄ（図１）に印加される。

再び図１を参照する。ＧａＮＦＥＴ１０のゲート端子１０ｇにも、ドレイン端子１０ｄと同様に、１／４波長線路２２およびキャパシタ２３がこの順に直列に接続されおり、ゲートバイアス回路１２は、１／４波長線路２２とキャパシタ２３との間に接続されている。すなわち、ゲートバイアス回路１２は、１／４波長線路２２を介して、ＧａＮＦＥＴ１０のゲート端子１０ｇに接続されている。

なお、１／４波長線路２２およびキャパシタ２３は、ＧａＮＦＥＴ１０のドレイン端子１０ｄに接続された１／４波長線路１５およびキャパシタ１６と同様に作用する。

ゲートバイアス回路１２は、負の定電圧電源２４、分圧用の第１、第２の抵抗２５、２６、およびゲート電圧制御スイッチ２７、によって構成される。

負の定電圧電源２４は、ＧａＮＦＥＴ１０のピンチオフ電圧を、ＧａＮＦＥＴ１０のゲート端子１０ｇに印加するための電源であって、例えば−５Ｖを出力する電源である。この負の定電圧電源２４は、ゲート電圧制御スイッチ２７を介して、１／４波長線路２２に接続されている。

分圧用の第１、第２の抵抗２５、２６は、負の定電圧電源２４から出力されるピンチオフ電圧を分圧するための抵抗であって、抵抗値が一定の第１の抵抗２５と、所定の抵抗値に設定可能な半固定抵抗である第２の抵抗２６と、によって構成される。第１の抵抗２５の一端は、負の定電圧電源２４に接続される。第２の抵抗２６の一方の一端は、第１の抵抗２５の他端に接続され、第２の抵抗２６の他方の一端は、ゲート電圧制御スイッチ２７に接続される。また、第２の抵抗２６の他端は接地される。なお、第１の抵抗２５の他端と第２の抵抗２６の一端との間は、ゲート電圧制御スイッチ２７を介して１／４波長線路２２に接続されている。

この分圧用の第１、第２の抵抗２５、２６において、第１の抵抗２５の一端にピンチオフ電圧を印加すると、第１の抵抗２５と第２の抵抗２２６との間にオン電圧が現れる。

ゲート電圧制御スイッチ２７は、ピンチオフ電圧またはオン電圧のいずれかを出力するためのスイッチであり、オン電圧を所定時間だけＧａＮＦＥＴ１０のゲート端子１０ｄに印加するためのスイッチである。

なお、ゲート電圧制御スイッチ２７には、このスイッチ２７を切り替えるためのゲート電圧制御スイッチ用のパルス源２８（以下、パルス源２８と称する）が接続されている。パルス源２８は、ゲート電圧制御スイッチ２７の切り替えを制御するためのゲート電圧制御用パルス２９（以下、制御パルス２９と称する）をゲート電圧制御スイッチ２７に供給する。ゲート電圧制御スイッチ２７に制御パルス２９が供給されると、その間だけゲート電圧制御スイッチ２７はオン電圧を出力する。反対に、ゲート電圧制御スイッチ２７に制御パルス２９が供給されない間は、ゲート電圧制御スイッチ２７はピンチオフ電圧を出力する。なお、パルス源２８は、ゲ−トバイアス回路１２の外部に設けられてもよいし、ドレインバイアス回路１１に含まれていてもよい。

図３は、ゲート電圧制御スイッチ２０の一例を示す回路図である。図３に示すように、ゲート電圧制御スイッチ２８は、例えば第１、第２のＭＯＳＦＥＴ３０、３１、および反転回路３２によって構成される。ゲート電圧制御スイッチ２８として図３に示す回路を適用する場合、第１のＭＯＳＦＥＴ３０のドレイン端子３０ｄは、１／４波長線路２２とキャパシタ２３との間に接続される。また、第１のＭＯＳＦＥＴ３０のソース端子３０ｓは、第１の抵抗２５の一端に接続され、第１のＭＯＳＦＥＴ３０のゲート端子３０ｇは、反転回路３２を介してパルス源２８に接続される。

また、第２のＭＯＳＦＥＴ３１は、第１のＭＯＳＦＥＴ３０に対して並列的に配置されており、第２のＭＯＳＦＥＴ３１のドレイン端子３１ｄは、１／４波長線路２２とキャパシタ２３との間に接続される。そして、第２のＭＯＳＦＥＴ３１のソース端子３１ｓは、第１の抵抗２５と第２の抵抗２６との間に接続され、第２のＭＯＳＦＥＴ３１のゲート端子３１ｇは、パルス源２８に接続される。

このようなゲート電圧制御スイッチ２７にパルス源２８から制御パルス２９を供給すると、この制御パルス２９は２分岐され、その一方が反転回路３２によって反転されて、第１のＭＯＳＦＥＴ３０のゲート端子３０ｇに供給される。また、分岐された他方の制御パルス２９は、第２のＭＯＳＦＥＴ３１のゲート端子３１ｇに供給される。すると、第１のＭＯＳＦＥＴ３０は開き、第２のＭＯＳＦＥＴ３１は閉じる。この結果、第２のＭＯＳＦＥＴ３１が閉じている間だけ、オン電圧が、ＧａＮＦＥＴ１０のゲート端子１０ｇ（図１）に印加される。

反対に、ゲート電圧制御スイッチ２７に制御パルス２９が供給されない間は、第１のＭＯＳＦＥＴが閉じ、第２のＭＯＳＦＥＴが開いている。この結果、第１のＭＯＳＦＥＴ３０が閉じている間だけ、ピンチオフ電圧が、ＧａＮＦＥＴ１０のゲート端子１０ｇ（図１）に印加される。

なお、ゲート電圧制御用パルス２９のパルス幅をＴｇ、ドレイン電圧制御用パルス２０のパルス幅をＴｄ、とすれば、ゲート電圧制御用パルス２９として、Ｔｇ≦Ｔｄ−Ｔｖ１（ただし、Ｔｖ１は、ドレイン電圧制御スイッチ１８が閉じた瞬間からドレイン電圧が駆動電圧に達するまでの時間）を満たすパルス幅のパルスが適用される。この理由については後述する。

以上に説明した実施形態に係るＧａＮＦＥＴ用バイアス回路は、ＧａＮＦＥＴ１０にドレイン電圧として駆動電圧が印加されている間だけ、ゲート電圧としてオン電圧を印加するものである。以下に、実施形態に係るＧａＮＦＥＴ用バイアス回路が接続されたＧａＮＦＥＴ１０の動作について、図４を参照して説明する。なお、ここでは、上述したように、ＧａＮＦＥＴ１０の駆動電圧を２５Ｖ、オン電圧を−１．５Ｖ、ピンチオフ電圧を−５Ｖとし、正の定電圧電源１７の出力電圧を２５Ｖ、負の定電圧電源２４の出力電圧を−５Ｖ、第１の抵抗２５と第２の抵抗２６とによって分圧された電圧を−１．５Ｖとした場合のＧａＮＦＥＴ１０の動作について説明する。

図４は、ＧａＮＦＥＴ１０に入力される高周波信号（同図（ａ））と、ＧａＮＦＥＴ１０から出力される変調された高周波信号（同図（ｂ））と、ドレイン電圧制御スイッチ１８に供給されるドレイン電圧制御用パルス２０（同図（ｃ））と、ＧａＮＦＥＴ１０のドレイン端子１０ｄに印加されるドレイン電圧（同図（ｄ））と、ゲート電圧制御スイッチ２７に供給されるゲート電圧制御用パルス２９（同図（ｅ））と、ＧａＮＦＥＴ１０のゲート端子１０ｇに印加されるゲート電圧（同図（ｆ））と、の関係を示す図である。

まず、ドレイン電圧制御スイッチ１８が開いており、ゲート電圧制御スイッチ２８がピンチオフ電圧を出力する状態であるときに、ＧａＮＦＥＴ１０のゲート端子１０ｇに一定強度の高周波信号（ＣＷ波）（図４（ａ））が入力される。このとき、ＧａＮＦＥＴ１０のゲート端子１０ｇには、ピンチオフ電圧である−５Ｖが印加されており、ドレイン端子１０ｄには電圧が印加されていない。従って、ＧａＮＦＥＴ１０がク周波信号を増幅可能な状態にはなっておらず、ＧａＮＦＥＴ１０に入力される高周波信号は増幅されない（図４（ｂ））。

ＧａＮＦＥＴ１０に高周波信号が入力されている状態で、ドレイン電圧制御用のパルス源１９から、ドレイン電圧制御スイッチ１８に、パルス幅Ｔｄのドレイン電圧制御用パルス２０を供給する（図４（ｃ））。すると、ドレイン電圧制御スイッチ１８がパルス幅Ｔｄの時間だけ閉じた状態となり、ＧａＮＦＥＴ１０のドレイン端子１０ｄに、正電圧のドレイン電圧が印加される。

ドレイン電圧は、ドレイン電圧制御スイッチ１８が閉じたと同時に駆動電圧である２５Ｖとはならず、ドレイン電圧制御スイッチ１８が閉じた瞬間から上昇しはじめ、所定の時間Ｔｖ１が経過した後、２５Ｖとなる。さらに、ドレイン電圧は、ドレイン電圧制御スイッチ１８が開いたと同時に０Ｖとはならず、ドレイン電圧制御スイッチ１８が開いた瞬間から下降しはじめ、所定の時間Ｔｖ２が経過した後、０Ｖとなる（図４（ｄ））。

なお、図４（ｄ）に示すように、ドレイン電圧が、ドレイン電圧制御用パルス２０に追従して変化しないのは、ドレイン電圧の変化量が大きいためである。ＧａＮＦＥＴ１０の場合、このように大電圧を印加して使用するデバイスであるためにこのような現象が生じるが、大電圧を印加することができないＧａＡｓＦＥＴ等のデバイスの場合、ドレイン電圧がドレイン電圧制御用パルス２０に追従して変化しない、という現象は生じない。

他方、ＧａＮＦＥＴ１０に高周波信号が入力されている状態で、ゲート電圧制御用のパルス源２８から、ゲート電圧制御スイッチ２７に、例えばパルス幅Ｔｇ（＝Ｔｄ−Ｔｖ１）のゲート電圧制御用パルス２９を供給する。ゲート電圧制御用パルス２９は、例えば、ドレイン電圧が駆動電圧である２５Ｖに達した瞬間にゲート電圧制御スイッチ２７に入力される（図４（ｅ））。すると、ゲート電圧制御スイッチ２７は、ドレイン電圧が２５Ｖに達した瞬間から、ドレイン電圧が２５Ｖから降下しはじめる瞬間までの時間（Ｔｄ−Ｔｖ１）だけ、オン電圧を出力する。

なお、ゲート電圧制御スイッチ２７は、ドレイン電圧が駆動電圧である間だけ、オン電圧を出力すればよい。従って、パルス幅がＴｇより短いゲート電圧制御用パルスを、ドレイン電圧が駆動電圧である２５Ｖに達したとき以降に、ゲート電圧制御スイッチ２７に入力してもよい。このように、ＧａＮＦＥＴ１０に駆動電圧が印加されている間だけ、ゲート電圧制御スイッチ２７はオン電圧を出力すればよい理由については、後述する。

ゲート電圧は、ゲート電圧制御スイッチ２７に制御パルス２９が供給されたと同時にオン電圧である−１．５Ｖとなる。さらに、ゲート電圧は、制御パルス２９の供給が終了した同時にピンチオフ電圧である−５Ｖとなる（図４（ｆ））。なお、図４（ｆ）に示すように、ゲート電圧が、ゲート電圧制御用パルス２９に追従して変化するのは、ゲート電圧の変化量がドレイン電圧の変化量に対して極めて小さいためである。

ＧａＮＦＥＴ１０に、上記のようにドレイン電圧およびゲート電圧を印加すると、ドレイン電圧が駆動電圧であり、かつゲート電圧がオン電圧である時間（＝時間Ｔｇ）だけ、ＧａＮＦＥＴ１０は高周波信号を安定して増幅可能な状態となる。従って、このＴｇの間だけ高周波信号は増幅される（図２（ｂ））。すなわち、ＧａＮＦＥＴに入力された一定強度の高周波信号（ＣＷ波）は、パルス幅Ｔｇのパルス信号に変調される。

ここで、図５を参照して、ＧａＮＦＥＴ１０に駆動電圧が印加されている間だけ、ゲート電圧制御スイッチ２７はオン電圧を出力すればよい理由について、説明する。図５は、ドレイン電圧と、ＧａＮＦＥＴに流れる電流（ドレイン電流）との関係を、ゲート電圧毎に示す図である。

ＧａＮＦＥＴのように高電圧を印加して使用するＦＥＴの場合、ドレイン端子にドレイン電圧として高電圧を印加したときに、所望の利得が安定して得られるように設計して製造される。従って、このようなＧａＮＦＥＴのドレイン端子にドレイン電圧として低電圧を印加すると、相互コンダクタンスが大きくなり、所望の利得より大きな利得が得られてしまう。

図５に実線で示すように、ゲート電圧制御スイッチ２７がオン電圧（−１．５Ｖ）を出力し、この電圧がＧａＮＦＥＴ１０に印加されている状態において、ＧａＮＦＥＴ１０にドレイン電圧を印加すると、その電圧に伴ってドレイン電流が流れる。ドレイン電圧が低電圧の場合、所望の利得より大きな利得が得られてしまうため、ドレイン電流が大きな利得を得て増幅し、やがて発振してしまう。

すなわち、ゲート電圧制御スイッチ２７がオン電圧を出力する状態において、ＧａＮＦＥＴ１０に低電圧のドレイン電圧を印加すると、ドレイン電圧とドレイン電流との関係を示すグラフ（図５）上において、その関係が不安定領域を通るため、不要な発振が生ずる。この発振は、ＧａＮＦＥＴ１０から出力される高周波信号に重畳されるため、出力波形の品質を劣化させる。

しかし、図５に点線で示すように、ゲート電圧制御スイッチ２７がピンチオフ電圧（−５Ｖ）を出力し、この電圧がＧａＮＦＥＴ１０に印加されている状態において、ＧａＮＦＥＴ１０にドレイン電圧を印加しても、その電圧に伴って流れるドレイン電流は、ＧａＮＦＥＴ１０が増幅可能な状態のときに流れるドレイン電流より小さい。さらに、ＧａＮＦＥＴ１０が増幅可能な状態ではないため、ドレイン電流が利得を得て増幅されることもない。従って、ドレイン電流の発振が抑制される。

すなわち、ゲート電圧制御スイッチ２７がピンチオフ電圧を出力する状態において、ＧａＮＦＥＴ１０に低電圧のドレイン電圧を印加しても、ドレイン電圧とドレイン電流との関係を示すグラフ（図５）上において、その関係が不安定領域を通ることはないため、不要な発振は抑制される。言い換えれば、ＧａＮＦＥＴ１０に低電圧のドレイン電圧が印加されているときに、ゲート電圧制御スイッチ２７がピンチオフ電圧を出力する状態になっていれば、不要な発振は抑制される。従って、本実施形態に係るＧａＮＦＥＴ用バイアス回路は、ＧａＮＦＥＴ１０に駆動電圧が印加されている間だけオン電圧が印加されるように、ゲート電圧制御スイッチ２７を制御すればよい。また、これを実現するためには、ＧａＮＦＥＴ１０に駆動電圧が印加されている間だけ、Ｔｇ≦Ｔｄ−Ｔｖ１を満たすパルス幅Ｔｇのゲート電圧制御用パルス２９を、ゲート電圧制御スイッチ２７に供給すればよい。

これに対して従来のＧａＮＦＥＴ用バイアス回路は、ＧａＮＦＥＴに常にオン電圧を印加しておき、その状態のＧａＮＦＥＴのドレイン端子に、図４（ｄ）に示すようなドレイン電圧を印加するバイアス回路であった。従って、ドレイン電圧が上昇しはじめる段階、およびドレイン電圧が下降し終わる前の段階において、ＧａＮＦＥＴのドレイン端子には、低電圧のドレイン電圧が印加されていた。その結果、ドレイン電流が発振し、この発振がＧａＮＦＥＴから出力される高周波信号に重畳され、出力波形の品質を劣化させていた。

以上に説明したように、本実施形態に係るＧａＮＦＥＴ用バイアス回路は、ＧａＮＦＥＴ１０にドレイン電圧として駆動電圧が印加されている間だけ、ゲート電圧としてオン電圧を印加する。従って、本実施形態に係るＧａＮＦＥＴ用バイアス回路によれば、不要な発振を抑制し、ＧａＮＦＥＴ１０に、高品質な出力波形の高周波信号を出力させることができる。

以上に、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０・・・ＧａＮＦＥＴ
１０ｄ・・・ドレイン端子
１０ｇ・・・ゲート端子
１０ｓ・・・ソース端子
１１・・・ドレインバイアス回路
１２・・・ゲートバイアス回路
１３、１４・・・直流カット用のキャパシタ
１５、２２・・・１／４波長線路
１６、２３・・・キャパシタ
１７・・・正の定電圧電源
１８・・・ドレイン電圧制御スイッチ
１９・・・（ドレイン電圧制御スイッチ用の）パルス源
２０・・・ドレイン電圧制御用パルス（制御パルス）
２１・・・ＭＯＳＦＥＴ
２１ｄ・・・ドレイン端子
２１ｓ・・・ソース端子
２１ｇ・・・ゲート端子
２４・・・負の定電圧電源
２５・・・分圧用の第１の抵抗
２６・・・分圧用の第２の抵抗
２７・・・ゲート電圧制御スイッチ
２８・・・（ゲート電圧制御スイッチ用の）パルス源
２９・・・ゲート電圧制御用パルス（制御パルス）
３０・・・第１のＭＯＳＦＥＴ
３１・・・第２のＭＯＳＦＥＴ
３０ｄ、３１ｄ・・・ドレイン端子
３０ｇ、３１ｇ・・・ゲート端子
３０ｓ、３１ｓ・・・ソース端子
３２・・・反転回路

Claims (6)

1. ＧａＮＦＥＴに所望の電圧を印加するＧａＮＦＥＴ用バイアス回路であって、
   前記ＧａＮＦＥＴの駆動電圧を出力する正の定電圧電源と、
   この正の定電圧電源と前記ＧａＮＦＥＴのドレイン端子との間に接続され、前記正の定電圧電源から出力される前記駆動電圧を所定時間だけ前記ドレイン端子に供給するドレイン電圧制御スイッチと、
   前記ＧａＮＦＥＴのピンチオフ電圧を出力する負の定電圧電源と、
   前記ピンチオフ電圧を、前記ＧａＮＦＥＴのオン電圧に分圧する分圧抵抗と、
   前記負の定電圧電源と前記ＧａＮＦＥＴのゲート端子との間、並びに前記分圧抵抗と前記ＧａＮＦＥＴの前記ゲート端子との間に接続され、前記ドレイン端子に前記駆動電圧が印加されている間に、前記ゲート端子に前記オン電圧を供給するゲート電圧制御スイッチと、
   を具備することを特徴とするＧａＮＦＥＴ用バイアス回路。
2. 前記ゲート電圧制御スイッチは、前記負の定電圧電源と前記ＧａＮＦＥＴの前記ゲート端子との間に接続された第１のＭＯＳＦＥＴと、
   前記分圧抵抗と前記ＧａＮＦＥＴの前記ゲート端子との間に接続された第２のＭＯＳＦＥＴと、
   前記第１のＭＯＳＦＥＴのゲート端子に接続された反転回路と、
   を具備することを特徴とする請求項１に記載のＧａＮＦＥＴ用バイアス回路。
3. 前記ドレイン電圧制御スイッチに、このスイッチを閉じるためのドレイン電圧制御用パルスを供給するドレイン電圧制御スイッチ用のパルス源と、
   前記ゲート電圧制御スイッチに、このスイッチから前記オン電圧を出力させるための、前記ドレイン電圧制御用パルスよりパルス幅が狭いゲート電圧制御用パルスを供給するゲート電圧制御スイッチ用のパルス源と、
   をさらに具備し、
   前記ゲート電圧制御スイッチ用のパルス源は、前記ドレイン電圧制御用パルスが前記ドレイン電圧制御スイッチに供給されている間のタイミングで、前記ゲート電圧制御用パルスを前記ゲート電圧制御スイッチに供給することを特徴とする請求項１に記載のＧａＮＦＥＴ用バイアス回路。
4. 前記ゲート電圧制御スイッチは、前記負の定電圧電源と前記ＧａＮＦＥＴの前記ゲート端子との間に接続された第１のＭＯＳＦＥＴと、
   前記分圧抵抗と前記ＧａＮＦＥＴの前記ゲート端子との間に接続された第２のＭＯＳＦＥＴと、
   前記第１のＭＯＳＦＥＴのゲート端子に接続された反転回路と、
   を具備し、
   前記ゲート電圧制御スイッチ用のパルス源は、前記ドレイン電圧制御用パルスが前記ドレイン電圧制御スイッチに供給されている間のタイミングで、前記第１のＭＯＳＦＥＴに、前記ゲート電圧制御用パルスの反転パルスを供給するとともに、前記第２のＭＯＳＦＥＴに、前記ゲート電圧制御用パルスを供給することを特徴とする請求項３に記載のＧａＮＦＥＴ用バイアス回路。
5. 前記ゲート電圧制御スイッチは、前記ドレイン端子に前記駆動電圧が印加されている間に、前記ゲート電圧制御用パルスの反転パルスが供給されることによって前記第１のＭＯＳＦＥＴが開き、かつ前記ゲート電圧制御用パルスが供給されることによって前記第２のＭＯＳＦＥＴが閉じることによって、前記ドレイン端子に前記駆動電圧が印加されている間に、前記ゲート端子に前記オン電圧を供給することを特徴とする請求項４に記載のＧａＮＦＥＴ用バイアス回路。
6. 前記ＧａＮＦＥＴの前記ドレイン端子に前記駆動電圧が印加される時間と、前記ＧａＮＦＥＴの前記ゲート端子に前記オン電圧が印加される時間と、は実質的に等しいことを特徴とする請求項１乃至５のいずれかに記載のＧａＮＦＥＴ用バイアス回路。

Images