[go: up one dir, main page]

JP2013171853A - Optical semiconductor device and method of manufacturing the same - Google Patents

Optical semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
JP2013171853A
JP2013171853A JP2012032853A JP2012032853A JP2013171853A JP 2013171853 A JP2013171853 A JP 2013171853A JP 2012032853 A JP2012032853 A JP 2012032853A JP 2012032853 A JP2012032853 A JP 2012032853A JP 2013171853 A JP2013171853 A JP 2013171853A
Authority
JP
Japan
Prior art keywords
optical semiconductor
substrate
optical
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012032853A
Other languages
Japanese (ja)
Inventor
Wataru Goto
渉 後藤
Toshio Shiobara
利夫 塩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2012032853A priority Critical patent/JP2013171853A/en
Priority to TW102104912A priority patent/TWI590494B/en
Priority to CN201310050825.XA priority patent/CN103247740B/en
Priority to KR1020130015560A priority patent/KR101999957B1/en
Publication of JP2013171853A publication Critical patent/JP2013171853A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing an optical semiconductor device that is good in production efficiency, and that can reduce cost.SOLUTION: A method of manufacturing an optical semiconductor device 3 includes: a mounting step of mounting a plurality of optical semiconductor elements 6 on a substrate 4 having an energization part to obtain an element aggregate substrate; a half-dicing step of half-dicing the element aggregate substrate to cut a part of the energization part and to produce an electronic circuit for energization inspection in the element aggregate substrate; an energization inspection step of performing energization inspection to the electronic circuit for energization inspection to obtain optical characteristic information for each element; a selection step of selecting the element by using the optical characteristic information; and a full-dicing step of full-dicing on a cutting line by the half-dicing step to divide the element aggregate substrate into individual optical semiconductor devices and to obtain a plurality of the optical semiconductor devices selected by the optical characteristic information.

Description

本発明は、光学半導体装置とその製造方法に関する。   The present invention relates to an optical semiconductor device and a method for manufacturing the same.

LED、フォトダイオード等の光学半導体装置は、高効率であり、外部応力および環境的な影響に対する耐性が高いことから産業界において幅広く用いられている。さらに、光学半導体装置は効率が高いことに加えて、寿命が長く、コンパクトであり、多くの異なる構造に構成することができ、比較的低い製造コストで製造することができる。   Optical semiconductor devices such as LEDs and photodiodes are widely used in the industry because of their high efficiency and high resistance to external stresses and environmental influences. Furthermore, in addition to high efficiency, optical semiconductor devices have a long lifetime, are compact, can be configured in many different structures, and can be manufactured at relatively low manufacturing costs.

特許第4789350号公報Japanese Patent No. 4789350

しかしながら、MAP(Matrix array package)と呼ばれる集合基板にて製造される光学半導体装置は、その製造段階にて通電検査を実施することが難しく、最終製品形状(個片化された光学半導体装置)になってからの通電検査を実施している。このため、製造段階における品質不具合が確認できず、生産効率の低下につながっていた。   However, an optical semiconductor device manufactured with a collective substrate called MAP (Matrix array package) is difficult to carry out an electrical current inspection at the manufacturing stage, and the final product shape (individually divided optical semiconductor device) is used. Conducted electric inspection after becoming. For this reason, quality defects at the manufacturing stage could not be confirmed, leading to a decrease in production efficiency.

また、光学半導体素子の出力や封止する蛍光体の濃度バラツキにより光学半導体装置は選別を実施する必要がある。通常、光学半導体装置の選別工程では光学半導体装置を完全に個片化した状態にて実施されているが、完全に個片化した状態での選別は光学半導体装置の配列等の追加工程が必要となるため、コスト増の原因となっていた。   Further, the optical semiconductor device needs to be selected depending on the output of the optical semiconductor element and the concentration variation of the phosphor to be sealed. Normally, the optical semiconductor device sorting process is performed in a state where the optical semiconductor device is completely separated. However, sorting in the state where the optical semiconductor device is completely separated requires additional steps such as arrangement of the optical semiconductor device. As a result, the cost was increased.

本発明は、上記課題を解決するためになされたものであり、生産効率がよく、かつコストを低減することのできる光学半導体装置の製造方法、及び該製造方法により製造された光学半導体装置を提供することを目的とする。   The present invention has been made to solve the above problems, and provides an optical semiconductor device manufacturing method capable of reducing the cost with high production efficiency, and an optical semiconductor device manufactured by the manufacturing method. The purpose is to do.

上記課題を解決するため、本発明では、光学半導体装置を製造する方法であって、
通電部を有する基板上に複数の光学半導体素子を実装して光学半導体素子集合基板を得る実装工程と、
前記光学半導体素子集合基板をハーフダイシングすることにより、前記通電部の一部を切断して前記光学半導体素子集合基板内に通電検査用の電子回路を作製するハーフダイシング工程と、
該通電検査用の電子回路に対し、通電検査をして前記光学半導体素子毎の光学特性情報を得る通電検査工程と、
該光学特性情報を用いて前記光学半導体素子の選別をする選別工程と、
前記ハーフダイシング工程による切断線上をフルダイシングすることにより、前記光学半導体素子集合基板を個々の前記光学半導体装置に分割し、前記光学特性情報で選別された複数の前記光学半導体装置を得るフルダイシング工程とを有することを特徴とする光学半導体装置の製造方法を提供する。
In order to solve the above problems, the present invention provides a method of manufacturing an optical semiconductor device,
A mounting process for mounting an optical semiconductor element assembly substrate by mounting a plurality of optical semiconductor elements on a substrate having an energization part;
A half dicing step of cutting a part of the energization part and half-dicing the optical semiconductor element assembly substrate to produce an electronic circuit for energization inspection in the optical semiconductor element assembly substrate;
An energization inspection step for obtaining an optical characteristic information for each optical semiconductor element by conducting an energization inspection for the electronic circuit for the energization inspection,
A sorting step of sorting the optical semiconductor element using the optical characteristic information;
Full dicing step of dividing the optical semiconductor element assembly substrate into individual optical semiconductor devices by full dicing on the cutting line in the half dicing step, and obtaining a plurality of the optical semiconductor devices sorted by the optical characteristic information An optical semiconductor device manufacturing method is provided.

このような光学半導体装置の製造方法であれば、生産効率がよく、かつコストを低減することができる。   With such an optical semiconductor device manufacturing method, the production efficiency is good and the cost can be reduced.

また、前記通電検査工程において、光学特性検出装置を用いて通電検査することが好ましい。   Further, in the energization inspection step, it is preferable to perform an energization inspection using an optical characteristic detection device.

これにより、例えば、光学半導体素子毎の点灯の有無、光束値、色度、色温度、波長スペクトル、演色性等を確認し選別することができる。   Thereby, for example, the presence or absence of lighting for each optical semiconductor element, the luminous flux value, the chromaticity, the color temperature, the wavelength spectrum, the color rendering property, and the like can be confirmed and selected.

さらに、前記通電検査工程において、光学半導体素子毎に対応するように光学特性検出用の光学レンズを配置し、光学特性情報を得ることが好ましい。   Furthermore, in the energization inspection process, it is preferable that an optical lens for detecting optical characteristics is arranged so as to correspond to each optical semiconductor element to obtain optical characteristic information.

これにより、1回の測定にて大量の光学半導体素子の光学特性情報を得ることができ、光学半導体装置の選別にかかる工数が大幅に低減することになる。   Thereby, a large amount of optical characteristic information of the optical semiconductor element can be obtained by one measurement, and the man-hour for selecting the optical semiconductor device is greatly reduced.

また、前記通電部を有する基板として、金属フレームに樹脂をトランスファー成形した基板、又はプリント基板に樹脂をトランスファー成型した基板を用いることができる。   Further, as the substrate having the energization portion, a substrate obtained by transfer molding a resin on a metal frame or a substrate obtained by transfer molding a resin on a printed board can be used.

このような基板を用いれば、より生産効率がよく、かつ一層コストを低減することができる光学半導体装置の製造方法となる。   If such a substrate is used, it becomes a manufacturing method of an optical semiconductor device that is more productive and can further reduce the cost.

さらに、前記金属フレームに樹脂をトランスファー成形した基板として、金属フレームが前記ハーフダイシング工程で切断される部分において溝を有するものを用いることが好ましい。   Furthermore, it is preferable to use a substrate having a resin formed on the metal frame by transfer molding, wherein the metal frame has a groove in a portion cut by the half dicing process.

これにより、ダイシングバリやチッピングによる成型樹脂の欠けを防ぐことができる。   Thereby, chipping of the molding resin due to dicing burr or chipping can be prevented.

また、前記プリント基板として、3層以上に積層した繊維強化材に樹脂を含浸した基板を用いることが好ましい。   Moreover, it is preferable to use the board | substrate which impregnated resin to the fiber reinforcement laminated | stacked on three or more layers as said printed circuit board.

このようなプリント基板であれば、耐熱性や耐UV性に強い光学半導体装置を製造することができる。   If it is such a printed circuit board, an optical semiconductor device strong in heat resistance and UV resistance can be manufactured.

さらに、前記フルダイシング工程において、ハーフダイシング工程で用いられるダイシングブレード幅と異なる幅のダイシングブレードを用いることが好ましい。   Further, in the full dicing step, it is preferable to use a dicing blade having a width different from that of the dicing blade used in the half dicing step.

これにより、ハーフダイシング工程やフルダイシング工程にて位置ズレが発生した場合においても完全に光学半導体装置を個片化することが可能となる。   This makes it possible to completely separate the optical semiconductor device even when a positional deviation occurs in the half dicing process or the full dicing process.

また、前記ハーフダイシング工程において、通電検査工程で用いる電源プローブを接続する接続面を有するように通電検査用の電子回路を作製することが好ましい。   In the half dicing step, it is preferable that an electronic circuit for energization inspection is produced so as to have a connection surface for connecting a power probe used in the energization inspection step.

このように、光学半導体素子集合基板の電子回路に電源プローブの接続面を設計しておくことで、作業性がさらに向上する。   Thus, workability is further improved by designing the connection surface of the power supply probe in the electronic circuit of the optical semiconductor element assembly substrate.

さらに、本発明では、前記光学半導体装置の製造方法によって製造されたものであることを特徴とする光学半導体装置を提供する。   Furthermore, the present invention provides an optical semiconductor device manufactured by the method for manufacturing an optical semiconductor device.

このような光学半導体装置であればハーフダイシングによる溝部が形成されたものとなるため、外部基板に実装する際に、この溝部に外部基板との接着材を配置することで良好な接着強度を得ることが可能となる。   Since such an optical semiconductor device has a groove formed by half dicing, when mounting on an external substrate, a good adhesive strength can be obtained by arranging an adhesive with the external substrate in the groove. It becomes possible.

以上説明したように、本発明の光学半導体装置の製造方法によれば、製造段階にて通電検査を実施することが可能となり、通電検査時に得られた光学特性情報を用いて製造段階における選別と品質の作り込みが可能となる。このため、生産効率を向上することができる。また、光学半導体素子集合基板での通電検査となるため、個々の光学半導体装置の配列等の工程を削除することができ、製造方法の簡素化によるコスト低減を達成することができる。   As described above, according to the method of manufacturing an optical semiconductor device of the present invention, it is possible to carry out an energization inspection at the manufacturing stage, and the selection at the manufacturing stage using the optical characteristic information obtained at the time of the energization inspection. Quality can be built in. For this reason, production efficiency can be improved. In addition, since the energization inspection is performed on the optical semiconductor element assembly substrate, steps such as the arrangement of individual optical semiconductor devices can be eliminated, and cost reduction can be achieved by simplifying the manufacturing method.

また、上記製造方法にて製造される光学半導体装置にはハーフダイシングによる溝部が形成される。そのため、本発明の半導体装置を外部基板に実装する際には、この溝部に外部基板との接着材を配置することで良好な接着強度を得ることが可能となる。   Moreover, the groove part by half dicing is formed in the optical semiconductor device manufactured by the said manufacturing method. Therefore, when the semiconductor device of the present invention is mounted on the external substrate, it is possible to obtain a good adhesive strength by disposing an adhesive with the external substrate in the groove.

更に、上記通電検査にてハーフダイシングされた光学半導体素子集合基板の光学半導体装置の配列ピッチに合わせて光学特性検出装置の測定用光学レンズを複数個配置することで、1回の測定にて大量の光学特性情報を得ることができ、光学半導体装置の選別にかかる工数が大幅に低減することになる。   Furthermore, by arranging a plurality of optical lenses for measurement of the optical characteristic detection device in accordance with the arrangement pitch of the optical semiconductor device of the optical semiconductor element assembly substrate half-diced by the above-described energization inspection, a large amount can be obtained in one measurement. The optical characteristic information can be obtained, and the man-hour required for selecting the optical semiconductor device can be greatly reduced.

本発明の光学半導体装置の概略断面図である。It is a schematic sectional drawing of the optical semiconductor device of this invention. 光学半導体素子集合基板の概略平面図である。It is a schematic plan view of an optical semiconductor element assembly substrate. 光学半導体素子集合基板のハーフダイシング工程の概略斜視図である。It is a schematic perspective view of the half dicing process of an optical semiconductor element assembly substrate. 光学半導体素子集合基板の概略平面図と、光学半導体素子集合基板におけるハーフダイシング位置と電子回路作製方法の例を示す概略平面図である。FIG. 5 is a schematic plan view of an optical semiconductor element assembly substrate, and a schematic plan view showing an example of a half dicing position and an electronic circuit manufacturing method in the optical semiconductor element assembly substrate. 本発明の光学半導体装置と外部基板の接続方法の概略断面図である。It is a schematic sectional drawing of the connection method of the optical semiconductor device of this invention, and an external substrate. 光学半導体素子集合基板の通電検査方法について概略平面図である。It is a schematic plan view about the electricity supply inspection method of an optical semiconductor element assembly substrate. 本発明の光学半導体装置の製造方法のフロー図である。It is a flowchart of the manufacturing method of the optical semiconductor device of this invention. 本発明の別の光学半導体装置の製造方法のフロー図である。It is a flowchart of the manufacturing method of another optical semiconductor device of this invention. 光学レンズ群による光学半導体素子集合基板の光学特性情報検出方法の概略断面図である。It is a schematic sectional drawing of the optical characteristic information detection method of the optical semiconductor element assembly board | substrate by an optical lens group.

以下、本発明の光学半導体装置の製造方法及びそれにより製造された光学半導体装置について詳細に説明するが、本発明はこれらに限定されるものではない。   Hereinafter, although the manufacturing method of the optical semiconductor device of this invention and the optical semiconductor device manufactured by it are demonstrated in detail, this invention is not limited to these.

すなわち、本発明の光学半導体装置の製造方法は、通電部を有する基板上に複数の光学半導体素子を実装して光学半導体素子集合基板を得る実装工程と、
前記光学半導体素子集合基板をハーフダイシングすることにより、前記通電部の一部を切断して前記光学半導体素子集合基板内に通電検査用の電子回路を作製するハーフダイシング工程と、
該通電検査用の電子回路に対し、通電検査をして前記光学半導体素子毎の光学特性情報を得る通電検査工程と、
該光学特性情報を用いて前記光学半導体素子の選別をする選別工程と、
前記ハーフダイシング工程による切断線上をフルダイシングすることにより、前記光学半導体素子集合基板を個々の前記光学半導体装置に分割し、前記光学特性情報で選別された複数の前記光学半導体装置を得るフルダイシング工程とを有する。
That is, the method for manufacturing an optical semiconductor device of the present invention includes a mounting step of mounting an optical semiconductor element aggregate substrate by mounting a plurality of optical semiconductor elements on a substrate having a current-carrying portion;
A half dicing step of cutting a part of the energization part and half-dicing the optical semiconductor element assembly substrate to produce an electronic circuit for energization inspection in the optical semiconductor element assembly substrate;
An energization inspection step for obtaining an optical characteristic information for each optical semiconductor element by conducting an energization inspection for the electronic circuit for the energization inspection,
A sorting step of sorting the optical semiconductor element using the optical characteristic information;
Full dicing step of dividing the optical semiconductor element assembly substrate into individual optical semiconductor devices by full dicing on the cutting line in the half dicing step, and obtaining a plurality of the optical semiconductor devices sorted by the optical characteristic information And have.

この際、通電部を有する基板として、金属フレームに樹脂をトランスファー成形した基板、又はプリント基板に樹脂をトランスファー成型した基板を用いることができる。トランスファー成型される樹脂は、光学半導体装置の耐熱性や耐久性を考慮し、シリコーン樹脂組成物やエポキシ樹脂組成物を用いることが望ましい。   At this time, a substrate obtained by transfer molding a resin on a metal frame or a substrate obtained by transfer molding a resin on a printed board can be used as the substrate having the energization portion. It is desirable to use a silicone resin composition or an epoxy resin composition as the resin for transfer molding in consideration of the heat resistance and durability of the optical semiconductor device.

また、通電検査工程において、光学特性検出装置を用いて通電検査することが好ましい。通電検査工程で光学半導体素子は集合基板に配列された状態であるため、次の選別工程のために光学半導体装置の配列等を行う工程を省くことが可能となる。なお、ハーフダイシング工程において、通電検査工程で用いる電源プローブを接続する接続面を有するように通電検査用の電子回路を作製することが好ましい。このように、集合基板の外周部に通電検査用の電源プローブの接触点を設計しておくことで、作業性がさらに向上する。   Further, in the energization inspection step, it is preferable to conduct an energization inspection using an optical property detection device. Since the optical semiconductor elements are arranged on the collective substrate in the energization inspection process, it is possible to omit the process of arranging the optical semiconductor device for the next sorting process. In the half dicing process, it is preferable to produce an electronic circuit for energization inspection so as to have a connection surface for connecting a power probe used in the energization inspection process. In this way, the workability is further improved by designing the contact point of the power supply probe for the power supply inspection on the outer peripheral portion of the collective substrate.

なお、金属フレームに樹脂をトランスファー成形した基板として、金属フレームがハーフダイシング工程で切断される部分において溝を有するものを用いることが好ましい。これにより、ダイシングバリやチッピングによる成型樹脂の欠けを防ぐことができる。   In addition, it is preferable to use what has a groove | channel in the part cut | disconnected by a half dicing process as a board | substrate which resin-molded resin to the metal frame. Thereby, chipping of the molding resin due to dicing burr or chipping can be prevented.

また、プリント基板として、3層以上に積層した繊維強化材に樹脂を含浸した基板を用いることが好ましい。この繊維強化材は、互いの層が90度回転した状態で積層されたものとすることができる。また、この繊維強化材に含浸される樹脂は、例えばシリコーン樹脂やエポキシ樹脂が挙げられる。好ましくは、シリコーン樹脂を用いることで、耐熱性や耐UV性に強いプリント基板となる。このプリント基板を用いて製造された光学半導体装置も耐熱性や耐UV性に優れたものとなる。   Moreover, it is preferable to use the board | substrate which impregnated resin to the fiber reinforcement laminated | stacked on three or more layers as a printed circuit board. This fiber reinforcement may be laminated with the layers rotating 90 degrees. Examples of the resin impregnated in the fiber reinforcing material include a silicone resin and an epoxy resin. Preferably, a printed circuit board having high heat resistance and UV resistance is obtained by using a silicone resin. An optical semiconductor device manufactured using this printed circuit board also has excellent heat resistance and UV resistance.

また、フルダイシング工程において、ハーフダイシング工程で用いられるダイシングブレード幅と異なる幅のダイシングブレードを用いることが好ましい。これにより、ハーフダイシング工程やフルダイシング工程にて位置ズレが発生した場合においても完全に光学半導体装置を個片化することが可能となる。この際、集合基板の小型化やPN間の絶縁性確保からフルダイシング工程にてハーフダイシング工程でも用いるダイシングブレードよりも幅の狭いダイシングブレードを用いることが望ましい。   In the full dicing process, it is preferable to use a dicing blade having a width different from the width of the dicing blade used in the half dicing process. This makes it possible to completely separate the optical semiconductor device even when a positional deviation occurs in the half dicing process or the full dicing process. At this time, it is desirable to use a dicing blade that is narrower than the dicing blade used in the half dicing process in the full dicing process in order to reduce the size of the collective substrate and to ensure insulation between the PNs.

上述の製造方法にて製造される光学半導体装置には、ハーフダイシングによるダイシング溝部が存在する。この溝部に外部基板との接着材(はんだ)が入り込むことで、光学半導体装置と外部基板の接着性を飛躍的に向上することが可能となる。   The optical semiconductor device manufactured by the above-described manufacturing method has a dicing groove by half dicing. Adhesive material (solder) with the external substrate enters the groove, so that the adhesion between the optical semiconductor device and the external substrate can be dramatically improved.

更に、通電検査工程において、光学半導体素子毎に対応するように光学特性検出用の光学レンズを配置し、光学特性情報を得ることが好ましい。例えば、光学特性を検出する光学レンズを複数個用意し、光学半導体素子集合基板の配置ピッチと形状に合わせた光学レンズ群を使用することができる。この光学レンズ群を用いることによって、複数の光学半導体素子から発生する光学特性情報を一度に検出することが可能となる。また、この光学レンズの先端は光学半導体素子を包み込むキャビティ形状となっていることが望ましい。これは、このキャビティ形状内に個々の光学半導体素子を配置することによって他の光学半導体素子から発生する光の影響を遮断し、測定することが可能となるからである。   Furthermore, in the energization inspection process, it is preferable to arrange an optical lens for optical characteristic detection so as to correspond to each optical semiconductor element to obtain optical characteristic information. For example, it is possible to prepare a plurality of optical lenses for detecting optical characteristics and use an optical lens group that matches the arrangement pitch and shape of the optical semiconductor element assembly substrate. By using this optical lens group, it becomes possible to detect optical characteristic information generated from a plurality of optical semiconductor elements at a time. Further, it is desirable that the tip of the optical lens has a cavity shape that encloses the optical semiconductor element. This is because by disposing individual optical semiconductor elements in the cavity shape, it is possible to block and measure the influence of light generated from other optical semiconductor elements.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。図1(A)は金属フレーム1(金属リードフレームとも言う)を用いた光学半導体装置の断面図であり、図1(B)はプリント基板2を用いた光学半導体装置の断面図である。なお、図1ではフェイスアップ型光学半導体素子を用いた例を示しているが、本発明の光学半導体装置の製造方法は、基板のパットやパット接合部の配置方法を変更することでフリップチップ型や垂直型の光学半導体素子にも対応可能である。また、パットが2個の場合や、3個の場合の光学半導体装置であってもパット接合部の配置を調整することで対応可能である。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1A is a cross-sectional view of an optical semiconductor device using a metal frame 1 (also referred to as a metal lead frame), and FIG. 1B is a cross-sectional view of an optical semiconductor device using a printed circuit board 2. Although FIG. 1 shows an example using a face-up type optical semiconductor element, the manufacturing method of the optical semiconductor device of the present invention is a flip chip type by changing the arrangement method of the pad of the substrate and the pad bonding portion. And vertical optical semiconductor elements. Further, even when the number of pads is two or three, the optical semiconductor device can cope with the problem by adjusting the arrangement of the pad joints.

図1(A)において、チップタイプの光学半導体装置3の一例を示す。通電部5,5’(電極、外部端子)を有する基板4は、金属フレーム1にシリコーン樹脂を主体とした組成物をトランスファー成型することによって成形物8を成型することで製造することができ、電極5は基板4の両面にわたって形成された一対の電極であり、基板4の下面側の電極5は外部接続端子5’となる。また、光学半導体素子6は、青色やUVの光学半導体素子とすることができ、基板4上に搭載されて各電極5との間にAu−Al等のボンディングワイヤ7で配線されている。なお、光学半導体素子がフリップチップ型の場合は金バンプによる配線とすることができる。成型物(リフレクター)8は、トランスファー成型により成型されるものであり、光学半導体素子6を囲っている。封止樹脂(シリコーン樹脂)9は光学半導体装置3の成型物(リフレクター)8によるキャビティ部内を封止するものである。封止樹脂9には蛍光体を含むことができる。溝部10はハーフダイシングによって形成された溝である。なお、図1(B)のプリント基板2を用いた場合の光学半導体装置も同様の構成となり、プリント基板2の上面と下面はビア11によって電気的に接続されたものとすることができる。なお、通電部を有する基板4として、金属フレーム1に樹脂をトランスファー成形した基板を用いる場合は、金属フレーム1が通電部となり、プリント基板2に樹脂をトランスファー成型した基板を用いる場合は、プリント基板2上に印刷等で形成された金属被覆層等が通電部となる。   FIG. 1A shows an example of a chip-type optical semiconductor device 3. The substrate 4 having the current-carrying parts 5, 5 ′ (electrodes, external terminals) can be manufactured by molding a molded product 8 by transfer molding a composition mainly composed of silicone resin on the metal frame 1. The electrodes 5 are a pair of electrodes formed over both surfaces of the substrate 4, and the electrodes 5 on the lower surface side of the substrate 4 serve as external connection terminals 5 ′. The optical semiconductor element 6 can be a blue or UV optical semiconductor element, and is mounted on the substrate 4 and wired between the electrodes 5 by a bonding wire 7 such as Au—Al. In the case where the optical semiconductor element is a flip chip type, wiring by gold bumps can be used. The molded product (reflector) 8 is molded by transfer molding and surrounds the optical semiconductor element 6. The sealing resin (silicone resin) 9 seals the inside of the cavity portion by the molded product (reflector) 8 of the optical semiconductor device 3. The sealing resin 9 can contain a phosphor. The groove portion 10 is a groove formed by half dicing. The optical semiconductor device using the printed circuit board 2 of FIG. 1B has the same configuration, and the upper surface and the lower surface of the printed circuit board 2 can be electrically connected by the vias 11. In addition, when using the board | substrate which carried out resin transfer molding to the metal frame 1 as the board | substrate 4 which has an electricity supply part, the metal frame 1 becomes an electricity supply part, and when using the board | substrate which carried out resin transfer molding to the printed circuit board 2, it is a printed circuit board. A metal coating layer or the like formed on 2 by printing or the like serves as an energization portion.

図2は光学半導体素子集合基板12の一例を概略正面図で示したものである。光学半導体装置3は、図2に示すMAP(Matrix array package)と呼ばれる光学半導体素子集合基板12をフルダイシングすることによって製造される。なお、光学半導体素子集合基板12は通電部を有する基板上に複数の光学半導体素子を実装することで得ることができる。通電部を有する基板4は、複数の光学半導体素子6を搭載できる金属フレーム1に対しトランスファー成型により成型物8を樹脂成型することで得られる。成型物8は、シリコーン樹脂組成物から構成されており、反射率向上を目的として金属酸化物が含まれていることが望ましい。   FIG. 2 is a schematic front view showing an example of the optical semiconductor element assembly substrate 12. The optical semiconductor device 3 is manufactured by full dicing the optical semiconductor element assembly substrate 12 called MAP (Matrix array package) shown in FIG. The optical semiconductor element assembly substrate 12 can be obtained by mounting a plurality of optical semiconductor elements on a substrate having a current-carrying portion. The board | substrate 4 which has an electricity supply part is obtained by resin-molding the molding 8 by transfer molding with respect to the metal frame 1 in which the some optical semiconductor element 6 can be mounted. The molded article 8 is made of a silicone resin composition and desirably contains a metal oxide for the purpose of improving reflectivity.

図3に示す通り、光学半導体素子集合基板12において基板4の通電部の一部をハーフダイシングにより切断することで、光学半導体素子集合基板12内にて通電検査用の電子回路を作製する。そして予め光学半導体素子集合基板12に備えておいた通電検査用電源プローブを接続する接続面15を介して電源と繋ぐことで、通電検査用の電子回路に電流を印加し、光学半導体素子6の光学特性を光学半導体素子集合基板12に搭載された状態で検査することができる。この通電検査の際、光学特性として、特に点灯の有無、光束値、色度、色温度、波長スペクトル、演色性等を確認し、その後選別工程を実施する。   As shown in FIG. 3, in the optical semiconductor element assembly substrate 12, a part of the energization portion of the substrate 4 is cut by half dicing, whereby an electronic circuit for energization inspection is produced in the optical semiconductor element assembly substrate 12. The current is applied to the electronic circuit for current inspection by connecting to the power source through the connection surface 15 for connecting the power probe for current inspection prepared in advance on the optical semiconductor element assembly substrate 12. The optical characteristics can be inspected while mounted on the optical semiconductor element assembly substrate 12. At the time of this energization inspection, the presence / absence of lighting, the luminous flux value, the chromaticity, the color temperature, the wavelength spectrum, the color rendering property, etc. are confirmed as optical characteristics, and then the selection process is performed.

ここで、図4を用いて光学半導体素子集合基板12内にて通電検査用の電子回路13’を作製する方法について説明する。図4は、3×3に光学半導体素子6が配列された光学半導体素子集合基板12の通電部13と光学半導体素子6を例示的に示した図である。図4Aはハーフダイシング前の光学半導体素子集合基板12である。図4B〜Dは、ハーフダイシングライン14の位置と長さの違いにより、光学半導体素子3つの直列電子回路13’を3列(B)、光学半導体素子3つの並列電子回路13’を3列(C)、光学半導体素子3つの直列電子回路を3つ並列させた電子回路13’を1つ(D)を光学半導体素子集合基板12に作製することが可能という例を示している。この通電検査用の電子回路13’にDC電源を用いて、電源プローブを接続する接続面15から電流を印加することで、光学半導体素子6毎の光学特性情報を得ることができる。   Here, a method for producing an electronic circuit 13 ′ for energization inspection in the optical semiconductor element assembly substrate 12 will be described with reference to FIG. 4. FIG. 4 is a diagram exemplarily showing the energization portion 13 and the optical semiconductor element 6 of the optical semiconductor element assembly substrate 12 in which the optical semiconductor elements 6 are arranged in 3 × 3. FIG. 4A shows the optical semiconductor element assembly substrate 12 before half dicing. 4B to 4D, three series electronic circuits 13 ′ with three optical semiconductor elements (B) and three parallel electronic circuits 13 ′ with three optical semiconductor elements are arranged in three rows depending on the position and length of the half dicing line 14. C) shows an example in which one (D) of an electronic circuit 13 ′ in which three series electronic circuits of three optical semiconductor elements are arranged in parallel can be fabricated on the optical semiconductor element assembly substrate 12. Optical characteristic information for each optical semiconductor element 6 can be obtained by applying a current from the connection surface 15 to which the power supply probe is connected to the electronic circuit 13 ′ for inspecting the electrical current using a DC power source.

また、ハーフダイシングされた状態では、光学半導体装置3は基板の樹脂成型部にて接続されており、光学半導体素子集合基板12のままである。その後、フルダイシング工程にて光学半導体装置3を完全に個片化する。この際、ハーフダインシング工程で用いたダインシングブレード幅と幅の異なるダイシングブレードをフルダイシング工程にて用いることで、フルダイシング工程やハーフダイシング工程にて位置ズレが発生した場合でも完全に個片化することができる。   In the half-diced state, the optical semiconductor device 3 is connected at the resin molding portion of the substrate and remains the optical semiconductor element assembly substrate 12. Thereafter, the optical semiconductor device 3 is completely singulated in a full dicing process. At this time, by using a dicing blade having a width different from the width of the dicing blade used in the half dicing process in the full dicing process, even if misalignment occurs in the full dicing process or the half dicing process, the individual pieces are completely separated. Can be

図5に本発明により製造された光学半導体装置3と外部基板19との接着状況を示す。光学半導体装置3にはハーフダイシングによる溝10が存在しており、その溝内にハンダに代表される導電性の接着剤17が配置されることになる。この溝10内に接着材17が配置されることによって光学半導体装置3と外部基板19の接着強度を向上させることができる。   FIG. 5 shows a bonding state between the optical semiconductor device 3 manufactured according to the present invention and the external substrate 19. The optical semiconductor device 3 has a groove 10 formed by half dicing, and a conductive adhesive 17 typified by solder is disposed in the groove. By arranging the adhesive 17 in the groove 10, the adhesive strength between the optical semiconductor device 3 and the external substrate 19 can be improved.

図6に本発明に用いる通電検査方法とその光学特性検出装置20を示す。図6ではハーフダイシングされた光学半導体素子集合基板12の光学半導体素子6の配置ピッチに合わせた光学特性検出用の光学レンズ群18を用いている。この光学レンズ群18を用いることで、一度に複数個の光学半導体素子を選別する事が可能となり、選別工数の低減につながる。   FIG. 6 shows an energization inspection method and its optical property detection device 20 used in the present invention. In FIG. 6, an optical lens group 18 for detecting optical characteristics that matches the arrangement pitch of the optical semiconductor elements 6 on the half-diced optical semiconductor element assembly substrate 12 is used. By using this optical lens group 18, it becomes possible to sort out a plurality of optical semiconductor elements at a time, leading to a reduction in sorting man-hours.

図7に金属フレーム1に樹脂をトランスファー成形した基板4を用いた光学半導体装置3の製造の流れを示し、図8にプリント基板2に樹脂をトランスファー成型した基板4を用いた光学半導体装置3の製造の流れを示した。   FIG. 7 shows a flow of manufacturing the optical semiconductor device 3 using the substrate 4 in which the resin is formed on the metal frame 1. FIG. 8 shows the optical semiconductor device 3 using the substrate 4 in which the resin is transfer-molded on the printed board 2. The manufacturing flow is shown.

まず初めに図2に示す光学半導体素子集合基板12を作製する。光学半導体素子集合基板12は通電部を有する基板4に光学半導体素子を実装し、例えば蛍光体を含むシリコーン樹脂により封止することで得られる。図7A,図8Aに示すように、通電部を有する基板4を作製するために、金属フレーム1やプリント基板2にAg,Au,Pd,Niなどの電解メッキを施したものを準備する。次に、図7B,図8Bに示すように、金属フレーム1に樹脂をトランスファー成形し、又はプリント基板2に樹脂をトランスファー成型して通電部を有する基板4を作製する。この際に、前記金属フレーム1やプリント基板2に金属酸化物を含む成型樹脂をトランスファー成型することが好ましい。また、金属フレーム1を用いる際は、金属フレーム1の一部は溝が形成されており、特にフルダイシング工程やハーフダイシングを実施するダイシングライン上はダイシングバリやチッピングによる樹脂の欠けを防止するために溝を形成しておくことが望ましい。また、プリント基板2は耐熱性や耐久性を考慮してシリコーン樹脂やエポキシ樹脂をガラス繊維材16に含浸させたものを使用する事が望ましい(図1B参照)。   First, the optical semiconductor element assembly substrate 12 shown in FIG. 2 is manufactured. The optical semiconductor element assembly substrate 12 is obtained by mounting an optical semiconductor element on the substrate 4 having a current-carrying portion and sealing it with, for example, a silicone resin containing a phosphor. As shown in FIGS. 7A and 8A, in order to produce the substrate 4 having the current-carrying portion, the metal frame 1 and the printed board 2 that are subjected to electrolytic plating such as Ag, Au, Pd, and Ni are prepared. Next, as shown in FIGS. 7B and 8B, a resin 4 is transfer-molded on the metal frame 1 or a resin is transfer-molded on the printed board 2 to produce a substrate 4 having a current-carrying portion. At this time, it is preferable to transfer-mold a molding resin containing a metal oxide on the metal frame 1 or the printed board 2. In addition, when the metal frame 1 is used, a groove is formed in a part of the metal frame 1, in order to prevent resin chipping due to dicing burrs or chipping, particularly on a dicing line where a full dicing process or half dicing is performed. It is desirable to form a groove on the surface. In addition, it is desirable to use a printed board 2 in which a glass fiber material 16 is impregnated with a silicone resin or an epoxy resin in consideration of heat resistance and durability (see FIG. 1B).

また、後述のハーフダイシング工程による電子回路作製のために目的に合ったパット接合部を配置しておくことが好ましい。また、成型樹脂にシリコーン樹脂組成物を用いることで、光学半導体装置の耐熱性や耐UV性を向上させることができる。さらに、成型樹脂にエポキシ樹脂組成物を用いた場合には、光学半導体装置の強度を向上させることが可能となる。なお、前記金属酸化物は反射材、強化材、放熱材として添加されている。   Moreover, it is preferable to arrange a pad joint suitable for the purpose in order to produce an electronic circuit by a half dicing process described later. Moreover, the heat resistance and UV resistance of an optical semiconductor device can be improved by using a silicone resin composition for molding resin. Furthermore, when an epoxy resin composition is used as the molding resin, the strength of the optical semiconductor device can be improved. The metal oxide is added as a reflective material, a reinforcing material, and a heat dissipation material.

図7C,8Cに、通電部を有する基板4上に複数の光学半導体素子6を実装して光学半導体素子集合基板12を得る実装工程を示す。実装にはAu−Sn、ハンダ、導電性ペースト、樹脂接着剤、金バンプを用いることができ、実装の前に前記基板と光学半導体との接着強度を向上させるための基板にプラズマ処理や、UVオゾン処理を実施しておくことが望ましい。基板に光学半導体素子を実装後、必要に応じてAuワイヤーによるワイヤーボンディングを実施する。   7C and 8C show a mounting process for obtaining the optical semiconductor element assembly substrate 12 by mounting a plurality of optical semiconductor elements 6 on the substrate 4 having the energization portion. For mounting, Au-Sn, solder, conductive paste, resin adhesive, and gold bumps can be used. Before mounting, plasma processing or UV treatment is applied to the substrate for improving the adhesive strength between the substrate and the optical semiconductor. It is desirable to perform ozone treatment. After mounting the optical semiconductor element on the substrate, wire bonding with Au wire is performed as necessary.

その後、図7D,8Dに示す通り、蛍光体を含む樹脂等を用いて光学半導体素子6を樹脂封止する。この際、耐熱性や耐久性の向上の目的で封止樹脂9にはシリコーン樹脂を用いることが望ましく、シリコーン樹脂内には蛍光体と添加物が含まれていることが好ましい。この場合、添加物とは、特に制限されないが、シリカ等の粘度調整や光散乱を目的とした材料である。また、樹脂封止の前に封止樹脂9と成型体8の接着強度を向上させるため、基板4にプラズマ処理や、UVオゾン処理を実施しておくことが望ましい。樹脂封止後、光学半導体素子集合基板12が完成する。   Thereafter, as shown in FIGS. 7D and 8D, the optical semiconductor element 6 is resin-sealed using a resin containing a phosphor or the like. At this time, it is desirable to use a silicone resin for the sealing resin 9 for the purpose of improving heat resistance and durability, and it is preferable that the silicone resin contains a phosphor and an additive. In this case, the additive is not particularly limited, but is a material for adjusting viscosity and light scattering such as silica. Moreover, in order to improve the adhesive strength between the sealing resin 9 and the molded body 8 before resin sealing, it is desirable that the substrate 4 be subjected to plasma processing or UV ozone processing. After the resin sealing, the optical semiconductor element assembly substrate 12 is completed.

光学半導体素子集合基板12は、光学半導体素子6と成型物8が存在する側が表面であり、光学半導体装置を外部の基板(ここでは示していない)に接続する外部接続端子5’側が裏面となっている(図1参照)。まず、図7E,8Eに示す通り、ハーフダイシング工程では、光学半導体素子集合基板12を裏面をハーフダイシングすることにより、通電部の一部を切断して(ハーフダイシング個所21)、光学半導体素子集合基板内に通電検査用の電子回路を作製する。この際、ハーフダイシングブレードの幅は0.4〜0.5mmが望ましい。ハーフダイシングを実施することで、光学半導体素子集合基板12はその形状を保ったまま通電検査用の電子回路を構成することができる。なお、目的の電子回路を作製するため、基板内のパット接合部の配置を事前に確認しておくことが好ましい。本実施形態では、光学半導体装置3が直列に配列される様にパット接合部を配置した。   The optical semiconductor element assembly substrate 12 has a surface on the side where the optical semiconductor element 6 and the molded product 8 are present, and a back surface on the external connection terminal 5 ′ side that connects the optical semiconductor device to an external substrate (not shown here). (See FIG. 1). First, as shown in FIGS. 7E and 8E, in the half dicing process, the back surface of the optical semiconductor element assembly substrate 12 is half-diced to cut off a part of the energization portion (half dicing portion 21), thereby forming the optical semiconductor element assembly. An electronic circuit for energization inspection is produced in the substrate. At this time, the width of the half dicing blade is preferably 0.4 to 0.5 mm. By carrying out the half dicing, the optical semiconductor element assembly substrate 12 can constitute an electronic circuit for energization inspection while maintaining its shape. In order to manufacture the target electronic circuit, it is preferable to confirm in advance the arrangement of the pad joints in the substrate. In this embodiment, the pad junction is arranged so that the optical semiconductor devices 3 are arranged in series.

その後、図7F,8Fに示すように、通電検査工程では通電検査用の電子回路に対し、通電検査をして光学半導体素子毎の光学特性情報を得て、その後、選別工程では該光学特性情報を用いて光学半導体素子の選別をする。例えば、ハーフダイシング工程により作製した電子回路に光学半導体素子集合基板12に設けておいた通電検査用電源プローブを接続する接続面15を用いて電流を印加し、通電検査により光学特性情報を得ることができる。通電検査には点灯の有無だけでなく、積分球や輝度測定装置を用いた光束値、色度、色温度、波長スペクトル、演色性等の確認をし、光学半導体素子集合基板12に実装されたまま光学半導体装置の選別を行う。また、光学特性情報は製品の選別だけでなく製造上の不具合点や蛍光体濃度のバラツキを確認することにも使用でき、工程内チェックによる品質向上にもつながる。   Thereafter, as shown in FIGS. 7F and 8F, in the energization inspection process, the electrical circuit is subjected to an energization inspection to obtain optical characteristic information for each optical semiconductor element, and then in the selection process, the optical characteristic information. Is used to select optical semiconductor elements. For example, an electric current is applied to the electronic circuit produced by the half dicing process using the connection surface 15 for connecting the power probe for energization inspection provided on the optical semiconductor element assembly substrate 12, and optical characteristic information is obtained by the energization inspection. Can do. In the energization inspection, not only the presence or absence of lighting, but also the light flux value, chromaticity, color temperature, wavelength spectrum, color rendering properties, etc. using an integrating sphere or luminance measuring device were confirmed and mounted on the optical semiconductor element assembly substrate 12 The optical semiconductor device is selected as it is. The optical characteristic information can be used not only for product selection but also for checking manufacturing defects and phosphor concentration variations, leading to quality improvement through in-process checks.

通電検査後、図7G,8Gに示す通り、フルダイシング工程では、ハーフダイシング工程による切断線上をフルダイシングすることにより、光学半導体素子集合基板を個々の光学半導体装置に分割し、光学特性情報で選別された複数の光学半導体装置を得ることができる。例えば、光学半導体素子集合基板12の表面からフルダイシングを行い、完全に個片化することで光学半導体装置3が完成する。このフルダイシング工程の際、個片化のためにハーフダイシング工程で作製したダイシングラインとフルダイシングによるダイシングラインを合致させることが好ましく、フルダイシング工程に使用されるダイシングブレード幅はハーフダイシング工程のダイシングブレード幅と異なる事が望ましい。特に集合基板の小型化やPN間の絶縁性確保の目的からフルダイシングブレード幅の方がハーフダイシングブレード幅よりも狭い方が望ましい。   After the current inspection, as shown in FIGS. 7G and 8G, in the full dicing process, the optical semiconductor element assembly substrate is divided into individual optical semiconductor devices by full dicing on the cutting line in the half dicing process, and sorted by optical characteristic information. A plurality of optical semiconductor devices can be obtained. For example, the optical semiconductor device 3 is completed by performing full dicing from the surface of the optical semiconductor element assembly substrate 12 and completely separating it. In this full dicing process, it is preferable to match the dicing line produced in the half dicing process with the dicing line by full dicing for individualization, and the dicing blade width used in the full dicing process is the dicing of the half dicing process. It is desirable to be different from the blade width. In particular, the width of the full dicing blade is preferably narrower than the width of the half dicing blade for the purpose of reducing the size of the collective substrate and ensuring the insulation between the PNs.

例えば、通電検査工程と、選別工程でどの位置の光学半導体素子がどのような光学特性情報を有するかを記録しておけば、フルダイシング工程後すぐに半導体装置を分類することができる。   For example, if it is recorded what optical characteristic information each optical semiconductor element has in the energization inspection process and the selection process, the semiconductor device can be classified immediately after the full dicing process.

通電検査には、ハーフダイシングされた光学半導体素子集合基板に配置される光学半導体素子の配置ピッチに合わせた光学特性検出光学レンズ群18を用いることができる。この光学レンズ群としてはCCDカメラに代表される輝度測定用の光学プローブを用いることが望ましい。また、図9に示すように、この光学プローブは光ファイバー24等を介して分光器(光学特性検出装置20)に繋がっており、個々の半導体装置に対応する光学レンズからの光学特性情報を処理することが可能となる。また、光学レンズの先端は光学レンズ22を囲ったキャビティ構造23になっている。このキャビティ23で光学半導体素子を覆うことで、個々の光学半導体素子から発する光を漏らすことなく、光学特性情報を測定することが可能となる。これにより、他の光学半導体素子群と干渉することなく選別を実施することが可能となる。   In the energization inspection, the optical characteristic detection optical lens group 18 matched to the arrangement pitch of the optical semiconductor elements arranged on the half-diced optical semiconductor element assembly substrate can be used. As this optical lens group, it is desirable to use an optical probe for luminance measurement represented by a CCD camera. As shown in FIG. 9, this optical probe is connected to a spectroscope (optical characteristic detection device 20) via an optical fiber 24 and the like, and processes optical characteristic information from an optical lens corresponding to each semiconductor device. It becomes possible. The tip of the optical lens has a cavity structure 23 surrounding the optical lens 22. By covering the optical semiconductor element with the cavity 23, it becomes possible to measure optical characteristic information without leaking light emitted from each optical semiconductor element. Thereby, it becomes possible to perform selection without interfering with other optical semiconductor element groups.

以下、実施例及び比較例を示して本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。   EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated in detail, this invention is not limited to these.

〔実施例1〕
厚み0.25mmのCuベースの基材(三菱伸銅製Tamac194)を用いて、エッチング工程を通じてパットとパット間を繋ぐ接続部を形成させ、Ni/Pd/Auメッキを施した金属リードフレームを作製。この基板を用いて基台表面をプラズマ処理50W/60秒にて表面処理を実施し、その処理面に対してトランスファー成型機によりシリコーン組成物の樹脂成型を実施し、通電部を有する基板を作製した。
[Example 1]
Using a 0.25 mm-thick Cu-based base material (Tamatsu 194 manufactured by Mitsubishi Shindoh), a connecting portion that connects the pads to each other is formed through an etching process, and a Ni / Pd / Au plated metal lead frame is manufactured. Using this substrate, the surface of the base is surface-treated with a plasma treatment of 50 W / 60 seconds, and the treated surface is resin-molded with a transfer molding machine to produce a substrate having a current-carrying portion. did.

前記成型にて形成した凹部(リフレクター)内にシリコーン系ダイボンド材(信越化学製:商品名632DA−1)をスタンピング塗布し、青色LEDチップ(Cree製TR350Mシリーズ)を搭載、150℃、4時間にて硬化。その後、30μmの金ワイヤーにてワイヤーボンドを実施した。   A silicone-based die bond material (manufactured by Shin-Etsu Chemical Co., Ltd .: trade name 632DA-1) is stamped and applied to the recess (reflector) formed by the molding, and a blue LED chip (TR350M series made by Cree) is mounted at 150 ° C. for 4 hours. And cured. Thereafter, wire bonding was performed with a 30 μm gold wire.

その後、黄色蛍光体とシリコーン樹脂(信越化学製:商品名KJR−9022)を混練したインナー材を武蔵エンジニアリング製ディスペンサーにて塗布後、150℃/4時間にて熱硬化させ、光学半導体素子集合基板を作製した。その後、作製した集合基板の裏面をダイシングブレード厚0.4mmのハーフダイシング工程を実施し、通電部を切断し、集合基板に、光学半導体素子20個の直列電子回路を10列並列させた電子回路を作製した。集合基板の外周部に設けた通電プローブを接続する接続面を用いて50mAを印加し、積分球による通電検査を実施し光学特性情報を得た。その後、ダイシングブレード0.2mmのフルダインシング工程にて集合基板を個片化し、光学特性情報で選別された200個の光学半導体装置を得ることができた。個片化した後の光学半導体装置に対する選別は必要なく、一度に複数個の光学特性情報を得られるため、工程が簡素化し、生産効率が向上した。また生産コストの低減にもつながった。   Thereafter, an inner material obtained by kneading a yellow phosphor and a silicone resin (trade name: KJR-9022 manufactured by Shin-Etsu Chemical Co., Ltd.) is applied with a dispenser made by Musashi Engineering, and then thermally cured at 150 ° C. for 4 hours to obtain an optical semiconductor element assembly substrate. Was made. Thereafter, a half dicing process with a dicing blade thickness of 0.4 mm is performed on the back surface of the assembled substrate, the current-carrying portion is cut, and an electronic circuit in which 10 series of electronic semiconductor elements of 20 optical semiconductor elements are arranged in parallel on the assembled substrate. Was made. 50 mA was applied using a connection surface for connecting a current-carrying probe provided on the outer periphery of the collective substrate, and a current-carrying test using an integrating sphere was performed to obtain optical characteristic information. Thereafter, the collective substrate was separated into pieces by a full dicing process with a dicing blade of 0.2 mm, and 200 optical semiconductor devices selected based on the optical characteristic information could be obtained. Since it is not necessary to sort the optical semiconductor device after separation into pieces, a plurality of pieces of optical characteristic information can be obtained at one time, so that the process is simplified and the production efficiency is improved. It also led to a reduction in production costs.

〔実施例2〕
金属酸化物としてアルミナ(アドマテックス製:商品名AO−502)を含む付加硬化型フェニル基変性シリコーン組成物(信越化学工業製)をガラス繊維に含浸させた1枚当り70μmのシートを3層積層して、これをベースとし、その上面と下面に75μmの銅層とその表面にNi/Pd/Auのメッキを施した金属被覆層を形成した。その後、エッチング工程にて接続領域を形成させて通電部を有するプリント基板を作製した。その後、実施例1と同様のトランスファー成型工程、ハーフダイシング工程、通電検査工程、選別工程、フルダイシング工程を通じて、光学半導体装置を得た。個片化した後の光学半導体装置の選別工程がなく、一度に複数個の光学特性情報を得られるため、工程が簡素化し、生産効率が向上した。また、生産コストの低減にもつながった。
[Example 2]
Three layers of 70 μm sheets are laminated per glass fiber impregnated with addition-curable phenyl group-modified silicone composition (made by Shin-Etsu Chemical Co., Ltd.) containing alumina (manufactured by ADMATEX: trade name AO-502) as a metal oxide. Then, using this as a base, a 75 μm copper layer was formed on the upper and lower surfaces, and a metal coating layer plated with Ni / Pd / Au was formed on the surface. Then, the connection area | region was formed in the etching process and the printed circuit board which has an electricity supply part was produced. Thereafter, an optical semiconductor device was obtained through the same transfer molding process, half dicing process, energization inspection process, sorting process, and full dicing process as in Example 1. There is no optical semiconductor device sorting step after separation, and a plurality of pieces of optical characteristic information can be obtained at a time, thereby simplifying the process and improving production efficiency. It also led to a reduction in production costs.

〔実施例3〕
実施例1に示す製造方法と同様にして、垂直型光学半導体(バーティカルタイプ)とフリップチップ型光学半導体素子を用いた光学半導体装置を製造した。その結果、実施例1と同様に工程が簡素化し、生産効率が向上した。
Example 3
In the same manner as the manufacturing method shown in Example 1, an optical semiconductor device using a vertical optical semiconductor (vertical type) and a flip-chip optical semiconductor element was manufactured. As a result, the process was simplified as in Example 1, and the production efficiency was improved.

〔実施例4〕
実施例1にて作製した光学半導体装置とFR−4(外部基板)とをはんだを用いて接着させた。その後、光学半導体装置とFR−4(外部基板)との接着状況について熱衝撃試験(エスペック製TSE−11−A)を行い、−40℃〜150℃で、500サイクル、1,000サイクル行った場合の通電状況を調査した。その結果を表1に示す。表1に示されるように、不灯の発生もなく、光学半導体装置は外部基板と良好な接着状況を保っていることが分かった。
Example 4
The optical semiconductor device manufactured in Example 1 and FR-4 (external substrate) were bonded using solder. After that, a thermal shock test (TSE-11-A made by ESPEC) was performed on the bonding state between the optical semiconductor device and FR-4 (external substrate), and 500 cycles and 1,000 cycles were performed at −40 ° C. to 150 ° C. The energization situation was investigated. The results are shown in Table 1. As shown in Table 1, it was found that the optical semiconductor device maintained a good adhesion state with the external substrate without the occurrence of non-lighting.

Figure 2013171853
Figure 2013171853

〔比較例1〕
次に、光学半導体素子集合基板を実施例1と同様に作製し、ハーフダイシング工程、通電検査工程、選別工程を行わず、フルダイシング工程のみを行って光学半導体装置を作製した。その後、個片化した後の光学半導体装置を接着剤を介して基板上に配列させ、通電検査を行い、その光学特性情報に基づいて選別した。このような光半導体装置の製造方法では、工程が複雑で、生産効率が実施例1に比較して約20%低下した。また生産コストも増大した。
[Comparative Example 1]
Next, an optical semiconductor element assembly substrate was manufactured in the same manner as in Example 1, and an optical semiconductor device was manufactured by performing only the full dicing process without performing the half dicing process, the current-inspecting process, and the selection process. Thereafter, the separated optical semiconductor devices were arranged on a substrate through an adhesive, subjected to a current inspection, and selected based on the optical characteristic information. In such a method of manufacturing an optical semiconductor device, the process is complicated, and the production efficiency is reduced by about 20% compared to the first embodiment. Production costs also increased.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

1…金属フレーム、 2…プリント基板、 3…光学半導体装置、 4…基板、 5…電極、 5’…外部接続端子、 6… 光学半導体素子、 7…ボンディングワイヤ、 8…成型物、 9…封止樹脂、 10…ハーフダイシングによる溝、 11…ビア、 12…光学半導体素子集合基板、 13…通電部、 13’…電子回路、 14…ハーフダイシングライン、 15…接続面、 16…ガラス繊維材、 17…接着剤、 18…光学レンズ群、 19…外部基板、 20…光学特性検出装置、 21…ハーフダイシング個所、 22…光学レンズ、 23…キャビティ構造、 24…光ファイバー。   DESCRIPTION OF SYMBOLS 1 ... Metal frame, 2 ... Printed circuit board, 3 ... Optical semiconductor device, 4 ... Board | substrate, 5 ... Electrode, 5 '... External connection terminal, 6 ... Optical semiconductor element, 7 ... Bonding wire, 8 ... Molded article, 9 ... Sealing Stop resin, 10 ... groove by half dicing, 11 ... via, 12 ... optical semiconductor element assembly substrate, 13 ... energizing part, 13 '... electronic circuit, 14 ... half dicing line, 15 ... connection surface, 16 ... glass fiber material, DESCRIPTION OF SYMBOLS 17 ... Adhesive, 18 ... Optical lens group, 19 ... External board | substrate, 20 ... Optical characteristic detection apparatus, 21 ... Half dicing location, 22 ... Optical lens, 23 ... Cavity structure, 24 ... Optical fiber.

Claims (9)

光学半導体装置を製造する方法であって、
通電部を有する基板上に複数の光学半導体素子を実装して光学半導体素子集合基板を得る実装工程と、
前記光学半導体素子集合基板をハーフダイシングすることにより、前記通電部の一部を切断して前記光学半導体素子集合基板内に通電検査用の電子回路を作製するハーフダイシング工程と、
該通電検査用の電子回路に対し、通電検査をして前記光学半導体素子毎の光学特性情報を得る通電検査工程と、
該光学特性情報を用いて前記光学半導体素子の選別をする選別工程と、
前記ハーフダイシング工程による切断線上をフルダイシングすることにより、前記光学半導体素子集合基板を個々の前記光学半導体装置に分割し、前記光学特性情報で選別された複数の前記光学半導体装置を得るフルダイシング工程とを有することを特徴とする光学半導体装置の製造方法。
A method for manufacturing an optical semiconductor device, comprising:
A mounting process for mounting an optical semiconductor element assembly substrate by mounting a plurality of optical semiconductor elements on a substrate having an energization part;
A half dicing step of cutting a part of the energization part and half-dicing the optical semiconductor element assembly substrate to produce an electronic circuit for energization inspection in the optical semiconductor element assembly substrate;
An energization inspection step for obtaining an optical characteristic information for each optical semiconductor element by conducting an energization inspection for the electronic circuit for the energization inspection,
A sorting step of sorting the optical semiconductor element using the optical characteristic information;
Full dicing step of dividing the optical semiconductor element assembly substrate into individual optical semiconductor devices by full dicing on the cutting line in the half dicing step, and obtaining a plurality of the optical semiconductor devices sorted by the optical characteristic information An optical semiconductor device manufacturing method comprising:
前記通電検査工程において、光学特性検出装置を用いて通電検査することを特徴とする請求項1に記載の光学半導体装置の製造方法。   The method for manufacturing an optical semiconductor device according to claim 1, wherein in the energization inspection step, an energization inspection is performed using an optical characteristic detection device. 前記通電検査工程において、前記光学半導体素子毎に対応するように光学特性検出用の光学レンズを配置し、前記光学特性情報を得ることを特徴とする請求項1又は請求項2に記載の光学半導体装置の製造方法。   3. The optical semiconductor according to claim 1, wherein in the energization inspection step, an optical lens for detecting an optical characteristic is arranged so as to correspond to each optical semiconductor element, and the optical characteristic information is obtained. Device manufacturing method. 前記通電部を有する基板として、金属フレームに樹脂をトランスファー成形した基板、又はプリント基板に樹脂をトランスファー成型した基板を用いることを特徴とする請求項1乃至請求項3のいずれか1項に記載の光学半導体装置の製造方法。   4. The substrate according to claim 1, wherein a substrate obtained by transfer molding a resin on a metal frame or a substrate obtained by transfer molding a resin on a printed board is used as the substrate having the current-carrying portion. Manufacturing method of optical semiconductor device. 前記金属フレームに樹脂をトランスファー成形した基板として、前記金属フレームが前記ハーフダイシング工程で切断される部分において溝を有するものを用いることを特徴とする請求項4に記載の光学半導体装置の製造方法。   5. The method of manufacturing an optical semiconductor device according to claim 4, wherein a substrate obtained by transfer molding a resin on the metal frame is a substrate having a groove in a portion where the metal frame is cut in the half dicing process. 前記プリント基板として、3層以上に積層した繊維強化材に樹脂を含浸した基板を用いることを特徴とする請求項4に記載の光学半導体装置の製造方法。   5. The method of manufacturing an optical semiconductor device according to claim 4, wherein a substrate obtained by impregnating a resin into a fiber reinforcement laminated in three or more layers is used as the printed substrate. 前記フルダイシング工程において、前記ハーフダイシング工程で用いられるダイシングブレード幅と異なる幅のダイシングブレードを用いることを特徴とする請求項1乃至請求項6のいずれか1項に記載の光学半導体装置の製造方法。   7. The method of manufacturing an optical semiconductor device according to claim 1, wherein a dicing blade having a width different from a dicing blade width used in the half dicing step is used in the full dicing step. . 前記ハーフダイシング工程において、前記通電検査工程で用いる電源プローブを接続する接続面を有するように前記通電検査用の電子回路を作製することを特徴とする請求項1乃至請求項7のいずれか1項に記載の光学半導体装置の製造方法。   The electronic circuit for the energization inspection is manufactured so as to have a connection surface for connecting a power source probe used in the energization inspection process in the half dicing step. A manufacturing method of the optical semiconductor device according to the above. 請求項1乃至請求項8のいずれか1項の光学半導体装置の製造方法によって製造されたものであることを特徴とする光学半導体装置。   An optical semiconductor device manufactured by the method for manufacturing an optical semiconductor device according to any one of claims 1 to 8.
JP2012032853A 2012-02-14 2012-02-17 Optical semiconductor device and method of manufacturing the same Pending JP2013171853A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012032853A JP2013171853A (en) 2012-02-17 2012-02-17 Optical semiconductor device and method of manufacturing the same
TW102104912A TWI590494B (en) 2012-02-14 2013-02-07 Optical semiconductor device package, its manufacturing method, and optical semiconductor device and its manufacturing method
CN201310050825.XA CN103247740B (en) 2012-02-14 2013-02-08 Optical semiconductor device packaging body and its manufacture method and optical semiconductor device and its manufacture method
KR1020130015560A KR101999957B1 (en) 2012-02-14 2013-02-13 Package for optical semiconductor device and method thereof, optical semiconductor device and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012032853A JP2013171853A (en) 2012-02-17 2012-02-17 Optical semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2013171853A true JP2013171853A (en) 2013-09-02

Family

ID=49265652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012032853A Pending JP2013171853A (en) 2012-02-14 2012-02-17 Optical semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2013171853A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016136519A1 (en) * 2015-02-27 2016-09-01 シャープ株式会社 Light irradiation substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016136519A1 (en) * 2015-02-27 2016-09-01 シャープ株式会社 Light irradiation substrate
JPWO2016136519A1 (en) * 2015-02-27 2017-11-24 シャープ株式会社 Phototherapy substrate
US10384075B2 (en) 2015-02-27 2019-08-20 Sharp Kabushiki Kaisha Light irradiation substrate

Similar Documents

Publication Publication Date Title
TWI528508B (en) High-power light-emitting diode ceramic package manufacturing method
JP5349755B2 (en) Surface mount light emitting chip package
US8206999B2 (en) Chip-type LED and method for manufacturing the same
US20060022216A1 (en) Semiconductor light-emitting device and method of manufacturing the same
CN100379036C (en) Surface Mount Light Emitting Diodes
US20130307014A1 (en) Semiconductor light emitting device
US8860047B2 (en) Semiconductor light-emitting device
KR20120010994A (en) Inspection method of light emitting device and processing method after inspection of light emitting device
CN102214776B (en) Light emitting diode package, lighting device and light emitting diode package substrate
JP2015144147A (en) LED module
JP3219881U (en) Light emitting device package
US20120043886A1 (en) Integrated Heat Conductive Light Emitting Diode (LED) White Light Source Module
US20130126916A1 (en) Package for mounting electronic components, electronic apparatus, and method for manufacturing the package
JP2012124498A (en) Led module device and method of manufacturing the same
JP6842246B2 (en) LED module
US8138517B2 (en) Light-emitting diode package
WO2009130743A1 (en) Optical element package, semiconductor light-emitting device, and lighting device
CN103247740B (en) Optical semiconductor device packaging body and its manufacture method and optical semiconductor device and its manufacture method
JP2012023281A (en) Method for manufacturing light-emitting device
CN101834256B (en) Light emitting device package
CN104037302B (en) LED (light-emitting diode) package assembly
CN103545436A (en) Sapphire-based LED packaging structure and packaging method
JP2007335734A (en) Semiconductor device
JP2013171853A (en) Optical semiconductor device and method of manufacturing the same
JP2005217308A (en) Semiconductor light emitting device and method for manufacturing the same