JP2013153585A

JP2013153585A - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP2013153585A
Application number: JP2012012770A
Authority: JP
Inventors: Kosuke Hayakawa; 耕亮早川
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2012-01-25
Filing date: 2012-01-25
Publication date: 2013-08-08

Abstract

【課題】本発明は、動作させる制御回路をＰＷＭ信号制御回路に切り替えるとき、入力電圧に変動が生じても、安定した出力電圧を出力できるＤＣ−ＤＣコンバータを提供することを目的とする。
【解決手段】本発明のＤＣ−ＤＣコンバータは、入力電圧を入力して負荷を駆動する出力電圧を出力する電圧変換部と、上記負荷が軽負荷であるときに上記電圧変換部を駆動する制御回路と、ＰＷＭ信号を生成して上記負荷が重負荷であるときに上記ＰＷＭ信号で上記電圧変換部を駆動するＰＷＭ信号生成回路と、を備え、上記ＰＷＭ信号のデューティを上記入力電圧にトラッキングさせることを特徴とする。
【選択図】図１

Description

本発明は、ＤＣ−ＤＣコンバータに関する。

携帯電話やパソコンなどの電子機器は、リチウムイオン電池などの２次電池から電圧が供給される。２次電池は、その残量や負荷状況によって、出力電圧が変動する。例えば、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）やＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）などのプロセッサは、単位時間あたりの命令処理数ＭＩＰＳ（ＭｉｌｌｉｏｎＩｎｓｔｒｕｃｔｉｏｎＰｅｒＳｅｃｏｎｄ）によって、消費電力が変動する。つまり、プロセッサの電源を２次電池などから直接供給を行うと、負荷変動により電源電圧が変動する。そこで、プロセッサなどの分野では、安定した電力供給が重要な課題となる。

２次電池の電圧を安定した電圧に変換する回路として、ＤＣ−ＤＣコンバータが知られている。

ＤＣ−ＤＣコンバータは、入力電圧を出力電圧に変換するドライバの駆動信号を生成する制御回路としてＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）信号生成回路を使用するもの、ＰＦＭ（ＰｕｌｓｅＦｒｅｑｕｅｎｃｙＭｏｄｕｌａｔｉｏｎ）信号生成回路を使用するものが知られている。

ＰＷＭ信号生成回路は、出力電圧に応じたデューティ（パルスの周期とパルスのハイレベルの期間との比）のＰＷＭ信号をドライバに出力する。ＰＷＭ信号生成回路を使用したＤＣ−ＤＣコンバータは、負荷への電流供給能力が高いが、ＰＷＭ信号生成回路自身の消費電力が大きいので、ＤＣ−ＤＣコンバータ全体の消費電力が大きくなることが知られている。

一方、ＰＦＭ信号生成回路は、出力電圧に応じたパルス数のＰＦＭ信号をドライバに出力する。ＰＦＭ信号生成回路を使用したＤＣ−ＤＣコンバータは、負荷への電流供給能力が低いが、ＰＦＭ信号生成回路自身の消費電力が小さいので、ＤＣ−ＤＣコンバータ全体の消費電力が小さいことが知られている。

また、負荷への電流供給能力を維持しながら、ＤＣ−ＤＣコンバータの消費電力を低減するために、負荷の軽重に応じて、動作させる制御回路をＰＷＭ信号生成回路とＰＦＭ信号生成回路とで切り替えるＤＣ−ＤＣコンバータが知られている（例えば、特許文献１参照）。

図７は、特許文献１に記載のＤＣ−ＤＣコンバータを示す図である。
従来のＤＣ−ＤＣコンバータ７００は、所望の出力電圧Ｖｏｕｔからの誤差に応じた誤差電圧Ｖｅｒｒｏｒを生成する誤差増幅器７１１とコンパレータ７１３とでＰＦＭ信号生成回路を構成し、誤差増幅器７１１とクランプ回路７１９と波形生成回路７１４とコンパレータ７１２とでＰＷＭ信号生成回路を構成している。

従来のＤＣ−ＤＣコンバータ７００は、出力電圧が駆動する負荷が所定値よりも小さい軽負荷時には、ＰＦＭ信号をドライバ７１８ａと７１８ｂに与えて、スイッチＳＷ１とＳＷ２を駆動し、出力電圧が駆動する負荷が所定値よりも大きい重負荷時には、ＰＷＭ信号をドライバ７１８ａと７１８ｂに与えてスイッチＳＷ１とＳＷ２を駆動することにより、負荷への電流供給能力を維持しながら、消費電力を低減している。

また、従来のＤＣ−ＤＣコンバータ７００は、ＰＦＭ信号によりドライバを駆動するＰＦＭ制御期間中に、負荷が重くなり所定値に近づいていくと、クランプ回路７１９がＰＷＭ信号のデューティを決めるための誤差電圧Ｖｅｒｒｏｒを一定の基準電圧Ｖｒｅｆ３に設定する。

基準電圧Ｖｒｅｆ３は、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔの各値に変動がない代表値であるときのＰＷＭ信号のデューティに応じた電圧である。

図８は、図７に記載されたクランプ回路７１９の詳細な回路図である。
負荷が重くなり所定値に近づいていくと、出力電圧Ｖｏｕｔは低くなり、抵抗Ｒ１、Ｒ２とで構成される抵抗分割回路の分圧電圧は低くなる。分圧電圧が低くなると、誤差電圧Ｖｅｒｒｏｒも低くなる。そして、ＰＦＭ制御期間中に安定した出力電圧Ｖｏｕｔに応じた基準電圧Ｖｒｅｆ２より誤差電圧Ｖｅｒｒｏｒが低くなり、さらに、基準電圧Ｖｒｅｆ２よりも低い基準電圧Ｖｒｅｆ３より低くなると、コンパレータ８０１は、Ｌｏｗ信号をＰチャネルＭＯＳトランジスタＱ１に出力して、ＰチャネルＭＯＳトランジスタＱ１はオンする。そして、コンパレータ８０１と、ＰチャネルＭＯＳトランジスタＱ１とでフィードバックループが形成され、誤差増幅器７１１の出力端子は、Ｖｒｅｆ３に設定される。

図９（ａ）は、従来のＤＣ−ＤＣコンバータ７００の動作を説明するためのタイミングチャートであり、入力電圧に変動がない場合のタイミングチャートである。

ＰＦＭ制御期間中は、波形生成回路７１４とコンパレータ７１２は、停止しており、負荷が軽負荷から重負荷に変化した場合、制御信号ＣＮＴの極性が反転することによりＰＦＭ信号生成回路からＰＷＭ信号生成回路に切り替わり、その後誤差増幅器７１１が出力する誤差電圧Ｖｅｒｒｏｒと比較される三角波ＲＡＭＰとＰＷＭ信号Ｐｐｗｍが生成される。

また、ＰＦＭ制御期間中に、ＰＷＭ信号Ｐｐｗｍのデューティを決めるための誤差電圧Ｖｅｒｒｏｒを入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔが代表値であるときのＰＷＭ信号のデューティに応じた基準電圧Ｖｒｅｆ３に予め設定しておくことにより、ＰＦＭ制御期間からＰＷＭ信号によりドライバを駆動するＰＷＭ制御期間へ切り替わった直後のＰＷＭ信号Ｐｐｗｍのデューティを安定させ、出力電圧の変動を低減させている。

そして、ＰＷＭ制御期間中では、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔが一定であるので、誤差電圧Ｖｅｒｒｏｒは、基準電圧Ｖｒｅｆ３に維持され、基準電圧Ｖｒｅｆ３に応じたデューティのＰＷＭ信号Ｐｐｗｍが維持される。

特開２０１０−００４６５３号公報

しかしながら、従来のＤＣ−ＤＣコンバータは、入力電圧に変動が生じた場合、動作させる制御回路をＰＦＭ信号生成回路からＰＷＭ信号生成回路に切り替えた後に、出力電圧に変動が生じるという問題がある。

図９（ｂ）は、入力電圧に変動があり、入力電圧が低い場合のタイミングチャートである。
図９（ｂ）に示すように、ＰＦＭ制御期間中に、誤差電圧Ｖｅｒｒｏｒは基準電圧Ｖｒｅｆ３に設定されているため、制御信号ＣＮＴによりＰＦＭ制御期間からＰＷＭ信号制御期間に切り替わった直後に、ＰＷＭ信号Ｐｐｗｍのデューティは入力電圧Ｖｉｎが代表値であるときのデューティとなり、出力電圧Ｖｏｕｔが低くなる。

そして、ＰＷＭ制御期間中では、出力電圧Ｖｏｕｔが低くなることで、誤差電圧Ｖｅｒｒｏｒが徐々に高くなり、ＰＷＭ信号Ｐｐｗｍのデューティも徐々に小さくなる。ＰＷＭ信号Ｐｐｗｍのデューティが徐々に小さくなることで、出力電圧Ｖｏｕｔは、徐々に高くなり所望の電圧に到達する。

このように、従来のＤＣ−ＤＣコンバータは、入力電圧が低く変動すると、出力電圧が低く変動する。

図９（ｃ）は、入力電圧に変動があり、入力電圧が高い場合のタイミングチャートである。
図９（ｃ）に示すように、ＰＦＭ制御期間中に、誤差電圧Ｖｅｒｒｏｒは基準電圧Ｖｒｅｆ３に設定されているため、制御信号ＣＮＴによりＰＦＭ制御期間からＰＷＭ信号制御期間に切り替わった直後に、ＰＷＭ信号Ｐｐｗｍのデューティは入力電圧Ｖｉｎが代表値であるときのデューティとなり、出力電圧Ｖｏｕｔが高くなる。

そして、ＰＷＭ制御期間中では、出力電圧Ｖｏｕｔが高くなることで、誤差電圧Ｖｅｒｒｏｒが徐々に低くなり、ＰＷＭ信号Ｐｐｗｍのデューティも徐々に大きくなる。ＰＷＭ信号Ｐｐｗｍのデューティが徐々に大きくなることで、出力電圧Ｖｏｕｔは徐々に低くなり所望の電圧に到達する。

このように、従来のＤＣ−ＤＣコンバータは、入力電圧が高く変動すると、出力電圧が高く変動する。

従来のＤＣ−ＤＣコンバータは、負荷が大きくなり、動作させる制御回路をＰＷＭ信号生成回路に切り替えるとき、入力電圧に変動が生じると、出力電圧が不安定になる。

本発明は、上記した点に鑑みて行われたものであり、動作させる制御回路をＰＷＭ信号制御回路に切り替えるとき、入力電圧に変動が生じても、安定した出力電圧を出力できるＤＣ−ＤＣコンバータを提供することを目的とする。

上記の課題を解決するために、本発明の請求項１に記載のＤＣ−ＤＣコンバータは、入力電圧を入力して負荷を駆動する出力電圧を出力する電圧変換部と、上記負荷が軽負荷であるときに上記電圧変換部を駆動する制御回路と、ＰＷＭ信号を生成して上記負荷が重負荷であるときに上記ＰＷＭ信号で上記電圧変換部を駆動するＰＷＭ信号生成回路とを備え、上記ＰＷＭ信号のデューティを上記入力電圧にトラッキングさせることを特徴とする。

本発明の請求項２に記載のＤＣ−ＤＣコンバータは、上記制御回路は、ＰＦＭ信号を生成するＰＦＭ信号生成回路であることを特徴とする。

上記の課題を解決するために、本発明の請求項３に記載のＤＣ−ＤＣコンバータは、入力電圧を入力して負荷を駆動する出力電圧を出力する電圧変換部と、上記入力電圧を入力して上記負荷が軽負荷であるときに上記出力電圧を出力する電源回路と、ＰＷＭ信号を生成して上記負荷が重負荷であるときに上記ＰＷＭ信号で上記電圧変換部を駆動するＰＷＭ信号生成回路とを備え、上記ＰＷＭ信号のデューティを上記入力電圧にトラッキングさせることを特徴とする。

本発明の請求項４に記載のＤＣ−ＤＣコンバータは、上記ＰＷＭ信号生成回路は、上記出力電圧に応じて上記デューティを調整するための誤差電圧を生成する誤差増幅器と、上記入力電圧にトラッキングした電圧を上記誤差増幅器の出力端子に設定する電圧設定部とを備えたことを特徴とする。

本発明の請求項５に記載のＤＣ−ＤＣコンバータは、上記電圧設定部は、上記負荷が軽負荷であるときに上記トラッキングした電圧を上記誤差増幅器の出力端子に設定することを特徴とする。

本発明の請求項６に記載のＤＣ−ＤＣコンバータは、上記電圧設定部は、上記負荷が軽負荷から重負荷になったときに上記トラッキングした電圧の上記出力端子への設定を解除することを特徴とする。

本発明によれば、誤差増幅器の出力を入力電圧にトラッキングした電圧に設定することにより、動作させる制御回路をＰＷＭ制御回路に切り替えるとき、入力電圧に変動が生じても、安定した出力電圧を出力できるという効果を奏する。

本発明の実施形態に係るＤＣ−ＤＣコンバータを示す回路図である。本発明の実施形態に係るＤＣ−ＤＣコンバータにおける電圧生成部の構成例を示した回路図である。本発明の実施形態に係るＤＣ−ＤＣコンバータにおけるスイッチ制御部の構成例を示した回路図である。本発明の実施形態に係るＤＣ−ＤＣコンバータにおけるロジック（論理回路）の構成例を示した回路図である。本発明の実施形態に係るＤＣ−ＤＣコンバータにおけるＰＦＭ信号生成回路の回路図である。本発明の実施形態に係るＤＣ−ＤＣコンバータの動作を説明するためのタイミングチャートであって、（ａ）は、入力電圧に変動がない場合のタイミングチャートであり、（ｂ）は、入力電圧に変動があり、入力電圧が低い場合のタイミングチャートであり、（ｃ）は、入力電圧に変動があり、入力電圧が高い場合のタイミングチャートである。従来技術に係るＤＣ−ＤＣコンバータの回路図である。従来技術に係るＤＣ−ＤＣコンバータのクランプ回路の回路図である。従来技術に係るＤＣ−ＤＣコンバータの動作を説明するためのタイミングチャートであって、（ａ）は、入力電圧に変動がない場合のタイミングチャートであり、（ｂ）は、入力電圧に変動があり、入力電圧が低い場合のタイミングチャートであり、（ｃ）は、入力電圧に変動があり、入力電圧が高い場合のタイミングチャートである。

以下、図面を参照して本発明のＤＣ−ＤＣコンバータの実施形態を説明する。

＜構成＞
図１は、本発明の実施形態に係るＤＣ−ＤＣコンバータの構成を示す回路図である。
本発明の実施形態に係るＤＣ−ＤＣコンバータ１００は、入力端子１０１より入力される入力電圧Ｖｉｎを変換して出力端子１０２に出力電圧Ｖｏｕｔを出力するドライバＤＲＶ（電圧変換部）１３０と、負荷Ｒｏｕｔが所定値よりも小さい軽負荷のときにドライバＤＲＶ１３０を駆動するためのＰＦＭ信号を生成するＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０と、負荷Ｒｏｕｔが所定値よりも大きい重負荷のときにドライバＤＲＶを駆動するためのＰＷＭ信号Ｖｐｗｍを生成するＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０と、出力電圧の変動を検出してＰＦＭ信号ＶｐｆｍとＰＷＭ信号Ｖｐｗｍをスイッチにより切り替えるための制御信号ＣＮＴを生成するスイッチ制御部ＳＷＣＮＴＲ１４０とを備えている。

ドライバＤＲＶ１３０は、ＰチャネルＭＯＳトランジスタＰ１と、ＮチャネルＭＯＳトランジスタＮ１とから構成され、各ドレインと各ゲートが共通接続されている。各ドレインの共通接続部は、インダクタＬと容量Ｃとで構成されるリアクタンスフィルタに接続され、各ゲートの共通接続部は、ＰＦＭ信号ＶｐｆｍとＰＷＭ信号Ｖｐｗｍとを切り替えるためのスイッチＳＷ２に接続されている。スイッチＳＷ２は、制御端子にＨｉ信号が入力されたとき、ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０と、ドライバＤＲＶ１３０とを繋ぎ、制御端子にＬｏｗ信号が入力されたとき、ＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０と、ドライバＤＲＶ１３０とを繋ぐ。

ＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０は、デューティを入力電圧ＶｉｎにトラッキングさせたＰＷＭ信号Ｖｐｗｍを出力する回路であり、出力電圧Ｖｏｕｔを抵抗Ｒ１、Ｒ２で分圧した電圧Ｖｆｂと所望の出力電圧に応じた基準電圧Ｖｒｅｆ１との差分電圧を増幅してＰＷＭ信号Ｖｐｗｍのデューティを調整するための誤差電圧Ｖｅｒｒｏｒを出力する誤差増幅器ＡＭＰ１１１と、誤差電圧Ｖｅｒｒｏｒと三角波生成回路ＲＡＭＰ１１４が生成する三角波ＲＡＭＰを比較してＰＷＭ信号Ｖｐｗｍを生成するコンパレータＣＭＰ１１３と、誤差増幅器ＡＭＰ１１１の出力端子に入力電圧Ｖｉｎにトラッキングした電圧を設定する電圧設定部ＶＳＥＴ１１２と、を備えている。

特に、本発明の実施形態に係るＤＣ−ＤＣコンバータ１００は、ＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０において、電圧設定部ＶＳＥＴ１１２を備える構成が特徴的である。

電圧設定部ＶＳＥＴ１１２は、スイッチＳＷ１と入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐを生成する電圧生成部Ｖｃｌｕｍｐ１１５を有する。電圧生成部Ｖｃｌｕｍｐ１１５は、ＰＦＭ制御期間からＰＷＭ制御期間へ切り替わるときのＰＷＭ信号のデューティを決める電圧を生成する。

具体的には、電圧生成部Ｖｃｌｕｍｐ１１５は、入力電圧Ｖｉｎが代表値よりも低くなったとき、出力電圧Ｖｏｕｔが低くならないようなデューティのＰＷＭ信号Ｖｐｗｍを生成するための高い電圧を生成し、入力電圧Ｖｉｎが代表値よりも高くなったとき、出力電圧Ｖｏｕｔが高くならないようなデューティのＰＷＭ信号Ｖｐｗｍを生成するための低い電圧を生成する。電圧生成部Ｖｃｌｕｍｐ１１５は、入力電圧Ｖｉｎが代表値であるとき、出力電圧Ｖｏｕｔが代表値であるときのデューティのＰＷＭ信号Ｖｐｗｍを生成するための電圧を生成する。このように、電圧生成部Ｖｃｌｕｍｐ１１５は、入力電圧Ｖｉｎが変動したとき、その変動量にトラッキングした電圧Ｖｃｌｕｍｐを生成する。

そして、電圧設定部ＶＳＥＴ１１２は、スイッチＳＷ１をオンすることにより電圧Ｖｃｌｕｍｐを誤差増幅器ＡＭＰ１１１の出力端子に設定する。スイッチＳＷ１は、制御端子にＨｉ信号が入力されたときオンし、Ｌｏｗ信号が入力されたときオフする。

電圧設定部ＶＳＥＴ１１２は、スイッチ制御回路ＳＷＣＮＴＲ１４０が出力する制御信号ＣＮＴにより、ＰＦＭ制御期間中に、スイッチＳＷ１をオンして誤差電圧Ｖｅｒｒｏｒを電圧Ｖｃｌｕｍｐに設定し、ＰＦＭ制御期間からＰＷＭ制御期間へ切り替わってすぐに、スイッチＳＷ１をオフして電圧Ｖｃｌｕｍｐの設定を解除する。

また、制御信号ＣＮＴは、ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０と、ＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０に入力される（図示なし）。制御信号ＣＮＴは、ＰＦＭ信号生成回路１２０が動作するときは、ＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０の電圧設定部ＶＳＥＴ１１２以外の回路を停止（パワーダウン）させ、ＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０が動作するときは、ＰＦＭ信号生成回路ＰＦＭＧＥＮ１１０を停止させる。

本実施形態のＤＣ−ＤＣコンバータ１００は、ＰＦＭ制御期間中に、制御信号ＣＮＴによりスイッチＳＷ１をオンして入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐを誤差増幅器ＡＭＰ１１１の出力端子に設定し、スイッチＳＷ２をＰＦＭ信号生成回路１２０に繋いで、ＰＦＭ信号ＶｐｆｍをドライバＤＲＶ１３０に出力する。そして、負荷が重くなったときの電圧Ｖｆｂの変動をスイッチ制御部ＳＷＣＮＴＲ１４０で検出して制御信号ＣＮＴの極性を反転し、スイッチＳＷ１をオフして、スイッチＳＷ２をＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０に繋ぐ。

これにより、動作させる制御回路をＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０からＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０に切り替えるとき、入力電圧Ｖｉｎに変動が生じても、誤差電圧Ｖｅｒｒｏｒを入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐに設定することができる。

そして、このトラッキングした電圧Ｖｃｌｕｍｐにより入力電圧Ｖｉｎの変動に応じたデューティのＰＷＭ信号Ｖｐｗｍを生成することができ、安定した出力電圧Ｖｏｕｔを出力できる。

さらに、ＰＦＭ制御期間からＰＷＭ制御期間へ切り替わってすぐに、スイッチＳＷ１をオフして電圧Ｖｃｌｕｍｐの設定を解除することで、負荷Ｒｏｕｔに変動が生じても、電圧Ｖｆｂに応じて直ちにＰＷＭ信号Ｖｐｗｍのデューティを調整して安定した出力電圧を出力することもできる。

図２は、本実施形態における電圧生成部Ｖｃｌｕｍｐ１１５の具体的な構成例を示した回路図である。
電圧生成部Ｖｃｌｕｍｐ１１５は、入力電圧Ｖｉｎが入力され、ＰチャネルＭＯＳトランジスタＰ２、ＮチャネルＭＯＳトランジスタＭ２に入力電圧Ｖｉｎに応じた電流が流れ、その電流をＮチャネルＭＯＳトランジスタＭ３にミラーをしてミラー電流を生成する。抵抗Ｒ３〜Ｒ５ではそれら抵抗値に応じた電流が生成される。定電流源Ｉ０とＮチャネルＭＯＳトランジスタＭ３の共通接続部と抵抗Ｒ４とＲ５の共通接続部は互いに結線され、電流加算が行われる。

入力電圧Ｖｉｎが低いときは、ミラー電流が小さくなるので、電流Ｉ０からミラー電流を引いた電流が抵抗Ｒ５に流れる。抵抗Ｒ５には、その引いた電流と抵抗Ｒ３、Ｒ４に流れる電流とを加えた電流が流れるので、電圧Ｖｃｌｕｍｐは大きくなる。

入力電圧Ｖｉｎが高いときは、ミラー電流が大きくなるので、電流Ｉ０に抵抗Ｒ３、Ｒ４に流れる電流の一部を加えた電流がＮチャネルＭＯＳトランジスタＭ３に流れる。抵抗Ｒ５に流れる電流は小さくなるので、電圧Ｖｃｌｕｍｐは小さくなる。

このように、電圧生成部Ｖｃｌｕｍｐ１１５は、入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐを生成する。

また、抵抗Ｒ３〜Ｒ５の抵抗値、電流源Ｉ０の電流値、ＮチャネルＭＯＳトランジスタＭ２、Ｍ３のミラー比によって、入力電圧Ｖｉｎに変動がないときの電圧Ｖｃｌｕｍｐを設定することができる。

なお、図２において、抵抗Ｒ３には出力電圧Ｖｏｕｔが与えられているが、出力電圧Ｖｏｕｔに限らず、別途基準電圧を生成する回路を用意して抵抗Ｒ３に基準電圧を与えてもよい。つまり、図２に示した構成では、別途基準電圧を生成する回路を用意する必要がない。

図３は、スイッチ制御部ＳＷＣＮＴＲ１４０の構成例を示す回路図である。
スイッチ制御部ＳＷＣＮＴＲ１４０は、電圧Ｖｆｂを入力し、負荷Ｒｏｕｔが所定値よりも小さいときに制御信号ＣＮＴによりスイッチＳＷ１をオンしてＳＷ２をＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０に繋ぎ、負荷Ｒｏｕｔが所定値よりも大きくなったときに制御信号ＣＮＴの極性を反転してスイッチＳＷ１をオフしてスイッチＳＷ２をＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０に繋ぐ。

また、スイッチ制御部ＳＷＣＮＴＲ１４０は、ドライバＤＲＶ１３０における各ドレインの共通接続部の電圧ＳＷを入力し、ＰＷＭ信号ＶｐｗｍによりグラウンドからインダクタＬに回生電流が流れ終わるまでの時間を測り、その時間が所定時間を超えなかったとき、負荷Ｒｏｕｔが軽くなったと判定し、制御信号ＣＮＴの極性を再び反転して、再びスイッチＳＷ１をオンしてスイッチＳＷ２をＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０に繋ぐ。

スイッチ制御部ＳＷＣＮＴＲ１４０において、コンパレータＣＭＰ１＿３０２は電圧ＳＷとグラウンド電圧である基準電圧Ｖｒｅｆ３とを比較して、グラウンドからインダクタＬに流れる電流が順方向であるかどうかを判定し、出力電圧Ｖｃｍｐ１をロジック３０１に出力する。

コンパレータＣＭＰ２＿３０３は、電圧Ｖｆｂと基準電圧Ｖｒｅｆ２とを比較して、出力電圧Ｖｏｕｔの変動を判定し、出力電圧Ｖｃｍｐ２をロジック３０１に出力する。基準電圧Ｖｒｅｆ２は、定常状態の電圧Ｖｆｂから僅かに低い電圧であり、負荷Ｒｏｕｔが大きくなり所定値に達したときに電圧Ｖｆｂが僅かに低下したときの電圧である。

そして、ロジック３０１は、ドライバＤＲＶ１３０の各ゲートの共通接続部の電圧ＧＴがＨｉ信号である間に、電圧Ｖｃｍｐ１が一定時間Ｈｉ信号を出力するとカウンタにトリガを与える。そして、ロジック３０１は、所定の回数のトリガがカウンタに与えられると出力の負荷が軽い状態と判断し、つまり回生電流が流れ終わるまでの時間が所定時間を超えなかったと判断して制御信号ＣＮＴをＨｉ信号にセットする。電圧Ｖｃｍｐ２がＨｉ信号であると、出力の負荷が重い状態と判断して制御信号ＣＮＴをＬｏｗ信号にリセットする。

図４は、本実施形態におけるロジック３０１の構成例を示した回路図である。
ロジック３０１は、ドライバＤＲＶ１３０の各ゲートの共通接続部の電圧ＧＴに応じてオンオフをして電圧Ｖｃｍｐ１を通過または遮断するスイッチＳＷ３、電圧Ｖｃｍｐ１をカウントするカウンタ４０２、カウンタ４０２の出力によりセットし、コンパレータＣＭＰ２＿３０３が出力する電圧Ｖｃｍｐ２によりリセットし、制御信号ＣＮＴを出力するフリップフロップＦＦ１＿４０１で構成されている。スイッチＳＷ３は、制御端子にＨｉ信号が入力されるとオンし、制御端子にＬｏｗ信号が入力されるとオフする。

ロジック３０１は、電圧ＧＴがＨｉ信号になるとＳＷ３はオンし、ＳＷ３がオンしている間にコンパレータＣＭＰ１＿３０２がＨｉ信号を出力する。このＨｉ信号がカウンタ４０２に入力されると、カウンタ４０２はカウントを進める。カウント数が所定の数に達するとカウンタ４０２は、フリップフロップＦＦ１＿４０１のセット端子ＳへＨｉ信号を与え、制御信号ＣＮＴがＨｉ信号となる。また、電圧Ｖｃｍｐ２がＨｉ信号になるとフリップフロップＦＦ１＿４０１はリセットされ、制御信号ＣＮＴはＬｏｗ信号となる。なお、スイッチＳＷ３の制御端子には、内部信号である電圧ＧＴが与えられているが、電圧ＧＴに限らず、別途クロック信号を生成する回路を用意してもよい。つまり、図４に示した構成では、別途クロック信号を生成する回路を用意する必要がない。

図５は、ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０の構成例を示した回路図である。
ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０は、所望の出力電圧に応じた基準電圧Ｖｒｅｆ１と電圧Ｖｆｂとを比較するコンパレータＣＭＰ３＿５０１、入力電圧ＶｉｎからＰＦＭ信号のＨｉ信号の期間を設定する基準電圧Ｖｒｅｆ４を引いた電圧と電圧ＳＷを比較するコンパレータＣＭＰ４＿５０２、電圧Ｖｃｍｐ１によりリセットしてコンパレータＣＭＰ４＿５０２の出力によりセットするフリップフロップＦＦ２＿５０３、フリップフロップＦＦ２＿５０３の出力ＱとコンパレータＣＭＰ３＿５０１の出力の論理積をとるアンド回路ＡＮＤ５０４で構成されている。

ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０は、Ｈｉ信号の期間が一定のパルスを電圧Ｖｆｂと基準電圧Ｖｒｅｆ１との差に応じた数だけ一定期間内に出力する。

ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０において、コンパレータＣＭＰ３＿５０１は、電圧Ｖｆｂが基準電圧Ｖｒｅｆ１より低いとき、Ｈｉ信号を出力してアンド回路ＡＮＤ５０４をイネーブルにする。そして、コンパレータＣＭＰ４＿５０２は、入力電圧Ｖｉｎから基準電圧Ｖｒｅｆ４を引いた電圧とインダクタＬに流れる電流の変化率に応じた電圧ＳＷを比較して、パルス電圧をフリップフロップＦＦ２＿５０３のセット端子に出力し、フリップフロップＦＦ２＿５０３は、イネーブルとなったアンド回路ＡＮＤ５０４を介してＰＦＭ信号Ｖｐｆｍを出力する。

また、コンパレータＣＭＰ３＿５０１は、電圧Ｖｆｂが基準電圧Ｖｒｅｆ１より高いとき、Ｌｏｗ信号を出力してアンド回路ＡＮＤ５０４をディスイネーブルにし、ＰＦＭ信号Ｖｐｆｍのパルスの数を制限する。

これらの動作を繰り返し、出力電圧が安定した定常状態において、ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０は、Ｈｉ信号の期間が一定のパルスを電圧Ｖｆｂと基準電圧Ｖｒｅｆ１との差に応じた数だけ一定期間内に出力する。

なお、コンパレータＣＭＰ４＿５０２やフリップフロップＦＦ２＿５０３の入力電圧として電圧ＳＷ、入力電圧Ｖｉｎ、電圧Ｖｃｍｐ１を用いたが、これらの電圧に限らず、コンパレータＣＭＰ４＿５０２やフリップフロップＦＦ２＿５０３の入力電圧を別途生成する回路を用意してもよい。つまり、図５に示した構成では、別途これらの電圧を生成する回路を用意する必要がない。

＜動作＞
次に、本発明の実施形態に係るＤＣ−ＤＣコンバータの動作説明をする。

まず、入力端子１０１より入力電圧Ｖｉｎが入力される。入力電圧Ｖｉｎは、誤差増幅器ＡＭＰ１１１の出力電圧Ｖｅｒｒｏｒを入力電圧Ｖｉｎにトラッキングさせた電圧に設定するための電圧設定部ＶＳＥＴ１１２と、ＰＦＭ信号やＰＷＭ信号に従ってスイッチング動作するドライバＤＲＶ１３０に入力される。

入力電圧Ｖｉｎは、ドライバＤＲＶ１３０における各ドレインの共通接続部ＳＷから、インダクタＬと容量Ｃとで構成されるリアクタンスフィルタを介し、降圧された出力電圧Ｖｏｕｔが出力端子１０２より出力される。

出力端子１０２には抵抗Ｒ１、Ｒ２とで構成される抵抗分割回路により出力電圧Ｖｏｕｔに応じた電圧Ｖｆｂが、抵抗Ｒ１とＲ２の共通接続部より出力され、ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０、ＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０、スイッチ制御部ＳＷＣＮＴＲ１４０にそれぞれ入力される。

（ＰＦＭ制御期間の動作）
次に、負荷Ｒｏｕｔが所定値よりも小さいＰＦＭ制御期間の動作説明をする。
ＰＦＭ制御期間中では、スイッチ制御部ＳＷＣＮＴＲ１４０が出力する制御信号ＣＮＴはＨｉ信号であるので、スイッチＳＷ１はオンして、誤差増幅器ＡＭＰ１１１の出力端子は入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐに設定される。

また、スイッチＳＷ２は、ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０とドライバＤＲＶ１３０とを繋ぐので、ＰＦＭ信号ＶｐｆｍがドライバＤＲＶ１３０に入力される。

（ＰＦＭ制御期間からＰＷＭ制御期間へ切り替わるときの動作）
次に、ＰＦＭ制御期間からＰＷＭ制御期間へ切り替わるときの動作を説明する。
負荷Ｒｏｕｔが大きくなり所定値に達すると、出力電圧Ｖｏｕｔは所望の電圧より僅かに低下する。出力電圧Ｖｏｕｔが低下すると、電圧Ｖｆｂも低下し、基準電圧Ｖｒｅｆ２より低くなり、スイッチ制御部ＳＷＣＮＴＲ１４０は、Ｌｏｗ信号を出力する。

スイッチ制御部ＳＷＣＮＴＲ１４０が出力する制御信号ＣＮＴは、Ｌｏｗ信号であるので、スイッチＳＷ１はオフして、誤差増幅器ＡＭＰ１１１の出力端子への電圧Ｖｃｌｕｍｐの設定は解除される。また、スイッチＳＷ２はＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０に繋がれる。

（ＰＷＭ制御期間の動作）
次に、ＰＷＭ制御期間の動作を説明する。
ＰＷＭ制御期間中では、スイッチ制御部ＳＷＣＮＴＲ１４０が出力する制御信号ＣＮＴはＬｏｗ信号であるので、ＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０は停止し、ＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０が、負荷Ｒｏｕｔの変動による出力電圧Ｖｏｕｔの変動に応じて、電圧Ｖｆｂと基準電圧Ｖｒｅｆ１より誤差電圧Ｖｅｒｒｏｒを生成し、ＰＷＭ信号Ｖｐｗｍのデューティを調整する。そして、ＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０は、調整されたデューティのＰＷＭ信号ＶｐｗｍをドライバＤＲＶ１３０に出力し、出力端子１０２より安定した出力電圧Ｖｏｕｔが出力される。

（タイミングチャート）
入力電圧に変動があるときとないときの本実施形態のＤＣ−ＤＣコンバータの動作を詳述する。

図６（ａ）は、入力電圧に変動がないときの動作を説明するためのタイミングチャートである。

ＰＦＭ制御期間中、制御信号ＣＮＴは、Ｈｉ信号であり、三角波生成回路ＲＡＭＰ１１４と誤差増幅器ＡＭＰ１１１とコンパレータＣＭＰ１１３は停止しており、三角波ＲＡＭＰとＰＷＭ信号Ｖｐｗｍは０Ｖである。誤差増幅器ＡＭＰ１１１は動作を停止しているが、誤差増幅器ＡＭＰ１１１の出力端子は、電圧設定部ＶＳＥＴ１１２により入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐが与えられ、誤差電圧Ｖｅｒｒｏｒは、電圧Ｖｃｌｕｍｐとなる。

負荷が重くなり所定値に近づいていくと、出力電圧Ｖｏｕｔは僅かに低くなり基準電圧Ｖｒｅｆ２に達すると、制御信号ＣＮＴはＬｏｗ信号となる。

そして、動作させる制御回路がＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０からＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０へ切り替わり、誤差増幅器ＡＭＰ１１１、三角波生成回路ＲＡＭＰ１１４、コンパレータＣＭＰ１１３は動作を開始し、ＳＷ１がオフして誤差増幅器ＡＭＰ１１１の出力端子と電圧生成部Ｖｃｌｕｍｐ１１５は切り離される。そして、ＰＷＭ信号Ｖｐｗｍも出力される。

三角波ＲＡＭＰは固定周期の開始毎にリセットされ、同じタイミングでＰＷＭ信号ＶｐｗｍはＬｏｗ信号となる。誤差増幅器ＡＭＰ１１１の出力Ｖｅｒｒｏｒの値よりＲＡＭＰの値が高くなった時点でコンパレータＣＭＰ１１３は、Ｈｉ信号を出力し、ＰＷＭ信号ＶｐｗｍはＨｉ信号となる。そして、次の周期までＨｉ信号を出力し続ける。

入力電圧Ｖｉｎには変動がないため、誤差電圧Ｖｅｒｒｏｒは所望の出力電圧Ｖｏｕｔが出力されるようなＰＷＭ信号Ｖｐｗｍのデューティに応じた電圧となっている。

また、ＰＷＭ制御期間中、入力電圧Ｖｉｎには変動がないため、誤差電圧Ｖｅｒｒｏｒは既に所望の出力電圧Ｖｏｕｔが出力されるようなＰＷＭ信号Ｖｐｗｍのデューティに応じた電圧となっているため、ＰＷＭ信号Ｖｐｗｍのデューティは維持されている。

よって、本実施形態のＤＣ−ＤＣコンバータ１００は、入力電圧Ｖｉｎに変動がないとき、安定した出力電圧Ｖｏｕｔを出力することができる。

図６（ｂ）は、入力電圧に変動があり、入力電圧が低い場合の動作を説明するためのタイミングチャートである。

ＰＦＭ制御期間中、制御信号ＣＮＴは、Ｈｉ信号であり、三角波生成回路ＲＡＭＰ１１４と、誤差増幅器ＡＭＰ１１１と、コンパレータＣＭＰ１１３は停止しており、三角波ＲＡＭＰとＰＷＭ信号Ｖｐｗｍは０Ｖである。誤差増幅器ＡＭＰ１１１は、動作を停止しているが、誤差増幅器ＡＭＰ１１１の出力端子は、電圧設定部ＶＳＥＴ１１２により入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐが与えられ、誤差電圧Ｖｅｒｒｏｒは、電圧Ｖｃｌｕｍｐとなる。

ＰＦＭ制御期間中、入力電圧Ｖｉｎが低くなると、電圧設定部ＶＳＥＴ１１２は、入力電圧Ｖｉｎに応じて高い電圧Ｖｃｌｕｍｐを誤差増幅器ＡＭＰ１１１の出力端子に設定し、誤差電圧Ｖｅｒｒｏｒは高くなる。

入力電圧Ｖｉｎは低く変動したため、誤差電圧Ｖｅｒｒｏｒは入力電圧Ｖｉｎが低く変動したことに応じた高い電圧となり、入力電圧Ｖｉｎの変動に応じたデューティのＰＷＭ信号Ｖｐｗｍを生成するような電圧となっている。

また、ＰＷＭ制御期間中、入力電圧Ｖｉｎは低いままであるが、誤差電圧Ｖｅｒｒｏｒは既に入力電圧Ｖｉｎの変動に応じたデューティのＰＷＭ信号Ｖｐｗｍを生成するような電圧となっているため、ＰＷＭ信号Ｖｐｗｍのデューティは維持されている。つまり、従来のＤＣ−ＤＣコンバータであれば、入力電圧Ｖｉｎが低く変動したとき、誤差電圧Ｖｅｒｒｏｒは徐々に高くなり、ＰＷＭ信号のデューティも徐々に小さくなっていくが、本実施形態のＤＣ−ＤＣコンバータ１００は、誤差電圧Ｖｅｒｒｏｒは既に定常状態の電圧となっているため、ＰＷＭ信号Ｖｐｗｍは、既に入力電圧Ｖｉｎに応じて小さなデューティに維持されている。

よって、本実施形態のＤＣ−ＤＣコンバータ１００は、入力電圧Ｖｉｎに変動があり、低く変動したとき、安定した出力電圧Ｖｏｕｔを出力することができる。

図６（ｃ）は、入力電圧に変動があり、入力電圧が高い場合の動作を説明するためのタイミングチャートである。

ＰＦＭ制御期間中、制御信号ＣＮＴは、Ｈｉ信号であり、三角波生成回路ＲＡＭＰ１１４と、誤差増幅器ＡＭＰ１１１と、コンパレータＣＭＰ１１３は、停止しており、三角波ＲＡＭＰとＰＷＭ信号Ｖｐｗｍは０Ｖである。誤差増幅器ＡＭＰ１１１は、動作を停止しているが、誤差増幅器ＡＭＰ１１１の出力端子は、電圧設定部ＶＳＥＴ１１２により入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐが与えられ、誤差電圧Ｖｅｒｒｏｒは、電圧Ｖｃｌｕｍｐとなる。

ＰＦＭ制御期間中、入力電圧Ｖｉｎが高くなると、電圧設定部ＶＳＥＴ１１２は、入力電圧Ｖｉｎに応じて低い電圧Ｖｃｌｕｍｐを誤差増幅器ＡＭＰ１１１の出力端子に設定し、誤差電圧Ｖｅｒｒｏｒは高くなる。

そして、動作させる制御回路がＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０からＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０へ切り替わり、誤差増幅器ＡＭＰ１１１、三角波生成回路ＲＡＭＰ１１４、コンパレータＣＭＰ１１３は動作を開始し、ＳＷ１がオフして誤差増幅器ＡＭＰ１１１の出力端子と電圧生成部Ｖｃｌｕｍｐ１１５は、切り離される。そして、ＰＷＭ信号Ｖｐｗｍも出力される。

入力電圧Ｖｉｎは高く変動したため、誤差電圧Ｖｅｒｒｏｒは入力電圧Ｖｉｎが高く変動したことに応じた低い電圧となり、入力電圧Ｖｉｎの変動に応じたデューティのＰＷＭ信号Ｖｐｗｍを生成するような電圧となっている。

また、ＰＷＭ制御期間中、入力電圧Ｖｉｎは高いままであるが、誤差電圧Ｖｅｒｒｏｒは既に入力電圧Ｖｉｎの変動に応じたデューティのＰＷＭ信号Ｖｐｗｍを生成するような電圧となっているため、ＰＷＭ信号Ｖｐｗｍのデューティは維持されている。つまり、従来のＤＣ−ＤＣコンバータであれば、入力電圧Ｖｉｎが高く変動したとき、誤差電圧Ｖｅｒｒｏｒは徐々に低くなり、ＰＷＭ信号のデューティも徐々に大きくなっていくが、本実施形態のＤＣ−ＤＣコンバータ１００は、誤差電圧Ｖｅｒｒｏｒは既に定常状態の電圧となっているため、ＰＷＭ信号Ｖｐｗｍは、既に入力電圧Ｖｉｎに応じて大きなデューティに維持されている。

よって、本実施形態のＤＣ−ＤＣコンバータ１００は、入力電圧Ｖｉｎに変動があり、高く変動したとき、安定した出力電圧Ｖｏｕｔを出力することができる。

上述したように、電圧Ｖｃｌｕｍｐは、入力電圧Ｖｉｎに対して、負の比例関係を有するので、入力電圧Ｖｉｎが低いときの電圧Ｖｃｌｕｍｐは高くなり、入力電圧Ｖｉｎが高いときの電圧Ｖｃｌｕｍｐは低くなる。よって、ＰＷＭ信号Ｖｐｗｍは、入力電圧Ｖｉｎが高いとき、デューティが大きくなり、入力電圧Ｖｉｎが低いとき、デューティが小さくなり、入力電圧Ｖｉｎの変動にトラッキングしたデューティのＰＷＭ信号Ｖｐｗｍが生成される。

つまり、ＰＦＭ制御期間からＰＷＭ制御期間へ切り替える前に、本実施形態のＤＣ−ＤＣコンバータ１００は、誤差電圧Ｖｅｒｒｏｒは、入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐとなっている。よって、動作させる制御回路をＰＦＭ信号生成回路ＰＦＭＧＥＮ１２０からＰＷＭ信号生成回路ＰＷＭＧＥＮ１１０に切り替えるとき、入力電圧Ｖｉｎに変動が生じても、誤差電圧Ｖｅｒｒｏｒを入力電圧Ｖｉｎにトラッキングした電圧Ｖｃｌｕｍｐに設定することができる。

そして、本実施形態のＤＣ−ＤＣコンバータ１００は、このトラッキングした電圧Ｖｃｌｕｍｐにより入力電圧Ｖｉｎの変動に応じたデューティのＰＷＭ信号Ｖｐｗｍを生成することができ、安定した出力電圧Ｖｏｕｔを出力できる。

さらに、本実施形態のＤＣ−ＤＣコンバータ１００は、ＰＦＭ制御期間からＰＷＭ制御期間へ切り替わってすぐに、スイッチＳＷ１をオフして電圧Ｖｃｌｕｍｐの設定を解除することで、負荷Ｒｏｕｔに変動が生じても、電圧Ｖｆｂに応じて直ちにＰＷＭ信号Ｖｐｗｍのデューティを調整して安定した出力電圧を出力することもできる。

なお、本実施形態のＤＣ−ＤＣコンバータ１００は、入力電圧Ｖｉｎの変動にトラッキングした電圧Ｖｃｌｕｍｐを誤差増幅器ＡＭＰ１１１の出力端子に設定することで、ＰＷＭ信号Ｖｐｗｍのデューティを入力電圧Ｖｉｎにトラッキングさせているが、三角波ＲＡＭＰと電圧Ｖｃｌｕｍｐを加算してＰＷＭ信号Ｖｐｗｍのデューティを入力電圧Ｖｉｎにトラッキングさせてもよい。

また、本実施形態のＤＣ−ＤＣコンバータは、負荷の軽重に応じて、動作させる制御回路をＰＦＭ信号生成回路からＰＷＭ信号生成回路に切り替える構成であるが、ＰＦＭ信号生成回路以外の制御回路からＰＷＭ信号生成回路に切り替えるようにしてもよいし、入力電圧を降圧した電圧を出力するシリーズレギュレータなどの電源回路の出力とＰＷＭ信号生成回路が駆動するドライバの出力とを切り替えるようにしてもよく、いずれの場合も入力電圧Ｖｉｎの変動に応じたデューティのＰＷＭ信号Ｖｐｗｍを生成することができ、安定した出力電圧Ｖｏｕｔを出力できる。

本発明のＤＣ−ＤＣコンバータは、蓄電システムやプロセッサの分野で好適に利用できる。

１００ＤＣ−ＤＣコンバータ
１０１入力端子
１０２出力端子
１１０ＰＷＭ信号生成回路ＰＷＭＧＥＮ
１１１誤差増幅器ＡＭＰ
１１２電圧設定部ＶＳＥＴ
１１３コンパレータＣＭＰ
１１４三角波生成回路ＲＡＭＰ
１１５電圧生成部Ｖｃｌｕｍｐ
１２０ＰＦＭ信号生成回路ＰＦＭＧＥＮ
１３０ドライバＤＲＶ
１４０スイッチ制御部ＳＷＣＮＴＲ
３０１ロジック（論理回路）
３０２コンパレータＣＭＰ１
３０３コンパレータＣＭＰ２
４０１フリップフロップＦＦ１
４０２カウンタ
５０１コンパレータＣＭＰ３
５０２コンパレータＣＭＰ４
５０３フリップフロップＦＦ２
５０４アンド回路ＡＮＤ
７１１誤差増幅器
７１２，７１３コンパレータ
７１４波形生成回路
７１５ＳＷ
７１６ＯＳＣ
７１７ロジック
７１８ａ，７１８ｂドライバ
７１９クランプ回路
７２０フリップフロップＦＦ

Claims

入力電圧を入力して負荷を駆動する出力電圧を出力する電圧変換部と、
前記負荷が軽負荷であるときに前記電圧変換部を駆動する制御回路と、
ＰＷＭ信号を生成して前記負荷が重負荷であるときに前記ＰＷＭ信号で前記電圧変換部を駆動するＰＷＭ信号生成回路と
を備え、
前記ＰＷＭ信号のデューティを前記入力電圧にトラッキングさせることを特徴とするＤＣ−ＤＣコンバータ。
前記制御回路は、ＰＦＭ信号を生成するＰＦＭ信号生成回路であることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
入力電圧を入力して負荷を駆動する出力電圧を出力する電圧変換部と、
前記入力電圧を入力して前記負荷が軽負荷であるときに前記出力電圧を出力する電源回路と、
ＰＷＭ信号を生成して前記負荷が重負荷であるときに前記ＰＷＭ信号で前記電圧変換部を駆動するＰＷＭ信号生成回路と
を備え、
前記ＰＷＭ信号のデューティを前記入力電圧にトラッキングさせることを特徴とするＤＣ−ＤＣコンバータ。
前記ＰＷＭ信号生成回路は、
前記出力電圧に応じて前記デューティを調整するための誤差電圧を生成する誤差増幅器と、
前記入力電圧にトラッキングした電圧を前記誤差増幅器の出力端子に設定する電圧設定部と
を備えたことを特徴とする請求項１乃至３のいずれか１項に記載のＤＣ−ＤＣコンバータ。
前記電圧設定部は、前記負荷が軽負荷であるときに前記トラッキングした電圧を前記誤差増幅器の出力端子に設定することを特徴とする請求項４に記載のＤＣ−ＤＣコンバータ。
前記電圧設定部は、前記負荷が軽負荷から重負荷になったときに前記トラッキングした電圧の前記出力端子への設定を解除することを特徴とする請求項５に記載のＤＣ−ＤＣコンバータ。