JP2013059218A - Voltage doubler rectifier circuit - Google Patents
Voltage doubler rectifier circuit Download PDFInfo
- Publication number
- JP2013059218A JP2013059218A JP2011196573A JP2011196573A JP2013059218A JP 2013059218 A JP2013059218 A JP 2013059218A JP 2011196573 A JP2011196573 A JP 2011196573A JP 2011196573 A JP2011196573 A JP 2011196573A JP 2013059218 A JP2013059218 A JP 2013059218A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- supply voltage
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 description 22
- 230000007423 decrease Effects 0.000 description 5
- 238000004804 winding Methods 0.000 description 5
- 230000000087 stabilizing effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000003381 stabilizer Substances 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
Abstract
Description
本発明は、倍電圧整流回路に関する。 The present invention relates to a voltage doubler rectifier circuit.
オーディオ装置等の電子機器に使用される電源回路において、入力される交流電源電圧をトランスで変圧した後、整流回路で整流し、直流電源電圧が生成され、出力される。倍電圧整流回路を使用することで、通常の整流回路と比較して、数倍の直流電源電圧を得ることができるが、入力される交流電源電圧の変動成分（例えばＡＣ９０Ｖ〜１１０Ｖ）も倍電圧整流回路によって数倍に増加してしまうという問題がある。 In a power supply circuit used in an electronic device such as an audio device, an input AC power supply voltage is transformed by a transformer, and then rectified by a rectifier circuit, and a DC power supply voltage is generated and output. By using a voltage doubler rectifier circuit, a DC power supply voltage several times that of a normal rectifier circuit can be obtained. However, fluctuation components (for example, AC 90 V to 110 V) of the input AC power supply voltage are also doubled. There is a problem that the rectifier circuit increases several times.
本発明は上記従来の課題を解決するためになされたものであり、その目的は、交流電源電圧の変動成分によって出力される直流電源電圧の変動が増加することを防止できる倍電圧整流回路を提供することにある。 The present invention has been made to solve the above-described conventional problems, and an object of the present invention is to provide a voltage doubler rectifier circuit capable of preventing an increase in fluctuation of a DC power supply voltage output due to a fluctuation component of an AC power supply voltage. There is to do.
本発明の好ましい実施形態による倍電圧整流回路は、入力される交流電源電圧を倍電圧整流して直流電源電圧を出力する倍電圧整流回路であって、トランジスタがオン状態のとき、入力される交流電源電圧のｍ倍（ｍは３以上の整数）の直流電源電圧を生成して出力し、かつ、前記トランジスタがオフ状態のとき、入力される交流電源電圧のｎ倍（ｎは２以上であり、かつ、ｍ未満の整数）の直流電源電圧を生成して出力する倍電圧整流部と、前記トランジスタがオン状態のとき、前記倍電圧整流部から出力される直流電源電圧を第１閾値電圧と比較し、前記トランジスタがオフ状態のとき、前記倍電圧整流部から出力される直流電源電圧を前記第１閾値電圧よりも小さい第２閾値電圧と比較する比較部と、前記トランジスタを含み、前記比較部による比較の結果、前記倍電圧整流部から出力される直流電源電圧が前記第１閾値電圧以上になったときに、前記トランジスタをオン状態からオフ状態に切換え、かつ、前記倍電圧整流部から出力される直流電源電圧が前記第２閾値電圧以下になったときに、前記トランジスタをオフ状態からオン状態に切換える切換部とを備える。 A voltage doubler rectifier circuit according to a preferred embodiment of the present invention is a voltage doubler rectifier circuit that doubles the input AC power supply voltage and outputs a DC power supply voltage, and is input AC when the transistor is on. Generates and outputs a DC power supply voltage m times the power supply voltage (m is an integer of 3 or more), and n times the AC power supply voltage input when the transistor is in the off state (n is 2 or more). And a voltage doubler rectifier that generates and outputs a DC power supply voltage of an integer less than m), and when the transistor is in an ON state, the DC power supply voltage output from the voltage doubler rectifier is a first threshold voltage. Comparing, when the transistor is in an off state, the comparator includes a comparison unit that compares a DC power supply voltage output from the voltage doubler rectification unit with a second threshold voltage that is smaller than the first threshold voltage, and the ratio When the DC power supply voltage output from the voltage doubler rectifier becomes equal to or higher than the first threshold voltage, the transistor is switched from the on state to the off state, and the voltage doubler rectifier And a switching unit that switches the transistor from the off state to the on state when the output DC power supply voltage becomes equal to or lower than the second threshold voltage.
倍電圧整流部は、トランジスタがオン状態のとき、入力される交流電源電圧のｍ倍の直流電源電圧を生成して出力する。比較部は、倍電圧整流部から出力される直流電源電圧を第１閾値電圧と比較する。切換部は、倍電圧整流部から出力される直流電源電圧が第１閾値電圧以上になったときに、トランジスタをオン状態からオフ状態に切換える。従って、入力される交流電源電圧が大きくなり、倍電圧整流部から出力される直流電源電圧の振幅値が大きくなった場合には、出力される直流電源電圧の変動成分の振幅値も大きくなると考えられるので、倍電圧整流をｍ倍からｎ倍に低下させる。これにより、出力される直流電源電圧の変動成分が大きくなることを防止することができる。 The voltage doubler rectification unit generates and outputs a DC power supply voltage that is m times the input AC power supply voltage when the transistor is on. The comparison unit compares the DC power supply voltage output from the voltage doubler rectification unit with the first threshold voltage. The switching unit switches the transistor from the on state to the off state when the DC power supply voltage output from the voltage doubler rectifying unit becomes equal to or higher than the first threshold voltage. Therefore, when the input AC power supply voltage increases and the amplitude value of the DC power supply voltage output from the voltage doubler rectifier increases, the amplitude value of the fluctuation component of the output DC power supply voltage also increases. Therefore, the double voltage rectification is reduced from m times to n times. Thereby, it is possible to prevent the fluctuation component of the output DC power supply voltage from increasing.
一方、倍電圧整流部は、トランジスタがオフ状態のとき、入力される交流電源電圧のｎ倍の直流電源電圧を生成して出力する。比較部は、倍電圧整流部から出力される直流電源電圧を第２閾値電圧と比較する。切換部は、倍電圧整流部から出力される直流電源電圧が第２閾値電圧以下になったときに、トランジスタをオフ状態からオン状態に切換える。従って、入力される交流電源電圧の振幅値が小さくなり、倍電圧整流部から出力される直流電源電圧の振幅値が小さくなった場合には、出力される直流電源電圧の変動成分の振幅値も小さくなると考えられるので、倍電圧整流をｎ倍からｍ倍に増加させる。これにより、大きな直流電源電圧を生成して出力することができる。 On the other hand, the voltage doubler rectifier generates and outputs a DC power supply voltage that is n times as much as the input AC power supply voltage when the transistor is in the OFF state. The comparison unit compares the DC power supply voltage output from the voltage doubler rectification unit with the second threshold voltage. The switching unit switches the transistor from the off state to the on state when the DC power supply voltage output from the voltage doubler rectifying unit becomes equal to or lower than the second threshold voltage. Accordingly, when the amplitude value of the input AC power supply voltage is reduced and the amplitude value of the DC power supply voltage output from the voltage doubler rectifier is reduced, the amplitude value of the fluctuation component of the output DC power supply voltage is also reduced. Since it is considered to be smaller, the voltage doubler rectification is increased from n times to m times. As a result, a large DC power supply voltage can be generated and output.
交流電源電圧の変動成分によって出力される直流電源電圧の変動が増加することを防止できる倍電圧整流回路を提供することができる。 It is possible to provide a voltage doubler rectifier circuit that can prevent fluctuations in the DC power supply voltage output due to fluctuation components in the AC power supply voltage.
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図１は、本発明の好ましい実施形態による倍電圧整流回路１を示す回路図である。倍電圧整流回路１は、入力される交流電源電圧をｍ倍またはｎ倍に倍電圧整流して直流電源電圧を生成して出力する回路である。倍電圧整流回路１は、倍電圧整流部２と、比較部３と、切換部４とを概略備える。なお、本発明にとって必須構成ではないが、倍電圧整流回路１は、その他にも、整流部５と、電圧安定化部６とを備える。
Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings. However, the present invention is not limited to these embodiments. FIG. 1 is a circuit diagram showing a voltage
倍電圧整流部２は、トランジスタＱ１がオン状態とされたときに、入力される交流電源電圧のｍ倍（ｍは３以上の整数）の直流電源電圧を生成して出力し、かつ、トランジスタＱ１がオフ状態とされたときに、入力される交流電源電圧のｎ倍（ｎは２以上であり、かつ、ｍ未満の整数）の直流電源電圧を生成して出力する回路である。本実施形態においては、ｍ＝５、ｎ＝４である（つまり、５倍整流と４倍整流とを切換え可能である）が、これに限定されず、例えば、ｍ＝４、ｎ＝３であってもよく、ｍ＝４、ｎ＝２であってもよい。 The voltage doubler rectifier 2 generates and outputs a DC power supply voltage m times (m is an integer of 3 or more) of the input AC power supply voltage when the transistor Q1 is turned on, and the transistor Q1. Is a circuit that generates and outputs a DC power supply voltage that is n times (n is an integer of 2 or more and less than m) the input AC power supply voltage when is turned off. In the present embodiment, m = 5 and n = 4 (that is, switching between 5-fold rectification and 4-fold rectification is possible), but is not limited to this. For example, when m = 4 and n = 3, It may be m = 4 and n = 2.
倍電圧整流部２は、ダイオードＤ１〜Ｄ６と、コンデンサＣ１〜Ｃ５とを有する。以下、接続構成について説明する。
ダイオードＤ１は、アノードが図示しないトランスの二次巻線の他端（負側）に接続され、トランスの二次巻線から交流電源電圧が入力され、カソードがダイオードＤ２のアノードと、コンデンサＣ１とＣ３との接続点に接続されている。
コンデンサＣ１は、一端が図示しないトランスの二次巻線の一端（正側）に接続され、トランスの二次巻線から交流電源電圧が入力され、他端がコンデンサＣ３の一端と、ダイオードＤ１とＤ２との接続点に接続されている。
ダイオードＤ２のカソードは、ダイオードＤ３のアノードと、コンデンサＣ２とコンデンサＣ４との接続点とに接続されている。
コンデンサＣ２は、一端がダイオードＤ１のアノードと、図示しないトランスの他端とに接続され、トランスの二次巻線から交流電源電圧が入力され、他端がコンデンサＣ４の一端と、ダイオードＤ２とＤ３との接続点とに接続されている。
ダイオードＤ３のカソードは、ダイオードＤ４のアノードと、コンデンサＣ３とダイオードＤ５との接続点とに接続されている。
コンデンサＣ３は、一端がコンデンサＣ１の他端と、ダイオードＤ１とＤ２との接続点とに接続され、他端がダイオードＤ５のアノードと、ダイオードＤ３とＤ４との接続点に接続されている。
ダイオードＤ４のカソードは、トランジスタＱ１のエミッタと、抵抗Ｒ１０の一端とに接続されている。
コンデンサＣ４は、一端がコンデンサＣ２の他端と、ダイオードＤ２とＤ３との接続点に接続され、他端がダイオードＤ４とトランジスタＱ１との接続点に接続されている。
ダイオードＤ５のカソードは、ダイオードＤ６のカソードとコンデンサＣ５の一端とに接続されている。カソード電圧（コンデンサＣ５の電圧）ＶＯＵＴ２が、ｎ倍整流の場合の倍電圧整流部２の出力電圧になっている。
ダイオードＤ６は、アノードがトランジスタＱ１のコレクタに接続され、カソードがコンデンサ５の一端に接続され、カソード電圧（コンデンサＣ５の電圧）ＶＯＵＴ２が、ｍ倍整流の場合の倍電圧整流部２の出力電圧になっている。
コンデンサＣ５の他端は接地電位に接続されており、直流電源電圧ＶＯＵＴ２が充電されて、出力される。
The voltage doubler rectifying unit 2 includes diodes D1 to D6 and capacitors C1 to C5. Hereinafter, the connection configuration will be described.
The diode D1 has an anode connected to the other end (negative side) of the secondary winding of the transformer (not shown), an AC power supply voltage is input from the secondary winding of the transformer, and a cathode connected to the anode of the diode D2, the capacitor C1, It is connected to the connection point with C3.
One end of the capacitor C1 is connected to one end (positive side) of the secondary winding of the transformer (not shown), the AC power supply voltage is input from the secondary winding of the transformer, and the other end is connected to one end of the capacitor C3, the diode D1, It is connected to the connection point with D2.
The cathode of the diode D2 is connected to the anode of the diode D3 and the connection point between the capacitor C2 and the capacitor C4.
One end of the capacitor C2 is connected to the anode of the diode D1 and the other end of the transformer (not shown), the AC power supply voltage is input from the secondary winding of the transformer, and the other end is connected to one end of the capacitor C4 and the diodes D2 and D3. And connected to the connection point.
The cathode of the diode D3 is connected to the anode of the diode D4 and the connection point between the capacitor C3 and the diode D5.
The capacitor C3 has one end connected to the other end of the capacitor C1 and a connection point between the diodes D1 and D2, and the other end connected to an anode of the diode D5 and a connection point between the diodes D3 and D4.
The cathode of the diode D4 is connected to the emitter of the transistor Q1 and one end of the resistor R10.
Capacitor C4 has one end connected to the other end of capacitor C2 and the connection point between diodes D2 and D3, and the other end connected to the connection point between diode D4 and transistor Q1.
The cathode of the diode D5 is connected to the cathode of the diode D6 and one end of the capacitor C5. The cathode voltage (voltage of the capacitor C5) VOUT2 is the output voltage of the voltage doubler rectifier 2 in the case of n-fold rectification.
The diode D6 has an anode connected to the collector of the transistor Q1, a cathode connected to one end of the
The other end of the capacitor C5 is connected to the ground potential, and the DC power supply voltage VOUT2 is charged and output.
トランジスタＱ１がオン状態になると、倍電圧整流部２は、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ６によって構成される５倍の倍電圧整流回路として動作する。一方、トランジスタＱ１がオフ状態になると、倍電圧整流部２は、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ５、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ５によって構成される４倍の倍電圧整流回路として動作する。 When the transistor Q1 is turned on, the voltage doubler rectifier 2 operates as a 5 times voltage doubler rectifier circuit configured by capacitors C1, C2, C3, C4, C5 and diodes D1, D2, D3, D4, D6. . On the other hand, when the transistor Q1 is turned off, the voltage doubler rectifier 2 operates as a quadruple voltage doubler rectifier circuit configured by capacitors C1, C2, C3, C5, and diodes D1, D2, D3, D5.
比較部３は、倍電圧整流部２から出力される直流電源電圧を閾値電圧と比較し、比較した結果を切換部４に供給する。つまり、比較部３は、倍電圧整流部２から出力される直流電源電圧が閾値電圧以上になったときに、直流電源電圧が閾値電圧以上になったことを示す信号（例えばローレベルの信号）を切換部４に出力する。一方、比較部３は、倍電圧整流部２から出力される直流電源電圧が閾値電圧未満になったときに、直流電源電圧が閾値電圧未満になったことを示す信号（例えばハイレベルの信号）を切換部４に出力する。 The comparison unit 3 compares the DC power supply voltage output from the voltage doubler rectification unit 2 with the threshold voltage, and supplies the comparison result to the switching unit 4. That is, the comparison unit 3 is a signal (for example, a low-level signal) indicating that the DC power supply voltage is equal to or higher than the threshold voltage when the DC power supply voltage output from the voltage doubler rectifying unit 2 is equal to or higher than the threshold voltage. Is output to the switching unit 4. On the other hand, the comparison unit 3 is a signal (for example, a high level signal) indicating that the DC power supply voltage is less than the threshold voltage when the DC power supply voltage output from the voltage doubler rectification unit 2 is less than the threshold voltage. Is output to the switching unit 4.
好ましくは、比較部３の閾値電圧にはヒステリシスが設けられる。すなわち、閾値電圧は、第１閾値電圧と、第１閾値電圧よりも小さい第２閾値電圧とを含む。つまり、比較部３は、トランジスタＱ１がオン状態（つまりｍ倍の倍電圧整流）のときに、倍電圧整流部２から出力される直流電源電圧と第１閾値電圧とを比較し、直流電源電圧が第１閾値電圧以上になったときに、直流電源電圧が第１閾値電圧以上になったことを示す信号（例えばローレベルの信号）を切換部４に出力する。これにより、トランジスタＱ１をオフ状態にさせ、ｎ倍の倍電圧整流に切換えさせる。一方、比較部３は、トランジスタＱ１がオフ状態（つまりｎ倍の倍電圧整流）のときに、倍電圧整流部２から出力される直流電源電圧と第２閾値電圧とを比較し、直流電源電圧が第２閾値電圧以下になったときに、直流電源電圧が第２閾値電圧以下であることを示す信号（例えばハイレベルの信号）を切換部４に出力する。これにより、トランジスタＱ１をオン状態にさせ、ｍ倍の倍電圧整流に切換えさせる。以下の例では、閾値電圧にヒステリシスが設けられる場合を説明する。 Preferably, the threshold voltage of the comparison unit 3 is provided with hysteresis. That is, the threshold voltage includes a first threshold voltage and a second threshold voltage that is smaller than the first threshold voltage. That is, the comparison unit 3 compares the DC power supply voltage output from the voltage doubler rectification unit 2 with the first threshold voltage when the transistor Q1 is in the ON state (that is, m-fold voltage doubler rectification), and the DC power supply voltage When the voltage becomes equal to or higher than the first threshold voltage, a signal indicating that the DC power supply voltage is equal to or higher than the first threshold voltage (for example, a low level signal) is output to the switching unit 4. As a result, the transistor Q1 is turned off and switched to n-fold voltage doubler rectification. On the other hand, the comparison unit 3 compares the DC power supply voltage output from the voltage doubler rectification unit 2 with the second threshold voltage when the transistor Q1 is in the off state (that is, n-fold voltage doubler rectification). When the voltage becomes equal to or lower than the second threshold voltage, a signal (for example, a high level signal) indicating that the DC power supply voltage is equal to or lower than the second threshold voltage is output to the switching unit 4. Thus, the transistor Q1 is turned on and switched to m-fold voltage doubler rectification. In the following example, a case where hysteresis is provided in the threshold voltage will be described.
比較部３は、コンパレータＱ２と、抵抗Ｒ１〜Ｒ８とを有する。以下、接続構成について説明する。
抵抗Ｒ１は一端が倍電圧整流部２の出力端（コンデンサＣ５の一端）に接続され、他端が抵抗Ｒ２の一端とコンパレータＱ２の負側入力端子とに接続されている。抵抗Ｒ２の他端は接地電位に接続されている。抵抗Ｒ１およびＲ２によって、倍電圧整流部２からの直流電源電圧は分圧されて、コンパレータＱ１の負側入力端子に入力される。
The comparison unit 3 includes a comparator Q2 and resistors R1 to R8. Hereinafter, the connection configuration will be described.
One end of the resistor R1 is connected to the output end of the voltage doubler rectifier 2 (one end of the capacitor C5), and the other end is connected to one end of the resistor R2 and the negative input terminal of the comparator Q2. The other end of the resistor R2 is connected to the ground potential. The resistors R1 and R2 divide the DC power supply voltage from the voltage doubler rectifier 2 and input it to the negative input terminal of the comparator Q1.
抵抗Ｒ３は一端が電源電圧ＶＤＤと抵抗Ｒ５の一端とに接続され、他端が抵抗Ｒ４の一端とコンパレータＱ１の正側入力端子と抵抗Ｒ６の一端とに接続されている。抵抗Ｒ４の他端は接地電位に接続されている。抵抗Ｒ５の他端は、抵抗Ｒ６の他端とコンパレータＱ２の出力端子と抵抗Ｒ７の一端とに接続されている。電源電圧ＶＤＤと、抵抗Ｒ３、Ｒ４、Ｒ５、Ｒ６とによって第１閾値電圧および第２閾値電圧が決定され、第１閾値電圧および第２閾値電圧はコンパレータＱ２の正側入力端子に入力される。 The resistor R3 has one end connected to the power supply voltage VDD and one end of the resistor R5, and the other end connected to one end of the resistor R4, the positive input terminal of the comparator Q1, and one end of the resistor R6. The other end of the resistor R4 is connected to the ground potential. The other end of the resistor R5 is connected to the other end of the resistor R6, the output terminal of the comparator Q2, and one end of the resistor R7. The first threshold voltage and the second threshold voltage are determined by the power supply voltage VDD and the resistors R3, R4, R5, and R6, and the first threshold voltage and the second threshold voltage are input to the positive side input terminal of the comparator Q2.
抵抗Ｒ７の他端は、抵抗Ｒ８の一端とトランジスタＱ３のベースとに接続されている。抵抗Ｒ８の他端は、接地電位に接続されている。 The other end of the resistor R7 is connected to one end of the resistor R8 and the base of the transistor Q3. The other end of the resistor R8 is connected to the ground potential.
切換部４は、比較部３による比較の結果、倍電圧整流部２から出力される直流電源電圧が第１閾値電圧以上になったときに、トランジスタＱ１をオフ状態とし、ｍ倍の倍電圧整流からｎ倍の倍電圧整流に切換えさせる。一方、切換部４は、倍電圧整流部２から出力される直流電源電圧が第２閾値電圧以下になったときに、トランジスタＱ１をオン状態とし、ｎ倍の倍電圧整流からｍ倍の倍電圧整流に切換えさせる。このように、切換部４は、比較部３の比較結果に応じて、倍電圧整流部２をｍ倍の倍電圧整流とｎ倍の倍電圧整流とに切り換える。 When the DC power supply voltage output from the voltage doubler rectifier 2 becomes equal to or higher than the first threshold voltage as a result of the comparison by the comparator 3, the switching unit 4 turns off the transistor Q1 and m times voltage doubler rectification. To n-fold voltage doubler rectification. On the other hand, the switching unit 4 turns on the transistor Q1 when the DC power supply voltage output from the voltage doubler rectifier 2 is equal to or lower than the second threshold voltage, and switches the transistor Q1 from n times voltage doubler rectification to m times voltage doubler. Switch to rectification. As described above, the switching unit 4 switches the voltage doubler rectification unit 2 to m-fold voltage rectification and n-fold voltage rectification according to the comparison result of the comparison unit 3.
切換部４は、トランジスタＱ１、Ｑ３、抵抗Ｒ９、Ｒ１０を有する。トランジスタＱ１は、ｐｎｐ型トランジスタであり、エミッタが、ダイオードＤ４のカソードと抵抗Ｒ１０の一端とに接続され、コレクタがダイオードＤ６のアノードに接続され、ベースが抵抗Ｒ９の一端と抵抗Ｒ１０の他端とに接続されている。トランジスタＱ３は、コレクタが抵抗Ｒ９の他端に接続され、エミッタが接地電位に接続され、ベースが抵抗Ｒ７とＲ８とに接続されている。 The switching unit 4 includes transistors Q1 and Q3 and resistors R9 and R10. The transistor Q1 is a pnp transistor, the emitter is connected to the cathode of the diode D4 and one end of the resistor R10, the collector is connected to the anode of the diode D6, and the base is one end of the resistor R9 and the other end of the resistor R10. It is connected to the. The transistor Q3 has a collector connected to the other end of the resistor R9, an emitter connected to the ground potential, and a base connected to the resistors R7 and R8.
切換部４は、比較部３から供給される信号がローレベルの信号である場合、トランジスタＱ３がオフ状態になり、トランジスタＱ１がオフ状態になるので、倍電圧整流部２を４倍の倍電圧整流に切換える。一方、切換部４は、比較部３から供給される信号がハイレベルの信号である場合、トランジスタＱ３がオン状態になり、トランジスタＱ１がオン状態になるので、倍電圧整流部２を５倍の倍電圧整流に切換える。 When the signal supplied from the comparison unit 3 is a low level signal, the switching unit 4 turns off the transistor Q3 and turns off the transistor Q1, so that the voltage doubler rectification unit 2 is quadrupled. Switch to rectification. On the other hand, when the signal supplied from the comparison unit 3 is a high level signal, the switching unit 4 turns on the transistor Q3 and turns on the transistor Q1. Switch to voltage doubler rectification.
整流部５は、倍電圧整流部２と並列に接続された通常の整流回路である。整流部５は、入力される交流電源電圧を整流し、直流電源電圧ＶＯＵＴ１を出力する。
The
電圧安定化部６は、倍電圧整流部２から出力される直流電源電圧ＶＯＵＴ２が供給され、定電圧を生成して、出力する回路である。電圧安定化部６は、トランジスタＱ４と、抵抗Ｒ１１と、ツェナーダイオードＤ７と、コンデンサＣ６、Ｃ７とを有する。電圧安定化部６の構成および動作は周知であるので説明を割愛する。 The voltage stabilizing unit 6 is a circuit to which the DC power supply voltage VOUT2 output from the voltage doubler rectifying unit 2 is supplied, and a constant voltage is generated and output. The voltage stabilizing unit 6 includes a transistor Q4, a resistor R11, a Zener diode D7, and capacitors C6 and C7. The configuration and operation of the voltage stabilizing unit 6 are well known and will not be described.
以上の構成を有する倍電圧整流回路１についてその動作を説明する。図２は、入力される交流電源電圧（実効値）（１）と、それに対する倍電圧整流部２から出力される直流電源電圧（２）を概念的に示すタイミングチャートである。交流電源電圧は倍電圧整流部２に入力されて、ｍ倍又はｎ倍に倍電圧整流され、直流電源電圧ＶＯＵＴ２として出力される。
The operation of the voltage
［時刻Ｔ１まで］
コンパレータＱ２からの信号はローレベルになっており、トランジスタＱ３およびＱ１はオフ状態になっており、倍電圧整流部２は、４倍の倍電圧整流になっている。図２に示すように、入力される交流電源電圧は時刻Ｔ１に向けて低下するので、倍電圧整流部２から出力される直流電源電圧も低下する。倍電圧整流部２から出力される直流電源電圧ＶＯＵＴ２は、抵抗Ｒ１を介してコンパレータＱ２の負側入力端子に入力される。コンパレータＱ２の出力端子がローレベルになることによって、コンパレータＱ２の正側入力端子には、第２閾値電圧が入力された状態になっている。コンパレータＱ２は、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２と第２閾値電圧とを比較する。時刻Ｔ１までは、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２は第２閾値電圧よりも大であるので、コンパレータＱ２はローレベルの信号を出力し続ける。
[Until time T1]
The signal from the comparator Q2 is at a low level, the transistors Q3 and Q1 are in the off state, and the voltage doubler rectification unit 2 is four times the voltage doubler rectification. As shown in FIG. 2, since the input AC power supply voltage decreases toward time T1, the DC power supply voltage output from the voltage doubler rectifier 2 also decreases. The DC power supply voltage VOUT2 output from the voltage doubler rectifier 2 is input to the negative input terminal of the comparator Q2 via the resistor R1. Since the output terminal of the comparator Q2 becomes low level, the second threshold voltage is input to the positive side input terminal of the comparator Q2. The comparator Q2 compares the DC power supply voltage VOUT2 from the voltage doubler rectifier 2 with the second threshold voltage. Until time T1, since the DC power supply voltage VOUT2 from the voltage doubler rectifier 2 is higher than the second threshold voltage, the comparator Q2 continues to output a low level signal.
［時刻Ｔ１］
時刻Ｔ１において、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２は第２閾値電圧以下になる。従ってコンパレータＱ２は出力信号をローレベルからハイレベルに反転させる。その結果、トランジスタＱ３はオン状態になり、トランジスタＱ１はオン状態になるので、倍電圧整流部２は、５倍の倍電圧整流に切換えられる。従って、時刻Ｔ１において、倍電圧整流部２からの直流電源電圧が瞬間的に増加する。このとき、コンパレータＱ２がハイレベルの信号を出力することにより、コンパレータＱ２の正側入力端子には、第１閾値電圧が入力されることになる。従って、これ以降、コンパレータＱ２は、直流電源電圧と第１閾値電圧とを比較する。
[Time T1]
At time T1, the DC power supply voltage VOUT2 from the voltage doubler rectifier 2 becomes equal to or lower than the second threshold voltage. Therefore, the comparator Q2 inverts the output signal from the low level to the high level. As a result, the transistor Q3 is turned on and the transistor Q1 is turned on, so that the voltage doubler rectifier 2 is switched to 5 times voltage doubler rectification. Therefore, at time T1, the DC power supply voltage from the voltage doubler rectifier 2 instantaneously increases. At this time, the comparator Q2 outputs a high level signal, whereby the first threshold voltage is input to the positive input terminal of the comparator Q2. Therefore, thereafter, the comparator Q2 compares the DC power supply voltage with the first threshold voltage.
［時刻Ｔ１〜Ｔ２］
入力される交流電源電圧は引き続き低下するので、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２も低下する。従って、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２は第１閾値電圧未満であるので、コンパレータＱ２は引き続きハイレベルの信号を出力する。
[Time T1 to T2]
Since the input AC power supply voltage continues to decrease, the DC power supply voltage VOUT2 from the voltage doubler rectifier 2 also decreases. Therefore, since the DC power supply voltage VOUT2 from the voltage doubler rectifier 2 is less than the first threshold voltage, the comparator Q2 continues to output a high level signal.
［時刻Ｔ２〜Ｔ３］
入力される交流電源電圧は増加するので、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２も増加する。しかし、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２は第１閾値電圧未満であるので、コンパレータＱ２は引き続きハイレベルの信号を出力する。
[Time T2 to T3]
Since the input AC power supply voltage increases, the DC power supply voltage VOUT2 from the voltage doubler rectifier 2 also increases. However, since the DC power supply voltage VOUT2 from the voltage doubler rectifier 2 is less than the first threshold voltage, the comparator Q2 continues to output a high level signal.
［時刻Ｔ３］
時刻Ｔ３において、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２は第１閾値電圧以上になる。従ってコンパレータＱ２は出力信号をハイレベルからローレベルに反転させる。トランジスタＱ３はオフ状態になり、トランジスタＱ１はオフ状態になるので、倍電圧整流部２は、４倍の倍電圧整流に切換えられる。時刻Ｔ３において、直流電源電圧が瞬間的に低下する。このとき、コンパレータＱ２がローレベルの信号を出力することにより、コンパレータＱ２の正側入力端子には、第２閾値電圧が入力されることになる。従って、これ以降、コンパレータＱ２は、直流電源電圧と第２閾値電圧とを比較する。
[Time T3]
At time T3, the DC power supply voltage VOUT2 from the voltage doubler rectifier 2 becomes equal to or higher than the first threshold voltage. Therefore, the comparator Q2 inverts the output signal from the high level to the low level. Since the transistor Q3 is turned off and the transistor Q1 is turned off, the voltage doubler rectifier 2 is switched to 4 times voltage doubler rectification. At time T3, the DC power supply voltage instantaneously decreases. At this time, when the comparator Q2 outputs a low level signal, the second threshold voltage is input to the positive input terminal of the comparator Q2. Therefore, thereafter, the comparator Q2 compares the DC power supply voltage with the second threshold voltage.
［時刻Ｔ３以降］
入力される交流電圧は増加するので、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２も増加する。従って、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２は第２閾値電圧よりも大であるので、コンパレータＱ２は引き続きローレベルの信号を出力する。
[After time T3]
Since the input AC voltage increases, the DC power supply voltage VOUT2 from the voltage doubler rectifier 2 also increases. Accordingly, since the DC power supply voltage VOUT2 from the voltage doubler rectifier 2 is higher than the second threshold voltage, the comparator Q2 continues to output a low level signal.
以上のように、本実施形態によると、倍電圧整流部２は、トランジスタＱ１がオン状態のとき、入力される交流電源電圧のｍ倍の直流電源電圧を生成して出力する。比較部３は、倍電圧整流部２から出力される直流電源電圧を第１閾値電圧と比較する。切換部４は、倍電圧整流部２から出力される直流電源電圧が第１閾値電圧以上になったときに、トランジスタＱ１をオン状態からオフ状態に切換える。従って、入力される交流電源電圧が大きくなり、倍電圧整流部２から出力される直流電源電圧の振幅値が大きくなった場合には、出力される変動成分の振幅値も大きくなると考えられるので、倍電圧整流をｍ倍からｎ倍に低下させる。これにより、出力される変動成分が大きくなることを防止することができる。 As described above, according to the present embodiment, the voltage doubler rectifying unit 2 generates and outputs a DC power supply voltage that is m times the input AC power supply voltage when the transistor Q1 is in the ON state. The comparison unit 3 compares the DC power supply voltage output from the voltage doubler rectification unit 2 with the first threshold voltage. The switching unit 4 switches the transistor Q1 from the on state to the off state when the DC power supply voltage output from the voltage doubler rectifying unit 2 is equal to or higher than the first threshold voltage. Therefore, when the input AC power supply voltage increases and the amplitude value of the DC power supply voltage output from the voltage doubler rectification unit 2 increases, it is considered that the amplitude value of the output fluctuation component also increases. The voltage doubler rectification is reduced from m times to n times. Thereby, it is possible to prevent the output fluctuation component from becoming large.
一方、倍電圧整流部２は、トランジスタＱ１がオフ状態のとき、入力される交流電源電圧のｎ倍の直流電源電圧を生成して出力する。比較部３は、倍電圧整流部２から出力される直流電源電圧を第２閾値電圧と比較する。切換部４は、倍電圧整流部２から出力される直流電源電圧が第２閾値電圧以下になったときに、トランジスタＱ１をオフ状態からオン状態に切換える。従って、入力される交流電源電圧の振幅値が小さくなり、倍電圧整流部２から出力される直流電源電圧の振幅値が小さくなった場合には、出力される変動成分の振幅値も小さくなると考えられるので、倍電圧整流をｎ倍からｍ倍に増加させる。これにより、大きな直流電源電圧を生成して出力することができる。 On the other hand, the voltage doubler rectification unit 2 generates and outputs a DC power supply voltage n times as much as the input AC power supply voltage when the transistor Q1 is in the OFF state. The comparison unit 3 compares the DC power supply voltage output from the voltage doubler rectification unit 2 with the second threshold voltage. The switching unit 4 switches the transistor Q1 from the off state to the on state when the DC power supply voltage output from the voltage doubler rectifying unit 2 becomes equal to or lower than the second threshold voltage. Therefore, when the amplitude value of the input AC power supply voltage is reduced and the amplitude value of the DC power supply voltage output from the voltage doubler rectifier 2 is reduced, the amplitude value of the output fluctuation component is also reduced. Therefore, the voltage doubler rectification is increased from n times to m times. As a result, a large DC power supply voltage can be generated and output.
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。 As mentioned above, although preferable embodiment of this invention was described, this invention is not limited to these embodiment.
本発明は、例えばオーディオ機器の電源回路における整流回路として好適に使用される。 The present invention is suitably used, for example, as a rectifier circuit in a power supply circuit of an audio device.
１ 倍電圧整流回路
２ 倍電圧整流部
３ 比較部
４ 切換部
1 voltage doubler rectifier circuit 2 voltage doubler rectifier 3 comparison unit 4 switching unit
Claims (1)
トランジスタがオン状態のとき、入力される交流電源電圧のｍ倍（ｍは３以上の整数）の直流電源電圧を生成して出力し、かつ、前記トランジスタがオフ状態のとき、入力される交流電源電圧のｎ倍（ｎは２以上であり、かつ、ｍ未満の整数）の直流電源電圧を生成して出力する倍電圧整流部と、
前記トランジスタがオン状態のとき、前記倍電圧整流部から出力される直流電源電圧を第１閾値電圧と比較し、前記トランジスタがオフ状態のとき、前記倍電圧整流部から出力される直流電源電圧を前記第１閾値電圧よりも小さい第２閾値電圧と比較する比較部と、
前記トランジスタを含み、前記比較部による比較の結果、前記倍電圧整流部から出力される直流電源電圧が前記第１閾値電圧以上になったときに、前記トランジスタをオン状態からオフ状態に切換え、かつ、前記倍電圧整流部から出力される直流電源電圧が前記第２閾値電圧以下になったときに、前記トランジスタをオフ状態からオン状態に切換える切換部とを備える、倍電圧整流回路。 A voltage doubler rectifier circuit that doubles the input AC power supply voltage and outputs a DC power supply voltage,
When the transistor is on, it generates and outputs a DC power supply voltage m times (m is an integer greater than or equal to 3) the input AC power supply voltage, and when the transistor is off, the AC power supply is input. A voltage doubler rectifier that generates and outputs a DC power supply voltage n times the voltage (n is an integer of 2 or more and less than m);
When the transistor is on, the DC power supply voltage output from the voltage doubler rectifier is compared with a first threshold voltage. When the transistor is off, the DC power supply voltage output from the voltage doubler rectifier is A comparator for comparing with a second threshold voltage smaller than the first threshold voltage;
Including the transistor, and as a result of the comparison by the comparison unit, when the DC power supply voltage output from the voltage doubler rectification unit is equal to or higher than the first threshold voltage, the transistor is switched from the on state to the off state; and A voltage doubler rectifier circuit comprising: a switching unit that switches the transistor from an off state to an on state when a DC power supply voltage output from the voltage doubler rectifier becomes equal to or lower than the second threshold voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011196573A JP2013059218A (en) | 2011-09-08 | 2011-09-08 | Voltage doubler rectifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011196573A JP2013059218A (en) | 2011-09-08 | 2011-09-08 | Voltage doubler rectifier circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013059218A true JP2013059218A (en) | 2013-03-28 |
Family
ID=48134583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011196573A Withdrawn JP2013059218A (en) | 2011-09-08 | 2011-09-08 | Voltage doubler rectifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013059218A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115877904A (en) * | 2023-02-03 | 2023-03-31 | 深圳市昂佳科技有限公司 | Linear voltage stabilizing circuit |
-
2011
- 2011-09-08 JP JP2011196573A patent/JP2013059218A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115877904A (en) * | 2023-02-03 | 2023-03-31 | 深圳市昂佳科技有限公司 | Linear voltage stabilizing circuit |
| CN115877904B (en) * | 2023-02-03 | 2024-05-31 | 深圳市昂佳科技有限公司 | Linear voltage stabilizing circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9444353B2 (en) | Isolated power converter and associated switching power supply | |
| CN111726006B (en) | Power control devices, switching power supplies and electronic equipment | |
| WO2013005443A1 (en) | Gate drive device | |
| CN101005722A (en) | Light emitting diode drive apparatus | |
| US9318962B2 (en) | Circuits and methods for reducing output voltage overshoot of switch mode power supply | |
| CN1996732A (en) | Switch power device and semiconductor device using same | |
| JP2015122879A (en) | Switching regulator | |
| JP2009106038A (en) | Switching power supply | |
| TWI649947B (en) | Control module with active surge absorber and related flyback power conversion device | |
| JP4775441B2 (en) | Switching power supply | |
| US20140347895A1 (en) | Switching Power-Supply Device | |
| JP7314783B2 (en) | Switching control circuit, power supply circuit | |
| CN100511943C (en) | Switching power source device | |
| JP2006254590A (en) | Artificial resonance system switching power supply and artificial resonance system switching power circuit using the same | |
| US9627922B2 (en) | Active load circuit | |
| JP2013059218A (en) | Voltage doubler rectifier circuit | |
| KR101707715B1 (en) | Power supply circuit and electronic device with power supply circuit | |
| US11171567B1 (en) | Power supply device for eliminating ringing effect | |
| JP6487741B2 (en) | Switching power supply | |
| JP2015154682A (en) | Dc/dc converter | |
| JP6598252B2 (en) | Power supply | |
| JP4955454B2 (en) | Switching power supply control circuit and switching power supply using the same | |
| JP5539850B2 (en) | A saturable reactor control circuit for a magnetic amplifier. | |
| JP6597003B2 (en) | Switching power supply | |
| RU161878U1 (en) | INTERNAL VOLTAGE ASSEMBLY |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |