JP2013045828A - Circuit board manufacturing method - Google Patents
Circuit board manufacturing method Download PDFInfo
- Publication number
- JP2013045828A JP2013045828A JP2011181397A JP2011181397A JP2013045828A JP 2013045828 A JP2013045828 A JP 2013045828A JP 2011181397 A JP2011181397 A JP 2011181397A JP 2011181397 A JP2011181397 A JP 2011181397A JP 2013045828 A JP2013045828 A JP 2013045828A
- Authority
- JP
- Japan
- Prior art keywords
- base material
- resin base
- conductive layer
- recess
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 209
- 229920005989 resin Polymers 0.000 claims abstract description 135
- 239000011347 resin Substances 0.000 claims abstract description 135
- 238000005530 etching Methods 0.000 claims abstract description 42
- 239000010409 thin film Substances 0.000 claims abstract description 38
- 238000010030 laminating Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 44
- 239000004020 conductor Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 19
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 230000035515 penetration Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 238000009713 electroplating Methods 0.000 description 8
- 239000000243 solution Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- XECAHXYUAAWDEL-UHFFFAOYSA-N acrylonitrile butadiene styrene Chemical compound C=CC=C.C=CC#N.C=CC1=CC=CC=C1 XECAHXYUAAWDEL-UHFFFAOYSA-N 0.000 description 2
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 2
- 239000004676 acrylonitrile butadiene styrene Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229920006026 co-polymeric resin Polymers 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、各種電子機器に使用される回路基板の製造方法に関し、特に、転写によって基板に導体パターンを形成する方法に関するものである。 The present invention relates to a method of manufacturing a circuit board used in various electronic devices, and more particularly to a method of forming a conductor pattern on a substrate by transfer.
転写によって基板に導体パターンを形成する技術としては、ナノインプリント(NIL)や、射出成形、ホットエンボスなどがある。これらのうちでも、NILは、極微細なパターンを形成する技術として、近年注目を浴びている。
ナノインプリントを適用して回路基板を製造する方法では、基本的には、最終的に形成するべき微細な導体パターンに対応する凸パターンを有するモールド(インプリントモールド)を用いる。そして、そのインプリントモールドを、樹脂基材の表面に押し付けて、その凸パターンに対応する凹パターンを樹脂基材に形成し(転写し)、その凹パターンに導体材料を充填するものである。
Examples of techniques for forming a conductor pattern on a substrate by transfer include nanoimprint (NIL), injection molding, and hot embossing. Among these, NIL has attracted attention in recent years as a technique for forming an extremely fine pattern.
In the method of manufacturing a circuit board by applying nanoimprint, basically, a mold (imprint mold) having a convex pattern corresponding to a fine conductor pattern to be finally formed is used. Then, the imprint mold is pressed against the surface of the resin base material to form (transfer) a concave pattern corresponding to the convex pattern on the resin base material, and the conductive material is filled into the concave pattern.
従来のこの種の回路基板の製造方法としては、例えば特許文献1に示される方法が知られている。この特許文献1に示される方法について、図5(a)〜(e)を参照して説明する。
As a conventional method for manufacturing this type of circuit board, for example, a method disclosed in
特許文献1の方法では、先ず、樹脂層101上に無電解めっきなどにより金属薄層103を形成する。次いで金属薄層103の上からインプリンティングモールド105を押し当て、最終的に形成すべき配線パターンに相当する凹部107を樹脂層101に形成する。その後、インプリンティングモールド105を離型させてから、金属薄層103上の全面に電解めっきにより導電層(電解めっき層)109を形成する。さらに凹部107内以外の余分な電解めっき層および金属薄層をエッチングにより除去して、凹部107内のみに、金属薄層103および電解めっき層109からなる導体層110を残して、配線パターンを形成する。
In the method of
特許文献1に示される方法では、導体層110の主要部分を電解めっきにより形成しているため、凹部107内の導体層110の厚みが不均一となりやすい。
例えば図5(d)に示しているように、幅の広い凹部107a内では、電解めっき層109aの厚みが、幅の狭い凹部107b内の電解めっき層109bの厚みよりも小さくなる傾向を示す。その結果、図5(e)に示しているように、最終的な配線パターンとして、幅の広い凹部107a内に形成された導体層110aが薄くなってしまいやすく、そのため電気的特性に問題が生じてしまうことがある。また、エッチングによって余分なめっき金属を除去するにあたっても、幅の広い凹部107a内で導体層110aが過剰にエッチングされて、その導体層110aが、さらに薄くなってしまったり、極端な場合は消失してしまったりすることもある。
In the method disclosed in
For example, as shown in FIG. 5D, in the wide
上記問題を回避するため、エッチング量を少なくすれば、樹脂層101の凸部上の導体層の厚みの大きい部分で、導体層がエッチングにより除去しきれずに、図5(e)に示すように、形成すべき配線パターン以外の部分に導体層110cが残ってしまうという不都合が生じる。
In order to avoid the above problem, if the etching amount is reduced, the conductor layer cannot be completely removed by etching at the portion where the thickness of the conductor layer on the convex portion of the
また、エッチングの代わりとして、あるいはエッチングと併用して、バフ研磨などの機械的な研磨を適用して、不要な導体層を除去することも考えられるが、研磨による場合も、幅の広い凹部内では導体層の研磨深さが大きくなって、最終的に残る導体層の厚みが薄くなってしまいやすい。
このように、インプリンティングを適用した特許文献1に記載の回路基板の製造方法では、導体層の厚みのばらつきを抑えることは困難であった。
It is also conceivable to remove unnecessary conductor layers by applying mechanical polishing such as buffing instead of or in combination with etching. Then, the polishing depth of the conductor layer becomes large, and the thickness of the finally remaining conductor layer tends to be thin.
Thus, in the circuit board manufacturing method described in
本発明は、以上のような事情に鑑みてなされたもので、インプリントを適用して樹脂基材に埋め込んだ導体パターンを形成するにあたって、ばらつきの少ない均一な厚みで導電層を形成しうる方法を提供することを課題としている。 The present invention has been made in view of the above circumstances, and in forming a conductive pattern embedded in a resin substrate by applying imprint, a method capable of forming a conductive layer with a uniform thickness with little variation. It is an issue to provide.
以上のような課題を解決するため、本発明においては、基本的には、2枚の樹脂基材を積層した積層基材として、インプリントモールドにより凹部を形成した積層基材を作製し、その後、少なくとも凹部内面に導電層を形成してから、その凹部底面の導電層の上に、エッチングマスクとして機能する薄膜を形成し、その後に、余分な導電層を選択エッチングにより除去し、これによって凹部の底面上に所定の厚みで導電層を残すようにして、導電層の厚みのばらつきを少なくするようにした。 In order to solve the problems as described above, in the present invention, a laminated base material in which concave portions are formed by an imprint mold is basically produced as a laminated base material in which two resin base materials are laminated, and thereafter After forming a conductive layer at least on the inner surface of the recess, a thin film functioning as an etching mask is formed on the conductive layer on the bottom surface of the recess, and then the excess conductive layer is removed by selective etching, whereby the recess The conductive layer is left with a predetermined thickness on the bottom surface of the substrate to reduce the variation in the thickness of the conductive layer.
すなわち本発明の基本的な態様(第1の態様)による回路基板の製造方法は、
第1樹脂基材上に第2樹脂基材を積層して積層基材を形成する積層工程と、
前記積層基材に対し、形成すべき導体パターンに対応するパターンの凸部を有するインプリントモールドを、第2樹脂基材の一面から、前記凸部が第2樹脂基材を貫通しかつ第1樹脂基材の厚みの中途まで達するように圧入する圧入工程と、
前記インプリントモールドを積層基材から離型させて、第2樹脂基材を貫通しかつ第1樹脂基材の厚みの中途まで達する凹部を形成する離型工程と、
少なくとも前記凹部の内面を覆うように、導電性の第1材料からなる導電層を形成する導電層形成工程と、
前記第1材料と異なる第2材料からなる薄膜を、少なくとも前記凹部の底面上の導電層を覆い、かつ前記凹部の側壁面上の導電層を覆わないように形成する薄膜形成工程と、
前記凹部内の側壁面上に形成されている導電層を、前記第2材料は溶解させずに第1材料のみを選択的に溶解させる選択エッチングにより除去する選択エッチング工程と、
前記第2樹脂基材を除去する第2樹脂基材除去工程と、
を有してなることを特徴とすることを特徴とするものである。
That is, a method for manufacturing a circuit board according to a basic aspect (first aspect) of the present invention includes:
A laminating step of laminating a second resin base material on the first resin base material to form a laminated base material;
With respect to the laminated base material, an imprint mold having a convex portion of a pattern corresponding to a conductor pattern to be formed is formed from one surface of the second resin base material so that the convex portion penetrates the second resin base material and A press-fitting process for press-fitting so that the thickness of the resin substrate reaches halfway;
A mold release step of releasing the imprint mold from the laminated base material to form a recess that penetrates the second resin base material and reaches the middle of the thickness of the first resin base material;
A conductive layer forming step of forming a conductive layer made of a conductive first material so as to cover at least the inner surface of the recess;
Forming a thin film made of a second material different from the first material so as to cover at least the conductive layer on the bottom surface of the recess and not to cover the conductive layer on the side wall surface of the recess;
A selective etching step of removing the conductive layer formed on the side wall surface in the recess by selective etching that selectively dissolves only the first material without dissolving the second material;
A second resin substrate removing step of removing the second resin substrate;
It is characterized by having.
このような第1の態様の回路基板の製造方法においては、選択エッチング工程で、積層基材の凹部内の導電層のうち、凹部の側壁面上の導電層がエッチングにより除去され、凹部内の底面上の導電層については、第2材料からなる薄膜がエッチングマスクとして機能するため、エッチング後、凹部の第1樹脂基材内の導電層は、エッチングされずに凹部内に充填厚みのまま残る。凹部以外に形成された導電層は、第2樹脂基材を剥離することによって、完全に存在しない状態とすることができる。
なお、凹部の底面上の導電層のうち、幅方向両端付近の部分は、選択エッチング工程で若干エッチングされて、その厚み(凹部底面からの高さ)が、幅方向中央部(薄膜で覆われている部分)よりも若干減少することがあるが、エッチング時間を調整することによって、概ね平坦にすることができる。
なお、導電層形成工程や薄膜形成工程において、仮に、積層基材の凹部以外の部分(例えば第2樹脂基材の一面上)に導電層や薄膜が形成された場合でも、その部分の導電層や薄膜は、選択エッチング工程後の第2樹脂基材除去工程で、第2樹脂基材とともに除去されてしまう。そのため、これらの個所に形成された導電層や薄膜が、回路基板製品として不都合を招くこともない。さらにこの場合、これらの個所の導電層および薄膜を、改めて別工程で除去する必要もない。
In the method for manufacturing a circuit board according to the first aspect, in the selective etching step, the conductive layer on the sidewall surface of the recess is removed by etching in the conductive layer in the recess of the laminated base material. As for the conductive layer on the bottom surface, the thin film made of the second material functions as an etching mask. Therefore, after etching, the conductive layer in the first resin base material in the concave portion is not etched and remains at the filling thickness in the concave portion. . The conductive layer formed other than the recesses can be completely absent by peeling the second resin base material.
Note that, in the conductive layer on the bottom surface of the concave portion, the portions near both ends in the width direction are slightly etched in the selective etching step, and the thickness (height from the bottom surface of the concave portion) is the center in the width direction (covered with a thin film) However, it can be made almost flat by adjusting the etching time.
In the conductive layer forming step and the thin film forming step, even if a conductive layer or thin film is formed on a portion other than the concave portion of the laminated base material (for example, on one surface of the second resin base material), the conductive layer of that portion is also formed. The thin film is removed together with the second resin base material in the second resin base material removing step after the selective etching step. Therefore, the conductive layers and thin films formed at these locations do not cause inconvenience as circuit board products. Furthermore, in this case, there is no need to remove the conductive layer and the thin film at these locations in a separate process.
また本発明の第2の態様による回路基板の製造方法は、
形成すべき導体パターンに対応する凸部を有するインプリントモールドを、前記凸部が第1樹脂基材の一面から第1樹脂基材の厚みの中途まで達するように圧入する圧入工程と、
前記インプリントモールドの凸部が第2樹脂基材を貫通するように、第2樹脂基材の一面から第2樹脂基材にインプリントモールドの凸部を押し込む貫通工程と、
第1樹脂基材上に第2樹脂基材を積層して、第2樹脂基材を貫通しかつ第1樹脂基材の厚みの中途まで達する凹部を有する積層基材を形成する積層工程と、
少なくとも前記凹部の内面を覆うように、導電性の第1材料からなる導電層を形成する導電層形成工程と、
前記第1材料と異なる第2材料からなる薄膜を、少なくとも前記凹部の底面上の導電層を覆い、かつ前記凹部の側壁面上の導電層を覆わないように形成する薄膜形成工程と、
前記凹部内の側壁面上に形成されている導電層を、前記第2材料は溶解させずに第1材料のみを選択的に溶解させる選択エッチングにより除去する選択エッチング工程と、
前記第2樹脂基材を除去する第2樹脂基材除去工程と、
を有してなることを特徴とする。
A circuit board manufacturing method according to the second aspect of the present invention includes:
A press-fitting step of press-fitting an imprint mold having a convex portion corresponding to a conductor pattern to be formed so that the convex portion reaches from the one surface of the first resin base material to the middle of the thickness of the first resin base material;
A penetration step of pushing the convex portion of the imprint mold into the second resin base material from one surface of the second resin base material so that the convex portion of the imprint mold penetrates the second resin base material;
A laminating step of laminating the second resin base material on the first resin base material to form a laminated base material having a recess that penetrates the second resin base material and reaches the middle of the thickness of the first resin base material;
A conductive layer forming step of forming a conductive layer made of a conductive first material so as to cover at least the inner surface of the recess;
Forming a thin film made of a second material different from the first material so as to cover at least the conductive layer on the bottom surface of the recess and not to cover the conductive layer on the side wall surface of the recess;
A selective etching step of removing the conductive layer formed on the side wall surface in the recess by selective etching that selectively dissolves only the first material without dissolving the second material;
A second resin substrate removing step of removing the second resin substrate;
It is characterized by having.
このような第2の態様の回路基板の製造方法は、第2樹脂基材を貫通しかつ第1樹脂基材の厚みの中途まで達する凹部を有する積層基材を形成するまでの工程は、第1の態様の回路基板の製造方法の製造方法と異なるが、その後の導電層形成工程、薄膜形成工程、選択エッチング工程、および第2樹脂基材除去工程は、第1の態様の回路基板の製造方法と同じである。したがって、前述のような第1の態様の回路基板の製造方法による作用効果と同様な作用効果を得ることができる。 In the method for manufacturing the circuit board according to the second aspect, the steps until the formation of the laminated base material having a recess that penetrates through the second resin base material and reaches the middle of the thickness of the first resin base material are as follows. Although different from the manufacturing method of the circuit board manufacturing method of the first aspect, the subsequent conductive layer forming step, thin film forming step, selective etching step, and second resin base material removing step are the same as those of the circuit board manufacturing method of the first aspect. The method is the same. Therefore, it is possible to obtain the same operational effects as the operational effects of the circuit board manufacturing method of the first aspect as described above.
また本発明の第3の態様による回路基板の製造方法は、前記第1または第2の態様の回路基板の製造方法において、さらに前記導電層形成工程で、前記導電層を、前記凹部内における第1樹脂基材に形成された凹部深さに相当する厚みで形成することを特徴とするものである。 A circuit board manufacturing method according to a third aspect of the present invention is the circuit board manufacturing method according to the first or second aspect, further comprising the step of forming the conductive layer in the recess in the conductive layer forming step. 1 It forms by the thickness corresponded to the recessed part depth formed in the resin base material.
第3の態様の回路基板の製造方法によれば、最終的に凹部内に残る導電層の表面位置が第2樹脂基材の表面位置と実質的に同じになり、平面内に導電層を埋め込んだ回路基板を得ることができる。 According to the circuit board manufacturing method of the third aspect, the surface position of the conductive layer finally remaining in the recess is substantially the same as the surface position of the second resin base material, and the conductive layer is embedded in the plane. A circuit board can be obtained.
さらに本発明の第4の態様による回路基板の製造方法は、前記第1〜3の態様の回路基板の製造方法おいて、前記第2材料として導電性材料を用いることを特徴とするものである。 The circuit board manufacturing method according to the fourth aspect of the present invention is characterized in that, in the circuit board manufacturing method according to the first to third aspects, a conductive material is used as the second material. .
第4の態様によれば、凹部内の導電層上の薄膜も導体として機能するから、凹部内の導電層上の薄膜を残したままで、回路基板として使用することが可能となる。 According to the fourth aspect, since the thin film on the conductive layer in the recess also functions as a conductor, it can be used as a circuit board while leaving the thin film on the conductive layer in the recess.
さらに本発明の第5の態様による回路基板の製造方法は、前記第4の態様の回路基板の製造方法おいて、前記第1材料として、Cuを用い、前記第2材料として、SnもしくはAlを用いることを特徴とするものである。 The circuit board manufacturing method according to the fifth aspect of the present invention is the method for manufacturing a circuit board according to the fourth aspect, wherein Cu is used as the first material and Sn or Al is used as the second material. It is characterized by using.
第5の態様によれば、選択エッチング工程において、第2材料からなる薄膜をエッチングすることなく、凹部の側壁面上に形成された第1材料からなる導電層を、確実かつ容易にエッチングすることができる。 According to the fifth aspect, in the selective etching step, the conductive layer made of the first material formed on the side wall surface of the recess is reliably and easily etched without etching the thin film made of the second material. Can do.
本発明によれば、樹脂基材内に埋め込まれた導電層の厚みのばらつきが少ない回路基板を製造することができる。 According to the present invention, it is possible to manufacture a circuit board with less variation in the thickness of the conductive layer embedded in the resin base material.
以下、本発明の実施形態について詳細に説明する。
図1(a)〜(i)に、本発明の第1の実施形態の製造方法を段階的に示し、図2(a)〜(e)に、その要部を拡大して示す。なお図2(a)〜(e)は、それぞれ図1(e)〜(i)に対応する。
Hereinafter, embodiments of the present invention will be described in detail.
FIGS. 1A to 1I show the manufacturing method of the first embodiment of the present invention step by step, and FIGS. 2A to 2E show an enlarged main part thereof. 2A to 2E correspond to FIGS. 1E to 1I, respectively.
先ず積層工程として、図1(a)に示すように、シート状の第1樹脂基材11および第2樹脂基材12を積層する。このように第1、第2樹脂基材を積層した状態のものを、以下、積層基材13と称する。
第1樹脂基材11および第2樹脂基材12の材料は、後述するインプリントモールドによる加圧時においてその加圧力により塑性変形可能な非導電性の樹脂であれば、特に限定されない。一般には、ABS(アクリロニトリルブタジエンスチレン共重合体)樹脂、LCP(液晶ポリマ)、PTFE(ポリテトラフルオロエチレン)樹脂、ポリエステル樹脂などの熱可塑性樹脂が好適である。また加圧時の温度などによっては、エポキシ樹脂、フェノール樹脂、シリコーン樹脂などの熱硬化性樹脂も使用することができる。第1樹脂基材11および第2樹脂基材12の厚みは特に限定しないが、通常はそれぞれ5〜50μm程度が好適である。また第1、第2樹脂基材11、12を積層するにあたっては、これらを単に重ね合わせるだけでもよいが、後工程でのハンドリングを考慮して、接着剤により仮止め程度に接着したり、あるいは適宜加熱して圧着したりしてもよい。
First, as shown in FIG. 1A, a sheet-like first
The material of the 1st
一方、圧入工程の準備段階として、図1(b)に示すように、形成すべき導体パターンに対応する凸パターンを有するインプリントモールド14を準備しておく。このインプリントモールド14においては、その下面側の凸部14Aが、形成すべき導体パターンに対応するとともに、凸部14Aの間の凹部14Bが導体パターンの非形成部分に対応する。なおインプリントモールドの材料としては、従来からナノインプリントによる回路基板の製造に使用されている微細パターン転写用のモールド、例えばSi(シリコン)、あるいはSiO2、SiC、Al2O3などのセラミック、石英や石英系ガラス、Niなどの金属、ダイヤモンドライクカーボン(DLC)などの硬質材料からなるものを用いることができる。
On the other hand, as a preparatory stage of the press-fitting process, as shown in FIG. 1B, an
そして圧入工程として、図1(c)に示すように、積層基材13における第2樹脂基材12の上面(一面)側にインプリントモールド14を押し当てて加圧し、インプリントモールド14の凸部14Aを、積層基材13内に圧入する。このとき、インプリントモールド14の圧入深さを、その凸部14Aが第2樹脂基材12を貫通しかつ第1樹脂基材11の厚みの中途まで達するように調整する。
As the press-fitting step, as shown in FIG. 1C, the
次いで離型工程として、インプリントモールド14を上昇させて、インプリントモールド14を積層基材13から離型させる。これにより積層基材13に、図1(d)に示すように、第2樹脂基材12を貫通しかつ第1樹脂基材11の厚みの中途まで達する凹部15が形成された状態となる。
Next, as a mold release step, the
その後、導電層形成工程として、図1(e)および図2(a)に示すように、少なくとも積層基材13における凹部15の内面(凹部の底面15Aおよび側壁面15B)を覆うように、導電性を有する第1材料からなる導電層16を形成する。この第1材料としては、一般に回路基板で導体パターンに使用されている良導電性の金属、例えばCu,Agなどを用いる。なお本実施形態では、積層基材13における凹部15の内面のみならず、積層基材13の上面(第2樹脂基材12の一面)をも覆うように導電層16を形成している。
Thereafter, as a conductive layer forming step, as shown in FIG. 1 (e) and FIG. 2 (a), the conductive layer is formed so as to cover at least the inner surface (the
導電層16を形成するための具体的方法としては、例えば無電解めっきや蒸着により薄いシード層を形成し、その後、電解めっきを施す方法が好適である。また、導電性ペーストを印刷などによりコートし、その後焼成することによって導電層16を形成することもできる。また導電層16の形成態様としては、凹部15の全体を埋めてしまう、いわゆるビアフィリングではなく、凹部15の内面形状に沿った、いわゆるコンフォーマル形状とすることが望ましい。また導電層16の厚みは、凹部15における第1樹脂基材11の凹部深さD(図2(a)参照)と同じか、それに近い厚みとなるように定めることが望ましい。
As a specific method for forming the
次いで、薄膜形成工程として、図1(f)および図2(b)に示すように、少なくとも積層基材13における凹部15の底面15A上の導電層を覆い、かつ少なくとも積層基材13における凹部15の側壁面15B上の導電層を覆わないように、第2材料からなる薄膜17を形成する。なお本実施形態では、薄膜17は、積層基材13における凹部15の底面15A上の導電層、および積層基材13の上面(第2樹脂基材12の一面)の導電層を覆い、かつ積層基材13における凹部15の側壁面15B上の導電層を覆わないように形成している。
Next, as a thin film forming step, as shown in FIGS. 1 (f) and 2 (b), at least the conductive layer on the
薄膜17は、その後の選択エッチング工程において、導電層エッチングに対するエッチングマスクとして機能するものである。したがって薄膜17の材料(第2材料)としては、導電層を構成している第1材料とは異なる材料であって、かつ選択エッチング工程でエッチングされない材料を選定する。また薄膜17の第2材料は、非導電性であってもよいが、最終的な使用形態を考慮すれば、後述するように、良導電性の金属からなる材料を用いることが望ましい。例えば導電層16の材料(第1材料)としてCuを用いる場合、薄膜17の材料(第2材料)としては、SnもしくはAlを用いることが望ましい。その他、Ni,Ti、Co,Crなども使用できる。
The
薄膜17の形成のための具体的方法は特に限定されず、蒸着法やスパッタリングなど、種々の成膜法を適用できる。但し、凹部15の側壁面15B上の導電層を覆わずに、凹部15の底面15A上の導電層の上に成膜されるように、成膜方向が制御される成膜方法を選定する。すなわち、第2樹脂基材12の上面に対して垂直な面には成膜されず、主として第2樹脂基材12の上面に平行な面に成膜される成膜方法を選定すればよい。一般的な蒸着法でも、そのような成膜方向制御は容易に達成可能である。
A specific method for forming the
次いで選択エッチング工程として、図1(g)および図2(c)に示すように、凹部15における側壁面15Bに形成されている導電層16を、選択的に溶解、除去させる。すなわち、薄膜17を構成している第2材料は溶解させずに、導電層16を構成している第1材料のみを選択的に溶解させるような選択エッチング液を用いて、側壁面15B上の導電層をエッチングして除去する。例えば導電層16(第1材料)としてCuを用い、薄膜17(第2材料)としてSn、Ag、あるいはAlを用いた場合、エッチング液に市販の硫酸/過酸化水素系のエッチング液を用いることができる。
Next, as a selective etching step, as shown in FIGS. 1G and 2C, the
このような選択エッチングを施せば、凹部15における側壁面15B上に形成されている導電層はエッチングにより除去されるが、凹部15における底面15A上の導電層は、薄膜17によりエッチングが阻止されるため、凹部15内に残留する。
より詳細には、凹部15の底面15A上の導電層16のうち、その幅方向両端付近の領域P(図2(c)参照)を除いた中央部領域Qの導電層は、薄膜17によって覆われているため、選択エッチング前の厚みのまま残留する。一方、凹部15の底面15A上の導電層16のうち、幅方向両端付近の領域Pの導電層は、エッチングによって若干侵食される。ただし、選択エッチング工程における導電層16に対するエッチングは、主として凹部15内の空間から側壁面15Bに向かう方向に進行する。そのため、幅方向両端付近の領域Pでのエッチング深さ(底面15Aに向かう方向への侵食深さ)は比較的小さい。したがって幅方向両端付近の領域Pでも、かなりの厚みで導電層16が残る。結局、凹部15の底部15A上には、中央部が比較的厚く、両端部付近が若干薄い状態で導電層16が残るが、全体的に見れば、凹部15内の導電層16は比較的平坦となっていると言うことができる。
By performing such selective etching, the conductive layer formed on the
More specifically, in the
その後、第2樹脂基材除去工程として、図1(h)および図2(d)に示すように、第1樹脂基材11上の第2樹脂基材12を除去する。この除去方法としては、第2樹脂基材12を、選択的に溶解させてもよく、あるいは機械的に第2樹脂基材12を第1樹脂基材11から剥離させてもよい。なお第2樹脂基材12の除去に伴って、第2樹脂基材12上の導電層および薄膜も同時に除去される。
Thereafter, as the second resin base material removing step, the second
第2樹脂基材12を除去した後には、第1樹脂基材11の凹部15内にのみ、導電層16が残った回路基板(図2(d))が得られる。なおこの状態では、凹部15内の導電層16における中央部領域Qの上に、薄膜17も残っている。ここで、薄膜17の材料(第2材料)として、SnやAlなどの良導電性材料が用いられている場合には、導電層16上に薄膜17が残ったまま、回路基板として使用することができる。
After removing the second
また場合によっては、前記第2樹脂基材除去工程終了後に、薄膜除去工程として、図1(i)および図2(e)に示すように、導電層16上の薄膜17を、エッチングや研磨によって除去して、回路基板としてもよい。このように薄膜17を除去しておけば、薄膜17の材料(第2材料)が良導電性材料でない場合でも、回路基板として好適に使用することができる。
In some cases, as shown in FIGS. 1 (i) and 2 (e), the
なお、インプリントモールド14としては、例えば図3(a)〜(d)に示すように、凸部14Aが多段形状をなすものを用いても良く、その場合には、より微細な導体パターンを形成することができる。なお図3(a)〜(d)は、図1(b)〜(e)に対応して示すものであり、図3(d)より後の工程は、図1(f)〜(h)もしくは図1(f)〜(i)に示す工程と同様であればよい。
As the
なお、図示はしないが、前述のようにして導体パターンを形成した回路基板における、導体パターンの側の面の上に保護用の樹脂を被覆することによって、片面封止の回路基板とすることができる。 Although not shown, the circuit board on which the conductor pattern is formed as described above may be used as a single-side sealed circuit board by covering the surface on the conductor pattern side with a protective resin. it can.
また、樹脂基材を貫通するビアホールを、レーザ加工法やインプリント法の任意の手段により形成し、そのビアホールに導体を充填して貫通電極を形成した回路基板とすれば、その回路基板を2層以上の多層に積層した多層基板とすることも可能である。 Further, if a via hole penetrating the resin base material is formed by any means such as a laser processing method or an imprint method, and the via hole is filled with a conductor to form a penetrating electrode, the circuit substrate is formed as 2 It is also possible to provide a multilayer substrate in which multiple layers are stacked.
なお、以上の説明では、第1樹脂基材と第2樹脂基材とを積層して積層基材を形成した後、その積層基材における第2樹脂基材の表面インプリントモールドの凸部を押し込むことによって、第2樹脂基材を貫通しかつ第1樹脂基材の厚みの中途まで達する凹部を積層基材に形成することとしているが、このような凹部を有する積層基材を作製するまでの工程は、上述のようなプロセスに限定されるものではない。例えば、第1樹脂基材と第2樹脂基材とを積層する以前の段階で、積層基材の凹部となるべき形状の部分(凹部及び貫通部)を、第1および第2樹脂基材にそれぞれ個別に形成しておき、その後に第1及び第2樹脂基材を積層してもよい。その場合の一例について、図4(a)〜(g)を参照して説明する。 In the above description, after the first resin base material and the second resin base material are laminated to form a laminated base material, the convex portion of the surface imprint mold of the second resin base material in the laminated base material is formed. By pressing, a concave portion that penetrates the second resin base material and reaches the middle of the thickness of the first resin base material is formed in the laminated base material. Until a laminated base material having such a concave portion is manufactured This process is not limited to the process described above. For example, in the stage before laminating the first resin base material and the second resin base material, the portions of the shape to be the concave portions (the concave portions and the through portions) of the laminated base material are used as the first and second resin base materials. Each may be formed individually and then the first and second resin base materials may be laminated. An example in that case will be described with reference to FIGS.
図4(a)〜(c)に示すように、インプリントモールド14の凸部14Aを第1樹脂基材11の表面(一面)に押し込んで、第1樹脂基材11の厚みの中途まで達する凹部15−1を第1樹脂基材11に形成する。一方、それとは別に、図4(d)〜(f)に示すように、インプリントモールド14の凸部14Aを第2樹脂基材12の表面(一面)に押し込んで、第1樹脂基材11の全厚みを貫通する貫通部15−2を第2樹脂基材12に形成する。その後、図4(g)に示すように、第1樹脂基材11と第2樹脂基材12とを、第1樹脂基材11の凹部15−1の位置と第2樹脂基材12の貫通部15−2の位置とが合致するように位置合わせしながら、第1樹脂基材11と第2樹脂基材12とを積層して、積層基材13とする。このように積層した状態で、第1樹脂基材11の凹部15−1と第2樹脂基材12の貫通部15−2とが連続する凹部15、すなわち第2樹脂基材12を貫通しかつ第1樹脂基材11の厚みの中途まで達する凹部15が積層基材13に形成される。なお、その後のプロセスとしては、例えば図1(e)〜(i)に示したようなプロセスを適用すればよい。
As shown in FIGS. 4A to 4C, the
またその他、図示はしないが、図4(a)〜(c)に示したと同様に、インプリントモールドの凸部を第1樹脂基材の表面(一面)に押し込んで、第1樹脂基材の厚みの中途まで達する凹部を第1樹脂基材に形成し、さらにその第1樹脂基材表面における凹部以外の部分に、第2樹脂基材を印刷などによって形成し、これによって、第2樹脂基材を貫通しかつ第1樹脂基材の厚みの中途まで達する凹部を有する積層基材を形成してもよい。 In addition, although not shown in the figure, as shown in FIGS. 4A to 4C, the convex portion of the imprint mold is pushed into the surface (one surface) of the first resin base material, and the first resin base material A concave portion reaching the middle of the thickness is formed in the first resin base material, and further, a second resin base material is formed by printing or the like on a portion other than the concave portion on the surface of the first resin base material. You may form the laminated base material which has a recessed part which penetrates material and reaches the middle of the thickness of the 1st resin base material.
以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態に限定されないことはもちろんである。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。 Although preferred embodiments of the present invention have been described above, the present invention is of course not limited to these embodiments. Additions, omissions, substitutions, and other modifications can be made without departing from the spirit of the present invention.
11・・・第1樹脂基材、12・・・第2樹脂基材、13・・・積層基材、14・・・インプリントモールド、14A・・・インプリントモールドの凸部(凸パターン)、15・・・凹部、15A・・・凹部の底面、15B・・・凹部の側壁面、16・・・導電層、17・・・薄膜。
DESCRIPTION OF
Claims (5)
前記積層基材に対し、形成すべき導体パターンに対応するパターンの凸部を有するインプリントモールドを、第2樹脂基材の一面から、前記凸部が第2樹脂基材を貫通しかつ第1樹脂基材の厚みの中途まで達するように圧入する圧入工程と、
前記インプリントモールドを積層基材から離型させて、第2樹脂基材を貫通しかつ第1樹脂基材の厚みの中途まで達する凹部を形成する離型工程と、
少なくとも前記凹部の内面を覆うように、導電性の第1材料からなる導電層を形成する導電層形成工程と、
前記第1材料と異なる第2材料からなる薄膜を、少なくとも前記凹部の底面上の導電層を覆い、かつ前記凹部の側壁面上の導電層を覆わないように形成する薄膜形成工程と、
前記凹部内の側壁面上に形成されている導体層を、前記第2材料は溶解させずに第1材料のみを選択的に溶解させる選択エッチングにより除去する選択エッチング工程と、
前記第2樹脂基材を除去する第2樹脂基材除去工程と、
を有してなることを特徴とする回路基板の製造方法。 A laminating step of laminating a second resin base material on the first resin base material to form a laminated base material;
With respect to the laminated base material, an imprint mold having a convex portion of a pattern corresponding to a conductor pattern to be formed is formed from one surface of the second resin base material so that the convex portion penetrates the second resin base material and A press-fitting process for press-fitting so that the thickness of the resin substrate reaches halfway;
A mold release step of releasing the imprint mold from the laminated base material to form a recess that penetrates the second resin base material and reaches the middle of the thickness of the first resin base material;
A conductive layer forming step of forming a conductive layer made of a conductive first material so as to cover at least the inner surface of the recess;
Forming a thin film made of a second material different from the first material so as to cover at least the conductive layer on the bottom surface of the recess and not to cover the conductive layer on the side wall surface of the recess;
A selective etching step of removing the conductor layer formed on the side wall surface in the recess by selective etching that selectively dissolves only the first material without dissolving the second material;
A second resin substrate removing step of removing the second resin substrate;
A method of manufacturing a circuit board, comprising:
前記インプリントモールドの凸部が第2樹脂基材を貫通するように、第2樹脂基材の一面から第2樹脂基材にインプリントモールドの凸部を押し込む貫通工程と、
第1樹脂基材上に第2樹脂基材を積層して、第2樹脂基材を貫通しかつ第1樹脂基材の厚みの中途まで達する凹部を有する積層基材を形成する積層工程と、
少なくとも前記凹部の内面を覆うように、導電性の第1材料からなる導電層を形成する導電層形成工程と、
前記第1材料と異なる第2材料からなる薄膜を、少なくとも前記凹部の底面上の導電層を覆い、かつ前記凹部の側壁面上の導電層を覆わないように形成する薄膜形成工程と、
前記凹部内の側壁面上に形成されている導電層を、前記第2材料は溶解させずに第1材料のみを選択的に溶解させる選択エッチングにより除去する選択エッチング工程と、
前記第2樹脂基材を除去する第2樹脂基材除去工程と、
を有してなることを特徴とする回路基板の製造方法。 A press-fitting step of press-fitting an imprint mold having a convex portion corresponding to a conductor pattern to be formed so that the convex portion reaches from the one surface of the first resin base material to the middle of the thickness of the first resin base material;
A penetration step of pushing the convex portion of the imprint mold into the second resin base material from one surface of the second resin base material so that the convex portion of the imprint mold penetrates the second resin base material;
A laminating step of laminating the second resin base material on the first resin base material to form a laminated base material having a recess that penetrates the second resin base material and reaches the middle of the thickness of the first resin base material;
A conductive layer forming step of forming a conductive layer made of a conductive first material so as to cover at least the inner surface of the recess;
Forming a thin film made of a second material different from the first material so as to cover at least the conductive layer on the bottom surface of the recess and not to cover the conductive layer on the side wall surface of the recess;
A selective etching step of removing the conductive layer formed on the side wall surface in the recess by selective etching that selectively dissolves only the first material without dissolving the second material;
A second resin substrate removing step of removing the second resin substrate;
A method of manufacturing a circuit board, comprising:
The method for manufacturing a circuit board according to claim 4, wherein Cu is used as the first material, and Sn or Al is used as the second material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011181397A JP2013045828A (en) | 2011-08-23 | 2011-08-23 | Circuit board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011181397A JP2013045828A (en) | 2011-08-23 | 2011-08-23 | Circuit board manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013045828A true JP2013045828A (en) | 2013-03-04 |
Family
ID=48009520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011181397A Withdrawn JP2013045828A (en) | 2011-08-23 | 2011-08-23 | Circuit board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013045828A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110471555A (en) * | 2018-05-10 | 2019-11-19 | 夏普株式会社 | The manufacturing method of wiring substrate, display device and wiring substrate |
-
2011
- 2011-08-23 JP JP2011181397A patent/JP2013045828A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110471555A (en) * | 2018-05-10 | 2019-11-19 | 夏普株式会社 | The manufacturing method of wiring substrate, display device and wiring substrate |
CN110471555B (en) * | 2018-05-10 | 2022-12-16 | 夏普株式会社 | Wiring board, display device, and method for manufacturing wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5096223B2 (en) | Method for manufacturing printed circuit board | |
JP2012156498A (en) | Wiring board, mold, and manufacturing method of wiring board | |
JP2016058664A (en) | Substrate having conductive part | |
WO2015008316A1 (en) | Coil component and method for manufacturing coil component | |
JP5635613B2 (en) | Printed circuit board and manufacturing method thereof | |
JP5111687B1 (en) | Method for manufacturing transfer mold, transfer mold manufactured by the method, and parts manufactured by the transfer mold | |
JP2013045828A (en) | Circuit board manufacturing method | |
JP5073878B1 (en) | Method for manufacturing transfer mold, transfer mold manufactured by the method, and parts manufactured by the transfer mold | |
KR101136394B1 (en) | Manufacturing method of printed circuit board | |
JP5073880B1 (en) | Method of manufacturing transfer mold and transfer mold | |
JP5406241B2 (en) | Wiring board manufacturing method | |
US20140311911A1 (en) | Multi-stage transfer mold manufacturing method, multi-stage transfer mold manufactured thereby, and component produced thereby | |
JP4720767B2 (en) | Flexible substrate and manufacturing method thereof | |
JP2000232016A (en) | Magnetism impressing device and its manufacture | |
KR100771472B1 (en) | Manufacturing Method of Printed Circuit Board Using Stamper | |
JP6036434B2 (en) | Coreless wiring board manufacturing method, wiring board manufacturing carrier member and manufacturing method thereof | |
JP6024019B2 (en) | Printed circuit board and manufacturing method thereof | |
JP2012243777A (en) | Circuit board, imprint mold, and manufacturing method thereof | |
JP2013161951A (en) | Wiring board and method for manufacturing the same | |
JP2012004022A (en) | Sheet-like metal mold and circuit connection member, and their manufacturing method | |
KR20090076380A (en) | Film substrate with a fine circuit and a manufacturing method therefor | |
JP2013048152A (en) | Manufacturing method of circuit board | |
JP5073868B1 (en) | Method of manufacturing transfer mold and transfer mold | |
KR20160057244A (en) | circuit board and manufacturing method thereof | |
JP6231773B2 (en) | Method for manufacturing thick film circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141104 |