JP2013030681A - 半導体素子の製造方法及び電界効果型トランジスタの製造方法 - Google Patents
半導体素子の製造方法及び電界効果型トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2013030681A JP2013030681A JP2011167092A JP2011167092A JP2013030681A JP 2013030681 A JP2013030681 A JP 2013030681A JP 2011167092 A JP2011167092 A JP 2011167092A JP 2011167092 A JP2011167092 A JP 2011167092A JP 2013030681 A JP2013030681 A JP 2013030681A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- heat treatment
- manufacturing
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
- H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/026—Wafer-level processing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
- H10F39/189—X-ray, gamma-ray or corpuscular radiation imagers
- H10F39/1892—Direct radiation image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
- H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
- H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】光照射時の素子特性を安定化する。
【解決手段】酸化物半導体を主体とする半導体膜を成膜する第一工程と、第一工程後に、半導体膜の面上に第一の絶縁膜を成膜する第二工程と、第二工程後に、酸化性雰囲気中で熱処理する第三工程と、第三工程後に、第一の絶縁膜の面上に第二の絶縁膜を成膜する第四工程と、を有し、第二工程と前記第三工程の際に、第一の絶縁膜の厚みをＺ（ｎｍ）とし、第三工程での熱処理温度をＴ（℃）とし、前記第一の絶縁膜及び前記半導体膜中への酸素の拡散距離をＬ（ｎｍ）としたとき、０＜Ｚ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように第一の絶縁膜の厚みと熱処理温度を調整する。
【選択図】図２
【解決手段】酸化物半導体を主体とする半導体膜を成膜する第一工程と、第一工程後に、半導体膜の面上に第一の絶縁膜を成膜する第二工程と、第二工程後に、酸化性雰囲気中で熱処理する第三工程と、第三工程後に、第一の絶縁膜の面上に第二の絶縁膜を成膜する第四工程と、を有し、第二工程と前記第三工程の際に、第一の絶縁膜の厚みをＺ（ｎｍ）とし、第三工程での熱処理温度をＴ（℃）とし、前記第一の絶縁膜及び前記半導体膜中への酸素の拡散距離をＬ（ｎｍ）としたとき、０＜Ｚ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように第一の絶縁膜の厚みと熱処理温度を調整する。
【選択図】図２
Description
本発明は、半導体素子の製造方法及び電界効果型トランジスタの製造方法に関する。
近年、電界効果型トランジスタやダイオード等といった酸化物半導体を用いた半導体素子の研究が盛んに行われている。中でも電界効果型トランジスタは、半導体メモリ用集積回路の単位素子や高周波信号増幅素子、液晶駆動用素子等に用いられており、特に薄膜化したものは薄膜トランジスタ（ＴＦＴ）として幅広い分野で用いられている。
電界効果型トランジスタを形成する半導体チャネル層（活性層）としては、従来からシリコン半導体やその化合物が多く用いられており、高速動作が必要な高周波増幅素子、集積回路等には単結晶シリコン、又は低速動作で十分であるが、ディスプレイ用途等大面積化への対応が要求される液晶駆動装置用にはアモルファスシリコンが用いられているが、大型化/高精細化に向けて、アモルファスシリコン性能を凌ぐ、ＴＦＴ特性が求められている。また、近年軽量かつ曲げられるフレキシブルディスプレイが注目を浴びている。フレキシブルデバイスには、可撓性の高い樹脂基板が主に用いられ、液晶ディスプレイプロセス（４００℃）より低温プロセスが必要である。このような中、Ｉｎ-Ｇａ-Ｚｎ-Ｏ系（以下ＩＧＺＯと記す）が、アモルファスシリコンより電気特性が良く、且つ液晶プロセス、また低温プロセスで作製可能な酸化物半導体として、東京工業大学細野らにより報告された。このＩＧＺＯは、次世代ディスプレイ用の半導体素子材料として有望視されており、世界中の大学/メーカーが盛んに実用化に向けて、研究開発を行っている。半導体素子、特にＴＦＴとして求められる性能には、移動度やＳ値、Ｖｔｈ等あるが、実用化に向けての大きな課題はＴＦＴ動作時のΔＶｔｈ（閾値電圧シフト：単位は（Ｖ））である。これは、ＩＧＺＯ等の酸化物が水分や酸素、汚染等に対して耐性が低いため、ＩＧＺＯ等の酸化物を主体とした活性層が大気中に露出していると当該酸化物が経年劣化してしまうことに起因する。
そこで、近年では、ＩＧＺＯを主体とする活性層の露出面上に保護層を成膜して活性層を水分等から保護することにより、ΔＶｔｈの抑制を行っている。つまり、ＩＧＺＯ等の酸化物を活性層として安定的に使用するには、保護層が必須と言える。なお、トップゲート型のＴＦＴであっても、活性層上に当該活性層の保護層としての役割も兼ねるゲート絶縁層が必須となる。
ところが、活性層の露出面上に保護層を成膜しても、活性層へ向けて光照射をする場合、通常のＴＦＴ動作時のΔＶｔｈよりも大きな値をとってしまい（非特許文献１の表２参照）、光照射時のΔＶｔｈ等の素子特性の安定化が大きな課題となっている。
ここで、特許文献１には、ＩＧＺＯ膜からなる活性層の一部露出面上にスパッタリング法を用いて厚み２００ｎｍの保護層を成膜し、さらに活性層の他の一部露出面上に開口部を有するソース・ドレイン電極を形成した後、厚み３００ｎｍの層間絶縁膜を成膜するボトムゲート型ＴＦＴの製造方法が開示されている。さらに、同製造方法の中では、ソース・ドレイン電極の形成後、層間絶縁膜を成膜する前に、例えば窒素濃度６０％で酸素濃度４０％の雰囲気中で３００℃の条件の下、酸素アニール（熱処理）して、開口部及び活性層の露出部分から、活性層中の酸素が不足していた、または酸素が脱離した欠損部分に酸素を供給してＴＦＴ特性を回復することも行われている。
また、特許文献２には、ボトムゲート型のＴＦＴの製造方法において、ＩＧＺＯ膜からなる活性層の一部露出面上にスパッタリング法を用いて厚みが少なくとも１ｎｍ以上の酸化物絶縁膜を成膜した後、当該酸化物絶縁膜上に配置される保護絶縁層を形成する前に、酸化性雰囲気の下、活性層の一部が露出した状態で熱処理を行うことにより、当該活性層の少なくとも一部を酸素過剰な状態とすることが開示されている。
さらに、特許文献３には、ボトムゲート型のＴＦＴの製造方法において、ＩＧＺＯ膜からなる活性層の露出面全面上にＣＶＤ法を用いて１００〜７００ｎｍとなるように保護層を成膜した後、当該保護層上に配置される層間絶縁膜を形成する前に、２２０℃以上で熱処理を行うことにより、保護層を介して活性層に酸素を補填し、活性層中の酸素含有量を制御することが開示されている。
月刊ディスプレイ ２０１１．１月号 Ｖｏｌ．１７ ＮＯ１ "酸化物ＴＦＴの最近の動向と展望"
ここで、上述したように活性層の露出面上には保護層や当該保護層の機能を兼ねるゲート絶縁層が必須であると説明したが、それらの成膜により活性層の露出面がダメージを受け、結果、光照射時のΔＶｔｈを左右する表面欠陥が発生してしまう場合がある。なお、活性層形成時にもエッチングダメージや物理ダメージ等により表面欠陥が発生してしまう場合がある。成膜の中でも、生産性/バリア性の観点からプラズマを発生するスパッタ法やＣＶＤ法を用いると、そのプラズマにより活性層の露出面が特にダメージを受け、結果、表面欠陥が増大してしまう。
そして、この表面欠陥を回復するには、特許文献１〜３に記載されているような製造方法で保護層を成膜した後に熱処理することが有効であるとも考えられる。
しかしながら、特許文献１の製造方法では、熱処理にて開口部及び活性層の露出部分から活性層に酸素を供給しているものの、保護層の成膜によりプラズマダメージを受けた活性層の面には、成膜した厚み２００ｎｍの保護層により覆われているため、３００℃程度の熱処理では酸素が到達せず、プラズマダメージを受けた活性層の面の表面欠陥を補填できない。したがって、プラズマダメージを受けた活性層の面以外の活性層の面に酸素を供給しても、光照射時のΔＶｔｈは改善しないものと考えられる。さらに、少なくとも開口部には、熱処理した後に層間絶縁膜が成膜されるため、開口部に露出した活性層の面が層間絶縁膜の成膜によりダメージを受け、表面欠陥は増大してしまう。
また、特許文献２の製造方法では、酸化性雰囲気中での熱処理の際に、何℃の熱処理温度とするか言及がなく、また酸化物絶縁膜の膜厚に関しても１ｎｍ以上という広い範囲しか言及がない。そして、熱処理温度と酸化物絶縁膜の膜厚との関係については一切言及がない。したがって、酸化物絶縁膜の成膜によりプラズマダメージを受けた活性層の面には、成膜した厚み１ｎｍ以上（例えば３００ｎｍ）の酸化物絶縁膜により覆われているため、熱処理温度と酸化物絶縁膜の膜厚との関係によっては熱処理しても酸素が到達せず、プラズマダメージを受けた活性層の面の表面欠陥を補填できない。なお、この熱処理は、活性層の一部が露出した状態で行っているため、その露出した部分のみから、活性層に酸素が供給されているものと考えられる。
したがって、プラズマダメージを受けた活性層の面以外の活性層の面に酸素を供給しても、光照射時のΔＶｔｈは改善しないものと考えられる。
したがって、プラズマダメージを受けた活性層の面以外の活性層の面に酸素を供給しても、光照射時のΔＶｔｈは改善しないものと考えられる。
同様に、特許文献３の製造方法では、熱処理温度に関して２２０℃以上と広い範囲しか言及がなく、また保護層の膜厚に関しても１００〜７００ｎｍと広い範囲しか言及がない。そして、熱処理温度と保護層の膜厚との関係については一切言及がない。特許文献３には、この熱処理によって、保護層を介して活性層に酸素を補填し、活性層中の酸素含有量を制御することが開示されているものの、保護層の成膜によりプラズマダメージを受けた活性層の面には、成膜した厚み１００〜７００ｎｍの保護層により覆われているため、上述した熱処理温度と保護層の膜厚との関係によっては熱処理しても酸素が到達せず、プラズマダメージを受けた活性層の表面欠陥を補填できない。なお、この熱処理では活性層に酸素を供給しているという実験結果もあるが、保護層の膜厚が１００〜７００ｎｍと厚いため、雰囲気中の酸素ではなく保護層中の酸素が活性層と保護層との界面に到達することにより、活性層に酸素を供給しているものと考えられる。或いは、保護層以外を介して、酸素が供給されている可能性もある。そして、この保護層中の酸素供給だけ又は保護層以外を介した酸素供給では、プラズマダメージを受けた活性層の面の表面欠陥を十分に補填できず、光照射時のΔＶｔｈは改善しないものと考えられる。
本発明は上記事情に鑑みてなされたものであり、光照射時の素子特性を安定化する半導体素子の製造方法及び電界効果型トランジスタの製造方法を提供することを目的とする。
本発明の上記課題は下記の手段によって解決された。
＜１＞酸化物半導体を主体とする半導体膜を成膜する第一工程と、前記第一工程後に、前記半導体膜の面上に第一の絶縁膜を成膜する第二工程と、前記第二工程後に、酸化性雰囲気中で熱処理する第三工程と、前記第三工程後に、前記第一の絶縁膜の面上に第二の絶縁膜を成膜する第四工程と、を有し、前記第二工程と前記第三工程の際に、前記第一の絶縁膜の厚みをＺ（ｎｍ）とし、前記第三工程での熱処理温度をＴ（℃）とし、前記第一の絶縁膜及び前記半導体膜中への酸素の拡散距離をＬ（ｎｍ）としたとき、０＜Ｚ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する半導体素子の製造方法。
＜２＞前記第二工程と前記第三工程の際に、Ｚ≦Ｌ−１．０の関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、＜１＞に記載の半導体素子の製造方法。
＜３＞前記第二工程と前記第三工程の際に、Ｚ≦Ｌ−２．０の関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、＜２＞に記載の半導体素子の製造方法。
＜４＞前記第二工程と前記第三工程の際に、Ｌ−５．０≦Ｚの関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、＜１＞〜＜３＞の何れか１つに記載の半導体素子の製造方法。
＜５＞前記第二工程と前記第三工程の際に、Ｌ−２．０≦Ｚの関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、＜１＞又は＜２＞に記載の半導体素子の製造方法。
＜６＞前記第二工程の際に、前記第一の絶縁膜の厚みＺを、２ｎｍ以上に調整する、＜１＞〜＜５＞の何れか１つに記載の半導体素子の製造方法。
＜７＞前記第二工程と前記第四工程の際に、プラズマを発生する成膜法を用いて前記第一の絶縁膜及び前記第二の絶縁膜を成膜する、＜１＞〜＜６＞の何れか１つに記載の半導体素子の製造方法。
＜８＞前記第二工程では、前記第四工程での成膜よりも成膜速度を下げ且つブラズマ電位を下げる、又は成膜圧力を上げる、＜７＞に記載の半導体素子の製造方法。
＜９＞前記第二工程では、前記第一の絶縁膜を２０ｎｍ／ｍｉｎ以下の成膜速度で成膜する、＜７＞又は＜８＞に記載の半導体素子の製造方法。
＜１０＞前記第二工程では、前記第四工程で前記第二の絶縁膜を成膜する成膜時間よりも短い成膜時間で前記第一の絶縁膜を成膜する、＜７＞〜＜９＞の何れか１つに記載の半導体素子の製造方法。
＜１１＞前記第一工程では、前記半導体膜の厚みが５ｎｍ以上となるように成膜する、＜１＞〜＜１０＞の何れか１つに記載の半導体素子の製造方法。
＜１２＞前記第四工程後に、酸化性雰囲気下において前記第三工程での熱処理温度よりも低い温度で熱処理する第五工程、をさらに有する＜１＞〜＜１１＞の何れか１つに記載の半導体素子の製造方法。
＜１３＞前記第五工程の熱処理温度は、１００℃以上である、＜１２＞に記載の半導体素子の製造方法。
＜１４＞前記第五工程の熱処理温度は、３００℃以上である、＜１３＞に記載の半導体素子の製造方法。
＜１５＞前記第四工程では、前記第一の絶縁膜よりも厚みの大きい前記第二の絶縁膜を成膜する、＜１＞〜＜１４＞の何れか１つに記載の半導体素子の製造方法。
＜１６＞前記酸化物半導体は、Ｉｎ、Ｇａ及びＺｎのうちの少なくとも１種を含む非晶質酸化物である、＜１＞〜＜１５＞の何れか１つに記載の半導体素子の製造方法。
＜１７＞前記第三工程での前記熱処理温度を、６００℃未満とする、＜１＞〜＜１６＞の何れか１つに記載の半導体素子の製造方法。
＜１８＞前記第二工程では、前記半導体膜の面上全面に第一の絶縁膜を成膜する、＜１＞〜＜１７＞の何れか１つに記載の半導体素子の製造方法。
＜１９＞前記第二の絶縁膜の構成材料は、金属を含み、前記第一の絶縁膜は、前記第二の絶縁膜の構成材料の少なくとも一部の金属と前記半導体膜の構成材料の少なくとも一部の金属との両方を含む、＜１＞〜＜１８＞の何れか１つに記載の半導体素子の製造方法。
＜２０＞ゲート電極、ソース電極、及びドレイン電極を形成する電極形成工程と、前記電極形成工程の前又は間に、＜１＞〜＜１９＞の何れか１つに記載の半導体素子の製造方法を用いて活性層としての前記半導体膜並びに保護層又はゲート絶縁層としての前記第一の絶縁膜及び前記第二の絶縁膜を成膜する非電極形成工程と、を有する電界効果型トランジスタの製造方法。
＜２１＞前記電極形成工程と前記非電極形成工程は、前記ゲート電極がボトムゲート型となる順番で行い、前記第一の絶縁膜及び前記第二の絶縁膜を前記半導体膜の保護層として成膜する、＜２０＞に記載の電界効果型トランジスタの製造方法。
＜２２＞前記第一の絶縁膜と前記第二の絶縁膜の厚みの合計が３０ｎｍ以上である、＜２１＞に記載の電界効果型トランジスタの製造方法。
＜２３＞前記電極形成工程のうち前記ソース電極及び前記ドレイン電極の形成は、前記ソース電極及び前記ドレイン電極がトップコンタクト型となるように前記第一工程と前記第二工程の間で行い、且つ、前記ソース電極及び前記ドレイン電極の厚みをＹとしたとき、０＜Ｙ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように前記ソース電極及び前記ドレイン電極の厚みと前記熱処理温度を調整する、＜２０＞〜＜２２＞の何れか１つに記載の電界効果型トランジスタの製造方法。
＜２４＞前記電極形成工程のうち前記ソース電極及び前記ドレイン電極の形成は、前記ソース電極及び前記ドレイン電極がボトムコンタクト型となるように前記第一工程よりも前に行う、＜２０＞〜＜２２＞の何れか１つに記載の電界効果型トランジスタの製造方法。
＜１＞酸化物半導体を主体とする半導体膜を成膜する第一工程と、前記第一工程後に、前記半導体膜の面上に第一の絶縁膜を成膜する第二工程と、前記第二工程後に、酸化性雰囲気中で熱処理する第三工程と、前記第三工程後に、前記第一の絶縁膜の面上に第二の絶縁膜を成膜する第四工程と、を有し、前記第二工程と前記第三工程の際に、前記第一の絶縁膜の厚みをＺ（ｎｍ）とし、前記第三工程での熱処理温度をＴ（℃）とし、前記第一の絶縁膜及び前記半導体膜中への酸素の拡散距離をＬ（ｎｍ）としたとき、０＜Ｚ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する半導体素子の製造方法。
＜２＞前記第二工程と前記第三工程の際に、Ｚ≦Ｌ−１．０の関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、＜１＞に記載の半導体素子の製造方法。
＜３＞前記第二工程と前記第三工程の際に、Ｚ≦Ｌ−２．０の関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、＜２＞に記載の半導体素子の製造方法。
＜４＞前記第二工程と前記第三工程の際に、Ｌ−５．０≦Ｚの関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、＜１＞〜＜３＞の何れか１つに記載の半導体素子の製造方法。
＜５＞前記第二工程と前記第三工程の際に、Ｌ−２．０≦Ｚの関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、＜１＞又は＜２＞に記載の半導体素子の製造方法。
＜６＞前記第二工程の際に、前記第一の絶縁膜の厚みＺを、２ｎｍ以上に調整する、＜１＞〜＜５＞の何れか１つに記載の半導体素子の製造方法。
＜７＞前記第二工程と前記第四工程の際に、プラズマを発生する成膜法を用いて前記第一の絶縁膜及び前記第二の絶縁膜を成膜する、＜１＞〜＜６＞の何れか１つに記載の半導体素子の製造方法。
＜８＞前記第二工程では、前記第四工程での成膜よりも成膜速度を下げ且つブラズマ電位を下げる、又は成膜圧力を上げる、＜７＞に記載の半導体素子の製造方法。
＜９＞前記第二工程では、前記第一の絶縁膜を２０ｎｍ／ｍｉｎ以下の成膜速度で成膜する、＜７＞又は＜８＞に記載の半導体素子の製造方法。
＜１０＞前記第二工程では、前記第四工程で前記第二の絶縁膜を成膜する成膜時間よりも短い成膜時間で前記第一の絶縁膜を成膜する、＜７＞〜＜９＞の何れか１つに記載の半導体素子の製造方法。
＜１１＞前記第一工程では、前記半導体膜の厚みが５ｎｍ以上となるように成膜する、＜１＞〜＜１０＞の何れか１つに記載の半導体素子の製造方法。
＜１２＞前記第四工程後に、酸化性雰囲気下において前記第三工程での熱処理温度よりも低い温度で熱処理する第五工程、をさらに有する＜１＞〜＜１１＞の何れか１つに記載の半導体素子の製造方法。
＜１３＞前記第五工程の熱処理温度は、１００℃以上である、＜１２＞に記載の半導体素子の製造方法。
＜１４＞前記第五工程の熱処理温度は、３００℃以上である、＜１３＞に記載の半導体素子の製造方法。
＜１５＞前記第四工程では、前記第一の絶縁膜よりも厚みの大きい前記第二の絶縁膜を成膜する、＜１＞〜＜１４＞の何れか１つに記載の半導体素子の製造方法。
＜１６＞前記酸化物半導体は、Ｉｎ、Ｇａ及びＺｎのうちの少なくとも１種を含む非晶質酸化物である、＜１＞〜＜１５＞の何れか１つに記載の半導体素子の製造方法。
＜１７＞前記第三工程での前記熱処理温度を、６００℃未満とする、＜１＞〜＜１６＞の何れか１つに記載の半導体素子の製造方法。
＜１８＞前記第二工程では、前記半導体膜の面上全面に第一の絶縁膜を成膜する、＜１＞〜＜１７＞の何れか１つに記載の半導体素子の製造方法。
＜１９＞前記第二の絶縁膜の構成材料は、金属を含み、前記第一の絶縁膜は、前記第二の絶縁膜の構成材料の少なくとも一部の金属と前記半導体膜の構成材料の少なくとも一部の金属との両方を含む、＜１＞〜＜１８＞の何れか１つに記載の半導体素子の製造方法。
＜２０＞ゲート電極、ソース電極、及びドレイン電極を形成する電極形成工程と、前記電極形成工程の前又は間に、＜１＞〜＜１９＞の何れか１つに記載の半導体素子の製造方法を用いて活性層としての前記半導体膜並びに保護層又はゲート絶縁層としての前記第一の絶縁膜及び前記第二の絶縁膜を成膜する非電極形成工程と、を有する電界効果型トランジスタの製造方法。
＜２１＞前記電極形成工程と前記非電極形成工程は、前記ゲート電極がボトムゲート型となる順番で行い、前記第一の絶縁膜及び前記第二の絶縁膜を前記半導体膜の保護層として成膜する、＜２０＞に記載の電界効果型トランジスタの製造方法。
＜２２＞前記第一の絶縁膜と前記第二の絶縁膜の厚みの合計が３０ｎｍ以上である、＜２１＞に記載の電界効果型トランジスタの製造方法。
＜２３＞前記電極形成工程のうち前記ソース電極及び前記ドレイン電極の形成は、前記ソース電極及び前記ドレイン電極がトップコンタクト型となるように前記第一工程と前記第二工程の間で行い、且つ、前記ソース電極及び前記ドレイン電極の厚みをＹとしたとき、０＜Ｙ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように前記ソース電極及び前記ドレイン電極の厚みと前記熱処理温度を調整する、＜２０＞〜＜２２＞の何れか１つに記載の電界効果型トランジスタの製造方法。
＜２４＞前記電極形成工程のうち前記ソース電極及び前記ドレイン電極の形成は、前記ソース電極及び前記ドレイン電極がボトムコンタクト型となるように前記第一工程よりも前に行う、＜２０＞〜＜２２＞の何れか１つに記載の電界効果型トランジスタの製造方法。
本発明によれば、光照射時の素子特性を安定化する半導体素子の製造方法及び電界効果型トランジスタの製造方法を提供することができる。
以下、添付の図面を参照しながら、本発明の実施形態に係る半導体素子の製造方法及び電界効果型トランジスタの製造方法について具体的に説明する。なお、図中、同一又は対応する機能を有する部材（構成要素）には同じ符号を付して適宜説明を省略する。また、以下で説明する場合に用いる「上」及び「下」という用語は、便宜的に用いるものであって、方向に拘束されるべきでない。
本発明の実施形態に係る半導体素子の製造方法は、酸化物半導体を主体とする半導体膜を成膜する第一工程と、前記第一工程後に、前記半導体膜の面上に第一の絶縁膜を成膜する第二工程と、前記第二工程後に、酸化性雰囲気中で熱処理する第三工程と、前記第三工程後に、前記第一の絶縁膜の面上に第二の絶縁膜を成膜する第四工程と、を有し、前記第二工程と前記第三工程の際に、前記第一の絶縁膜の厚みをＺ（ｎｍ）とし、前記第三工程での熱処理温度をＴ（℃）とし、前記第一の絶縁膜及び前記半導体膜中への酸素の拡散距離をＬ（ｎｍ）としたとき、０＜Ｚ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する半導体素子の製造方法である。なお、関係式中の「±０．１」は測定誤差である。なお、「半導体膜」とは、１０−４Ωｍ以上１０４Ωｍ以下の中抵抗体膜であり、「絶縁膜」とは１０４Ωｍ超の高抵抗体膜である。
そして、このような製造方法によれば、第一の絶縁膜の厚みＺと熱処理温度Ｔの調整を行った上で第三工程の熱処理をすることによって、酸化性雰囲気中の酸素を第一の絶縁膜を介して半導体膜の表面内部にまで供給することができるため、第二工程の成膜によって成膜ダメージを受けた半導体膜の表面欠陥を十分に補填でき、光照射時のΔＶｔｈ等の素子特性を顕著に安定化することができる。
そして、このような製造方法は、トランジスタやダイオード、コンデンサ、集積回路、抵抗等様々な半導体素子の製造方法に適用することができるが、以下の実施形態では、前半で、半導体素子の中でも電界効果型トランジスタの製造方法を一例に挙げて具体的に説明し、後半で、フォトダイオードの製造方法を一例に挙げて具体的に説明する。
そして、このような製造方法によれば、第一の絶縁膜の厚みＺと熱処理温度Ｔの調整を行った上で第三工程の熱処理をすることによって、酸化性雰囲気中の酸素を第一の絶縁膜を介して半導体膜の表面内部にまで供給することができるため、第二工程の成膜によって成膜ダメージを受けた半導体膜の表面欠陥を十分に補填でき、光照射時のΔＶｔｈ等の素子特性を顕著に安定化することができる。
そして、このような製造方法は、トランジスタやダイオード、コンデンサ、集積回路、抵抗等様々な半導体素子の製造方法に適用することができるが、以下の実施形態では、前半で、半導体素子の中でも電界効果型トランジスタの製造方法を一例に挙げて具体的に説明し、後半で、フォトダイオードの製造方法を一例に挙げて具体的に説明する。
１．半導体素子：電界効果型トランジスタの概略構成
まず、電界効果型トランジスタの製造方法を説明する前に、当該製造方法によって作製される電界効果型トランジスタの構成について概略を説明する。
本発明の実施形態に係る電界効果型トランジスタは、薄膜トランジスタ：ＴＦＴであって、少なくとも、ゲート電極、ゲート絶縁層、活性層、ソース電極及びドレイン電極を有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。
まず、電界効果型トランジスタの製造方法を説明する前に、当該製造方法によって作製される電界効果型トランジスタの構成について概略を説明する。
本発明の実施形態に係る電界効果型トランジスタは、薄膜トランジスタ：ＴＦＴであって、少なくとも、ゲート電極、ゲート絶縁層、活性層、ソース電極及びドレイン電極を有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。
ＴＦＴの素子構造としては、ゲート電極の位置に基づいた、いわゆる逆スタガ構造（ボトムゲート型とも呼ばれる）及びスタガ構造（トップゲート型とも呼ばれる）のいずれの態様であってもよい。また、活性層とソース電極及びドレイン電極（適宜、「ソース・ドレイン電極」という。）との接触部分に基づき、いわゆるトップコンタクト型、ボトムコンタクト型のいずれの態様であってもよい。
なお、トップゲート型とは、ゲート絶縁層の上側にゲート電極が配置され、ゲート絶縁層の下側に活性層が形成された形態であり、ボトムゲート型とは、ゲート絶縁層の下側にゲート電極が配置され、ゲート絶縁層の上側に活性層が形成された形態である。また、ボトムコンタクト型とは、ソース・ドレイン電極が活性層よりも先に形成されて活性層の下面がソース・ドレイン電極に接触する形態であり、トップコンタクト型とは、活性層がソース・ドレイン電極よりも先に形成されて活性層の上面がソース・ドレイン電極に接触する形態である。
なお、トップゲート型とは、ゲート絶縁層の上側にゲート電極が配置され、ゲート絶縁層の下側に活性層が形成された形態であり、ボトムゲート型とは、ゲート絶縁層の下側にゲート電極が配置され、ゲート絶縁層の上側に活性層が形成された形態である。また、ボトムコンタクト型とは、ソース・ドレイン電極が活性層よりも先に形成されて活性層の下面がソース・ドレイン電極に接触する形態であり、トップコンタクト型とは、活性層がソース・ドレイン電極よりも先に形成されて活性層の上面がソース・ドレイン電極に接触する形態である。
図１（Ａ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でトップコンタクト型のＴＦＴ１０の一例を示す模式図である。図１（Ａ）に示すＴＦＴ１０では、基板１２の一方の主面上にゲート電極１４と、ゲート絶縁層１６と、活性層１８と、が順に積層されている。この活性層１８の表面上には、ソース電極２０及びドレイン電極２２が互いに離間して設置されている。そして、本実施形態ではさらにソース電極２０とドレイン電極２２との間から露出する活性層１８の面上に、保護層２８として機能する第一の絶縁膜２４と第二の絶縁膜２６とが順に積層されている。
図１（Ｂ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｂ）に示すＴＦＴ３０では、基板１２の一方の主面上にゲート電極１４と、ゲート絶縁層１６と、が順に積層されている。このゲート絶縁層１６の表面上には、ソース電極２０及びドレイン電極２２が互いに離間して設置され、これらの上には活性層１８が積層されている。そして、本実施形態ではさらに活性層１８の露出面上等に、保護層２８として機能する第一の絶縁膜２４と第二の絶縁膜２６とが順に積層されている。
図１（Ｃ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｃ）に示すＴＦＴ４０では、基板１２の一方の主面上に活性層１８が積層されている。この活性層１８上にソース電極２０及びドレイン電極２２が互いに離間して設置され、更にこれらの上にゲート絶縁層１６と、ゲート電極１４とが順に積層されている。そして、本実施形態では、ゲート絶縁層１６が二層とされ、ソース電極２０とドレイン電極２２との間から露出する活性層１８の面上に、ゲート絶縁層１６として機能する第一の絶縁膜２４と第二の絶縁膜２６とが順に積層されている。
図１（Ｄ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｄ）に示すＴＦＴ５０では、基板１２の一方の主面上にソース電極２０及びドレイン電極２２が互いに離間して設置されている。これら基板１２の主面、ソース電極２０及びドレイン電極２２上には、活性層１８と、ゲート絶縁層１６と、ゲート電極１４と、が順に積層されている。そして、本実施形態では、ゲート絶縁層１６が二層とされ、活性層１８の露出面上等に、ゲート絶縁層１６として機能する第一の絶縁膜２４と第二の絶縁膜２６とが順に積層されている。
なお、本実施形態に係るＴＦＴは、上記以外にも、様々な構成をとることが可能であり、例えば基板上に絶縁層等を備える構成であってもよい。
２．電界効果型トランジスタの製造方法
以上説明した電界効果型トランジスタの製造方法は、ゲート電極１４、ソース電極２０、及びドレイン電極２２を形成する電極形成工程と、電極形成工程の前又は間に、上述した半導体素子の製造方法を用いて活性層１８としての半導体膜並びに保護層２８又はゲート絶縁層１６としての第一の絶縁膜２４及び第二の絶縁膜２６を成膜する非電極形成工程と、を有している。
このような電界効果型トランジスタの製造方法について、上述したボトムゲート構造で且つトップコンタクト型のＴＦＴ１０の製造方法を一例に挙げて説明する。ただし、本発明の実施形態に係る電界効果型トランジスタの製造方法は、他の形態のＴＦＴを製造する場合についても下記同様に適用することができる。
以上説明した電界効果型トランジスタの製造方法は、ゲート電極１４、ソース電極２０、及びドレイン電極２２を形成する電極形成工程と、電極形成工程の前又は間に、上述した半導体素子の製造方法を用いて活性層１８としての半導体膜並びに保護層２８又はゲート絶縁層１６としての第一の絶縁膜２４及び第二の絶縁膜２６を成膜する非電極形成工程と、を有している。
このような電界効果型トランジスタの製造方法について、上述したボトムゲート構造で且つトップコンタクト型のＴＦＴ１０の製造方法を一例に挙げて説明する。ただし、本発明の実施形態に係る電界効果型トランジスタの製造方法は、他の形態のＴＦＴを製造する場合についても下記同様に適用することができる。
図２は、ボトムゲート構造で且つトップコンタクト型のＴＦＴ１０の製造方法の工程図である。
−ゲート電極１４の形成−
まず、図２（Ａ）に示すように、ＴＦＴ１０を形成するための基板１２を用意した後、 基板１２の一方の主面上に、ゲート電極１４を形成する。
基板１２の形状、構造、大きさ等については、膜を成膜可能な主面があることを前提として特に制限はなく、目的に応じて適宜選択することが出来る。基板１２の構造は単層構造であってもよいし、積層構造であってもよい。
基板１２の材質としては特に限定はなく、例えばガラス、ＹＳＺ（イットリウム安定化ジルコニウム）等の無機基板、樹脂基板や、その複合材料等を用いることが出来る。中でも軽量である点、可撓性を有する点から樹脂基板やその複合材料が好ましい。具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂基板、酸化珪素粒子との複合プラスチック材料、金属ナノ粒子、無機酸化物ナノ粒子、無機窒化物ナノ粒子等との複合プラスチック材料、カーボン繊維、カーボンナノチューブとの複合プラスチック材料、ガラスフェレーク、ガラスファイバー、ガラスビーズとの複合プラスチック材料、粘土鉱物や雲母派生結晶構造を有する粒子との複合プラスチック材料、薄いガラスと上記単独有機材料との間に少なくとも１回の接合界面を有する積層プラスチック材料、無機層と有機層を交互に積層することで、少なくとも１回以上の接合界面を有するバリア性能を有する複合材料、ステンレス基板或いはステンレスと異種金属を積層した金属多層基板、アルミニウム基板或いは表面に酸化処理（例えば陽極酸化処理）を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることが出来る。また、樹脂基板は、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。前記樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えることが好ましい。ここで、アンダーコート層を樹脂基板の片面に形成した場合には、内部残留応力にて樹脂基板に反りが生じるため、両面にコートするかもしくは、低応力に制御した膜質、または積層にて圧縮/引張応力にて制御した方が好ましい。また、アンダーコート層は、バリア性を高めるため、後述するゲート絶縁層１６などに用いられる材料が好ましい。
まず、図２（Ａ）に示すように、ＴＦＴ１０を形成するための基板１２を用意した後、 基板１２の一方の主面上に、ゲート電極１４を形成する。
基板１２の形状、構造、大きさ等については、膜を成膜可能な主面があることを前提として特に制限はなく、目的に応じて適宜選択することが出来る。基板１２の構造は単層構造であってもよいし、積層構造であってもよい。
基板１２の材質としては特に限定はなく、例えばガラス、ＹＳＺ（イットリウム安定化ジルコニウム）等の無機基板、樹脂基板や、その複合材料等を用いることが出来る。中でも軽量である点、可撓性を有する点から樹脂基板やその複合材料が好ましい。具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂基板、酸化珪素粒子との複合プラスチック材料、金属ナノ粒子、無機酸化物ナノ粒子、無機窒化物ナノ粒子等との複合プラスチック材料、カーボン繊維、カーボンナノチューブとの複合プラスチック材料、ガラスフェレーク、ガラスファイバー、ガラスビーズとの複合プラスチック材料、粘土鉱物や雲母派生結晶構造を有する粒子との複合プラスチック材料、薄いガラスと上記単独有機材料との間に少なくとも１回の接合界面を有する積層プラスチック材料、無機層と有機層を交互に積層することで、少なくとも１回以上の接合界面を有するバリア性能を有する複合材料、ステンレス基板或いはステンレスと異種金属を積層した金属多層基板、アルミニウム基板或いは表面に酸化処理（例えば陽極酸化処理）を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることが出来る。また、樹脂基板は、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。前記樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えることが好ましい。ここで、アンダーコート層を樹脂基板の片面に形成した場合には、内部残留応力にて樹脂基板に反りが生じるため、両面にコートするかもしくは、低応力に制御した膜質、または積層にて圧縮/引張応力にて制御した方が好ましい。また、アンダーコート層は、バリア性を高めるため、後述するゲート絶縁層１６などに用いられる材料が好ましい。
ゲート電極１４の形成では、まず例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って導電膜を成膜する。成膜後、導電膜をフォトリソグラフィー及びエッチング法又はリフトオフ法等により所定の形状にパターンニングすることにより、導電膜からゲート電極１４を形成する。この際、ゲート電極１４及びゲート配線を同時にパターンニングすることが好ましい。
ゲート電極１４を構成する導電膜は、高い導電性を有するものを用いることが好ましく、例えばＡｌ,Ｍｏ,Ｃｒ,Ｔａ,Ｔｉ,Ａｕ,Ａｕ等の金属、Ａｌ−Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を用いることができる。
ゲート電極１４を構成する導電膜は、高い導電性を有するものを用いることが好ましく、例えばＡｌ,Ｍｏ,Ｃｒ,Ｔａ,Ｔｉ,Ａｕ,Ａｕ等の金属、Ａｌ−Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を用いることができる。
−ゲート絶縁層１６の形成−
ゲート電極１４を形成した後は、図２（Ｂ）に示すように、当該ゲート電極１４上及び基板１２の露出面上にゲート絶縁層１６を形成する。
ゲート絶縁層１６の形成では、まず例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って絶縁膜を成膜する。成膜後、必要に応じて、フォトリソグラフィー及びエッチング法又はリフトオフ法等によって所定の形状にパターンニングを行い、絶縁膜からゲート絶縁層１６を形成する。
ゲート絶縁層１６を構成する絶縁膜は、高い絶縁性を有するものが好ましく、例えばＳｉＯ２,ＳｉＮｘ,ＳｉＯＮ,Ａｌ２Ｏ３,Ｙ２Ｏ３,Ｔａ２Ｏ５,ＨｆＯ２等の絶縁膜、又はこれらの化合物を少なくとも二つ以上含む絶縁膜としてもよい。
なお、ゲート絶縁層１６は、リーク電流の低下及び電圧耐性の向上のための厚みを有する必要がある一方、ゲート絶縁層の厚みが大きすぎると駆動電圧の上昇を招いてしまう。 ゲート絶縁層１６の厚みは、その材質にもよるが、１０ｎｍ以上１０μｍ以下が好ましく、５０ｎｍ以上１０００ｎｍ以下がより好ましく、１００ｎｍ以上４００ｎｍ以下が特に好ましい。
ゲート電極１４を形成した後は、図２（Ｂ）に示すように、当該ゲート電極１４上及び基板１２の露出面上にゲート絶縁層１６を形成する。
ゲート絶縁層１６の形成では、まず例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って絶縁膜を成膜する。成膜後、必要に応じて、フォトリソグラフィー及びエッチング法又はリフトオフ法等によって所定の形状にパターンニングを行い、絶縁膜からゲート絶縁層１６を形成する。
ゲート絶縁層１６を構成する絶縁膜は、高い絶縁性を有するものが好ましく、例えばＳｉＯ２,ＳｉＮｘ,ＳｉＯＮ,Ａｌ２Ｏ３,Ｙ２Ｏ３,Ｔａ２Ｏ５,ＨｆＯ２等の絶縁膜、又はこれらの化合物を少なくとも二つ以上含む絶縁膜としてもよい。
なお、ゲート絶縁層１６は、リーク電流の低下及び電圧耐性の向上のための厚みを有する必要がある一方、ゲート絶縁層の厚みが大きすぎると駆動電圧の上昇を招いてしまう。 ゲート絶縁層１６の厚みは、その材質にもよるが、１０ｎｍ以上１０μｍ以下が好ましく、５０ｎｍ以上１０００ｎｍ以下がより好ましく、１００ｎｍ以上４００ｎｍ以下が特に好ましい。
−活性層１８の形成（第一工程）−
ゲート絶縁層１６を形成した後は、図２（Ｃ）に示すように、当該ゲート絶縁層１６上でゲート電極１４と対向する位置に活性層１８を形成する。
活性層１８の形成では、まず例えば印刷方式やコーティング方式等の湿式方式、真空蒸着法やスパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤやプラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って酸化物半導体を主体とする半導体膜を成膜する第一工程を行う。これらの中でも、膜厚の制御がし易いという観点から、真空蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤ又はプラズマＣＶＤ法等の気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）がより好ましい。さらに、量産性の観点から、スパッタリング法がさらに好ましい。例えば、ＲＦマグネトロンスパッタリング成膜法により、真空度及び酸素流量を制御して成膜される。
そして、このような成膜の際、半導体膜の厚みが５ｎｍ以上となるように調整することが好ましい。後述する第三工程の熱処理により第一の絶縁膜２４と接する半導体膜（活性層１８）の界面内部に酸素が供給されるため、膜厚が５ｎｍ未満だと半導体膜全体に酸素が供給されて半導体として機能することが困難となったり、半導体膜全体に供給されなくともキャリアの移動する領域が極端に減少したりする場合があるので、このような場合を回避するためである。また、コスト的な問題から、半導体膜の厚みは１５０ｎｍ以下であることがより好ましい。さらに、キャリア移動の確保及びコストの抑制という両者の観点から、３０ｎｍ以上６０ｎｍ以下であることがより好ましい。
半導体膜の成膜後は、必要に応じて、フォトリソグラフィー及びエッチング法又はリフトオフ法等によって所定の形状にパターンニングを行い、半導体膜から活性層１８を形成する。その後、適宜、電気抵抗率等を調整するため熱処理を行ってもよい。なお、熱処理する場合は、熱処理後の活性層１８が、上述した半導体膜の膜厚であることが好ましい。
ゲート絶縁層１６を形成した後は、図２（Ｃ）に示すように、当該ゲート絶縁層１６上でゲート電極１４と対向する位置に活性層１８を形成する。
活性層１８の形成では、まず例えば印刷方式やコーティング方式等の湿式方式、真空蒸着法やスパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤやプラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って酸化物半導体を主体とする半導体膜を成膜する第一工程を行う。これらの中でも、膜厚の制御がし易いという観点から、真空蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤ又はプラズマＣＶＤ法等の気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）がより好ましい。さらに、量産性の観点から、スパッタリング法がさらに好ましい。例えば、ＲＦマグネトロンスパッタリング成膜法により、真空度及び酸素流量を制御して成膜される。
そして、このような成膜の際、半導体膜の厚みが５ｎｍ以上となるように調整することが好ましい。後述する第三工程の熱処理により第一の絶縁膜２４と接する半導体膜（活性層１８）の界面内部に酸素が供給されるため、膜厚が５ｎｍ未満だと半導体膜全体に酸素が供給されて半導体として機能することが困難となったり、半導体膜全体に供給されなくともキャリアの移動する領域が極端に減少したりする場合があるので、このような場合を回避するためである。また、コスト的な問題から、半導体膜の厚みは１５０ｎｍ以下であることがより好ましい。さらに、キャリア移動の確保及びコストの抑制という両者の観点から、３０ｎｍ以上６０ｎｍ以下であることがより好ましい。
半導体膜の成膜後は、必要に応じて、フォトリソグラフィー及びエッチング法又はリフトオフ法等によって所定の形状にパターンニングを行い、半導体膜から活性層１８を形成する。その後、適宜、電気抵抗率等を調整するため熱処理を行ってもよい。なお、熱処理する場合は、熱処理後の活性層１８が、上述した半導体膜の膜厚であることが好ましい。
活性層１８を構成する半導体膜は、酸化物半導体を主体としていればよく、その他に不純物等を含有していても良い。ここで、「主体」とは、活性層１８を構成する構成成分のうち、最も多く含有されている成分を表す。
酸化物半導体は、非晶質又は結晶質のいずれであってもよいが、好ましくは、非晶質酸化物半導体が用いられる。半導体膜を酸化物半導体により構成すれば、非晶質シリコンの半導体膜に比べて電荷の移動度がはるかに高く、低電圧で駆動させることができる。また、酸化物半導体を用いれば、通常、シリコンよりも光透過性が高い半導体膜を形成することができる。また、酸化物半導体、特に非晶質酸化物半導体は、低温（例えば室温）で均一に成膜が可能であるため、プラスチックのような可撓性のある樹脂基板を用いるときに特に有利となる。
酸化物半導体の構成材料としては、従来公知のものが包含され、例えばＩｎ，Ｔｉ，Ｎｂ，Ｓｎ，Ｚｎ，Ｇｄ，Ｃｄ，Ｚｒ，Ｙ，Ｌａ，Ｔａ等の遷移金属の酸化物の他、ＳｒＴｉＯ3，ＣａＴｉＯ3，ＺｎＯ・Ｒｈ２Ｏ３，ＣｕＧａＯ２，ＳｒＣｕ２Ｏ２等の酸化物等が挙げられる。
このように、活性層１８の半導体膜に用いられる酸化物半導体は、特に限定されることはないが、Ｉｎ、Ｓｎ、Ｚｎ、Ｇａ及びＣｄのうち少なくとも１種を含む酸化物が好ましく、Ｉｎ、Ｓｎ、Ｚｎ及びＧａのうち少なくとも１種を含む酸化物がより好ましく、Ｉｎ、Ｇａ及びＺｎのうちの少なくとも１種を含む酸化物（例えばＩｎ−Ｏ系）がさらに好ましい。
特に、Ｉｎ、Ｇａ及びＺｎのうちの少なくとも２種を含む酸化物（例えばＩｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｇａ−Ｚｎ−Ｏ系）が好ましく、Ｉｎ、Ｇａ及びＺｎを全て含む酸化物がより好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体としては、結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表される酸化物半導体が好ましく、特に、ＩｎＧａＺｎＯ４がより好ましい。この組成の酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。ただし、ＩＧＺＯの組成比は、厳密にＩｎ：Ｇａ：Ｚｎ＝１：１：１となる必要はない。なお、ＩｎＧａＺｎＯ４（ＩＧＺＯ）の他にも、具体的に、ＩＴＯ（Indium Tin Oxide）やＩＳＺＯ（Indium Silicon Oxide）、ＩＧＯ（Indium Gallium Oxide）、ＩＴＺＯ（Indium Tin Zinc Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＩＨＺＯ（Indium Hafnium Zinc Oxide）等が好ましい。
活性層１８の層構造は、２層以上から構成されていても良く、活性層１８が低抵抗層と高抵抗層より形成され、低抵抗層がゲート絶縁層１６と接し、高抵抗層がソース電極２０及びドレイン電極２２の少なくとも一方と電気的に接していることが好ましい。
酸化物半導体は、非晶質又は結晶質のいずれであってもよいが、好ましくは、非晶質酸化物半導体が用いられる。半導体膜を酸化物半導体により構成すれば、非晶質シリコンの半導体膜に比べて電荷の移動度がはるかに高く、低電圧で駆動させることができる。また、酸化物半導体を用いれば、通常、シリコンよりも光透過性が高い半導体膜を形成することができる。また、酸化物半導体、特に非晶質酸化物半導体は、低温（例えば室温）で均一に成膜が可能であるため、プラスチックのような可撓性のある樹脂基板を用いるときに特に有利となる。
酸化物半導体の構成材料としては、従来公知のものが包含され、例えばＩｎ，Ｔｉ，Ｎｂ，Ｓｎ，Ｚｎ，Ｇｄ，Ｃｄ，Ｚｒ，Ｙ，Ｌａ，Ｔａ等の遷移金属の酸化物の他、ＳｒＴｉＯ3，ＣａＴｉＯ3，ＺｎＯ・Ｒｈ２Ｏ３，ＣｕＧａＯ２，ＳｒＣｕ２Ｏ２等の酸化物等が挙げられる。
このように、活性層１８の半導体膜に用いられる酸化物半導体は、特に限定されることはないが、Ｉｎ、Ｓｎ、Ｚｎ、Ｇａ及びＣｄのうち少なくとも１種を含む酸化物が好ましく、Ｉｎ、Ｓｎ、Ｚｎ及びＧａのうち少なくとも１種を含む酸化物がより好ましく、Ｉｎ、Ｇａ及びＺｎのうちの少なくとも１種を含む酸化物（例えばＩｎ−Ｏ系）がさらに好ましい。
特に、Ｉｎ、Ｇａ及びＺｎのうちの少なくとも２種を含む酸化物（例えばＩｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｇａ−Ｚｎ−Ｏ系）が好ましく、Ｉｎ、Ｇａ及びＺｎを全て含む酸化物がより好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体としては、結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表される酸化物半導体が好ましく、特に、ＩｎＧａＺｎＯ４がより好ましい。この組成の酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。ただし、ＩＧＺＯの組成比は、厳密にＩｎ：Ｇａ：Ｚｎ＝１：１：１となる必要はない。なお、ＩｎＧａＺｎＯ４（ＩＧＺＯ）の他にも、具体的に、ＩＴＯ（Indium Tin Oxide）やＩＳＺＯ（Indium Silicon Oxide）、ＩＧＯ（Indium Gallium Oxide）、ＩＴＺＯ（Indium Tin Zinc Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＩＨＺＯ（Indium Hafnium Zinc Oxide）等が好ましい。
活性層１８の層構造は、２層以上から構成されていても良く、活性層１８が低抵抗層と高抵抗層より形成され、低抵抗層がゲート絶縁層１６と接し、高抵抗層がソース電極２０及びドレイン電極２２の少なくとも一方と電気的に接していることが好ましい。
−ソース・ドレイン電極２０,２２の形成−
活性層１８を形成した後は、図２（Ｄ）に示すように、当該活性層１８上及びゲート絶縁層１６の露出面上にソース電極２０及びドレイン電極２２を形成する。
ソース・ドレイン電極２０,２２の形成では、まず例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って導電膜を成膜する。これらの中でも、膜厚の制御がし易いという観点から、真空蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤ又はプラズマＣＶＤ法等の気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）がより好ましい。さらに、量産性の観点から、スパッタリング法がさらに好ましい。成膜後、必要に応じて、フォトリソグラフィー及びエッチング法又はリフトオフ法等によって所定の形状にパターンニングを行い、導電膜からソース・ドレイン電極２０,２２を形成する。この際、ソース・ドレイン電極２０,２２に接続する配線を同時にパターンニングすることが好ましい。
ソース・ドレイン電極２０,２２を構成する導電膜は、高い導電性を有するものを用い、例えばＡｌ,Ｍｏ,Ｃｒ,Ｔａ,Ｔｉ,Ａｕ,Ａｕ等の金属、Ａｌ−Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を用いて形成することが出来る。ソース・ドレイン電極２０,２２としてはこれらの導電膜を単層構造又は２層以上の積層構造として用いることが出来る。
活性層１８を形成した後は、図２（Ｄ）に示すように、当該活性層１８上及びゲート絶縁層１６の露出面上にソース電極２０及びドレイン電極２２を形成する。
ソース・ドレイン電極２０,２２の形成では、まず例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って導電膜を成膜する。これらの中でも、膜厚の制御がし易いという観点から、真空蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤ又はプラズマＣＶＤ法等の気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）がより好ましい。さらに、量産性の観点から、スパッタリング法がさらに好ましい。成膜後、必要に応じて、フォトリソグラフィー及びエッチング法又はリフトオフ法等によって所定の形状にパターンニングを行い、導電膜からソース・ドレイン電極２０,２２を形成する。この際、ソース・ドレイン電極２０,２２に接続する配線を同時にパターンニングすることが好ましい。
ソース・ドレイン電極２０,２２を構成する導電膜は、高い導電性を有するものを用い、例えばＡｌ,Ｍｏ,Ｃｒ,Ｔａ,Ｔｉ,Ａｕ,Ａｕ等の金属、Ａｌ−Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を用いて形成することが出来る。ソース・ドレイン電極２０,２２としてはこれらの導電膜を単層構造又は２層以上の積層構造として用いることが出来る。
成膜する導電膜の膜厚は、成膜性やエッチングやリフトオフ法によるパターンニング性、導電性等を考慮すると、１ｎｍ以上１０００ｎｍ以下とすることが好ましく、５０ｎｍ以上５００ｎｍ以下とすることがより好ましい。また、後述で具体的に説明するが、第三工程での熱処理によって、酸化性雰囲気中の酸素を第一の絶縁膜２４を介して当該第一の絶縁膜２４と接する活性層１８の界面内部に供給するだけでなく、ソース・ドレイン電極２０,２２を介して当該ソース・ドレイン電極２０,２２と接する活性層１８の界面内部にも供給できるような膜厚であることが好ましい。
−第一の絶縁膜の成膜（第二工程）−
第一工程後であってソース・ドレイン電極２０,２２の形成後に、図２（Ｅ）に示すように、活性層１８の露出面上に保護層２８の一部として機能する第一の絶縁膜２４を成膜する第二工程を行う。
第一の絶縁膜２４の成膜は、まず例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って導電膜を成膜する。これらの中でも、膜厚の制御がし易いという観点から、真空蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤ又はプラズマＣＶＤ法等の気相成膜法を用いるのが好ましい。気相成膜法の中でも、生産性/バリア性の観点からプラズマを発生するスパッタリング法、イオンプレーティング法、ＣＶＤ又はプラズマＣＶＤがより好ましい。さらに、量産性の観点からはスパッタリング法が特に好ましく、バリア性の観点からはＣＶＤ法が特に好ましい。第一の絶縁膜２４の成膜後は、必要に応じて、フォトリソグラフィー及びエッチング法又はリフトオフ法等によって所定の形状にパターンニングを行ってもよい。
第一工程後であってソース・ドレイン電極２０,２２の形成後に、図２（Ｅ）に示すように、活性層１８の露出面上に保護層２８の一部として機能する第一の絶縁膜２４を成膜する第二工程を行う。
第一の絶縁膜２４の成膜は、まず例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って導電膜を成膜する。これらの中でも、膜厚の制御がし易いという観点から、真空蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤ又はプラズマＣＶＤ法等の気相成膜法を用いるのが好ましい。気相成膜法の中でも、生産性/バリア性の観点からプラズマを発生するスパッタリング法、イオンプレーティング法、ＣＶＤ又はプラズマＣＶＤがより好ましい。さらに、量産性の観点からはスパッタリング法が特に好ましく、バリア性の観点からはＣＶＤ法が特に好ましい。第一の絶縁膜２４の成膜後は、必要に応じて、フォトリソグラフィー及びエッチング法又はリフトオフ法等によって所定の形状にパターンニングを行ってもよい。
ここで、第二工程では、活性層１８の露出面上に成膜を行うので、当該露出面がダメージを受け、結果、光照射時のΔＶｔｈを左右する表面欠陥が発生してしまう場合がある。成膜の中でも、生産性/バリア性の観点からプラズマを発生する成膜法を用いると、そのプラズマにより活性層１８の露出面が特にダメージを受け、結果、表面欠陥が増大してしまう。
したがって、プラズマを発生する成膜法を用いる場合、プラズマダメージを低減するという観点から、第四工程での成膜よりも成膜速度を下げ且つブラズマ電位を下げる、又は成膜室内の成膜圧力を上げることが好ましい。なお、保護層２８を第一の絶縁膜２４と第二の絶縁膜２６に分けたのは、後述する第三工程における熱処理時の保護層２８の厚みを薄くするためであるが、第四工程における第二の絶縁膜２６の成膜では活性層１８の面にダメージを与えないので、ブラズマ電位に関係なく成膜速度をある程度上げて、その分、第二工程における第一の絶縁膜２４の成膜速度を下げ且つブラズマ電位を下げて、活性層１８の露出面上に与えるプラズマダメージを低減することができる。
逆に、ブラズマ下に長い間曝さないようにしてプラズマダメージを低減するという観点から、成膜速度を上げることにより、第四工程で第二の絶縁膜２６を成膜する成膜時間よりも短い成膜時間で第一の絶縁膜２４を成膜することが好ましい。第一の絶縁膜２４の成膜速度は、具体的に、厚みの制御をし易くするという観点から、２０ｎｍ／ｍｉｎ以下とすることが好ましい。
上記同様に成膜時間を短くしてプラズマダメージを低減するという観点から、第二工程では、第一の絶縁膜２４の膜厚が第二の絶縁膜２６よりも薄くなるように調整することが好ましい。ただし、第一の絶縁膜の厚みが２ｎｍ未満に薄くすると成膜予定の活性層１８の露出面一部が露出したままの状態となったり均一な膜とならなかったりする場合があるので２ｎｍ以上に調整することが好ましい。なお、膜厚の調整の詳細については後述する。
したがって、プラズマを発生する成膜法を用いる場合、プラズマダメージを低減するという観点から、第四工程での成膜よりも成膜速度を下げ且つブラズマ電位を下げる、又は成膜室内の成膜圧力を上げることが好ましい。なお、保護層２８を第一の絶縁膜２４と第二の絶縁膜２６に分けたのは、後述する第三工程における熱処理時の保護層２８の厚みを薄くするためであるが、第四工程における第二の絶縁膜２６の成膜では活性層１８の面にダメージを与えないので、ブラズマ電位に関係なく成膜速度をある程度上げて、その分、第二工程における第一の絶縁膜２４の成膜速度を下げ且つブラズマ電位を下げて、活性層１８の露出面上に与えるプラズマダメージを低減することができる。
逆に、ブラズマ下に長い間曝さないようにしてプラズマダメージを低減するという観点から、成膜速度を上げることにより、第四工程で第二の絶縁膜２６を成膜する成膜時間よりも短い成膜時間で第一の絶縁膜２４を成膜することが好ましい。第一の絶縁膜２４の成膜速度は、具体的に、厚みの制御をし易くするという観点から、２０ｎｍ／ｍｉｎ以下とすることが好ましい。
上記同様に成膜時間を短くしてプラズマダメージを低減するという観点から、第二工程では、第一の絶縁膜２４の膜厚が第二の絶縁膜２６よりも薄くなるように調整することが好ましい。ただし、第一の絶縁膜の厚みが２ｎｍ未満に薄くすると成膜予定の活性層１８の露出面一部が露出したままの状態となったり均一な膜とならなかったりする場合があるので２ｎｍ以上に調整することが好ましい。なお、膜厚の調整の詳細については後述する。
また、第二工程における第一の絶縁膜２４の成膜は、活性層１８の露出面上の一部のみに成膜を行うようにしてもよい。この場合、活性層１８の残りの露出面上に第二の絶縁膜２６を成膜したとき、当該残りの露出面上にダメージを与えることになるが、少なくとも第一の絶縁膜２４と接する活性層１８の界面（露出面上の一部だった面）にはダメージを与えず、また第一の絶縁膜２４の成膜の際に与えたダメージによる表面欠陥は、後述する第三工程の熱処理にて補填されるからである。しかしながら、補填する領域を増やし、且つソース・ドレイン電極２０，２２を介して電流が流れる領域はＴＦＴ特性に影響を与え易いのでその部分を補填するという観点から、少なくともソース・ドレイン電極２０，２２の間にある活性層１８の露出面上全面に成膜することが好ましい。そして、補填する領域を最大限に増やすという観点から、第四工程以降で活性層１８の露出面上全面に成膜することがより好ましい。
第一の絶縁膜２４の構成材料は、特に限定されないが、ＳｉＯ２,ＳｉＯ,ＭｇＯ,Ａｌ２Ｏ３,ＧｅＯ,ＮｉＯ,ＳｒＯ,Ｙ２Ｏ３,ＺｒＯ２,ＣｅＯ２,Ｒｂ２Ｏ,Ｓｃ２Ｏ３,Ｌａ２Ｏ３,Ｎｄ２Ｏ３,Ｓｍ２Ｏ３,Ｇｄ２Ｏ３,Ｄｙ２Ｏ３,Ｅｒ２Ｏ３,Ｙｂ２Ｏ３,Ｔａ２Ｏ３,Ｔａ２Ｏ５,Ｎｂ２Ｏ５,ＨｆＯ２,Ｇａ２Ｏ３,ＴｉＯ２等の金属酸化物、ＡｌＮ,ＳｉＮ,ＳｉＮｘＯｙ等の金属窒化物等の無機材料が挙げられる。中でも、成膜速度が速いＳｉＯ２やＧｄ２Ｏ３等が好ましく、Ｇｄ２Ｏ３がより好ましい。また、酸素量調整、組成調整、又は元素ドーピング等により抵抗率を変化させるなどしてＩＧＺＯ等活性層１８と同様の材料を用いることもできる。また、第一の絶縁膜２４の構成材料が酸化物であると後述する第三工程の熱処理でその酸素量が変化して膜特性が変わり得ることから、膜特性を変化させないようにするという観点から、酸化物以外の窒化物等の絶縁体を用いることも好ましい。
また、活性層１８と保護層２８との密着性を高めるという観点から、第一の絶縁膜２４は、第二の絶縁膜２６の構成材料の少なくとも一部の金属と活性層１８（半導体膜）の構成材料の少なくとも一部の金属との両方を含むことが好ましい。
また、活性層１８と保護層２８との密着性を高めるという観点から、第一の絶縁膜２４は、第二の絶縁膜２６の構成材料の少なくとも一部の金属と活性層１８（半導体膜）の構成材料の少なくとも一部の金属との両方を含むことが好ましい。
−熱処理（第三工程）−
第二工程後は、図２（Ｆ）に示すように、ヒータ６０で基板１２等を加熱することにより、酸素を含有する酸化性雰囲気中で熱処理する第三工程を行う。なお、加熱方法については特に限定されず、ヒータ６０の他に、レーザーアニールで局所的に加熱する方法を用いてもよい。また酸化性雰囲気中の酸素含有量についても特に限定されないが、移動度等のＴＦＴ特性を向上する観点から酸素含有量については全体の５％以上であることが好ましい。
第二工程後は、図２（Ｆ）に示すように、ヒータ６０で基板１２等を加熱することにより、酸素を含有する酸化性雰囲気中で熱処理する第三工程を行う。なお、加熱方法については特に限定されず、ヒータ６０の他に、レーザーアニールで局所的に加熱する方法を用いてもよい。また酸化性雰囲気中の酸素含有量についても特に限定されないが、移動度等のＴＦＴ特性を向上する観点から酸素含有量については全体の５％以上であることが好ましい。
ここで、本実施形態では、第二工程と第三工程の際に、第一の絶縁膜２４の厚みをＺ（ｎｍ）とし、第三工程での熱処理温度をＴ（℃）とし、さらに酸素の拡散距離をＬ（ｎｍ）としたとき、０＜Ｚ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように第一の絶縁膜２４の厚みと上記熱処理温度を調整する。このように、第一の絶縁膜の厚みＺと熱処理温度Ｔの調整を行った上で第三工程の熱処理をすることによって、酸化性雰囲気中の酸素を第一の絶縁膜２４を介して活性層１８の表面内部にまで供給することができるため、第二工程の成膜によって成膜ダメージを受けた活性層１８の表面欠陥を十分に補填でき、光照射時のΔＶｔｈ等の素子特性を顕著に安定化することができる。
なお、実施例でも説明するが、第一の絶縁膜２４の厚みＺが上記範囲外で厚くても、特許文献３のように、少なくとも３００℃超の熱処理によって、酸化性雰囲気中の酸素ではなく第一の絶縁膜２４中の酸素又第一の絶縁膜２４以外（側面等）を介した酸素を、当該第一の絶縁膜２４と接する活性層１８の界面内部に供給することによっても、光照射時のＴＦＴ特性を安定化することができるものの、その安定化はごく僅かなものである。具体的に、第一の絶縁膜２４の厚みＺを上記範囲外で薄くしていっても、その厚み１ｎｍ当りでΔＶｔｈが小数点第３桁〜４桁程度しか改善しない（０Ｖに近づかない）。
一方、第一の絶縁膜２４の厚みＺを上記範囲内で薄くしていくと、具体的に、その厚み１ｎｍ当りでΔＶｔｈが小数点第１桁〜２桁程度顕著に改善する（０Ｖに近づく）。特に、波長４００ｎｍ以下の短波長の光照射をする場合、１ｎｍ当りでΔＶｔｈが小数点第１桁程度改善することになり、顕著さが増す。なお、波長７００ｎｍ以上の光照射を行う場合は、第一の絶縁膜２４の厚みＺが上記範囲内では、ΔＶｔｈが負の値から０を超え正の値となってしまうことから、波長７００ｎｍ未満の光照射を行うようにすることが好ましい。
なお、実施例でも説明するが、第一の絶縁膜２４の厚みＺが上記範囲外で厚くても、特許文献３のように、少なくとも３００℃超の熱処理によって、酸化性雰囲気中の酸素ではなく第一の絶縁膜２４中の酸素又第一の絶縁膜２４以外（側面等）を介した酸素を、当該第一の絶縁膜２４と接する活性層１８の界面内部に供給することによっても、光照射時のＴＦＴ特性を安定化することができるものの、その安定化はごく僅かなものである。具体的に、第一の絶縁膜２４の厚みＺを上記範囲外で薄くしていっても、その厚み１ｎｍ当りでΔＶｔｈが小数点第３桁〜４桁程度しか改善しない（０Ｖに近づかない）。
一方、第一の絶縁膜２４の厚みＺを上記範囲内で薄くしていくと、具体的に、その厚み１ｎｍ当りでΔＶｔｈが小数点第１桁〜２桁程度顕著に改善する（０Ｖに近づく）。特に、波長４００ｎｍ以下の短波長の光照射をする場合、１ｎｍ当りでΔＶｔｈが小数点第１桁程度改善することになり、顕著さが増す。なお、波長７００ｎｍ以上の光照射を行う場合は、第一の絶縁膜２４の厚みＺが上記範囲内では、ΔＶｔｈが負の値から０を超え正の値となってしまうことから、波長７００ｎｍ未満の光照射を行うようにすることが好ましい。
また、第二工程と第三工程の際に、Ｚ≦（Ｌ−１．０）＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１−１．０の関係式を満たすように第一の絶縁膜２４の厚みと熱処理温度を調整することが好ましい。第一の絶縁膜２４の厚みを上記範囲内で薄くするとΔＶｔｈがより顕著に改善し且つ光照射の波長が３６０ｎｍ以上のどの波長であっても、ΔＶｔｈが−０．８Ｖ超に改善するからである。
さらに、第二工程と第三工程の際に、Ｚ≦（Ｌ−２．０）＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１−２．０の関係式を満たすように第一の絶縁膜２４の厚みと熱処理温度を調整することが好ましい。光照射の波長が３６０ｎｍ以上のどの波長であっても、ΔＶｔｈが−０．６Ｖ以上に改善するからである。
また、第二工程と第三工程の際に、（Ｌ−５．０）＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１−５．０≦Ｚの関係式を満たすように第一の絶縁膜２４の厚みと熱処理温度を調整することも好ましい。酸素供給に伴う活性層１８の移動度の減少が著しくなることを回避するためである。
また、第二工程と第三工程の際に、（Ｌ−２．０）＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１−２．０≦Ｚの関係式を満たすように第一の絶縁膜２４の厚みと熱処理温度を調整することも好ましい。波長（例えば４２０ｎｍや４４０ｎｍの波長）によっては、活性層１８の移動度がほぼ変化（減少）しないからである。
さらに、第二工程と第三工程の際に、Ｚ≦（Ｌ−２．０）＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１−２．０の関係式を満たすように第一の絶縁膜２４の厚みと熱処理温度を調整することが好ましい。光照射の波長が３６０ｎｍ以上のどの波長であっても、ΔＶｔｈが−０．６Ｖ以上に改善するからである。
また、第二工程と第三工程の際に、（Ｌ−５．０）＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１−５．０≦Ｚの関係式を満たすように第一の絶縁膜２４の厚みと熱処理温度を調整することも好ましい。酸素供給に伴う活性層１８の移動度の減少が著しくなることを回避するためである。
また、第二工程と第三工程の際に、（Ｌ−２．０）＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１−２．０≦Ｚの関係式を満たすように第一の絶縁膜２４の厚みと熱処理温度を調整することも好ましい。波長（例えば４２０ｎｍや４４０ｎｍの波長）によっては、活性層１８の移動度がほぼ変化（減少）しないからである。
このように、第三工程での熱処理温度Ｔは、第一の絶縁膜２４の厚みＺとの関係を考慮して値を調整することになるが、活性層１８を構成する酸化物半導体を結晶質として用いる場合、酸化物半導体の種類にもよるが１０００℃以下であることが好ましい。第三工程の熱処理による酸化物半導体の結晶変化や溶融を抑制するためである。なお、以上の条件に適合する酸化物半導体としては、例えばＩｎ、Ｇａ及びＺｎのうちの少なくとも１種を含む非晶質酸化物が挙げられる。
また、活性層１８を構成する酸化物半導体を非晶質として用いる場合、７００℃未満とすることがより好ましい。雰囲気によっては７００℃以上の高温となると還元作用が強く働く場合があり、この場合酸素供給量より酸素脱離量の方が増えてしまうので、これを回避するためである。
また、活性層１８を構成する酸化物半導体を非晶質として用いる場合、酸化物半導体の種類にもよるが６００℃未満とすることがより好ましい。第三工程の熱処理による酸化物半導体の結晶化を防ぐためである。また、非晶質・結晶質に関わりなく、６００℃未満の熱処理温度だと、活性層１８と第一の絶縁膜２４の間でカチオンの相互拡散が起こって２つの領域が交じりあってしまうことを抑制できるからである。なお、以上の条件に適合する酸化物半導体としては、例えばＩｎ、Ｇａ及びＺｎのうちの少なくとも１種を含む非晶質酸化物が挙げられる。
さらに、活性層１８を構成する酸化物半導体を非晶質として用い、且つ、基板１２として樹脂基板を用いる場合には、基板１２の種類にもよるが４５０℃以下とすることがより好ましい。第三工程の熱処理による結晶化を防ぐためである。なお、以上の条件に適合する樹脂基板としては、ポリイミド（耐熱性：４５０℃）が挙げられる。
また、活性層１８を構成する酸化物半導体を非晶質として用いる場合、７００℃未満とすることがより好ましい。雰囲気によっては７００℃以上の高温となると還元作用が強く働く場合があり、この場合酸素供給量より酸素脱離量の方が増えてしまうので、これを回避するためである。
また、活性層１８を構成する酸化物半導体を非晶質として用いる場合、酸化物半導体の種類にもよるが６００℃未満とすることがより好ましい。第三工程の熱処理による酸化物半導体の結晶化を防ぐためである。また、非晶質・結晶質に関わりなく、６００℃未満の熱処理温度だと、活性層１８と第一の絶縁膜２４の間でカチオンの相互拡散が起こって２つの領域が交じりあってしまうことを抑制できるからである。なお、以上の条件に適合する酸化物半導体としては、例えばＩｎ、Ｇａ及びＺｎのうちの少なくとも１種を含む非晶質酸化物が挙げられる。
さらに、活性層１８を構成する酸化物半導体を非晶質として用い、且つ、基板１２として樹脂基板を用いる場合には、基板１２の種類にもよるが４５０℃以下とすることがより好ましい。第三工程の熱処理による結晶化を防ぐためである。なお、以上の条件に適合する樹脂基板としては、ポリイミド（耐熱性：４５０℃）が挙げられる。
さらにここで、第一の絶縁膜２４及び活性層１８中への酸素の拡散距離Ｌについて説明する。まず、上述したＬ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１という関係式に熱処理温度Ｔ（℃）を１００℃ずつ変化させて代入したときの拡散距離Ｌの理論値を表１に示す。なお、実測値については実施例にて説明する。
表１に示すように、７００℃以上の高温の熱処理温度Ｔで第三工程の熱処理を行えば、酸素の拡散距離Ｌが２８８ｎｍ以上となり、第一の絶縁膜２４の厚みＺを、Ｚ＜Ｌの関係から２８８ｎｍ未満まで厚くすることができ、第一の絶縁膜２４だけで保護層２８として十分に機能する厚みを確保することができる。なお、保護層２８として十分に機能する厚みとしては、活性層１８への水分の進入を抑制する観点から３０ｎｍ以上が好ましく、活性層１８からの酸素脱離を抑制する観点から５０ｎｍ以上がより好ましく、活性層１８への水分の進入を回避し且つ活性層１８からの酸素脱離を回避する観点から１００ｎｍ以上がさらに好ましい。また、コストや製造時間を削減する観点から１μｍ以下が好ましい。
しかしながら、上述したように雰囲気によっては７００℃以上の高温となると還元作用が強く働く場合があり、この場合酸素供給量より酸素脱離量の方が増えてしまう。そこで、逆に７００℃未満の熱処理温度Ｔ、特に６００℃未満の低温の熱処理温度Ｔで第三工程の熱処理を行うことを考えると、酸素の拡散距離Ｌが２８８ｎｍ未満（７００℃未満のとき）、特に１０８ｎｍ未満（６００℃未満のとき）となり、熱処理温度Ｔを低温にすればするほど、第一の絶縁膜２４の厚みＺを、Ｚ＜Ｌの関係から薄くしなければならない。このように、第一の絶縁膜２４の厚みＺが薄いと、第一の絶縁膜２４だけでは保護層２８として十分に機能する厚みを確保することができないので、保護層２８として機能する第二の絶縁膜２６の成膜が有効となる。
しかしながら、上述したように雰囲気によっては７００℃以上の高温となると還元作用が強く働く場合があり、この場合酸素供給量より酸素脱離量の方が増えてしまう。そこで、逆に７００℃未満の熱処理温度Ｔ、特に６００℃未満の低温の熱処理温度Ｔで第三工程の熱処理を行うことを考えると、酸素の拡散距離Ｌが２８８ｎｍ未満（７００℃未満のとき）、特に１０８ｎｍ未満（６００℃未満のとき）となり、熱処理温度Ｔを低温にすればするほど、第一の絶縁膜２４の厚みＺを、Ｚ＜Ｌの関係から薄くしなければならない。このように、第一の絶縁膜２４の厚みＺが薄いと、第一の絶縁膜２４だけでは保護層２８として十分に機能する厚みを確保することができないので、保護層２８として機能する第二の絶縁膜２６の成膜が有効となる。
そこで、本実施形態では、第二の絶縁膜２６を成膜する第四工程を行う。無論、第一の絶縁膜２４だけで保護層２８として十分に機能する厚みを確保することができることを前提として、本発明には、第四工程を行わない場合も含むものとする。
−第二の絶縁膜の成膜（第四工程）−
この第四工程では、第三工程後に、図２（Ｇ）に示すように、第一の絶縁膜２４の面上に第二の絶縁膜２６を成膜する。
第二の絶縁膜２６の成膜方法は、第一の絶縁膜２４の成膜方法と同一であってもよいし、異なっていてもよい。ただし、生産性/バリア性の観点から第一の絶縁膜２４と第二の絶縁膜２６の成膜方法が、共にプラズマを発生する成膜法であることが好ましい。同様に、第二の絶縁膜２６の構成材料も、第一の絶縁膜２４の構成材料と同一であってもよいし、異なっていてもよい。
なお、第三工程での熱処理温度Ｔが６００℃未満の低温の場合、酸素拡散距離Ｌが短いため酸素を活性層１８界面内部にまで供給するという観点から、第一の絶縁膜２４の厚みＺを薄くする必要がある。逆に保護層２８としては十分に機能しなくなるので、この第四工程では、第一の絶縁膜２４を薄くする分、第一の絶縁膜２４よりも厚みの大きい第二の絶縁膜２６を成膜することが好ましい。
この第四工程では、第三工程後に、図２（Ｇ）に示すように、第一の絶縁膜２４の面上に第二の絶縁膜２６を成膜する。
第二の絶縁膜２６の成膜方法は、第一の絶縁膜２４の成膜方法と同一であってもよいし、異なっていてもよい。ただし、生産性/バリア性の観点から第一の絶縁膜２４と第二の絶縁膜２６の成膜方法が、共にプラズマを発生する成膜法であることが好ましい。同様に、第二の絶縁膜２６の構成材料も、第一の絶縁膜２４の構成材料と同一であってもよいし、異なっていてもよい。
なお、第三工程での熱処理温度Ｔが６００℃未満の低温の場合、酸素拡散距離Ｌが短いため酸素を活性層１８界面内部にまで供給するという観点から、第一の絶縁膜２４の厚みＺを薄くする必要がある。逆に保護層２８としては十分に機能しなくなるので、この第四工程では、第一の絶縁膜２４を薄くする分、第一の絶縁膜２４よりも厚みの大きい第二の絶縁膜２６を成膜することが好ましい。
−熱処理（第五工程）−
第四工程後は、必要に応じて、酸化性雰囲気下において第三工程での熱処理温度よりも低い温度で熱処理する第五工程を行う。第三工程での熱処理温度以上の温度で熱処理すると、活性層１８中の酸素（第三工程で供給した酸素等）が外部へと拡散してしまう虞があるからである。
第五工程での熱処理温度は、保護層２８（第二の絶縁膜２６）表面の水分を蒸発させるという観点から１００℃以上であることが好ましい。また、保護層２８中の水分を蒸発させるという観点から２００℃以上であることがより好ましい。
また、第一の絶縁膜２４と第二の絶縁膜２６の厚みの合計が、上述した保護層２８の厚みとなるようにすることが好ましく、例えば活性層１８への水分の進入を抑制して保護層２８として十分に機能させるという観点から３０ｎｍ以上であることが好ましい。
第四工程後は、必要に応じて、酸化性雰囲気下において第三工程での熱処理温度よりも低い温度で熱処理する第五工程を行う。第三工程での熱処理温度以上の温度で熱処理すると、活性層１８中の酸素（第三工程で供給した酸素等）が外部へと拡散してしまう虞があるからである。
第五工程での熱処理温度は、保護層２８（第二の絶縁膜２６）表面の水分を蒸発させるという観点から１００℃以上であることが好ましい。また、保護層２８中の水分を蒸発させるという観点から２００℃以上であることがより好ましい。
また、第一の絶縁膜２４と第二の絶縁膜２６の厚みの合計が、上述した保護層２８の厚みとなるようにすることが好ましく、例えば活性層１８への水分の進入を抑制して保護層２８として十分に機能させるという観点から３０ｎｍ以上であることが好ましい。
以上の工程を経ることにより、図１（Ａ）に示すＴＦＴ１０を作製することができる。
本発明の実施形態に係るＴＦＴ１０の製造方法によれば、第一の絶縁膜２４の厚みＺと熱処理温度Ｔの調整を行った上で第三工程の熱処理をすることによって、酸化性雰囲気中の酸素を第一の絶縁膜２４を介して活性層１８の表面内部にまで供給することができるため、第二工程の成膜によって成膜ダメージを受けた活性層１８の表面欠陥を十分に補填でき、光照射時のΔＶｔｈ等の素子特性を顕著に安定化することができる。
なお、ＴＦＴ１０の完成後に、本発明の実施形態に係る製造方法を用いて作製したＴＦＴ１０であるか否かを確認（第三工程の熱処理を行ったか否かを確認）する手段としては、断面ＴＥＭ観察、断面ＴＥＭとＳＩＭＳ（Secondary Ion-microprobe Mass Spectrometer：二次イオン質量分析計）の組み合わせ又はＩＣＰ（Inductively Coupled Plasma：誘導結合プラズマ）発光分析等の組成分析が挙げられる。
具体的に、活性層１８と第一の絶縁膜２４との区別等を断面ＴＥＭ観察により行い、さらに活性層１８中にＺｎを含んでいる場合、ＳＩＭＳによりそのＺｎが熱処理で拡散して第一の絶縁膜２４内に入り込むことが分かっているため、断面ＴＥＭ観察にて第一の絶縁膜２４に相当する領域にＺｎを表すライン（コントラストの変化も含む）があるか否かを特定する。これにより、第三工程の熱処理を行ったか否かを確認することができる。
又は、活性層１８と第一の絶縁膜２４との区別等を断面ＴＥＭ観察により行い、さらに活性層１８中にＺｎを含んでいる場合、ＳＩＭＳにより第一の絶縁膜２４の深さにてＺｎに対応する強度があるか否かを特定する。これにより、第三工程の熱処理を行ったか否かを確認することができる。
なお、第三工程では上記関係式から３００℃超の熱処理温度を必要としているが、Ｚｎは酸化性雰囲気の下２５０℃以上の熱処理によって拡散し始めることが分かっているので、第三工程を行うと必然的に活性層１８中のＺｎが拡散することになる。
また、活性層１８中にＺｎを含んでいる場合で２５０℃以上の温度で熱処理したとき、Ｚｎ元素の減少が観測されため、第三工程で３００超の熱処理を施したＴＦＴの活性層１８においては、積層膜表面と、積層膜内部にＺｎ元素の減少した部位が見られるはずである。したがって、本発明の実施形態に係る製造方法を用いて作製したＴＦＴ１０であるか否かは、活性層の組成分布を評価することでも判断できる。
ただし、熱処理が第三工程で行ったものか例えば第五工程で行ったものかを区別することは困難と考えられる。しかし、第三工程での保護層２８の厚み（第一の絶縁膜２４のみ）と第五工程での保護層２８の厚み（第一の絶縁膜２４と第二の絶縁膜２４）はそれぞれ異なり、また熱処理温度もそれぞれ異なり得るため、Ｚｎの拡散量と拡散距離が異なる場合がある。したがって、製造工程にて第三工程と第五工程を両方行っていると、第一の絶縁膜２４に相当する領域にＺｎを表すラインが積層方向にて複数見られるため、第三工程の熱処理を行ったか否かを確認することができるものと考えられる。
また、第五工程を行った場合には、保護層２８（特に第二の絶縁膜２６）中の水分量が減少しているため、その水分量を熱重量分析等で測定することによって、水分量が多い場合には第三工程を行ったものと特定し、水分量が低い場合には第五工程を行ったものと特定することも可能であると考えられる。
具体的に、活性層１８と第一の絶縁膜２４との区別等を断面ＴＥＭ観察により行い、さらに活性層１８中にＺｎを含んでいる場合、ＳＩＭＳによりそのＺｎが熱処理で拡散して第一の絶縁膜２４内に入り込むことが分かっているため、断面ＴＥＭ観察にて第一の絶縁膜２４に相当する領域にＺｎを表すライン（コントラストの変化も含む）があるか否かを特定する。これにより、第三工程の熱処理を行ったか否かを確認することができる。
又は、活性層１８と第一の絶縁膜２４との区別等を断面ＴＥＭ観察により行い、さらに活性層１８中にＺｎを含んでいる場合、ＳＩＭＳにより第一の絶縁膜２４の深さにてＺｎに対応する強度があるか否かを特定する。これにより、第三工程の熱処理を行ったか否かを確認することができる。
なお、第三工程では上記関係式から３００℃超の熱処理温度を必要としているが、Ｚｎは酸化性雰囲気の下２５０℃以上の熱処理によって拡散し始めることが分かっているので、第三工程を行うと必然的に活性層１８中のＺｎが拡散することになる。
また、活性層１８中にＺｎを含んでいる場合で２５０℃以上の温度で熱処理したとき、Ｚｎ元素の減少が観測されため、第三工程で３００超の熱処理を施したＴＦＴの活性層１８においては、積層膜表面と、積層膜内部にＺｎ元素の減少した部位が見られるはずである。したがって、本発明の実施形態に係る製造方法を用いて作製したＴＦＴ１０であるか否かは、活性層の組成分布を評価することでも判断できる。
ただし、熱処理が第三工程で行ったものか例えば第五工程で行ったものかを区別することは困難と考えられる。しかし、第三工程での保護層２８の厚み（第一の絶縁膜２４のみ）と第五工程での保護層２８の厚み（第一の絶縁膜２４と第二の絶縁膜２４）はそれぞれ異なり、また熱処理温度もそれぞれ異なり得るため、Ｚｎの拡散量と拡散距離が異なる場合がある。したがって、製造工程にて第三工程と第五工程を両方行っていると、第一の絶縁膜２４に相当する領域にＺｎを表すラインが積層方向にて複数見られるため、第三工程の熱処理を行ったか否かを確認することができるものと考えられる。
また、第五工程を行った場合には、保護層２８（特に第二の絶縁膜２６）中の水分量が減少しているため、その水分量を熱重量分析等で測定することによって、水分量が多い場合には第三工程を行ったものと特定し、水分量が低い場合には第五工程を行ったものと特定することも可能であると考えられる。
３．変形例
なお、本発明を特定の実施形態について詳細に説明したが、本発明はかかる実施形態に限定されるものではなく、本発明の範囲内にて他の種々の実施形態が可能であることは当業者にとって明らかであり、例えば上述の複数の実施形態は、適宜、組み合わせて実施可能である。また、以下の変形例同士を、適宜、組み合わせてもよい。
なお、本発明を特定の実施形態について詳細に説明したが、本発明はかかる実施形態に限定されるものではなく、本発明の範囲内にて他の種々の実施形態が可能であることは当業者にとって明らかであり、例えば上述の複数の実施形態は、適宜、組み合わせて実施可能である。また、以下の変形例同士を、適宜、組み合わせてもよい。
例えば、本発明の実施形態に係る半導体素子の製造方法では、第五工程は省略することができる。逆に、第一工程〜第五工程以外の工程をさらに有していていもよい。
また、上記実施形態では、一例として、電極形成工程（ゲート電極１４、ソース・ドレイン電極２０，２２）と非電極形成工程（ゲート絶縁層１６、活性層１８、第一の絶縁膜２４、第二の絶縁膜２６）は、ゲート電極１４がボトムゲート型となる順番で行い、第一の絶縁膜２４及び第二の絶縁膜２６を半導体膜（活性層１８）の保護層２８として成膜する場合を説明したが、電極形成工程（ゲート電極１４、ソース・ドレイン電極２０，２２）と非電極形成工程（ゲート絶縁層１６、活性層１８、第一の絶縁膜２４、第二の絶縁膜２６）は、図１（Ｃ）又は（Ｄ）に示すようにゲート電極１４がトップゲート型となる順番で行い、第一の絶縁膜２４及び第二の絶縁膜２６をゲート絶縁層１６として成膜するようにしてもよい。この場合、ゲート絶縁層１６の成膜が活性層１８にダメージを与えてしまうという問題が発生するからである。
なお、第一の絶縁膜２４及び第二の絶縁膜２６をゲート絶縁層１６として成膜する際には、第一の絶縁膜２４及び第二の絶縁膜２６の厚みの合計が、上述したゲート絶縁層１６の厚み（１０ｎｍ以上１０μｍ以下が好ましく、５０ｎｍ以上１０００ｎｍ以下がより好ましく、１００ｎｍ以上４００ｎｍ以下が特に好ましい）となるようにすることが望ましい。
また、上記実施形態では、一例として、電極形成工程（ゲート電極１４、ソース・ドレイン電極２０，２２）と非電極形成工程（ゲート絶縁層１６、活性層１８、第一の絶縁膜２４、第二の絶縁膜２６）は、ゲート電極１４がボトムゲート型となる順番で行い、第一の絶縁膜２４及び第二の絶縁膜２６を半導体膜（活性層１８）の保護層２８として成膜する場合を説明したが、電極形成工程（ゲート電極１４、ソース・ドレイン電極２０，２２）と非電極形成工程（ゲート絶縁層１６、活性層１８、第一の絶縁膜２４、第二の絶縁膜２６）は、図１（Ｃ）又は（Ｄ）に示すようにゲート電極１４がトップゲート型となる順番で行い、第一の絶縁膜２４及び第二の絶縁膜２６をゲート絶縁層１６として成膜するようにしてもよい。この場合、ゲート絶縁層１６の成膜が活性層１８にダメージを与えてしまうという問題が発生するからである。
なお、第一の絶縁膜２４及び第二の絶縁膜２６をゲート絶縁層１６として成膜する際には、第一の絶縁膜２４及び第二の絶縁膜２６の厚みの合計が、上述したゲート絶縁層１６の厚み（１０ｎｍ以上１０μｍ以下が好ましく、５０ｎｍ以上１０００ｎｍ以下がより好ましく、１００ｎｍ以上４００ｎｍ以下が特に好ましい）となるようにすることが望ましい。
ところで、本実施形態では、電極形成工程のうちソース電極２０及びドレイン電極２２の形成は、ソース電極２０及びドレイン電極２２がトップコンタクト型となるように第一工程と第二工程の間で行う場合を説明した。この場合、保護層２８の成膜による活性層１８へのダメージ以外にも、ソース電極２０及びドレイン電極２２を構成する導電膜の成膜による活性層１８へダメージも考慮した方が好ましい。したがって、導電膜の成膜による活性層１８へダメージも考慮すると、ソース電極２０及びドレイン電極２２の厚みをＹとしたとき、０＜Ｙ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．５の関係式を満たすようにソース電極２０及びドレイン電極２２の厚みと第三工程での熱処理温度を調整することが好ましい。なお、第一の絶縁膜２４の厚みＺと、ソース電極２０及びドレイン電極２２の厚みＹは、同一であっても異なってもよい。ただし、同一である方が、活性層１８の表面欠陥の補填が、第一の絶縁膜２４と接する界面と、ソース電極２０及びドレイン電極２２と接する界面と、において実質的に同等となるので特性制御が容易となるという観点から好ましい。
さらに、ソース電極２０及びドレイン電極２２の厚みＹが、導電性等の観点から足りない場合には、第三工程後にソース電極２０及びドレイン電極２２用の導電膜を追加成膜するようにしてもよい。
さらに、ソース電極２０及びドレイン電極２２の厚みＹが、導電性等の観点から足りない場合には、第三工程後にソース電極２０及びドレイン電極２２用の導電膜を追加成膜するようにしてもよい。
一方で、図１（Ｂ）や図１（Ｄ）に示すように、電極形成工程のうちソース電極２０及びドレイン電極２２の形成を、ソース電極２０及びドレイン電極２２がボトムコンタクト型となるように第一工程よりも前に行うようにすれば、ソース電極２０及びドレイン電極２２を構成する導電膜の成膜による活性層１８へダメージを考慮する必要がない。
４．応用
以上で説明した本実施形態のＴＦＴの用途には特に限定はないが、例えば電気光学装置(例えば液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置、無機ＥＬ表示装置等の表示装置、等)における駆動素子、特に大面積デバイスに用いる場合に好適である。
更に実施形態のＴＦＴは、樹脂基板を用いた低温プロセスで作製可能なデバイスに特に好適であり(例えばフレキシブルディスプレイ等)、Ｘ線センサなどの各種センサ、ＭＥＭＳ(Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）等、種々の電子デバイスにおける駆動素子(駆動回路)として、好適に用いられるものである。
以上で説明した本実施形態のＴＦＴの用途には特に限定はないが、例えば電気光学装置(例えば液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置、無機ＥＬ表示装置等の表示装置、等)における駆動素子、特に大面積デバイスに用いる場合に好適である。
更に実施形態のＴＦＴは、樹脂基板を用いた低温プロセスで作製可能なデバイスに特に好適であり(例えばフレキシブルディスプレイ等)、Ｘ線センサなどの各種センサ、ＭＥＭＳ(Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）等、種々の電子デバイスにおける駆動素子(駆動回路)として、好適に用いられるものである。
５．電気光学装置及びセンサ
本実施形態の電気光学装置又はセンサは、前述の本発明の薄膜トランジスタを備えて構成される。
電気光学装置の例としては、表示装置（例えば液晶表示装置、有機ＥＬ表示装置、無機ＥＬ表示装置、等）がある。
センサの例としては、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）又はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等のイメージセンサや、Ｘ線センサ等が好適である。
本実施形態のＴＦＴを用いた電気光学装置およびセンサは、いずれも特性の面内均一性が高い。なお、ここで言う「特性」とは、電気光学装置（表示装置）の場合には表示特性、センサの場合には感度特性である。
以下、本実施形態によって製造される薄膜トランジスタを備えた電気光学装置又はセンサの代表例として、液晶表示装置、有機ＥＬ表示装置、Ｘ線センサについて説明する。
本実施形態の電気光学装置又はセンサは、前述の本発明の薄膜トランジスタを備えて構成される。
電気光学装置の例としては、表示装置（例えば液晶表示装置、有機ＥＬ表示装置、無機ＥＬ表示装置、等）がある。
センサの例としては、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）又はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等のイメージセンサや、Ｘ線センサ等が好適である。
本実施形態のＴＦＴを用いた電気光学装置およびセンサは、いずれも特性の面内均一性が高い。なお、ここで言う「特性」とは、電気光学装置（表示装置）の場合には表示特性、センサの場合には感度特性である。
以下、本実施形態によって製造される薄膜トランジスタを備えた電気光学装置又はセンサの代表例として、液晶表示装置、有機ＥＬ表示装置、Ｘ線センサについて説明する。
６．液晶表示装置
図３に、本発明の電気光学装置の一実施形態の液晶表示装置について、その一部分の概略断面図を示し、図４にその電気配線の概略構成図を示す。
図３に、本発明の電気光学装置の一実施形態の液晶表示装置について、その一部分の概略断面図を示し、図４にその電気配線の概略構成図を示す。
図３に示すように、本実施形態の液晶表示装置１００は、図１（Ｃ）に示したトップゲート構造でトップコンタクト型のＴＦＴ４０と、ＴＦＴ４０のパッシベーション層１０２で保護されたゲート電極１４上に画素下部電極１０４およびその対向上部電極１０６で挟まれた液晶層１０８と、各画素に対応させて異なる色を発色させるためのＲＧＢカラーフィルタ１１０とを備え、ＴＦＴ４０の基板１２側およびＲＧＢカラーフィルタ１１０上にそれぞれ偏光板１１２ａ、１１２ｂを備えた構成である。
また、図４に示すように、本実施形態の液晶表示装置１００は、互いに平行な複数のゲート配線１１２と、該ゲート配線１１２と交差する、互いに平行なデータ配線１１４とを備えている。ここでゲート配線１１２とデータ配線１１４は電気的に絶縁されている。ゲート配線１１２とデータ配線１１４との交差部付近に、ＴＦＴ４０が備えられている。
ＴＦＴ４０のゲート電極１４は、ゲート配線１１２に接続されており、ＴＦＴ４０のソース電極２０はデータ配線１１４に接続されている。また、ＴＦＴ４０のドレイン電極２２はゲート絶縁層１６に設けられたコンタクトホール１１６を介して（コンタクトホール１１６に導電体が埋め込まれて）画素下部電極１０４に接続されている。この画素下部電極１０４は、接地された対向上部電極１０６とともにキャパシタ１１８を構成している。
図３に示した本実施形態の液晶装置においては、トップゲート構造のＴＦＴ４０を備えるものとしたが、本発明の表示装置である液晶装置において用いられるＴＦＴはトップゲート構造に限定されることなく、ボトムゲート構造のＴＦＴであってもよい。
本実施形態のＴＦＴは光照射時の安定性が非常に高いことから、液晶表示装置の信頼性が増す。
７．有機ＥＬ表示装置
図５に、本発明の電気光学装置の一実施形態のアクティブマトリックス方式の有機ＥＬ表示装置について、その一部分の概略断面図を示し、図６に電気配線の概略構成図を示す。
図５に、本発明の電気光学装置の一実施形態のアクティブマトリックス方式の有機ＥＬ表示装置について、その一部分の概略断面図を示し、図６に電気配線の概略構成図を示す。
有機ＥＬ表示装置の駆動方式には、単純マトリックス方式とアクティブマトリックス方式の２種類がある。単純マトリックス方式は低コストで作製できるメリットがあるが、走査線を１本ずつ選択して画素を発光させることから、走査線数と走査線あたりの発光時間は反比例する。そのため高精細化、大画面化が困難となっている。アクティブマトリックス方式は画素ごとにトランジスタやキャパシタを形成するため製造コストが高くなるが、単純マトリックス方式のように走査線数を増やせないという問題はないため高精細化、大画面化に適している。
本実施形態のアクティブマトリックス方式の有機ＥＬ表示装置２００は、図１（Ｃ）に示したトップゲート構造のＴＦＴ４０が、パッシベーション層２０２を備えた基板１２上に、駆動用ＴＦＴ２０４およびスイッチング用ＴＦＴ２０６として備えられ、該ＴＦＴ２０４および２０６上に下部電極２０８および上部電極２１０に挟まれた有機発光層２１２からなる有機ＥＬ発光素子２１４を備え、上面もパッシベーション層２１６により保護された構成となっている。
また、図６に示すように、本実施形態の有機ＥＬ表示装置２００は、互いに平行な複数のゲート配線２２０と、該ゲート配線２２０と交差する、互いに平行なデータ配線２２２および駆動配線２２４とを備えている。ここで、ゲート配線２２０とデータ配線２２２、駆動配線２２４とは電気的に絶縁されている。スイッチング用ＴＦＴ４０ｂのゲート電極１４は、ゲート配線２２０に接続されており、スイッチング用ＴＦＴ４０ｂのソース電極２０はデータ配線２２２に接続されている。また、スイッチング用ＴＦＴ４０ｂのドレイン電極２２は駆動用ＴＦＴ４０のゲート電極１４に接続されるとともに、キャパシタ２２６を用いることで駆動用ＴＦＴ４０ａをオン状態に保つ。駆動用ＴＦＴ４０ａのソース電極２０は駆動配線２２４に接続され、ドレイン電極２２は有機ＥＬ発光素子２１４に接続される。
図５に示した本実施形態の有機ＥＬ装置においては、トップゲート構造のＴＦＴ４０ａおよび４０ｂを備えるものとしたが、本発明の表示装置である有機ＥＬ装置において用いられるＴＦＴは、トップゲート構造に限定されることなく、ボトムゲート構造のＴＦＴであってもよい。
本発明により製造されるＴＦＴは光照射時における安定性が非常に高いことから、信頼性の高い有機ＥＬ表示装置の製造に適している。
なお、図５に示した有機ＥＬ表示装置において、上部電極２１０を透明電極としてトップエミッション型としてもよいし、下部電極２０８およびＴＦＴの各電極を透明電極とすることによりボトムエミッション型としてもよい。
８．Ｘ線センサ
図７に、本発明のセンサの一実施形態であるＸ線センサについて、その一部分の概略断面図を示し、図８にその電気配線の概略構成図を示す。
図７に、本発明のセンサの一実施形態であるＸ線センサについて、その一部分の概略断面図を示し、図８にその電気配線の概略構成図を示す。
図７は、より具体的にはＸ線センサアレイの一部を拡大した概略断面図である。本実施形態のＸ線センサ３００は基板１２上に形成されたＴＦＴ４０およびキャパシタ３１０と、キャパシタ３１０上に形成された電荷収集用電極３０２と、Ｘ線変換層３０４と、上部電極３０６とを備えて構成される。ＴＦＴ４０上にはパッシベーション膜３０８が設けられている。
キャパシタ３１０は、キャパシタ用下部電極３１２とキャパシタ用上部電極３１４とで絶縁膜３１６を挟んだ構造となっている。キャパシタ用上部電極３１４は絶縁膜３１６に設けられたコンタクトホール３１８を介し、ＴＦＴ４０のソース電極２０およびドレイン電極２２のいずれか一方（図７においてはドレイン電極２２）と接続されている。
電荷収集用電極３０２は、キャパシタ３１０におけるキャパシタ用上部電極３１４上に設けられており、キャパシタ用上部電極３１４に接している。
Ｘ線変換層３０４はアモルファスセレンからなる層であり、ＴＦＴ４０およびキャパシタ３１０を覆うように設けられている。
上部電極３０６はＸ線変換層３０４上に設けられており、Ｘ線変換層３０４に接している。
Ｘ線変換層３０４はアモルファスセレンからなる層であり、ＴＦＴ４０およびキャパシタ３１０を覆うように設けられている。
上部電極３０６はＸ線変換層３０４上に設けられており、Ｘ線変換層３０４に接している。
図８に示すように、本実施形態のＸ線センサ３００は、互いに平行な複数のゲート配線３２０と、ゲート配線３２０と交差する、互いに平行な複数のデータ配線３２２とを備えている。ここでゲート配線３２０とデータ配線３２２は電気的に絶縁されている。ゲート配線３２０とデータ配線３２２との交差部付近に、ＴＦＴ４０が備えられている。
ＴＦＴ４０のゲート電極１４は、ゲート配線３２０に接続されており、ＴＦＴ４０のソース電極２０はデータ配線３２２に接続されている。また、ＴＦＴ４０のドレイン電極２２は電荷収集用電極３０２に接続されており、さらにこの電荷収集用電極３０２は、キャパシタ３１０に接続されている。
本実施形態のＸ線センサ３００において、Ｘ線は図７中、上部（上部電極３０６側）から照射され、Ｘ線変換層３０４で電子−正孔対を生成する。このＸ線変換層３０４に上部電極３０６によって高電界を印加しておくことにより、生成した電荷はキャパシタ３１０に蓄積され、ＴＦＴ４０を順次走査することによって読み出される。
本実施形態のＸ線センサ３００は、光照射時の安定性が高いＴＦＴ４０を備えるため、均一性に優れた画像を得ることができる。
なお、図７に示した本実施形態のＸ線センサにおいては、トップゲート構造のＴＦＴを備えるものとしたが、本発明のセンサにおいて用いられるＴＦＴはトップゲート構造に限定されることなく、ボトムゲート構造のＴＦＴであってもよい。
９．フォトダイオードの製造方法
以上では、半導体素子の製造方法としてＴＦＴの製造方法を例に挙げて説明したが、半導体素子の製造方法としてフォトダイオードの製造方法についても以下簡単に説明する。
以上では、半導体素子の製造方法としてＴＦＴの製造方法を例に挙げて説明したが、半導体素子の製造方法としてフォトダイオードの製造方法についても以下簡単に説明する。
本発明の実施形態に係るフォトダイオードは、ＭＳＭ (Metal-Semiconductor-Metal)の櫛型電極を有する横型フォトダイオードであり、図示しないものの、半導体基板上に設定された円形の１つのフォトダイオード領域と、その上に選択エピタキシャル成長により形成された複数（例えば４個）の活性領域と、それらの活性領域に対してそれぞれ設けられ、互いに連絡してそれらの活性領域を電気的に接続する櫛型電極と、それらに接続された電極とから構成されている。
以下、上記構成のフォトダイオードを作製する方法について、図９を参照して説明する。
１）まずＳｉ基板４０２の表面に、選択エピタキシャル成長のマスクを形成するために、熱酸化によりＳｉＯ２層４０４を形成する。
２）上記ＳｉＯ２層４０４をエッチングし、選択エピタキシャル成長する領域する窓領域のＳｉ表面を剥き出しにする（パターニング）。
ここまでの工程を終了した基板４０２の状態を、図９（Ａ）に示す。
２）上記ＳｉＯ２層４０４をエッチングし、選択エピタキシャル成長する領域する窓領域のＳｉ表面を剥き出しにする（パターニング）。
ここまでの工程を終了した基板４０２の状態を、図９（Ａ）に示す。
３）適宜クリーニングを行う。
４）ＬＰ(ＵＨＶが望ましい) ＣＶＤ装置により低温下(３６０℃)で選択エピタキシャル成長を行い、酸化物半導体を主体とする半導体膜４０６を成長させる（膜厚５０〜１００ｎｍ）。
５）ＬＰ（ＵＨＶが望ましい) ＣＶＤ装置により高温下(７００〜７５０℃)で選択エピタキシャル成長を行い、酸化物半導体を主体とする半導体膜４０６（活性領域）をさらに成長させる（膜厚０．４〜１μｍ）（第一工程）。
６）ファーネス炉により、８５０℃、３０分の条件で熱処理する。
ここまでの工程を終了した基板４０２の状態を、図９（Ｂ）に示す。
４）ＬＰ(ＵＨＶが望ましい) ＣＶＤ装置により低温下(３６０℃)で選択エピタキシャル成長を行い、酸化物半導体を主体とする半導体膜４０６を成長させる（膜厚５０〜１００ｎｍ）。
５）ＬＰ（ＵＨＶが望ましい) ＣＶＤ装置により高温下(７００〜７５０℃)で選択エピタキシャル成長を行い、酸化物半導体を主体とする半導体膜４０６（活性領域）をさらに成長させる（膜厚０．４〜１μｍ）（第一工程）。
６）ファーネス炉により、８５０℃、３０分の条件で熱処理する。
ここまでの工程を終了した基板４０２の状態を、図９（Ｂ）に示す。
７）ＳｉＯ２層４０４をデポジションする。
８）ＳｉＯ２層４０４に櫛型電極パターンをエッチングする。
９）電極となる金属層をスパッタリング等により形成する。
１０）ＳｉＯ２層４０４をエッチングして櫛型電極４０８をパターニングする。
１１）パッシベーション層としてＳｉＯ２からなる第一の絶縁膜４１０を成膜する（第二工程）。
ここまでの工程を終了した基板４０２の状態を、図９（Ｃ）に示す。
８）ＳｉＯ２層４０４に櫛型電極パターンをエッチングする。
９）電極となる金属層をスパッタリング等により形成する。
１０）ＳｉＯ２層４０４をエッチングして櫛型電極４０８をパターニングする。
１１）パッシベーション層としてＳｉＯ２からなる第一の絶縁膜４１０を成膜する（第二工程）。
ここまでの工程を終了した基板４０２の状態を、図９（Ｃ）に示す。
１２）図９の（Ｄ）に示すように、ファーネス炉により、酸化性雰囲気下で熱処理する（第三工程）。ここで、第二工程と第三工程の際に、第一の絶縁膜４１０の厚みをＰ（ｎｍ）とし、第三工程での熱処理温度をＴ（℃）とし、第一の絶縁膜４１０及び半導体膜４０６中への酸素の拡散距離をＬ（ｎｍ）としたとき、０＜Ｐ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように第一の絶縁膜４１０の厚みと熱処理温度を調整する。
１３）さらなるパッシベーション層としてＳｉＯ２からなる第二の絶縁膜４１２を成膜する（第四工程）。
以上の製造工程を得ることにより、図９（Ｅ）に示すような本発明の実施形態に係るフォトダイオード４００を得ることができる。
以上説明した本発明の実施形態に係るフォトダイオード４００の製造方法によれば、第一の絶縁膜４１０の厚みＰと熱処理温度Ｔの調整を行った上で第三工程の熱処理をすることによって、酸化性雰囲気中の酸素を第一の絶縁膜４１０を介して半導体膜４０６の表面内部にまで供給することができるため、第二工程の成膜によって成膜ダメージを受けた半導体膜４０６の表面欠陥を十分に補填でき、光照射時のΔＶｔｈ等の素子特性を顕著に安定化することができる。
以下に実施例を説明するが、本発明はこれら実施例により何ら限定されるものではない。
＜実験例１：保護層有無によるＴＦＴ特性に与える影響の検証＞
まず、保護層があるか否かでＴＦＴ特性にどのような影響があるのか実験例１により検証した。
まず、保護層があるか否かでＴＦＴ特性にどのような影響があるのか実験例１により検証した。
−実験例１−１のサンプル作製−
図１０は、実験例１−１のサンプル作製により得られるＴＦＴ５００の断面図である。
実験例１では、図１０に示すように、基板としてゲート電極を兼ねる熱酸化膜５０４付ｐ型Ｓｉ基板５０２（１ｉｎｃｈ角、厚み：５２５μｍｔ、熱酸化膜（ＳｉＯ２）：厚み：１００ｎｍ）を用い、熱酸化膜５０４をゲート絶縁膜として用いる簡易型のＴＦＴ５００を作製した（これを実験例１−１のサンプルとする）。
具体的には、レジスト塗布／ベーク、エッチングによる裏面ＳｉＯ２剥離（ＢＨＦ使用）、純粋洗浄、レジスト剥離（硫酸過水使用）、純粋洗浄／リンス、Ｎ２ブローして作製された熱酸化膜付ｐ型Ｓｉ基板５０２を用意する。なお、この基板５０２はボロンドープで抵抗率：０．００１〜０．００１３Ωｃｍのものである。
背圧：５×１０−６Ｐａ、成膜圧力：０．８Ｐａ、Ａｒ：３０ｓｃｃｍ（５．０７×１０−２Ｐａ ｍ３／ｓ）、Ｏ２：０．２５ｓｃｃｍ（４．２２５×１０−４Ｐａ ｍ３／ｓ）、ＤＣ：５０Ｗの条件の下、シングルターゲット（豊島製作所製,Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用いて、活性層５０６としてのＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝１：０．９：０．７）を、厚み５０ｎｍとしてＤＣスパッタにより成膜した。なお、通常では活性層５０６形成後にフォトリソグラフィー及びエッチングによりパターニングを行うが、本発明の効果をより正確に確認するためフォトリソグラフィー及びエッチングでの活性層５０６界面の汚染やダメージの影響を排除するために、実験例１ではメタルマスクを用いたパターン成膜を行っている。なお、Ｘ線回折測定によりこのＩＧＺＯ膜は非晶質膜であることを確認した。
その後、活性層５０６（ＩＧＺＯ膜）上に、背圧：４×１０−６Ｐａ、成膜圧力：０．８Ｐａ、Ａｒ：３０ｓｃｃｍ（５．０７×１０−２Ｐａ ｍ３／ｓ、Ｏ２なし）、ＤＣ：３０Ｗの条件の下、ソース・ドレイン電極５０８,５１０をスパッタにより成膜した。ソース・ドレイン電極５１０,５１２の成膜はメタルマスクを用いたパターン成膜にて作製し、Ｔｉを１０ｎｍ成膜後、Ａｕを４０ｎｍ成膜した。ソース・ドレイン電極５１０,５１２のサイズは各々１ｍｍ角とし、電極間距離は０．２ｍｍとした。
図１０は、実験例１−１のサンプル作製により得られるＴＦＴ５００の断面図である。
実験例１では、図１０に示すように、基板としてゲート電極を兼ねる熱酸化膜５０４付ｐ型Ｓｉ基板５０２（１ｉｎｃｈ角、厚み：５２５μｍｔ、熱酸化膜（ＳｉＯ２）：厚み：１００ｎｍ）を用い、熱酸化膜５０４をゲート絶縁膜として用いる簡易型のＴＦＴ５００を作製した（これを実験例１−１のサンプルとする）。
具体的には、レジスト塗布／ベーク、エッチングによる裏面ＳｉＯ２剥離（ＢＨＦ使用）、純粋洗浄、レジスト剥離（硫酸過水使用）、純粋洗浄／リンス、Ｎ２ブローして作製された熱酸化膜付ｐ型Ｓｉ基板５０２を用意する。なお、この基板５０２はボロンドープで抵抗率：０．００１〜０．００１３Ωｃｍのものである。
背圧：５×１０−６Ｐａ、成膜圧力：０．８Ｐａ、Ａｒ：３０ｓｃｃｍ（５．０７×１０−２Ｐａ ｍ３／ｓ）、Ｏ２：０．２５ｓｃｃｍ（４．２２５×１０−４Ｐａ ｍ３／ｓ）、ＤＣ：５０Ｗの条件の下、シングルターゲット（豊島製作所製,Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用いて、活性層５０６としてのＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝１：０．９：０．７）を、厚み５０ｎｍとしてＤＣスパッタにより成膜した。なお、通常では活性層５０６形成後にフォトリソグラフィー及びエッチングによりパターニングを行うが、本発明の効果をより正確に確認するためフォトリソグラフィー及びエッチングでの活性層５０６界面の汚染やダメージの影響を排除するために、実験例１ではメタルマスクを用いたパターン成膜を行っている。なお、Ｘ線回折測定によりこのＩＧＺＯ膜は非晶質膜であることを確認した。
その後、活性層５０６（ＩＧＺＯ膜）上に、背圧：４×１０−６Ｐａ、成膜圧力：０．８Ｐａ、Ａｒ：３０ｓｃｃｍ（５．０７×１０−２Ｐａ ｍ３／ｓ、Ｏ２なし）、ＤＣ：３０Ｗの条件の下、ソース・ドレイン電極５０８,５１０をスパッタにより成膜した。ソース・ドレイン電極５１０,５１２の成膜はメタルマスクを用いたパターン成膜にて作製し、Ｔｉを１０ｎｍ成膜後、Ａｕを４０ｎｍ成膜した。ソース・ドレイン電極５１０,５１２のサイズは各々１ｍｍ角とし、電極間距離は０．２ｍｍとした。
続いて、雰囲気を制御可能な電気炉にて、熱処理を施した。熱処理雰囲気はＡｒ（８０％）とＯ２（２０％）：１ａｔｍの酸化性雰囲気とし、熱処理温度は４００℃とし、熱処理時間は１時間とした。
以上により実験例１−１に係るＴＦＴ５００を作製した。
−実験例１−２のサンプル作製−
次に、実験例１−２のサンプル作製を行った。
図１１は、実験例１−２のサンプル作製により得られるＴＦＴ６００の断面図である。
具体的に、図１１に示すように、ソース・ドレイン電極５１０,５１２の形成までは、実験例１−１に係るＴＦＴ５００と同一の方法で行う。そして、ソース・ドレイン電極５０８,５１０の形成後は、ソース・ドレイン電極５０８,５１０間にある活性層５０６の露出面上に、背圧：５×１０−６Ｐａ、成膜圧力：０．４Ｐａ、Ａｒ：３０ｓｃｃｍ（５．０７×１０−２Ｐａ・ｍ３／ｓ）、Ｏ２：０．３ｓｃｃｍ（５．０７×１０−４Ｐａ・ｍ３／ｓ）、ＲＦ：５０Ｗの条件の下、厚み５０ｎｍのＧａ２Ｏ３膜からなる保護層５１２をＲＦスパッタにより成膜した。なお、この成膜もメタルマスクを用いたパターン成膜により行っている。
続いて、雰囲気を制御可能な電気炉にて、熱処理を施した。熱処理雰囲気はＡｒ（８０％）とＯ２（２０％）で１ａｔｍの酸化性雰囲気とし、熱処理温度は４００℃とし、熱処理時間は１時間とした。
次に、実験例１−２のサンプル作製を行った。
図１１は、実験例１−２のサンプル作製により得られるＴＦＴ６００の断面図である。
具体的に、図１１に示すように、ソース・ドレイン電極５１０,５１２の形成までは、実験例１−１に係るＴＦＴ５００と同一の方法で行う。そして、ソース・ドレイン電極５０８,５１０の形成後は、ソース・ドレイン電極５０８,５１０間にある活性層５０６の露出面上に、背圧：５×１０−６Ｐａ、成膜圧力：０．４Ｐａ、Ａｒ：３０ｓｃｃｍ（５．０７×１０−２Ｐａ・ｍ３／ｓ）、Ｏ２：０．３ｓｃｃｍ（５．０７×１０−４Ｐａ・ｍ３／ｓ）、ＲＦ：５０Ｗの条件の下、厚み５０ｎｍのＧａ２Ｏ３膜からなる保護層５１２をＲＦスパッタにより成膜した。なお、この成膜もメタルマスクを用いたパターン成膜により行っている。
続いて、雰囲気を制御可能な電気炉にて、熱処理を施した。熱処理雰囲気はＡｒ（８０％）とＯ２（２０％）で１ａｔｍの酸化性雰囲気とし、熱処理温度は４００℃とし、熱処理時間は１時間とした。
以上により実験例１−２に係るＴＦＴ６００を作製した。
−実験例１の評価−
実験例１−１に係るＴＦＴ５００と実験例１−２に係るＴＦＴ６００にて、バイアスストレスによるΔＶｔｈの比較評価を行った。比較評価では、素子サイズはチャネル長１８０ｕｍ、チャネル幅１ｍｍとし、ＶＤＳ（ソースドレイン間電圧）は５Ｖ固定で絶えず印加している。ストレス時間にはＶｇ（ゲート電圧）を１５Ｖ固定し、０〜１４４００秒（０、３００、６００、１２００、１８００、２４００、３０００、３６００、５４００、７２００、１０８００、１４４００秒）、計測時にＶｇを−１０〜＋１０Ｖ印加し、Ｖｇ-Ｉｄ特性を得た（ストレスフローは図１２参照）。Ｖｇ−Ｉｄ特性の計測には半導体パラメータ・アナライザ（アジレントテクノロジー社製）を使用した。計測雰囲気は室温、大気環境下にて行った。
実験例１−１に係るＴＦＴ５００と実験例１−２に係るＴＦＴ６００にて、バイアスストレスによるΔＶｔｈの比較評価を行った。比較評価では、素子サイズはチャネル長１８０ｕｍ、チャネル幅１ｍｍとし、ＶＤＳ（ソースドレイン間電圧）は５Ｖ固定で絶えず印加している。ストレス時間にはＶｇ（ゲート電圧）を１５Ｖ固定し、０〜１４４００秒（０、３００、６００、１２００、１８００、２４００、３０００、３６００、５４００、７２００、１０８００、１４４００秒）、計測時にＶｇを−１０〜＋１０Ｖ印加し、Ｖｇ-Ｉｄ特性を得た（ストレスフローは図１２参照）。Ｖｇ−Ｉｄ特性の計測には半導体パラメータ・アナライザ（アジレントテクノロジー社製）を使用した。計測雰囲気は室温、大気環境下にて行った。
図１３は、実験例１−１に係るＴＦＴ５００のＶｇ−Ｉｄ特性の計測結果を示す図である。図１４は、実験例１−２に係るＴＦＴ６００のＶｇ−Ｉｄ特性の計測結果を示す図である。
図１３と図１４との比較にて図１４の方が、ＴＦＴ特性が安定していることが分かる。そして、これらの結果からそれぞれΔＶｔｈ（Ｖ）を算出すると、実験例１−１に係るＴＦＴ５００が４．９８Ｖ、実験例１−２に係るＴＦＴ６００が０．６６Ｖとなった。実験例１−１と実験例１−２のサンプルでは保護層５１２の有無のみの違いしかないので、明らかに保護層が有る方がΔＶｔｈの値が小さく、安定している。保護層効果にて雰囲気からの水分や酸素、汚染等の影響を排除できている。つまり、ＩＧＺＯ（酸化物半導体）に保護層５１２を設けないと動作特性が時間で変化し、実用的には必須であることが確認できた。
＜実験例２：保護層成膜による活性層へのダメージの検証＞
実験例２以降では、酸化物半導体に必須と確認した保護層を成膜することを前提として、各種実験を行うこととした。
そして、実験例２では、実験例１−１のＴＦＴ５００の光照射特性と、実験例１−１のＴＦＴ５００の活性層５０６の露出面上に、実験例１−２と同一の方法で厚み５０ｎｍのＧａ２Ｏ３膜からなる保護層を成膜したきの光照射特性について比較評価して、保護層成膜による活性層へのダメージの検証を行った。
実験例２以降では、酸化物半導体に必須と確認した保護層を成膜することを前提として、各種実験を行うこととした。
そして、実験例２では、実験例１−１のＴＦＴ５００の光照射特性と、実験例１−１のＴＦＴ５００の活性層５０６の露出面上に、実験例１−２と同一の方法で厚み５０ｎｍのＧａ２Ｏ３膜からなる保護層を成膜したきの光照射特性について比較評価して、保護層成膜による活性層へのダメージの検証を行った。
光照射特性の評価は、図１５に示すように、プローブステージ台７００に各ＴＦＴを置き、乾燥大気を１時間流した後、当該乾燥大気雰囲気下にてＴＦＴ特性（Ｖｇ−Ｉｄ特性）を測定した。モノクロ光照射ＴＦＴ特性の測定条件は、Ｖｄｓ＝１０Ｖ、モノクロ光源の照射強度を１０μＷ／ｃｍ２、波長λの範囲を３６０〜７００ｎｍとした。
図１６は、光照射特性評価のフローを示す図である。まず、測定対象のＴＦＴは暗い環境下に１時間放置した（素子保管環境下での室内光の影響を排除するため）。ＴＦＴにはＶｇ、ＶＤＳには電圧印加無しの状態で光照射（キセノンランプを分光にて１０ｕＷ／ｃｍ２）した。照射時間は１０ｍｉｎのタイミングでＶｇ、ＶＤＳを印加し、光照射を継続しながらＶｇ-Ｉｄ特性を測定した。ここで、予め、光照射していない時のＶｇ-Ｉｄ特性からＶｔｈを算出しておき、算出したＶｔｈを基準として光照射時のＶｇ-Ｉｄ特性の測定結果から波長毎のΔＶｔｈを算出した。なお、測定毎に光照射時の影響を排除するために、１計測（例：５００ｎｍ）終了したら、光照射していない時のＶｇ-Ｉｄ特性を再現するまで、暗い環境下で放置した。そして、以上の工程を、全ての計測が終るまで繰り返した。
図１７は、実験例１−１のサンプルに対する光照射時のΔＶｔｈの算出結果を示す図である。図１８は、実験例１−１のサンプルの活性層５０６の露出面上に、実験例１−２と同一の方法で保護層を成膜したサンプルに対する光照射時のΔＶｔｈの算出結果を示す図である。また、表２は、実験例１−１のサンプル（保護層無）に対する光照射時のΔＶｔｈと移動度、及び、実験例１−１のサンプルの活性層５０６の露出面上に、実験例１−２と同一の方法で保護層を成膜したサンプルに対する光照射時のΔＶｔｈと移動度をまとめたものである。
図１７、図１８及び表２に示す結果から、酸化物半導体に必須と確認した保護層を成膜すると、ΔＶｔｈのシフトが生じていることが分かった。特に、短波長側に向かうほどΔＶｔｈのシフトがマイナス方向に増大することが分かった。これは、保護層の成膜により活性層５０６表面がダメージを受けて活性層５０６の表面欠陥が増大（キャリア増大）したためだと考えられる。
＜実験例３：熱処理時の保護層の厚みによる光照射特性の検証＞
実験例３では、実験例３−１（比較例１とも呼称する）のサンプルとして実験例１−２と同じＴＦＴ６００を用い、実験例３−２（実施例１とも呼称する）のサンプルとして以下のようなＴＦＴを用いて、熱処理時の保護層の厚みによる光照射特性の検証を行った。
実験例３では、実験例３−１（比較例１とも呼称する）のサンプルとして実験例１−２と同じＴＦＴ６００を用い、実験例３−２（実施例１とも呼称する）のサンプルとして以下のようなＴＦＴを用いて、熱処理時の保護層の厚みによる光照射特性の検証を行った。
−実験例３−２のサンプル作製−
図１９は、実験例３−２のサンプル作製により得られるＴＦＴ８００の断面図である。
実験例３−２のサンプル作製では、ＴＦＴ６００の厚み５０ｎｍの保護層５１２を第一の絶縁膜５１４と第二の絶縁膜５１６の二層に分け、第一の絶縁膜５１４の成膜の後に、熱処理を施した。
具体的には、図１９に示すように、ソース・ドレイン電極５１０,５１２の形成までは、実験例１−１に係るＴＦＴ５００と同一の方法で行った。そして、ソース・ドレイン電極５１０,５１２の形成後は、活性層５０６の露出面上に、背圧：５×１０−６Ｐａ、成膜圧力：０．４Ｐａ、Ａｒ：３０ｓｃｃｍ（５．０７×１０−２Ｐａ・ｍ３／ｓ）、Ｏ２：０．３ｓｃｃｍ（５．０７×１０−４Ｐａ・ｍ３／ｓ）、ＲＦ：５０Ｗの条件の下、厚み１０ｎｍのＧａ２Ｏ３膜からなる第一の絶縁膜５１４をＲＦスパッタにより成膜した。なお、この成膜もメタルマスクを用いたパターン成膜により行っている。
続いて、雰囲気を制御可能な電気炉にて、熱処理を施した。熱処理雰囲気はＡｒ（８０％）とＯ２（２０％）で１ａｔｍの酸化性雰囲気とし、熱処理温度は４００℃とし、熱処理時間は１時間とした。
熱処理の後、活性層５０６の露出面上に、第一の絶縁膜５１４の成膜と同一の条件の下、厚み４０ｎｍのＧａ２Ｏ３膜からなる第二の絶縁膜５１６をＲＦスパッタにより成膜した。なお、この成膜もメタルマスクを用いたパターン成膜により行っている。
以上により、実験例３−２に係るＴＦＴ８００を作製した。
図１９は、実験例３−２のサンプル作製により得られるＴＦＴ８００の断面図である。
実験例３−２のサンプル作製では、ＴＦＴ６００の厚み５０ｎｍの保護層５１２を第一の絶縁膜５１４と第二の絶縁膜５１６の二層に分け、第一の絶縁膜５１４の成膜の後に、熱処理を施した。
具体的には、図１９に示すように、ソース・ドレイン電極５１０,５１２の形成までは、実験例１−１に係るＴＦＴ５００と同一の方法で行った。そして、ソース・ドレイン電極５１０,５１２の形成後は、活性層５０６の露出面上に、背圧：５×１０−６Ｐａ、成膜圧力：０．４Ｐａ、Ａｒ：３０ｓｃｃｍ（５．０７×１０−２Ｐａ・ｍ３／ｓ）、Ｏ２：０．３ｓｃｃｍ（５．０７×１０−４Ｐａ・ｍ３／ｓ）、ＲＦ：５０Ｗの条件の下、厚み１０ｎｍのＧａ２Ｏ３膜からなる第一の絶縁膜５１４をＲＦスパッタにより成膜した。なお、この成膜もメタルマスクを用いたパターン成膜により行っている。
続いて、雰囲気を制御可能な電気炉にて、熱処理を施した。熱処理雰囲気はＡｒ（８０％）とＯ２（２０％）で１ａｔｍの酸化性雰囲気とし、熱処理温度は４００℃とし、熱処理時間は１時間とした。
熱処理の後、活性層５０６の露出面上に、第一の絶縁膜５１４の成膜と同一の条件の下、厚み４０ｎｍのＧａ２Ｏ３膜からなる第二の絶縁膜５１６をＲＦスパッタにより成膜した。なお、この成膜もメタルマスクを用いたパターン成膜により行っている。
以上により、実験例３−２に係るＴＦＴ８００を作製した。
−光照射特性の評価−
作製した実験例３−１に係るＴＦＴ６００と、実験例３−２に係るＴＦＴ８００に対して、Ｖｇ−Ｉｄ特性やΔＶｔｈ等の光照射特性の評価を行った。なお、光照射特性の評価は、実験例２と同一の方法を用いて行った。
作製した実験例３−１に係るＴＦＴ６００と、実験例３−２に係るＴＦＴ８００に対して、Ｖｇ−Ｉｄ特性やΔＶｔｈ等の光照射特性の評価を行った。なお、光照射特性の評価は、実験例２と同一の方法を用いて行った。
図２０は、実験例３−１に係るＴＦＴ６００に対するＶｇ−Ｉｄ特性の計測結果を示す図である。図２１は、実験例３−２に係るＴＦＴ８００に対するＶｇ−Ｉｄ特性の計測結果を示す図である。
図２０の方、つまり実験例３−１：比較例１に係るＴＦＴ６００は、波長短波側にいくほど、特性シフトが大きくなっていることが分かる。一方、図２１の方は、つまり実験例３−２：実施例１に係るＴＦＴ８００は、ＴＦＴ６００に比べて特性シフトが小さいことが分かった。
図２２は、実験例３−１に係るＴＦＴ６００と実験例３−２に係るＴＦＴ８００に対するそれぞれの光照射時のΔＶｔｈの算出結果を示す図である。
図２２から、実験例３−１：比較例１に係るＴＦＴ６００と実験例３−２：実施例１に係るＴＦＴ８００の光照射時のΔＶｔｈについて、波長：７００ｎｍから４４０ｎｍ程度までは共に差はないが、４４０ｎｍより短波側ではその差が顕著になっていることが分かった。つまり、４４０ｎｍより短波側で、実験例３−１：比較例１に係るＴＦＴ６００のΔＶｔｈに比べて実験例３−２：実施例１に係るＴＦＴ８００のΔＶｔｈが顕著に改善されている（０Ｖに近づく）。
これは、実験例３−２：実施例１に係るＴＦＴ８００の製造方法に関して、第三工程である熱処理時の保護層５１２の厚み（第一の絶縁膜５１４の厚みのみ）が１０ｎｍと薄いので、第一の絶縁膜５１４と接する活性層１８の界面内部に酸素が供給され、第一の絶縁膜５１４の成膜により発生した表面欠陥を補填したためと想定できる。
これは、実験例３−２：実施例１に係るＴＦＴ８００の製造方法に関して、第三工程である熱処理時の保護層５１２の厚み（第一の絶縁膜５１４の厚みのみ）が１０ｎｍと薄いので、第一の絶縁膜５１４と接する活性層１８の界面内部に酸素が供給され、第一の絶縁膜５１４の成膜により発生した表面欠陥を補填したためと想定できる。
＜実験例４：第三工程の熱処理における酸素拡散深さの検証＞
そこで、上記想定した内容を確認するために、第三工程の熱処理にて酸化性雰囲気中の酸素が熱処理温度との関係で、保護層５１２や活性層５０６のどの程度深くまで拡散していくのか検証した。
そこで、上記想定した内容を確認するために、第三工程の熱処理にて酸化性雰囲気中の酸素が熱処理温度との関係で、保護層５１２や活性層５０６のどの程度深くまで拡散していくのか検証した。
−実験例４に係るサンプル作製−
実験例４に係るサンプル作製では、活性層の形成までは、実験例１−１に係るＴＦＴ５００と同一の方法で行った。次に、活性層面上に、ソース電極やドレイン電極は形成せずに、そのまま実験例１−２と同一の方法で厚み５０ｎｍのＧａ２Ｏ３膜からなる保護層を連続成膜した。そしてこれらの工程を繰り返して、サンプルを４つ用意した。
用意した４つのサンプルに対して、酸素安定同位体であるＯ１８ガス（大陽日酸社の市販１８Ｏ２ガス）雰囲気の下、３００℃、３５０℃、４００℃又は４５０℃の熱処理温度で加熱処理を行った。酸素安定同位体のＯ１８は通常のＯ１６と実質的に同じ拡散長を有し、保護層や活性層へ拡散していくことが予想される。なお、３００℃で熱処理したサンプルを実験例４−１のサンプルとし、３５０℃で熱処理したサンプルを実験例４−２のサンプルとし、４００℃で熱処理したサンプルを実験例４−３のサンプルとし、４５０℃で熱処理したサンプルを実験例４−４のサンプルと呼称する。
実験例４に係るサンプル作製では、活性層の形成までは、実験例１−１に係るＴＦＴ５００と同一の方法で行った。次に、活性層面上に、ソース電極やドレイン電極は形成せずに、そのまま実験例１−２と同一の方法で厚み５０ｎｍのＧａ２Ｏ３膜からなる保護層を連続成膜した。そしてこれらの工程を繰り返して、サンプルを４つ用意した。
用意した４つのサンプルに対して、酸素安定同位体であるＯ１８ガス（大陽日酸社の市販１８Ｏ２ガス）雰囲気の下、３００℃、３５０℃、４００℃又は４５０℃の熱処理温度で加熱処理を行った。酸素安定同位体のＯ１８は通常のＯ１６と実質的に同じ拡散長を有し、保護層や活性層へ拡散していくことが予想される。なお、３００℃で熱処理したサンプルを実験例４−１のサンプルとし、３５０℃で熱処理したサンプルを実験例４−２のサンプルとし、４００℃で熱処理したサンプルを実験例４−３のサンプルとし、４５０℃で熱処理したサンプルを実験例４−４のサンプルと呼称する。
なお、熱処理のフローは、実験例１等で説明した熱処理と同様ではあるが、実験例４では酸素安定同位体であるＯ１８を用いるため、より具体的に説明する。
図２３は、熱処理時のシステム構成１０００を示す図である。
熱処理時のシステム構成１０００では、ターボ分子ポンプ１００２がメインバルブ１００４を介してチャンバー１００６に接続されている。チャンバー１００６内には、ヒータ１００８が配置され、当該ヒータ１００８上には熱処理対象のサンプル１０１０が配置される。そして、チャンバー１００６にはさらに、真空ゲージ１０１２と、マスフローコントローラ１０１４と、マスフローコントローラ１０１６とが接続されている。
そして、熱処理では、まずシステム構成１０００のチャンバー１００６内にあるヒータ１００８上にサンプル１０１０をセットする。そして、メインバルブ１００２を開けてターボ分子ポンプ１００２を動作し、チャンバー１００６内を真空排気する。次に、メインバルブ１００４を閉めて、Ｏ１８ガス真空計で約０．０２Ｐａまで導入した。続いて、Ａｒガスを大気圧（０．１ＭＰａ）まで導入した。次に、ヒータ１００８を昇温速度８℃／ｍｉｎでオンし、目標の温度までサンプルを加熱及び目標温度到達後に３０分維持した。最後に、ヒータ１００８をオフして室温まで冷却し、サンプルを取り出した。以上にて、熱処理が完了した。そして、上記Ｏ１８が拡散したサンプルについて以下のＳＩＭＳ分析を行い、そのＯ１８を検出することで、ある熱処理温度の時にＯ１８元素がどの深さまで拡散したか評価することが出来る。
−ＳＩＭＳ分析−
次に、作製した実験例４−１〜実験例４−４のサンプルに対して、ＳＩＭＳ分析を行った。ＳＩＭＳ分析では、具体的にＳＩＭＳ分析装置としてアルバックファイ株式会社の型式：ＰＨＩ ＡＤＥＰＴ１０１０を用いた。また、分析環境は、一次イオン種：Ｃｓ＋、一次加速電圧：３．０ｋＶ、検出領域：５６×５６（μｍ×μｍ）とした。また、サンプルからの二次イオンは負極性を検出した。
次に、作製した実験例４−１〜実験例４−４のサンプルに対して、ＳＩＭＳ分析を行った。ＳＩＭＳ分析では、具体的にＳＩＭＳ分析装置としてアルバックファイ株式会社の型式：ＰＨＩ ＡＤＥＰＴ１０１０を用いた。また、分析環境は、一次イオン種：Ｃｓ＋、一次加速電圧：３．０ｋＶ、検出領域：５６×５６（μｍ×μｍ）とした。また、サンプルからの二次イオンは負極性を検出した。
図２４は、実験例４−１のサンプルに対するＳＩＭＳ分析結果を示す図である。図２５は、実験例４−２のサンプルに対するＳＩＭＳ分析結果を示す図である。図２６は、実験例４−３のサンプルに対するＳＩＭＳ分析結果を示す図である。図２７は、実験例４−４のサンプルに対するＳＩＭＳ分析結果を示す図である。
図２４から、実験例４−１のサンプル、つまり３００℃の熱処理では、酸素が拡散（保護層等への取り込み）自体していないことが分かった。次に、図２５〜図２７を見ると、熱処理温度が高くなるにつれて、酸素の拡散距離Ｌが長くなっていることが分かった。
そこで、図２４〜図２７の分析結果に基づいて、各熱処理温度にて１８Ｏ／(Ｏ１６＋Ｏ１８)の強度が高くなり始める深さ、つまりＯ１８（＝Ｏ１６）の拡散距離Ｌ（ｎｍ）を求めて、表３にまとめた。
そこで、図２４〜図２７の分析結果に基づいて、各熱処理温度にて１８Ｏ／(Ｏ１６＋Ｏ１８)の強度が高くなり始める深さ、つまりＯ１８（＝Ｏ１６）の拡散距離Ｌ（ｎｍ）を求めて、表３にまとめた。
次に、求めた酸素の拡散距離Ｌと熱処理温度Ｔの関係をグラフにプロットした。図２８は、求めた酸素の拡散距離Ｌと熱処理温度Ｔの関係をプロットしたグラフ図である。
そして、図２８中のプロットに基づいて、酸素の拡散距離Ｌと熱処理温度の関係を示す３次関数の近似曲線を算出した。この算出の結果、Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１という関係式が得られた。なお、「±０．１」は測定（及び算出）誤差であり、図中では、誤差バーで示し、その誤差バーを見やすくするため、「±０．１」より大きく示している。
以上の結果から、例えば熱処理温度が４００℃の場合を例に挙げると、図２６に示すように、酸化性雰囲気からＧａ２Ｏ３膜へ約１２ｎｍまでＯ１８が拡散している（取り込まれている）のが分かる。このことから、実験例３−１では熱処理時の保護層の厚みが５０ｎｍであったため、酸素の拡散距離Ｌとの関係（１２ｎｍ）で、酸素が活性層界面まで到達していないことが分かった。つまり、保護層成膜（活性層形成も含まれる場合がある）に起因する活性層の表面欠陥は修復できていないものと考えられる。
一方で、実験例３−２では熱処理時の保護層（第一の絶縁膜５１４）の厚みが１０ｎｍであったため、酸素の拡散距離Ｌとの関係（１２ｎｍ）で、第一の絶縁膜５１４と接する活性層界面から２ｎｍ程度内部まで酸素が到達していることが分かった。つまり、保護層成膜（活性層形成も含まれる場合がある）に起因する活性層の表面欠陥が修復しているものと考えられる。
一方で、実験例３−２では熱処理時の保護層（第一の絶縁膜５１４）の厚みが１０ｎｍであったため、酸素の拡散距離Ｌとの関係（１２ｎｍ）で、第一の絶縁膜５１４と接する活性層界面から２ｎｍ程度内部まで酸素が到達していることが分かった。つまり、保護層成膜（活性層形成も含まれる場合がある）に起因する活性層の表面欠陥が修復しているものと考えられる。
なお、保護層の材料や活性層の材料によって酸素の拡散距離Ｌが変化してしまうと、上記のような結果とならない虞もあるため、実験例４−５のサンプルとして、活性層の形成まで実験例１−１に係るＴＦＴ５００と同一の方法で行い、次に実験例４−４と同一の熱処理条件（熱処理温度は４００℃）にて熱処理を行うことにより作製し、保護層は形成せずそのままＳＩＭＳ分析を行った。
図２９は、実験例４−５のサンプルに対するＳＩＭＳ分析結果を示す図である。
図２９に示す結果から、酸化性雰囲気からＩＧＺＯ膜（活性層）へ約１２ｎｍまでＯ１８が拡散している（取り込まれている）のが分かる。そして、この結果は、酸化性雰囲気からＧａ２Ｏ３膜へ約１２ｎｍまでＯ１８が拡散する実験例４−４の場合と同一の結果であることが分かった。したがって、保護層や活性層の材料が異なっても酸素の拡散距離Ｌは変わらないものと考えられる。また、保護層や活性層の成膜方法によっても酸素の拡散距離Ｌは変わらないことを確認している。例えば、スパッタ法においてシングルターゲットを用いる方法を用いても、共スパッタ法を用いても酸素の拡散距離Ｌは変わらなかった。
また、以上の考察、結論及び表３に示す結果から、第一の絶縁膜５１４の厚みＺが、Ｚ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１という関係式を満たせば、第一の絶縁膜５１４と接する活性層界面内部まで酸素が到達するものと結論付けた。なお、上記関係式においてＺ＝Ｌを含まないのは、酸素が活性層界面に到達するだけでは活性層内部にある表面欠陥が十分に修復できないものと想定できるからである。
＜実験例５：修復程度の検証＞
そこで、上記想定した内容を確認するために、熱処理条件を固定（熱処理温度は４００℃で固定）して、保護層（第一の絶縁膜５１４）の厚みによって、どのように活性層内部にある表面欠陥が修復していくのか、各第一の絶縁膜５１４の厚みにおけるΔＶｔｈと移動度を求めることにより検証した。
そこで、上記想定した内容を確認するために、熱処理条件を固定（熱処理温度は４００℃で固定）して、保護層（第一の絶縁膜５１４）の厚みによって、どのように活性層内部にある表面欠陥が修復していくのか、各第一の絶縁膜５１４の厚みにおけるΔＶｔｈと移動度を求めることにより検証した。
−実験例５に係るサンプルの作製−
実験例５に係るサンプルの作製では、実験例３−２のサンプル作製と同一の方法を用い、第二の絶縁膜５１６の厚みを２０ｎｍと固定し、第一の絶縁膜５１４の厚みのみを、８ｎｍ、１０ｎｍ、１１ｎｍ、１２ｎｍ、２０ｎｍ、５０ｎｍと変化させて、図１９に示すようなＴＦＴサンプルを作製した。なお、第一の絶縁膜５１４の厚みを８ｎｍとしたサンプルを実験例５−１（実施例２とも呼称する）に係るサンプルとし、第一の絶縁膜５１４の厚みを１０ｎｍとしたサンプルを実験例５−２（実施例３とも呼称する）に係るサンプルとし、第一の絶縁膜５１４の厚みを１１ｎｍとしたサンプルを実験例５−３（実施例４とも呼称する）に係るサンプルとし、第一の絶縁膜５１４の厚みを１２ｎｍとしたサンプルを実験例５−４（比較例２とも呼称する）に係るサンプルとし、第一の絶縁膜５１４の厚みを２０ｎｍとしたサンプルを実験例５−５（比較例３とも呼称する）に係るサンプルとし、第一の絶縁膜５１４の厚みを５０ｎｍとしたサンプルを実験例５−６（比較例４とも呼称する）に係るサンプルと呼称する。
実験例５に係るサンプルの作製では、実験例３−２のサンプル作製と同一の方法を用い、第二の絶縁膜５１６の厚みを２０ｎｍと固定し、第一の絶縁膜５１４の厚みのみを、８ｎｍ、１０ｎｍ、１１ｎｍ、１２ｎｍ、２０ｎｍ、５０ｎｍと変化させて、図１９に示すようなＴＦＴサンプルを作製した。なお、第一の絶縁膜５１４の厚みを８ｎｍとしたサンプルを実験例５−１（実施例２とも呼称する）に係るサンプルとし、第一の絶縁膜５１４の厚みを１０ｎｍとしたサンプルを実験例５−２（実施例３とも呼称する）に係るサンプルとし、第一の絶縁膜５１４の厚みを１１ｎｍとしたサンプルを実験例５−３（実施例４とも呼称する）に係るサンプルとし、第一の絶縁膜５１４の厚みを１２ｎｍとしたサンプルを実験例５−４（比較例２とも呼称する）に係るサンプルとし、第一の絶縁膜５１４の厚みを２０ｎｍとしたサンプルを実験例５−５（比較例３とも呼称する）に係るサンプルとし、第一の絶縁膜５１４の厚みを５０ｎｍとしたサンプルを実験例５−６（比較例４とも呼称する）に係るサンプルと呼称する。
−光照射特性の評価−
次に、作製した実験例５−１〜５−６に係るサンプルに対して、Ｖｇ−Ｉｄ特性の測定を行ってΔＶｔｈや移動度を求める等して光照射特性の評価を行った。なお、光照射特性の評価は、実験例２と同一の方法を用いて行った。
次に、作製した実験例５−１〜５−６に係るサンプルに対して、Ｖｇ−Ｉｄ特性の測定を行ってΔＶｔｈや移動度を求める等して光照射特性の評価を行った。なお、光照射特性の評価は、実験例２と同一の方法を用いて行った。
図３０は、実験例５−１〜５−６に係るサンプルに対する光照射波長とΔＶｔｈの関係を示す図である。
図３０に示す結果から、第一の絶縁膜５１４の厚みが５０ｎｍから８ｎｍにかけて薄くなればなるほどΔＶｔｈが低減（改善）しており、そして特に光照射の波長が短波長になればなるほど、そのΔＶｔｈの改善度合いが高まっている。
ここで、実験例４で検証したように、酸素の拡散距離Ｌとの関係（熱処理温度４００℃のとき１２ｎｍ）で酸素が活性層界面内部にまで到達していないはずの、実験例５−３〜５−５のサンプルもΔＶｔｈが改善していることが問題となるようにも思われる。つまり、酸化性雰囲気中の酸素が第一の絶縁膜５１４を介して活性層界面内部にまで到達しているか否かで、活性層内部にある表面欠陥を修復できるか否かを想定したことが誤りではないかということが問題となるようにも思われる。
そこで、図３０のプロットを第一の絶縁膜５１４の厚みＺとΔＶｔｈの関係にし直した。図３１は、実験例５−１〜５−６に係るサンプルに対する第一の絶縁膜５１４の厚みＺと光照射時のΔＶｔｈの関係を示す図である。また、以上の評価で求めた各サンプルのΔＶｔｈと移動度の各値を表４〜表６にまとめた。
図３１並びに表４〜表６に示す結果から、実験例４で検証したように、酸素の拡散距離Ｌとの関係（熱処理温度４００℃のとき１２ｎｍ）で酸素が活性層界面内部にまで到達していないはずの、実験例５−４〜５−６のサンプル（第一の絶縁膜５１４の厚みＺ＝１２、２０、５０の所謂比較例２〜４のサンプル）では、その範囲内で第一の絶縁膜５１４の厚みＺが薄くなっても、ΔＶｔｈはほとんど改善していないことが分かった。例えば、厚み１ｎｍ当り薄くしてもΔＶｔｈが小数点第３桁〜４桁程度しか改善しない。そして、これは光照射の波長を変化しても同じ結論となることが分かる。
一方で、第一の絶縁膜５１４の厚みＺが１２ｎｍを境界として、実験例５−１〜５−３のサンプル（第一の絶縁膜５１４の厚みＺ＝８、１０、１１の所謂実施例２〜４のサンプル）では、その範囲内で第一の絶縁膜５１４の厚みＺを薄くしていくと急激にΔＶｔｈが改善していることが分かった。厚み１ｎｍ当り薄くするとΔＶｔｈが小数点第１桁〜２桁程度顕著に改善する（０Ｖに近づく）。特に、波長４００ｎｍ以下の短波長の光照射をする場合、１ｎｍ当りでΔＶｔｈが小数点第１桁程度改善することになり、急激さ（顕著さ）が増す。
具体的に、波長４００ｎｍの短波長の光照射をする場合、第一の絶縁膜５１４の厚みが１２ｎｍ以上であると１ｎｍ当りのΔＶｔｈの改善度が約０．００３（Ｖ／ｎｍ）でしかないものが、第一の絶縁膜５１４の厚みが１２ｎｍ未満であると約０．１６（Ｖ／ｎｍ）に飛躍的に改善する。
なお、波長７００ｎｍ以上の光照射を行う場合は、第一の絶縁膜５１４の厚みＺが上記範囲内（Ｚ＝８、１０、１１）では、ΔＶｔｈが負の値から０を超え正の値となってしまうことから、波長７００ｎｍ未満の光照射を行うようにすることが好ましいことが分かった。
一方で、第一の絶縁膜５１４の厚みＺが１２ｎｍを境界として、実験例５−１〜５−３のサンプル（第一の絶縁膜５１４の厚みＺ＝８、１０、１１の所謂実施例２〜４のサンプル）では、その範囲内で第一の絶縁膜５１４の厚みＺを薄くしていくと急激にΔＶｔｈが改善していることが分かった。厚み１ｎｍ当り薄くするとΔＶｔｈが小数点第１桁〜２桁程度顕著に改善する（０Ｖに近づく）。特に、波長４００ｎｍ以下の短波長の光照射をする場合、１ｎｍ当りでΔＶｔｈが小数点第１桁程度改善することになり、急激さ（顕著さ）が増す。
具体的に、波長４００ｎｍの短波長の光照射をする場合、第一の絶縁膜５１４の厚みが１２ｎｍ以上であると１ｎｍ当りのΔＶｔｈの改善度が約０．００３（Ｖ／ｎｍ）でしかないものが、第一の絶縁膜５１４の厚みが１２ｎｍ未満であると約０．１６（Ｖ／ｎｍ）に飛躍的に改善する。
なお、波長７００ｎｍ以上の光照射を行う場合は、第一の絶縁膜５１４の厚みＺが上記範囲内（Ｚ＝８、１０、１１）では、ΔＶｔｈが負の値から０を超え正の値となってしまうことから、波長７００ｎｍ未満の光照射を行うようにすることが好ましいことが分かった。
以上の結果から、熱処理温度Ｔとの関係で第一の絶縁膜５１４の厚みＺを調整しなくとも（厚みＺが厚くても）、少なくとも３００℃超の熱処理によって、酸化性雰囲気中の酸素ではなく第一の絶縁膜５１４中の酸素又第一の絶縁膜５１４以外（側面等）を介した酸素を、当該第一の絶縁膜２４と接する活性層１８の界面内部に供給することによっても、光照射時のΔＶｔｈを改善（ＴＦＴ特性の安定化）することができるものの、その改善はごく僅かなものであるということが分かった。そして、上記で問題提起したように、酸化性雰囲気中の酸素が第一の絶縁膜５１４を介して活性層界面内部にまで到達しているか否かで、活性層内部にある表面欠陥を修復できるか否かを想定したことが誤りではないかという問題に対しては、酸化性雰囲気中の酸素が第一の絶縁膜５１４を介して活性層界面（丁度）に到達するＬ＝Ｚ＝１２の条件を満たす実験例５−４：比較例２のサンプルを境として、ΔＶｔｈの改善度合いが明らかに異なることから、酸化性雰囲気中の酸素が第一の絶縁膜５１４を介して活性層界面内部にまで到達しているか否かで、活性層内部にある表面欠陥を十分に修復できるか否かが変わるという結論に至った。
さらに、熱処理温度Ｔを４００℃に固定したが、他の熱処理温度でも上記結論は変わらないものと考えられるので、最終的に、第一の絶縁膜５１４の厚みをＺ（ｎｍ）とし、第三工程での熱処理温度をＴ（℃）とし、さらに酸素の拡散距離をＬ（ｎｍ）としたとき、０＜Ｚ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように第一の絶縁膜５１４の厚みと熱処理温度を調整すれば、酸化性雰囲気中の酸素を第一の絶縁膜を介して活性層の表面内部にまで供給することができることとなり、第二工程の成膜によって成膜ダメージを受けた活性層の表面欠陥を十分に補填でき、光照射時のΔＶｔｈ等の素子特性を顕著に安定化することができる、という結論を得た。
さらに、熱処理温度Ｔを４００℃に固定したが、他の熱処理温度でも上記結論は変わらないものと考えられるので、最終的に、第一の絶縁膜５１４の厚みをＺ（ｎｍ）とし、第三工程での熱処理温度をＴ（℃）とし、さらに酸素の拡散距離をＬ（ｎｍ）としたとき、０＜Ｚ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように第一の絶縁膜５１４の厚みと熱処理温度を調整すれば、酸化性雰囲気中の酸素を第一の絶縁膜を介して活性層の表面内部にまで供給することができることとなり、第二工程の成膜によって成膜ダメージを受けた活性層の表面欠陥を十分に補填でき、光照射時のΔＶｔｈ等の素子特性を顕著に安定化することができる、という結論を得た。
また、図３１並びに表４〜表６に示す結果から、熱処理温度Ｔが４００℃のとき第一の絶縁膜５１４の厚みＺを１１ｎｍ以下に調整する、すなわち、Ｚ≦（Ｌ−１．０）＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１−１．０の関係式を満たすように第一の絶縁膜５１４の厚みと熱処理温度を調整することが好ましいことが分かる。第一の絶縁膜５１４の厚みを上記範囲内で薄くするとΔＶｔｈがより顕著に改善し且つ光照射の波長が３６０ｎｍ以上のどの波長であっても、ΔＶｔｈが−０．８Ｖ超に改善するからである。
さらに、図３１並びに表４〜表６に示す結果から、熱処理温度Ｔが４００℃のとき第一の絶縁膜５１４の厚みＺを１０ｎｍ以下に調整する、すなわち、Ｚ≦（Ｌ−２．０）＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１−２．０の関係式を満たすように第一の絶縁膜２４の厚みと熱処理温度を調整することが好ましい。光照射の波長が３６０ｎｍ以上のどの波長であっても、ΔＶｔｈが−０．６Ｖ以上に改善するからである。
次に、図３２は、実験例５−１：実施例２〜５−６：比較例４に係るサンプルに対する第一の絶縁膜５１４の厚みＺと光照射時の移動度の関係を示す図である。
図３２及び表４〜表６から移動度に関しては、４２０ｎｍ未満の短波では、ΔＶｔｈとは逆に第一の絶縁膜５１４の厚みＺが１２ｎｍであるときを境として、それよりも薄くなると急激に悪化していることが分かる。これは、キャリアとして働いていた活性層の表面欠陥が、第一の絶縁膜５１４を介して活性層界面内部に酸素が供給されることにより、補填された証拠となる。
図３２及び表４〜表６から移動度に関しては、４２０ｎｍ未満の短波では、ΔＶｔｈとは逆に第一の絶縁膜５１４の厚みＺが１２ｎｍであるときを境として、それよりも薄くなると急激に悪化していることが分かる。これは、キャリアとして働いていた活性層の表面欠陥が、第一の絶縁膜５１４を介して活性層界面内部に酸素が供給されることにより、補填された証拠となる。
このように移動度の減少が顕著になるとＴＦＴとして好ましくないので、これを回避するために、熱処理温度４００℃のとき少なくとも第一の絶縁膜の厚み５１４を７ｎｍ以上に調整する、すなわち、（Ｌ−５．０）＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１−５．０≦Ｚの関係式を満たすように第一の絶縁膜５１４の厚みと熱処理温度を調整することが好ましいことが分かった。
また、４２０ｎｍ以上の長波長では、第一の絶縁膜５１４の厚みＺが１０ｎｍ又は１１ｎｍのときが移動度急激減少の境界となっている。したがって、熱処理温度４００℃のとき少なくとも１０ｎｍ以上に調整する、すなわち、（Ｌ−２．０）＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１−２．０≦Ｚの関係式を満たすように第一の絶縁膜５１４の厚みと熱処理温度を調整することが好ましいことが分かった。長波長の光照射では、活性層の移動度がほぼ変化（減少）しないからである。
また、波長を変えてもより移動度が変化しないという理由から、熱処理温度４００℃のとき少なくとも１１ｎｍ以上に調整する、すなわち、（Ｌ−１．０）＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１−２．０≦Ｚの関係式を満たすように第一の絶縁膜５１４の厚みと熱処理温度を調整することがより好ましい。
また、波長を変えてもより移動度が変化しないという理由から、熱処理温度４００℃のとき少なくとも１１ｎｍ以上に調整する、すなわち、（Ｌ−１．０）＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１−２．０≦Ｚの関係式を満たすように第一の絶縁膜５１４の厚みと熱処理温度を調整することがより好ましい。
さらに、第一の絶縁膜５１４成膜直後に４００℃で熱処理した表４〜表６と、活性層形成直後に４００℃で熱処理して第一の絶縁膜５１４等の保護層を成膜しない結果を示す表２を比較すると、第一の絶縁膜５１４の厚みＺを１０ｎｍにして熱処理したときのΔＶｔｈが、活性層形成直後に４００℃で熱処理したときのΔＶｔｈと実質的に同等となっていることが分かる。つまり、第一の絶縁膜５１４を成膜したとき生成した表面欠陥を実質的に１００％補填していることが分かる。さらに言えば、第一の絶縁膜５１４の厚みＺを８ｎｍにして熱処理したときのΔＶｔｈは、むしろ活性層形成直後に４００℃で熱処理したときのΔＶｔｈよりも改善していることが分かる。これは、活性層形成時に生成した表面欠陥までも酸素供給により補填したためだと考えられる。
＜実験例６：Ｚｎ拡散の検証＞
最後に、ＴＦＴ完成後に、本発明の実施例に係る製造方法（０＜Ｚ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように第一の絶縁膜５１４の厚みと熱処理温度を調整）を用いて作製したＴＦＴであるか否かを確認する手段としては、Ｚｎの拡散に基づく確認手段が想定できる。なぜなら、Ｓｉノンドープ基板上にＩＧＺＯ膜を２００ｎｍ成膜したサンプルについて、ＩＧＺＯ中のＺｎ（Ｍ／Ｚ６４）が２５０℃以上の低温で拡散するという事実を、昇温脱離分析により見出したからである（図３３参照）。
最後に、ＴＦＴ完成後に、本発明の実施例に係る製造方法（０＜Ｚ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように第一の絶縁膜５１４の厚みと熱処理温度を調整）を用いて作製したＴＦＴであるか否かを確認する手段としては、Ｚｎの拡散に基づく確認手段が想定できる。なぜなら、Ｓｉノンドープ基板上にＩＧＺＯ膜を２００ｎｍ成膜したサンプルについて、ＩＧＺＯ中のＺｎ（Ｍ／Ｚ６４）が２５０℃以上の低温で拡散するという事実を、昇温脱離分析により見出したからである（図３３参照）。
そこで、ＩＧＺＯのＺｎがＩＧＺＯ膜と接する他の層にまで拡散するか否かＳＩＭＳ分析を用いて検証した。この分析のサンプルとしては、具体的には、図１９に示すように、活性層となるＩＧＺＯ膜の形成までは、実験例１−１に係るＴＦＴ５００と同一の方法で行い、ソース電極やドレイン電極は形成せずに、そのまま保護層となる厚み１００ｎｍのＧａ２Ｏ３膜を成膜したものを用いた。そして、熱処理の有り無しで、ＳＩＭＳ分析をそれぞれ行った。なお、分析方法の詳細は、実験例４と同様なので省略する。
図３４は、ＳＩＭＳ分析によるＩｎの深さと二次イオン強度を示す図である。図３５は、ＳＩＭＳ分析によるＺｎの深さと二次イオン強度を示す図である。
図３４に示す結果から、ＩＧＺＯ膜中のＩｎは、熱処理が有ってもＧａ２Ｏ３膜まではほぼ拡散していないことが分かる。一方で、ＩＧＺＯ膜中のＺｎは、熱処理が有るとＧａ２Ｏ３膜中まで拡散していることが分かる。
以上の結果から、ＴＦＴ完成後に、本発明の実施例に係る製造方法（０＜Ｚ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように第一の絶縁膜５１４の厚みと熱処理温度を調整）を用いて作製したＴＦＴであるか否かを確認する手段としては、Ｚｎの拡散に基づく確認手段が有効であると考えられ、例えば断面ＴＥＭ観察にて第一の絶縁膜５１４に相当する領域にＺｎを表すライン（コントラストの変化も含む）があるか否かを特定する手段等が挙げられる。
１０、３０、４０、５０ ＴＦＴ（半導体素子、電界効果型トランジスタ）
１２ 基板
１４ ゲート電極
１６ ゲート絶縁層
１８ 活性層（半導体膜）
２０ ソース電極
２２ ドレイン電極
２４ 第一の絶縁膜
２６ 第二の絶縁膜
２８ 保護層
４００ フォトダイオード（半導体素子）
４０２ 基板
４０６ 半導体膜
４１０ 第一の絶縁膜
４１２ 第二の絶縁膜
５０２ 基板
５０６ 活性層（半導体膜）
５０８ ソース電極
５１０ ドレイン電極
５１２ 保護層
５１４ 第一の絶縁膜
５１６ 第二の絶縁膜
１２ 基板
１４ ゲート電極
１６ ゲート絶縁層
１８ 活性層（半導体膜）
２０ ソース電極
２２ ドレイン電極
２４ 第一の絶縁膜
２６ 第二の絶縁膜
２８ 保護層
４００ フォトダイオード（半導体素子）
４０２ 基板
４０６ 半導体膜
４１０ 第一の絶縁膜
４１２ 第二の絶縁膜
５０２ 基板
５０６ 活性層（半導体膜）
５０８ ソース電極
５１０ ドレイン電極
５１２ 保護層
５１４ 第一の絶縁膜
５１６ 第二の絶縁膜
本発明の上記課題は下記の手段によって解決された。
＜１＞酸化物半導体を主体とする半導体膜を成膜する第一工程と、前記第一工程後に、前記半導体膜の面上に金属酸化物を構成材料とした第一の絶縁膜を成膜する第二工程と、前記第二工程後に、酸化性雰囲気中で熱処理する第三工程と、前記第三工程後に、前記第一の絶縁膜の面上に第二の絶縁膜を成膜する第四工程と、前記第四工程後に、酸化性雰囲気下において前記第三工程での熱処理温度よりも低い温度で熱処理する第五工程と、を有し、前記第二工程と前記第三工程の際に、前記第一の絶縁膜の厚みをＺ（ｎｍ）とし、前記第三工程での熱処理温度をＴ（℃）とし、前記第一の絶縁膜及び前記半導体膜中への酸素の拡散距離をＬ（ｎｍ）としたとき、０＜Ｚ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する半導体素子の製造方法。
＜２＞前記第二工程と前記第三工程の際に、Ｚ≦Ｌ−１．０の関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、＜１＞に記載の半導体素子の製造方法。
＜３＞前記第二工程と前記第三工程の際に、Ｚ≦Ｌ−２．０の関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、＜２＞に記載の半導体素子の製造方法。
＜４＞前記第二工程と前記第三工程の際に、Ｌ−５．０≦Ｚの関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、＜１＞〜＜３＞の何れか１つに記載の半導体素子の製造方法。
＜５＞前記第二工程と前記第三工程の際に、Ｌ−２．０≦Ｚの関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、＜１＞又は＜２＞に記載の半導体素子の製造方法。
＜６＞前記第二工程の際に、前記第一の絶縁膜の厚みＺを、２ｎｍ以上に調整する、＜１＞〜＜５＞の何れか１つに記載の半導体素子の製造方法。
＜７＞前記第二工程と前記第四工程の際に、プラズマを発生する成膜法を用いて前記第一の絶縁膜及び前記第二の絶縁膜を成膜する、＜１＞〜＜６＞の何れか１つに記載の半導体素子の製造方法。
＜８＞前記第二工程では、前記第四工程での成膜よりも成膜速度を下げ且つブラズマ電位を下げる、又は成膜圧力を上げる、＜７＞に記載の半導体素子の製造方法。
＜９＞前記第二工程では、前記第一の絶縁膜を２０ｎｍ／ｍｉｎ以下の成膜速度で成膜する、＜７＞又は＜８＞に記載の半導体素子の製造方法。
＜１０＞前記第二工程では、前記第四工程で前記第二の絶縁膜を成膜する成膜時間よりも短い成膜時間で前記第一の絶縁膜を成膜する、＜７＞〜＜９＞の何れか１つに記載の半導体素子の製造方法。
＜１１＞前記第一工程では、前記半導体膜の厚みが５ｎｍ以上となるように成膜する、＜１＞〜＜１０＞の何れか１つに記載の半導体素子の製造方法。
＜１２＞前記第五工程の熱処理温度は、１００℃以上である、＜１＞〜＜１１＞の何れか１つに記載の半導体素子の製造方法。
＜１３＞前記第五工程の熱処理温度は、３００℃以上である、＜１２＞に記載の半導体素子の製造方法。
＜１４＞前記第四工程では、前記第一の絶縁膜よりも厚みの大きい前記第二の絶縁膜を成膜する、＜１＞〜＜１３＞の何れか１つに記載の半導体素子の製造方法。
＜１５＞前記酸化物半導体は、Ｉｎ、Ｇａ及びＺｎのうちの少なくとも１種を含む非晶質酸化物である、＜１＞〜＜１４＞の何れか１つに記載の半導体素子の製造方法。
＜１６＞前記第三工程での前記熱処理温度を、６００℃未満とする、＜１＞〜＜１５＞の何れか１つに記載の半導体素子の製造方法。
＜１７＞前記第二工程では、前記半導体膜の面上全面に前記第一の絶縁膜を成膜する、＜１＞〜＜１６＞の何れか１つに記載の半導体素子の製造方法。
＜１８＞前記第二の絶縁膜の構成材料は、金属を含み、前記第一の絶縁膜は、前記第二の絶縁膜の構成材料の少なくとも一部の金属と前記半導体膜の構成材料の少なくとも一部の金属との両方を含む、＜１＞〜＜１７＞の何れか１つに記載の半導体素子の製造方法。
＜１９＞ゲート電極、ソース電極、及びドレイン電極を形成する電極形成工程と、前記電極形成工程の前又は間に、＜１＞〜＜１８＞の何れか１つに記載の半導体素子の製造方法を用いて活性層としての前記半導体膜並びに前記半導体膜の保護層又はゲート絶縁層としての前記第一の絶縁膜及び前記第二の絶縁膜を成膜する非電極形成工程と、を有する電界効果型トランジスタの製造方法。
＜２０＞前記電極形成工程と前記非電極形成工程は、前記ゲート電極がボトムゲート型となる順番で行い、前記第一の絶縁膜及び前記第二の絶縁膜を前記半導体膜の保護層として成膜する、＜１９＞に記載の電界効果型トランジスタの製造方法。
＜２１＞前記第一の絶縁膜と前記第二の絶縁膜の厚みの合計が３０ｎｍ以上である、＜２０＞に記載の電界効果型トランジスタの製造方法。
＜２２＞前記電極形成工程のうち前記ソース電極及び前記ドレイン電極の形成は、前記ソース電極及び前記ドレイン電極がトップコンタクト型となるように前記第一工程と前記第二工程の間で行い、且つ、前記ソース電極及び前記ドレイン電極の厚みをＹとしたとき、０＜Ｙ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように前記ソース電極及び前記ドレイン電極の厚みと前記熱処理温度を調整する、＜１９＞〜＜２１＞の何れか１つに記載の電界効果型トランジスタの製造方法。
＜２３＞前記電極形成工程のうち前記ソース電極及び前記ドレイン電極の形成は、前記ソース電極及び前記ドレイン電極がボトムコンタクト型となるように前記第一工程よりも前に行う、＜１９＞〜＜２１＞の何れか１つに記載の電界効果型トランジスタの製造方法。
＜１＞酸化物半導体を主体とする半導体膜を成膜する第一工程と、前記第一工程後に、前記半導体膜の面上に金属酸化物を構成材料とした第一の絶縁膜を成膜する第二工程と、前記第二工程後に、酸化性雰囲気中で熱処理する第三工程と、前記第三工程後に、前記第一の絶縁膜の面上に第二の絶縁膜を成膜する第四工程と、前記第四工程後に、酸化性雰囲気下において前記第三工程での熱処理温度よりも低い温度で熱処理する第五工程と、を有し、前記第二工程と前記第三工程の際に、前記第一の絶縁膜の厚みをＺ（ｎｍ）とし、前記第三工程での熱処理温度をＴ（℃）とし、前記第一の絶縁膜及び前記半導体膜中への酸素の拡散距離をＬ（ｎｍ）としたとき、０＜Ｚ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する半導体素子の製造方法。
＜２＞前記第二工程と前記第三工程の際に、Ｚ≦Ｌ−１．０の関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、＜１＞に記載の半導体素子の製造方法。
＜３＞前記第二工程と前記第三工程の際に、Ｚ≦Ｌ−２．０の関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、＜２＞に記載の半導体素子の製造方法。
＜４＞前記第二工程と前記第三工程の際に、Ｌ−５．０≦Ｚの関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、＜１＞〜＜３＞の何れか１つに記載の半導体素子の製造方法。
＜５＞前記第二工程と前記第三工程の際に、Ｌ−２．０≦Ｚの関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、＜１＞又は＜２＞に記載の半導体素子の製造方法。
＜６＞前記第二工程の際に、前記第一の絶縁膜の厚みＺを、２ｎｍ以上に調整する、＜１＞〜＜５＞の何れか１つに記載の半導体素子の製造方法。
＜７＞前記第二工程と前記第四工程の際に、プラズマを発生する成膜法を用いて前記第一の絶縁膜及び前記第二の絶縁膜を成膜する、＜１＞〜＜６＞の何れか１つに記載の半導体素子の製造方法。
＜８＞前記第二工程では、前記第四工程での成膜よりも成膜速度を下げ且つブラズマ電位を下げる、又は成膜圧力を上げる、＜７＞に記載の半導体素子の製造方法。
＜９＞前記第二工程では、前記第一の絶縁膜を２０ｎｍ／ｍｉｎ以下の成膜速度で成膜する、＜７＞又は＜８＞に記載の半導体素子の製造方法。
＜１０＞前記第二工程では、前記第四工程で前記第二の絶縁膜を成膜する成膜時間よりも短い成膜時間で前記第一の絶縁膜を成膜する、＜７＞〜＜９＞の何れか１つに記載の半導体素子の製造方法。
＜１１＞前記第一工程では、前記半導体膜の厚みが５ｎｍ以上となるように成膜する、＜１＞〜＜１０＞の何れか１つに記載の半導体素子の製造方法。
＜１２＞前記第五工程の熱処理温度は、１００℃以上である、＜１＞〜＜１１＞の何れか１つに記載の半導体素子の製造方法。
＜１３＞前記第五工程の熱処理温度は、３００℃以上である、＜１２＞に記載の半導体素子の製造方法。
＜１４＞前記第四工程では、前記第一の絶縁膜よりも厚みの大きい前記第二の絶縁膜を成膜する、＜１＞〜＜１３＞の何れか１つに記載の半導体素子の製造方法。
＜１５＞前記酸化物半導体は、Ｉｎ、Ｇａ及びＺｎのうちの少なくとも１種を含む非晶質酸化物である、＜１＞〜＜１４＞の何れか１つに記載の半導体素子の製造方法。
＜１６＞前記第三工程での前記熱処理温度を、６００℃未満とする、＜１＞〜＜１５＞の何れか１つに記載の半導体素子の製造方法。
＜１７＞前記第二工程では、前記半導体膜の面上全面に前記第一の絶縁膜を成膜する、＜１＞〜＜１６＞の何れか１つに記載の半導体素子の製造方法。
＜１８＞前記第二の絶縁膜の構成材料は、金属を含み、前記第一の絶縁膜は、前記第二の絶縁膜の構成材料の少なくとも一部の金属と前記半導体膜の構成材料の少なくとも一部の金属との両方を含む、＜１＞〜＜１７＞の何れか１つに記載の半導体素子の製造方法。
＜１９＞ゲート電極、ソース電極、及びドレイン電極を形成する電極形成工程と、前記電極形成工程の前又は間に、＜１＞〜＜１８＞の何れか１つに記載の半導体素子の製造方法を用いて活性層としての前記半導体膜並びに前記半導体膜の保護層又はゲート絶縁層としての前記第一の絶縁膜及び前記第二の絶縁膜を成膜する非電極形成工程と、を有する電界効果型トランジスタの製造方法。
＜２０＞前記電極形成工程と前記非電極形成工程は、前記ゲート電極がボトムゲート型となる順番で行い、前記第一の絶縁膜及び前記第二の絶縁膜を前記半導体膜の保護層として成膜する、＜１９＞に記載の電界効果型トランジスタの製造方法。
＜２１＞前記第一の絶縁膜と前記第二の絶縁膜の厚みの合計が３０ｎｍ以上である、＜２０＞に記載の電界効果型トランジスタの製造方法。
＜２２＞前記電極形成工程のうち前記ソース電極及び前記ドレイン電極の形成は、前記ソース電極及び前記ドレイン電極がトップコンタクト型となるように前記第一工程と前記第二工程の間で行い、且つ、前記ソース電極及び前記ドレイン電極の厚みをＹとしたとき、０＜Ｙ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように前記ソース電極及び前記ドレイン電極の厚みと前記熱処理温度を調整する、＜１９＞〜＜２１＞の何れか１つに記載の電界効果型トランジスタの製造方法。
＜２３＞前記電極形成工程のうち前記ソース電極及び前記ドレイン電極の形成は、前記ソース電極及び前記ドレイン電極がボトムコンタクト型となるように前記第一工程よりも前に行う、＜１９＞〜＜２１＞の何れか１つに記載の電界効果型トランジスタの製造方法。
−ゲート電極１４の形成−
まず、図２（Ａ）に示すように、ＴＦＴ１０を形成するための基板１２を用意した後、基板１２の一方の主面上に、ゲート電極１４を形成する。
基板１２の形状、構造、大きさ等については、膜を成膜可能な主面があることを前提として特に制限はなく、目的に応じて適宜選択することが出来る。基板１２の構造は単層構造であってもよいし、積層構造であってもよい。
基板１２の材質としては特に限定はなく、例えばガラス、ＹＳＺ（イットリウム安定化ジルコニウム）等の無機基板、樹脂基板や、その複合材料等を用いることが出来る。中でも軽量である点、可撓性を有する点から樹脂基板やその複合材料が好ましい。具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂基板、酸化珪素粒子との複合プラスチック材料、金属ナノ粒子、無機酸化物ナノ粒子、無機窒化物ナノ粒子等との複合プラスチック材料、カーボン繊維、カーボンナノチューブとの複合プラスチック材料、ガラスフェレーク、ガラスファイバー、ガラスビーズとの複合プラスチック材料、粘土鉱物や雲母派生結晶構造を有する粒子との複合プラスチック材料、薄いガラスと上記単独有機材料との間に少なくとも１回の接合界面を有する積層プラスチック材料、無機層と有機層を交互に積層することで、少なくとも１回以上の接合界面を有するバリア性能を有する複合材料、ステンレス基板或いはステンレスと異種金属を積層した金属多層基板、アルミニウム基板或いは表面に酸化処理（例えば陽極酸化処理）を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることが出来る。また、樹脂基板は、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。前記樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えることが好ましい。ここで、アンダーコート層を樹脂基板の片面に形成した場合には、内部残留応力にて樹脂基板に反りが生じるため、両面にコートするかもしくは、低応力に制御した膜質、または積層にて圧縮/引張応力にて制御した方が好ましい。また、アンダーコート層は、バリア性を高めるため、後述するゲート絶縁層１６などに用いられる材料が好ましい。
まず、図２（Ａ）に示すように、ＴＦＴ１０を形成するための基板１２を用意した後、基板１２の一方の主面上に、ゲート電極１４を形成する。
基板１２の形状、構造、大きさ等については、膜を成膜可能な主面があることを前提として特に制限はなく、目的に応じて適宜選択することが出来る。基板１２の構造は単層構造であってもよいし、積層構造であってもよい。
基板１２の材質としては特に限定はなく、例えばガラス、ＹＳＺ（イットリウム安定化ジルコニウム）等の無機基板、樹脂基板や、その複合材料等を用いることが出来る。中でも軽量である点、可撓性を有する点から樹脂基板やその複合材料が好ましい。具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂基板、酸化珪素粒子との複合プラスチック材料、金属ナノ粒子、無機酸化物ナノ粒子、無機窒化物ナノ粒子等との複合プラスチック材料、カーボン繊維、カーボンナノチューブとの複合プラスチック材料、ガラスフェレーク、ガラスファイバー、ガラスビーズとの複合プラスチック材料、粘土鉱物や雲母派生結晶構造を有する粒子との複合プラスチック材料、薄いガラスと上記単独有機材料との間に少なくとも１回の接合界面を有する積層プラスチック材料、無機層と有機層を交互に積層することで、少なくとも１回以上の接合界面を有するバリア性能を有する複合材料、ステンレス基板或いはステンレスと異種金属を積層した金属多層基板、アルミニウム基板或いは表面に酸化処理（例えば陽極酸化処理）を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることが出来る。また、樹脂基板は、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。前記樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えることが好ましい。ここで、アンダーコート層を樹脂基板の片面に形成した場合には、内部残留応力にて樹脂基板に反りが生じるため、両面にコートするかもしくは、低応力に制御した膜質、または積層にて圧縮/引張応力にて制御した方が好ましい。また、アンダーコート層は、バリア性を高めるため、後述するゲート絶縁層１６などに用いられる材料が好ましい。
ここで、第一の絶縁膜２４及び活性層１８中への酸素の拡散距離Ｌについて説明する。まず、上述したＬ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１という関係式に熱処理温度Ｔ（℃）を１００℃ずつ変化させて代入したときの拡散距離Ｌの理論値を表１に示す。なお、実測値については実施例にて説明する。
４．応用
以上で説明した本実施形態のＴＦＴの用途には特に限定はないが、例えば液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置、無機ＥＬ表示装置等の表示装置等の電気光学装置における駆動素子、特に大面積デバイスに用いる場合に好適である。
更に実施形態のＴＦＴは、樹脂基板を用いた低温プロセスで作製可能なデバイスに特に好適であり(例えばフレキシブルディスプレイ等)、Ｘ線センサなどの各種センサ、ＭＥＭＳ(Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）等、種々の電子デバイスにおける駆動素子(駆動回路)として、好適に用いられるものである。
以上で説明した本実施形態のＴＦＴの用途には特に限定はないが、例えば液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置、無機ＥＬ表示装置等の表示装置等の電気光学装置における駆動素子、特に大面積デバイスに用いる場合に好適である。
更に実施形態のＴＦＴは、樹脂基板を用いた低温プロセスで作製可能なデバイスに特に好適であり(例えばフレキシブルディスプレイ等)、Ｘ線センサなどの各種センサ、ＭＥＭＳ(Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）等、種々の電子デバイスにおける駆動素子(駆動回路)として、好適に用いられるものである。
−実験例３−２のサンプル作製−
図１９は、実験例３−２のサンプル作製により得られるＴＦＴ８００の断面図である。
実験例３−２のサンプル作製では、ＴＦＴ６００の厚み５０ｎｍの保護層５１２を第一の絶縁膜５１４と第二の絶縁膜５１６の二層に分け、第一の絶縁膜５１４の成膜の後に、熱処理を施した。
具体的には、図１９に示すように、ソース・ドレイン電極５０８,５１０の形成までは、実験例１−１に係るＴＦＴ５００と同一の方法で行った。そして、ソース・ドレイン電極５１０,５１２の形成後は、活性層５０６の露出面上に、背圧：５×１０−６Ｐａ、成膜圧力：０．４Ｐａ、Ａｒ：３０ｓｃｃｍ（５．０７×１０−２Ｐａ・ｍ３／ｓ）、Ｏ２：０．３ｓｃｃｍ（５．０７×１０−４Ｐａ・ｍ３／ｓ）、ＲＦ：５０Ｗの条件の下、厚み１０ｎｍのＧａ２Ｏ３膜からなる第一の絶縁膜５１４をＲＦスパッタにより成膜した。なお、この成膜もメタルマスクを用いたパターン成膜により行っている。
続いて、雰囲気を制御可能な電気炉にて、熱処理を施した。熱処理雰囲気はＡｒ（８０％）とＯ２（２０％）で１ａｔｍの酸化性雰囲気とし、熱処理温度は４００℃とし、熱処理時間は１時間とした。
熱処理の後、活性層５０６の露出面上に、第一の絶縁膜５１４の成膜と同一の条件の下、厚み４０ｎｍのＧａ２Ｏ３膜からなる第二の絶縁膜５１６をＲＦスパッタにより成膜した。なお、この成膜もメタルマスクを用いたパターン成膜により行っている。
以上により、実験例３−２に係るＴＦＴ８００を作製した。
図１９は、実験例３−２のサンプル作製により得られるＴＦＴ８００の断面図である。
実験例３−２のサンプル作製では、ＴＦＴ６００の厚み５０ｎｍの保護層５１２を第一の絶縁膜５１４と第二の絶縁膜５１６の二層に分け、第一の絶縁膜５１４の成膜の後に、熱処理を施した。
具体的には、図１９に示すように、ソース・ドレイン電極５０８,５１０の形成までは、実験例１−１に係るＴＦＴ５００と同一の方法で行った。そして、ソース・ドレイン電極５１０,５１２の形成後は、活性層５０６の露出面上に、背圧：５×１０−６Ｐａ、成膜圧力：０．４Ｐａ、Ａｒ：３０ｓｃｃｍ（５．０７×１０−２Ｐａ・ｍ３／ｓ）、Ｏ２：０．３ｓｃｃｍ（５．０７×１０−４Ｐａ・ｍ３／ｓ）、ＲＦ：５０Ｗの条件の下、厚み１０ｎｍのＧａ２Ｏ３膜からなる第一の絶縁膜５１４をＲＦスパッタにより成膜した。なお、この成膜もメタルマスクを用いたパターン成膜により行っている。
続いて、雰囲気を制御可能な電気炉にて、熱処理を施した。熱処理雰囲気はＡｒ（８０％）とＯ２（２０％）で１ａｔｍの酸化性雰囲気とし、熱処理温度は４００℃とし、熱処理時間は１時間とした。
熱処理の後、活性層５０６の露出面上に、第一の絶縁膜５１４の成膜と同一の条件の下、厚み４０ｎｍのＧａ２Ｏ３膜からなる第二の絶縁膜５１６をＲＦスパッタにより成膜した。なお、この成膜もメタルマスクを用いたパターン成膜により行っている。
以上により、実験例３−２に係るＴＦＴ８００を作製した。
−実験例４に係るサンプル作製−
実験例４に係るサンプル作製では、活性層の形成までは、実験例１−１に係るＴＦＴ５００と同一の方法で行った。次に、活性層面上に、ソース電極やドレイン電極は形成せずに、そのまま実験例１−２と同一の方法で厚み５０ｎｍのＧａ２Ｏ３膜からなる保護層を連続成膜した。そしてこれらの工程を繰り返して、サンプルを４つ用意した。
用意した４つのサンプルに対して、酸素安定同位体である１８Ｏガス（大陽日酸社の市販１８Ｏ２ガス）雰囲気の下、３００℃、３５０℃、４００℃又は４５０℃の熱処理温度で加熱処理を行った。酸素安定同位体の１８Ｏは通常の１６Ｏと実質的に同じ拡散長を有し、保護層や活性層へ拡散していくことが予想される。なお、３００℃で熱処理したサンプルを実験例４−１のサンプルとし、３５０℃で熱処理したサンプルを実験例４−２のサンプルとし、４００℃で熱処理したサンプルを実験例４−３のサンプルとし、４５０℃で熱処理したサンプルを実験例４−４のサンプルと呼称する。
実験例４に係るサンプル作製では、活性層の形成までは、実験例１−１に係るＴＦＴ５００と同一の方法で行った。次に、活性層面上に、ソース電極やドレイン電極は形成せずに、そのまま実験例１−２と同一の方法で厚み５０ｎｍのＧａ２Ｏ３膜からなる保護層を連続成膜した。そしてこれらの工程を繰り返して、サンプルを４つ用意した。
用意した４つのサンプルに対して、酸素安定同位体である１８Ｏガス（大陽日酸社の市販１８Ｏ２ガス）雰囲気の下、３００℃、３５０℃、４００℃又は４５０℃の熱処理温度で加熱処理を行った。酸素安定同位体の１８Ｏは通常の１６Ｏと実質的に同じ拡散長を有し、保護層や活性層へ拡散していくことが予想される。なお、３００℃で熱処理したサンプルを実験例４−１のサンプルとし、３５０℃で熱処理したサンプルを実験例４−２のサンプルとし、４００℃で熱処理したサンプルを実験例４−３のサンプルとし、４５０℃で熱処理したサンプルを実験例４−４のサンプルと呼称する。
なお、熱処理のフローは、実験例１等で説明した熱処理と同様ではあるが、実験例４では酸素安定同位体である１８Ｏを用いるため、より具体的に説明する。
そして、熱処理では、まずシステム構成１０００のチャンバー１００６内にあるヒータ１００８上にサンプル１０１０をセットする。そして、メインバルブ１００２を開けてターボ分子ポンプ１００２を動作し、チャンバー１００６内を真空排気する。次に、メインバルブ１００４を閉めて、１８Ｏガス真空計で約０．０２Ｐａまで導入した。続いて、Ａｒガスを大気圧（０．１ＭＰａ）まで導入した。次に、ヒータ１００８を昇温速度８℃／ｍｉｎでオンし、目標の温度までサンプルを加熱及び目標温度到達後に３０分維持した。最後に、ヒータ１００８をオフして室温まで冷却し、サンプルを取り出した。以上にて、熱処理が完了した。そして、上記１８Ｏが拡散したサンプルについて以下のＳＩＭＳ分析を行い、その１８Ｏを検出することで、ある熱処理温度の時に１８Ｏ元素がどの深さまで拡散したか評価することが出来る。
図２４から、実験例４−１のサンプル、つまり３００℃の熱処理では、酸素が拡散（保護層等への取り込み）自体していないことが分かった。次に、図２５〜図２７を見ると、熱処理温度が高くなるにつれて、酸素の拡散距離Ｌが長くなっていることが分かった。
そこで、図２４〜図２７の分析結果に基づいて、各熱処理温度にて１８Ｏ／(１６Ｏ＋１８Ｏ)の強度が高くなり始める深さ、つまり１８Ｏ（＝１６Ｏ）の拡散距離Ｌ（ｎｍ）を求めて、表３にまとめた。
そこで、図２４〜図２７の分析結果に基づいて、各熱処理温度にて１８Ｏ／(１６Ｏ＋１８Ｏ)の強度が高くなり始める深さ、つまり１８Ｏ（＝１６Ｏ）の拡散距離Ｌ（ｎｍ）を求めて、表３にまとめた。
以上の結果から、例えば熱処理温度が４００℃の場合を例に挙げると、図２６に示すように、酸化性雰囲気からＧａ２Ｏ３膜へ約１２ｎｍまで１８Ｏが拡散している（取り込まれている）のが分かる。このことから、実験例３−１では熱処理時の保護層の厚みが５０ｎｍであったため、酸素の拡散距離Ｌとの関係（１２ｎｍ）で、酸素が活性層界面まで到達していないことが分かった。つまり、保護層成膜（活性層形成も含まれる場合がある）に起因する活性層の表面欠陥は修復できていないものと考えられる。
一方で、実験例３−２では熱処理時の保護層（第一の絶縁膜５１４）の厚みが１０ｎｍであったため、酸素の拡散距離Ｌとの関係（１２ｎｍ）で、第一の絶縁膜５１４と接する活性層界面から２ｎｍ程度内部まで酸素が到達していることが分かった。つまり、保護層成膜（活性層形成も含まれる場合がある）に起因する活性層の表面欠陥が修復しているものと考えられる。
一方で、実験例３−２では熱処理時の保護層（第一の絶縁膜５１４）の厚みが１０ｎｍであったため、酸素の拡散距離Ｌとの関係（１２ｎｍ）で、第一の絶縁膜５１４と接する活性層界面から２ｎｍ程度内部まで酸素が到達していることが分かった。つまり、保護層成膜（活性層形成も含まれる場合がある）に起因する活性層の表面欠陥が修復しているものと考えられる。
図２９に示す結果から、酸化性雰囲気からＩＧＺＯ膜（活性層）へ約１２ｎｍまで１８Ｏが拡散している（取り込まれている）のが分かる。そして、この結果は、酸化性雰囲気からＧａ２Ｏ３膜へ約１２ｎｍまで１８Ｏが拡散する実験例４−４の場合と同一の結果であることが分かった。したがって、保護層や活性層の材料が異なっても酸素の拡散距離Ｌは変わらないものと考えられる。また、保護層や活性層の成膜方法によっても酸素の拡散距離Ｌは変わらないことを確認している。例えば、スパッタ法においてシングルターゲットを用いる方法を用いても、共スパッタ法を用いても酸素の拡散距離Ｌは変わらなかった。
Claims (24)
- 酸化物半導体を主体とする半導体膜を成膜する第一工程と、
前記第一工程後に、前記半導体膜の面上に第一の絶縁膜を成膜する第二工程と、
前記第二工程後に、酸化性雰囲気中で熱処理する第三工程と、
前記第三工程後に、前記第一の絶縁膜の面上に第二の絶縁膜を成膜する第四工程と、
を有し、
前記第二工程と前記第三工程の際に、前記第一の絶縁膜の厚みをＺ（ｎｍ）とし、前記第三工程での熱処理温度をＴ（℃）とし、前記第一の絶縁膜及び前記半導体膜中への酸素の拡散距離をＬ（ｎｍ）としたとき、０＜Ｚ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する半導体素子の製造方法。 - 前記第二工程と前記第三工程の際に、Ｚ≦Ｌ−１．０の関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、
請求項１に記載の半導体素子の製造方法。 - 前記第二工程と前記第三工程の際に、Ｚ≦Ｌ−２．０の関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、
請求項２に記載の半導体素子の製造方法。 - 前記第二工程と前記第三工程の際に、Ｌ−５．０≦Ｚの関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、
請求項１〜請求項３の何れか１項に記載の半導体素子の製造方法。 - 前記第二工程と前記第三工程の際に、Ｌ−２．０≦Ｚの関係式を満たすように前記第一の絶縁膜の厚みと前記熱処理温度を調整する、
請求項１又は請求項２に記載の半導体素子の製造方法。 - 前記第二工程の際に、前記第一の絶縁膜の厚みＺを、２ｎｍ以上に調整する、
請求項１〜請求項５の何れか１項に記載の半導体素子の製造方法。 - 前記第二工程と前記第四工程の際に、プラズマを発生する成膜法を用いて前記第一の絶縁膜及び前記第二の絶縁膜を成膜する、
請求項１〜請求項６の何れか１項に記載の半導体素子の製造方法。 - 前記第二工程では、前記第四工程での成膜よりも成膜速度を下げ且つブラズマ電位を下げる、又は成膜圧力を上げる、
請求項７に記載の半導体素子の製造方法。 - 前記第二工程では、前記第一の絶縁膜を２０ｎｍ／ｍｉｎ以下の成膜速度で成膜する、
請求項７又は請求項８に記載の半導体素子の製造方法。 - 前記第二工程では、前記第四工程で前記第二の絶縁膜を成膜する成膜時間よりも短い成膜時間で前記第一の絶縁膜を成膜する、
請求項７〜請求項９の何れか１項に記載の半導体素子の製造方法。 - 前記第一工程では、前記半導体膜の厚みが５ｎｍ以上となるように成膜する、
請求項１〜請求項１０の何れか１項に記載の半導体素子の製造方法。 - 前記第四工程後に、酸化性雰囲気下において前記第三工程での熱処理温度よりも低い温度で熱処理する第五工程、
をさらに有する請求項１〜請求項１１の何れか１項に記載の半導体素子の製造方法。 - 前記第五工程の熱処理温度は、１００℃以上である、
請求項１２に記載の半導体素子の製造方法。 - 前記第五工程の熱処理温度は、３００℃以上である、
請求項１３に記載の半導体素子の製造方法。 - 前記第四工程では、前記第一の絶縁膜よりも厚みの大きい前記第二の絶縁膜を成膜する、
請求項１〜請求項１４の何れか１項に記載の半導体素子の製造方法。 - 前記酸化物半導体は、Ｉｎ、Ｇａ及びＺｎのうちの少なくとも１種を含む非晶質酸化物である、
請求項１〜請求項１５の何れか１項に記載の半導体素子の製造方法。 - 前記第三工程での前記熱処理温度を、６００℃未満とする、
請求項１〜請求項１６の何れか１項に記載の半導体素子の製造方法。 - 前記第二工程では、前記半導体膜の面上全面に前記第一の絶縁膜を成膜する、
請求項１〜請求項１７の何れか１項に記載の半導体素子の製造方法。 - 前記第二の絶縁膜の構成材料は、金属を含み、
前記第一の絶縁膜は、前記第二の絶縁膜の構成材料の少なくとも一部の金属と前記半導体膜の構成材料の少なくとも一部の金属との両方を含む、
請求項１〜請求項１８の何れか１項に記載の半導体素子の製造方法。 - ゲート電極、ソース電極、及びドレイン電極を形成する電極形成工程と、
前記電極形成工程の前又は間に、請求項１〜請求項１９の何れか１項に記載の半導体素子の製造方法を用いて活性層としての前記半導体膜並びに前記半導体膜の保護層又はゲート絶縁層としての前記第一の絶縁膜及び前記第二の絶縁膜を成膜する非電極形成工程と、
を有する電界効果型トランジスタの製造方法。 - 前記電極形成工程と前記非電極形成工程は、前記ゲート電極がボトムゲート型となる順番で行い、前記第一の絶縁膜及び前記第二の絶縁膜を前記半導体膜の保護層として成膜する、
請求項２０に記載の電界効果型トランジスタの製造方法。 - 前記第一の絶縁膜と前記第二の絶縁膜の厚みの合計が３０ｎｍ以上である、
請求項２１に記載の電界効果型トランジスタの製造方法。 - 前記電極形成工程のうち前記ソース電極及び前記ドレイン電極の形成は、前記ソース電極及び前記ドレイン電極がトップコンタクト型となるように前記第一工程と前記第二工程の間で行い、且つ、前記ソース電極及び前記ドレイン電極の厚みをＹとしたとき、０＜Ｙ＜Ｌ＝８×１０−６×Ｔ３−０．００９２×Ｔ２＋３．６×Ｔ−４６８±０．１の関係式を満たすように前記ソース電極及び前記ドレイン電極の厚みと前記熱処理温度を調整する、
請求項２０〜請求項２２の何れか１項に記載の電界効果型トランジスタの製造方法。 - 前記電極形成工程のうち前記ソース電極及び前記ドレイン電極の形成は、前記ソース電極及び前記ドレイン電極がボトムコンタクト型となるように前記第一工程よりも前に行う、
請求項２０〜請求項２２の何れか１項に記載の電界効果型トランジスタの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011167092A JP4982619B1 (ja) | 2011-07-29 | 2011-07-29 | 半導体素子の製造方法及び電界効果型トランジスタの製造方法 |
| KR1020147001831A KR101659054B1 (ko) | 2011-07-29 | 2012-06-19 | 반도체 소자의 제조 방법 |
| PCT/JP2012/065615 WO2013018447A1 (ja) | 2011-07-29 | 2012-06-19 | 半導体素子の製造方法 |
| TW101122635A TWI615902B (zh) | 2011-07-29 | 2012-06-25 | 半導體元件的製造方法及場效電晶體的製造方法 |
| US14/158,461 US9171942B2 (en) | 2011-07-29 | 2014-01-17 | Semiconductor element manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011167092A JP4982619B1 (ja) | 2011-07-29 | 2011-07-29 | 半導体素子の製造方法及び電界効果型トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP4982619B1 JP4982619B1 (ja) | 2012-07-25 |
| JP2013030681A true JP2013030681A (ja) | 2013-02-07 |
Family
ID=46678934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011167092A Active JP4982619B1 (ja) | 2011-07-29 | 2011-07-29 | 半導体素子の製造方法及び電界効果型トランジスタの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9171942B2 (ja) |
| JP (1) | JP4982619B1 (ja) |
| KR (1) | KR101659054B1 (ja) |
| TW (1) | TWI615902B (ja) |
| WO (1) | WO2013018447A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015079945A (ja) * | 2013-09-13 | 2015-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI661553B (zh) * | 2012-11-16 | 2019-06-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| JP2014109589A (ja) | 2012-11-30 | 2014-06-12 | Panasonic Liquid Crystal Display Co Ltd | 表示装置の製造方法 |
| KR101339082B1 (ko) | 2013-02-25 | 2013-12-09 | 김동철 | 습식 플라즈마 열처리 장치 및 이를 이용한 산화물 반도체 박막트랜지스터의 제조 방법 |
| TWI472782B (zh) * | 2013-04-10 | 2015-02-11 | Inotera Memories Inc | 半導體裝置之檢測方法以及半導體裝置之檢測系統 |
| TW201601220A (zh) * | 2014-06-20 | 2016-01-01 | 中華映管股份有限公司 | 薄膜電晶體及其製造方法 |
| CN105810792B (zh) | 2014-12-31 | 2018-05-22 | 清华大学 | 发光二极管 |
| CN105810586B (zh) | 2014-12-31 | 2018-10-02 | 清华大学 | N型薄膜晶体管的制备方法 |
| CN105810587B (zh) | 2014-12-31 | 2019-07-12 | 清华大学 | N型薄膜晶体管的制备方法 |
| CN105810748B (zh) | 2014-12-31 | 2018-12-21 | 清华大学 | N型薄膜晶体管 |
| CN105810747B (zh) | 2014-12-31 | 2018-11-30 | 清华大学 | N型薄膜晶体管 |
| CN105810788B (zh) | 2014-12-31 | 2018-05-22 | 清华大学 | 发光二极管 |
| CN105810749B (zh) | 2014-12-31 | 2018-12-21 | 清华大学 | N型薄膜晶体管 |
| CN105810746B (zh) | 2014-12-31 | 2019-02-05 | 清华大学 | N型薄膜晶体管 |
| CN105810785B (zh) | 2014-12-31 | 2018-05-22 | 清华大学 | 发光二极管 |
| KR102669385B1 (ko) * | 2015-02-04 | 2024-05-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치 |
| EP3516425B1 (en) * | 2016-09-23 | 2021-05-19 | Shenzhen Xpectvision Technology Co., Ltd. | Method of packaging of semiconductor x-ray detectors |
| CN106356323A (zh) * | 2016-11-28 | 2017-01-25 | 广东技术师范学院 | 一种二极管制作用酸洗设备 |
| CN111433005B (zh) * | 2017-12-11 | 2022-07-15 | 莎姆克株式会社 | 环烯烃聚合物与金属的接合方法、生物感测器的制造方法、及生物感测器 |
| KR102550633B1 (ko) | 2018-05-04 | 2023-07-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| CN108766972B (zh) * | 2018-05-11 | 2021-10-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板 |
| CN110660864B (zh) * | 2018-06-29 | 2024-06-21 | 山东大学苏州研究院 | 一种高频半导体薄膜场效应管的制备方法 |
| CN112424949A (zh) * | 2018-07-12 | 2021-02-26 | 株式会社Flosfia | 半导体装置 |
| KR102604006B1 (ko) * | 2018-08-14 | 2023-11-21 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법 |
| KR102304800B1 (ko) * | 2019-12-17 | 2021-09-24 | 한양대학교 산학협력단 | Igo 채널층 기반의 메모리 장치 및 그 제조방법 |
| KR102698154B1 (ko) * | 2019-12-31 | 2024-08-22 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 표시장치 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010073894A (ja) * | 2008-09-18 | 2010-04-02 | Sony Corp | 薄膜トランジスタおよびその製造方法 |
| JP2011077514A (ja) * | 2009-09-04 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2011119706A (ja) * | 2009-10-30 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2011139050A (ja) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2011139627A (ja) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 直流変換回路及び電源回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4752927B2 (ja) | 2009-02-09 | 2011-08-17 | ソニー株式会社 | 薄膜トランジスタおよび表示装置 |
| WO2011001715A1 (ja) | 2009-06-29 | 2011-01-06 | シャープ株式会社 | 酸化物半導体、薄膜トランジスタアレイ基板及びその製造方法、並びに、表示装置 |
| WO2011013502A1 (en) | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101511076B1 (ko) * | 2009-12-08 | 2015-04-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
-
2011
- 2011-07-29 JP JP2011167092A patent/JP4982619B1/ja active Active
-
2012
- 2012-06-19 WO PCT/JP2012/065615 patent/WO2013018447A1/ja active Application Filing
- 2012-06-19 KR KR1020147001831A patent/KR101659054B1/ko active Active
- 2012-06-25 TW TW101122635A patent/TWI615902B/zh active
-
2014
- 2014-01-17 US US14/158,461 patent/US9171942B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010073894A (ja) * | 2008-09-18 | 2010-04-02 | Sony Corp | 薄膜トランジスタおよびその製造方法 |
| JP2011077514A (ja) * | 2009-09-04 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2011119706A (ja) * | 2009-10-30 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2011139050A (ja) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2011139627A (ja) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 直流変換回路及び電源回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015079945A (ja) * | 2013-09-13 | 2015-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI615902B (zh) | 2018-02-21 |
| KR101659054B1 (ko) | 2016-09-22 |
| KR20140045984A (ko) | 2014-04-17 |
| TW201306137A (zh) | 2013-02-01 |
| US9171942B2 (en) | 2015-10-27 |
| US20140134795A1 (en) | 2014-05-15 |
| JP4982619B1 (ja) | 2012-07-25 |
| WO2013018447A1 (ja) | 2013-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4982619B1 (ja) | 半導体素子の製造方法及び電界効果型トランジスタの製造方法 | |
| JP4982620B1 (ja) | 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ | |
| CN102403361B (zh) | 薄膜晶体管及其制造方法、以及具备该薄膜晶体管的装置 | |
| CN103733345B (zh) | 薄膜晶体管及其制造方法、显示装置、图像传感器、x射线传感器以及x射线数字摄影装置 | |
| JP5497417B2 (ja) | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 | |
| JP5606787B2 (ja) | 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置 | |
| JP5679933B2 (ja) | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置 | |
| JP5657433B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置 | |
| KR101528992B1 (ko) | 전계 효과형 트랜지스터, 표시 장치, 센서 및 전계 효과형 트랜지스터의 제조 방법 | |
| TW200937534A (en) | Method for manufacturing field-effect transistor | |
| US20110042668A1 (en) | Amorphous oxide semiconductor material, field-effect transistor, and display device | |
| TWI580048B (zh) | 場效電晶體的製造方法 | |
| JP5525380B2 (ja) | 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法 | |
| JP2012028481A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| TW201347199A (zh) | 薄膜電晶體及其製造方法、顯示裝置、影像感測器、ｘ線感測器及ｘ線數位攝影裝置 | |
| JP5869110B2 (ja) | 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120423 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4982619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |