[go: up one dir, main page]

JP2013008915A - 基板加工方法及び基板加工装置 - Google Patents

基板加工方法及び基板加工装置 Download PDF

Info

Publication number
JP2013008915A
JP2013008915A JP2011141814A JP2011141814A JP2013008915A JP 2013008915 A JP2013008915 A JP 2013008915A JP 2011141814 A JP2011141814 A JP 2011141814A JP 2011141814 A JP2011141814 A JP 2011141814A JP 2013008915 A JP2013008915 A JP 2013008915A
Authority
JP
Japan
Prior art keywords
substrate
adhesive
processed
semiconductor wafer
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011141814A
Other languages
English (en)
Inventor
Noriko Shimizu
紀子 清水
Shinya Taku
真也 田久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011141814A priority Critical patent/JP2013008915A/ja
Priority to US13/420,944 priority patent/US20120329369A1/en
Publication of JP2013008915A publication Critical patent/JP2013008915A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】被加工基板を支持基板に貼り付けるための接着剤による被加工基板表面の汚染等を防止することができる基板加工方法、及び基板加工装置を提供する。
【解決手段】実施形態の基板加工方法は、被加工基板１０を支持基板１４上に接着剤１２を介して貼着する工程と、被加工基板１０の周縁部をその周縁部に付着する接着剤１２とともに除去する工程と、周縁部を除去した被加工基板１０の支持基板１４と反対側の面を研削する工程とを具備する。実施形態の基板加工装置は、支持基板上に接着剤を介して貼着した被加工基板の周縁部を、その周縁部に付着する接着剤とともに一括して除去する除去手段と、周縁部を除去した被加工基板の支持基板と反対側の面を研削する研削手段とを具備する。
【選択図】図１

Description

本発明の実施形態は、基板加工方法及び基板加工装置に関する。
半導体ウエハ（被加工基板）を薄化（加工）する方法として、半導体ウエハを厚い支持基板に接着剤で貼り合わせて研削する方法が知られている。厚い支持基板に貼り合わせることで研削時の半導体ウエハの平坦度を良好に保とうとするもので、半導体ウエハを１００μｍ以下の厚みにまで十分に均一に薄化することができる。
しかしながら、この方法では、半導体ウエハを支持基板に貼り合わせた際に、接着剤が半導体ウエハの周囲にはみ出し、これが薄化後に半導体ウエハの周囲にそのまま残留して、微小パーティクルや揮発成分によるウエハ表面の汚染の問題を誘発するおそれがあった。また、研削時においても、接着剤が研削ホイールにダメージを与え、その寿命特性を低下させるおそれがあった。さらに、研削後、半導体ウエハにダイシングテープを貼り付けて支持基板を剥離することがあるが、半導体ウエハの周囲に残存している接着剤がダイシングテープに密着して、支持基板が剥離しにくくなるおそれもあった。
なお、半導体ウエハを支持基板に貼り合わせて研削する方法では、半導体ウエハの厚みを例えば１００μｍ以下のように薄くしようとすると、縁部にナイフエッジが発生してウエハ割れを生じるおそれがあるため、通常、支持基板と貼り合わせる前に、半導体ウエハの周縁部をエッジトリミングすることが行われている。上述した接着剤のはみ出しは、このようなエッジトリミングした半導体ウエハで特に生じやすかった。
特開２００１−１８９２９２号公報
本発明の目的は、半導体ウエハ等の被加工基板を支持基板に貼り付けるための接着剤による被加工基板表面の汚染や研削装置のダメージ等の問題の発生を防止することができ、ひいては加工基板を用いた製品デバイスの品質及び歩留まりの向上を図ることができる基板加工方法、及び基板加工装置を提供することにある。
実施形態の基板加工方法は、被加工基板を支持基板上に接着剤を介して貼着する工程と、前記被加工基板の周縁部をその周縁部に付着する前記接着剤とともに除去する工程と、前記周縁部を除去した被加工基板の支持基板と反対側の面を研削する工程とを具備する。
実施形態の基板加工装置は、支持基板上に接着剤を介して貼着した被加工基板の周縁部を、その周縁部に付着する接着剤とともに一括して除去する除去手段と、前記周縁部を除去した被加工基板の前記支持基板と反対側の面を研削する研削手段とを具備する。
第１の実施形態による基板加工方法を示す概略断面図である。 第２の実施形態による基板加工方法を示す概略断面図である。 第２の実施形態により加工される過程にある被加工基板を示す上面図である。 第２の実施形態による基板加工方法の変形例を示す概略断面図である。
以下、図面を参照して、実施形態を説明する。なお、以下の図面の記載において、同一要素または同一機能を有する要素には同一符号を付しており、重複する説明を省略する。また、以下に説明する実施形態では、いずれも被加工基板が半導体ウエハである場合を例に説明しているが、接着剤で支持基板に貼着して研削加工を行うものであれば、半導体ウエハに限らず種々の基板に広く適用できることはいうまでもない。
（第１の実施形態）
図１は、第１の実施形態の基板加工方法の工程を順に示す概略断面図である。
本実施形態においては、まず、シリコン等からなる半導体ウエハ１０を用意し、その一方の主面（表面）全面に接着剤を塗布して接着剤層１２を形成した後、ガラス、シリコン等からなる支持基板１４に貼り付け、貼り合わせ基板１６とする（図１（ａ））。半導体ウエハ１０は、特に限定されるものではなく、オリエンテーションフラットを有するものであってもノッチを有するものであってもよい。また、周縁部の形状も特に限定されるものではなく、平面、曲面、またはこれらの組み合わせのいずれで形成されていてもよい（図１は、周縁部が曲面で形成されている例を示している）。接着剤の塗布は、例えば、半導体ウエハ１０を回転させながら接着剤を塗布するスピンコータ等の塗布装置を用いて行うことができる。これにより、例えば、２０〜５０μｍ程度の厚さの均一な接着剤層１２を半導体ウエハ１０の一方の主面全面に形成される。このように接着剤層１２が形成された半導体ウエハ１０をその接着剤層１２側を支持基板１４に向けて重ね合わせる。これにより、半導体ウエハ１０の周縁部に接着剤のフィレット１２ａが形成された状態で、半導体ウエハ１０は支持基板１４上に一体に貼り付けられる。
次に、上記貼り合わせ基板１６を回転させながら、研削ブレード２０を用いて、半導体ウエハ１０の周縁部とこの周縁部に付着している接着剤とを研削除去する（図１（ｂ））。除去幅は、半導体ウエハ１０の形状やその直径、半導体ウエハ１０の周縁部に形成されている接着剤フィレット１２ａの大きさ（接着剤の半導体ウエハ１０からはみ出している部分の幅）等にもよるが、通常、５０〜１０００μｍ程度、好ましくは、２００〜６００μｍ程度である。具体的には、例えば、３００ｍｍ径の半導体ウエハ１０に対し、接着剤フィレット１２ａ端から約６００μｍの幅で研削除去する。このような幅で半導体ウエハ１０の周縁部とこの周縁部に付着している接着剤とを研削除去することにより、接着剤に起因する種々の問題、例えば、微小パーティクルや揮発成分による半導体ウエハ表面の汚染、薄化に用いる研削ホイール等の研削装置のダメージ、研削後のダイシングテープとの密着等の問題を解消することができるとともに、半導体ウエハ周縁部のナイフエッジの発生にともなうウエハ割れの問題も解消することができる。
この後、周縁部を研削除去した半導体ウエハ１０の支持基板１４と反対側の主面（裏面）を研削ホイール等の研削装置を用いて研削し、さらに、必要に応じて、ＣＭＰ(化学機械研磨)等の研磨処理を行い、目的とする厚さまで薄化する（図１（ｃ））。上記工程で半導体ウエハ１０の周縁部に付着している接着剤が完全に除去されず、その一部が残っている場合には、ＣＭＰの過程で除去される。なお、半導体ウエハ１０の周縁部に接着剤１２が一部残っている場合、半導体ウエハ１０の裏面の研削に先立って、有機溶剤による除去処理を行うようにしてもよい。この除去処理は、研削中または研削後に行うことも可能である。有機溶剤としては、例えば、ＮＭＰ（Ｎ−メチル−２−ピロリドン）、メチシレン等を使用することができる。
以上説明したように、本実施形態では、半導体ウエハを支持基板に貼り付けた後、半導体ウエハの周縁部とこの周縁部に付着している接着剤とを研削除去するので、従来のように半導体ウエハの周囲にはみ出した接着剤による、半導体ウエハ１０表面の汚染や研削に用いる研削ホイール等のダメージ、研削後のダイシングテープとの密着等の問題を解消することができる。また、半導体ウエハの周縁部の研削除去は、従来の半導体ウエハに対するエッジトリミングと同様の効果を有するため、半導体ウエハの厚みを薄くする場合であっても、半導体ウエハに予めエッジトリミングを施さなくとも、ウエハ割れの発生を防止することができ、研削加工における歩留まりを向上させることができる。
（第２の実施形態）
図２は、第２の実施形態の基板加工方法の工程を順に示す概略断面図である。
本実施形態においては、まず、シリコン等からなる半導体ウエハ１０を用意し、その一方の主面（表面）全面に接着剤を塗布し接着剤層１２を形成する（図２（ａ））。用いる半導体ウエハ１０や接着剤の塗布方法については、第１の実施形態と同様である。
次に、接着剤層１２を形成した半導体ウエハ１０を回転させながら、接着剤層１２の外周部に研削ブレード２０を押し当て、接着剤層１２を研削除去する（図２（ｂ））。接着剤層１２外周部の除去幅は、半導体ウエハ１０の大きさ等にもよるが、通常、５０〜１０００μｍ程度、好ましくは、２００〜６００μｍ程度であり、具体的には、例えば、３００ｍｍ径の半導体ウエハ１０に対し、端部から約６００μｍの幅で除去する。図３は、接着剤層１２外周部を除去した後の半導体ウエハ１０を接着剤層１２側から視た上面図である。図３において、１８は、半導体ウエハ１０に設けられたノッチを示している。
なお、本実施形態では、接着剤層１２外周部の除去を研削ブレード２０により行っているが、有機溶剤を滴下または塗布し、この滴下または塗布した有機溶剤に接着剤層を溶解させて化学的に除去するようにしてもよい。また、このような化学的方法と研削ブレードによる物理的方法を組み合わせて行うようにしてもよい。有機溶剤としては、例えば、ＮＭＰ、メチシレン等を使用することができる。
また、本実施形態では、接着剤層１２のみを研削除去しているが、図４に示すように、半導体ウエハ１０部分まで研削するようにしてもよい。このように半導体ウエハ１０部分まで研削することにより、後述する支持基板１４を物理的に破壊することなくウエハエッジにはみ出した接着剤を除去することができる。これは、特に、ガラス等の洗浄により繰り返し使用する基板材料の場合に有効である。
次に、上記半導体ウエハ１０をその接着剤層１２側を支持基板１４に向けて重ね合わせ、ガラス、シリコン等からなる支持基板１４に貼り付け、貼り合わせ基板１６とする（図２（ｃ））。
この後、半導体ウエハ１０の支持基板１４と反対側の主面（裏面）を研削ホイール等の研削装置を用いて研削し、さらに、必要に応じて、ＣＭＰ(化学機械研磨)等の研磨処理を行い、目的とする厚さまで薄化する（図２（ｄ））。
本実施形態では、半導体ウエハ１０を支持基板１４に貼り付ける前に、半導体ウエハ１０の表面全面に形成した接着剤層１２の外周部を研削除去するので、従来のような半導体ウエハ１０の周囲にはみ出した接着剤による、半導体ウエハ１０表面の汚染や研削に用いる研削ホイール等のダメージ、研削後のダイシングテープとの密着等の問題を解消することができる。
なお、この実施形態では、半導体ウエハ１０の厚みを薄く、例えば１００μｍ以下にする場合、半導体ウエハ１０の端部にナイフエッジが形成され、ウエハ割れを生じるおそれがある。したがって、このような場合には、半導体ウエハ１０として、予めエッジトリミングした半導体ウエハを用いることが好ましい。
以上説明した少なくとも一つの実施形態によれば、接着剤で支持基板に貼り付けた半導体ウエハを研削する際、接着剤が半導体ウエハの周囲にはみ出していないため、研削ホイール等の研削装置が接着剤を研削することはなく、研削装置の接着剤によるダメージ、それに伴う寿命特性の低下を防止することができる。また、研削後の半導体ウエハの周囲に接着剤が残存しないため、微小パーティクルや揮発成分によるウエハ表面の汚染の問題が生ずることもない。さらに、研削後、半導体ウエハにダイシングテープを貼り付けて支持基板から剥離する際も、半導体ウエハの周囲に接着剤が存在しないため、ダイシングテープが接着剤に接着して支持基板が剥離しにくくなることもない。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体ウエハ、１２…接着剤層、１２ａ…接着剤フィレット、１４…支持基板、１６…貼り合わせ基板、１８…ノッチ、２０…研削ブレード。

Claims (4)

  1. 被加工基板を支持基板上に接着剤を介して貼着する工程と、
    前記被加工基板の周縁部をその周縁部に付着する前記接着剤とともに除去する工程と、
    前記周縁部を除去した被加工基板の前記支持基板と反対側の面を研削する工程と
    を具備したことを特徴とする基板加工方法。
  2. 支持基板上に接着剤を介して貼着した被加工基板の周縁部を、その周縁部に付着する接着剤とともに一括して除去する除去手段と、
    前記周縁部を除去した被加工基板の前記支持基板と反対側の面を研削する研削手段と
    を具備することを特徴とする基板加工装置。
  3. 被加工基板を支持基板上に接着剤を介して貼着するにあたり、前記被加工基板の接着面全面に接着剤を塗布し、この接着剤の外周部を除去した後、前記被加工基板を前記支持基板上へ貼着する工程と、
    前記支持基板上に貼着された被加工基板の前記支持基板と反対側の面を研削する工程と
    を具備することを特徴とする基板加工方法。
  4. 被加工基板の一方の主面に接着剤を塗布する手段と、
    前記被加工基板の周縁部上の接着剤を選択的に除去する手段と
    前記被加工基板の接着剤塗布側の面に支持基板を貼着する手段と、
    と、
    前記被加工基板の前記支持基板と反対側の面を研削する研削手段と
    を具備することを特徴とする基板加工装置。
JP2011141814A 2011-06-27 2011-06-27 基板加工方法及び基板加工装置 Withdrawn JP2013008915A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011141814A JP2013008915A (ja) 2011-06-27 2011-06-27 基板加工方法及び基板加工装置
US13/420,944 US20120329369A1 (en) 2011-06-27 2012-03-15 Substrate processing method and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011141814A JP2013008915A (ja) 2011-06-27 2011-06-27 基板加工方法及び基板加工装置

Publications (1)

Publication Number Publication Date
JP2013008915A true JP2013008915A (ja) 2013-01-10

Family

ID=47362299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011141814A Withdrawn JP2013008915A (ja) 2011-06-27 2011-06-27 基板加工方法及び基板加工装置

Country Status (2)

Country Link
US (1) US20120329369A1 (ja)
JP (1) JP2013008915A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120058605A1 (en) * 2010-09-08 2012-03-08 Elpida Memory, Inc. Method for manufacturing semiconductor device
JP2013149877A (ja) * 2012-01-23 2013-08-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014229650A (ja) * 2013-05-20 2014-12-08 株式会社ディスコ ウェーハの加工方法
JP2015038919A (ja) * 2013-08-19 2015-02-26 株式会社ディスコ ウェーハの製造方法
JP2015224317A (ja) * 2014-05-29 2015-12-14 リンテック株式会社 接着剤層除去装置および接着剤層除去方法
JP2017063150A (ja) * 2015-09-25 2017-03-30 株式会社ディスコ 被加工物の加工方法
JP2018049973A (ja) * 2016-09-23 2018-03-29 株式会社岡本工作機械製作所 半導体装置の製造方法及び半導体製造装置
CN109950267A (zh) * 2019-03-26 2019-06-28 德淮半导体有限公司 图像传感器的制作方法
JP2019186491A (ja) * 2018-04-16 2019-10-24 株式会社ディスコ 被加工物の加工方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256846A (ja) * 2011-05-16 2012-12-27 Elpida Memory Inc 半導体装置の製造方法
US9064770B2 (en) * 2012-07-17 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for minimizing edge peeling in the manufacturing of BSI chips
CN105190844B (zh) * 2013-05-24 2017-08-22 富士电机株式会社 半导体装置的制造方法
CN104658880B (zh) * 2013-11-19 2017-08-25 中芯国际集成电路制造(上海)有限公司 晶圆处理方法
CN105097432B (zh) * 2014-05-09 2019-03-12 中芯国际集成电路制造(上海)有限公司 晶圆处理方法
JP2015217461A (ja) * 2014-05-16 2015-12-07 株式会社ディスコ ウェーハの加工方法
JP2016063012A (ja) * 2014-09-17 2016-04-25 株式会社東芝 半導体装置の製造方法
JP2016127232A (ja) * 2015-01-08 2016-07-11 株式会社ディスコ ウェーハの加工方法
CN105161522B (zh) * 2015-09-28 2019-03-26 杭州士兰集成电路有限公司 半导体衬底及其减薄方法
DE102016107535A1 (de) 2016-04-22 2017-10-26 Schott Ag Flachglasprodukt mit erhöhter Kantenfestigkeit und Verfahren zu dessen Herstellung
US10504716B2 (en) 2018-03-15 2019-12-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor device and manufacturing method of the same
CN109461647A (zh) * 2018-11-16 2019-03-12 德淮半导体有限公司 半导体装置的制造方法
CN109545672A (zh) * 2018-11-21 2019-03-29 德淮半导体有限公司 晶圆键合方法以及键合晶圆
CN109830445B (zh) * 2019-01-02 2021-04-13 长江存储科技有限责任公司 一种芯片制备方法以及芯片结构
CN111755377B (zh) * 2020-06-29 2022-02-11 西安微电子技术研究所 一种晶圆解键合方法
CN111834280A (zh) * 2020-07-24 2020-10-27 武汉新芯集成电路制造有限公司 临时键合方法
TWI756939B (zh) * 2020-11-25 2022-03-01 友達光電股份有限公司 基板裝置、包含基板裝置之顯示面板及其製作方法
CN113764544A (zh) * 2021-08-12 2021-12-07 江苏中科晶元信息材料有限公司 一种提升GaAs晶片强度的处理方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
JP3768069B2 (ja) * 2000-05-16 2006-04-19 信越半導体株式会社 半導体ウエーハの薄型化方法
JP4307825B2 (ja) * 2002-08-28 2009-08-05 リンテック株式会社 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法
TWI520269B (zh) * 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
JP2004349649A (ja) * 2003-05-26 2004-12-09 Shinko Electric Ind Co Ltd ウエハーの薄加工方法
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
DE20318462U1 (de) * 2003-11-26 2004-03-11 Infineon Technologies Ag Anordnung elektronischer Halbleiterbauelemente auf einem Trägersystem zur Behandlung der Halbleiterbauelemente mit einem flüssigen Medium
JP4306540B2 (ja) * 2004-06-09 2009-08-05 セイコーエプソン株式会社 半導体基板の薄型加工方法
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
TW200727446A (en) * 2005-03-28 2007-07-16 Toshiba Kk Stack type semiconductor device manufacturing method and stack type electronic component manufacturing method
JP4613709B2 (ja) * 2005-06-24 2011-01-19 セイコーエプソン株式会社 半導体装置の製造方法
US8114766B1 (en) * 2005-09-19 2012-02-14 Renesas Electronics Corporation Method for manufacturing semiconductor device
JP5045745B2 (ja) * 2007-04-05 2012-10-10 日立化成工業株式会社 半導体チップの製造方法、並びに半導体用接着フィルム及びこれを用いた複合シート
US8764026B2 (en) * 2009-04-16 2014-07-01 Suss Microtec Lithography, Gmbh Device for centering wafers
US8871609B2 (en) * 2009-06-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling structure and method
JP5123329B2 (ja) * 2010-01-07 2013-01-23 株式会社岡本工作機械製作所 半導体基板の平坦化加工装置および平坦化加工方法
US7883991B1 (en) * 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
US8852391B2 (en) * 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US8753460B2 (en) * 2011-01-28 2014-06-17 International Business Machines Corporation Reduction of edge chipping during wafer handling
JP5591859B2 (ja) * 2012-03-23 2014-09-17 株式会社東芝 基板の分離方法及び分離装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120058605A1 (en) * 2010-09-08 2012-03-08 Elpida Memory, Inc. Method for manufacturing semiconductor device
US8853005B2 (en) * 2010-09-08 2014-10-07 Ps4 Luxco S.A.R.L. Method for manufacturing semiconductor device
JP2013149877A (ja) * 2012-01-23 2013-08-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014229650A (ja) * 2013-05-20 2014-12-08 株式会社ディスコ ウェーハの加工方法
JP2015038919A (ja) * 2013-08-19 2015-02-26 株式会社ディスコ ウェーハの製造方法
JP2015224317A (ja) * 2014-05-29 2015-12-14 リンテック株式会社 接着剤層除去装置および接着剤層除去方法
JP2017063150A (ja) * 2015-09-25 2017-03-30 株式会社ディスコ 被加工物の加工方法
JP2018049973A (ja) * 2016-09-23 2018-03-29 株式会社岡本工作機械製作所 半導体装置の製造方法及び半導体製造装置
JP2019186491A (ja) * 2018-04-16 2019-10-24 株式会社ディスコ 被加工物の加工方法
JP7037422B2 (ja) 2018-04-16 2022-03-16 株式会社ディスコ 被加工物の加工方法
CN109950267A (zh) * 2019-03-26 2019-06-28 德淮半导体有限公司 图像传感器的制作方法
CN109950267B (zh) * 2019-03-26 2021-03-30 德淮半导体有限公司 图像传感器的制作方法

Also Published As

Publication number Publication date
US20120329369A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
JP2013008915A (ja) 基板加工方法及び基板加工装置
JP5591859B2 (ja) 基板の分離方法及び分離装置
TW200903606A (en) Method for holding semiconductor wafer
TWI767022B (zh) 基板處理方法及基板處理系統
JP2015217461A (ja) ウェーハの加工方法
CN104064506B (zh) 半导体装置的制造方法
JP2009141276A (ja) 半導体装置およびその製造方法
JP2016127232A (ja) ウェーハの加工方法
TW201822267A (zh) 晶圓的加工方法
JP6067348B2 (ja) ウェーハの加工方法
TW200410304A (en) Process for manufacturing thin semiconductor chip
TW201903870A (zh) 晶圓切割方法
JP2012216565A (ja) 半導体ウエーハの加工方法
TWI592982B (zh) Method of manufacturing semiconductor device
US20130252356A1 (en) Supporting substrate, method for fabricating semiconductor device, and method for inspecting semiconductor device
JP2014120583A (ja) 半導体装置の製造方法
JP7551787B2 (ja) ウエハの裏面研削方法及び電子デバイスの製造方法
JP6016569B2 (ja) 表面保護テープの剥離方法
JP2004022899A (ja) 薄シリコンウエーハの加工方法
JP2013069946A (ja) 支持基板、支持基板の製造方法、及び半導体装置の製造方法
JP2019075407A (ja) 被加工物の研削方法
JP2005216948A (ja) 半導体装置の製造方法および製造装置
JP2016018877A (ja) ダイシングテープおよびその製造方法
JP7173091B2 (ja) 平面研削方法
CN110534404B (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902