JP2013003238A - 映像信号処理回路、映像信号処理方法、表示装置、及び、電子機器 - Google Patents

Abstract

【課題】映像信号の輝度制御に関して、１フレーム相当の時間よりも短い周期での制御を可能にした映像信号処理回路、映像信号処理方法、当該映像信号処理回路を備える表示装置、及び、当該表示装置を有する電子機器を提供する。
【解決手段】入力される映像信号に基づいて輝度積算値を算出し、この算出した輝度積算値に基づいて前記映像信号の輝度制御を行う映像信号処理回路において、１フレーム相当の時間よりも短い周期で輝度積算値の算出を行うようにする。
【選択図】図１

Description

本開示は、映像信号処理回路、映像信号処理方法、表示装置、及び、電子機器に関し、特に、映像信号の輝度制御を行う映像信号処理回路、映像信号処理方法、当該映像信号処理回路を備える表示装置、及び、当該表示装置を有する電子機器に関する。

表示装置において、高輝度の映像信号が入力された場合に、表示パネルに入力する映像信号を制御し、画素の電気光学素子に流れる電流を抑えることで、消費電流（消費電力）の低減を図ることができる。

かかる制御を行う映像信号処理回路では、従来、入力される映像信号を基に１画面（１フレーム）毎に輝度積算値を算出し、この算出した輝度積算値に基づいて映像信号の振幅を制御し、その振幅制御後の映像信号を表示装置に供給するようにしていた（例えば、特許文献１参照）。

特開２００３−２５５９０１号公報

上記の従来技術に係る映像信号処理回路では、入力される映像信号から１フレーム毎に輝度積算値を算出し、その算出結果を基に映像信号の輝度制御を行うようにしている。これにより、前フレームの算出結果が現フレームの制御に反映されるため、算出結果が輝度制御に反映されるのに必ず１フレーム相当の時間の遅延が生じる。従って、輝度積算値を算出する１フレームの期間は、映像信号の輝度制御、即ち、消費電流低減のための制御が行えないことになる。

そこで、本開示は、映像信号の輝度制御に関して、１フレーム相当の時間よりも短い周期での制御を可能にした映像信号処理回路、映像信号処理方法、当該映像信号処理回路を備える表示装置、及び、当該表示装置を有する電子機器を提供することを目的とする。

上記の目的を達成するために、本開示は、
入力される映像信号に基づいて輝度積算値を算出し、この算出した輝度積算値に基づいて前記映像信号の輝度制御を行う映像信号処理回路において、
１フレーム相当の時間よりも短い周期で前記輝度積算値の算出を行う
ことを特徴としている。

上記の映像信号処理回路は、表示装置において、当該表示装置に入力される映像信号を処理する回路として用いることができる。また、この映像信号処理回路を備える表示装置は、各種の電子機器において、その表示部として用いることができる。

１フレーム相当の時間よりも短い周期で輝度積算値の算出を行うことで、この算出結果に基づく映像信号の輝度制御を、１フレーム相当の時間よりも短い周期で実行できる。従って、１フレーム相当の時間（１フレームの期間）待たなくても、表示装置の消費電流低減のための制御を行うことができる。

本開示によれば、１フレーム相当の時間待たなくても、映像信号の輝度制御を行うことができるため、１フレーム相当の時間の遅延の無い消費電流（消費電力）の制御の実現が可能になる。

本開示の一実施形態に係る映像信号処理回路の回路構成を示すブロック図である。 ライン平均積算電流算出部の構成の具体例を示すブロック図である。 ラインゲイン算出部の構成の具体例を示すブロック図である。 ライン振幅制御部の構成の具体例を示すブロック図である。 一具体例に係る映像信号処理回路の動作説明に供する図である。 変形例に係る映像信号処理回路の回路構成を示すブロック図である。 本開示が適用されるテレビジョンセットの外観を示す斜視図である。 本開示が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本開示が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。 本開示が適用されるビデオカメラの外観を示す斜視図である。 本開示が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．実施形態の説明
１−１．回路構成
１−２．回路動作
２．変形例
３．電子機器
４．本開示の構成

＜１．実施形態の説明＞
本開示の一実施形態に係る映像信号処理回路は、信号ソースと表示装置（あるいは、表示パネル）との間に設けられ、信号ソースから入力される映像信号（入力映像信号）を処理して表示装置に供給する。映像信号処理回路は、入力映像信号に基づいて輝度積算値を算出し、この算出した輝度積算値に基づいて映像信号を制御することによって輝度制御を行うものであり、一般的に、ＡＢＬ（Automatic Brightness Limiter；自動輝度制限）回路と呼ばれている。

本実施形態に係る映像信号処理回路は、１フレーム（１画面）相当の時間よりも短い周期で輝度積算値を算出し、この算出した輝度積算値に基づいて映像信号を制御する制御部を有している。この制御部は、輝度積算値が制御目標値よりも大きいときに映像信号が小さくなるように制御する。

１フレーム相当の時間よりも短い周期としては、１ライン（１画素行）相当の時間の単位であってもよい。この場合、１フレーム相当の時間よりも短い周期は、１ライン相当の時間であってもよいし、複数ライン相当の時間であってもよい。１フレーム相当の時間よりも短い周期としては、１ライン相当の時間の単位に限られるものではなく、１ライン相当の時間よりも短い１ドット（１画素）相当の時間の単位であってもよい。

本実施形態に係る映像信号処理回路としては、２つの制御系、即ち、第１の制御系と第２の制御系とから成る構成のものが好ましい。第１の制御系は、１フレーム相当の時間の周期で輝度積算値を算出し、当該輝度積算値に基づいて映像信号を制御する制御系である。第２の制御系は、上記の制御部に相当し、１フレーム相当の時間よりも短い周期で輝度積算値を算出し、当該輝度積算値に基づいて映像信号を制御する制御系である。

すなわち、第２の制御系において、１フレーム相当の時間よりも短い周期としては、１ライン相当の時間の単位であってもよい。この場合、１フレーム相当の時間よりも短い周期は、１ライン相当の時間であってもよいし、複数ライン相当の時間であってもよい。１フレーム相当の時間よりも短い周期としては、１ライン相当の時間の単位に限られるものではなく、１ライン相当の時間よりも短い１ドット（１画素）相当の時間の単位であってもよい。

第１の制御系と第２の制御系との配置関係に関しては、第２の制御系を第１の制御系の後段に設けるのが好ましい。すなわち、好ましい実施形態に係る映像信号処理回路は、周知の第１の制御系に加えて、当該第１の制御系の後段に、１フレーム相当の時間よりも短い周期で輝度積算値を算出し、当該輝度積算値に基づいて映像信号を制御する第２の制御系を配置した構成となる。このとき、第１の制御系と第２の制御系との制御目標値に関しては、第２の制御系の制御目標値を、第１の制御系の制御目標値よりも高い値に設定するのが好ましい。

［１−１．回路構成］
図１は、本開示の一実施形態に係る映像信号処理回路の回路構成を示すブロック図である。

図１において、本実施形態に係る映像信号処理回路１０は、信号ソース（図示せず）と表示装置２０との間に設けられ、当該信号ソースから与えられる入力映像信号を処理して表示装置２０に供給する。一般的にＡＢＬ回路と呼称される映像信号処理回路１０は、好ましくは、２つの制御系、即ち、第１の制御系３０と第２の制御系４０との組合せから成る構成となっている。そして、第２の制御系４０は、第１の制御系３０の後段に設けられる。

第１の制御系３０は、フレーム平均電流算出部３１、フレームゲイン算出部３２、及び、フレーム映像信号制御部３３を有し、１フレーム（１画面）相当の時間の周期で輝度積算値を算出し、この算出した輝度積算値に基づいて映像信号を制御する。この第１の制御系３０は、１フレーム相当の時間の周期で映像信号制御（輝度制御）を行う周知のＡＢＬ回路に相当する。

第１の制御系３０において、フレーム平均電流算出部３１は、フレーム毎に各フレームの平均電流を算出する。このフレーム平均電流は、１フレームの輝度積算値に相当する。すなわち、フレーム平均電流算出部３１では、１フレーム相当の時間の周期で輝度積算値に相当するフレーム平均電流の算出が行われる。

フレームゲイン算出部３２は、フレーム平均電流算出部３１が算出したフレーム平均電流に基づいて、制御目標値（フレーム制御目標値）を基準として当該フレームの映像信号に対するゲイン（以下、「フレームゲイン」と記述する）を算出する。フレーム映像信号制御部３３は、フレームゲイン算出部３２が算出したフレームゲインに基づいて、次フレームの映像信号を制御する。

第２の制御系４０は、ライン平均積算電流算出部４１、ラインゲイン算出部４２、及び、ライン映像信号制御部４３を有し、例えば１ライン（１画素行）相当の時間の周期で輝度積算値を算出し、この算出した輝度積算値に基づいて映像信号の振幅を制御する。具体的には、輝度積算値が後述する制御目標値よりも大きい（制御目標値を超える）ときに映像信号の振幅が小さくなるように制御する。この第２の制御系４０は、本開示の特徴とする部分である。

ライン平均積算電流算出部４１、ラインゲイン算出部４２、及び、ライン振幅制御部４３の個々の構成について以下に具体的に説明する。

（ライン平均積算電流算出部）
図２は、ライン平均積算電流算出部４１の構成の具体例を示すブロック図である。図２に示すように、ライン平均積算電流算出部４１は、平均信号算出部４１１、平均電流算出部４１２、及び、平均積算電流算出部４１３を有し、ライン周期（水平走査周期）で回路動作を実行する。

ライン平均積算電流算出部４１において、平均信号算出部４１１は、フレーム映像信号制御部３３を経た映像信号に基づいて、ライン毎に平均信号レベルを算出する。平均電流算出部４１２は、平均信号算出部４１１が算出した平均信号レベルに基づいて、当該平均信号レベルに対応する平均電流をライン毎に算出する。

平均積算電流算出部４１３は、平均電流算出部４１２が算出したライン毎の平均電流を現ラインまで積算し、ライン平均積算電流として次段のラインゲイン算出部４２に供給する。このライン平均積算電流は、各ラインまでの輝度積算値に相当する。すなわち、平均積算電流算出部４１３では、１フレーム相当の時間よりも短い周期で輝度積算値に相当するライン平均積算電流の算出が行われる。

（ラインゲイン算出部）
図３は、ラインゲイン算出部４２の構成の具体例を示すブロック図である。図３に示すように、ラインゲイン算出部４２は、電流比較部４２１及びゲイン算出部４２２を有し、ライン周期で回路動作を実行する。

ラインゲイン算出部４２において、電流比較部４２１は、前段のライン平均積算電流算出部４１が算出したライン平均積算電流を、予め定められた制御目標値（ライン制御目標値）と比較する。ここで、第２の制御系４０のライン制御目標値は、第１の制御系３０のフレーム制御目標値よりも高い値に設定されている（その理由については後述する）。そして、電流比較部４２１は、ライン平均積算電流が制御目標値以下であるか、制御目標値を超えるかの比較結果を次段のゲイン算出部４２２に与える。

ラインゲイン算出部４２２は、電流比較部４２１の比較結果を基に、例えば、ライン平均積算電流が制御目標値以下のときはゲイン“１”を、ライン平均積算電流が制御目標値を超えるときはゲイン“０”をラインゲインとして次段のライン映像信号制御部４３に供給する。

（ライン映像信号制御部）
図４は、ライン映像信号制御部４３の構成の具体例を示すブロック図である。図４に示すように、ライン映像信号制御部４３は、乗算器４３１から成り、ライン周期で回路動作を実行する。乗算器４３１は、フレーム映像信号制御部３３を経た映像信号を入力とし、当該入力映像信号に対してラインゲイン算出部４２から与えられるラインゲインを乗算することで、映像信号を制御する。

このライン映像信号制御部４３、即ち、乗算器４３１における、映像信号の制御によって輝度の制御が行われる。乗算器４３１から出力される映像信号（出力映像信号）は、表示装置２０に供給される。

［１−２．回路動作］
続いて、上記構成の本実施形態に係る映像信号処理回路１０の回路動作について説明する。

(第１の制御系）
信号ソース（図示せず）から供給される映像信号は、先ず、第１の制御系３０に入力される。第１の制御系３０内に入力された映像信号の流れは２つに分岐され、その１つはそのままフレーム映像信号制御部３３へ送られ、もう１つはフレーム平均電流算出部３１へ送られる。

フレーム映像信号制御部３３へ送られた映像信号は、当該フレーム映像信号制御部３３において、フレームゲイン算出部３２で算出されたフレームゲインに基づく制御を受けた後、次段の第２の制御系４０に入力される。一方、フレーム平均電流算出部３１へ送られた映像信号は、１フレーム分の映像信号が終わるまでフレーム平均電流を算出するために使用される。

フレーム平均電流算出部３１では、１フレーム分の映像信号が終わった段階で当該１フレーム分の平均電流、即ち、１フレーム分の映像信号の輝度積算値に相当するフレーム平均電流が決定される。この決定されたフレーム平均電流は、フレームゲイン算出部３２に送られる。フレームゲイン算出部３２では、フレーム平均電流算出部３１から送られたフレーム平均電流に基づいてフレーム制御目標値を制御基準としてフレームゲインが決定される。この決定されたフレームゲインは、フレーム映像信号制御部３３へ送られる。

上述したことから明らかなように、第１の制御系３０においては、ある１フレームについて輝度積算値に相当するフレーム平均電流が算出され、当該フレーム平均電流に基づいてフレームゲインが決定され、当該フレームゲインが次フレームの映像信号の制御、即ち、輝度制御に反映される。

従って、ある１フレーム内において、フレーム平均電流がフレーム制御目標値を超えたとしても、当該フレームの映像信号に対して輝度制御が行われることはなく、次のフレームの映像信号に対して輝度制御が行われることになる。すなわち、フレーム平均電流の算出結果が輝度制御に反映されるのに必ず１フレーム相当の時間の遅延が生じるため、１フレームの期間は、映像信号の輝度制御、即ち、消費電流（消費電力）低減のための制御が行えないことになる。

（第２の制御系）
第１の制御系３０で制御された映像信号は、第２の制御系４０に入力される。第２の制御系４０内に入力された映像信号の流れは２つに分岐され、その１つはそのままライン映像信号制御部４３へ送られ、もう１つはライン平均積算電流算出部４１へ送られる。

ライン映像信号制御部４３へ送られた映像信号は、当該ライン映像信号制御部４３において、ラインゲイン算出部４２で算出されたラインゲインに基づく制御を受けた後、後段の表示装置２０のデータドライバ（図示せず)に出力される。ここでは、ライン映像信号制御部４３で制御された映像信号を直接表示装置２０に供給する構成を採っているが、所望の信号処理を行う信号処理回路を経由して表示装置２０に供給する構成を採るようにしてもよい。

一方、ライン平均積算電流算出部４１へ送られた映像信号は、１ライン分の映像信号が終わるまでライン平均積算電流を算出するために使用される。ライン平均積算電流算出部４１では、１ライン分の映像信号が終わった段階で現ラインまでの積算電流、即ち、現ラインまでの輝度積算値に相当するライン平均積算電流が算出され、ラインゲイン算出部４２に送られる。

ラインゲイン算出部４２では、ライン平均積算電流算出部４１から送られたライン平均積算電流に基づいてライン制御目標値を制御基準としてラインゲインが決定される。具体的には、例えば、ライン平均積算電流が制御目標値以下のときはラインゲインを“１”とし、ライン平均積算電流が制御目標値を超えるときはラインゲインを“０”とする。このようにして決定されたラインゲインは、ライン映像信号制御部４３へ送られる。

先述したように、第１の制御部３０では、１フレームが終了するまで輝度制御を行うことができない。これに対して、第２の制御系４０においては、ライン単位で輝度積算値に相当するライン平均積算電流が算出され、当該ライン平均積算電流に基づいてラインゲインが決定され、当該ラインゲインが次ライン以降の映像信号の制御、即ち、輝度制御に反映される。これにより、１フレームの期間を待たなくても、即ち、１フレーム相当の時間よりも短い単位で輝度制御を行うことができることになる。

ここで、映像信号の制御、即ち、輝度制御を行うことにより、表示装置２０の各画素の電気光学素子に流れる電流を抑えることができるため、表示装置２０の消費電流（消費電力）を低減できる。すなわち、映像信号の輝度を制御するということは、表示装置２０の消費電流を制御することである。

（具体例）
ここで、一具体例として、入力映像信号の平均信号レベルが相対的に低い状態から高い状態へ遷移し、消費電流の制御、即ち、映像信号の制御が非動作状態から動作状態へ移行する場合を考える。

映像信号の制御が非動作状態から動作状態へ移行した瞬間のフレームが開始した時点では、第１の制御系３０のフレームゲインとして平均信号レベルが低い状態の値が設定されているため、フレーム映像信号制御部３３では当該値のフレームゲインにて制御が行われる。具体的には、図５に示すように、制御が非動作状態から動作状態へ移行する前のフレームでのフレームゲインが例えば１．０の場合には、現フレームのフレームゲインも１．０のままである。

すなわち、フレーム映像信号制御部３３からは、制御が非動作状態から動作状態へ移行する前と同じ映像信号が出力される。従って、従来技術に相当する第１の制御系３０のみによる制御では、入力映像信号の平均信号レベルが相対的に低い状態から高い状態へ移行したにも拘わらず、制御が行われていない映像信号が表示装置２０へ入力される。これにより、制御が非動作状態から動作状態へ移行したときの１フレームの前後最大２フレームの期間において過電流が発生し、当該１２フレームの期間が終了するまで消費電流の制御が行えないことになる。

これに対し、本実施形態では、第１の制御系３０の後段に第２の制御系４０を配し、当該第２の制御系４０において、１ライン毎に映像信号の制御を行うようにしている。従って、制御が非動作状態から動作状態へ移行した瞬間のフレームにおいて、ライン平均積算電流がライン制御目標値を超えると、図５に示すように、次ラインから最終ラインまでラインゲインが例えば０．０に設定される。ラインゲインが０．０に設定されることで、映像信号の信号レベルが０になるため、次ラインから最終ラインまでの期間に亘って黒（黒帯）表示となる。

これにより、１フレームの期間が終了するのを待たなくても、ライン単位で映像信号の輝度制御を行うことができるため、最大２フレーム間の過電流を抑えることができる。ここでは、ライン平均積算電流がライン制御目標値を超えたとき黒表示を行うとしたが、これは一例に過ぎず、例えばグレー表示を行うようにしてもよい。

入力映像信号の平均信号レベルが相対的に低い状態から高い状態へ移行したときのフレームが終わり、次のフレームが開始した時点では、図５に示すように、フレームゲインとして平均信号レベルが高い状態での値、即ち、前フレームで算出された値（例えば、０．４）が設定される。従って、フレーム映像信号制御部３３では当該値のフレームゲインにて制御が行われる。

すなわち、フレーム映像信号制御部３３からは、前フレームで算出された値のフレームゲインに対応した小さい映像信号が出力される。これにより、後段の第２の制御系４０では、入力される映像信号の信号が小さくなっており、また、制御目標値が第１の制御系３０のそれよりも高く設定されているため、以降、ライン単位での制御は行われない、即ち、ライン単位での制御が非動作状態になる。

尚、図５は、ある時間における瞬時的なパネル消費電流を表している。表示パネルが線順次駆動の場合で、表示画像がラスター画像（全面で均一な画像）の場合、図５に示すような挙動になる。放送信号のような自然画においては、図５のカーブは非線形の複雑な挙動を示す。

（作用、効果）
上述したように、本実施形態に係る映像信号処理回路１０によれば、入力映像信号の平均信号レベルが相対的に低い状態から高い状態へ移行した瞬間のフレームでは、第２の制御系４０による制御が動作する。そして、当該フレーム以外のフレームでは、第２の制御系４０による制御が動作せず、第１の制御系３０による制御が動作する。

これにより、１フレーム相当の時間待たなくても、映像信号の輝度制御を行うことができるため、従来方式と同様の電流制御を行いつつ、１フレーム相当の遅延の無い消費電流（電力）の制御の実現が可能になり、最大２フレーム間の過電流を防止することができる。そして、表示装置２０を搭載する電子機器によっては、１フレーム間の消費電力の上限が定められているため、１フレーム間の消費電力を制御できることで、１フレーム間の消費電力の上限が定められている電子機器、特に、携帯型の電子機器への適用に際して好適なものとなる。

因みに、フレームメモリを用いる手法を採ることによっても、１フレーム相当の時間待たなくても、映像信号の輝度制御を可能にすることができる。しかし、フレームメモリを用いるとコストアップになる。これに対して、本実施形態に係る映像信号処理回路１０の構成、即ち、第１の制御系３０と第２の制御系４０とを併用する構成を採ることで、高価なフレームメモリを用いる必要がないため、低コストにて所期の目的を達成することができる利点がある。

また、フレーム単位で制御を行う第１の制御系３０と、ライン単位で制御を行う第２の制御系４０との配置に関しては、第１の制御系３０が前段で、第２の制御系４０が後段となる配置関係が好ましい。何故なら、第２の制御系４０が前段だと、当該第２の制御系４０による制御が頻繁に行われ、その都度画面に黒帯が表示されることによって画質を悪化させることになる。

これに対して、第２の制御系４０が後段だと、前段の第１の制御系３０で制御が行われた映像信号に対して制御を行うことになるため、第２の制御系４０を前段に配置する場合のような不具合は発生しない。すなわち、第１の制御系３０による振幅制御が行われないフレームに対して、第２の制御系４０による制御が行われることになるため、黒帯が発生するとしても当該フレームだけで澄むことになる。

因みに、第１の制御系３０による制御が行われないフレームに対してだけ第２の制御系４０による制御が行われるようにするためには、第２の制御系４０の制御目標値を第１の制御系３０の制御目標値よりも高い値に設定することが必要となる。

＜２．変形例＞
上記の回路例では、第２の制御系４０による制御（輝度制御）を１ライン相当の時間の周期で（即ち、１ライン毎に）行う構成を採る場合を例に挙げたが、当該制御を複数ライン相当の時間の周期で（即ち、複数ライン毎に）行う構成を採ることも可能である。

また、第２の制御系４０による制御を、１ライン相当の時間の単位、即ち、１ライン毎あるいは複数ライン毎に行うのではなく、１ドット（１画素）相当の時間の単位、即ち、１ドット毎あるいは複数ドット毎に行うようにしてもよい。但し、１ライン相当の時間の単位で制御を行う方が、水平ブランキング期間においてライン平均積算電流の算出やラインゲインの算出の各処理を行うことができるため、１ドット相当の時間の単位で行う場合に比べて、算出処理の時間を特別に確保する必要が無い点で有利である。

（ドット単位の振幅制御）
図６は、１ドット毎に制御を行う変形例に係る映像信号処理回路の回路構成を示すブロック図であり、図中、図１と同等部位には同一符号を付して示している。

本変形例に係る映像信号処理回路１０´は、先述した実施形態に係る映像信号処理回路１０と比べて、第２の制御系４０´の構成が第２の制御系４０の構成と相違している。すなわち、第２の制御系４０´は、ライン平均積算電流算出部４１、ラインゲイン算出部４２、及び、ライン映像信号制御部４３に代えて、ドット電流算出部４４、ドットゲイン算出部４５、及び、ドット映像信号制御部４６を用い、例えば１ドット相当の時間の周期で制御を行う構成となっている。

第２の制御系４０´において、ドット電流算出部４４は、１ドット相当の時間の周期で制御を行う場合は、１画素の輝度に相当するドット電流を検出し、複数ドット相当の時間の周期で制御を行う場合は、複数画素の輝度積算値に相当するドット平均電流を検出することになる。このドット単位で制御を行う第２の制御系４０´によれば、ライン単位で制御を行う場合に比べて、より短い周期で消費電流の制御を行うことができる。

（表示装置）
以上では、本開示の実施形態またはその変形例に係る映像信号処理回路１０，１０´を表示装置２０の外部回路として位置付けているが、表示装置２０を表示パネルとし、当該表示パネル２０及び映像信号処理回路１０，１０´を表示装置（本開示による表示装置）としてもよい。

表示装置（パネル）２０としては、広く知られている液晶表示装置（ＬＣＤ)、プラズマ表示装置（ＰＤＰ）の他、画素の発光素子として電流駆動型の電気光学素子、例えば、有機エレクトロルミネッセンス（ＥＬ）素子を用いた有機ＥＬ表示装置等を挙げることができる。電流駆動型の電気光学素子は、デバイスに流れる電流値に応じて発光輝度が変化する発光素子である。この電流駆動型の電気光学素子としては、有機ＥＬ素子以外にも、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子などを挙げることができる。

＜３．電子機器＞
以上説明した本開示の実施形態またはその変形例に係る映像信号処理回路を備える表示装置（本開示による表示装置）は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部に適用できる。具体的には、本開示による表示装置は、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示部として用いることが可能である。

先述した実施形態またはその変形例の説明から明らかなように、本開示による映像信号処理回路によれば、最大２フレーム間の消費電力を制御できる。従って、本開示による映像信号処理回路を備える表示装置は、特に、１フレーム間の消費電力の上限が定められている電子機器において、その表示部として用いることで、表示装置の消費電力を一定以下に制限することができるため、電子機器の低消費電力化に寄与できる。

以下に、本開示が適用される電子機器の具体例について説明する。

図７は、本開示が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本開示による表示装置を用いることにより作製される。

図８は、本開示が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本開示による表示装置を用いることにより作製される。

図９は、本開示が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本開示による表示装置を用いることにより作製される。

図１０は、本開示が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本開示による表示装置を用いることにより作製される。

図１１は、本開示が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本開示による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。

＜４．本開示の構成＞
（１）入力される映像信号に基づいて輝度積算値を算出し、この算出した輝度積算値に基づいて前記映像信号の輝度制御を行う制御部を有し、
前記制御部は、１フレーム相当の時間よりも短い周期で前記輝度積算値の算出を行う
映像信号処理回路。
（２）前記制御部は、前記輝度積算値が制御目標値よりも大きいときに前記映像信号の振幅が小さくなるように制御する
前記（１）に記載の映像信号処理回路。
（３）前記１フレーム相当の時間よりも短い周期は、１ライン相当の時間の単位である
前記（１）または前記（２）に記載の映像信号処理回路。
（４）前記１フレーム相当の時間よりも短い周期は、１ライン相当の時間である
前記（３）に記載の映像信号処理回路。
（５）前記１フレーム相当の時間よりも短い周期は、複数ライン相当の時間である
前記（３）に記載の映像信号処理回路。
（６）前記１フレーム相当の時間よりも短い周期は、１ドット相当の時間の単位である
前記（１）または前記（２）に記載の映像信号処理回路。
（７）１フレーム相当の時間の周期で輝度積算値を算出し、この算出した輝度積算値に基づいて映像信号を制御する第１の制御系と、
１フレーム相当の時間よりも短い周期で輝度積算値を算出し、この算出した輝度積算値に基づいて映像信号を制御する第２の制御系と
を備える映像信号処理回路。
（８）前記第１の制御系及び前記第２の制御系は、前記輝度積算値が制御目標値よりも大きいときに前記映像信号が小さくなるように制御する
前記（７）に記載の映像信号処理回路。
（９）前記第２の制御系は、１ライン相当の時間の単位で前記輝度積算値の算出を行う
前記（７）または前記（８）に記載の映像信号処理回路。
（１０）前記第２の制御系は、１ライン相当の時間の周期で前記輝度積算値の算出を行う
前記（９）に記載の映像信号処理回路。
（１１）前記第２の制御系は、複数ライン相当の時間の周期で前記輝度積算値の算出を行う
前記（９）に記載の映像信号処理回路。
（１２）前記第２の制御系は、１ドット相当の時間の単位で前記輝度積算値の算出を行う
前記（７）に記載の映像信号処理回路。
（１３）前記第２の制御系は、前記第１の制御系の後段に設けられている
前記（７）から前記（１２）のいずれかに記載の映像信号処理回路。
（１４）前記第２の制御系の制御目標値は、前記第１の制御系の制御目標値よりも高い値に設定されている
前記（１３）に記載の映像信号処理回路。
（１５）入力される映像信号に基づいて輝度積算値を算出し、この算出した輝度積算値に基づいて前記映像信号の輝度制御を行うに当たって、
１フレーム相当の時間よりも短い周期で前記輝度積算値の算出を行う
映像信号処理方法。
（１６）入力される映像信号に基づいて輝度積算値を１フレーム相当の時間よりも短い周期で算出し、この算出した輝度積算値に基づいて前記映像信号の輝度制御を行う制御部
を備える表示装置。
（１７）入力される映像信号に基づいて輝度積算値を１フレーム相当の時間よりも短い周期で算出し、この算出した輝度積算値に基づいて前記映像信号の輝度制御を行う制御部
を備える表示装置を有する電子機器。

１０，１０´・・・映像信号処理回路、２０・・・表示装置、３０・・・第１の制御系、３１・・・フレーム平均電流算出部、３２・・・フレームゲイン算出部、３３・・・フレーム映像信号制御部、４０，４０´・・・第２の制御系、４１・・・ライン平均積算電流算出部、４２・・・ラインゲイン算出部、４３・・・ライン映像信号制御部

Claims (17)

1. 入力される映像信号に基づいて輝度積算値を算出し、この算出した輝度積算値に基づいて前記映像信号の輝度制御を行う制御部を有し、
   前記制御部は、１フレーム相当の時間よりも短い周期で前記輝度積算値の算出を行う
   映像信号処理回路。
2. 前記制御部は、前記輝度積算値が制御目標値よりも大きいときに前記映像信号の振幅が小さくなるように制御する
   請求項１に記載の映像信号処理回路。
3. 前記１フレーム相当の時間よりも短い周期は、１ライン相当の時間の単位である
   請求項１に記載の映像信号処理回路。
4. 前記１フレーム相当の時間よりも短い周期は、１ライン相当の時間である
   請求項３に記載の映像信号処理回路。
5. 前記１フレーム相当の時間よりも短い周期は、複数ライン相当の時間である
   請求項３に記載の映像信号処理回路。
6. 前記１フレーム相当の時間よりも短い周期は、１ドット相当の時間の単位である
   請求項１に記載の映像信号処理回路。
7. １フレーム相当の時間の周期で輝度積算値を算出し、この算出した輝度積算値に基づいて映像信号を制御する第１の制御系と、
   １フレーム相当の時間よりも短い周期で輝度積算値を算出し、この算出した輝度積算値に基づいて映像信号を制御する第２の制御系
   を備える映像信号処理回路。
8. 前記第１の制御系及び前記第２の制御系は、前記輝度積算値が制御目標値よりも大きいときに前記映像信号が小さくなるように制御する
   請求項７に記載の映像信号処理回路。
9. 前記第２の制御系は、１ライン相当の時間の単位で前記輝度積算値の算出を行う
   請求項７に記載の映像信号処理回路。
10. 前記第２の制御系は、１ライン相当の時間の周期で前記輝度積算値の算出を行う
    請求項９に記載の映像信号処理回路。
11. 前記第２の制御系は、複数ライン相当の時間の周期で前記輝度積算値の算出を行う
    請求項９に記載の映像信号処理回路。
12. 前記第２の制御系は、１ドット相当の時間の単位で前記輝度積算値の算出を行う
    請求項７に記載の映像信号処理回路。
13. 前記第２の制御系は、前記第１の制御系の後段に設けられている
    請求項７に記載の映像信号処理回路。
14. 前記第２の制御系の制御目標値は、前記第１の制御系の制御目標値よりも高い値に設定されている
    請求項１３に記載の映像信号処理回路。
15. 入力される映像信号に基づいて輝度積算値を算出し、この算出した輝度積算値に基づいて前記映像信号の輝度制御を行うに当たって、
    １フレーム相当の時間よりも短い周期で前記輝度積算値の算出を行う
    映像信号処理方法。
16. 入力される映像信号に基づいて輝度積算値を１フレーム相当の時間よりも短い周期で算出し、この算出した輝度積算値に基づいて前記映像信号の輝度制御を行う制御部
    を備える表示装置。
17. 入力される映像信号に基づいて輝度積算値を１フレーム相当の時間よりも短い周期で算出し、この算出した輝度積算値に基づいて前記映像信号の輝度制御を行う制御部
    を備える表示装置を有する電子機器。

Images