JP2012516118A - 相互接続の故障テスト - Google Patents

Abstract

本発明の実施形態は、一般的に、相互接続の故障テストに関する。故障解析装置の実施形態は、送信器と受信器との相互接続にテストパターンを提供するテストパターンソースを含み、相互接続は送信器端および受信器端を有すると共に、第１のワイヤおよび第２のワイヤを含み、送信器は、テストパターンを第１のワイヤを介して受信器に送信する。本装置は、第１のワイヤの第１の接続を開閉する第１のスイッチと、第２のワイヤの第２の接続を開閉する第２のスイッチとをさらに含む。第１のスイッチおよび第２のスイッチは、相互接続の１つまたは複数の故障を検出するようにテストパスの少なくとも部分を設定する構成に従って設定されるべきである。

Description

本発明の実施形態は、一般的には電子工学の分野に関し、特に、相互接続の故障をテストする方法および装置に関する。

通信での電子装置のＩＯ（入力／出力）リンクは、並列リンク実装および直列リンク実装を含め、様々な形態で実施し得る。差動高速ＩＯ（ＨＳＩＯ）直列リンク技術により提供される費用利点のため、直列ＨＳＩＯは従来の並列ＩＯよりも魅力的な代替になった。並列ＩＯの一般に取り組まれている欠点としては、多いピン数、配線リソース、および並列データビットのスキューを挙げることができる。

ＨＳＩＯ直列リンクは、並列ＩＯのデータレート以上であり得る高帯域幅通信チャネルを提供する。並列データは、送信前に直列化し、受信した直列データは、受信器において並列データに非直列化し得る。ＨＳＩＯ直列リンクは、ピン数を低減し、トレースのマッチングおよび混雑をなくすことにより、レイアウト問題を簡易化し得る。データは直列伝送されるため、個々のデータビット間で位相関係を維持する必要がない。

直列リンクは、差動シグナリングを提供し得る。差動シグナリングを使用して、特定の一般的なノイズに対する免疫を有し得る。差動相互接続を利用して、送信中に追加される一般的なノイズを効率的に除去し得る。動作に際して、ＨＳＩＯ相互接続は、クロック信号および送信データを搬送し得、クロック信号はデータ内に埋め込まれるか、または別個に提供される。

ＨＳＩＯ直列リンクは一般に、差動シグナリング方式を利用する。差動シグナリングは一対のワイヤを使用し、一方のワイヤは信号（Ｖ_p（ｔ）と呼ばれ得る）を搬送し、他方のワイヤは信号を反転させたもの（Ｖ_n（ｔ））を搬送する。Ｖ_p（ｔ）およびＶ_n（ｔ）を搬送するワイヤのそれぞれは、正および負の相互接続ワイヤと呼ばれる。受信器は、相補的な相互接続ワイヤを伝播した信号の差分に基づいてデータを復元し得る。信号の差分は、Ｖ_diff（ｔ）と示すことができ、Ｖ_diff（ｔ）＝Ｖ_p（ｔ）−Ｖ_n（ｔ）として定義し得る。伝送中にＶ_p（ｔ）およびＶ_n（ｔ）の両方に追加されるノイズを取り去ることができ、したがって、Ｖ_diff（ｔ）から除去することができる。

Ｖ_diff（ｔ）の符号は、意図される論理値として解釈し得る。すなわち、理想的には、Ｖ_diff（ｔ）の正または負の値のそれぞれを論理「１」または「０」として解釈し得る。例えば、Ｖ_p（ｔ）＝２５０ｍＶであり、Ｖ_n（ｔ）＝−２５０ｍＶである場合、Ｖ_diff（ｔ）＝５００ｍＶ＞０を論理「１」として解釈し得る。同様に、Ｖ_p（ｔ）＝−２５０ｍｖであり、Ｖ_n（ｔ）＝２５０ｍＶである場合、Ｖ_diff（ｔ）＝−５００ｍＶ＜０を論理「０」として解釈し得る。実際には、論理「１」および「０」に関するＶ_diff（ｔ）の各最小値は、Ｖ_p（ｔ）およびＶ_n（ｔ）よりも小さい場合がある。したがって、これにより、直列リンクを機能させ、差動ＩＯラインのうちの一方が欠陥を有する場合であっても必ずしも故障とはならないようにすることができる。しかし、これは、欠陥がテスト中に隠され、システム適用中に故障を生じさせ得る場合、潜在的なテスト問題を生じさせる恐れがある。したがって、そのような欠陥の検出および適宜診断が、ＨＳＩＯ相互接続テストにおいて難問であり得る。

同様の参照番号が同様の要素を指す添付図面中の図に、本発明の実施形態を限定ではなく例として示す。

故障テストの実施形態を使用して解析する高速ＩＯ接続の図である。 故障テストの実施形態を使用して解析する高速ＩＯ接続の図である。 故障テストの実施形態を使用して解析するＡＣ結合された高速ＩＯ接続の図である。 故障テストの実施形態を使用して解析するＤＣ結合された高速ＩＯ接続の図である。 故障解析システムの実施形態を使用して検出する一般的な故障モデルの図である。 ＩＥＥＥ規格テストプロセスの図である。 相互接続故障解析器の実施形態の図である。 縮退故障および開放相互接続故障を検出する実施形態の図である。 ブリッジ故障を検出する実施形態の図である。 従来の受信器と通信する送信器を含むシステムの開放故障検出の実施形態の図である。 従来の送信器と通信する受信器を含むシステムの開放故障検出の実施形態の図である。 スイッチ短絡および縮退を検出する実施形態の図である。 ブリッジを検出する実施形態の図である。 クロストークを検出するシステムの実施形態の図である。 開放故障を検出する実施形態の図である。 ブリッジ故障を検出する実施形態の図である。 相補的なブリッジ故障を検出する実施形態の図である。 同じ極性を有するワイヤのブリッジ故障を検出する実施形態の図である。 同じ極性を有するワイヤのブリッジ故障を検出する実施形態の図である。 ブリッジ故障を検出するテスト構成を示す。 相互接続の故障をテストする実施形態を示すフローチャートである。 故障をテストする実施形態に含まれる装置の実施形態の図である。

本発明の実施形態は、一般的に、相互接続の故障テストに関する。

本発明の第１の態様では、故障解析装置の実施形態は、送信器と受信器との相互接続にテストパターンを提供するテストパターンソースを含み、相互接続は送信器端および受信器端を有すると共に、第１のワイヤおよび第２のワイヤを含み、送信器は、テストパターンを第１のワイヤを介して受信器に送信する。装置は、第１のワイヤの第１の接続を開閉する第１のスイッチと、第２のワイヤの第２の接続を開閉する第２のスイッチとをさらに含む。第１のスイッチおよび第２のスイッチは、相互接続の１つまたは複数の故障を検出する構成に設定されるべきである。

本発明の第２の態様では、方法は、第１のテストパターンを相互接続の第１のワイヤに適用することを含み、相互接続は第１のワイヤおよび第２のワイヤを含む。第１の制御信号が第１のスイッチに送信され、第１のスイッチは、第１の制御信号に基づいて第１のワイヤの第１の接続を開放または閉鎖する。第２の制御信号が第２のスイッチに送信され、第２のスイッチは、第２の制御信号に基づいて第２のワイヤの第２の接続を開放または閉鎖する。相互接続の受信信号が監視され、受信信号の監視に基づいて、相互接続に故障が存在するか否かが判断される。

本発明の実施形態は、一般的に、入／出力（Ｉ／Ｏ）相互接続のテスト構造に関する。

本明細書においては以下のように使用される：
「相互接続」は、入力信号または出力信号を転送する装置間の任意の信号相互接続を意味する。
「高速Ｉ／Ｏ相互接続」または「ＨＳＩＯ相互接続」は、比較的高速で動作する任意のＩ／Ｏ相互接続を意味する。

いくつかの実施形態では、テスト構造が提供されて、装置の差動相互接続がテストされる。例えば、テスト構造を利用して、送信器と受信器との相互接続の故障を検出し、位置特定し得る。相互接続をテストするためのテスト構造は、本明細書では、相互接続故障解析器とも呼ばれ得る。いくつかの実施形態では、高速入−出力（ＨＳＩＯ）相互接続テスト構造は、システム基板上に組み付けられた通信装置のＡＣ結合およびＤＣ結合差動相互接続をテストするために提供される。いくつかの実施形態では、テスト構造を利用して、１つまたは複数の故障を検出して位置特定し得、故障は、縮退故障、開放故障、およびブリッジ故障を含み得る。いくつかの実施形態では、テスト構造を利用して、信号の保全性に影響する結合ノイズまたはクロストークを解析し得る。

いくつかの実施形態では、テスト構造は、標的とされる相互接続テストを従来の機能テストに統合できるようにし得る。テスト構造は、いくつかの実施形態では、ＨＳＩＯインタフェース回路の機能テストに使用し得る信号検出器および内蔵自己試験（ＢＩＳＴ）回路等の既存のオンチップ機能およびテストハードウェアを利用し得る。高速インタフェーステストに関してＩＥＥＥ規格１１４９．６（ＩＥＥＥ ＳＴＤ１１４９．６、２００３年３月）での要件と比較して、実施形態は、ＨＳＩＯ相互接続テストを機能的な速度で実行し、テスト応答を観測するために追加のアナログ回路を必要とせず、規格１１４９．６で要求されるようなＩＥＥＥ規格適合性検証を必要とせずに、より単純な実施を提供し得る。

いくつかの実施形態では、ＨＳＩＯ差動相互接続テスト構造を利用して、ＨＳＩＯ相互接続テストを簡易化し得る。テスト構造の実施形態では、標的とされる相互接続テストを機能テストと同じ様式で実行し得る。いくつかの実施形態では、テスト構造を利用して、開放故障、縮退故障、およびブリッジ故障を検出して位置特定し、配線チャネルの配置に起因するクロストークの検出および位置特定に拡張し得る。テストは、収集されたテスト結果からの複数の故障の位置特定およびトポロジの再構築にも利用し得る。いくつかの実施形態では、既存の機能的ハードウェアおよびＢＩＳＴハードウェアをテストに利用し得るため、テスト構造のハードウェアオーバーヘッドを小さくし得る。さらに、テスト構造を利用し、工学的努力を低減して、基板製品の品質を向上させ、製品の増産を加速させることができる。

図１Ａおよび図１Ｂは、故障テストを利用する高速ＩＯ接続を解析する実施形態を示す。ＨＳＩＯ相互接続が、図１Ａのように、システム基板１０５上のチップ１ １２０およびチップ２ １２５等の同じ基板上の装置を接続する場合、テスト構造の実施形態を使用して、相互接続を単純な実施態様でテストし得る。しかし、図１Ｂに示されるように、ケーブル１８０でリンクされたシステム基板１ １５０上のチップ１ １７０およびシステム基板２ １５５上のチップ２ １７５等の２つの装置が異なる基板上にあり、ケーブルを介して接続される場合、ケーブルを通して直接、またはチップのソケットにより多様なテストを適用し得る。ケーブルを取り外し、ソケットを通して高速相互接続ワイヤを含む基板インタフェースを直接、外部テスト機器の標的とし得る。いずれの状況でも、テスト構造および付随するテスト方法の実施形態を利用して、故障のテストおよび診断をサポートし得る。テストシステムおよびプロセスの実施形態は、図１Ａおよび図１Ｂの両方に示される実施態様を含む。本明細書において説明される実施形態は、一般的に、図１Ａに示される実施態様を参照して考察されるが、この実施態様に限定されない。

いくつかの実施形態では、ＨＳＩＯ技術に使用される差動相互接続実施態様は、ＡＣ結合相互接続およびＤＣ結合相互接続を含み得る。図２Ａは、故障をテストする実施形態を使用して解析するＡＣ結合された高速ＩＯ相互接続２０５の図である。図２Ｂは、故障をテストする実施形態を使用して解析するＤＣ結合された高速ＩＯ相互接続２６０の図である。図２Ａに示されるように、システムは、テスト波形信号（またはテストパターン）を送信器（ＴＸ）２４５に提供する機能的テストパターン生成器（ＴＰＧ）２３０を含み得、信号は、受信器（ＲＸ）２５０により受信され、エラーチェッカ２３５および信号検出器２４０に提供される。ＡＣ結合相互接続２０５は、信号のＤＣ成分を遮断して、ＡＣ信号成分のみを通すキャパシタ２２５を含み得る。ＡＣ結合リンクは、図２Ａに示されるように、別個の終端抵抗Ｒ［ｔ，１］，Ｒ［ｔ，０］，Ｒ［ｒ，１］、およびＲ［ｒ，０］を有する送信器ＴＸ（ＡＶＣＣ₀２１０）および受信器ＲＸ（ＡＶＣＣ₁２１５）において別個の電源により給電される。他方、ＤＣ結合相互接続では、送信器２６５から受信器２７０に直接接続し得、これにより、信号のＤＣ成分およびＡＣ成分の両方を相互接続に通すことができる。ＤＣ結合相互接続では、送信器２６５は受信器２７０から直接給電し得、キャパシタが送信器と受信器との接続に存在しない。終端抵抗Ｒ［ｒ，１］およびＲ［ｒ，０］は一般に、図２Ｂに示されるように、受信器内に実装し得る。

一般に、ＤＣ結合よりも優れたＡＣ結合の利点は、送信器と受信器との切り離しである。ＤＣ結合実施態様と比較して、ＡＣ結合構造の送信器および受信器は、互いにより独立するように設計し得る。一般に、ＡＣ信号成分のみが有意メッセージを搬送するため、そのような成分を、送信器および受信器において異なる独立したＤＣ電圧によりオフセットさせ、各側で独立した電源を利用することが可能である。したがって、ＡＣ信号を一貫して解釈することが可能な場合、ＡＣ結合相互接続を利用して、送信器の設計問題を受信器の設計問題と切り離し得る。

しかし、ＡＣ結合相互接続での故障検出は、ＤＣ結合相互接続よりも困難であり得る。ＤＣ結合相互接続の場合、テスト方法を利用して、電流および／または電圧等の電気量の測定に基づいて、ＤＣ結合相互接続の故障を検出し得る。例えば、電源（ＡＶＣＣ）２７５が、図２Ｂに示されるように、受信器２７０により供給される場合、送信器でのＡＶＣＣ電圧の検出を利用して、開放相互接続故障を検出し得る。しかし、ＤＣ信号成分がキャパシタを通過しないため、同じ方法はＡＣ結合相互接続テストには適用されない。ＡＣ結合相互接続テストでは、ＡＣ信号で構成されたテストパターンを必要とするため、テストが比較的複雑であり得る。いくつかの実施形態では、テスト方法をＡＣ結合相互接続およびＤＣ結合相互接続の両方に適用し得る。この考察では、提案される方法は一般に、より複雑なＡＣ結合相互接続を使用して考察される。

図３は、故障解析システムの実施形態を使用して検出する一般的な故障モデルの図である。相互接続トレースは非常に細かく、互いの近傍に複数の層になって配置されている場合があるため、相互接続ワイヤは、特定の状況では、開放３１０、縮退電力バス３２０、または他の相互接続ワイヤ３３０との短絡（ブリッジと呼ばれる）を生じさせ得る。縮退の場合３２０、「縮退ｘ」は電力への縮退（ｘ＝１として示される）を示し、縮退は接地への縮退（ｘ＝０として示される）を示す。図３は、ＨＳＩＯ直列相互接続のテストの難しさを示す。リンク内の２つの相互接続のうちの一方が、開放３１０、縮退３２０、またはブリッジ３３０の各状況に起因する故障を有する場合であっても、テストパターンまたはテスト波形を受信器において首尾良く復元し得る。そのため、これら故障を検出することができない。ＡＣ結合相互接続では、縮退故障３２０は、開放状況として認識される場合がある。いくつかの実施形態では、縮退のテストおよび診断を、開放のテストおよび診断と切り離して、診断の分解能を増大させ得る。ブリッジ故障３３０は、任意の数の相互接続ワイヤと共に発生し得る。いくつかの実施形態では、検出システムは、複数のブリッジ故障の検出および診断を提供する。

高速差動ＩＯ相互接続テストの問題を軽減するために、ＩＥＥＥ規格委員会は、ＩＥＥＥ ＳＴＤ１１４９．６と呼ばれる規格解決策を提案した。しかし、ＩＥＥＥ ＳＴＤ１１４９．６は、ＨＳＩＯ相互接続テストの実施に大きな工学的リソースおよび追加のテストハードウェアを必要とし得る。ＩＥＥＥ規格では、規格に準拠するために、提供されるテストハードウェアを検証する必要もある。ＨＳＩＯ相互接続テストは多くの場合、ＩＥＥＥ１１４９．６環境では、機能速度よりも低速で実行され得るため、そのような環境では、実際のテストは、クロストークおよび周波数に関連する他のパラメトリック欠陥等の実際のテストの問題を効率的にチェックすることができない。

図４はＩＥＥＥ規格テストプロセスの図を示す。この図では、送信器ＴＸ４５０が受信器ＲＸ４５５に結合される。ＩＥＥＥ規格テストプロセスは、別個のＡＣテスト信号生成器４０５および２つのＡＣテスト受信器４１０〜４１５を利用して、各差動ＩＯの故障を観測する。いくつかの実施形態では、ＡＣテスト信号生成器４０５は、システムの機能的パス４２０よりも低速で動作し得る。ＡＣテスト受信器４１０〜４１５は、Ｖ_pおよびＶ_nにおいて小さなＡＣ信号（例えば、最大振幅２５０ｍＶ）を検出するために必要であり得る。ＡＣテスト受信器４１０〜４１５は多くの場合、アナログ回路であり、そのような回路では、使用前にテストが必要であり得る。高速ＡＣテスト受信器の設計およびテストは、多くの場合、数ＧＨｚ（１０⁹Ｈｚ）であり得る機能速度でテストが実行される場合、難問であり得る。ＩＥＥＥ規格によればさらに、ＡＣバウンダリスキャン設計をバウンダリスキャン記述言語（ＢＳＤＬ）４２５で記述しなければならず、相互接続テスト生成の基板レベルシステム製造に提供する前に、設計記述を検証しなければならない。ＩＥＥＥ規格準拠の検証では、検証ソフトウェアの開発または購入が必要であり得る。

いくつかの実施形態では、ＨＳＩＯ相互接続テストのためのテストシステムおよびテストプロセスが、多大なハードウェアおよび検証ソフトウェアオーバーヘッドを必要とせずに提供される。いくつかの実施形態では、故障検出は、内蔵自己試験（ＢＩＳＴ）回路を使用してリンクの保全性をテストする機能テストと同じ方法で実行し得る。いくつかの実施形態では、故障検出テストは、差動ＡＣ信号（Ｖ_pおよびＶ_n）の形態でのテストパターンまたはテストパターン波形の送信を含み得る。そのようなプロセスでは、データ復元後、受信器に存在するＢＩＳＴ回路を使用してエラーを検出し得る。

この説明では、テストパターンは、最大数の遷移：「１０１０…１０」および「０１０１…０１」を含むパターンであり得る系統を呈した。しかし、利用可能な任意のテストパターンを使用してもよい。複数の故障の故障診断は、個々の相互接続ワイヤのテストから収集されるテスト結果から得ることができる。いくつかの実施形態では、テスト結果は、収集されたテスト結果から故障のトポロジを再構築し得るように収集し得る。

テスト構造は、様々な実施形態において、多くの異なる形態で実施し得る。オンチップ実施の場合、テスト構造の機能をテスト中の回路の任意の場所に実施して、相互接続ワイヤを開閉し得る。いくつかの実施形態では、構造は、相互接続ワイヤの各側での電力のオンオフ切り替えとして実施してもよい。スイッチ機能は様々な方法で実施し得る。終端抵抗をオンオフするシステム機能が利用可能であり得ることが多いため、同じシステム機能を再利用して、故障テストのために提案されるテスト構造を実施し得る。この場合、テスト構造は、ソースとシンクとの相互接続ワイヤへの電力のオンオフ切り替えとして見る、または実施し得る。

図５は、相互接続故障解析器の実施形態の図である。図５は、ＨＳＩＯ相互接続テスト構造の機能図を提供し、テスト構造の機能は回路の任意の場所に実施し得る。テスト構造の基本概念は、故障を検出するためにテストを実行し得る対象パスを構成する柔軟性のあるテスト制御構造を提供することである。この説明において、対象信号パスはテストパスと呼ばれる。テスト構造は、ＩＯ相互接続の故障を検出するためにテストパスを確立する制御メカニズムを提供する。

ＨＳＩＯ相互接続の主機能はポイントツーポイント接続を確立することであるため、この説明では一般に、Ｎ個の送信器および同数のＮ個の受信器があると想定する。送信器の各インスタンスは、ＴＸ［ｔ］５０５と示され、受信器の各インスタンスはＲＸ［ｒ］５１０と示される。この説明では、ＴＸ［ｔ］およびＲＸ［ｒ］が接続されて、リンク［ｒ」と示されるチャネルリンクを形成する場合、ｔ＝ｒである。但し、０≦ｒ≦Ｎ−１である。図５は、図５は、送信器５０５により提供されるテスト波形を示すが、他の実施形態では、テスト構造は、送信器５０５としてテスタ（例えば、自動試験機器（ＡＴＥ）を含む）を使用して実施してもよく、この場合、テスタがテスト波形を受信器５１０の正および負の相互接続ポートに提供する。

図５に示されるように、テスト構造はスイッチ機能と見ることができる。図５は、４つの単純なスイッチまたはスイッチ機能（５３０、５３５、５４０、５４５）を有する実施形態を示す。いくつかの実施形態では、各スイッチまたは各スイッチ機能は独立して制御可能であり、様々なテストパスの確立に利用し得る。スイッチまたはスイッチ機能は、様々な方法で、かつテスト構造内の様々な場所で実施し得る。例えば、いくつかの実施形態では、スイッチは、図示の終端抵抗Ｒ［ｔ，０］、Ｒ［ｔ，１］、Ｒ［ｒ，０］、およびＲ［ｒ，１］を通して電力（ＡＶＣＣ₀またはＡＶＣＣ₁）をオンまたはオフにするように実施され得る。図５に示されるように、各スイッチまたはスイッチ機能（または本明細書では単純に「スイッチ」と称する）は、送信器ＴＸ［ｒ］内の制御入力ｔｘｃ［ｔ，ｉ］および受信器ＲＸ［ｒ］内の制御入力ｒｘｃ［ｒ，ｊ］により制御される。但し、０≦ｉ，ｊ≦１である。制御またはスイッチ［＊，０］および［＊，１］の個々の添え字は、［＊，１：０］として組み合わせ得る。本明細書において提供される用語を使用して、ｔｘｃ［ｔ，ｉ］（ｒｘｃ［ｒ，ｊ］）＝１または０の場合、テスト構造内のスイッチｔｓｗ［ｔ，ｉ］（ｒｓｗ［ｒ，ｊ］）はそれぞれ、オンまたはオフにされる。この用語が本明細書において使用されるが、説明される制御信号に任意のシグナリング呼称を使用し得る。送信器ドライバは、テストパターン生成器（ＴＰＧ）５１５から入力を受信する。スイッチｔｓｗ［ｔ，ｉ］がオンにされる場合、これにより、イネーブルされた相互接続された相互接続を介してテストパターンを送信すべき送信器ドライバの対応する出力が可能になる。送信器ドライバのイネーブルされた出力は、テストパターンソースと呼ばれる。図示のシステムでは、各ＴＸは２つのテストパターンソースを含み、そのようなソースは、正のテストパターンソースおよび負（または反転または差動）テストパターンソースを提供する。この説明では２つのテストパターンソースに言及するが、単一のソースまたは装置により、正のパターンおよび負のパターンを生成してもよい。差動シグナリングを使用した場合、正のテストパターンソースは、生成されたテストパターンセットを搬送し得、負のテストパターンソースは、生成されたテストパターンセットのビット毎の補数を搬送する。この図では、ＴＸ［ｔ］の正のテストパターンソースおよび負のテストパターンソースのそれぞれは、スイッチ制御入力ｔｓｗ［ｔ，０］およびｔｓｗ［ｔ，１］によりイネーブルされる。同様に、スイッチｒｓｗ［ｒ，ｊ］は、対応する正または負のテストパターンシンクをイネーブル（または接続）し、そのポイントで、エラーをチェックするか、または信号の存在を検出し得、受信器ＲＸ［ｒ］は、例えば、エラーチェッカ（ＥＣ）５２０および信号検出器（ＳＤ）５２５を含む。この図では、ＴＸ［ｔ］５０５およびＲＸ［ｒ］５１０が接続されてリンク［ｒ］を形成するため、ｔ＝ｒである。

いくつかの実施形態では、テストパスは、制御入力ｔｘｃ［ｔ，１：０］およびｒｘｃ［ｒ，１：０］を対応するスイッチに提供することにより確立し得る。例えば、リンクの正の相互接続ワイヤ上での開放故障を検出するためのテストパスが確立される場合、制御入力ｔｘｃ［ｒ，１：０］＝０１およびｒｘｃ［ｒ，１：０］＝０１を提供して、スイッチｔｓｗ［ｔ，０］およびｒｓｗ［ｒ，０］を閉じると共に、スイッチｔｓｗ［ｔ，１］およびｒｓｗ［ｒ，１］を開き得る。制御入力ｔｘｃ［ｔ，１：０］およびｒｘｃ［ｒ，１：０］は、閉じられたスイッチにより表し得る。例えば、制御入力ｔｘｃ［ｔ，１：０］＾ｒｘｃ［ｒ，１：０］＝「０１０１」，「１１０１」、および「０１００」は、
（ｔｓｗ［ｔ，０］，ｒｓｗ［ｒ，０］）、（ｔｓｗ［ｔ，＊］，ｒｓｗ［ｒ，０］）、および（ｔｓｗ［ｔ，０］，ｒｓｗ［ｒ，⊥］）により表すことができる。但し、＾は連結を示し、記号＊および⊥のそれぞれは、すべてのスイッチおよび０個のスイッチを示す。したがって、ｔｓｗ［ｔ，＊］およびｒｓｗ［ｒ，⊥］のそれぞれは、ＴＸ［ｔ］内のすべてのスイッチおよびＲＸ［ｒ］内の０個のスイッチが閉じられることを示す。制御入力ｔｘｃ［ｒ，１：０］およびｒｘｃ［ｔ，１：０］によりテストパスを確立し得るため、パス内でオンになっているスイッチにより、テストパスを表し得ることに留意する。

この説明では、各相互接続テスト実行のすべてのリンクのスイッチ制御は、「テスト構成」と呼ばれる。テスト構成は、テスト中のすべてのリンクで確立されたテストパスを含む。所望の相互接続テストを完了するためには、特定の数のテスト構成が必要であり得る。例えば、開放故障の検出を完了するには、テスト構成「１０１０」および「０１０１」が必要であり得る。開放テストの実施形態についてさらに後述する。

いくつかの実施形態では、テスト構造は、特定の用途に応じて、オンチップまたはオフチップ（テスト構造がテスト対象のチップ内に含まれるか、または含まれないかを示す）で実施し得る。テスト構造がオンチップで提供される場合、ｔｘｃ［ｔ，１：０］およびｒｘｃ［ｒ，１：０］を等録し、例えば、ＩＥＥＥ ＳＴＤ１１４９．１バウンダリスキャンインタフェース等の周知のＩＯインタフェースを介して直列にロードし得る。テスト構造が部分的に装備されているか、またはテスト構造が完全にない装置の場合、テスト構造は、外部ハードウェアを使用して実施し得る。例えば、基板を装置（ＤＵＴ、テスト中の装置、または基板として既知）のテストの際または装置特徴付けの際に使用すべき場合、テスト構造は、外部ハードウェアを使用して実施し得る。

いくつかの実施形態では、図５に示されるようにテスト構造は、物理層（ＰＨＹ）ハードウェアの保全性を検証するために使用される既存の信号検出器および／または内蔵自己試験（ＢＩＳＴ）ハードウェアを利用し得る。一般に、信号検出器は、差動リンク上の信号の存在を検出するシステム機能の部分である。ＢＩＳＴハードウェアは、テストパターン生成器およびエラーチェッカを含み得る。いくつかの実施形態では、所望のテストパターンを生成し、差動相互接続を経由して送信器ＰＨＹハードウェアを介して機能速度で送信し得る。送信信号は、受信器において復元され、エラーチェックされる。エラーが検出された場合、１つまたは複数のエラー検出器フラグが、検出されたエラーの存在を示す。同時に、信号検出器は、ＡＣ信号の存在をチェックし、それに従って、検出結果を示し得る。

図６は、縮退および開放ＩＯ相互接続故障を検出する実施形態の図である。いくつかの実施形態では、開放故障検出は、図６において定要されるような、縮退故障の検出にも利用し得る。この図では、テスト中のパスは、機能的パス上のスイッチ（送信器６０５のスイッチ６３０および受信器６１０のスイッチ６４０）を閉じ、他のすべてのスイッチ（送信器６０５のスイッチ６３５および受信器６１０のスイッチ６４５）を開いたままにすることにより確立し得る。図６のスイッチ機能、他の図は特定のスイッチ（図６のスイッチ６３０、６３５、６４０、および６４５）として示されるが、スイッチ機能は、他の形態で、またはシステム内の他の場所に実施してもよい。送信されたテストパターン６５０が受信器６１０において首尾良く復元された場合、または送信された信号６５０が信号検出器６２５により検出された場合、システムは、開放故障または縮退故障が検出されなかったと結論付ける。しかし、開路６５５等により、送信されたテストパターンが受信されず、信号パターンが検出されない場合、エラー検出器６２０等によりエラーが検出される。

例えば、正の相互接続ワイヤでの開放／縮退故障を標的とすべき場合、スイッチ制御入力ｔｘｃ［ｔ，１：０］＾ｒｘｃ［ｒ，１：０］＝「０１０１」をテスト中のすべてのリンクに提供することにより、正の相互接続ワイヤのすべてのスイッチが閉じられ、他のすべてのスイッチは開かれる。この例では、故障の存在は、入力テストパターンの伝播を妨げることになるため、そのようなテストパターンは受信器において復元されないことになる。相補的なスイッチ設定（すなわち、ｔｘｃ［ｔ，１：０］＾ｒｘｃ［ｒ，１：０］＝「１０１０」）を使用する場合、同じテストを繰り返して、テスト中のすべてのリンクの負の相互接続ワイヤの開放／縮退故障を検出し得る。この図では、開放テストのテスト構成は「０１０１」および「１０１０」である。

いくつかの実施形態では、ブリッジテストを、エラーチェッカ（ＥＣ）７２０および信号検出器（ＳＤ）７２５に結合し得る送信器７０５および受信器７１０に対して図７に示されるように実行し得る。この図では、標的となるブリッジ故障を刺激するテストパスは、テスト中のすべてのリンクに対してスイッチ制御入力ｔｘｃ［ｔ，１：０］＾ｒｘｃ［ｒ，１：０］＝「０１１０」または「１００１」を使用して確立し得る。例えば、送信器７０５のスイッチ７３０および受信器７１０のスイッチ７４５を閉じ、送信器７０５のスイッチ７３５および受信器７１０のスイッチ７４０を開き得る。故障のない状況では、すべてのパスは開放され、信号は送信器７０５から受信器７１０に伝播しないため、テストパターン７５０は信号検出器７２５により検出されるはずがない。しかし、故障７６０等のブリッジ故障が任意の相互接続ワイヤ間に存在する場合、ブリッジ故障を介し、パス対を通して相補的なテストパターンまたは波形を受信し得る。相補的なテストパターンが受信器７１０で受信される場合、ブリッジ故障が検出される。複雑な複数のブリッジ故障の検出および診断についてさらに後述する。

いくつかの実施形態において、テスト構造またはテストシステムを利用して、テストシステムの要素を備えない従来の送信器または受信器のうちのいずれかを含むＨＳＩＯ相互接続をテストし得る。この性能を利用して、テストの恩益を、テスト構造要素を備えていない装置にも拡張することが可能であり得る。例えば、通信している送信器および受信器のうちの一方のみがテスト構造を備える場合、テスト構造を利用し得る。

図８は、従来の受信器と通信する送信器を含むシステムの場合に開放故障を検出する実施形態の図であり、図９は、従来の送信器と通信する受信器を含むシステムの場合に開放故障を検出する実施形態の図である。図８および図９に示される例が示すように、テスト構造が備えられた送信器または受信器は、従来通りの相手方と統合されて、ＨＳＩＯリンクを形成し得る。これら構成では、開放故障および縮退故障についての相互接続テストを同様に実行し得る。いくつかの実施形態では、相互接続ワイヤ間の複数のブリッジ故障を検出することもできる。例えば、１つのテストパターンソースが多くのテストパターンシンクとブリッジする場合、テストパターン波形の振幅がパターンシンクの数で除算され、したがって、テストパターンを復元または検出できないため、複数のブリッジ故障を開放故障として検出し得る。

図８は、スイッチ８３０および８３５を含め、送信器８０５は故障検出にイネーブルされ、その一方で、受信器８１０内に含まれるエラー検出器８２０および信号検出器８２５が故障検出にイネーブルされる、開放故障を検出する実施形態を示す。例えば、開放故障８５５の検出は、スイッチ８３０を閉じ、スイッチ８３５を開くことを含み得る。テストパターン８５０が、この構成の送信器８０５に適用される場合、信号は信号検出器８２５により検出されず、故障状況が示される。（図８に示される従来のＲＸは、ＲＸ内のすべてのスイッチが永久的に閉じられている図５のＲＸの特殊な事例として考えることができる）。

図９は、送信器９０５が常に、故障検出のためにテストパターン波形を負および正の両方の相互接続ワイヤに提供する間、エラー検出器９２０および信号検出器９２５を含む受信器９１０が、スイッチ９４０および９４５を含め、故障検出にイネーブルされる、開放故障を検出する実施形態を示す。例えば、開放故障９５５の検出は、スイッチ９４０を閉じ、スイッチ９４５を開くことを含み得る。テストパターン９５０が、この構成の送信器９０５に適用される場合、信号は受信器９１０において検出されず、故障状況が示される。（図９に示される従来のＴＸは、ＴＸ内のすべてのスイッチが永久的に閉じられている図５のＴＸの特殊な事例として考えることができる）。

いくつかの送信器および受信器が同じ基板上で接続される場合、故障の検出および診断は簡単な作業ではないことがある。接続された送信機および受信器は潜在的に、互いに干渉する恐れがある。故障、特に相互接続ワイヤ間の複数の故障は、故障挙動の解析を複雑にし、診断をより難しくする恐れがある。故障検出のテストパターンを適用する際、例えば、いくつかのブリッジ故障が隠されるか、または入力信号波形の振幅を変更する恐れがある。いくつかの実施形態では、テストプロセスが適用されて、複数の故障が検出され位置特定され、生産の増産のみならず、トラブルシューティングにも役立ち得る。

いくつかの実施形態では、テストシステムまたはテスト方法が実施されて、複数の相互接続故障が検出され、位置特定される。いくつかの実施形態では、テストシステムまたはテスト方法は、テストの各実行中に１つのテストパターンソースおよび１つのテストパターンシンクを一度にイネーブルことにより、望ましくない複雑さを低減し得る。この実施態様では、目的は、複数の故障の潜在的に複雑なパターンを、パターンソースおよびパターンシンクにテストを利用するより単純な故障パターンに分離または分割することである。いくつかの実施形態では、各テスト実行からのより単純な故障パターンの検出を収集して、元々の複数の故障のパターンを再構築し得る。

信号通信では、クロック信号が、データストリーム内に埋め込まれるか、または別個に提供され得る。差動クロックリンクが別個に提供されるソース同期ＨＳＩＯの場合、利用可能な信号検出器をクロックリンクに使用し得る。信号検出器が利用可能ではない場合、カウンタを利用して、クロックリンクの故障を検出し得る。この実施態様では、クロックが復元した場合、カウンタがインクリメントされる。

いくつかの実施形態では、故障診断のために、クロックリンクをデータリンクとは別個にテストし得る。例えば、クロックリンクを最初にテストし、次にデータリンクをテストし得る。この実施態様では、クロックのテスト手続きは、クロックの故障を検出するために機能的ＢＩＳＴに代えてカウンタを利用し得ることを除き、データリンクと同じであり得る。テスト手続きの実施形態を、クロックリンクおよびデータリンクの両方のテストに適用し得るため、本明細書での考察は、データリンクに関してシステムに取り組み、両テストに取り組み得る。

テスト手続きの実施形態を以下の表１に提供する。テストの実施形態は、診断の分解能を向上させるために、縮退テストを開放テストおよびブリッジテストから切り離し得る。いくつかの実施形態では、スイッチ短絡および縮退テストを利用して、受信器において観測される故障したスイッチおよび縮退故障を位置特定し、開放およびブリッジテストは、開放故障およびブリッジ故障を検出し位置特定し得る。

いくつかの実施形態では、スイッチ短絡および縮退テスト手続きは、すべてのリンク、すなわち接続された送信機と受信器とのすべての対により並行して実行し得る。テストのために、入力テストパターンは、受信器でのデータ復元に役立つように選択し得る。本明細書において提供する説明では、想定されるテストパターンは「１０１０．．．１０」または「０１０１．．．０１」であり得る。このテストパターンは、差動相互接続のうちの１つでの故障を検出するために、最大数の遷移を含む。他の実施態様では、他のテストパターンを代替または追加としてもよい。

いくつかの実施形態では、テストパスは、テスト構造に適用される制御値ｔｘｃ［ｒ，１：０］およびｒｘｃ［ｒ，１：０］に従って確立し得る。提案されるテスト構造により、テストパスが確立されると、制御されたテストパスを通して、テストパターンを送受信し得る。受信されたテストパターンを、エラーについてチェックし、信号検出器はＡＣ信号の存在を感知し得る。エラーおよび信号検出の結果を、テスト判断のためにエクスポートし得る。復元されたテストパターンは、テストおよび診断の判断のためにエクスポートし得る。

スイッチ短絡および縮退テストの手続きの実施形態を表２に示す。

表２中、記号＝＝、｜、および｜Ａ｜のそれぞれは、論理的な等号、論理的ＯＲ、およびセットまたはリストＡ内の要素の数を示す。いくつかの実施形態では、ｓｔｕｃｋ−ａｔ＿１［ｒ］およびｓｔｕｃｋ−ａｔ＿１［ｒ］は、オフラインでチェックし得る。そのような場合、ｂｉｓｔ＿ｃｈｅｃｋ［ｒ］はｓｗｉｔｃｈ＿ｓｈｏｒｔ［ｒ］により決定し得る。

いくつかの実施形態では、標的となるテストの制御値セットを一度に１つずつテスト構造に適用し得る。いくつかの構成では、スイッチ短絡および縮退テストに４つのテスト構成がある。実施態様では、４ビットスイッチ制御値セットが、「ｃｏｎｔｒｏｌｓ」と示される配列変数に割り当てられる。したがって、ｃｏｎｔｒｏｌｓ［ｉ］［３：０］但し０≦ｉ≦３がｉ番目の制御値をｔｘｃ［ｔ，１：０］およびｒｘｃ［ｒ，１：０］に提供する。表２中に提供される手続き内のｆｏｒループは展開しないため、ｃｏｎｔｒｏｌｓ［ｉ］［３：０］の各値がテスト構造に提供されて、テストパスが構成される。図１０は、スイッチ短絡および縮退を検出する実施形態の図である。図１０に示される例では、ｃｏｎｔｒｏｌｓ［０］＝「０１００」およびｃｏｎｔｒｏｌｓ［２］＝「０００１」を提供して、図１０の構成１０００および構成１０５０のそれぞれに示されるように、ｔｓｗ［ｒ，０］にテストパスを確立し得る。同じパスにおいて、受信器に接続された相互接続ワイヤの縮退故障もテストし得る。さらに、ＡＣ結合されたキャパシタがいかなるＤＣ信号も遮断するため、図１０の構成１０５０に示される縮退故障は、開放故障として検出し得る。

いくつかの実施形態では、テストパスが確立された後、テストパターンを送信し、受信器においてチェックし得る。いくつかの実施形態において想定される送信およびデータ復元が、ｔｒａｎｓｍｉｔ＿ａｎｄ＿ｒｅｃｅｉｖｅ下位手続きに手短にまとめられる。各テストパターンは、送信器によりＭ回送信される。送信されたテストパターンは、送信に成功した場合、受信器において復元される。ｒｅｃｅｉｖｅｄ［ｒ］に保存された復元パターンを次にチェックして、縮退１故障、縮退０故障、およびスイッチ短絡故障を検出し得る。例えば、ｒｅｃｅｉｖｅｒ［ｒ］が一連の０または１を検出した場合、相互接続は縮退１または縮退０であると判断し得る。しかし、入力テストパターンを受信した場合、ｔｓｗ［ｔ，０］に欠陥があると判断し得る。受信器において復元されたテストパターンをチェックすることにより、欠陥のあるスイッチを識別し得る。

信号検出器は、テストパターンが送信中の場合、ＡＣ信号の存在を検出することもできる。信号検出器は、信号を検出した場合、ｓｉｇｎａｌ＿ｄｅｔｅｃｔｅｄを論理１にアサートし、これにより、ｅｒｒｏｒ［ｒ］＝１になり得る。

ＢＩＳＴが少なくとも１つの一致を検出した場合、または信号検出器がＡＣ信号を検出した場合、ｔｏｔａｌ ｅｒｒｏｒ［ｒ］を使用して、エラーをフラグ付け得る。故障を含むテストパスは、ｃｏｎｔｒｏｌｓ［ｉ］［３：０］内に提供されるテスト構成を使用して識別し得る。例えば、ｅｒｒｏｒ［ｒ］が、ｃｏｎｔｒｏｌｓ［２］［３：０］＝「０１００」により確立されるテストパス内に生成される場合、その相互接続ワイヤは縮退ｘであるか、またはｔｓｗ［ｒ，０］に欠陥があり得る。

説明された環境では、スイッチ縮退−開放故障を検出し得るが、同じ相互接続ワイヤ上の開放故障と区別できないことに留意する。したがって、基板レベルでスイッチ−開放故障を開放故障と判断する場合がある。故障した素子により、良好な基板がテストに不合格になる恐れがあるため、これは、生産での基板レベルでの歩留まりを低減させる恐れがある。いくつかの実施形態では、テスト構造内のスイッチは、故障がないか、または少なくともスイッチ−開放故障がないものと想定し得る。例えば、スイッチが組立前に素子レベルでテストされると想定し得る。その場合、スイッチ短絡テストの目的は、テストの品質を保証するために、標的とされる相互接続テストについて、テスト構造の重要な機能を再検証することである。スイッチ短絡により、欠陥のある基板が合格する恐れがあるため、これが行われる。

いくつかの実施形態では、縮退テストをスイッチ短絡テストで重ねて、診断分解能を向上させ得る。伝播がＡＣ結合されたキャパシタにより妨げられる、図１０の構成１０５０に示される縮退故障は、開放故障として検出される場合もある。これは、ある故障が他方の故障として認識される恐れがあるという点で、診断分解能と低減させる恐れがある。しかし、いくつかの実施形態では、上述したように、ＤＣ結合される相互接続に一般に使用されるセンス電流またはセンス電圧に基づいてテスト方法を利用することにより、送信器において解析される故障に対して、診断分解能を向上させ得る。この例では、縮退１および縮退０のそれぞれが、ＤＣ電流Ｉを送信器内外に流し得る。

いくつかの実施形態では、スイッチ短絡および縮退テストの後、開放およびブリッジテストを開始し得る。縮退故障があった場合、縮退故障は前のテストで識別されているため、開放およびブリッジテスト中の縮退故障の検出については考察しない。開放故障およびブリッジ故障が検出されるテストパスは、機能的パスおよび非機能的パスのそれぞれに一致し得る。したがって、テストパスが機能的パスを通して確立された場合、開放故障が標的とされる。その他の場合、ブリッジ故障が標的とされる。

図１１は、開放およびブリッジを検出する実施形態の図である。示されるように、開放およびブリッジの故障検出は、表３に提示されるテストアルゴリズムを利用して、直列テスト環境で同じ極性を有するワイヤに対して提供される。図１１は、リンク［ｔ］（１１００）とリンク［ｔ＋ｄ］（１１５０）とのブリッジ故障の実施形態の図である。但し、０＜ｔ＋ｄ＜Ｎである。この図では、受信器１１２０と対になった送信器１１１０を有する回路１１００および受信器１１７０と対になった送信器１１６０を有する回路１１５０のように、Ｎ個の直列リンク、すなわちＮ個の送信器−受信器対があると想定し得る。実施形態では、複数のテストパターンソースおよびテストパターンシンクのうちの任意の１つをイネーブルし、他のすべてのテストパターンソースおよびシンクをディセーブルし得る。例えば、送信器１１１０は信号１１００を受信し、送信器１１６０は信号１１５０を受信し得る。図１１に示される実施形態の図では、スイッチ１１１５を介して送信器１１１０内のテストパターンソースをイネーブルし、スイッチ１１７５を介して受信器１１７０内のテストパターンシンクをイネーブルし得る。図１１に示されていない他のすべての（Ｎ−２）リンク内のスイッチは、ディセーブルされ、すなわち、開かれる。一例では、テストパスは、スイッチｔｓｗ［ｔ，０］（スイッチ１１１５等）およびｒｓｗ［ｔ＋ｄ，０］（スイッチ１１７５等）を閉じ、他のすべてのスイッチを開いたままにすることにより確立し得る。開放およびブリッジテスト中、開放テストパターンソースおよびシンクをイネーブルして、複雑な複数の故障を欠陥のあるテストパターンソースとシンクとの対のセットに分離し得る。テストパターンソース毎に、一度に１つのテストパターンシンクをイネーブルすることにより、テストを実行し得る。したがって、開放故障、縮退、およびクロストークを含むブリッジの診断を完了するために、Ｎ²の数のテスト構成がある。診断のためのテストの複雑性はＯ（Ｎ²）と呼称し得る。但し、Ｎはテスト中の基板上のリンク（送信器と受信器との対）の数である。診断があまり重要ではない（すなわち、故障の存在の特定で十分である）状況では、テストを並行して実行し得る。製造を標的とした提案される並行テストについてさらに後述する。合計テストパス、開放テストパス、およびブリッジテストパスは以下のように要約し得る。開放テストパス内に含まれるテストパスは機能的パスに一致することに留意する。
Ｔｏｔａｌ ＝ ｛（ｔｓｗ［ｔ，ｉ］， ｒｓｗ［ｒ，ｊ］） ｜ （０≦ ｔ ＜｜ＴＸ｜） ＆ （０≦ ｒ ＜｜ＲＸ｜） ＆ （０≦ ｉ，ｊ ≦１） ｝
Ｏｐｅｎ ＝ Ｔｏｔａｌ ∩ ｛（ｔｓｗ［ｔ，ｉ］， ｒｓｗ［ｒ，ｊ］） ｜ （ｔ ＝ ｒ） ＆ （ｉ ＝ ｊ）｝
Ｂｒｉｄｇｉｎｇ ＝ Ｔｏｔａｌ − Ｏｐｅｎ
記号｜ＴＸ｜および｜ＲＸ｜のそれぞれは、送信器および受信器の数を示す。集合｛ｔｓｗ［ｔ，ｉ］｝によりイネーブルされるテストパターンソースに関連する合計テストパス、開放テストパス、およびブリッジテストパスは、射影演算子↑を使用して以下のように定義し得る。
Ｔｏｔａｌ↑｛ｔｓｗ［ｔ，ｉ］｝ ＝ ｛（ｔｓｗ［ｔ，ｉ］， ｒｓｗ［ｒ，ｊ］） ｜ （０≦ ｒ ＜｜ＲＸ｜） ＆ （０≦ ｊ ≦１） ｝
Ｏｐｅｎ↑｛ｔｓｗ［ｔ，ｉ］｝ ＝ ｛（ｔｓｗ［ｔ，ｉ］， ｒｓｗ［ｔ，ｉ］）｝
Ｂｒｉｄｇｉｎｇ↑｛ｔｓｗ［ｔ，ｉ］｝ ＝ Ｔｏｔａｌ↑｛ｔｓｗ［ｔ，ｉ］｝ − Ｏｐｅｎ↑｛ｔｓｗ［ｔ，ｉ］｝

いくつかの実施形態では、任意のテストパターンソースセットに関連するテストパスセットを同様に定義し得る。一例として、図１１に示されるように、回路１１００および１１５０等の２つの直列リンクまたは２つの送信器−受信器対があると想定し得る。ｔ＝０、ｄ＝１でのｔｓｗ［ｔ，０］によりイネーブルされる信号ソースに関連する合計テストパス、開放テストパス、およびブリッジテストパスは以下であり得る。

したがって、ｔｓｗ［０，０］によりイネーブルされるテストパターンソースの場合、上に示されるＴｏｔａｌ↑｛ｔｓｗ［０，０］｝内のテストパスを一度に１つずつテストし得る。テストは、４つすべてのテストパターンソースが４つすべてのテストパターンシンクに対してテストされるまで続け得る。

いくつかの実施形態では、開放テストパスは機能的パス内に確立し得る。開放テストパスは、すべてのｔおよびｉの場合にｔｓｗ［ｔ，ｉ］およびｒｓｗ［ｔ，ｉ］スイッチをイネーブルすることにより確立し得る。次に、テストパターンをソースから提供し、チェックを提供して、テストパターンがシンクにおいて受信されるか否かを判断し得る。テストパターンが、イネーブルされたシンクにおいて検出されない場合、ソースとシンクとの間の開放故障が検出される。同様に、ブリッジテストパスは、イネーブルされたスイッチｔｓｗ［ｔ，ｉ］およびｒｓｗ［ｒ，ｊ］により指定し得る。但し、（ｔ≠ｒ）または（ｉ≠ｊ）である。ブリッジテストパスが非機能的パスであることに留意する。非機能的パスに送信されるテストパターンは、相互接続に故障がない場合、いずれの受信器でも受信されるべきではない。しかし、送信されたテストパターンが任意のパターンシンクにおいて受信される場合、パターンソースとシンクとの間にブリッジ故障を検出し得る。

図１１のブリッジ故障は、テストパス（ｔｓｗ［ｔ，０］、ｒｓｗ［ｔ＋ｄ，０］）および（ｔｓｗ［ｔ＋ｄ，０］、ｒｓｗ［ｔ，０］）において検出し得る。テストパス（ｔｓｗ［ｔ＋ｄ，１］、ｒｓｗ［ｔ，０］）および（ｔｓｗ［ｔ＋ｄ，１］、ｒｓｗ［ｔ＋ｄ，０］）も、複数の故障の存在を検証し得る。いくつかの実施形態では、個々のテストの結果を組み合わせることにより、複数のブリッジ故障の完全なトポロジを構築し得る。このプロセスは、個々の各テストパスへの複数のブリッジ故障の射影として見ることができ、フーリエ解析が複雑な信号と共に行うものと同様のものとして見ることができる。例えば、検出された故障を、故障が検出されたテストパスと共に識別できた場合、図１１の複数のブリッジ故障に関して収集されたテスト結果は、以下のように要約し得る。但し、ＤＥＴは検出された故障の集合を示す。
ＤＥＴ ＝ ｛（ｂｒｉｄｇｉｎｇ ｆａｕｌｔ， （ｔｓｗ［ｔ， ０］， ｒｓｗ［ｔ＋ｄ， ０］）），
（ｂｒｉｄｇｉｎｇ ｆａｕｌｔ， （ｔｓｗ［ｔ＋ｄ， ０］， ｒｓｗ［ｔ， ０］）），
（ｂｒｉｄｇｉｎｇ ｆａｕｌｔ， （ｔｓｗ［ｔ＋ｑ， ０］， ｒｓｗ［ｔ＋ｄ， １］）），
（ｂｒｉｄｇｉｎｇ ｆａｕｌｔ， （ｔｓｗ［ｔ＋ｄ， １］， ｒｓｗ［ｔ， ０］）），
（ｂｒｉｄｇｉｎｇ ｆａｕｌｔ， （ｔｓｗ［ｔ＋ｄ， １］， ｒｓｗ［ｔ＋ｔ＋ｄ， ０］））｝

基板設計の概略図が、ＥＤＡ（電子設計オートメーション）ツール内に電子形態で利用可能な場合、検出され、ＤＥＴに収集された故障から、複数の故障を再構築し得、再構築された複数のブリッジ故障を基板概略図上で強調表示することができる。

いくつかの実施形態では、ブリッジ故障のみが存在する場合、同じブリッジ故障を検出したテストパスは対称である。例えば、ブリッジ故障をテストパス（ｔｓｗ［ｔ，０］、ｒｓｗ［ｔ＋ｄ，０］）で検出し得る場合、同じブリッジ故障がパス（ｔｓｗ［ｔ＋ｄ，０］、ｒｓｗ［ｔ，０］）でも検出されるはずであることが予期される。対称性が破られる、すなわち、対称テストパスのうちの一方がＤＥＴから欠けている場合、これは、そのテストパスが追加の開放故障（または図１０に関して考察したように開放として観測される縮退故障）を含み、ブリッジ故障が検出されないことを暗示し得る。

いくつかの実施形態では、ブリッジ故障の非対称検出を利用して、検出されたブリッジ故障に対する開放故障の場所を識別し得る。例えば、

の場合、開放故障がｔｓｗ［ｔ，０］とテストパス（ｔｓｗ［ｔ，０］、ｒｓｗ［ｔ＋ｄ，０］）のブリッジ故障との間で検出される。開放故障は、テストパス（ｔｓｗ［ｔ，０］、ｒｓｗ［ｔ，０］）で検出され得る。したがって、検出された以下のサブ故障リストＬ（ｔ，０）⊂ＤＥＴを使用して、ブリッジ故障の存在下で開放を位置特定し得る。Ｌ（ｔ，ｉ）は、ｔｓｗ［ｔ，ｉ］とブリッジ故障またはブリッジ故障の左側に配置された開放故障との間の開放故障の識別に使用し得る、検出されたサブ故障リストを示す。
Ｌ（ｔ，０） ＝ ｛（ｏｐｅｎ， （ｔｓｗ［ｔ，０］， ｒｓｗ［ｔ，０］））， （ｂｒｉｄｇｉｎｇ， （ｔｓｗ［ｔ＋ｄ，０］， ｒｓｗ［ｔ，０］））｝

同様に、この逆が当てはまる場合、テストパターンソースと（ｂｒｉｄｇｉｎｇ，（ｔｓｗ［ｔ＋ｄ，０］、ｒｓｗ［ｔ，０］））との間の開放故障の場所を検出し得る。以下のサブ故障リストＬ（ｔ＋ｄ，０）⊂ＤＥＴを使用して、ブリッジ故障の存在下で開放故障を位置特定し得る。
Ｌ（ｔ＋ｄ，０） ＝ ｛（ｏｐｅｎ， （ｔｓｗ［ｔ＋ｄ，０］， ｒｓｗ［ｔ＋ｄ，０］））， （ｂｒｉｄｇｉｎｇ， （ｔｓｗ［ｔ，０］， ｒｓｗ［ｔ＋ｄ，０］））｝

ブリッジ故障とテストパターンシンクとの間の開放故障も同様に、サブ故障リストＲ（ｔ，０）およびＲ（ｔ＋ｄ，０）⊂ＤＥＴから位置特定し得る。Ｒ（ｒ，ｊ）は、ブリッジ故障とｒｓｗ［ｒ，ｊ］との間の開放故障またはブリッジ故障の右側に配置された開放故障の識別に使用し得る、検出されたサブ故障リストを示す。
Ｒ（ｔ，０） ＝ ｛（ｏｐｅｎ， （ｔｓｗ［ｔ，０］， ｒｓｗ［ｔ，０］））， （ｂｒｉｄｇｉｎｇ， （ｔｓｗ［ｔ，０］， ｒｓｗ［ｔ＋ｄ，０］））｝
Ｒ（ｔ＋ｄ，０） ＝ ｛（ｏｐｅｎ， （ｔｓｗ［ｔ＋ｄ，０］， ｒｓｗ［ｔ＋ｄ，０］））， （ｂｒｉｄｇｉｎｇ， （ｔｓｗ［ｔ＋ｄ，０］， ｒｓｗ［ｔ，０］））｝

いくつかの実施形態では、Ｌ（ｔ，ｉ）とＲ（ｒ，ｊ）との差は、観測または検出されるブリッジ故障のテストパスである。

いくつかの実施形態では、開放故障およびブリッジ故障を検出するためのテスト手続きは、以下の表３に示されるように要約し得る。ｆｏｒループの最初のブロックは、一度に１つのソースおよび１つのシンクをイネーブルすることにより、テストパスを構成する。構築されたテストパス毎に、テストパターン「１０１０．．．１０」または他のテストパターンを適用して、開放故障およびブリッジ故障を位置特定し得る。表３では、記号！＝、！、および

のそれぞれは、論理的な不等号、論理的な否定、および論理的なＸＯＲを示す。論理的なＸＯＲを使用して、テストパターンのビット毎の補数を

と示すことができる。

機能的パス（ｔｓｗ［ｔ，ｉ］、ｒｓｗ［ｒ，ｊ］）を通して、開放故障をテストし得る。但し、（ｔ＝ｒ）＆（ｉ＝ｊ）である。変数ｆａｕｌｔ＿ｔｙｐｅを利用して、検出される故障のタイプを追跡し得る。開放故障が検出された場合、開放故障がｆａｕｌｔ＿ｔｙｐｅに割り当てられる。テスト結果は、対応するテストパスで検出された故障タイプを示す（ｆａｕｌｔ＿ｔｙｐｅ，テストパス）∈ＤＥＴの形態で収集し得る。

ブリッジ故障を検出するテストパスセットも同様に、｛（ｔｓｗ［ｔ，ｉ］，ｒｓｗ［ｒ，ｊ］）｜（ｉ≠ｊ）または（ｔ≠ｒ）｝として取得し得る。（ｔ≠ｒ）＆（ｉ＝ｊ）および（ｉ≠ｊ）により指定されるテストパスを使用して、図１１に示されるように同じ極性を有する相互接続ワイヤ間および相補的なワイヤ間でのブリッジ故障を検出し得る。

価格競争を含む問題に対処するために、システム基板製造業者は、より多くの機能をより小さな基板に集積する努力を増大させてきた。しかし、この統合目標の達成を目的とした基板設計努力は、不都合なことに、相互接続ワイヤ寸法の低減および相互接続ワイヤに対する配線制約の厳密化に繋がり、近傍の相互接続ワイヤ間のクロストークを悪化させる恐れがある。クロストークに起因する信号の保全性の問題は、ジッタを増大させ、そしてジッタは、受信器でのデータ復元を難しくする恐れがある。クロストークの検出および解析は一般に面倒であるため、クロストークの発生場所を特定し得るテスト方法が利用可能なことは、システム基板の増産および検証において重要であり得る。

いくつかの実施形態では、上述したようなブリッジのテスト方法を適用して、ＨＳＩＯ相互接続間のクロストークを位置特定し得る。図１２は、送信器１２１０から受信器１２２０への回路１２００および送信器１２６０から受信器１２７０への回路１２５０等のクロストークを検出するシステムの実施形態の図である。クロストークは、図１２の回路１２００と回路１２５０との間に示される例として、ブリッジ故障を結合キャパシタ１２２５で置換することによりモデリングし得る。Ｃ_Cとして示される結合キャパシタ１２２５は、クロストークにいより誘発される結合ノイズをモデリングするために設けられる。ブリッジ故障の影響はＣ_C＝∞で近似し得るため、結合ノイズは、ブリッジ故障の一般的な場合として考え得る。

いくつかの実施形態では、上述したテスト手続きを利用して、クロストークを位置特定し得る。テストパターンがＴＸ［ｔ＋ｄ］からテストパス（ｔｓｗ［ｔ＋ｄ，０］、ｒｓｗ［ｔ，１］）を通して適用される場合、Ｃ_Cが十分に大きいとき、クロストークが発生し得る。テストパスが確立される際、テストパスはキャパシタＣ_CおよびＣと直列にＡＣ結合することになり得る。Ｃ_C＜＜Ｃと一般に想定されるため、ＡＣ結合されたテストパスの合計静電容量は、Ｃ_Cが優勢であり得る。Ｃ_Cが十分に大きい場合、テストパスを通して入力テストパターンを送信し、シンクにおいて信号検出器またはエラーチェッカにより検出し得る。

いくつかの実施形態では、結合ノイズの振幅がテスト波形の周波数および振幅に依存するため、最高周波数を提供するテスト波形「１０１０．．．１０」（または「０１０１．．．０１」の最大振幅を、クロストークテストに利用し得る。いくつかの実施形態では、テスト波形の振幅は、等化により増幅し得る。等化は、あらゆる信号遷移での信号振幅を増幅するシステムの機能である。あるいは、同じテスト波形の振幅を所望の増幅係数だけ増大させ得る。増幅係数は、信号検出器閾値およびクロストーク閾値から決定し得る。例えば、信号検出器閾値が５０ｍＶであり、クロストーク閾値が４０ｍＶである場合、入力テスト波形を最高で、望ましくない結合ノイズを信号検出器で検出可能なポイントまで増幅し得る。

いくつかの実施形態では、同じテスト手続きをクロストークおよびブリッジ故障の検出に適用し得るため、クロストークがブリッジテスト中に標的となる。これは、結合故障を刺激する入力テスト波形の振幅を較正することにより実行し得る。クロストークをブリッジ故障から区別するために、入力波形の振幅および／または遷移数を低減することにより、より詳しい解析を実行し得る。上述したように、結合ノイズは、入力テスト波形の振幅および遷移数（すなわち、周波数）に依存し、これら要因が低減される場合にフェードアウトし得る。したがって、振幅および遷移数の低減後にエラーが消失する場合、結合ノイズであると結論付け得る。しかし、これら信号の変更にも関わらず、エラーが持続した場合、いくらかの許容誤差内でブリッジ故障であると結論付け得る。

いくつかの実施形態では、故障検出のために、すべての送信器および受信器が故障テストを並行して実行し得る。並行テスト手法は、テスト時間の短縮によりテスト費用節減をもたらし得る。開放故障およびブリッジ故障の並行テストの各例が表４および表５に提供される。並行テストは、上述したように、縮退テスト後に実行されると想定される。

並行開放テスト手続きでは、テストパターン「１０１０．．．１０」が想定される。ｃｏｎｔｒｏｌｓ内に提供されるスイッチ制御入力により確立される２つのテストパスがあり得る。同じ制御入力をすべてのｒに関してｔｘｃ［ｒ，１：０］およびｒｘｃ［ｒ，１：０］に提供し得る。図１３は、開放故障を検出する実施形態を示す。図１３は、送信器１３１０から受信器１３２０への回路１３００および送信器１３６０から受信器１３７０への回路１３５０を示す。図１３に示される例では、ｃｏｎｔｒｏｌｓ［０］［３：０］またはｃｏｎｔｒｏｌｓ［０］＝「０１０１」（またはｃｏｎｔｒｏｌｓ［１］＝「１０１０」）を利用して、正（または負）の相互接続ワイヤ上の開放故障を検出するテストパスを確立し得る。この図では、開放故障１３１５が回路１３００の正の相互接続に示され、開放故障１３６５が回路１３５０の負の相互接続に示される。開放テストは機能的パスに対して実行し得るため、送信されたテストパターンが受信されない場合、またはＡＣ信号が受信器で検出されない場合、エラーを検出し得る。エラーは（ｆａｕｌｔ＿ｔｙｐｅ，（ｒ，ｃｏｎｔｒｏｌｓ［ｉ］））の形態であり得る。ｃｏｎｔｒｏｌｓ［ｉ］は、ＴＸ［ｒ］およびＲＸ［ｒ］を接続することにより形成されるリンク［ｒ］のスイッチｔｓｗ［ｒ，ｉ］およびｒｓｗ［ｒ，ｉ］をオンにするため、テストパス（ｔｓｗ［ｒ，ｉ］、ｒｓｗ［ｒ，ｉ］）は（ｒ，ｃｏｎｔｒｏｌｓ［ｉ］）に等しい。

機能信号パスを遮断し得る開放故障とは逆に、ブリッジ故障は、望ましくない追加の非機能信号パスを誘発し得る。いくつかの実施形態では、後述する並行ブリッジテスト手続きは、ブリッジ故障により作られる非機能的信号パスを検出するために提供される。ブリッジ故障のスイッチ制御入力を使用して、非機能的パスを通るテストパスを確立し得る。ブリッジ故障は、異なるリンクにわたる任意の相互接続ワイヤを短絡し得る。ブリッジ故障は、同じ極性または相補的な極性の両方の相互接続ワイヤ間に非機能的パスをもたらし得る。

いくつかの実施形態では、ブリッジ故障は、すべてのスイッチを閉じた状態で、テストパターンを各チャネルリンクに適用することにより検出し得る。テスト構造の実施形態では、これは、異なるパターンを各ＴＸから生成し得る場合、必要とされる制御入力を「１０１０」および「０１０１」から「１１０１」および「１１１０」に変更することにより、上述した開放テスト手続き内に組み込むことができる。開放テスト手続きでのｃｏｎｔｒｏｌｓは、ブリッジテストが組み込まれる場合、ｃｏｎｔｒｏｌｓ＝（「１１１０」，「１１０１」）であり得る。すべてのリンクの元のテスト構成、すなわち、「１０１０」および「０１０１」を開放故障の診断に使用し得る。

各ＴＸにおいて、すべてのスイッチが閉じられた場合、ブリッジ故障は、特に、差動接続ワイヤのうちの一方のみが開放している場合、受信器で首尾良く復元されないように、テストパターン波形に干渉するか、または歪ませ得る。したがって、エラーが生じ、そのエラーをＢＩＳＴハードウェアにより検出し得る。ディセーブルされたＲＸ相互接続を利用して、ブリッジ故障の存在下でデータ復元が行われないことを保証し得る。ＲＸにおいてこの実施がなければ、それらブリッジ故障がリンク間の相補的な相互接続間、例えば、図３に示されるようなあるリンクの相互接続と近傍のリンクの相補的な相互接続間等で発生した場合、テストパターン波形の相殺によりブリッジ故障が隠される危険性があり得る。

いくつかの実施形態では、テスト中のすべての差動テストパターンがテストに利用可能な場合、ブリッジ故障の検出は、１回目の実行では、すべてのｒに関してｒｓｗ［ｒ，０］を閉じ、２回目の実行では、ｒｓｗ［ｒ，１］を閉じて、２回のテスト実行または２つのテスト構成を使用して達成し得る。したがって、テストの複雑性はＯ（１）である。

いくつかの実施形態では、故障検出に利用される差動テストパターンは、疑似ランダムテストパターン生成器から導出し得る。疑似ランダムテストパターンは一般に、機能テストに使用され、疑似ランダム２進数列（ＰＲＢＳ）パターン生成器を使用して生成し得る。ＰＲＢＳパターン生成器は一般に、特定の生成多項式に基づく。初期状態から開始して、生成器は、シーケンスが繰り返す前に（２^k−１）×ｋビットを含む離散したテストパターンシーケンスを生成する。但し、ｋは生成多項式の最高次数である。いくつかの実施形態では、故障検出のために多様なパターンを作成するために、異なる初期状態を、同じＰＲＢＳ生成多項式を利用する送信器内に存在するＰＲＢＳパターン生成器に割り当て得る。様々なＰＲＢＳ多項式が利用される場合、初期状態は大きな問題ではない。

図１４は、ブリッジ故障を検出する実施形態の図である。この図は、故障ｂ０、ｂ１、ｂ２、およびｂ３として示される複数のブリッジ故障を含み得る３つの回路（回路１４００、１４２５、および１４５０）の例を含む。図１４に示されるテスト構成が、開放故障テストに使用される場合、ブリッジテストを開放テストに重ね得る。テスト構成「１１０１」および「１１１０」により確立されたテストパス内の開かれたスイッチを利用して、ブリッジ故障のマスキングを低減し得る。故障マスキングは、複数のブリッジ故障が相補的な相互接続ワイヤのうちの一方でテストパターン波形を消失させ、テストパターン波形を残りの相互接続パスを介して復元し得る場合に発生し得る。代替の信号伝播パスをディセーブルすることにより、ブリッジ故障を検出し得る。

いくつかの実施形態では、ブリッジ故障の相互接続テストは、ｃｏｎｔｒｏｌｓ＝（「１００１」、「０１１０」）により確立される上述した相補的なテスト構成と共に、任意の２つの利用可能なテストパターンを使用して実行し得る。好ましいテストパターンは「１０１０．．．１０」およびそのビット毎の補数「０１０１．．．０１」であるが、代替として、一対のテストパターン、好ましくは、最大数の遷移を含むパターンを、ＢＩＳＴハードウェア内で利用可能なテストパターンから選択してもよい。後述する並行相互接続テスト手法に適用可能な相補的テスト構成および２つの好ましい相補的なテストパターンというこれら単純な要件を利用して、製造基板テストに実用的な仕様を提供し得る。テスト構造および２つの好ましい相補的なテストパターンが、テスト中の基板上の各ＩＣ素子内で提供された場合、ＨＳＩＯ相互接続テストを並行に実行することができる。

テスト方法の実施形態では、ブリッジ故障は、例えば、図７に示される提案されるテスト構造から検出可能なため、相補的な相互接続ワイヤのブリッジ故障をまず、標的とし得る。しかし、すべてのブリッジ故障が図７のテスト構成から検出されるわけではない場合がある。例えば、同じ極性を有する相互接続ワイヤでのブリッジ故障は、図７のテスト構成で検出されない。未検出のブリッジ故障を含む同じ極性を有する相互接続ワイヤは、相補的な相互接続ワイヤのブリッジテスト環境を適用できるように、スイッチ制御およびテストパターンを構成することにより、相補的な相互接続ワイヤに変換し得る。そして、すべてのブリッジ故障が検出されるまで、変換を続けて適用し得る。

いくつかの実施形態では、相補的なワイヤのブリッジ故障をテストする並行手法は、スイッチ制御値およびエラー検出基準を除き、上述した並行開放テストと同じまたは同様であり得る。所与のスイッチ制御値「１００１」、「０１１０」が、図７に示されるテストパスを確立し得る。いくつかの実施形態では、エラー検出基準およびエラー報告は、相互接続故障の検出に関して上述したテスト手続きにおいて考察したものと同様であり得る。エラーは、少なくとも部分的に、受信したテストパターンが送信されたテストパターンの補数であることに基づいて特定し得る。

図１５は、相補的なブリッジ故障を検出する実施形態の図である。ブリッジ故障は、ｃｏｎｔｒｏｌｓ［０］［３：０］＝「０１１０」により構成されたテストパスにおいて検出し得る。この実施態様では、ｔｘｃ［ｒ，１：０］＾ｒｘｃ［ｒ，１：０］＝ｃｏｎｔｒｏｌｓ［０］［ｒ，３：０］であることに留意する。但し、記号＾は連結を示す。テストパスが、図示の回路１５１０（送信器１５４０および受信器１５７０）、回路１５２０（送信器１５５０および受信器１５８０）、ならびに回路１５３０（送信器１５５０および受信器１５９０）に対して、図１５に示されるように確立された場合、標的とされるブリッジ故障を受信器において観測し得る。例えば、ブリッジ故障ｂ０およびｂ１を受信器ＲＸ［ｒ］１５７０およびＲＸ［ｒ＋１］１５８０において観測し得る。ｂ２およびｂ３ブリッジ故障を受信器ＲＸ［ｒ＋２］１５９０において観測し得る。複数のブリッジ故障ｂ２およびｂ３の検出は、それら故障が同時に発生した場合、ＴＸ［ｒ］１５４０およびＴＸ［ｒ＋１］１５５０からＲＸ［ｒ＋２］１５９０までのテストパターン波形間の信号の干渉により、より複雑であり得る。信号の干渉は、ＴＸ［ｒ］１５４０およびＴＸ［ｒ＋１］１５５０に端を発するテストパターン波形間の遅延に応じて、建設的または破壊的であり得る。例えば、テストパターン波形が同相（建設的）または位相ずれ（破壊的）である場合、結果として受信器ＲＸ［ｒ＋２］１５９０において観測される信号は増大し得るか、または信号が観測されない。したがって、このテスト構成での複数の故障の故障検出は、複数のブリッジ故障に起因する伝播波形間の位相差に依存し得る。位相差が小さい場合、故障を受信器において観測し得る。

いくつかの実施形態では、同じブリッジ故障を、ｃｏｎｔｒｏｌｓ［１］［３：０］＝「１００１」により確立された相補的なテストパスにおいて検出し得る。しかし、複数のブリッジ故障ｂ２およびｂ３は、Ｒ［ｒ］１５３０およびＲ［ｒ＋１］１５５０に伝播するテストパターン波形の振幅を、ＴＸ［ｒ＋２］１５６０から提供される元の振幅の半分にし得る。半分の振幅は、実施態様に応じて、それでもやはり観測可能である。しかし、テスト構造の実施形態のない場合、例えば、複数のブリッジ故障ｂ２およびｂ３が受信器ＲＸ［ｒ］１５７０およびＲＸ［ｒ＋１］１５８０においてマスキングされるより大きな危険性があり得る。これは、相補的なパスが適宜分離されない場合、ＴＸ［ｒ］１５４０およびＴＸ［ｒ＋１］１５５０からのテストパターンのそれぞれが、受信器ＲＸ［ｒ］１５７０およびＲＸ［ｒ＋１］１５８０でのデータの復元を可能にし得るためである。

一般に、相互接続ワイヤ毎の複数のブリッジ故障の数が増大して、結果として生成されるテストパターン波形の振幅を、設計仕様により可能な振幅よりも小さくなった場合、テスト構成に存在する複数のブリッジ故障の存在がマスキングされる危険性があり得る。しかし、このテスト構成での未検出の複数のブリッジ故障は、後述するように、他のテスト構成で検出し得る。

いくつかの実施形態では、並行故障検出テストを利用して、ブリッジ故障が信号パスを形成する場合、ある所与のテスト構成では干渉のないイネーブルされたテストパターンソースとシンクとの間で、ある所与のテスト構成で高い信頼性でブリッジ故障を検出し得る。テストパターンソースおよびシンクは、それぞれが１つのみのシンクおよび１つのみのソースに接続されている場合、干渉がないと言える。並行故障検出は、相互接続故障が所与のテスト構成および相補的なテスト構成の両方で高い信頼性で検出される場合、そのような故障を位置特定し得る。高い信頼性で位置特定された複数のブリッジ故障の一例は、相互接続ワイヤ毎に１つのブリッジ故障を含み得る。相互接続ワイヤの複数の故障を位置特定する必要がある場合、上述した診断方法を適用し得る。

いくつかの実施形態では、相補的な相互接続ワイヤのブリッジ故障は、図１５に示されるテストにより効率的に検出し得る。しかし、そのようなテスト構成で、すべてのブリッジ故障を検出することができない場合がある。例えば、同じ極性を有する相互接続ワイヤに存在するブリッジ故障は、検出されない。未検出のブリッジ故障に対処するために、問題を相補的な相互接続ワイヤのテストに変換するように、テスト構成をセットアップし得る。

図１６および図１７は、同じ極性を有するワイヤのブリッジ故障を検出する実施形態を示す。負の相互接続ワイヤ間のブリッジ故障検出は、正の相互接続ワイヤと並行して同一に実行し得るため、同じ極性を有するブリッジ故障検出について、リンクの正の相互接続を使用して説明する。図１６は、並行テスト環境において同じ極性を有するワイヤのブリッジ故障を検出する実施形態の図である。図示のように、ブリッジ故障検出は、表５に提示されるテストアルゴリズムを含み得る。正の相互接続ワイヤに対するブリッジ故障検出が、回路１６００、１６２５、１６５０、１６７５の間のブリッジ故障を示す図１６に示される。この図では、ブリッジ故障ｂ４〜ｂ７等のすべてのブリッジ故障が、図１５に示されるテスト構成において検出されない場合がある。いくつかの実施形態では、図１６に示されるブリッジ故障ｂ４およびｂ５は、奇数番号の正のリンクが負のリンクとして挙動するように構成された場合、またはこの逆の場合、検出されない可能性がある。換言すれば、リンク［ｒ＋１］すなわち、ｋ＝０の場合のリンク［ｒ＋２^k］の正（負）の相互接続を、リンク［ｒ］の負（正）の相互接続をエミュレートするように構成し得る場合、偶数番号のリンクと奇数番号のリンクとの間のブリッジ故障が検出されない可能性がある。

いくつかの実施形態では、図１６に示されるように、リンク［ｒ＋２⁰］に相補的なスイッチ制御値および相補的なテストパターン波形（またはリンク［ｒ］と異なるテスト波形）を提供することにより、変換を達成し得る。この構成では、ブリッジテストを利用して、図１５に示されるブリッジテストでは検出されないであろうブリッジ故障ｂ４およびｂ５を検出し得る。この実施態様では、各リンクのスイッチ制御入力は同じではない。リンク［ｒ］およびリンク［ｒ＋２］のスイッチ制御は、ｃｏｎｔｒｏｌｓ［０］＝「０１１０」であり、その他のリンクであるリンク［ｒ＋１］およびリンク［ｒ＋３］の場合、スイッチ制御はｃｏｎｔｒｏｌｓ［１］＝「１００１」である。

しかし、図１６に示されるテスト構成は、同じ極性を有するワイヤのすべての故障を検出しない場合がある。例えば、ブリッジ故障ｂ６およびｂ７は、図１６に提供されるテスト構成で検出されない。図１７は、並行テスト環境において同じ極性を有するワイヤのブリッジ故障を検出する実施形態の図である。図示のように、ブリッジ故障検出は、表５に提示されるテストアルゴリズムを利用し得る。ブリッジ故障ｂ６およびｂ７を検出するために、同じ変換をリンク［ｒ＋２¹］の正（負）の相互接続に適用して、リンク［ｒ］の負（正）の相互接続をエミュレートし、結果として、回路１７００、１７２５、１７５０、および１７７５間のブリッジ故障を示す図１７に示されるテスト構成になる。いくつかの実施形態では、未検出のブリッジ故障を含む一対の相互接続ワイヤに同じ変換を適用し得る。ｂ６およびｂ７等の未検出のブリッジ故障を検出し得るテスト構成を図１７に示す。この図では、ブリッジ故障ｂ６およびｂ７を受信器ＲＸ［ｒ＋２］およびＲＸ［ｒ＋３］において検出し得る。

一般に、リンク［ｒ＋ｄ］の正（負）の相互接続は、リンク［ｒ］の負（正）の相互接続として挙動するように構成または変換し得る。但し、０≦ｒ≦Ｎ−（ｄ＋１）、ｄ＝２^k、

であり、但し、

は、等しいか、またはｘ∈Ｒのうちの次に大きな整数を返す天井関数である。例えば、

である。任意の正（負）相互接続ワイヤ対間のブリッジ故障を検出するために、標的とされる相互接続をｋのすべての範囲にわたってテストし得る。その結果、必要とされる変換の数はｌｏｇ₂Ｎになり得、したがって、同数のテスト構成をテストする必要がある。

図１８は、ブリッジ故障を検出するテスト構成を示す。この図では、一例として、８つのリンクの相互接続ワイヤのブリッジ故障を検出するためのテスト構成が提供される。ｋ＝０かつｄ＝２⁰である場合、ｃｏｎｆｉｇ［０］［７：０］＝「１０１０１０１０」として示されるテスト構成を使用して、テストを実行して、図１６に示されるブリッジ故障を検出し得る。ｋ＝１およびｋ＝２、ｄ＝２¹およびｄ＝２²を使用すると共に、図１７に示されるように対応するｃｏｎｆｉｇ［１］＝「１１００１１００」およびｃｏｎｆｉｇ［２］＝１１１１００００を使用して、テストを続け得る。図１５に示されるテスト構成ｃｏｎｆｉｇ［３］＝００００００００を利用して、各リンク内のブリッジ故障を検出してもよい。いくつかの実施形態では、テスト構成のビット毎の補数を使用して、ブリッジ故障と結び付いた開放故障を位置特定し得る。ｋ＝０，１，２，３の場合のｃｏｎｆｉｇ［ｋ］のビット毎の補数は、０１０１０１０１、００１１００１１、００００１１１１、および１１１１１１１１のそれぞれであり得る。上述したように、開放故障検出からの結果が補足されたＤＥＴでの非対称ブリッジ故障検出を使用して、開放故障の位置、すなわち、ブリッジ故障の左であるか、それとも右であるかを識別し得る。いくつかの実施形態では、各テスト構成において、診断分解能を増大できるように、複雑な複数のブリッジ故障をより単純なブリッジ故障に射影し得る。

各リンクのスイッチ制御入力は、ｃｏｎｔｒｏｌｓ［ｉ］内のインデックスｉの値として示される。任意のリンク対にｃｏｎｔｒｏｌｓ［ｉ］およびｃｏｎｔｒｏｌｓ［ｊ］、ｉ≠ｊが構成される場合、一方のリンクに適用されるテストパターンは、他方に適用されるテストパターンのビット毎の補数であり得る。

図１６および図１７のテスト構成が二進数の列として解釈される場合、結合された列が、０〜２²−１の順序付き数の二進表現を提供する。すなわち、００、０１、１０、および１１のそれぞれは、０、１、２、および３の二進表現である。逆に、仮にリンク毎の補数性能を使用して、ＢＩＳＴハードウェアを共有するテスト中の基板上に４つのリンクがあった場合、テスト構成は、二進数で表現された０〜３の順序付き数の列から得ることができる。

一般に、Ｎ本のリンク内の同じ極性を有する相互接続をテストするテスト構成は、二進数で表現される０〜Ｎ−１の順序付き数の列から得ることができる。例えば、８本のリンクのテスト構成は、二進数の順序付き数０〜７、すなわち、０００、００１、０１０、０１１、１００、１０１、１１０、および１１１から得ることができる。必要とされるテスト構成は、図１８に示されるように、二進数の列から得ることができる。同じ極性を有する相互接続ワイヤをテストするために、

個のテスト構成があり得、それらは「００００１１１１」、「００１１００１１」、および「０１０１０１０１」である。

並行ブリッジテストの実施形態を表５に要約する。

上述したように、

個のテスト構成があり得、各テスト構成を一番外側のｆｏｒループ内のｋにより追跡し得る。ブリッジテストに必要とされるテスト構成は、表５のｗｈｉｌｅループ内で生成し得る。例えば、仮にテスト中の８つのリンクがあった場合（Ｎ＝８）、ｃｏｎｆｉｇ［ｋ］［７：０］として、または単にｃｏｎｆｉｇ［ｋ］として示される生成されるテスト構成は、ｃｏｎｆｉｇ［０］＝「１０１０１０１０」、ｃｏｎｆｉｇ［１］＝「１１００１１００」、ｃｏｎｆ［２］＝「１１１１００００」、およびｃｏｎｆｉｇ［３］＝「００００００００」であり得る。リンク［ｒ］のｋ番目のテスト構成は、ｃｏｎｆｉｇ［ｋ］［ｒ］として示される。テストパターンまたはその補数テストパターンを、ｃｏｎｆｉｇ［ｋ］［ｒ］に応じて適用し得る。例えば、負のリンク［ｒ＋ｄ］をエミュレートするように正のリンク［ｒ］を変換するために、ｃｏｎｆｉｇ［ｋ］［ｒ］＝１およびテストパターンの補数をとり得る。記号

はＸＯＲ演算を示し、

はｃｏｎｆｉｇ［ｋ］［ｒ］を有するテストパターンのビット毎のＸＯＲ演算を示す。したがって、ｃｏｎｆｉｇ［ｋ］［ｒ］＝１の場合、テストパターンはその補数となる。

いくつかの実施形態では、正の相互接続ワイヤ間のブリッジ故障および負の相互接続ワイヤ間のブリッジ故障を、同じテスト構成を使用して並行に標的とし得る。したがって、提案されるブリッジを

のすべてのｋで実行し得る。したがって、提案される並行ブリッジテストの複雑性はＯ（ｌｏｇ₂Ｌ）である。

提案される並行テスト全体のテスト複雑性もＯ（ｌｏｇ₂Ｌ）である。これは、他のすべてのテストのテスト構成の数が一定であるためである。テスト構成の合計数は、ｌｏｇ₂Ｌであるブリッジテスト構成の数により支配され得る。

図１９は、相互接続の故障を検出する実施形態を示すフローチャートである。この図では、テストすべき回路が識別され（１９０２）、１つまたは複数の故障状況に関して実行すべきテストが決定される（１９０４）。例えば、開放故障テスト、ブリッジ故障テスト、縮退故障テスト、またはクロストーク故障テストのうちの１つまたは複数のテストを計画し得る。さらに、そのような故障の組み合わせに対するテストであってもよく、複数の回路を並行してテストしてもよい。故障検出のための信号パス（またはテストパス）を確立するスイッチを含むか、またはサポートするなどして、回路の送信器および受信器の両方が、故障検出に対してイネーブルされ（１９０６）、次に、相互接続の送信器側および受信器側のスイッチに対する制御信号が確立される（１９０８）。送信器および受信器が両方ともは、故障検出にイネーブルされない場合（すなわち、送信器のみまたは受信器のみが故障検出にイネーブルされる場合）、イネーブルされる送信器または受信器のスイッチに対する制御信号が確立される（１９１０）。

次に、故障検出のためのテスト構造に従って、制御信号はテスト構造１９１２の適切なスイッチに適用され（１９１２）、テストパターンは、テスト中の回路の送信器に適用される（１９１４）。次に、テストパターン信号をテスト中の回路の受信器により受信し得（１９１６）、そのような受信信号は潜在的に、故障を示す１つまたは複数のエラーを含む。他の実施形態では、テストパターン信号は、必要とされる信号を提供するテスタを利用して回路の受信器に直接適用し得る。期待される信号が受信器において受信される（エラーが検出されない）場合（１９１８）、故障が検出されないと結論付け得る（１９２０）。期待される信号が受信されない（１つまたは複数のエラーが検出される）場合、１つまたは複数の故障が１つまたは複数の回路において検出されたと結論付け得る（１９２２）。次に、システムは、複数のテストの組み合わせられた結果を含み得る、検出された故障の性質を特定し得る（１９２４）。次に、プロセスは、テスト中の回路に必要とされる他の故障状況をテストするテストに対してプロセスを繰り返して続き得る（１９２６）。

図２０は、本発明の実施形態内に含め得る装置の実施形態の図である。この図には、本説明に関連しない特定の標準かつ周知の構成要素を示していない。いくつかの実施形態では、装置２０００は送信側装置であってもよく、受信側装置であってもよく、またはこれら両方であってもよい。

いくつかの実施形態では、装置２０００は、高速データ転送を含み得る、情報を通信するための相互接続、クロスバー２００５、または他の通信手段を備える。装置２０００は、情報を処理する、相互接続２００５に結合された１つまたは複数のプロセッサ２０１０等の処理手段をさらに含む。プロセッサ２０１０は、１つまたは複数の物理的なプロセッサおよび１つまたは複数の論理的なプロセッサを備え得る。さらに、各プロセッサ２０１０は複数のプロセッサコアを含み得る。相互接続２００５は、簡明化のために単一の相互接続として示されるが、複数の異なる相互接続またはバスも表し得、そのような相互接続への構成要素の接続は様々であり得る。図２０に示される相互接続２００５は、適切なブリッジ、アダプタ、またはコントローラにより接続された任意の１つまたは複数の別個の物理的なバス、ポイントツーポイント接続、またはこれら両方を表す抽象である。相互接続２００５は、例えば、システムバス、ＰＣＩまたはＰＣＩｅバス、ハイパートランスポートまたは業界標準アーキテクチャ（ＩＳＡ）バス、小型コンピュータシステムインタフェース（ＳＣＳＩ）バス、ＩＩＣ（Ｉ２Ｃ）バス、または「ファイアワイヤ」と呼ばれることもある電気電子学会（ＩＥＥＥ）規格１３９４バスを含み得る。（１９９６年８月３０日に発行された「Ｓｔａｎｄａｒｄ ｆｏｒ ａ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｓｅｒｉａｌ Ｂｕｓ」１３９４−１９９５， ＩＥＥＥおよび補足物）。装置２０００は、装置Ａ２０７５および装置Ｂ２０８０等の１つまたは複数のＵＳＢ対応装置を取り付け得る、ＵＳＢバス２７７０等のシリアルバスをさらに含み得る。

いくつかの実施形態では、プロセッサ２０１０を利用して、１つまたは複数の仮想機械をサポートし得る。いくつかの実施形態では、装置２０００は、情報およびプロセッサ２０１０により実行される命令を記憶するメインメモリ２０２０として、ランダムアクセスメモリＲＡＭ）または他のダイナミック記憶装置をさらに備える。メインメモリ２０２０は、プロセッサ２０１０による命令の実行中の一時変数または他の中間情報の記憶に使用してもよい。ＲＡＭメモリは、メモリ内容のリフレッシュが必要なダイナミックランダムアクセスメモリ（ＤＲＡＭ）および内容のリフレッシュは必要ないが、コストが高いスタティックランダムアクセスメモリ（ＳＲＡＭ）を含む。ＤＲＡＭメモリは、信号を制御するクロック信号を含む同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）と、拡張データ出力ダイナミックランダムアクセスメモリ（ＥＤＯ ＤＲＡＭ）とを含み得る。いくつかの実施形態では、システムのメモリは、装置内の複数のエージェントがアクセス可能な、共有ＢＩＯＳ／ＯＳメモリ等の共有メモリを含み得る。装置２０００は、静的な情報およびプロセッサ２０１０の命令を記憶する読み出し専用メモリ（ＲＯＭ）２０２５または他の静的記憶装置を備えてもよい。装置２０００は、特定の要素を記憶する１つまたは複数の不揮発性メモリ装置２０３０を含み得る。

データ記憶装置２０３５を装置２０００の相互接続２００５に結合して、情報および命令を記憶してもよい。データ記憶装置２０３５は、磁気ディスク、光ディスク、および対応するドライブ、または他のメモリ装置を含み得る。そのような要素は、一緒に組み合わせられてもよく、または別個の構成要素であってもよく、装置２０００の他の要素の部分を利用し得る。特定の実施形態では、データ記憶装置２０３５はハードドライブ２０３６を含み得る。

装置２０００は、バス２００５を介して、情報をエンドユーザに対して表示する、液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ、陰極線管（ＣＲＴ）ディスプレイ、または他の任意のディスプレイ技術等のディスプレイ２０４０に結合することもできる。いくつかの実施形態では、ディスプレイ（または提示装置）２０４０を利用して、テレビ番組を表示し得る。いくつかの実施形態では、ディスプレイ２０４０は、入力装置の少なくとも部分としても利用されるタッチスクリーンを含み得る。いくつかの実施形態では、ディスプレイ２０４０は、テレビ番組の音声部分を含む音声情報を提供するスピーカ等のオーディオ装置であってもよく、またはそのようなオーディオ装置を含んでもよい。情報および／またはコマンド選択をプロセッサ２０１０に通信するために、入力装置２０４５を相互接続２００５に結合し得る。様々な実施態様では、入力装置２０４５は、キーボード、キーパッド、タッチスクリーンおよびスタイラス、音声作動システム、他の入力装置、またはそのような装置の組み合わせであり得る。含め得る別のタイプのユーザ入力装置は、方向情報およびコマンド選択を１つまたは複数のプロセッサ２０１０に通信すると共に、ディスプレイ２０４０上でのカーソル移動を制御する、マウス、トラックボール、またはカーソル方向キー等のカーソル制御装置２０５０である。

１つまたは複数の通信要素２０５５も相互接続２００５に結合し得る。特定の実施態様に応じて、通信要素２０５５は、送受信器、無線モデム、ネットワークインタフェースカード、マザーボード上のＬＡＮ（ローカルエリアネットワーク）、または他のインタフェース装置を含み得る。通信要素２０５５は、イーサネットデータ等のネットワークデータを送信するために、ネットワーク２０６５に接続を提供し得る。通信装置２０５５の使用は、無線装置からの信号の受信を含み得る。無線通信の場合、通信装置２０５５は、必要に応じて、任意のダイポールアンテナまたはモノポールアンテナを含む１つまたは複数のアンテナ２０５８を含み得る。一実施形態では、通信要素２０５５は、不適切なアクセスから装置２０００を保護するファイアウォールを含み得る。装置２０００は、電源、電池、太陽電池、燃料電池、または電力を提供もしくは生成する他のシステムもしくは装置を含み得る、電力装置またはシステム２０６０も含み得る。電力装置またはシステム２０６０により提供される電力は、必要に応じて装置２０００の要素に分配し得る。

上記説明では、説明のために、本発明の完全な理解を提供するために、特定の詳細を記した。しかし、本発明をそれら特定の詳細のうちのいくつかなしでも実施し得ることが当業者には明らかであろう。場合によっては、周知の構造および装置をブロック図の形態で示した。図示の構成要素の間には、中間構造があってもよい。本明細書において記載または図示した構成要素は、図示または記載されていない追加の入力または出力を有してもよい。図示の要素または構成要素は、任意のフィールドの順序替えまたはフィールドサイズの変更を含め、異なる構成または順序で配置してもよい。

本発明は様々なプロセスを含み得る。本発明のプロセスは、ハードウェア構成要素により実行してもよく、または命令がプログラムされた汎用もしくは専用プロセッサもしくは論理回路にプロセスを実行させ得るコンピュータ可読命令で具現してもよい。あるいは、ハードウェアおよびソフトウェアの組み合わせによりプロセスを実行してもよい。

本発明の部分は、コンピュータプログラム命令が記憶されたコンピュータ可読媒体を含み得るコンピュータプログラム製品として提供し得、コンピュータプログラム命令は、本発明に従ってプロセスを実行するようにコンピュータ（または他の電子装置）をプログラムするために使用し得る。コンピュータ可読媒体としては、フロッピーディスク、光ディスク、ＣＤ−ＲＯＭ（コンパクトディスク読み取り専用メモリ）、磁気光学ディスク、ＲＯＭ（読み取り専用メモリ）、ＲＡＭ（ランダムアクセスメモリ）、ＥＰＲＯＭ（消去可能プログラマブル読み取り専用メモリ）、ＥＥＰＲＯＭ（電気消去可能プログラマブル読み取り専用メモリ）、磁気カード、光学カード、フラッシュメモリ、または電子命令の記憶に適した他のタイプの媒体／コンピュータ可読媒体を挙げることができるが、これらに限定されない。さらに、本発明は、コンピュータプログラム製品としてダウンロードすることもでき、プログラムは、リモートコンピュータから要求側コンピュータに転送し得る。

方法の多くを最も基本的な形態で説明したが、本発明の基本範囲から逸脱せずに、それら方法のうちの任意の方法にプロセスの追加または削除を行うことができ、説明したメッセージのうちの任意のメッセージへの情報の追加または除去を行うことができる。多くのさらなる変更および適合を行い得ることが当業者には明らかであろう。特定の実施形態は、本発明を限定するためではなく、本発明を説明するために提供される。

要素「Ａ」が要素「Ｂ」に、または要素「Ｂ」と結合されると言える場合、要素Ａを要素Ｂに直接結合してもよく、または例えば、要素Ｃを通して間接的に結合してもよい。明細書に、構成要素、特徴、構造、プロセス、または特性Ａが、構成要素、特徴、構造、プロセス、または特性Ｂを「もたらす」と記される場合、これは、「Ａ」が「Ｂ」の少なくとも部分的な原因であるが、「Ｂ」をもたらすことに関与する少なくとも１つの他の構成要素、特徴、構造、プロセス、または特性もあり得ることを意味する。明細書に、構成要素、特徴、構造、プロセス、または特性が含まれ「得る」、「る場合がある」、または「ることができる」と示される場合、その特定の構成要素、特徴、構造、プロセス、または特性が含まれることが必要とされるわけではない。明細書に「ａ」または「ａｎ」要素の言及がある場合、これは、説明される要素が１つのみ存在することを意味するものではない。

実施形態は、本発明の実施態様または例である。本明細書での「実施形態」、「一実施形態」、「いくつかの実施形態」、または「他の実施形態」との言及は、その（それら）実施形態に関連して説明された特定の特徴、構造、または特性が、少なくともいくつかの実施形態に含まれるが、必ずしもすべての実施形態に含まれる必要はないことを意味する。「実施形態」、「一実施形態」、または「いくつかの実施形態」という様々な体裁は、必ずしもすべてが同じ実施形態を参照するわけではない。本発明の例示的な実施形態の上記説明において、本発明の様々な特徴が、本開示の話の流れのため、かつ本発明の様々な態様のうちの１つまたは複数の理解を助けるために、単一の実施形態、図、またはその説明に一緒にグループ化されることがあることを理解されたい。

Claims (39)

1. 故障解析装置であって、
   送信器と受信器との相互接続にテストパターンを提供するテストパターンソースであって、前記相互接続は送信器端および受信器端を有すると共に、第１のワイヤおよび第２のワイヤを含み、前記送信器は、前記テストパターンを前記第１のワイヤを介して前記受信器に送信する、テストパターンソースと、
   前記第１のワイヤの第１の接続を開閉する第１のスイッチと、
   前記第２のワイヤの第２の接続を開閉する第２のスイッチと
   を備え、
   前記第１のスイッチおよび前記第２のスイッチは、前記相互接続の１つまたは複数の故障を検出するためのテストパスの少なくとも部分を設定する構成に従って設定されるべきである、装置。
2. 前記第１のスイッチおよび前記第２のスイッチは、前記送信器内に含まれるか、または前記相互接続の前記送信器端に結合される、請求項１に記載の装置。
3. 前記第１のスイッチおよび前記第２のスイッチは、前記受信器内に含まれるか、または前記相互接続の前記受信器端に結合される、請求項１に記載の装置。
4. 前記第１のワイヤの第３の接続を開閉する第３のスイッチと、前記第２のワイヤの第４の接続を開閉する第４のスイッチとをさらに備える、請求項１に記載の装置。
5. 前記第１のスイッチおよび前記第２のスイッチは、前記送信器内に含まれるか、または前記相互接続の前記送信器端に結合され、前記第３のスイッチおよび前記第４のスイッチは、前記受信器内に含まれるか、または前記相互接続の前記受信器端に結合される、請求項４に記載の装置。
6. 前記１つまたは複数の故障のそれぞれは、開放故障、ブリッジ故障、縮退故障、またはクロストーク故障のうちの１つである、請求項１に記載の装置。
7. 前記相互接続は、高速入出力（ＨＳＩＯ）相互接続である、請求項１に記載の装置。
8. 前記相互接続はＤＣ結合される、請求項１に記載の装置。
9. 前記相互接続はＡＣ結合される、請求項１に記載の装置。
10. 前記第１のスイッチは、前記第１のワイヤへの給電をオンオフするように動作可能であり、前記第２のスイッチは、前記第２のワイヤへの給電をオンオフするように動作可能である、請求項１に記載の装置。
11. 前記第１のワイヤと電源との間に結合される第１の終端抵抗と、前記第２のワイヤと前記電源との間に結合される第２の終端抵抗とをさらに備え、前記第１のスイッチは、前記第１の終端抵抗を通して給電をオンオフし、前記第２のスイッチは、前記第２の終端抵抗を通して給電をオンオフする、請求項１０に記載の装置。
12. 前記送信器は、信号を前記受信器に適用するテスタである、請求項１に記載の装置。
13. 第１のテストパターンを相互接続の第１のワイヤに適用することであって、前記相互接続は前記第１のワイヤおよび第２のワイヤを含むこと、
    第１の制御信号を第１のスイッチに送信することであって、前記第１のスイッチは、前記第１の制御信号に基づいて、前記第１のワイヤの第１の接続を開くか、または閉じること、
    第２の制御信号を第２のスイッチに送信することであって、前記第２のスイッチは、前記第２の制御信号に基づいて、前記第２のワイヤの第２の接続を開くか、または閉じ、前記第１の制御信号および前記第２の制御信号は、前記テストパターンのためにテストパスの少なくとも部分を設定すること、
    受信信号について前記相互接続を監視すること、ならびに
    前記相互接続の監視に基づいて、故障が前記相互接続に存在するか否かを判断すること
    を含む、方法。
14. 第２のテストパターンを前記第２のワイヤに送信することをさらに含む、請求項１３に記載の方法。
15. 前記第１の制御信号は、前記第２の制御信号の補数であり、前記第１のテストパターンは前記第２のテストパターンの補数である、請求項１４に記載の方法。
16. 第３の制御信号を第３のスイッチに送信することであって、前記第３のスイッチは、前記第３の制御信号に基づいて、前記第１のワイヤの第３の接続を開くか、または閉じること、および
    第４の制御信号を第４のスイッチに送信することであって、前記第４のスイッチは、前記第４の制御信号に基づいて、前記第２のワイヤの第４の接続を開くか、または閉じること
    をさらに含む、請求項１３に記載の方法。
17. 前記１つまたは複数の故障のそれぞれは、開放故障、ブリッジ故障、縮退故障、またはクロストーク故障のうちの１つである、請求項１３に記載の方法。
18. 前記相互接続は、高速入出力（ＨＳＩＯ）相互接続である、請求項１３に記載の方法。
19. 前記相互接続の検出された故障の場所を特定することをさらに含む、請求項１３に記載の方法。
20. 前記第１のテストパターンは、テスタを利用して前記第１のワイヤに適用される、請求項１３に記載の方法。
21. １つまたは複数の相互接続に対する複数の制御信号を決定することをさらに含み、前記複数の制御信号は前記第１および第２の制御信号を含み、前記複数の制御信号は、少なくとも部分的に、テストにおいて検出される１つまたは複数のタイプの故障に基づく、請求項１３に記載の方法。
22. 前記複数の制御信号の決定は、前記１つまたは複数の相互接続のすべてのワイヤの制御信号を同じ値に設定して、各相互接続内のブリッジ故障を検出することを含む、請求項２１に記載の方法。
23. 前記複数の制御信号の決定は、各相互接続の正のワイヤの制御信号を第１の値に設定し、各相互接続の負のワイヤの制御信号を第２の値に設定して、相互接続間のブリッジ故障を検出することを含む、請求項２１に記載の方法。
24. 前記複数の制御信号の決定は、第１の制御信号セットおよび前記第１の制御信号セットのビット毎の補数を確立して、ブリッジ故障と結び付いた開放故障を検出することを含む、請求項２１に記載の方法。
25. 前記複数の制御信号の決定は、同じ極性を有する前記１つまたは複数の相互接続のワイヤ間のブリッジ故障をテストする複数の異なる制御信号セットを決定することを含む、請求項２１に記載の方法。
26. 故障解析システムであって、
    第１の相互接続への接続を開閉する第１のスイッチセットであって、前記第１の相互接続は第１のワイヤおよび第２のワイヤを含み、前記第１のスイッチセットは、前記第１の相互接続の送信器側に２つのスイッチおよび前記第１の相互接続の受信器側に２つのスイッチを含む、第１のスイッチセットと、
    第２の相互接続への接続を開閉する第２のスイッチセットであって、前記第１の相互接続は第３のワイヤおよび第４のワイヤを含み、前記第２のスイッチセットは、前記第２の相互接続の送信器側に２つのスイッチおよび前記第２の相互接続の受信器側に２つのスイッチを含み、前記第１のスイッチセットおよび前記第２のスイッチセットは、テストパスの少なくとも部分を設定するように動作する、第２のスイッチセットと、
    前記第１の相互接続および前記第２の相互接続のうちの１つまたは複数のワイヤに信号を適用する１つまたは複数のパターンソースと、
    前記１つまたは複数のパターンソースからの前記信号の受信に基づいて、前記第１の相互接続および前記第２の相互接続の１つまたは複数の故障を識別する論理と
    を備える、システム。
27. 前記故障を識別する論理は、前記信号が受信されたか否かを判断する信号検出器を含む、請求項２６に記載のシステム。
28. 前記故障を識別する論理は、受信信号がエラーを含むか否かを判断するエラー検出器を含む、請求項２６に記載のシステム。
29. 各スイッチは独立して制御可能である、請求項２６に記載のシステム。
30. 前記故障を識別する論理は、検出された故障の場所を特定する論理を含む、請求項２６に記載のシステム。
31. 前記１つまたは複数の故障のそれぞれは、開放故障、ブリッジ故障、縮退故障、またはクロストーク故障のうちの１つである、請求項２６に記載のシステム。
32. 前記第１のスイッチセットは、第１の制御信号セットを受信し、前記第２のスイッチセットは、前記第１の制御信号セットの補数を受信し、前記１つまたは複数のパターンソースは、第１のテストパターンを前記第１および第３のワイヤに適用し、前記第１のテストパターンの補数を前記第２および第４のワイヤに適用し、前記論理は、同じ極性のワイヤ間のブリッジ故障を検出する、請求項３１に記載のシステム。
33. 前記相互接続は、高速入出力（ＨＳＩＯ）相互接続である、請求項２６に記載のシステム。
34. 命令シーケンスを表すデータを記憶したコンピュータ可読媒体であって、命令シーケンスは、プロセッサにより実行された場合、前記プロセッサに、
    第１のテストパターンを相互接続の第１のワイヤに適用することであって、前記相互接続は前記第１のワイヤおよび第２のワイヤを含むこと、
    第１の制御信号を第１のスイッチに送信することであって、前記第１のスイッチは、前記第１の制御信号に基づいて、前記第１のワイヤの第１の接続を開くか、または閉じること、
    第２の制御信号を第２のスイッチに送信することであって、前記第２のスイッチは、前記第２の制御信号に基づいて、前記第２のワイヤの第２の接続を開くか、または閉じ、前記第１の制御信号および前記第２の制御信号は、前記テストパターンのためにテストパスの少なくとも部分を設定すること、
    前記相互接続上で１つまたは複数の信号を受信すること、ならびに
    前記受信信号に基づいて、故障が前記相互接続に存在するか否かを判断すること
    を含む動作を実行させる、コンピュータ可読媒体。
35. 前記命令シーケンスは、前記プロセッサに、第２のテストパターンを前記第２のワイヤに適用することを含む動作を実行させる命令をさらに含む、請求項３４に記載の媒体。
36. 前記命令シーケンスは、前記プロセッサに、
    第３の制御信号を第３のスイッチに送信することであって、前記第３のスイッチは、前記第３の制御信号に基づいて、前記第１のワイヤの第３の接続を開くか、または閉じること、および
    第４の制御信号を第４のスイッチに送信することであって、前記第４のスイッチは、前記第４の制御信号に基づいて、前記第２のワイヤの第４の接続を開くか、または閉じること
    を含む動作を実行させる命令をさらに含む、請求項３４に記載の媒体。
37. 前記１つまたは複数の故障のそれぞれは、開放故障、ブリッジ故障、縮退故障、またはクロストーク故障のうちの１つである、請求項３４に記載の媒体。
38. 前記命令シーケンスは、前記プロセッサに、前記相互接続の検出された故障の場所を特定することを含む動作を実行させる命令をさらに含む、請求項３４に記載の媒体。
39. 前記命令シーケンスは、前記プロセッサに、１つまたは複数の相互接続に対する複数の制御信号を決定することを含む動作を実行させる命令をさらに含み、前記複数の制御信号は前記第１および第２の制御信号を含み、前記複数の制御信号は、少なくとも部分的に、テストにおいて検出される１つまたは複数のタイプの故障に基づく、請求項３４に記載の媒体。

Images