JP2012502453A - オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法 - Google Patents

Abstract

本発明は、オプトエレクトロニクス素子（１）に関し、当該オプトエレクトロニクス素子は、当該オプトエレクトロニクス素子（１）の電気的コンタクトを行うための少なくとも２つの接続箇所（２）と、前記接続箇所（２）が局所的に埋め込まれたケーシング体（３）と、前記接続箇所（２）のうち少なくとも１つに接続された冷却体（４）と、少なくとも１つのオプトエレクトロニクス半導体チップ（５）とを有し、前記ケーシング体（３）はプラスチック材料を使用して形成されており、前記冷却体（４）に局所的に自由にアクセス可能にするための開口（３０）が、前記ケーシング体（３）に設けられており、前記オプトエレクトロニクス半導体チップ（５）は前記開口（３０）内に挿入され、前記冷却体（４）上に配置されており、前記接続箇所（２）のうち少なくとも２つは、それぞれ前記オプトエレクトロニクス半導体チップ（５）に対向するチップ側区分（２ｃ）を有し、前記少なくとも２つの接続箇所（２）のチップ側区分（２ｃ）は、同一のレベルに配置されている。

Description

本発明は、オプトエレクトロニクス素子に関する。

本発明の解決すべき課題は、特に良好な放熱を実現できるオプトエレクトロニクス素子を実現することであり、また、このようなオプトエレクトロニクス素子を特に低コストで製造できる製造方法を提供することである。

少なくとも１つの実施形態ではオプトエレクトロニクス素子は、当該オプトエレクトロニクス素子を電気的にコンタクトするための少なくとも２つの接続箇所を有する。すなわちこれらの接続箇所によって、当該オプトエレクトロニクス素子と外部の電気部品とを電気的にコンタクトさせることができる。これらの接続箇所は当該オプトエレクトロニクス素子の少なくとも１つの半導体チップに導電接続されることにより、接続箇所によって該半導体チップに電流を流すことができる。その際には、前記電気部品が２つ、４つ、またはより多数の接続箇所を有することも可能である。

少なくとも１つの実施形態によれば、オプトエレクトロニクス素子はケーシング体を備えている。オプトエレクトロニクス素子の接続箇所は、このケーシング体に局所的に埋め込まれる。「局所的に埋め込まれる」とはここでは、接続箇所がそれぞれ、ケーシング体によって包囲される領域‐ケーシング部分‐を有することを意味する。このケーシング部分において、ケーシング材料は接続箇所に直接接触する。さらに、接続箇所は有利にはそれぞれ、ケーシング体の外側にある接続区分を有する。この接続区分ではたとえば、接続箇所に全方向から自由にアクセスすることができ、とりわけケーシング材料が設けられていない。さらに、接続箇所はそれぞれ、オプトエレクトロニクス素子の半導体チップに対向するチップ側区分を有する。このチップ側区分では、接続箇所は少なくとも部分的に露出されている。すなわち、接続箇所は少なくとも局所的に、ケーシング体によって被覆されていない。このようなチップ側区分において、接続箇所はオプトエレクトロニクス素子の半導体チップに導電接続することができる。

少なくとも１つの実施形態では、オプトエレクトロニクス素子はさらに冷却体を有し、該冷却体は少なくとも１つの接続箇所に接続されている。すなわち、冷却体は少なくとも１つの接続箇所に機械的に固定的に接続される。その際には、冷却体と接続箇所とを導電接続することもできる。この場合、冷却体は、接続された接続箇所と同電位になる。

この冷却体はたとえば、熱伝導性が良好な材料から成るプレート形のボディであり、たとえば金属、セラミック材料またはドープされた半導体材料から成るボディである。とりわけ、冷却体を接続箇所と同じ材料から形成することができ、たとえば金属から形成することができる。冷却体は、オプトエレクトロニクス素子のオプトエレクトロニクス半導体チップによって動作中に発生した熱を吸収し、この熱を該オプトエレクトロニクス素子の外部の領域に放熱する。

少なくとも１つの実施形態では、ケーシング体はプラスチック材料を使用して形成されている。その際にはとりわけ、ケーシング体はプラスチック材料から成る。このケーシング体のプラスチック材料に、別の材料を導入することもできる。たとえばプラスチック材料に、放射反射性粒子、熱伝導性粒子または放射吸収性粒子を混入することができる。さらにプラスチック体は、ケーシング体と、該ケーシング体に局所的に埋め込まれる接続箇所との付着を改善するための添加物を含むこともできる。

少なくとも１つの実施形態ではケーシング体は、冷却体に局所的に自由にアクセスできるようにするための開口を有する。すなわちケーシング体には、冷却体を露出するための切欠部、貫通孔または窓が形成される。この冷却体は、局所的に蓋面において露出されている。また、冷却体の蓋面には、ケーシング体の開口の外側において該冷却体が該ケーシング体によって覆われる領域も設けられている。このケーシング体によって覆われた領域では、冷却体は露出されず、該冷却体に自由にアクセスできない。冷却体の蓋面にあるこの自由にアクセス可能な場所は、ケーシング体によってたとえば側方において包囲されている。

少なくとも１つの実施形態では、少なくとも１つのオプトエレクトロニクス半導体チップが開口内に、冷却体上に配置されている。その際には、オプトエレクトロニクス半導体チップを接着材またははんだ材料によって冷却体に固定することができる。また、オプトエレクトロニクス半導体チップを冷却体に導電接続することもできる。この場合、冷却体は有利には、接続された接続箇所と同電位になる。

オプトエレクトロニクス半導体チップは、例えば発光性ダイオードチップである。すなわち、レーザダイオードチップ又は発光ダイオードチップである。さらに、オプトエレクトロニクス半導体チップを、動作時に電磁放射の検出を行うように構成されたフォトダイオードとすることもできる。

少なくとも１つの実施形態では、前記接続箇所のうち少なくとも２つがそれぞれ、前記少なくとも１つの半導体チップに対向するチップ側区分を有する。すなわち、前記接続箇所のうち少なくとも２つは、部分的に露出されたチップ側区分、すなわちケーシング体によって覆われて該ケーシング体に埋め込まれることのないチップ側区分を有する。この区分において、前記少なくとも２つの接続箇所を前記少なくとも１つの半導体チップに導電接続することができる。前記半導体チップと前記接続箇所のチップ側区分とを、注型封止材料によって被覆することができる。この注型封止材料は、前記半導体チップから動作中に生成された放射、または、該半導体チップによって検出される放射に対して少なくとも部分的に透過性である。

前記接続箇所はさらに、該接続箇所がケーシング区分で埋め込まれたケーシング体を貫通する。接続箇所はケーシング体を貫通して、該ケーシング区分に隣接する接続区分を露出させる。この接続区分において、接続箇所はオプトエレクトロニクス素子の電気的なコンタクトのために使用される。

少なくとも１つの実施形態では、前記少なくとも１つのオプトエレクトロニクス半導体チップに対向するチップ側区分をそれぞれ有する前記少なくとも２つの接続箇所のチップ側区分は、同一レベルに配置されている。このことは、前記２つのチップ側区分のうち１つが他方のチップ側区分より高くなることがなく、双方のチップ側区分が一平面に位置し、相互に突出しないことを意味する。この平面はたとえば、冷却体の蓋面によって決定されるか、または、該冷却体の蓋面に対して平行である。

少なくとも１つの実施形態ではオプトエレクトロニクス素子は、当該オプトエレクトロニクス素子を電気的にコンタクトするための少なくとも２つの接続箇所を有する。さらに、当該オプトエレクトロニクス素子はケーシング体を有し、該ケーシング体に接続箇所が局所的に埋め込まれている。当該オプトエレクトロニクス素子はさらに冷却体を有し、該冷却体は少なくとも１つの接続箇所に接続されており、該ケーシング体はプラスチック材料によって形成されており、該ケーシング体には、前記冷却体に局所的に自由にアクセスできるようにするための開口が設けられており、少なくとも１つのオプトエレクトロニクス半導体チップが該開口内に、前記冷却体上に配置されており、前記接続箇所のうち少なくとも２つがそれぞれ、前記少なくとも１つのオプトエレクトロニクス半導体チップに対向するチップ側区分を有し、該少なくとも２つの接続箇所のチップ側区分は同一レベルに配置されている。

全体的に当該オプトエレクトロニクス素子は、特に簡単に製造することができることを特徴とし、たとえばオプトエレクトロニクス素子の接続箇所は、該オプトエレクトロニクス素子の製造時に、リードストリップ結合体で設けられる。前記接続箇所のチップ側区分が同一レベルに配置されるリードストリップ結合体は、特に簡単に加工することができる。このことによって、オプトエレクトロニクス素子をたとえば「ロールツーロール」製法等の連続工程で製造することができる。

前記接続箇所のうち少なくとも１つに接続された冷却体により、オプトエレクトロニクス半導体チップによって発生した熱を特に効率的に放熱することができるオプトエレクトロニクス素子を実現することができる。

冷却体が、オプトエレクトロニクス半導体チップによって発生した熱を特に効率的に放熱できることにより、簡単なプラスチック材料をケーシング体として使用できるようになり、冷却体によって良好な放熱が行われることにより、ケーシング体のプラスチック材料の温度安定性に関して厳しい要件を課さなくてもよくなり、とりわけ、高コストのセラミック材料をケーシング体として使用しなくてもよくなる。

さらに、プラスチック材料を使用することにより、ケーシング体の適切な成形を技術的に簡単に実施することができ、たとえば射出成形によって実施することができる。

少なくとも１つの実施形態では、前記ケーシング体のプラスチック材料はエポキシ樹脂である。すなわち、ケーシング体はエポキシ樹脂から成るか、またはエポキシ樹脂を含む。

少なくとも１つの実施形態では、ケーシング体のプラスチック材料はシリコーンから成るか、またはシリコーンを含む。

さらに、ケーシング体のプラスチック材料はシリコーンエポキシ混成樹脂材料とすることもできる。たとえばこの混成樹脂材料は、エポキシ樹脂５０％およびシリコーン５０％を含むことができる。さらにプラスチック材料は、熱膨張係数の低減および／または付着剤として作用するフィラー材を含むこともできる。

上述のプラスチック材料は、加工が容易であること、ひいてはオプトエレクトロニクス素子の製造が低コストであることを特徴とする。さらに、とりわけシリコーンは、オプトエレクトロニクス素子によって生成された電磁放射に対して特に高い耐性を有する。

少なくとも１つの実施形態では、冷却体は蓋面を有し、該蓋面に、前記少なくとも１つのオプトエレクトロニクス半導体チップが設けられている。前記冷却体はさらに、前記蓋面と反対側の底面を有する。前記冷却体の底面により、前記オプトエレクトロニクス素子を、該オプトエレクトロニクス素子を実装するための実装面に固定することができる。前記オプトエレクトロニクス半導体チップによって発生した熱は、蓋面から底面へ、底面から実装面へ、特に効率的に放熱される。さらに冷却体は、前記蓋面と前記底面とを繋ぐ少なくとも１つの側面を有する。

たとえば、冷却体は直方体状に形成される。このような冷却体の側面は、前記直方体形の側面によって形成される。

たとえば前記側面には、ケーシング体のプラスチック材料が設けられない。すなわち、冷却体全体をケーシング材料によって包囲しなくてもよく、冷却体の少なくとも１つの側面またはすべての側面にケーシング体が設けられないようにすることができる。この場合、冷却体の底面にも、ケーシング体が設けられることはない。このようにして冷却体は、オプトエレクトロニクス半導体チップによって動作中に発生した熱を特に効率的に周辺へ放熱することができる。というのも、ケーシング体のプラスチック材料を介して熱を伝達しなくてもよいからである。極端な例では、冷却体は蓋面でのみ、局所的にケーシング体によって被覆される。冷却体の他の面の部分、とりわけ側面および底面には、ケーシング体のプラスチック材料は設けられない。

択一的に、冷却体の側面および底面が完全に、ケーシング材料によって被覆される構成も可能である。この場合には放熱が悪くなるが、ケーシング材料と冷却体との付着を改善することができる。

少なくとも１つの実施形態によれば、冷却体は固定区分を有する。この固定区分において、冷却体と、オプトエレクトロニクス素子を実装するための実装面とを機械的に結合することができる。有利には、前記冷却体の固定区分はケーシング体から横方向に突出する。すなわち、冷却体はこの場合、ケーシング体と面一で形成されるのではなく、またケーシング体から横方向に環状に突出することもなく、少なくとも１つの場所‐冷却体の固定区分‐において冷却体はケーシング体から横方向に突出する。このことにより、冷却体の面積は拡大して周辺への放熱がさらに改善される。というのも、オプトエレクトロニクス半導体チップによって発生した熱が放熱されるときの放熱面積が拡大するからである。

少なくとも１つの実施形態では、冷却体の前記固定区分に、固定手段を固定するための開口が設けられている。この開口はたとえば、切欠部、貫通孔、凹部または穿孔とすることができる。この開口に固定手段が係合することができる。この固定手段はたとえば、クランプ装置または位置決めピンまたはねじである。この固定手段は冷却体の開口に係合して、該冷却体ひいてはオプトエレクトロニクス素子全体を、該オプトエレクトロニクス素子を実装するための実装面に機械的に固定する。

少なくとも１つの実施形態では、少なくとも１つの接続箇所が、チップ側区分と反対側の接続区分においてはんだタブ端子として形成されている。すなわち、オプトエレクトロニクス素子は電気的接続のために、少なくとも１つのはんだタブ端子を有するはんだラグを有する。このことは、とりわけ次のような冷却体とともに使用すると、すなわち、固定区分においてケーシング体から横方向に突出し、固定手段を固定するための開口を該固定区分に有する冷却体とともに使用すると特に有利であることが判明している。この場合、接続箇所を介して行われる電気的接続と、冷却体の固定区分を介して行われるオプトエレクトロニクス素子の機械的固定とを分離することができる。

はんだタブ端子の他に択一的に、接続箇所の接続区分を、差込接続用のプラグとして形成することもできる。この場合、可逆的な差込接続によってオプトエレクトロニクス素子を電気的に接続することができる。ここで可逆的とは、電気的接続を破壊無しで形成して解除できることを意味する。

接続区分においてはんだタブ端子または差込接続プラグとして形成された接続箇所は、とりわけ、冷却体の固定区分に対して横方向に延在する。たとえば、固定区分の主延在方向と接続箇所の主延在方向との間の角度は鋭角であるか、または９０°である。このことにより、オプトエレクトロニクス素子の機械的および電気的なコンタクトの分離を容易に行うことができる。

少なくとも１つの実施形態では、オプトエレクトロニクス素子は少なくとも３つの接続箇所を有する。有利には、オプトエレクトロニクス素子が有する接続箇所の数は、該オプトエレクトロニクス素子に設けられるオプトエレクトロニクス半導体チップの数の２倍である。たとえば、オプトエレクトロニクス素子に４つの半導体チップが配置されている場合には、該オプトエレクトロニクス素子が有する接続箇所の数を８つにすることができる。このことにより、各オプトエレクトロニクス半導体チップを他のオプトエレクトロニクス半導体チップとは別個に駆動制御することができる。

その際には、前記接続箇所のうち少なくとも２つを冷却体に接続することができ、たとえば溶接することができる。冷却体に接続された接続箇所は有利には、該冷却体と同電位である。オプトエレクトロニクス素子の接続箇所がたとえば８つである場合、有利には、該接続箇所のうち４つが冷却体に導電接続され、かつ溶接される。その際には、オプトエレクトロニクス素子の半導体チップは冷却体を介して、たとえばｎ側で電気的にコンタクトすることができる。各オプトエレクトロニクス半導体チップそれぞれに対して、冷却体に接続されず該オプトエレクトロニクス半導体チップとｐ側とをコンタクトさせるための接続箇所が設けられる。一般的にはたとえば、すべての接続箇所のうち半分を冷却体に機械的に固定的に結合し、導電接続することができる。あとの半分の接続箇所は冷却体に導電接続されず、該冷却体から電気的に絶縁される。

このような構成は、冷却体に接続される接続箇所が比較的多いことにより、特に高い機械的安定性を有することを特徴とする。

少なくとも１つの実施形態では、オプトエレクトロニクス素子は４つ以上の接続箇所を有する。オプトエレクトロニクス半導体チップは、冷却体の蓋面に設けられる。このような多数の半導体チップを設けることが可能であるのは、冷却体を介して、オプトエレクトロニクス半導体チップによって動作中に発生した熱を特に効率的に外部に放熱できるからである。

少なくとも１つの実施形態では、冷却体は、ケーシング体の基面の面積の少なくとも９０％である基面を有する。その際には、冷却体の基面をケーシング体の基面より大きくすることもできる。このような大きな冷却体は、オプトエレクトロニクス素子のオプトエレクトロニクス半導体チップによって動作中に発生した熱を特に大きな面積に分散させることができるという利点を有する。

本発明ではさらに、オプトエレクトロニクス素子の製造方法も開示する。当該製造方法によって有利には、上述のオプトエレクトロニクス素子を製造することができる。すなわち、オプトエレクトロニクス素子に関する記載事項は、本発明の製造方法の記載事項でもある。

少なくとも１つの実施形態では、オプトエレクトロニクス素子の製造方法は以下のステップを以下の順に行う：
・少なくとも２つの接続箇所を設けるステップ。
・少なくとも１つの接続箇所を冷却体に接続するステップ
・前記接続箇所が局所的にケーシング体に埋め込まれ、該ケーシング体が前記冷却体までの開口を有するように、該ケーシング体を形成するステップ。
・少なくとも１つのオプトエレクトロニクス半導体チップを前記ケーシング体の開口内に、前記冷却体上に固定するステップ。

すなわち上記の製造方法では、半導体チップを冷却体に固定する前にケーシング体を形成する。前記ケーシング体には、前記冷却体の蓋面に自由にアクセスするための開口を開け、ケーシング体の作製後に、この開口内に半導体チップを挿入する。このケーシング体はたとえば、射出成形法またはトランスファモールド法によって作製することができる。

本発明の製造方法の１つの実施形態では、接続箇所を当該製造方法の実施中に、リードストリップ結合体に設ける。すなわち接続箇所は、リードストリップ（リードフレームまたは導体フレーム）結合体に設けられる。したがって接続箇所は、連続工程で加工することができ、たとえばロール・トゥ・ロール法（reel to reel）によって加工することができる。

たとえば、オプトエレクトロニクス素子の製造時にまず、冷却体と所定数の接続箇所とを機械的に接続する。このことはスポット溶接によって行うことができる。次に、各オプトエレクトロニクス素子ごとに、製造すべき該オプトエレクトロニクス半導体の接続箇所が局所的にケーシング体に埋め込まれるように、該ケーシング体を作製する。その後、各オプトエレクトロニクス素子のオプトエレクトロニクス半導体チップを前記ケーシング体の開口内に入れ、冷却体上に実装する。最後に、リードストリップ結合体を分離して、個々のオプトエレクトロニクス素子を分離することができる。

以下で、本発明によるオプトエレクトロニクス素子を、実施例および添付の図面に基づき詳細に説明する。

本発明の第１の実施例のオプトエレクトロニクス素子の概略的な斜視図である。 本発明の第１の実施例のオプトエレクトロニクス素子の概略的な断面図である。 本発明の第２の実施例のオプトエレクトロニクス素子の概略的な斜視図である。

図面中、同一、同様または同機能の構成要素には同一の参照符号を付している。図および図示した要素の相互間の大きさの比は、実際の寸法通りではないことに注意されたい。むしろ、個々の要素のなかには、理解および／または説明を容易にするために過度に拡大して表示したものがある。

図１Ａを参照して説明するオプトエレクトロニクス素子１は、４つのオプトエレクトロニクス半導体チップ５を有する。このオプトエレクトロニクス半導体チップ５は、ここでは発光ダイオードチップである。前記オプトエレクトロニクス半導体チップ５は、冷却体４の蓋面４１に設けられる。冷却体４はここでは、たとえば銅またはアルミニウム等の金属から成る。

上述のオプトエレクトロニクス素子ではさらに、冷却体４を特に厚く形成することもできる。たとえば、厚さＤは０．８〜２．０ｍｍであり、とりわけ１．２ｍｍ〜１．６ｍｍの領域内である。冷却体４は有利には銅から成る。銅は、熱伝導性が高く、比較的低コストであることを特徴とする。

オプトエレクトロニクス素子１はさらに、８つの接続箇所２を有する。各接続箇所２は、オプトエレクトロニクス素子１を電気的に接続するための接続区分２ａを有する。さらに各接続箇所２は、ケーシング体３の材料に埋め込まれるケーシング区分２ｂを有する。また、各接続箇所２はチップ側区分２ｃも有する。このチップ側区分２ｃは局所的にケーシング材料３によって被覆されず、オプトエレクトロニクス半導体チップ５に対向する。すべてのチップ側区分２ｃが、同じレベルに配置されている。このことは、接続箇所のチップ側区分２ｃが他の接続箇所のチップ側区分２ｃを超えて突出しないことを意味する。ケーシング体は、冷却体４に自由にアクセスできるようにするための開口３０を有する。この開口３０内において、オプトエレクトロニクス半導体チップ５が冷却体上に配置される。

前記開口３０は比較的大きく形成することができ、該開口３０を、オプトエレクトロニクス半導体チップ５のチップ面積合計の３倍以上とすることができる。オプトエレクトロニクス半導体チップ５が１つだけ使用される場合には、開口３０の大きさをたとえばチップサイズの４倍にすることができる。冷却体上に実装されるチップの数が多くなるほど、開口３０とチップ面積合計との面積比は小さくなる。

オプトエレクトロニクス素子１の各側にある最も外側の接続箇所２が、冷却体４に機械的に結合される。たとえば、これらの接続箇所２はスポット溶接によって冷却体に結合される。接続箇所の残りの部分は、冷却体から電気的に分離され、たとえば、冷却体４と接続箇所２との間のこの領域にケーシング体３の材料を設けることができる。図１Ｂを参照されたい。

さらに、ケーシング体３は４つの切欠部３１を有する。この切欠部３１は、オプトエレクトロニクス素子を実装面に位置決めおよび／または固定するための位置決めピンまたはねじを固定するために使用される。

ケーシング体３のケーシング材料として、有利にはプラスチック材料が使用され、たとえばエポキシ樹脂、シリコーンとエポキシ樹脂との混成材料、またはシリコーンモールド材料を使用することができる。さらにケーシング材料は、該ケーシング材料の機械的特性および光学的特性を有するフィラー材を含むこともできる。このフィラー材は場合によっては、オプトエレクトロニクス半導体チップを注型封止するための注型封止材料（図示されていない）に付着する付着性も有するフィラー材である。さらにケーシング材料は、接続箇所２との付着性を改善するフィラー材を含むこともできる。このケーシング体３は、接続箇所２を被覆するための被覆部として使用され、冷却体４とともにオプトエレクトロニクス素子のケーシングを構成する。

ケーシング体３の機械的特性を調整するために、ケーシング材料はたとえばガラス繊維および／または無機フィラー材を含むことができる。

ケーシング材料の開口３０内に入れられるオプトエレクトロニクス半導体チップは、紫外線〜赤外線の波長領域の電磁放射を放出するように構成されている。たとえば、オプトエレクトロニクス半導体チップは青色光または紫外光を発光する発光ダイオードチップである。その際には、オプトエレクトロニクス半導体チップに、生成された光の少なくとも一部を別の波長の光に変換する光変換材料を後置することができる。これによって、オプトエレクトロニクス素子からとりわけ白色の混合光を放出させることができる。

その際には、ケーシング体３を黒色にすることができ、たとえば、ケーシング材料がカーボンブラックを含むことにより、ケーシング体３が放射吸収性になるようにすることができる。

さらに、ケーシング体３を透過性の透明なプラスチック材料から形成することもできる。

またたとえば、適切なフィラー粒子を添加することにより、ケーシング体を反射性または白色にすることができる。前記フィラー粒子は、たとえば酸化チタンを含むことができる。

前記ケーシング体３は、前記オプトエレクトロニクス半導体チップ５に対向する側に包囲壁３２を有する。この包囲壁３２により、半導体チップ５から側方に放出された放射、たとえば光変換材料によって変換されなかった放射が遮蔽される。光変換材料はこの場合、冷却体４と反対側の半導体チップ５の上側に設けることができる。

オプトエレクトロニクス半導体チップはたとえば、成長基板が除去されたかまたは少なくとも薄膜化された薄膜構成の半導体チップとすることができる。このようないわゆる薄膜チップはとりわけ、動作中に生成した電磁放射の大部分を、該薄膜チップの上面からのみ放出するという特徴も有する。この薄膜チップは、側面では電磁放射をほとんど放出しないか、または全く放出しない。

さらに、オプトエレクトロニクス半導体チップ５によって生成された電磁放射からケーシング体３を保護するために、電磁放射が当たる該ケーシング体の場所を鏡面化するか、または、コーティングまたは膜によって保護することができる。

たとえば、ケーシング体３に、オプトエレクトロニクス素子ではない別の素子を組み込むことができる。すなわち、ケーシング材料によって注型封止または包囲することができる。たとえばこのような別の素子は、ＥＳＤ保護ダイオード、バリスタ、温度センサおよび／または調整制御電子回路とすることができる。

さらにオプトエレクトロニクス素子は、オプトエレクトロニクス発光半導体チップ５も、オプトエレクトロニクス受光半導体チップ５も含むことができる。その際には、オプトエレクトロニクス素子はたとえば、反射型光インタラプタを構成する。この場合、オプトエレクトロニクス素子はとりわけ、ケーシング体３に複数の開口３０を有することができ、たとえば、フォトダイオード等の光検出チップと、たとえばレーザダイオードまたは発光ダイオード等の光放出チップとを、ケーシング体３の異なる開口３０内に設けることができる。光検出チップと光放出チップとの間にケーシング体３の材料が存在することにより、これらのチップは相互に光学的に分離される。

図２の概略的な斜視図を参照して、本発明の別の実施例のオプトエレクトロニクス素子を詳細に説明する。この実施例では、冷却体４の基面はケーシング体３の基面より大きい。冷却体４は、ケーシング体から横方向に突出する固定区分４４を有する。この固定区分４４には、固定手段６を固定するために使用される開口４５が設けられている。この固定手段６はたとえば、オプトエレクトロニクス素子を実装面に機械的に固定するためのねじ等である。択一的に、オプトエレクトロニクス素子をたとえば実装面にクランプ留めすることもできる。

オプトエレクトロニクス素子はさらに、それぞれはんだタグ端子として形成された２つの接続箇所２も有する。冷却体４の固定区分４４によるオプトエレクトロニクス素子の機械的な固定部は、接続箇所２のはんだタグ端子による電気的コンタクトから分離される。接続箇所２は、冷却体４に対して横方向に延在するように配置される。はんだラグ端子の他に択一的に、接続箇所２を差込接続用のプラグとして形成することもできる。

同図を参照して説明したオプトエレクトロニクス素子は、全体的に、表面実装（ＳＭＴ）素子として構成されない。とりわけ、図２を参照して説明したオプトエレクトロニクス素子では、冷却体を通る熱伝導路は、接続箇所２を通る電気伝導路から分離される。

上記のオプトエレクトロニクス素子はとりわけ、製造コストが特に低いことと、放熱効率が非常に高いこととを特徴とする。オプトエレクトロニクス素子は、連続的なロールトゥロール方式で作製することができる。オプトエレクトロニクス素子の放熱は、半導体チップ５に直接接続され非常に大きな面積で形成された冷却体４によって、特に良好になる。

とりわけ図２の実施例では、ヒートシンクと接続箇所２とを電気的に分離することができる。この場合、接続箇所２と冷却体４との間にケーシング体３の材料が配置される。接続箇所２と冷却体４との機械的な結合はたとえばケーシング体３を介して行われ、該ケーシング体３は、冷却体４の側面と場合によっては底面４２とを、少なくとも局所的または完全に被覆することができる。

本発明は上述した実施例に限定されるものではない。むしろ本発明は、あらゆる新規の特徴ならびにそれらの特徴のあらゆる組み合わせを含むものであり、これには殊に特許請求の範囲に記載した特徴のあらゆる組み合わせが含まれ、このことは、そのような特徴や組み合わせ自体が特許請求の範囲あるいは実施例に明示的には記載されていないにしてもあてはまる。

本願は、ドイツ連邦共和国特許出願第１０２００８０４５９２５．９号の優先権を主張するものであり、その開示内容は参照により本願に含まれるものとする。

Claims (14)

1. オプトエレクトロニクス素子（１）であって、
   ・当該オプトエレクトロニクス素子（１）の電気的コンタクトを行うための少なくとも２つの接続箇所（２）と、
   ・前記接続箇所（２）が局所的に埋め込まれたケーシング体（３）と、
   ・前記接続箇所（２）のうち少なくとも１つに接続された冷却体（４）と、
   ・少なくとも１つのオプトエレクトロニクス半導体チップ（５）と
   を有し、
   ・前記ケーシング体（３）はプラスチック材料を使用して形成されており、
   ・前記冷却体（４）に局所的に自由にアクセス可能にするための開口（３０）が、前記ケーシング体（３）に設けられており、
   ・前記オプトエレクトロニクス半導体チップ（５）は前記開口（３０）内に挿入され、前記冷却体（４）上に配置されており、
   ・前記接続箇所（２）のうち少なくとも２つは、それぞれ前記オプトエレクトロニクス半導体チップ（５）に対向するチップ側区分（２ｃ）を有し、
   ・前記少なくとも２つの接続箇所（２）のチップ側区分（２ｃ）は、同一のレベルに配置されている
   ことを特徴とする、オプトエレクトロニクス素子。
2. 前記ケーシング体（３）のプラスチック材料はエポキシ樹脂であるか、またはエポキシ樹脂を含む、請求項１記載のオプトエレクトロニクス素子。
3. 前記ケーシング体（３）のプラスチック材料はシリコーンであるか、またはシリコーンを含む、請求項１または２記載のオプトエレクトロニクス素子。
4. 前記冷却体（４）は、
   ・前記オプトエレクトロニクス半導体チップ（５）が設けられる蓋面（４１）と、
   ・前記蓋面（４１）と反対側にある底面（４２）と、
   ・前記蓋面（４１）と前記底面（４２）とを繋ぐ側面（４３）と
   を有し、
   前記側面（４３）には、前記ケーシング体（３）のプラスチック材料は設けられていない、請求項１から３までのいずれか１項記載のオプトエレクトロニクス素子。
5. 前記冷却体（４）は、該冷却体（４）の固定区分（４４）において、前記ケーシング体（３）から横方向に突出している、請求項１から４までのいずれか１項記載のオプトエレクトロニクス素子。
6. 前記冷却体（４）の固定区分（４４）に、固定手段（６）を固定するための開口（４５）が設けられている、請求項５記載のオプトエレクトロニクス素子。
7. 前記接続箇所（２）のうち少なくとも１つは、前記チップ側区分（２ｃ）と反対側の接続区分（２ａ）において、はんだタグ端子として形成されている、請求項１から６までのいずれか１項記載のオプトエレクトロニクス素子。
8. 前記接続箇所（２）のうち少なくとも１つは、前記チップ側区分（２ｃ）と反対側の接続区分（２ａ）において、差込接続用のプラグとして形成されている、請求項１から７までのいずれか１項記載のオプトエレクトロニクス素子。
9. 前記接続箇所（２）のうち少なくとも１つの接続箇所（２）の接続区分（２ａ）は、前記冷却体（４）の固定区分（４４）に対して横方向に延在する、請求項１から８までのいずれか１項記載のオプトエレクトロニクス素子。
10. 前記接続箇所（２）は少なくとも３つである、請求項１から９までのいずれか１項記載のオプトエレクトロニクス素子。
11. 少なくとも２つの接続箇所（２）が前記冷却体（４）に溶接されている、請求項１０記載のオプトエレクトロニクス素子。
12. 前記オプトエレクトロニクス半導体チップ（５）は少なくとも４つである、請求項１から１１までのいずれか１項記載のオプトエレクトロニクス素子。
13. 請求項１から１２までのいずれか１項記載のオプトエレクトロニクス素子の製造方法であって、
    ・少なくとも２つの接続箇所（２）を設けるステップと、
    ・少なくとも１つの接続箇所（２）と冷却体（４）とを接続するステップと、
    ・前記接続箇所（２）がケーシング体（３）に局所的に埋め込まれるように、前記冷却体（４）まで達する開口（３０）が設けられた該ケーシング体（３）を作製するステップと、
    ・前記ケーシング体（３）の開口（３０）に少なくとも１つのオプトエレクトロニクス半導体チップ（５）を挿入し、前記冷却体（４）に固定するステップと
    を有することを特徴とする、製造方法。
14. 前記接続箇所（２）はリードストリップ結合体に設けられている、請求項１３記載の製造方法。

Images