[go: up one dir, main page]

JP2012248779A - Etching device, etching method and etching program of silicon oxide - Google Patents

Etching device, etching method and etching program of silicon oxide Download PDF

Info

Publication number
JP2012248779A
JP2012248779A JP2011121254A JP2011121254A JP2012248779A JP 2012248779 A JP2012248779 A JP 2012248779A JP 2011121254 A JP2011121254 A JP 2011121254A JP 2011121254 A JP2011121254 A JP 2011121254A JP 2012248779 A JP2012248779 A JP 2012248779A
Authority
JP
Japan
Prior art keywords
etching
silicon oxide
substrate
processed
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011121254A
Other languages
Japanese (ja)
Inventor
Kensaku Teramoto
賢作 寺本
Akiyasu Hatashita
晶保 畑下
Akimitsu Oishi
明光 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPP Technologies Co Ltd
Original Assignee
SPP Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPP Technologies Co Ltd filed Critical SPP Technologies Co Ltd
Priority to JP2011121254A priority Critical patent/JP2012248779A/en
Publication of JP2012248779A publication Critical patent/JP2012248779A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To enhance the uniformity of etching speed of a processed substrate and between the processed substrates in the etching of silicon oxide, especially, of a plurality of processed substrates.SOLUTION: The etching device 100 of silicon oxide has a process chamber including a substrate support section 15 in which a plurality of processed substrates 20 each having silicon oxide are placed at predetermined intervals so that the substrate surfaces face each other, an introduction section 12 which introduces an etching gas containing hydrogen fluoride reacting on the silicon oxide so as to flow in the substantially horizontal direction along the substrate surface, and a discharge section 16 which discharges reaction products produced by reaction of the etching gas and silicon oxide. The interval is 10.8-22.2 mm.

Description

本発明は、酸化シリコンのエッチング装置、そのエッチング方法、及びそのエッチングプログラムに関するものである。   The present invention relates to an etching apparatus for silicon oxide, an etching method therefor, and an etching program therefor.

シリコンやその他の材料を用いたMEMS(Micro Electro Mechanical Systems)デバイスが適用される技術分野は日進月歩で拡大しており、近年では、その技術がマイクロタービンやセンサーのみならず情報通信分野や医療分野へも適用されている。このMEMS技術を支える主要な要素技術の一つが、シリコンに代表される各種の材料を用いた微細構造体を形成するためのエッチング技術、特に酸化シリコンのエッチング技術であり、この要素技術の進歩はMEMS技術の発展に欠かせない。   The technical field to which MEMS (Micro Electro Mechanical Systems) devices using silicon and other materials are applied is steadily expanding. In recent years, the technology has been applied not only to micro turbines and sensors but also to information communication field and medical field. Has also been applied. One of the main elemental technologies that support this MEMS technology is the etching technology for forming microstructures using various materials typified by silicon, especially the etching technology for silicon oxide. Indispensable for the development of MEMS technology.

従来から、酸化シリコンをエッチングすることにより、各種の微細構造を形成するための要素技術が開発されてきた。代表的には、フッ化水素(HF)を用いた酸化シリコンのエッチング技術が開示されている(例えば、特許文献1)。   Conventionally, elemental technologies for forming various microstructures by etching silicon oxide have been developed. Typically, a silicon oxide etching technique using hydrogen fluoride (HF) is disclosed (for example, Patent Document 1).

特表2008−521258号公報Special table 2008-521258 gazette

ところで、特に量産段階においては、複数の被処理基板を一度にエッチング処理する必要があるため、その基板内の、あるいはそれらの基板間のエッチング速度の均一性を向上させることが厳しく要求されることになる。したがって、量産段階においては、単にエッチング速度を向上させることによって生産効率を向上させるという着眼点のみならず、被処理基板の全体を如何に均一にエッチングするかという技術課題を乗り越える必要がある。しかしながら、上述のフッ化水素を用いた酸化シリコンのエッチングのプロセス制御は非常に難しく、その基板内の、あるいはそれらの基板間のエッチング速度の均一性の向上を実現することは容易ではない。   By the way, especially in the mass production stage, it is necessary to perform etching processing on a plurality of substrates to be processed at one time. Therefore, it is strictly required to improve the uniformity of the etching rate within the substrate or between the substrates. become. Therefore, in the mass production stage, it is necessary to overcome not only the focus of improving the production efficiency by simply increasing the etching rate but also the technical problem of how to uniformly etch the entire substrate to be processed. However, it is very difficult to control the etching of silicon oxide using hydrogen fluoride as described above, and it is not easy to improve the uniformity of the etching rate within the substrate or between the substrates.

本発明は、被処理基板が備える酸化シリコンのエッチング処理、特に、複数の被処理基板のエッチング処理における被処理基板内のエッチング速度の均一性及び被処理基板間のエッチング速度の均一性の向上に大いに貢献するものである。従って、本発明は、特に量産技術として広く活用され得る。   The present invention improves the uniformity of the etching rate within the substrate to be processed and the uniformity of the etching rate between the substrates to be processed in the etching process of the silicon oxide included in the substrate to be processed, particularly the etching process of a plurality of substrates to be processed. It contributes greatly. Therefore, the present invention can be widely used as a mass production technique.

発明者らは、複数の被処理基板が備える酸化シリコンをガス状のフッ化水素を用いてエッチングする際、いかなるパラメータがエッチング速度を制御するか、換言すれば、支配するかについて鋭意検討と分析を重ねた。その結果、発明者らは、複数の被処理基板をエッチングガスによってエッチングする場合、そのガスの流れと反応生成物の流れを適正化させるための工夫を行うことにより、エッチング速度の均一性が向上することを見出した。本発明は、そのような知見に基づいて創出された。   The inventors have conducted intensive studies and analyzes on what parameters control, in other words, control the etching rate when etching silicon oxide provided on a plurality of substrates using gaseous hydrogen fluoride. Repeated. As a result, when etching a plurality of substrates to be processed with an etching gas, the inventors improve the uniformity of the etching rate by devising to optimize the gas flow and the reaction product flow. I found out. The present invention was created based on such knowledge.

本発明の1つの酸化シリコンのエッチング装置は、酸化シリコンを有する複数枚の被処理基板を所定の間隔を設けて各基板面が対向するように配置する基板支持部と、その酸化シリコンと反応するフッ化水素を含むエッチングガスを、前述の基板面に沿って略水平方向に流れるように導入するガス導入部と、そのエッチングガスと前述の酸化シリコンとの反応によって生成された反応生成物を排出する排出部と、を備えるプロセスチャンバーを有している。その上で、前述の間隔は、10.8mm以上22.2mm以下である。   One etching apparatus for silicon oxide according to the present invention reacts with a silicon substrate and a substrate supporting portion that arranges a plurality of substrates to be processed with a predetermined interval so that the substrate surfaces face each other. A gas introduction part for introducing an etching gas containing hydrogen fluoride so as to flow in a substantially horizontal direction along the substrate surface, and a reaction product generated by the reaction between the etching gas and the silicon oxide are discharged. And a discharge chamber. In addition, the above-mentioned distance is 10.8 mm or more and 22.2 mm or less.

この酸化シリコンのエッチング装置によれば、未だ詳細なメカニズムは分からないが、各被処理基板の間隔の適正化が図られると考えられる。その結果、各基板面に沿って流れるように導入されるエッチングガスの流れと、それらの基板からの反応生成物の流れとが、エッチング速度の均一性の観点で結果として適正に制御されることになる。加えて、上述の範囲の間隔であれば、一度に処理しうる一定の被処理基板枚数を確保することが可能となるとともに、装置全体としてコンパクトさを維持することができる。   According to this silicon oxide etching apparatus, although the detailed mechanism is not yet known, it is considered that the interval between the substrates to be processed can be optimized. As a result, the flow of the etching gas introduced so as to flow along each substrate surface and the flow of the reaction product from those substrates are appropriately controlled as a result from the viewpoint of the uniformity of the etching rate. become. In addition, if the interval is within the above range, a certain number of substrates to be processed that can be processed at a time can be secured, and the overall apparatus can be kept compact.

なお、上述の酸化シリコンのエッチング装置の発明に適用される被処理基板における酸化シリコンの表面積には特に限定されない。但し、被処理基板の少なくとも一方の面が有する上述の酸化シリコンが占める表面積が、その一方の面の総面積に対して30%以下である場合は、特に上述の酸化シリコンのエッチング装置の発明の顕著な効果が奏され得る。   Note that there is no particular limitation on the surface area of silicon oxide in the substrate to be processed, which is applied to the above-described silicon oxide etching apparatus invention. However, when the surface area occupied by the above-described silicon oxide on at least one surface of the substrate to be processed is 30% or less with respect to the total area of the one surface, in particular, the invention of the above-described silicon oxide etching apparatus invention A significant effect can be achieved.

また、本発明の1つの酸化シリコンのエッチング方法は、プロセスチャンバー内に、酸化シリコンを有する複数枚の被処理基板を10.8mm以上22.2mm以下の間隔を設けて各基板面が対向するように配置した後、その酸化シリコンと反応するフッ化水素を含むエッチングガスを前述の基板面に沿って略水平方向に流れるように導入する方法である。   Also, in one silicon oxide etching method of the present invention, a plurality of substrates to be processed having silicon oxide are provided in the process chamber so that the substrate surfaces face each other with an interval of 10.8 mm to 22.2 mm. Then, an etching gas containing hydrogen fluoride that reacts with the silicon oxide is introduced so as to flow in a substantially horizontal direction along the aforementioned substrate surface.

この酸化シリコンのエッチング方法によれば、未だ詳細なメカニズムは分からないが、各被処理基板の間隔の適正化が図られると考えられる。その結果、各基板面に沿って流れるように導入されるエッチングガスの流れと、それらの基板からの反応生成物の流れとが、エッチング速度の均一性の観点で結果として適正に制御されることになる。   According to this silicon oxide etching method, although the detailed mechanism is still unknown, it is considered that the interval between the substrates to be processed can be optimized. As a result, the flow of the etching gas introduced so as to flow along each substrate surface and the flow of the reaction product from those substrates are appropriately controlled as a result from the viewpoint of the uniformity of the etching rate. become.

また、本発明の1つの酸化シリコンのエッチングプログラムは、プロセスチャンバー内に、酸化シリコンを有する複数枚の被処理基板を10.8mm以上22.2mm以下の間隔を設けて各基板面が対向するように配置する配置ステップと、その酸化シリコンと反応するフッ化水素を含むエッチングガスを前述の基板面に沿って略水平方向に流れるように導入するガス導入ステップとを有する。   Further, according to one silicon oxide etching program of the present invention, a plurality of substrates to be processed having silicon oxide are provided in the process chamber so that the substrate surfaces face each other with an interval of 10.8 mm to 22.2 mm. And a gas introduction step for introducing an etching gas containing hydrogen fluoride that reacts with the silicon oxide so as to flow in a substantially horizontal direction along the substrate surface.

この酸化シリコンのエッチングプログラムによれば、未だ詳細なメカニズムは分からないが、各被処理基板の間隔の適正化が図られると考えられる。その結果、各基板面に沿って流れるように導入されるエッチングガスの流れと、それらの基板からの反応生成物の流れとが、エッチング速度の均一性の観点で結果として適正に制御されることになる。   According to this silicon oxide etching program, although the detailed mechanism is still unknown, it is considered that the interval between the substrates to be processed can be optimized. As a result, the flow of the etching gas introduced so as to flow along each substrate surface and the flow of the reaction product from those substrates are appropriately controlled as a result from the viewpoint of the uniformity of the etching rate. become.

本発明の1つの酸化シリコンのエッチング装置によれば、未だ詳細なメカニズムは分からないが、各被処理基板の間隔の適正化が図られると考えられる。その結果、各基板面に沿って流れるように導入されるエッチングガスの流れと、それらの基板からの反応生成物の流れとがエッチング速度の均一性の観点で結果として適正に制御されることになる。加えて、上述の範囲の間隔であれば、一度に処理しうる一定の被処理基板枚数を確保することが可能となるとともに、装置全体としてコンパクトさを維持することができる。   According to one silicon oxide etching apparatus of the present invention, although the detailed mechanism is still unknown, it is considered that the interval between the substrates to be processed can be optimized. As a result, the flow of the etching gas introduced so as to flow along the surface of each substrate and the flow of the reaction products from those substrates are appropriately controlled as a result in terms of the uniformity of the etching rate. Become. In addition, if the interval is within the above range, a certain number of substrates to be processed that can be processed at a time can be secured, and the overall apparatus can be kept compact.

また、本発明の1つの1つの酸化シリコンのエッチング方法又は酸化シリコンのエッチングプログラムによれば、未だ詳細なメカニズムは分からないが、各被処理基板の間隔の適正化が図られると考えられる。その結果、各基板面に沿って流れるように導入されるエッチングガスの流れと、それらの基板からの反応生成物の流れとがエッチング速度の均一性の観点で結果として適正に制御されることになる。   Further, according to one silicon oxide etching method or silicon oxide etching program of the present invention, the detailed mechanism is not yet known, but it is considered that the interval between the substrates to be processed can be optimized. As a result, the flow of the etching gas introduced so as to flow along the surface of each substrate and the flow of the reaction products from those substrates are appropriately controlled as a result in terms of the uniformity of the etching rate. Become.

本発明の1つの実施形態における酸化シリコンのエッチング装置の構成を示す断面図である。It is sectional drawing which shows the structure of the etching apparatus of the silicon oxide in one Embodiment of this invention. 図1における領域Aの拡大図である。It is an enlarged view of the area | region A in FIG. 本発明の1つの実施形態における、距離dが5.1mmである場合の、主としてウェハー面内の酸化シリコンのエッチング速度均一性(%)とチャンバー内の圧力との関係を示すグラフである。It is a graph which shows the relationship between the etching rate uniformity (%) of the silicon oxide mainly in a wafer surface, and the pressure in a chamber in case one of distance d is 5.1 mm in one embodiment of this invention. 本発明の1つの実施形態における、距離dが10.8mmである場合の、主としてウェハー面内の酸化シリコンのエッチング速度均一性(%)とチャンバー内の圧力との関係を示すグラフである。It is a graph which mainly shows the relationship between the etching rate uniformity (%) of the silicon oxide in a wafer surface, and the pressure in a chamber in case one of distance d is 10.8 mm in one embodiment of this invention. 本発明の1つの実施形態における、距離dと、酸化シリコンのエッチング速度の全測定点における均一性(%)との関係を示すグラフである。It is a graph which shows the relationship between the distance d in one Embodiment of this invention, and the uniformity (%) in all the measurement points of the etching rate of a silicon oxide. 本発明の1つの実施形態における酸化シリコンのエッチングのフローチャートである。4 is a flowchart of etching silicon oxide in one embodiment of the present invention. 本発明の1つの実施形態におけるエッチング速度の均一性を算出するための測定箇所の例を示す平面図である。It is a top view which shows the example of the measurement location for calculating the uniformity of the etching rate in one embodiment of this invention.

つぎに、本発明の実施形態を、添付する図面に基づいて詳細に述べる。尚、この説明に際し、全図にわたり、特に言及がない限り、共通する部分には共通する参照符号が付されている。また、図中、本実施形態の要素は必ずしもスケール通りに示されていない。また、各図面を見やすくするために、一部の符号が省略され得る。また、特に言及がない限り、以下の各種ガスの流量は、標準状態の流量を示す。   Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In this description, common parts are denoted by common reference symbols throughout the drawings unless otherwise specified. In the drawings, the elements of the present embodiment are not necessarily shown to scale. Moreover, in order to make each drawing easy to see, some reference numerals may be omitted. Unless otherwise specified, the flow rates of the following various gases indicate the flow rates in the standard state.

<第1の実施形態>
図1は、本実施形態の酸化シリコンのエッチング装置100(以下、単にエッチング装置100ともいう)の装置構成の一例を示す断面図である。また、図2は、図1における領域Aの拡大図である。なお、本実施形態における被処理基板20は、下地となる単結晶シリコン基板(6インチウェハー,厚み625μm)上の表面上及び/又は裏面上に所定の酸化シリコンの層又は膜(以下、総称して「酸化シリコン層」といい、点状及び島状の酸化シリコン層を含む。)が形成された基板であるが、本実施形態はこれに限定されない。例えば、下地となる基板が多結晶シリコン基板やアモルファスシリコン基板であっても本実施形態は適用され得る。同様に、下地となる基板がアルミニウム基板に代表される金属製の基板、アルミナ(Al)基板に代表されるセラミック基板、ガラス基板、樹脂基板、又はそれらの幾つかの材質の層を積層した多層基板であっても、それらがエッチング対象となる酸化シリコン層を備えていれば、本実施形態は適用され得る。
<First Embodiment>
FIG. 1 is a cross-sectional view showing an example of an apparatus configuration of a silicon oxide etching apparatus 100 (hereinafter also simply referred to as an etching apparatus 100) according to this embodiment. FIG. 2 is an enlarged view of region A in FIG. In the present embodiment, the substrate 20 to be processed is a predetermined silicon oxide layer or film (hereinafter collectively referred to as a silicon oxide substrate on the front and / or back surface of a single crystal silicon substrate (6 inch wafer, thickness 625 μm)). In this case, the present embodiment is not limited thereto. However, the present embodiment is not limited to this. For example, the present embodiment can be applied even if the base substrate is a polycrystalline silicon substrate or an amorphous silicon substrate. Similarly, the base substrate is a metal substrate typified by an aluminum substrate, a ceramic substrate typified by an alumina (Al 2 O 3 ) substrate, a glass substrate, a resin substrate, or a layer of some materials thereof. Even in the case of stacked multilayer substrates, this embodiment can be applied as long as they have a silicon oxide layer to be etched.

まず、図1に示す酸化シリコンのエッチング装置100の構成及びそのエッチングプロセスについて説明する。エッチング対象となる被処理基板(以下、単に「基板」又は「ウェハー」ともいう。)20は、チャンバーの一部を構成する蓋部10aとチャンバー本体10bとによって構成されるチャンバー10内に設けられた基板支持部15上に載置される。ここで、チャンバー10については、シール材11によって蓋部10aとチャンバー本体10bとが密閉状態にされ得る。なお、図1では、図面を簡略化するために4枚の被処理基板20が載置されているが、一度に処理し得る被処理基板20の枚数はこの数に限定されない。   First, the configuration of the silicon oxide etching apparatus 100 shown in FIG. 1 and the etching process will be described. A substrate to be processed (hereinafter also simply referred to as “substrate” or “wafer”) 20 to be etched is provided in a chamber 10 constituted by a lid portion 10a and a chamber body 10b constituting a part of the chamber. Placed on the substrate support 15. Here, with respect to the chamber 10, the lid 10 a and the chamber body 10 b can be hermetically sealed by the sealing material 11. In FIG. 1, four substrates to be processed 20 are placed to simplify the drawing, but the number of substrates to be processed 20 that can be processed at one time is not limited to this number.

被処理基板20がチャンバー10内に載置された後、チャンバー10内のガス(主に空気)がポンプ18によって排気される。その後、エッチングガスのボンベ(図示しない)から送られてきたエッチングガスが、ガス流量制御器12aによって流量が調整され、ガス導入部12を介してチャンバー10内に導入される。なお、本実施形態のエッチングガスは、フッ化水素(HF)ガス375sccm(375mL/min.)、エタノール(COH)ガス272sccm(272mL/min.)、及び窒素(N)ガス900sccm(900mL/min.)の混合ガスである。また、チャンバー10の温度は約50℃であった。 After the substrate 20 to be processed is placed in the chamber 10, the gas (mainly air) in the chamber 10 is exhausted by the pump 18. Thereafter, the flow rate of the etching gas sent from an etching gas cylinder (not shown) is adjusted by the gas flow rate controller 12 a and is introduced into the chamber 10 through the gas introduction unit 12. Note that the etching gas of this embodiment includes hydrogen fluoride (HF) gas 375 sccm (375 mL / min.), Ethanol (C 2 H 5 OH) gas 272 sccm (272 mL / min.), And nitrogen (N 2 ) gas 900 sccm. (900 mL / min.) Of mixed gas. The temperature of the chamber 10 was about 50 ° C.

導入されたエッチングガスが導入用拡散板14aを通過することにより、ガスの流れを表す図1の矢印(F)が示すように、エッチングガスは被処理基板20の表面又は裏面に沿って略水平方向に流れることになる。その後、エッチングガスが基板20,・・・,20の表面上に形成されている酸化シリコンと反応することにより、反応生成物の1つである水分(水及び/又は水蒸気、以下同じ。)が生成される。さらにその後、未反応のエッチングガスと反応生成物とが、排気用拡散板14bを通過した後、ポンプ18によって吸気されている排出部16へと送られる。なお、本実施形態では、エッチングガスを被処理基板20の表面又は裏面に沿って略水平方向に流れるようにするために導入用拡散板14aを用いたが、そのガスの流れを制御する手法は導入用拡散板14aに限定されず、他の公知の手法も適宜採用できる。   When the introduced etching gas passes through the introduction diffusion plate 14a, the etching gas is substantially horizontal along the front surface or the back surface of the substrate 20 to be processed, as shown by the arrow (F) in FIG. Will flow in the direction. Thereafter, the etching gas reacts with silicon oxide formed on the surfaces of the substrates 20,..., 20, whereby moisture (water and / or water vapor, the same applies hereinafter) that is one of the reaction products. Generated. Further, after that, the unreacted etching gas and the reaction product pass through the exhaust diffusion plate 14 b and are then sent to the discharge unit 16 that is sucked by the pump 18. In this embodiment, the introduction diffusion plate 14a is used so that the etching gas flows in a substantially horizontal direction along the front or back surface of the substrate 20 to be processed. However, a method for controlling the gas flow is described below. The present invention is not limited to the introduction diffusion plate 14a, and other known methods can be appropriately employed.

上述の条件において、本願発明者らは、ポンプ18の排気能力及び/又は上述の排出部16近傍に設けられた圧力制御器17(例えば、開閉するバルブの開度)を調整することにより、チャンバー10内の圧力と各基板20,・・・,20間の距離(図2におけるウェハー間の隙間の距離d,以下、「距離d」ともいう。)とを変化させた。具体的には、距離dについては、5.1mm、10.8mm、16.5mm、及び22.2mmの4種類の距離dの場合のエッチング速度均一性が測定された。また、チャンバー10内の圧力については、10kPa、16kPa、20kPa、23kPa、及び26.7kPaの5種類の圧力の場合のエッチング速度均一性が測定された。なお、本実施形態における測定はウェハー面上のほぼ全面域に渡り一様に測定され、その測定箇所数は、図7に示すような49箇所である。具体的には、図7の座標軸の中心に被処理基板の中心が来るようにしたときに、その中心点に加えて、同心円上に、8点、16点、及び24点について測定が行われた。また、本実施形態において、前述の測定箇所に基づく均一性(%)の算出式は、以下の通りである。

Figure 2012248779
なお、上記数式において、平均値とは、ウェハー面内であれば、ある1つウェハーの面内の測定箇所全てのエッチング速度の平均値であり、「全測定点」であれば、同時に処理した複数のウェハーにおける測定箇所の全てエッチング速度の平均値である。また最大値及び最小値は、それぞれ、算出の対象となる1つ又は複数のウェハーの測定箇所全てのエッチング速度のうちの最大値と最小値である。 Under the above-mentioned conditions, the inventors of the present invention adjust the exhaust capacity of the pump 18 and / or the pressure controller 17 (for example, the opening degree of the valve to be opened and closed) provided in the vicinity of the above-described discharge portion 16 to thereby adjust the chamber 10 and the distance between the substrates 20,... 20 (the distance d between the wafers in FIG. 2; hereinafter, also referred to as “distance d”) were changed. Specifically, for the distance d, etching rate uniformity was measured for four types of distances d of 5.1 mm, 10.8 mm, 16.5 mm, and 22.2 mm. As for the pressure in the chamber 10, the etching rate uniformity was measured in the case of five pressures of 10 kPa, 16 kPa, 20 kPa, 23 kPa, and 26.7 kPa. Note that the measurement in this embodiment is performed uniformly over almost the entire area on the wafer surface, and the number of measurement points is 49 as shown in FIG. Specifically, when the center of the substrate to be processed is positioned at the center of the coordinate axis in FIG. 7, measurement is performed on 8 points, 16 points, and 24 points on the concentric circles in addition to the center point. It was. In the present embodiment, the calculation formula for the uniformity (%) based on the above-mentioned measurement points is as follows.
Figure 2012248779
In the above formula, the average value is the average value of the etching rates of all the measurement points in the surface of a certain wafer if it is within the wafer surface, and if it is “all measurement points”, it is processed simultaneously. It is the average value of the etching rates of all the measurement points in a plurality of wafers. Further, the maximum value and the minimum value are the maximum value and the minimum value, respectively, of the etching rates of all the measurement points of one or a plurality of wafers to be calculated.

図3は、上述の条件において、距離dが5.1mmである場合の、主としてウェハー面内の酸化シリコンのエッチング速度均一性(%)とチャンバー10内の圧力との関係を示すグラフである。また、図4は、上述の条件において、距離dが10.8mmである場合の、主としてウェハー面内の酸化シリコンのエッチング速度均一性(%)とチャンバー10内の圧力との関係を示すグラフである。なお、本実施形態では、測定対象となる被処理基板20は、基板支持部15において支持される幾つかの被処理基板20のうち、上段に載置されたもの、中段に載置されたもの、及び下段に載置されたものが各1枚抽出された。また、図3及び図4では、参考データとして、測定した計3枚の被処理基板20における測定点の全てに関するエッチング速度均一性(%)のチャンバー10内圧力依存性も示されている。   FIG. 3 is a graph mainly showing the relationship between the etching rate uniformity (%) of silicon oxide in the wafer surface and the pressure in the chamber 10 when the distance d is 5.1 mm under the above-described conditions. FIG. 4 is a graph mainly showing the relationship between the etching rate uniformity (%) of silicon oxide in the wafer surface and the pressure in the chamber 10 when the distance d is 10.8 mm under the above-described conditions. is there. In the present embodiment, the target substrate 20 to be measured is the one placed on the upper stage or the middle stage among the several target substrates 20 supported by the substrate support unit 15. , And one on the bottom was extracted. 3 and 4 also show, as reference data, the dependence of the etching rate uniformity (%) on the pressure in the chamber 10 on all the measurement points on the measured three substrates 20 to be processed in the chamber 10.

図3に示すように、各基板20,・・・,20間の距離dが5.1mmの場合は、酸化シリコンのエッチング速度の分布がチャンバー10内の圧力によって大きく変動することが明らかとなった。特に、圧力の上昇に伴って、基板支持部15における中段と下段に配置された被処理基板20のウェハー面内の酸化シリコンのエッチング速度均一性は非常に悪いことが分かった。その結果、測定した計3枚の被処理基板20における測定点の全てに関するエッチング速度均一性も悪くなった。   As shown in FIG. 3, when the distance d between the substrates 20,..., 20 is 5.1 mm, it becomes clear that the distribution of the etching rate of silicon oxide varies greatly depending on the pressure in the chamber 10. It was. In particular, it has been found that the etching rate uniformity of the silicon oxide in the wafer surface of the substrate 20 to be processed disposed in the middle stage and the lower stage in the substrate support portion 15 is very poor as the pressure increases. As a result, the etching rate uniformity with respect to all of the measurement points on the measured three substrates 20 to be processed also deteriorated.

一方、図4に示すように、距離dが10.8mmの場合は、どの載置位置の被処理基板20も、少なくとも23kPa以下の圧力におけるウェハー面内のエッチング速度均一性が7%以下であることが分かった。より正確には、16kPaの圧力における上段の被処理基板20の結果(6.6%)と23kPaの圧力における下段の被処理基板20の結果(5.6%)とを除いて、全てその均一性が5%未満であることが確認された。その結果、測定した計3枚の被処理基板20における測定点の全てに関するエッチング速度均一性もエッチング処理を行う上で好ましい数値範囲に収まることが分かった。   On the other hand, as shown in FIG. 4, when the distance d is 10.8 mm, the etching rate uniformity in the wafer plane at a pressure of at least 23 kPa is 7% or less for any substrate 20 at any mounting position. I understood that. More precisely, except for the result (6.6%) of the upper substrate 20 at a pressure of 16 kPa and the result (5.6%) of the lower substrate 20 at a pressure of 23 kPa, all of them are uniform. It was confirmed that the property was less than 5%. As a result, it was found that the etching rate uniformity for all of the measurement points on the measured three substrates to be processed 20 was within a preferable numerical range for performing the etching process.

上述と同様に、距離dが16.5mm又は22.2mmの場合についても、ウェハー面内のエッチング速度均一性のチャンバー10内圧力依存性が調べられた。その結果、距離dが10.8mm以上になれば、どの載置位置の被処理基板20についても、チャンバー10内の圧力が少なくとも23kPa以下であれば、ウェハー面内のエッチング速度均一性がエッチング処理を行う上で好ましい数値範囲に収まる。   Similarly to the above, when the distance d was 16.5 mm or 22.2 mm, the dependency of the etching rate uniformity in the wafer surface on the pressure in the chamber 10 was examined. As a result, if the distance d is 10.8 mm or more, the etching rate uniformity in the wafer surface is the etching treatment if the pressure in the chamber 10 is at least 23 kPa or less for any substrate 20 to be processed. It falls within a preferable numerical range when performing the above.

次に、図5は、チャンバー10内の圧力が20kPaにおける、上述の4種類の距離dの場合の、距離dと、酸化シリコンのエッチング速度の全測定点における均一性(%)との関係を示すグラフである。すなわち、上述の複数のウェハーを算出対象とする「全測定点」に関するエッチング速度均一性を示すグラフである。図5に示すように、距離dが16.5mmの場合が、全測定点のエッチング速度均一性が最も良く(約5.7%)、距離dが10.8mm又は22.2mmの場合もその均一性が8%以下に抑えられることが確認された。従って、各基板20,・・・,20間の距離dが、少なくとも、10.8mm以上22.2mm以下の範囲内であれば、エッチング処理を行う上で好ましい数値範囲に収まることになる。なお、距離dが、10.8mm以上22.2mm以下であれば、どの載置位置の被処理基板20も、ウェハー面内のエッチング速度均一性が2.3%以上3.2%以下の範囲であったことは特筆に値する。   Next, FIG. 5 shows the relationship between the distance d and the uniformity (%) at all measurement points of the etching rate of silicon oxide when the pressure in the chamber 10 is 20 kPa and the above-mentioned four types of distances d. It is a graph to show. That is, it is a graph showing the etching rate uniformity with respect to “all measurement points” for which a plurality of wafers are calculated. As shown in FIG. 5, when the distance d is 16.5 mm, the etching rate uniformity at all measurement points is the best (about 5.7%), and the distance d is 10.8 mm or 22.2 mm. It was confirmed that the uniformity was suppressed to 8% or less. Therefore, if the distance d between the substrates 20,..., 20 is at least within the range of 10.8 mm to 22.2 mm, the numerical value is within the preferable range for performing the etching process. If the distance d is 10.8 mm or more and 22.2 mm or less, the substrate 20 to be processed at any mounting position has an etching rate uniformity within the wafer plane of 2.3% or more and 3.2% or less. It was worthy of special mention.

また、上述と同様に、チャンバー10内の圧力が10kPa、16kPa、23kPa、及び26.7kPaの場合についても調べられた。その結果、距離dが、少なくとも、10.8mm以上22.2mm以下の範囲内であれば、エッチング処理を行う上で好ましい数値範囲に収まる。特に、26.7kPaの場合を除けば、距離dが、少なくとも、10.8mm以上22.2mm以下の範囲内となることは、エッチング処理を行う上で非常に好ましい。   Further, similarly to the above, the cases where the pressure in the chamber 10 was 10 kPa, 16 kPa, 23 kPa, and 26.7 kPa were also examined. As a result, if the distance d is at least within the range of 10.8 mm or more and 22.2 mm or less, it falls within a preferable numerical range for performing the etching process. In particular, except for the case of 26.7 kPa, it is very preferable in performing the etching process that the distance d is at least in the range of 10.8 mm to 22.2 mm.

さらに、本願発明者らの調査と分析によれば、本実施形態において酸化シリコンをエッチングすると、副生成物(反応生成物)として水分(水又は水蒸気)が発生するため、エッチング速度の不均一性を増大させる要因になり得る。従って、被処理基板20の少なくとも一方の面が有する酸化シリコンが占める表面積が、その一方の面の総面積に対して30%以下であれば、反応生成物としての水分量が抑えられるため、ウェハー面内、及び全測定点のエッチング速度均一性がエッチング処理を行う上で好ましい数値範囲に収まる。   Further, according to the investigation and analysis by the inventors of the present application, when silicon oxide is etched in this embodiment, moisture (water or water vapor) is generated as a by-product (reaction product). Can be a factor that increases Therefore, if the surface area occupied by silicon oxide on at least one surface of the substrate to be processed 20 is 30% or less with respect to the total area of the one surface, the amount of water as a reaction product can be suppressed, so that the wafer The etching rate uniformity within the plane and at all measurement points falls within a preferable numerical range for performing the etching process.

ところで、本実施形態のエッチング装置100は、図1に示すように、ガス導入部12(本実施形態において、より直接的にはガス流量制御器12a)、ポンプ18、チャンバー10に設けられた温度調節器(図示しない)、及び排出部16近傍に設けられた圧力制御器17を、制御部30によって制御している。具体的な制御の一例として、制御部30は、ガス導入部12におけるエッチングガスの導入量、ポンプ18における排気速度、排出部16近傍に設けられた圧力制御器17(バルブの開度)、及びチャンバー10の温度を制御する。   By the way, as shown in FIG. 1, the etching apparatus 100 according to the present embodiment includes a temperature provided in the gas introduction unit 12 (in the present embodiment, more directly, the gas flow rate controller 12 a), the pump 18, and the chamber 10. The controller (not shown) and the pressure controller 17 provided in the vicinity of the discharge unit 16 are controlled by the control unit 30. As an example of specific control, the control unit 30 includes an etching gas introduction amount in the gas introduction unit 12, a pumping speed in the pump 18, a pressure controller 17 (valve opening degree) provided in the vicinity of the discharge unit 16, and The temperature of the chamber 10 is controlled.

また、上述のエッチング装置100が備える制御部30は、コンピュータ60に接続されている。コンピュータ60は、上述の酸化シリコンのエッチングプロセスを実行するためのエッチングプログラムにより、上述のプロセスを監視し、又は統合的に制御する。以下に、具体的な製造フローチャートを示しながら、酸化シリコンのエッチングプログラムを説明する。尚、本実施形態では、上述のエッチングプログラムがコンピュータ60内のハードディスクドライブ、又はコンピュータ60に設けられた光ディスクドライブ等に挿入される光ディスク等の公知の記録媒体に保存されているが、このエッチングプログラムの保存先はこれに限定されない。また、このエッチングプログラムは、ローカルエリアネットワークやインターネット回線等の公知の技術を介して上述の各プロセスを監視し、又は制御することもできる。   The control unit 30 included in the above-described etching apparatus 100 is connected to the computer 60. The computer 60 monitors or comprehensively controls the above-described process by an etching program for executing the above-described silicon oxide etching process. The silicon oxide etching program will be described below with reference to a specific manufacturing flowchart. In this embodiment, the above-described etching program is stored in a known recording medium such as an optical disk inserted into a hard disk drive in the computer 60 or an optical disk drive provided in the computer 60. The storage destination of is not limited to this. The etching program can also monitor or control each of the above-described processes via a known technique such as a local area network or an Internet line.

図6は、本実施形態の酸化シリコンのエッチングのフローチャートである。   FIG. 6 is a flowchart of etching of silicon oxide according to this embodiment.

図6に示すとおり、本実施形態の酸化シリコンのエッチングプログラムが実行されると、まず、ステップS101において、被処理基板20がチャンバー10内に搬送された後、チャンバー10内のガスが排気される。その後、ステップS102〜ステップS104において、チャンバー10内で各被処理基板20,・・・,20が備える酸化シリコンのエッチングが行われる。   As shown in FIG. 6, when the silicon oxide etching program of this embodiment is executed, first, in step S101, after the substrate 20 to be processed is transferred into the chamber 10, the gas in the chamber 10 is exhausted. . Thereafter, in steps S102 to S104, the silicon oxide included in each of the substrates 20 to be processed is etched in the chamber 10.

具体的には、まず、ステップS102において、ガス導入部12からチャンバー10内にエッチングガスの導入作業が実行される。加えて、ステップS103において、チャンバー10内の圧力が所望の圧力値になるように調整する作業が実行される。ここで、チャンバー10内の圧力は、ポンプ18の排気能力及び/又は上述の排出部16近傍に設けられた圧力制御器17(例えば、バルブの開度)を調整することにより行われる。また、ステップS102とステップS103とが実質的に同時に行われる場合も採用し得る好適な一態様である。   Specifically, first, in step S <b> 102, an etching gas introduction operation is performed from the gas introduction unit 12 into the chamber 10. In addition, in step S103, an operation for adjusting the pressure in the chamber 10 to a desired pressure value is performed. Here, the pressure in the chamber 10 is performed by adjusting the exhaust capacity of the pump 18 and / or the pressure controller 17 (for example, the opening degree of the valve) provided in the vicinity of the discharge unit 16 described above. Moreover, it is a suitable one aspect | mode which can be employ | adopted also when step S102 and step S103 are performed substantially simultaneously.

そして、所定時間、上記の条件を維持しつつエッチングステップが実行される(ステップS104)。酸化シリコンのエッチングが停止(ステップS105)した後、本実施形態のプログラムは、被処理基板20,・・・,20が取り出される状態にし(ステップS106)、その後、本実施形態のプログラムが終了する。なお、このとき、チャンバー10内の雰囲気が大気圧に回復した後にチャンバー内から直接基板20,・・・,20が取り出されても良いが、チャンバー10内が減圧された状態のままチャンバー10に接続し得るローダー/アンローダー(図示しない)を介して被処理基板20,・・・,20が取り出されてもよい。   Then, the etching step is performed while maintaining the above conditions for a predetermined time (step S104). After the etching of the silicon oxide is stopped (step S105), the program of the present embodiment sets the processing target substrates 20,..., 20 to be taken out (step S106), and then the program of the present embodiment ends. . At this time, the substrate 20,..., 20 may be directly taken out from the chamber after the atmosphere in the chamber 10 is restored to the atmospheric pressure, but the chamber 10 is kept in a reduced pressure state in the chamber 10. The substrates 20 to be processed may be taken out via loaders / unloaders (not shown) that can be connected.

本実施形態の酸化シリコンのエッチングプログラムは、上述のとおり、エッチング処理における各条件等を統合的に制御する。本実施形態のエッチングプログラムが実行される結果、複数の被処理基板が備える酸化シリコンのエッチング処理における被処理基板内のエッチング速度の均一性及び被処理基板間のエッチング速度の均一性の向上が実現される。   As described above, the silicon oxide etching program of the present embodiment integrally controls each condition in the etching process. As a result of the execution of the etching program of this embodiment, the uniformity of the etching rate within the substrate to be processed and the uniformity of the etching rate between the substrates to be processed in the etching process of silicon oxide provided on a plurality of substrates to be processed are realized. Is done.

以上、述べたとおり、各実施形態の他の組合せを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。   As described above, modifications that exist within the scope of the present invention including other combinations of the embodiments are also included in the scope of the claims.

10 チャンバー
10a 蓋部
10b チャンバー本体
11 シール材
12 ガス導入部
12a ガス流量制御器
14a 導入用拡散板
14b 排気用拡散板
15 基板支持部
16 排出部
17 圧力制御器
18 ポンプ
20 被処理基板(基板)
30 制御部
60 コンピュータ
100 エッチング装置
DESCRIPTION OF SYMBOLS 10 Chamber 10a Cover part 10b Chamber main body 11 Sealing material 12 Gas introduction part 12a Gas flow controller 14a Diffusion plate 14b Diffusion plate 15 Substrate support part 16 Discharge part 17 Pressure controller 18 Pump 20 Processed substrate (substrate)
30 control unit 60 computer 100 etching apparatus

Claims (9)

酸化シリコンを有する複数枚の被処理基板を所定の間隔を設けて各基板面が対向するように配置する基板支持部と、
前記酸化シリコンと反応するフッ化水素を含むエッチングガスを、前記基板面に沿って略水平方向に流れるように導入するガス導入部と、
前記エッチングガスと前記酸化シリコンとの反応によって生成された反応生成物を排出する排出部と、
を備えるプロセスチャンバーを有し、かつ、
前記間隔は、10.8mm以上22.2mm以下である、
酸化シリコンのエッチング装置。
A substrate support portion for disposing a plurality of substrates to be processed having silicon oxide so that the substrate surfaces face each other at a predetermined interval;
A gas introduction part for introducing an etching gas containing hydrogen fluoride that reacts with the silicon oxide so as to flow in a substantially horizontal direction along the substrate surface;
A discharge part for discharging a reaction product generated by a reaction between the etching gas and the silicon oxide;
A process chamber comprising:
The interval is 10.8 mm or more and 22.2 mm or less,
Silicon oxide etching equipment.
前記プロセスチャンバー内の圧力が、16kPa以上23kPa以下である、
請求項1に記載の酸化シリコンのエッチング装置。
The pressure in the process chamber is 16 kPa or more and 23 kPa or less,
The silicon oxide etching apparatus according to claim 1.
前記被処理基板の少なくとも一方の面が有する前記酸化シリコンが占める表面積が、前記一方の面の総面積に対して30%以下である、
請求項1又は請求項2に記載の酸化シリコンのエッチング装置。
The surface area occupied by the silicon oxide of at least one surface of the substrate to be processed is 30% or less with respect to the total area of the one surface.
The silicon oxide etching apparatus according to claim 1 or 2.
プロセスチャンバー内に、酸化シリコンを有する複数枚の被処理基板を10.8mm以上22.2mm以下の間隔を設けて各基板面が対向するように配置した後、
前記酸化シリコンと反応するフッ化水素を含むエッチングガスを前記基板面に沿って略水平方向に流れるように導入する、
酸化シリコンのエッチング方法。
In the process chamber, a plurality of substrates to be processed having silicon oxide are disposed so that the substrate surfaces face each other with an interval of 10.8 mm to 22.2 mm,
An etching gas containing hydrogen fluoride that reacts with the silicon oxide is introduced so as to flow in a substantially horizontal direction along the substrate surface.
Etching method of silicon oxide.
前記プロセスチャンバー内の圧力が16kPa以上23kPa以下となるように、前記酸化シリコンと反応するフッ化水素を含むエッチングガスを前記基板面に沿って流れるように導入する、
請求項4に記載の酸化シリコンのエッチング方法。
An etching gas containing hydrogen fluoride that reacts with the silicon oxide is introduced so as to flow along the substrate surface so that the pressure in the process chamber is 16 kPa or more and 23 kPa or less.
The method for etching silicon oxide according to claim 4.
プロセスチャンバー内に、酸化シリコンを有する複数枚の被処理基板を10.8mm以上22.2mm以下の間隔を設けて各基板面が対向するように配置する配置ステップと、
前記酸化シリコンと反応するフッ化水素を含むエッチングガスを前記基板面に沿って略水平方向に流れるように導入するガス導入ステップとを有する、
酸化シリコンのエッチングプログラム。
An arrangement step of arranging a plurality of substrates to be processed having silicon oxide in the process chamber so that the substrate surfaces face each other with an interval of 10.8 mm to 22.2 mm,
A gas introduction step for introducing an etching gas containing hydrogen fluoride that reacts with the silicon oxide so as to flow in a substantially horizontal direction along the substrate surface;
Silicon oxide etching program.
前記ガス導入ステップは、前記プロセスチャンバー内の圧力が16kPa以上23kPa以下となるように導入するステップである、
請求項6に記載の酸化シリコンのエッチングプログラム。
The gas introduction step is a step of introducing the gas so that the pressure in the process chamber is 16 kPa or more and 23 kPa or less.
The silicon oxide etching program according to claim 6.
請求項6又は請求項7に記載のエッチングプログラムを記録した記録媒体。   A recording medium on which the etching program according to claim 6 is recorded. 請求項6又は請求項7に記載のエッチングプログラムにより制御される制御部を備えた
酸化シリコンのエッチング装置。
A silicon oxide etching apparatus comprising a control unit controlled by the etching program according to claim 6.
JP2011121254A 2011-05-31 2011-05-31 Etching device, etching method and etching program of silicon oxide Pending JP2012248779A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011121254A JP2012248779A (en) 2011-05-31 2011-05-31 Etching device, etching method and etching program of silicon oxide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011121254A JP2012248779A (en) 2011-05-31 2011-05-31 Etching device, etching method and etching program of silicon oxide

Publications (1)

Publication Number Publication Date
JP2012248779A true JP2012248779A (en) 2012-12-13

Family

ID=47468939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011121254A Pending JP2012248779A (en) 2011-05-31 2011-05-31 Etching device, etching method and etching program of silicon oxide

Country Status (1)

Country Link
JP (1) JP2012248779A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025195A (en) * 2014-07-18 2016-02-08 東京エレクトロン株式会社 Etching method
JP2016062947A (en) * 2014-09-16 2016-04-25 東京エレクトロン株式会社 Etching method

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188721A (en) * 1990-11-22 1992-07-07 Tokyo Electron Ltd Vertical heat treatment apparatus
JPH04296021A (en) * 1991-03-26 1992-10-20 Mitsubishi Electric Corp Surface treatment method for semiconductor substrate
JPH05251391A (en) * 1992-03-04 1993-09-28 Tokyo Electron Tohoku Kk Plasma processing device for semiconductor wafer
JPH06275570A (en) * 1993-03-19 1994-09-30 Fujitsu Ltd Plasma etching method
JPH09115889A (en) * 1995-10-17 1997-05-02 Nippon Asm Kk Apparatus and method for etching semiconductor
JP2002222806A (en) * 2001-01-26 2002-08-09 Ebara Corp Substrate processor
JP2003297818A (en) * 2002-04-05 2003-10-17 Hitachi Kokusai Electric Inc Substrate processing equipment
JP2006229085A (en) * 2005-02-18 2006-08-31 Tokyo Electron Ltd Plasma treatment equipment, thermal treatment equipment, treatment system, pretreatment equipment and storage medium
JP2008243893A (en) * 2007-03-26 2008-10-09 Sumitomo Precision Prod Co Ltd Substrate processing equipment
WO2009054232A1 (en) * 2007-10-22 2009-04-30 Nanomaterial Laboratory Co., Ltd. Semiconductor manufacturing apparatus, semiconductor manufacturing method, and electronic device
JP2010219494A (en) * 2009-02-20 2010-09-30 Tokyo Electron Ltd Vertical heat processing device and heat processing method

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188721A (en) * 1990-11-22 1992-07-07 Tokyo Electron Ltd Vertical heat treatment apparatus
JPH04296021A (en) * 1991-03-26 1992-10-20 Mitsubishi Electric Corp Surface treatment method for semiconductor substrate
JPH05251391A (en) * 1992-03-04 1993-09-28 Tokyo Electron Tohoku Kk Plasma processing device for semiconductor wafer
JPH06275570A (en) * 1993-03-19 1994-09-30 Fujitsu Ltd Plasma etching method
JPH09115889A (en) * 1995-10-17 1997-05-02 Nippon Asm Kk Apparatus and method for etching semiconductor
JP2002222806A (en) * 2001-01-26 2002-08-09 Ebara Corp Substrate processor
JP2003297818A (en) * 2002-04-05 2003-10-17 Hitachi Kokusai Electric Inc Substrate processing equipment
JP2006229085A (en) * 2005-02-18 2006-08-31 Tokyo Electron Ltd Plasma treatment equipment, thermal treatment equipment, treatment system, pretreatment equipment and storage medium
JP2008243893A (en) * 2007-03-26 2008-10-09 Sumitomo Precision Prod Co Ltd Substrate processing equipment
WO2009054232A1 (en) * 2007-10-22 2009-04-30 Nanomaterial Laboratory Co., Ltd. Semiconductor manufacturing apparatus, semiconductor manufacturing method, and electronic device
JP2010219494A (en) * 2009-02-20 2010-09-30 Tokyo Electron Ltd Vertical heat processing device and heat processing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025195A (en) * 2014-07-18 2016-02-08 東京エレクトロン株式会社 Etching method
JP2016062947A (en) * 2014-09-16 2016-04-25 東京エレクトロン株式会社 Etching method

Similar Documents

Publication Publication Date Title
CN105869979B (en) Lining processor, gas rectification part, the manufacture method of semiconductor devices
JP5837962B1 (en) Substrate processing apparatus, semiconductor device manufacturing method, and gas rectifier
CN104934313B (en) The manufacture method of lining processor and semiconductor device
JP5762602B1 (en) Substrate processing apparatus, semiconductor device manufacturing method, and program
JP5800969B1 (en) Substrate processing apparatus, semiconductor device manufacturing method, program, and recording medium
JP5971870B2 (en) Substrate processing apparatus, semiconductor device manufacturing method, and recording medium
KR20150110246A (en) Substrate processing apparatus, method for manufacturing semiconductor device and computer-readable recording midium
JP5793241B1 (en) Semiconductor device manufacturing method, substrate processing apparatus, program, and recording medium
JP5800957B1 (en) Substrate processing apparatus, semiconductor device manufacturing method, program, and recording medium
KR101669752B1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and recording medium
JP2017212331A (en) Method for processing processed body
CN107275182A (en) The manufacture method of lining processor and semiconductor devices
CN113451169B (en) Substrate processing apparatus, semiconductor device manufacturing method, and recording medium
US11355320B2 (en) Plasma processing apparatus and method for plasma processing
JP2012248779A (en) Etching device, etching method and etching program of silicon oxide
CN110120341B (en) Semiconductor device manufacturing method, substrate processing apparatus, and recording medium
CN108447766A (en) Semiconductor device manufacturing method, substrate processing apparatus, and storage medium
JP6183965B2 (en) Silicon oxide film, manufacturing method thereof, and silicon oxide film manufacturing apparatus
JP2013048186A (en) Replacement time determination device, replacement time determination method and plasma processing system
US11881396B2 (en) Deposition method
JP5885870B2 (en) Substrate processing apparatus, semiconductor device manufacturing method, program, and recording medium
CN110937566A (en) Method for manufacturing semiconductor device, substrate processing apparatus, and recording medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150414

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150901