JP2012204522A - DEPOSITION METHOD AND FORMATION METHOD OF Cu WIRE - Google Patents
DEPOSITION METHOD AND FORMATION METHOD OF Cu WIRE Download PDFInfo
- Publication number
- JP2012204522A JP2012204522A JP2011066469A JP2011066469A JP2012204522A JP 2012204522 A JP2012204522 A JP 2012204522A JP 2011066469 A JP2011066469 A JP 2011066469A JP 2011066469 A JP2011066469 A JP 2011066469A JP 2012204522 A JP2012204522 A JP 2012204522A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- mounting table
- processed
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 230000015572 biosynthetic process Effects 0.000 title claims description 27
- 238000000151 deposition Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 238000012546 transfer Methods 0.000 claims abstract description 45
- 150000002500 ions Chemical class 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 238000001179 sorption measurement Methods 0.000 claims abstract description 6
- 239000002923 metal particle Substances 0.000 claims abstract description 5
- 238000012545 processing Methods 0.000 claims description 48
- 230000004888 barrier function Effects 0.000 claims description 34
- 230000007246 mechanism Effects 0.000 claims description 23
- 238000001816 cooling Methods 0.000 claims description 19
- 238000007747 plating Methods 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 7
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- 230000008021 deposition Effects 0.000 abstract description 3
- 229910021645 metal ion Inorganic materials 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 166
- 239000010936 titanium Substances 0.000 description 98
- 239000007789 gas Substances 0.000 description 78
- 239000010949 copper Substances 0.000 description 66
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 36
- 229910052786 argon Inorganic materials 0.000 description 23
- 239000010410 layer Substances 0.000 description 22
- 230000008569 process Effects 0.000 description 17
- -1 argon ions Chemical class 0.000 description 11
- 238000009616 inductively coupled plasma Methods 0.000 description 8
- 238000002294 plasma sputter deposition Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000006698 induction Effects 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000003507 refrigerant Substances 0.000 description 3
- HDWDVUXQIOWBEP-UHFFFAOYSA-N C(C)C1(C=CC=C1)[Ru] Chemical compound C(C)C1(C=CC=C1)[Ru] HDWDVUXQIOWBEP-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- NQZFAUXPNWSLBI-UHFFFAOYSA-N carbon monoxide;ruthenium Chemical group [Ru].[Ru].[Ru].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-] NQZFAUXPNWSLBI-UHFFFAOYSA-N 0.000 description 2
- 239000002826 coolant Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- LGJJVJDDNWYROS-UHFFFAOYSA-N C1(C=CC=C1)[Ru]C=C(C=C(C)C)C Chemical compound C1(C=CC=C1)[Ru]C=C(C=C(C)C)C LGJJVJDDNWYROS-UHFFFAOYSA-N 0.000 description 1
- 241000237942 Conidae Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241001025261 Neoraja caerulea Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 125000000058 cyclopentadienyl group Chemical group C1(=CC=CC1)* 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- ZSWFCLXCOIISFI-UHFFFAOYSA-N endo-cyclopentadiene Natural products C1C=CC=C1 ZSWFCLXCOIISFI-UHFFFAOYSA-N 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
本発明は、成膜方法およびCu配線の形成方法に関する。 The present invention relates to a film forming method and a Cu wiring forming method.
半導体デバイスの製造においては、半導体ウエハ(以下単にウエハと記す)に成膜処理やエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、近時、半導体デバイスの高速化、配線パターンの微細化、高集積化の要求に対応して、配線の低抵抗化およびエレクトロマイグレーション耐性の向上が求められている。 In the manufacture of semiconductor devices, various processes such as film formation and etching are repeatedly performed on a semiconductor wafer (hereinafter simply referred to as a wafer) to manufacture a desired device. Corresponding to the demands for pattern miniaturization and high integration, there is a demand for lower wiring resistance and improved electromigration resistance.
このような点に対応して、配線材料にアルミニウム(Al)やタングステン(W)よりも導電性が高く(抵抗が低く)かつエレクトロマイグレーション耐性に優れている銅(Cu)が用いられるようになってきている。 Corresponding to these points, copper (Cu) having higher conductivity (lower resistance) and better electromigration resistance than aluminum (Al) and tungsten (W) is used as the wiring material. It is coming.
Cu配線の形成方法としては、トレンチやホールが形成された層間絶縁膜上に、チタン(Ti)、チタン窒化膜(TiN)、タンタル(Ta)、タンタル窒化膜(TaN)、などからなるバリア膜をPVDであるプラズマスパッタで形成し、バリア膜の上に同じくプラズマスパッタによりCuシード膜を形成し、さらにその上にCuめっきを施してトレンチやホールを完全に埋め込み、さらに、ウエハ表面の余分な銅薄膜およびバリア膜をCMP(Chemical Mechanical Polishing)処理により研磨処理して取り除き、平坦化して、Cu配線を得る技術が提案されている(例えば特許文献1)。 As a method for forming Cu wiring, a barrier film made of titanium (Ti), titanium nitride film (TiN), tantalum (Ta), tantalum nitride film (TaN), etc. is formed on an interlayer insulating film in which trenches and holes are formed. Is formed by PVD plasma sputtering, and a Cu seed film is also formed on the barrier film by plasma sputtering. Further, Cu plating is applied on the barrier film to completely fill trenches and holes. A technique has been proposed in which a copper thin film and a barrier film are removed by polishing by a CMP (Chemical Mechanical Polishing) process and planarized to obtain a Cu wiring (for example, Patent Document 1).
ところで、半導体デバイスのデザインルールが益々微細化しており、トレンチの幅やホール径が数十nmとなっており、このような狭いトレンチやホール内に、Ti膜等のバリア膜をプラズマスパッタのようなイオン化PVD(iPVD)で形成する場合には、トレンチやホールの間口部分にオーバーハング部分が発生してトレンチやホールの開口幅が狭くなってしまい、その後のCuめっきによりトレンチやホールを埋め込んでも内部が十分に埋まらずにボイド(空洞)が発生する等の問題が生ずる。 By the way, semiconductor device design rules are becoming increasingly finer, and the trench width and hole diameter are several tens of nanometers. A barrier film such as a Ti film is formed in such a narrow trench or hole as in plasma sputtering. In the case of forming by ionized PVD (iPVD), an overhang portion is generated at the opening portion of the trench or hole, and the opening width of the trench or hole is narrowed. Even if the trench or hole is buried by subsequent Cu plating, Problems such as generation of voids (cavities) due to insufficient filling of the interior occur.
このような問題を解決するため、バリア膜であるTi膜をプラズマスパッタで成膜する際に、載置台に設けられたヒーターによりウエハを加熱し、Ti膜を流動させる技術が提案されている(特許文献2)。 In order to solve such problems, a technique has been proposed in which, when a Ti film as a barrier film is formed by plasma sputtering, the wafer is heated by a heater provided on the mounting table to flow the Ti film ( Patent Document 2).
しかしながら、上記特許文献2のように、Ti膜成膜時に載置台に設けられたヒーターによりウエハを加熱する場合には、成膜処理後、高温のまま処理容器からウエハを搬出しなければならず、膜の酸化が懸念される。 However, when the wafer is heated by the heater provided on the mounting table during Ti film formation as in Patent Document 2, the wafer must be carried out of the processing container at a high temperature after the film formation process. There is concern about oxidation of the film.
また、ウエハの温度が低下してからウエハを搬出する場合には、スループットが低下してしまう。特に、Ti膜の成膜後にプラズマスパッタによりCuシードを形成する場合等、ウエハの温度を低温にする必要がある場合には、加熱されたウエハの温度をCuシード膜形成のための温度まで低下させるために非常に時間がかかり、スループットが一層低下してデバイス生産の歩留まりが悪くなる。 Further, when the wafer is unloaded after the temperature of the wafer is lowered, the throughput is lowered. In particular, when the temperature of the wafer needs to be lowered, such as when Cu seed is formed by plasma sputtering after the Ti film is formed, the temperature of the heated wafer is lowered to the temperature for forming the Cu seed film. Therefore, it takes a very long time to further reduce the throughput and the device production yield.
本発明はかかる事情に鑑みてなされたものであって、iPVDにより被処理基板を加熱してトレンチやホールの間口部のオーバーハングを抑制しつつバリア層等として用いられるTi膜のような金属膜を成膜するとともに、成膜後に速やかに被処理基板の温度を低下させることができる成膜方法、およびこのような金属膜からなるバリア層上にCu膜を成膜してCu配線を形成するCu配線の形成方法を提供することを課題とする。 The present invention has been made in view of such circumstances, and a metal film such as a Ti film used as a barrier layer or the like while heating a substrate to be processed by iPVD and suppressing an overhang of a trench or a hole opening. And forming a Cu wiring by forming a Cu film on the barrier layer made of such a metal film, and a method for reducing the temperature of the substrate to be processed immediately after the film formation. It is an object to provide a method for forming a Cu wiring.
本発明の第1の観点では、処理容器と、前記処理容器内で被処理基板を載置する載置台と、前記載置台を冷却する冷却機構と、前記被処理基板を載置台に吸着させる吸着機構と、前記載置台と前記被処理基板との間に伝熱ガスを供給する伝熱ガス供給手段と、前記処理容器内にプラズマ生成ガスを導入するガス導入機構と、前記処理容器内に前記プラズマ生成ガスのプラズマを生成するプラズマ生成機構と、前記被処理基板に成膜される金属のターゲットと、前記ターゲットに電圧を印加する直流電源と、前記載置台にイオンを引きこむための高周波バイアスを印加するバイアス電源とを有する成膜装置を用いて被処理基板に金属膜を成膜する成膜方法であって、前記冷却機構により前記載置台を低温に保持して、前記吸着機構により前記載置台の上に前記被処理基板を吸着させずに載置する工程と、次いで、前記プラズマ生成ガスのプラズマを生成し、前記バイアス電源から前記載置台に高周波バイアスを印加した状態で、前記被処理基板に前記プラズマ生成ガスのイオンを引きこんで被処理基板を相対的に高温に予備加熱する工程と、次いで、前記プラズマが形成された状態で、前記直流電源から前記ターゲットに電圧を印加し、前記ターゲットから金属粒子を放出させ、前記バイアス電源により、前記プラズマ生成ガスのイオンとともに前記プラズマによりイオン化した金属イオンを前記被処理基板に引きこんで金属膜を形成する工程と、前記成膜を停止した後、前記成膜を停止した後、前記吸着機構により前記被処理基板を前記相対的に低温に保持された前記載置台に吸着させ、前記載置台と前記被処理基板との間に伝熱ガスを供給して前記被処理基板と前記載置台との間を伝熱させ、前記被処理基板を冷却する工程と、冷却された被処理基板を前記処理容器から搬出する工程とを有することを特徴とする成膜方法を提供する。 In the first aspect of the present invention, a processing container, a mounting table for mounting the substrate to be processed in the processing container, a cooling mechanism for cooling the mounting table, and an adsorption for adsorbing the processing substrate to the mounting table. A mechanism, a heat transfer gas supply means for supplying a heat transfer gas between the mounting table and the substrate to be processed, a gas introduction mechanism for introducing a plasma generation gas into the processing container, and the above in the processing container A plasma generation mechanism for generating plasma of a plasma generation gas, a metal target formed on the substrate to be processed, a DC power source for applying a voltage to the target, and a high-frequency bias for drawing ions into the mounting table A film forming method for forming a metal film on a substrate to be processed using a film forming apparatus having a bias power source for applying a voltage, wherein the mounting table is held at a low temperature by the cooling mechanism and Description Placing the substrate to be treated on a table without adsorbing the substrate, and then generating plasma of the plasma generating gas and applying the high frequency bias from the bias power source to the table. A step of preheating the substrate to be processed to a relatively high temperature by drawing ions of the plasma generation gas to the substrate, and then applying a voltage from the DC power source to the target in a state where the plasma is formed, Releasing the metal particles from the target, drawing the metal ions ionized by the plasma into the substrate to be processed together with the ions of the plasma generating gas by the bias power source, and stopping the film formation After the film formation is stopped, the substrate to be processed is adsorbed to the mounting table held at the relatively low temperature by the adsorption mechanism. And a step of supplying a heat transfer gas between the mounting table and the substrate to be processed to transfer heat between the substrate to be processed and the mounting table, and cooling the substrate to be processed. And a step of unloading the substrate to be processed from the processing container.
上記第1の観点において、前記載置台は−30〜90℃に冷却されることが好ましい。前記吸着機構としては静電チャックを好適に用いることができる。この場合に、前記予備加熱する工程は、被処理基板を100℃以上に加熱することが好ましく、100〜200℃に加熱することがより好ましい。さらに、前記金属膜としてはTi膜を好適に用いることができる。 In the first aspect, the mounting table is preferably cooled to −30 to 90 ° C. An electrostatic chuck can be suitably used as the adsorption mechanism. In this case, in the preliminary heating step, the substrate to be processed is preferably heated to 100 ° C. or higher, more preferably 100 to 200 ° C. Furthermore, a Ti film can be suitably used as the metal film.
本発明の第2の観点では、被処理基板に形成された所定パターンのトレンチおよび/またはホール内にCuを埋め込んでCu配線を形成するCu配線の形成方法であって、前記被処理基板の少なくとも前記トレンチおよび/またはホールが形成されている部分の表面に上記第1の観点の成膜方法により金属膜を成膜してバリア層を形成する工程と、前記バリア層が形成された前記トレンチおよび/またはホールにCuを埋め込む工程と、前記Cuを埋め込んだ後、前記トレンチおよび/またはホールの開口部までのCu部分を研磨して平坦化する工程とを有することを特徴とするCu配線の形成方法を提供する。 According to a second aspect of the present invention, there is provided a Cu wiring forming method for forming a Cu wiring by burying Cu in a trench and / or a hole of a predetermined pattern formed on the substrate to be processed. Forming a barrier layer by forming a metal film on the surface of the portion where the trench and / or hole is formed by the film forming method of the first aspect; and the trench having the barrier layer formed thereon and And / or a process of embedding Cu in the hole, and a process of polishing and flattening the Cu portion up to the opening of the trench and / or hole after the Cu is buried. Provide a method.
上記第2の観点において、前記トレンチおよび/またはホールは、前記被処理体の絶縁膜に形成されている構成とすることができる。前記バリア層を成膜した後、該バリア層の上にルテニウムからなるライナー膜を形成する工程をさらに有することが好ましい。また、前記Cuを埋め込む工程は、PVDによりCuシード膜を形成した後にCuめっきで前記トレンチおよび/またはホールを埋め込むことが好ましい。前記研磨して平坦化する工程は、CMPで行われることが好ましい。 In the second aspect, the trench and / or hole may be formed in an insulating film of the object to be processed. It is preferable to further include a step of forming a liner film made of ruthenium on the barrier layer after forming the barrier layer. In the step of burying Cu, it is preferable to bury the trench and / or hole by Cu plating after forming a Cu seed film by PVD. The step of polishing and planarizing is preferably performed by CMP.
本発明の第3の観点では、コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記第1の観点の成膜方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体を提供する。 According to a third aspect of the present invention, there is provided a storage medium that operates on a computer and stores a program for controlling a film forming apparatus, and the program is executed when the film forming method according to the first aspect is performed. A storage medium is provided that causes a computer to control the film formation apparatus.
本発明によれば、プラズマ生成ガスのイオンを被処理基板に引き込んで被処理基板を相対的に高温に予備加熱し、被処理基板が相対的に高温の状態でプラズマ生成ガスのイオンとともに金属粒子のイオンを被処理基板に引き込んで金属膜を成膜するので、金属粒子の移動が生じてトレンチやホールの開口部でオーバーハングが形成されることを抑制することができる。また、載置台自体は加熱せずに相対的に低温に保持し、予備加熱および成膜の際には、被処理基板を載置台に保持させずにほぼ断熱状態で被処理基板の加熱を許容し、成膜後は吸着機構により被処理基板を載置台に吸着させて載置台と被処理基板とを伝熱させ、基板を冷却するので、被処理基板を速やかに冷却することができる。このため、高温で被処理基板を搬出することによる膜の酸化を懸念する必要がなく、また冷却時間を短くすることができるのでスループットを向上させることができる。 According to the present invention, the plasma generation gas ions are drawn into the substrate to be processed, the substrate to be processed is preheated to a relatively high temperature, and the metal particles together with the plasma generation gas ions are heated in a relatively high temperature state. Since the metal ions are drawn into the substrate to be processed to form the metal film, it is possible to suppress the occurrence of the overhang at the opening of the trench or the hole due to the movement of the metal particles. In addition, the mounting table itself is kept at a relatively low temperature without being heated, and during preheating and film formation, the substrate to be processed is allowed to be heated in a substantially adiabatic state without being held on the mounting table. After the film formation, the substrate to be processed is attracted to the mounting table by the suction mechanism to transfer the heat between the mounting table and the substrate to be processed, and the substrate is cooled, so that the substrate to be processed can be quickly cooled. Therefore, there is no need to worry about oxidation of the film due to carrying out the substrate to be processed at a high temperature, and the cooling time can be shortened, so that the throughput can be improved.
以下、添付図面を参照して本発明の実施形態について具体的に説明する。ここでは、Cu配線のバリア層としてのTi膜の成膜およびバリア層を含むCu配線の形成について説明する。 Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings. Here, the formation of a Ti film as a barrier layer of a Cu wiring and the formation of a Cu wiring including the barrier layer will be described.
<Ti膜の成膜装置の構成>
まず、本発明の一実施形態に係る成膜方法を実施するためのTi膜成膜装置の一例について説明する。
図1は、本発明の一実施形態に係る成膜方法を実施するためのTi膜成膜装置の一例を示す断面図である。ここではTi膜成膜装置としてiPVD(ionized Physical Vapor Deposition)であるICP(Inductively Coupled Plasma)型プラズマスパッタ装置を例にとって説明する。
<Configuration of Ti Film Deposition Apparatus>
First, an example of a Ti film forming apparatus for performing a film forming method according to an embodiment of the present invention will be described.
FIG. 1 is a sectional view showing an example of a Ti film forming apparatus for performing a film forming method according to an embodiment of the present invention. Here, an ICP (Inductively Coupled Plasma) type plasma sputtering apparatus which is an iPVD (ionized Physical Vapor Deposition) will be described as an example of the Ti film forming apparatus.
図1に示すように、このTi膜成膜装置10は、例えばアルミニウム等により筒体状に成形された処理容器51を有している。この処理容器51は接地され、その底部52には排気口53が設けられており、排気口53には排気管54が接続されている。排気管54には圧力調整を行うスロットルバルブ55および真空ポンプ56が接続されており、処理容器51内が真空引き可能となっている。また処理容器51の底部52には、処理容器51内へ所定のガスを導入するガス導入口57が設けられている。このガス導入口57にはガス供給配管58が接続されており、ガス供給配管58には、プラズマ励起用ガスとして希ガス、例えばArガスや他の必要なガス例えばN2ガス等を供給するためのガス供給源59が接続されている。また、ガス供給配管58には、ガス流量制御器、バルブ等よりなるガス制御部60が介装されている。 As shown in FIG. 1, the Ti film forming apparatus 10 has a processing container 51 formed into a cylindrical shape with, for example, aluminum. The processing vessel 51 is grounded, and an exhaust port 53 is provided at the bottom 52, and an exhaust pipe 54 is connected to the exhaust port 53. A throttle valve 55 and a vacuum pump 56 for adjusting pressure are connected to the exhaust pipe 54 so that the inside of the processing container 51 can be evacuated. Further, a gas inlet 57 for introducing a predetermined gas into the processing container 51 is provided at the bottom 52 of the processing container 51. A gas supply pipe 58 is connected to the gas inlet 57 for supplying a rare gas such as Ar gas or other necessary gas such as N 2 gas as the plasma excitation gas. The gas supply source 59 is connected. The gas supply pipe 58 is provided with a gas control unit 60 including a gas flow rate controller and a valve.
処理容器51内には、被処理基板であるウエハWを載置するための載置機構62が設けられる。この載置機構62は、円板状に成形された載置台63と、この載置台63を支持するとともに接地された中空筒体状の支柱64とを有している。載置台63は、例えばアルミニウム合金等の導電性材料よりなり、支柱64を介して接地されている。載置台63の中には冷却機構として冷却ジャケット65が設けられており、図示しない冷媒流路を介して冷媒を供給するようになっている。冷媒としては、ガルデンを好適に用いることができ、−30〜90℃、例えば30℃に制御される。 In the processing container 51, a mounting mechanism 62 for mounting a wafer W as a substrate to be processed is provided. The mounting mechanism 62 includes a mounting table 63 formed in a disc shape, and a hollow cylindrical column support 64 that supports the mounting table 63 and is grounded. The mounting table 63 is made of a conductive material such as an aluminum alloy, and is grounded via a support column 64. A cooling jacket 65 is provided in the mounting table 63 as a cooling mechanism so as to supply a refrigerant through a refrigerant channel (not shown). As the refrigerant, Galden can be preferably used, and is controlled at -30 to 90 ° C, for example, 30 ° C.
載置台63の上面側は、例えばアルミナ等の誘電体部材66aの中に薄い円板状の電極66bが埋め込まれて静電チャック66を構成しており、ウエハWを静電力により吸着保持可能であり、また静電力を解除することにより脱離可能である。また、支柱64の下部は、処理容器51の底部52の中心部に形成された挿通孔67を貫通して下方へ延びている。支柱64は、図示しない昇降機構により上下移動可能となっており、これにより載置機構62の全体が昇降される。 On the upper surface side of the mounting table 63, for example, an electrostatic chuck 66 is configured by embedding a thin disk-like electrode 66b in a dielectric member 66a such as alumina, and the wafer W can be attracted and held by an electrostatic force. Yes, it can be detached by releasing the electrostatic force. Further, the lower portion of the support column 64 extends downward through an insertion hole 67 formed at the center of the bottom 52 of the processing vessel 51. The support column 64 can be moved up and down by an elevator mechanism (not shown), whereby the entire mounting mechanism 62 is moved up and down.
支柱64を囲むように、伸縮可能に構成された蛇腹状の金属ベローズ68が設けられており、この金属ベローズ68は、その上端が載置台63の下面に気密に接合され、また下端が処理容器51の底部52の上面に気密に接合されており、処理容器51内の気密性を維持しつつ載置機構62の昇降移動を許容できるようになっている。 A bellows-like metal bellows 68 configured to be stretchable is provided so as to surround the support column 64, and the upper end of the metal bellows 68 is airtightly joined to the lower surface of the mounting table 63, and the lower end thereof is a processing container. It is airtightly joined to the upper surface of the bottom part 52 of 51, and the raising / lowering movement of the mounting mechanism 62 can be permitted while maintaining the airtightness in the processing container 51.
また底部52には、上方に向けて例えば3本(図2では2本のみ示す)の支持ピン69が起立した状態で設けられており、また、この支持ピン69に対応させて載置台63にピン挿通孔70が形成されている。したがって、載置台63を降下させた際に、ピン挿通孔70を貫通した支持ピン69の上端部でウエハWを受けて、そのウエハWを外部より侵入する搬送アーム(図示せず)との間で移載することができる。このため、処理容器51の下部側壁には、搬送アームを侵入させるために搬出入口71が設けられ、この搬出入口71には、開閉可能になされたゲートバルブGが設けられている。このゲートバルブGを介して、例えば真空搬送室(図示せず)が接続されている。 Further, for example, three (only two are shown in FIG. 2) support pins 69 are provided on the bottom portion 52 in an upward direction. The support pins 69 correspond to the support pins 69 on the mounting table 63. A pin insertion hole 70 is formed. Therefore, when the mounting table 63 is lowered, the wafer W is received by the upper end portion of the support pin 69 penetrating the pin insertion hole 70, and between the transfer arm (not shown) that enters the wafer W from the outside. Can be transferred. For this reason, a carry-out / inlet 71 is provided in the lower side wall of the processing container 51 in order to allow the transfer arm to enter, and the carry-out / inlet 71 is provided with a gate valve G that can be opened and closed. For example, a vacuum transfer chamber (not shown) is connected via the gate valve G.
また上述した静電チャック66の電極66bには、給電ライン72を介してチャック用電源73が接続されており、このチャック用電源73から電極66bに直流電圧を印加することにより、ウエハWが静電力により吸着保持される。また、チャック用電源73はスイッチ(図示せず)によりオン・オフ可能となっており、チャック用電源73をオフにすることによりウエハWが脱離される。また給電ライン72にはバイアス用高周波電源74が接続されており、この給電ライン72を介して静電チャック66の電極66bに対してバイアス用の高周波電力を供給し、ウエハWにバイアス電力が印加されるようになっている。この高周波電力の周波数は、400kHz〜60MHzが好ましく、例えば13.56MHzが採用される。 In addition, a chuck power source 73 is connected to the electrode 66b of the electrostatic chuck 66 through a power supply line 72. By applying a DC voltage to the electrode 66b from the chuck power source 73, the wafer W is brought into a static state. Adsorbed and held by electric power. Further, the chuck power source 73 can be turned on / off by a switch (not shown), and the wafer W is detached by turning off the chuck power source 73. A bias high frequency power source 74 is connected to the power supply line 72, and bias high frequency power is supplied to the electrode 66 b of the electrostatic chuck 66 via the power supply line 72, and bias power is applied to the wafer W. It has come to be. The frequency of the high frequency power is preferably 400 kHz to 60 MHz, and for example, 13.56 MHz is adopted.
吸着されたウエハWの裏面側の静電チャック66の載置面には、伝熱ガスを供給する伝熱ガス流路88が形成されており、伝熱ガス流路に伝熱ガス供給源89から伝熱ガス、例えばArガスが供給されるようになっている。伝熱ガスとしては、Arガス以外に、Arガスより伝熱が良好なHeガスを用いてもよい。伝熱ガス流路88は、処理容器51の下方から支柱64内を通り、載置台63および静電チャック66を貫通して延び、静電チャック66をオンにしてウエハWを吸着する際にウエハWと静電チャック66との間に伝熱ガスを流してウエハWの伝熱を効果的に行えるようになっている。 A heat transfer gas channel 88 for supplying heat transfer gas is formed on the mounting surface of the electrostatic chuck 66 on the back side of the wafer W that has been adsorbed, and a heat transfer gas supply source 89 is provided in the heat transfer gas channel. A heat transfer gas, for example, Ar gas is supplied. As the heat transfer gas, in addition to Ar gas, He gas having better heat transfer than Ar gas may be used. The heat transfer gas flow path 88 passes through the support column 64 from below the processing container 51 and extends through the mounting table 63 and the electrostatic chuck 66. When the electrostatic chuck 66 is turned on and the wafer W is attracted, Heat transfer gas is allowed to flow between W and the electrostatic chuck 66 to effectively transfer the heat of the wafer W.
一方、処理容器51の天井部には、例えばアルミナ等の誘電体よりなる高周波に対して透過性のある透過板76がOリング等のシール部材77を介して気密に設けられている。そして、この透過板76の上部に、処理容器51内の処理空間Sにプラズマ励起用ガスとしての希ガス、例えばArガスをプラズマ化してプラズマを発生するためのプラズマ発生源78が設けられる。なお、このプラズマ励起用ガスとして、Arに代えて他の希ガス、例えばHe、Ne、Kr等を用いてもよい。 On the other hand, a transmission plate 76 that is permeable to high frequencies made of a dielectric material such as alumina, for example, is hermetically provided on the ceiling of the processing vessel 51 via a seal member 77 such as an O-ring. A plasma generation source 78 for generating a plasma by generating a rare gas, for example, Ar gas, as a plasma excitation gas in the processing space S in the processing vessel 51 in the upper portion of the transmission plate 76 is provided. As this plasma excitation gas, other rare gases such as He, Ne, Kr, etc. may be used instead of Ar.
プラズマ発生源78は、透過板76に対応させて設けた誘導コイル80を有しており、この誘導コイル80には、プラズマ発生用の例えば13.56MHzの高周波電源81が接続されて、上記透過板76を介して処理空間Sに高周波電力が導入され誘導電界を形成するようになっている。 The plasma generation source 78 has an induction coil 80 provided so as to correspond to the transmission plate 76. To this induction coil 80, for example, a 13.56 MHz high frequency power source 81 for plasma generation is connected, and the transmission is performed. High frequency power is introduced into the processing space S via the plate 76 to form an induced electric field.
また透過板76の直下には、導入された高周波電力を拡散させる例えばアルミニウムよりなるバッフルプレート82が設けられる。そして、このバッフルプレート82の下部には、上記処理空間Sの上部側方を囲むようにして例えば断面が内側に向けて傾斜されて環状(截頭円錐殻状)の金属Tiからなるターゲット83が設けられており、このターゲット83にはArイオンを引きつけるための直流電力を印加するターゲット用の電圧可変の直流電源84が接続されている。なお、直流電源に代えて交流電源を用いてもよい。 A baffle plate 82 made of aluminum, for example, is provided directly below the transmission plate 76 to diffuse the introduced high-frequency power. In the lower part of the baffle plate 82, a target 83 made of, for example, an annular (a truncated cone-shell) metal Ti is provided so as to surround the upper side of the processing space S, for example, the cross section is inclined inward. The target 83 is connected to a target variable voltage DC power supply 84 for applying DC power for attracting Ar ions. An AC power supply may be used instead of the DC power supply.
また、ターゲット83の外周側には、これに磁界を付与するための磁石85が設けられている。ターゲット83はプラズマ中のArイオンによりTiの原子あるいは原子団としてスパッタされるとともに、プラズマ中を通過する際に多くはイオン化される。 Further, a magnet 85 for applying a magnetic field to the target 83 is provided on the outer peripheral side of the target 83. The target 83 is sputtered as Ti atoms or atomic groups by Ar ions in the plasma, and is largely ionized when passing through the plasma.
またこのターゲット83の下部には、上記処理空間Sを囲むようにして例えばアルミニウムや銅よりなる円筒状の保護カバー部材86が設けられている。この保護カバー部材86は接地されるとともに、その下部は内側へ屈曲されて載置台63の側部近傍に位置されている。したがって、保護カバー部材86の内側の端部は、載置台63の外周側を囲むようにして設けられている。 A cylindrical protective cover member 86 made of, for example, aluminum or copper is provided below the target 83 so as to surround the processing space S. The protective cover member 86 is grounded, and a lower portion thereof is bent inward and is positioned in the vicinity of the side portion of the mounting table 63. Therefore, the inner end of the protective cover member 86 is provided so as to surround the outer peripheral side of the mounting table 63.
このTi成膜装置10は、制御部100により制御されるようになっている。この制御部100は、各構成部の制御を実行するマイクロプロセッサ(コンピュータ)からなるプロセスコントローラ101と、オペレータが装置を管理するためにコマンドの入力操作等を行うキーボードや、装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース102と、Ti膜成膜装置10で実行される処理をプロセスコントローラ101の制御にて実現するための制御プログラムや、各種データ、および処理条件に応じて処理装置の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部103とを備えている。なお、ユーザーインターフェース102および記憶部103はプロセスコントローラ101に接続されている。 The Ti film forming apparatus 10 is controlled by the control unit 100. This control unit 100 visualizes a process controller 101 composed of a microprocessor (computer) that controls each component, a keyboard for an operator to input commands to manage the device, and the operating status of the device. A control program for realizing processing executed by the user interface 102 including the display and the Ti film forming apparatus 10 under the control of the process controller 101, various data, and processing conditions A program for causing each component of the apparatus to execute processing, that is, a storage unit 103 storing a recipe is provided. Note that the user interface 102 and the storage unit 103 are connected to the process controller 101.
上記レシピは記憶部103の中の記憶媒体103aに記憶されている。記憶媒体は、ハードディスクであってもよいし、CD−ROM、DVD、BD(Blue−ray Disc)、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。 The recipe is stored in the storage medium 103 a in the storage unit 103. The storage medium may be a hard disk or a portable medium such as a CD-ROM, DVD, BD (Blue-ray Disc), or flash memory. Moreover, you may make it transmit a recipe suitably from another apparatus via a dedicated line, for example.
そして、必要に応じて、ユーザーインターフェース102からの指示等にて任意のレシピを記憶部103から呼び出してプロセスコントローラ101に実行させることで、プロセスコントローラ101の制御下で、Ti膜成膜装置10での所望の処理が行われる。 Then, if necessary, an arbitrary recipe is called from the storage unit 103 by an instruction from the user interface 102 and is executed by the process controller 101, so that the Ti film forming apparatus 10 can control the process controller 101. The desired processing is performed.
<Ti膜の成膜方法>
次に、以上のように構成されるTi膜成膜装置におけるTi膜の成膜方法について図2のフローチャートおよび図3の温度プロファイル例を参照して説明する。
<Ti film forming method>
Next, a Ti film forming method in the Ti film forming apparatus configured as described above will be described with reference to the flowchart of FIG. 2 and the temperature profile example of FIG.
まず、ウエハWを図1に示す処理容器51内へ搬入し、このウエハWを載置台63を構成する冷却機構である冷却ジャケット65に供給された冷媒により低温に保持された載置台63上に載置する(ステップ1)。このとき静電チャック66への電圧供給をオフとし、ウエハWを吸着しない状態とし、伝熱ガスはバイパスライン(図示せず)に流し、ウエハWの裏面には供給しない。このため、載置台63とウエハWとの間には熱の伝達はほとんど存在せず、積極的に伝熱していない状態である。 First, the wafer W is loaded into the processing container 51 shown in FIG. 1, and the wafer W is placed on the mounting table 63 held at a low temperature by the coolant supplied to the cooling jacket 65 that is a cooling mechanism constituting the mounting table 63. Place (Step 1). At this time, the voltage supply to the electrostatic chuck 66 is turned off, the wafer W is not adsorbed, and the heat transfer gas flows through a bypass line (not shown) and is not supplied to the back surface of the wafer W. For this reason, there is almost no heat transfer between the mounting table 63 and the wafer W, and the heat is not actively transferred.
そして、真空ポンプ56を動作させることにより処理容器51内が所定の真空状態にされる。その状態で、処理容器51内に、ガス制御部60を操作して所定流量でプラズマ生成ガスであるArガスを流しつつスロットルバルブ55を制御して処理容器51内を所定の真空度に維持し、3〜30sec、例えば5secの間所定流量でArガスを流してガスを安定化させる(ステップ2)。 Then, by operating the vacuum pump 56, the inside of the processing vessel 51 is brought into a predetermined vacuum state. In this state, the gas control unit 60 is operated in the processing container 51 to flow the Ar gas as the plasma generation gas at a predetermined flow rate, and the throttle valve 55 is controlled to maintain the processing container 51 at a predetermined vacuum level. The gas is stabilized by flowing Ar gas at a predetermined flow rate for 3 to 30 seconds, for example, 5 seconds (step 2).
次いで、Arガスを流した状態で、プラズマ発生源78の高周波電源81から誘導コイル80に高周波電力(プラズマ電力)を供給する一方、バイアス用高周波電源74から静電チャック66の電極66bに対して所定のバイアス用の高周波電力を供給する。これにより、処理容器51内において、アルゴンガスがプラズマ化されてアルゴンイオンが生成される。電極66bには直流電圧を印加せずにウエハWを吸着しない状態で、アルゴンプラズマ中のアルゴンイオンをバイアス用の高周波電力によりウエハW面上に衝突させてエネルギーを与え、ウエハWを予め所定温度に加熱する(ステップ3)。 Next, high-frequency power (plasma power) is supplied from the high-frequency power source 81 of the plasma generation source 78 to the induction coil 80 with Ar gas flowing, while the high-frequency power source 74 for bias is applied to the electrode 66b of the electrostatic chuck 66. A high frequency power for a predetermined bias is supplied. Thereby, in the processing container 51, argon gas is turned into plasma and argon ions are generated. In the state where no DC voltage is applied to the electrode 66b and the wafer W is not adsorbed, the argon ions in the argon plasma are made to collide with the surface of the wafer W by the high frequency power for biasing to give energy to the wafer W in advance. (Step 3).
このとき、冷却ジャケット65に冷媒が供給されることにより、載置台63は例えば30℃程度の比較的低い温度に制御されているが、ウエハWは静電チャック66により吸着されておらず、伝熱ガスも供給されていないので、ウエハWと静電チャック66との間の微小空間により、ウエハWは冷却され難い。このため、アルゴンイオンのエネルギーによりウエハWが加熱されてその温度が上昇する。すなわちウエハWが予備加熱される。このようにアルゴンイオンにより予備加熱することにより、Ti膜成膜の際、トレンチやホールの肩部のTiの微粒子がトレンチやホール内へ移動するため、ホールやトレンチの開口部のオーバーハングを抑制することができる。 At this time, the mounting table 63 is controlled to a relatively low temperature of, for example, about 30 ° C. by supplying the coolant to the cooling jacket 65, but the wafer W is not adsorbed by the electrostatic chuck 66 and transmitted. Since no hot gas is supplied, the wafer W is difficult to be cooled by the minute space between the wafer W and the electrostatic chuck 66. For this reason, the wafer W is heated by the energy of argon ions, and the temperature rises. That is, the wafer W is preheated. By preheating with argon ions in this way, Ti fine particles on the shoulders of trenches and holes move into the trenches and holes during Ti film formation, so overhangs at the openings of the holes and trenches are suppressed. can do.
このときのウエハWの温度は、アルゴンガス流量、誘導コイル80への高周波電力(ICPパワー)、電極66bに印加されるバイアスパワー、アルゴンイオン照射時間等により、調整することができる。このときの予備加熱の温度は、100℃以上であることが好ましい。100℃以上であれば、Ti膜成膜時にTiを移動させることができ、トレンチやホールのオーバーハングにより開口幅が狭くなることを抑制することができる。また、200℃より高くても効果が飽和するだけである。このため、予備加熱温度は100℃以上200℃以下であることが好ましい。図3の例では、アルゴンイオンの照射時間を60sec程度にしてウエハ温度を170℃まで上昇させている。 The temperature of the wafer W at this time can be adjusted by the argon gas flow rate, the high frequency power (ICP power) to the induction coil 80, the bias power applied to the electrode 66b, the argon ion irradiation time, and the like. The preheating temperature at this time is preferably 100 ° C. or higher. If it is 100 degreeC or more, Ti can be moved at the time of Ti film formation, and it can suppress that an opening width becomes narrow by the overhang of a trench or a hole. Moreover, even if it exceeds 200 degreeC, an effect is only saturated. For this reason, it is preferable that preheating temperature is 100 degreeC or more and 200 degrees C or less. In the example shown in FIG. 3, the wafer temperature is increased to 170 ° C. by setting the argon ion irradiation time to about 60 seconds.
その後、静電チャック66の直流電源をオフにしたままの状態で、誘導コイル80に高周波電力を供給してプラズマを生成するとともに、静電チャック66の電極66bに高周波電力を供給してウエハWに高周波バイアスを印加し、また、伝熱ガスであるArガスをバイパスさせてウエハWと載置台63との間に伝熱ガスを流さず、アルゴンプラズマを維持したまま、可変直流電源84から直流電力をTiからなるターゲット83に印加して以下に説明するようにトレンチやホールを含む全面にTi膜を成膜する(ステップ4)。 Thereafter, with the DC power supply of the electrostatic chuck 66 kept off, high-frequency power is supplied to the induction coil 80 to generate plasma, and high-frequency power is supplied to the electrode 66b of the electrostatic chuck 66 to supply the wafer W. A high frequency bias is applied to the substrate, and Ar gas, which is a heat transfer gas, is bypassed so that the heat transfer gas does not flow between the wafer W and the mounting table 63, and the direct current is supplied from the variable DC power source 84 while maintaining the argon plasma. Electric power is applied to the target 83 made of Ti, and a Ti film is formed on the entire surface including the trenches and holes as described below (step 4).
Ti膜の成膜は、具体的には以下のように行われる。
ターゲット83に可変直流電源84から直流電力が印加されると、アルゴンプラズマ中のアルゴンイオンが直流電圧に引き寄せられてターゲット83に衝突し、ターゲット83がスパッタされてTi粒子が放出(飛翔)される。この際、ターゲット83に印加する直流電圧により放出されるTiの量が最適に制御される。また、スパッタされたターゲット83から放出されたTi粒子であるTi原子、Ti原子団はプラズマ中を通る際に多くはイオン化される。そして、イオン化されたTiイオンと電気的に中性な中性Ti原子とが混在する状態となってバイアス印加された下方向のウエハWへ引き込まれて行く。この時のイオン化率は高周波電源81から供給される高周波電力により生成されたプラズマによって制御される。
Specifically, the Ti film is formed as follows.
When DC power is applied to the target 83 from the variable DC power source 84, argon ions in the argon plasma are attracted to the DC voltage and collide with the target 83, and the target 83 is sputtered to release (fly) Ti particles. . At this time, the amount of Ti released by the DC voltage applied to the target 83 is optimally controlled. Further, Ti atoms and Ti atomic groups, which are Ti particles emitted from the sputtered target 83, are mostly ionized when passing through the plasma. Then, the ionized Ti ions and electrically neutral neutral Ti atoms are mixed and drawn into the downward wafer W to which a bias is applied. The ionization rate at this time is controlled by the plasma generated by the high frequency power supplied from the high frequency power supply 81.
Tiイオンは、バイアス用高周波電源74から静電チャック66の電極66bに印加されたバイアス用の高周波電力によりウエハW面上に形成される厚さ数mm程度のイオンシースの領域に入ると、強い指向性をもってウエハW側に加速するように引き付けられてウエハWに堆積してTi膜が形成される。このとき、バイアス用の高周波電力によりアルゴンイオンもウエハW側に引き付けられるが、この際のバイアスパワーを調整してTiによる成膜とArによるエッチングを調整して所望の成膜速度でTi膜を成膜する。 When Ti ions enter the region of an ion sheath having a thickness of about several millimeters formed on the surface of the wafer W by the high frequency power for bias applied from the high frequency power source 74 for bias to the electrode 66b of the electrostatic chuck 66, the Ti ions are strong. The Ti film is formed by being attracted so as to accelerate toward the wafer W with directivity and deposited on the wafer W. At this time, argon ions are also attracted to the wafer W side by the high-frequency power for bias, and the Ti film is formed at a desired film formation speed by adjusting the bias power at this time to adjust the film formation by Ti and the etching by Ar. Form a film.
このように、Ti膜成膜の際にも静電チャック66の吸着をオフし、ウエハWと載置台63との間に伝熱ガスを供給せずにウエハをプラズマにより加熱することにより、ウエハWからの熱を載置台63に伝達し難くしたので、ウエハWは工程2の予備加熱で加熱されて温度が上昇した状態でTi膜を成膜することができる。このTi膜成膜工程の時間はTi膜の膜厚に応じて適宜設定されるが、通常のバリア層の膜厚である数nmの場合は10sec程度と比較的短時間で成膜が終了する。図3の例では12secである。なお、図3に示すようにTi膜成膜の際にもプラズマ照射によりウエハWの温度が多少上昇する。 In this manner, the electrostatic chuck 66 is also turned off when the Ti film is formed, and the wafer is heated by plasma without supplying a heat transfer gas between the wafer W and the mounting table 63. Since it is difficult to transfer the heat from W to the mounting table 63, the Ti film can be formed while the wafer W is heated by the preliminary heating in the step 2 and the temperature is increased. The Ti film formation process time is appropriately set according to the thickness of the Ti film, but the film formation is completed in a relatively short time of about 10 sec when the film thickness of the normal barrier layer is several nm. . In the example of FIG. 3, it is 12 sec. Note that, as shown in FIG. 3, the temperature of the wafer W slightly rises due to the plasma irradiation even when the Ti film is formed.
Ti膜の成膜が終了した後、電源81,74,84をオフにし、静電チャック66のチャック用電源73をオンにしてウエハWを載置台63に吸着させ、載置台63とウエハWとの間に伝熱ガスであるArガスを、例えば1〜10Torrで供給して、載置台63によりウエハWを冷却する(ステップ5)。 After the Ti film is formed, the power supplies 81, 74, and 84 are turned off, the chuck power supply 73 of the electrostatic chuck 66 is turned on, and the wafer W is attracted to the mounting table 63. During this period, Ar gas, which is a heat transfer gas, is supplied at, for example, 1 to 10 Torr, and the wafer W is cooled by the mounting table 63 (Step 5).
このようにウエハWを載置台63に吸着させて、載置台63とウエハWとの間に伝熱ガスを供給することにより、例えば30℃の低温に保持されている載置台63によってウエハWが速やかに冷却されて短時間で載置台63の保持温度に近い温度にすることができる。このとき、伝熱ガス供給源89から伝熱ガス流路88を介してウエハWの裏面に伝熱ガスである例えばArガスを流すことにより、ウエハWと載置台63との間の伝熱が促進され、より短時間でウエハWを冷却することができる。載置台63の温度は−30〜90℃が好ましい。図3の例では、10sec程度でウエハWの温度が180℃から50℃程度にまで冷却されている。 In this way, the wafer W is adsorbed to the mounting table 63 and the heat transfer gas is supplied between the mounting table 63 and the wafer W, so that the wafer W is held by the mounting table 63 held at a low temperature of 30 ° C., for example. It is cooled quickly and can be brought to a temperature close to the holding temperature of the mounting table 63 in a short time. At this time, for example, Ar gas, which is a heat transfer gas, is caused to flow from the heat transfer gas supply source 89 to the back surface of the wafer W through the heat transfer gas flow path 88, whereby heat transfer between the wafer W and the mounting table 63 is performed. Thus, the wafer W can be cooled in a shorter time. The temperature of the mounting table 63 is preferably -30 to 90 ° C. In the example of FIG. 3, the temperature of the wafer W is cooled from about 180 ° C. to about 50 ° C. in about 10 seconds.
その後、伝熱ガスの供給を停止し、静電チャックをオフにし、ゲートバルブGを開いてウエハWを搬出する(ステップ6)。 Thereafter, the supply of the heat transfer gas is stopped, the electrostatic chuck is turned off, the gate valve G is opened, and the wafer W is unloaded (step 6).
なお、図3の例の条件は以下の通りである。
・予備加熱
処理容器内の圧力:10mTorr
アルゴンガス流量:130sccm
ICP電源パワー:5.25kW
バイアスパワー:150W
時間:60sec
・Ti膜成膜
処理容器内の圧力:5mTorr
アルゴンガス流量:130sccm
ICP電源パワー:5.25kW
直流電力(ターゲット):4kW
バイアスパワー:100W
時間:12sec
・ウエハ冷却
アルゴンガス流量:500sccm
伝熱ガス圧力:6Torr
静電チャック電圧:1650V
The conditions in the example of FIG. 3 are as follows.
-Preheating pressure in the processing vessel: 10 mTorr
Argon gas flow rate: 130sccm
ICP power supply power: 5.25kW
Bias power: 150W
Time: 60sec
・ Ti film deposition Pressure in the processing vessel: 5 mTorr
Argon gas flow rate: 130sccm
ICP power supply power: 5.25kW
DC power (target): 4kW
Bias power: 100W
Time: 12 sec
・ Wafer cooling Argon gas flow: 500sccm
Heat transfer gas pressure: 6 Torr
Electrostatic chuck voltage: 1650V
本実施形態では、プラズマによりウエハWを予備加熱してからTi膜を成膜するので、ウエハW上に堆積したTiを流動させることができ、オーバーハングを抑制して、トレンチやホールの間口が狭まることを防止することができる。この際に、上述したように100℃という低い温度でも堆積したTiを移動させ、オーバーハングを抑制する効果を得ることができることが判明した。これは、上記特許文献2においてウエハを300℃以上に加熱しているのと比較して極めて低い温度であり、このように低い温度の加熱でもオーバーハングを抑制する効果があることは、今回初めて見出された点である。 In this embodiment, since the Ti film is formed after the wafer W is preheated by plasma, Ti deposited on the wafer W can be flowed, and overhang is suppressed, and the gap between the trench and the hole is reduced. Narrowing can be prevented. At this time, it was found that the effect of suppressing the overhang can be obtained by moving the deposited Ti even at a low temperature of 100 ° C. as described above. This is an extremely low temperature as compared with the case where the wafer is heated to 300 ° C. or higher in Patent Document 2 above, and this is the first time that the effect of suppressing the overhang even by heating at such a low temperature is present. This is the point that was found.
このとき、ウエハWを載置台63に吸着させず、かつ載置台63とウエハWとの間に伝熱ガスを供給せずにウエハWにアルゴンイオンを衝突させて予備加熱し、載置台63自体は低温に維持されるので、予備加熱した温度でTi膜を成膜した後、ウエハWを載置台63に吸着させて、かつ伝熱ガスを供給することにより速やかにウエハWを冷却することができる。このため、高温でウエハWを搬出することによる膜の酸化を懸念する必要がなく、また冷却時間を短くすることができるので、低抵抗化することができ、かつスループットを向上させることができる。 At this time, the wafer W is not adsorbed to the mounting table 63 and a heat transfer gas is not supplied between the mounting table 63 and the wafer W, so that argon ions collide with the wafer W to preheat the mounting table 63 itself. Is kept at a low temperature, the Ti film is formed at the preheated temperature, and then the wafer W is adsorbed onto the mounting table 63 and the heat transfer gas is supplied to quickly cool the wafer W. it can. For this reason, there is no need to worry about the oxidation of the film due to unloading the wafer W at a high temperature, and the cooling time can be shortened, so that the resistance can be reduced and the throughput can be improved.
<実験結果>
ここでは、幅が25nm、高さが90nmのトレンチが形成されたウエハに対し、図1の装置を用い、静電チャックへの給電をオフにし、伝熱ガスであるArガスを供給しない状態として、処理容器内にアルゴンガスを130sccmの流量で導入し、処理容器内の圧力を10mTorrにし、ICP電源に5.25kW印加してアルゴンプラズマを生成し、バイアスを150Wとしてウエハにアルゴンイオンを所定時間照射しつつ予備加熱を行い、その後、同様に静電チャックへの給電をオフにし、伝熱ガスを供給しない状態として、処理容器内の圧力を5mTorrにし、アルゴンガスを130sccm、ICP電源を5.25kWに維持したまま、ターゲットに直流電力を4kW供給し、電極66bに200Wの高周波電力を供給してウエハWにバイアスを印加し、処理容器51内にプラズマを生成してオーバーハングの影響を見るために通常よりも厚い20nmのTi膜を成膜した。
<Experimental result>
Here, for the wafer in which a trench having a width of 25 nm and a height of 90 nm is formed, the apparatus of FIG. 1 is used to turn off the power supply to the electrostatic chuck and to supply no Ar gas as a heat transfer gas. Then, argon gas is introduced into the processing container at a flow rate of 130 sccm, the pressure in the processing container is set to 10 mTorr, 5.25 kW is applied to the ICP power source to generate argon plasma, the bias is 150 W, and argon ions are applied to the wafer for a predetermined time. Preheating is performed while irradiating, and thereafter, similarly, the power supply to the electrostatic chuck is turned off, the heat transfer gas is not supplied, the pressure in the processing container is set to 5 mTorr, the argon gas is set to 130 sccm, and the ICP power source is set to 5. While maintaining at 25 kW, 4 kW of DC power is supplied to the target, and 200 W of high frequency power is supplied to the electrode 66b. A bias is applied to the Fine W, thereby forming a thick 20nm of Ti film than usual to see the influence of the overhang to generate plasma in the processing chamber 51.
この際のアルゴンプラズマによる予備加熱時間とトレンチの最小開口幅との関係を図4に示す。縦軸の最小開口幅はTi膜を成膜した際における最も幅が狭い部分のトレンチの開口幅を示すものである。この図から、予備加熱時間が長くなるほど、Ti膜成膜後のトレンチ開口幅が広くなっていることがわかる。予備加熱時間はウエハ温度に対応し、ウエハ温度とトレンチ最小開口幅との関係は図5に示すように、温度が高くなるほど広くなる。図5の縦軸は、実際のトレンチ最小開口幅をTi膜を加熱せずに成膜したときの最小開口幅で割って規格化した値であり、175℃で予備加熱してTi膜成膜したときのトレンチ最小開口幅は、予備加熱を行わない場合に比べて1.27倍程度であり、予備加熱を行わない場合には図6(a)に示すようにTi膜がオーバーハングしてトレンチの開口幅が狭くなっているのに対し、予備加熱を行うことにより図6(b)に示すようにオーバーハングが抑制される。 FIG. 4 shows the relationship between the preheating time with argon plasma and the minimum opening width of the trench. The minimum opening width on the vertical axis indicates the opening width of the trench having the narrowest width when the Ti film is formed. From this figure, it can be seen that the longer the preheating time, the wider the trench opening width after the Ti film is formed. The preheating time corresponds to the wafer temperature, and the relationship between the wafer temperature and the minimum trench opening width becomes wider as the temperature increases, as shown in FIG. The vertical axis in FIG. 5 is a value obtained by dividing the actual minimum opening width of the trench by the minimum opening width when the Ti film is formed without heating, and is preheated at 175 ° C. to form the Ti film. In this case, the minimum opening width of the trench is about 1.27 times that in the case where the preheating is not performed. When the preheating is not performed, the Ti film overhangs as shown in FIG. While the opening width of the trench is narrowed, overheating is suppressed by performing preheating as shown in FIG.
次に、予備加熱を行わずに成膜したTi膜と30sec予備加熱した後に成膜したTi膜とで結晶状態を調査した。図7はこれらTi膜のX線回折パターンを示す図である。なお、Ti膜の膜厚は7nmとした。図7に示すように、予備加熱したTi膜は予備加熱しないTi膜よりもTiの(002)面のピークが低下しており、半値幅から見積もったTi粒径は予備加熱したもののほうが小さくなることが確認された。このように、予備加熱することによりTi膜の粒径が小さくなり、バリア性が向上することが期待される。 Next, the crystal state of the Ti film formed without preheating and the Ti film formed after 30 seconds of preheating was investigated. FIG. 7 is a diagram showing X-ray diffraction patterns of these Ti films. The thickness of the Ti film was 7 nm. As shown in FIG. 7, the preheated Ti film has a lower peak of the (002) plane of Ti than the nonpreheated Ti film, and the Ti particle size estimated from the half-value width is smaller when preheated. It was confirmed. Thus, preheating is expected to reduce the particle size of the Ti film and improve the barrier properties.
図8は上述した予備加熱を行わずに成膜したTi膜および30sec予備加熱した後に成膜したTi膜の上にそれぞれiPVDによりシード膜となるCu膜を形成したときの走査型電子顕微鏡(SEM)写真である。なお、これらは、Ti膜の膜厚を7nm、Cu膜の膜厚を30nmとし、Cu膜を25nmエッチングした後のSEM写真である。これらに示すように、予備加熱することによりTi膜上のCu膜の結晶粒(グレイン)も小さくなることがわかる。Ti膜上のCuバリア層は、成膜段階では結晶粒が小さいほうが好ましく、この点も予備加熱の利点である。 FIG. 8 shows a scanning electron microscope (SEM) when a Cu film serving as a seed film is formed by iPVD on a Ti film formed without the above-described preheating and a Ti film formed after 30 sec preheating. ) Photo. These are SEM photographs after the Ti film has a thickness of 7 nm, the Cu film has a thickness of 30 nm, and the Cu film has been etched by 25 nm. As shown in these figures, it can be seen that the crystal grains (grains) of the Cu film on the Ti film are reduced by preheating. The Cu barrier layer on the Ti film preferably has smaller crystal grains in the film formation stage, which is also an advantage of preheating.
<Cu配線の形成方法>
次に、上記のようなTi膜をバリア層として用いてCu配線を形成する方法について図9のフローチャートおよび図10の工程断面図を参照して説明する。
<Cu wiring formation method>
Next, a method of forming a Cu wiring using the above Ti film as a barrier layer will be described with reference to the flowchart of FIG. 9 and the process cross-sectional view of FIG.
まず、下部構造201(詳細は省略)の上にSiO2膜等の層間絶縁膜202を有し、そこにトレンチ203および下層配線への接続のためのビア(図示せず)が所定パターンで形成されたウエハWを準備する(ステップ11、図10(a))。このようなウエハWとしては、DegasプロセスやPre−Cleanプロセスによって、絶縁膜表面の水分やエッチング/アッシング時の残渣を除去したものであることが好ましい。 First, an interlayer insulating film 202 such as a SiO 2 film is provided on a lower structure 201 (details omitted), and a trench 203 and a via (not shown) for connection to a lower layer wiring are formed in a predetermined pattern therein. The wafer W thus prepared is prepared (step 11, FIG. 10A). Such a wafer W is preferably one obtained by removing moisture on the insulating film surface and residues during etching / ashing by a Degas process or a Pre-Clean process.
次に、トレンチ203およびビアの表面を含む全面にCuを遮蔽(バリア)するバリア層204を成膜する(ステップ12、図10(b))。バリア層204としては、上記成膜方法のように、予備加熱した後に高温状態で成膜したTi膜を用いる。 Next, a barrier layer 204 that shields (barriers) Cu is formed on the entire surface including the surfaces of the trench 203 and the via (step 12, FIG. 10B). As the barrier layer 204, a Ti film formed in a high temperature state after preheating as in the above film forming method is used.
次いで、バリア層204の上にRuライナー膜205を成膜する(ステップ13、図10(c))。Ruライナー膜は、埋め込むCuの体積を大きくして配線を低抵抗にする観点から、例えば1〜5nmと薄く形成することが好ましい。 Next, a Ru liner film 205 is formed on the barrier layer 204 (step 13, FIG. 10C). The Ru liner film is preferably formed as thin as 1 to 5 nm, for example, from the viewpoint of increasing the volume of Cu to be embedded and reducing the resistance of the wiring.
RuはCuに対する濡れ性が高いため、Cuの下地にRuライナー膜を形成することにより、次のCu膜形成の際に、良好なCuの移動性を確保することができ、さらに、Cu膜の成膜の際にトレンチやホールの間口を塞ぐオーバーハングを生じ難くすることができる。このため、微細なトレンチまたはホールにもボイドを発生させずに確実にCuを埋め込むことができる。 Since Ru has high wettability with respect to Cu, by forming a Ru liner film on the base of Cu, it is possible to ensure good Cu mobility when forming the next Cu film. It is possible to make it difficult to generate an overhang that closes the opening of a trench or a hole during film formation. For this reason, Cu can be reliably embedded without generating voids even in fine trenches or holes.
Ruライナー膜205は、ルテニウムカルボニル(Ru3(CO)12)を成膜原料として用いて熱CVDにより好適に形成することができる。これにより、高純度で薄いRu膜を高ステップカバレッジで成膜することができる。ルテニウムカルボニル以外に、例えば(シクロペンタジエニル)(2,4−ジメチルペンタジエニル)ルテニウム、ビス(シクロペンタジエニル)(2,4−メチルペンタジエニル)ルテニウム、(2,4−ジメチルペンタジエニル)(エチルシクロペンタジエニル)ルテニウム、ビス(2,4−メチルペンタジエニル)(エチルシクロペンタジエニル)ルテニウムのようなルテニウムのペンタジエニル化合物を用いることもできる。また、Ruライナー膜205はPVDで成膜することもできる。 The Ru liner film 205 can be suitably formed by thermal CVD using ruthenium carbonyl (Ru 3 (CO) 12 ) as a film forming material. Thereby, a high-purity and thin Ru film can be formed with high step coverage. In addition to ruthenium carbonyl, for example, (cyclopentadienyl) (2,4-dimethylpentadienyl) ruthenium, bis (cyclopentadienyl) (2,4-methylpentadienyl) ruthenium, (2,4-dimethylpenta) Ruthenium pentadienyl compounds such as dienyl) (ethylcyclopentadienyl) ruthenium and bis (2,4-methylpentadienyl) (ethylcyclopentadienyl) ruthenium can also be used. Further, the Ru liner film 205 can be formed by PVD.
なお、トレンチやビアの間口が広く、オーバーハングが生じにくい場合等には、必ずしもRuライナー膜205を形成する必要はなく、バリア層204の上に以下に説明するCuシード膜を直接形成してもよい。 If the trench or via opening is wide and overhang is not likely to occur, it is not always necessary to form the Ru liner film 205, and a Cu seed film described below is directly formed on the barrier layer 204. Also good.
次いで、PVDによりCuシード膜206を形成する(ステップ14、図10(d))。このCuシード膜206の膜厚は、その後のCuめっきの埋め込み性を考慮すると、20〜40nmであることが好ましい。この際の成膜は、ターゲットの材料をTiからCuに替えた以外は上記Ti膜の成膜に用いたのと同様のiPVD装置を用いて好適に成膜することができる。この場合に、載置台の温度は、例えば−50〜0℃と低温にすることが好ましい。上記Ti膜からなるバリア膜204を成膜した後に、直接Cuシード膜206を成膜する場合には、Ti膜成膜用のiPVD装置から冷却された状態で搬出されたウエハWが、真空搬送室を介してCu膜成膜用のiPVD装置の載置台により温度コントロールされて低温に保持されているので、スループット向上効果が一層大きなものとすることができる。 Next, a Cu seed film 206 is formed by PVD (step 14, FIG. 10 (d)). The film thickness of the Cu seed film 206 is preferably 20 to 40 nm in consideration of the embedding property of subsequent Cu plating. The film formation at this time can be suitably performed using the same iPVD apparatus used for film formation of the Ti film except that the target material is changed from Ti to Cu. In this case, the temperature of the mounting table is preferably as low as -50 to 0 ° C, for example. When the Cu seed film 206 is directly formed after forming the barrier film 204 made of the Ti film, the wafer W carried out in a cooled state from the iPVD apparatus for forming the Ti film is vacuum-transferred. Since the temperature is controlled and kept at a low temperature by the mounting table of the iPVD apparatus for forming the Cu film through the chamber, the throughput improvement effect can be further increased.
その後、Cuシード膜206の上にCuめっき207を施し、トレンチ203を埋め込んでウエハW全面にCuを形成する(ステップ15、図10(e))。 Thereafter, Cu plating 207 is applied on the Cu seed film 206, and the trench 203 is filled to form Cu on the entire surface of the wafer W (step 15, FIG. 10E).
この後、必要に応じてアニールを行い(ステップ16)、引き続きCMP(chemical Mechanical Polishing)によりウエハW表面の全面を研磨して平坦化する(ステップ17、図10(f))。これによりトレンチ203およびビア(ホール)内に残存したバリア層204(Ru膜)、Cuシード膜206およびCuめっき207によりCu配線208が形成される。 Thereafter, annealing is performed as necessary (step 16), and then the entire surface of the wafer W is polished and planarized by CMP (chemical mechanical polishing) (step 17, FIG. 10 (f)). As a result, a Cu wiring 208 is formed by the barrier layer 204 (Ru film), the Cu seed film 206 and the Cu plating 207 remaining in the trench 203 and the via (hole).
なお、上記一連の工程のうち、バリア層204を成膜するステップ12、Ruライナー膜205を成膜するステップ13、Cuシード膜206を成膜するステップ14は、各膜を成膜する装置が搬送装置を備えた真空搬送室に接続したクラスターツール型の処理装置により、真空中で大気暴露を経ずに連続して成膜することが好ましいが、これらのいずれかの間で大気暴露してもよい。大気暴露を経ない場合でも、Ti膜成膜後、ウエハWを高温のまま搬出するとTi膜の酸化は避けられないことから、載置台で冷却してからウエハWを搬出することは有効である。Ti膜成膜後、大気暴露する場合には、高温で搬出することによりTi膜は顕著に酸化されることから、載置台で冷却してからウエハWを搬出することの効果は極めて大きい。 Of the above-described series of steps, Step 12 for forming the barrier layer 204, Step 13 for forming the Ru liner film 205, and Step 14 for forming the Cu seed film 206 are performed by an apparatus for forming each film. It is preferable to form a film continuously in a vacuum without exposure to the atmosphere using a cluster tool type processing device connected to a vacuum transfer chamber equipped with a transfer device. Also good. Even if it is not exposed to the atmosphere, after the Ti film is formed, if the wafer W is carried out at a high temperature, the oxidation of the Ti film is inevitable. Therefore, it is effective to carry out the wafer W after cooling it on the mounting table. . When the Ti film is exposed to the atmosphere after the Ti film is formed, the Ti film is remarkably oxidized by carrying it out at a high temperature. Therefore, the effect of carrying out the wafer W after cooling it by the mounting table is extremely large.
<他の適用>
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、Ti膜の成膜にICP型プラズマスパッタ装置を用いた例について説明したが、これに限らず他のタイプのプラズマスパッタ装置でもよく、また、Cuイオンとプラズマガス生成イオンの引き込みを調整することができれば他のiPVD装置でもよい。
<Other applications>
As mentioned above, although embodiment of this invention was described, this invention can be variously deformed, without being limited to the said embodiment. For example, in the above embodiment, an example in which an ICP type plasma sputtering apparatus is used for forming a Ti film has been described. However, the present invention is not limited to this, and other types of plasma sputtering apparatuses may be used, and Cu ions and plasma gas generating ions may be used. Other iPVD devices may be used as long as the pull-in of the device can be adjusted.
また、上記実施形態ではTi膜の成膜について説明したが、予備加熱により高温化されることにより成膜した際に粒子が移動すれば、Ti膜に限らず、例えばTa膜等の他の金属膜の成膜にも適用可能である。 In the above embodiment, the film formation of the Ti film has been described. However, if the particles move when the film is heated by preheating, not only the Ti film but also other metals such as a Ta film, for example. The present invention can also be applied to film formation.
さらに、上記実施形態では予備加熱した後に成膜したTi膜をバリア層としてCu配線を形成する際に、トレンチとビア(ホール)とを有するウエハを用いた例について説明したが、トレンチのみを有する場合でも、ホールのみを有する場合でも適用できることはいうまでもない。また、Cuシードを設けずにCuめっきで埋め込んでも、Cuめっきの代わりに、PVDでCuを埋め込んでもよい。 Furthermore, in the above-described embodiment, an example in which a wafer having a trench and a via (hole) is used when forming a Cu wiring using a Ti film formed after preheating as a barrier layer has been described. Needless to say, the present invention can be applied to cases having holes only. Further, Cu plating may be embedded without providing a Cu seed, or Cu may be embedded with PVD instead of Cu plating.
さらにまた、上記実施形態では、被処理基板として半導体ウエハを例にとって説明したが、半導体ウエハにはシリコンのみならず、GaAs、SiC、GaNなどの化合物半導体も含まれ、さらに、半導体ウエハに限定されず、液晶表示装置等のFPD(フラットパネルディスプレイ)に用いるガラス基板や、セラミック基板等にも本発明を適用することができることはもちろんである。 Furthermore, in the above embodiment, the semiconductor wafer is described as an example of the substrate to be processed. However, the semiconductor wafer includes not only silicon but also compound semiconductors such as GaAs, SiC, and GaN, and is further limited to the semiconductor wafer. Needless to say, the present invention can also be applied to a glass substrate, a ceramic substrate, and the like used in an FPD (flat panel display) such as a liquid crystal display device.
10;Ti膜成膜装置
51;処理容器
56;真空ポンプ
59;ガス供給源
63;載置台
65;冷却ジャケット
66;静電チャック
74;バイアス用高周波電源
78;プラズマ発生源
80;コイル
83;ターゲット
84;直流電源
85;磁石
88;伝熱ガス流路
89;伝熱ガス供給源
201;下部構造
202;層間絶縁膜
203;トレンチ
204;バリア層(Ti膜)
205;Ruライナー膜
206;Cuシード膜
207;Cuめっき
208;Cu配線
W;半導体ウエハ(被処理基板)
DESCRIPTION OF SYMBOLS 10; Ti film-forming apparatus 51; Processing container 56; Vacuum pump 59; Gas supply source 63; Mounting stage 65; Cooling jacket 66; Electrostatic chuck 74; High frequency power supply 78 for biasing 78; Plasma generation source 80; 84; DC power supply 85; magnet 88; heat transfer gas flow path 89; heat transfer gas supply source 201; lower structure 202; interlayer insulating film 203; trench 204; barrier layer (Ti film)
205; Ru liner film 206; Cu seed film 207; Cu plating 208; Cu wiring W; Semiconductor wafer (substrate to be processed)
Claims (12)
前記冷却機構により前記載置台を低温に保持して、前記吸着機構により前記載置台の上に前記被処理基板を吸着させずに載置する工程と、
次いで、前記プラズマ生成ガスのプラズマを生成し、前記バイアス電源から前記載置台に高周波バイアスを印加した状態で、前記被処理基板に前記プラズマ生成ガスのイオンを引きこんで被処理基板を相対的に高温に予備加熱する工程と、
次いで、前記プラズマが形成された状態で、前記直流電源から前記ターゲットに電圧を印加し、前記ターゲットから金属粒子を放出させ、前記バイアス電源により、前記プラズマ生成ガスのイオンとともに前記プラズマによりイオン化した金属イオンを前記被処理基板に引きこんで金属膜を形成する工程と、
前記成膜を停止した後、前記吸着機構により前記被処理基板を前記相対的に低温に保持された前記載置台に吸着させ、前記載置台と前記被処理基板との間に伝熱ガスを供給して前記被処理基板と前記載置台との間を伝熱させ、前記被処理基板を冷却する工程と、
冷却された被処理基板を前記処理容器から搬出する工程と
を有することを特徴とする成膜方法。 A processing container; a mounting table for mounting the substrate to be processed in the processing container; a cooling mechanism for cooling the mounting table; an adsorption mechanism for adsorbing the processing substrate to the mounting table; the mounting table; A heat transfer gas supply means for supplying a heat transfer gas to the processing substrate; a gas introduction mechanism for introducing a plasma generation gas into the processing container; and a plasma for generating plasma of the plasma generation gas in the processing container. A generation mechanism, a metal target formed on the substrate to be processed, a direct current power source for applying a voltage to the target, and a bias power source for applying a high frequency bias for attracting ions to the mounting table. A film forming method for forming a metal film on a substrate to be processed using a film apparatus,
Holding the mounting table at a low temperature by the cooling mechanism, and placing the substrate to be processed on the mounting table by the suction mechanism without sucking;
Next, plasma of the plasma generation gas is generated, and with the high frequency bias applied from the bias power source to the mounting table, ions of the plasma generation gas are attracted to the substrate to be processed to relatively move the substrate to be processed. Preheating to a high temperature;
Next, in the state in which the plasma is formed, a voltage is applied to the target from the DC power source, metal particles are discharged from the target, and the metal ionized by the plasma together with ions of the plasma generation gas by the bias power source A step of drawing ions into the substrate to be processed to form a metal film;
After the film formation is stopped, the substrate to be processed is adsorbed to the mounting table held at the relatively low temperature by the suction mechanism, and a heat transfer gas is supplied between the mounting table and the substrate to be processed. Heat transfer between the substrate to be processed and the mounting table, and cooling the substrate to be processed;
And a step of carrying out the cooled substrate to be processed from the processing container.
前記被処理基板の少なくとも前記トレンチおよび/またはホールが形成されている部分の表面に、請求項1から請求項6の成膜方法により金属膜を成膜してバリア層を形成する工程と、
前記バリア層が形成された前記トレンチおよび/またはホールにCuを埋め込む工程と、
前記Cuを埋め込んだ後、前記トレンチおよび/またはホールの開口部までのCu部分を研磨して平坦化する工程と
を有することを特徴とするCu配線の形成方法。 A Cu wiring forming method for forming Cu wiring by burying Cu in trenches and / or holes of a predetermined pattern formed on a substrate to be processed,
Forming a barrier layer by forming a metal film on a surface of at least the trench and / or hole of the substrate to be processed by a film forming method according to claim 1;
Burying Cu in the trench and / or hole in which the barrier layer is formed;
And a step of polishing and flattening a Cu portion up to the opening of the trench and / or hole after the Cu is buried.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011066469A JP2012204522A (en) | 2011-03-24 | 2011-03-24 | DEPOSITION METHOD AND FORMATION METHOD OF Cu WIRE |
KR1020120028624A KR101382376B1 (en) | 2011-03-24 | 2012-03-21 | FILM FORMING METHOD AND Cu WIRING FORMING METHOD |
TW101110146A TW201301443A (en) | 2011-03-24 | 2012-03-23 | Deposition method and copper wire forming method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011066469A JP2012204522A (en) | 2011-03-24 | 2011-03-24 | DEPOSITION METHOD AND FORMATION METHOD OF Cu WIRE |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012204522A true JP2012204522A (en) | 2012-10-22 |
Family
ID=47185202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011066469A Withdrawn JP2012204522A (en) | 2011-03-24 | 2011-03-24 | DEPOSITION METHOD AND FORMATION METHOD OF Cu WIRE |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2012204522A (en) |
KR (1) | KR101382376B1 (en) |
TW (1) | TW201301443A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014034479A (en) * | 2012-08-07 | 2014-02-24 | Asahi Glass Co Ltd | GLASS SUBSTRATE WITH Ti FILM AND GLASS SUBSTRATE WITH METAL FILM USING THE SAME, PRODUCTION METHOD OF GLASS SUBSTRATE WITH Ti FILM AND GLASS SUBSTRATE WITH METAL FILM USING THE SAME, AND FLATNESS DEGREE EVALUATION METHOD OF GLASS SUBSTRATE SURFACE |
CN115044881A (en) * | 2022-08-15 | 2022-09-13 | 合肥新晶集成电路有限公司 | Deposition equipment, metal silicide layer and preparation method of semiconductor structure |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7094172B2 (en) * | 2018-07-20 | 2022-07-01 | 東京エレクトロン株式会社 | Film forming equipment, raw material supply equipment and film forming method |
CN119650446A (en) * | 2024-12-26 | 2025-03-18 | 广州南沙地大滨海研究院 | A bonding method for nano-twinned copper deposition substrate |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080200002A1 (en) * | 2004-10-19 | 2008-08-21 | Tokyo Electron Limited | Plasma Sputtering Film Deposition Method and Equipment |
JP2009088267A (en) | 2007-09-28 | 2009-04-23 | Tokyo Electron Ltd | Film forming method, film forming apparatus, storage medium, and semiconductor device |
JP5366235B2 (en) * | 2008-01-28 | 2013-12-11 | 東京エレクトロン株式会社 | Semiconductor device manufacturing method, semiconductor manufacturing apparatus, and storage medium |
JP5262878B2 (en) * | 2009-03-17 | 2013-08-14 | 東京エレクトロン株式会社 | Mounting table structure and plasma deposition apparatus |
-
2011
- 2011-03-24 JP JP2011066469A patent/JP2012204522A/en not_active Withdrawn
-
2012
- 2012-03-21 KR KR1020120028624A patent/KR101382376B1/en not_active Expired - Fee Related
- 2012-03-23 TW TW101110146A patent/TW201301443A/en unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014034479A (en) * | 2012-08-07 | 2014-02-24 | Asahi Glass Co Ltd | GLASS SUBSTRATE WITH Ti FILM AND GLASS SUBSTRATE WITH METAL FILM USING THE SAME, PRODUCTION METHOD OF GLASS SUBSTRATE WITH Ti FILM AND GLASS SUBSTRATE WITH METAL FILM USING THE SAME, AND FLATNESS DEGREE EVALUATION METHOD OF GLASS SUBSTRATE SURFACE |
CN115044881A (en) * | 2022-08-15 | 2022-09-13 | 合肥新晶集成电路有限公司 | Deposition equipment, metal silicide layer and preparation method of semiconductor structure |
Also Published As
Publication number | Publication date |
---|---|
TW201301443A (en) | 2013-01-01 |
KR20120109333A (en) | 2012-10-08 |
KR101382376B1 (en) | 2014-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101025986B1 (en) | Film deposition method, plasma film deposition apparatus and storage medium | |
JP4967354B2 (en) | Seed film formation method, plasma film formation apparatus, and storage medium | |
JP5392215B2 (en) | Film forming method and film forming apparatus | |
JP6117588B2 (en) | Method for forming Cu wiring | |
JP5767570B2 (en) | Cu wiring forming method, Cu film forming method, and film forming system | |
WO2012133400A1 (en) | Method for forming copper wire | |
US9362166B2 (en) | Method of forming copper wiring | |
KR20160068668A (en) | Copper wiring forming method, film forming system, and storage medium | |
TWI689013B (en) | Cu wiring forming method, semiconductor device manufacturing method, and memory medium | |
JP5788785B2 (en) | Cu wiring forming method and film forming system | |
KR101382376B1 (en) | FILM FORMING METHOD AND Cu WIRING FORMING METHOD | |
TWI651807B (en) | Cu wiring manufacturing method | |
KR20170026165A (en) | Semiconductor device manufacturing method and storage medium | |
JP2017135237A (en) | MANUFACTURING METHOD OF Cu WIRING AND MANUFACTURING SYSTEM OF Cu WIRING | |
JP5719212B2 (en) | Film forming method, resputtering method, and film forming apparatus | |
WO2014010333A1 (en) | METHOD FOR FORMING Cu WIRING, AND COMPUTER-READABLE MEMORY MEDIUM | |
KR20150069537A (en) | Semiconductor device manufacturing method | |
WO2009096095A1 (en) | Thin film forming method, plasma film forming apparatus and storage medium | |
KR101357531B1 (en) | METHOD FOR FORMING Cu WIRING, METHOD AND SYSTEM FOR FORMING Cu FILM, AND STORAGE MEDIUM |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140603 |