JP2012204443A - Semiconductor device and manufacturing method of the same - Google Patents
Semiconductor device and manufacturing method of the same Download PDFInfo
- Publication number
- JP2012204443A JP2012204443A JP2011065493A JP2011065493A JP2012204443A JP 2012204443 A JP2012204443 A JP 2012204443A JP 2011065493 A JP2011065493 A JP 2011065493A JP 2011065493 A JP2011065493 A JP 2011065493A JP 2012204443 A JP2012204443 A JP 2012204443A
- Authority
- JP
- Japan
- Prior art keywords
- stacked body
- substrate
- laminate
- semiconductor device
- penetrating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】デバイスの損傷を防ぎ、保護することができる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】基板1上に配線層3が形成された第1の積層体10と、第1の積層体10の主面上にその主面を重ねて配設され、基板上11に配線層13が形成された第2の積層体20と、第1の積層体10または第2の積層体20の少なくとも一方の基板上に形成された機能素子とによって構成された半導体装置100に対して、第1の積層体10及び第2の積層体20の主面に垂直な方向から見て、機能素子2,12の周囲に配設され、第1の積層体10と第2の積層体20の界面を貫通する貫通金属部材29を設ける。また、この貫通金属部材29は、第1の積層体10と第2の積層体20を接合した後に、第1の積層体10と第2の積層体20を貫通する貫通孔を設け、貫通孔内に金属を埋め込むことで形成できる。
【選択図】図1An object of the present invention is to provide a semiconductor device capable of preventing and protecting a device from damage and a manufacturing method thereof.
A first laminated body 10 in which a wiring layer 3 is formed on a substrate 1 is disposed on the principal surface of the first laminated body 10 so that the principal surface thereof is overlapped. With respect to the semiconductor device 100 configured by the second stacked body 20 in which 13 is formed and the functional element formed on at least one substrate of the first stacked body 10 or the second stacked body 20, The first laminated body 10 and the second laminated body 20 are disposed around the functional elements 2 and 12 when viewed from the direction perpendicular to the main surfaces of the first laminated body 10 and the second laminated body 20. A penetrating metal member 29 penetrating the interface is provided. Further, the through metal member 29 is provided with a through hole penetrating the first laminated body 10 and the second laminated body 20 after the first laminated body 10 and the second laminated body 20 are joined. It can be formed by embedding metal inside.
[Selection] Figure 1
Description
本発明は、多層構造を有する半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device having a multilayer structure and a method for manufacturing the same.
近年、半導体の微細化傾向において、マスク工程の更なる微細化による高集積化を目指したmore Mooreに代わり、基板に対して垂直方向に素子を積み上げ、3次元的に配線を接続するbeyond Mooreが注目されている。
3次元方向への積層によって素子間のRCを低減することができ、また、ウエハレベルでのパッケージ技術開発が進展すれば、低コスト化も可能となる。
In recent years, with the trend toward miniaturization of semiconductors, instead of more Moore aiming at high integration by further miniaturization of the mask process, beyond Moore has stacked elements in a direction perpendicular to the substrate and connected wires in three dimensions. Attention has been paid.
The RC between the elements can be reduced by stacking in the three-dimensional direction, and the cost can be reduced if the packaging technology development at the wafer level progresses.
例えば、下記特許文献1には、第1層のウエハに対して最初に埋め込み配線を形成しておき、ウエハプロセスが終了した後に、Si基板を研削して埋め込み配線を露出させることが開示されている。そして、露出させた配線にバンプを形成し、同様に作製した第2層のウエハと張り合わせて、このバンプを介して第1層及び第2層間の電気的導通を取っている。
For example,
また、下記非特許文献1には、回路同士を張り合わせた後に、各々のウエハ内に予め設けておいた導電性のパッド部に接触または貫通するように孔をあけ、この孔に導電性材料を埋め込むことでウエハ同士の導通を取る手法が開示されている。
Further, in
一方で、半導体装置には、例えば、半導体素子上に絶縁層と配線層とを交互に設けて構成された多層配線領域の配線や、層間絶縁膜を貫いてこれらの各配線を接続する接続部から構成されるシールリングを設けることがある。 On the other hand, in a semiconductor device, for example, a wiring in a multilayer wiring region configured by alternately providing insulating layers and wiring layers on a semiconductor element, or a connecting portion that connects these wirings through an interlayer insulating film A seal ring composed of
例えば下記特許文献2には、シールリングを配線層に配置し、このシールリングの外側に、保護膜を貫通し、低誘電率膜と保護膜の間に達する溝を形成することが開示されている。これは、低誘電率層間膜を含む構造のウエハをダイシングする際に生じるクラックの進展を、この溝とシールリングによって抑制するものである。これにより、ダイシング時における剥離を防止できるとしている。
For example,
半導体装置の製造時においては、基板を個片化する際に生じるクラックによってデバイスがダメージを受けたり、また、デバイス内部に水分等が浸入したりするのを防止する必要がある。
このため、上述のように、シールリング等の構造を設けることによって、デバイスの損傷を防ぐことが行われており、デバイスを保護する技術を確立することは、歩留まりの向上や、信頼性の高い高品質な製品を提供する上で非常に重要な要素となっている。
At the time of manufacturing a semiconductor device, it is necessary to prevent the device from being damaged by a crack generated when the substrate is separated into pieces, and to prevent moisture or the like from entering the device.
For this reason, as described above, it is possible to prevent damage to the device by providing a structure such as a seal ring. Establishing a technology for protecting the device improves yield and has high reliability. It is a very important factor in providing high quality products.
そこで、本技術は、デバイスの損傷を防ぎ、保護することができる半導体装置及びその製造方法を提供することを目的とする。 Therefore, an object of the present technology is to provide a semiconductor device capable of preventing and protecting a device from damage and a manufacturing method thereof.
上記課題を解決するために、本技術による半導体装置は、基板上に配線層が形成された第1の積層体と、第1の積層体の主面上にその主面を重ねて配設され、基板上に配線層が形成された第2の積層体を含む。
また、第1の積層体または第2の積層体の少なくとも一方の基板上に形成された機能素子と、第1の積層体及び第2の積層体の主面に垂直な方向から見て、機能素子の周囲に配設され、第1の積層体と第2の積層体の界面を貫通する貫通金属部材と、を含む。
In order to solve the above problems, a semiconductor device according to the present technology is provided with a first stacked body in which a wiring layer is formed on a substrate, and a main surface of the first stacked body overlaid on the main surface of the first stacked body. And a second stacked body in which a wiring layer is formed on the substrate.
Further, the functional element formed on at least one substrate of the first laminated body or the second laminated body, and the function as viewed from the direction perpendicular to the main surface of the first laminated body and the second laminated body. A penetrating metal member disposed around the element and penetrating the interface between the first laminate and the second laminate.
また、本技術による半導体装置の製造方法では、まず基板上に配線層が形成された第1の積層体と、基板上に配線層が形成された第2の積層体と、第1の積層体または第2の積層体の少なくとも一方に配置される機能素子と、を形成する。
そして、形成した第1の積層体の主面と第2の積層体の主面とを接合する。その後、第1の積層体の主面と第2の積層体の主面に垂直な方向から見て、機能素子の周囲に、第1または第2の積層体の基板を貫通し、少なくとも第1の積層体と第2の積層体の界面に到達する貫通孔を形成し、貫通孔内に金属を埋め込む。
In the method for manufacturing a semiconductor device according to the present technology, first, a first stacked body in which a wiring layer is formed on a substrate, a second stacked body in which a wiring layer is formed on the substrate, and a first stacked body. Alternatively, a functional element disposed in at least one of the second stacked bodies is formed.
And the main surface of the formed 1st laminated body and the main surface of a 2nd laminated body are joined. Thereafter, as viewed from a direction perpendicular to the main surface of the first stacked body and the main surface of the second stacked body, the substrate of the first or second stacked body is penetrated around the functional element, and at least the first A through hole reaching the interface between the laminate and the second laminate is formed, and a metal is embedded in the through hole.
また、本技術による半導体装置の別の製造方法では、まず基板上に配線層及びシールリングが形成された第1の積層体と、基板上に配線層及びシールリングが形成された第2の積層体と、第1の積層体または第2の積層体の少なくとも一方に配置され、第1の積層体及び第2の積層体の主面に垂直な方向から見て、シールリングの内側に設けられる機能素子と、を形成する。
そして、第1の積層体及び第2の積層体の主面を重ね合わせ、重ね合わされた主面において、第1の積層体に配置されたシールリングと、第2の積層体に配置されたシールリングとを接合することにより半導体装置を製造する。
In another manufacturing method of a semiconductor device according to the present technology, first, a first stacked body in which a wiring layer and a seal ring are formed on a substrate, and a second stacked body in which the wiring layer and a seal ring are formed on the substrate. And at least one of the first laminated body and the second laminated body, and is provided inside the seal ring when viewed from a direction perpendicular to the main surface of the first laminated body and the second laminated body. And a functional element.
And the main surface of the 1st laminated body and the 2nd laminated body are piled up, and the seal ring arrange | positioned at the 1st laminated body and the seal | sticker arrange | positioned at the 2nd laminated body in the superimposed main surface A semiconductor device is manufactured by joining the ring.
本技術による半導体装置及びその製造方法によれば、第1の積層体と第2の積層体の界面を貫通する貫通金属部材が機能素子の周囲に配置される。このため、第1の積層体と第2の積層体の界面を伝って浸入する水分や、周囲の雰囲気成分等を貫通金属部材により遮断することができる。 According to the semiconductor device and the manufacturing method thereof according to the present technology, the penetrating metal member penetrating the interface between the first stacked body and the second stacked body is disposed around the functional element. For this reason, moisture penetrating through the interface between the first laminated body and the second laminated body, surrounding atmospheric components, and the like can be blocked by the penetrating metal member.
本開示の半導体装置及びその製造方法によれば、機能素子が形成された領域に、水分や周囲の雰囲気成分が侵入するのを防止できる。このため、機能素子を保護でき、高品質な半導体装置を提供することができる。 According to the semiconductor device and the manufacturing method thereof of the present disclosure, it is possible to prevent moisture and surrounding atmospheric components from entering the region where the functional element is formed. For this reason, a functional element can be protected and a high quality semiconductor device can be provided.
以下本技術を実施するための形態の例を説明するが、本技術は以下の例に限定されるものではない。
説明は以下の順で行う。
1.第1の実施の形態(第1の積層体と第2の積層体の界面を貫通する貫通金属部材を設ける例)
2.第1の変形例(接合面が異なる例)
3.第2の変形例(3以上の積層体を接合する例)
4.第2の実施の形態(各積層体におけるシールリング同士を直接接合することにより貫通金属部材を構成する例)
5.第3の実施の形態(シールリングとは別に貫通金属部材を設ける例)
6.第4の実施の形態(第1の積層体上に直接基板を形成する例)
7.第5の実施の形態(界面を貫通する空隙を設ける例)
Examples of modes for carrying out the present technology will be described below, but the present technology is not limited to the following examples.
The description will be given in the following order.
1. First Embodiment (Example in which a penetrating metal member penetrating the interface between the first laminate and the second laminate is provided)
2. 1st modification (example in which joining surfaces differ)
3. Second modification (example in which three or more laminates are joined)
4). 2nd Embodiment (example which comprises a penetration metal member by directly joining seal rings in each layered product)
5. Third embodiment (example in which a penetrating metal member is provided separately from the seal ring)
6). Fourth Embodiment (Example in which a substrate is directly formed on the first laminate)
7). Fifth embodiment (example of providing a gap penetrating the interface)
1.第1の実施形態(第1の積層体と第2の積層体の界面を貫通する貫通金属部材を設ける例)
1−1.半導体装置の構成
図1は、第1の実施形態による半導体装置100を示す概略断面図である。本実施形態による半導体装置100は、基板1上に機能素子2と配線層3が形成された第1の積層体10と、基板11上に機能素子12と配線層13が形成された第2の積層体20を備える。
1. 1st Embodiment (example which provides the penetration metal member which penetrates the interface of a 1st laminated body and a 2nd laminated body)
1-1. Configuration of Semiconductor Device FIG. 1 is a schematic cross-sectional view showing a
第1の積層体10は、例えば基板1と、基板1上に形成された機能素子2及び配線層を含んで構成されている。
基板1は、例えばSi基板やガラス基板等を用いることが可能であり、その他の金属によって構成してもよい。
また、基板1の主面上には機能素子2が形成されている。機能素子2は、例えばトランジスタに限らず、MEMSアクチュエータやセンサ素子等の各種素子であってよく、後に述べるシールリング8によって保護される。
なお、基板1の機能素子2が配置された面とは反対側の主面には、例えばSiO2,SiN,SiON,TEOS等の絶縁膜7が設けられ、基板1の絶縁が確保されている。
The first
As the
A
Note that an insulating
基板1及び機能素子2上には、例えばSiO2,NSG(Nondoped Silicate Glass),PSG(Phospho Silicate Glass),TEOS(Tetraethyl orthosilicate)等による平坦化膜(絶縁膜)6を介して配線層3が配置されている。ここで配線層3は、例えば第1の配線層5aと第2の配線層5bと第3の配線層5cと第4の配線層5dが順次積層された多層配線構造となっており、各層内に配線がそれぞれ埋め込まれている。配線の材料としては、例えばW,Al,Cu等が挙げられる。
各配線層における層間絶縁膜4a,4c,4e,4gには、例えばSiCNやSiN等が用いられ、層間絶縁膜4b,4d,4f,4hには、例えば有機シリカガラス等の低誘電率材料や、SiO2等が用いられる。
A
For example, SiCN or SiN is used for the interlayer insulating
また、基板1の主面に垂直な方向から見て機能素子2の周囲には、第1の配線層5aから第4の配線層5dにおける配線同士が接続され、機能素子2を囲むようにシールリング8が形成されている。
このシールリング8により、機能素子2が形成されている領域にまでクラックが進展するのを抑制し、機能素子2を保護することができる。シールリング8を構成する材料としては、機能素子2を保護するために耐浸水性の高いものが好ましく、例えば上述の配線材料として挙げたW,Al,CuやTa,Ti,TiN等を用いることができる。
Further, the wirings in the
By this
一方、第2の積層体20は、基板11と、基板11の主面上に形成された機能素子12及び配線層13を含んで構成されている。
基板11は、基板1と同様に特に限定されるものではなく、例えばSi基板やガラス基板、その他の金属基板を用いてよい。
また、機能素子12も機能素子2と同様に限定されるものでなく、トランジスタ以外の各種素子を配置してもよい。
On the other hand, the second
The board |
Further, the
機能素子12が形成された基板11の主面及び機能素子12上には、例えばSiO2,NSG,PSG,TEOS等による平坦化膜(絶縁膜)16が形成され、平坦化膜16上に配線層13が形成されている。配線層13は、例えば第1の配線層15aと第2の配線層15bと第3の配線層15cとからなる多層配線構造となっており、それぞれの配線層に配線が配置されている。
各配線層における層間絶縁膜14b,14d,14fは、例えば有機シリカガラス等の低誘電率材料や、SiO2等が用いられ、層間絶縁膜14a,14c,14eには、例えばSiCNやSiN等が用いられる。
A planarizing film (insulating film) 16 made of, for example, SiO 2 , NSG, PSG, TEOS or the like is formed on the main surface of the
The
基板11の主面に垂直な方向から見て機能素子12の周囲には、基板11及び配線層13を貫通する基板貫通部材26が設けられている。この基板貫通部材26は、いわゆるTSV(Through Silicon Via)と同様にして形成されるものである。
したがって、基板貫通部材26には、例えばW,Poly−Si,Cu,Al,Au,Snまたは、MCVD(Metal Chemical Vapor Deposition)技術が確立されているTi,TiN,Ta,TaN、もしくは、それらのスタック構造や合金等を用いることが可能である。
ただし、基板貫通部材26は第1の積層体10における回路と第2の積層体20における回路とを電気的に接続するものではない。本実施の形態において、基板貫通部材は、機能素子12を保護するシールリングとして配設されている。
A
Therefore, for example, W, Poly-Si, Cu, Al, Au, Sn, or Ti, TiN, Ta, TaN or MCVD (Metal Chemical Vapor Deposition) technology has been established for the
However, the
また、基板11の機能素子12が形成された面とは反対側の主面には、例えばSiO2やSiN,TEOS等の絶縁膜17が形成されている。この絶縁膜17上には、例えば外部との接続に用いるAl等の端子21が埋め込まれる用に配置されている。また、絶縁膜17上には、例えば樹脂等によるパッシベーション膜19が形成されている。
An insulating
第1の積層体10における配線層3側の主面は、第2の積層体20における配線層13側の主面に重ね合わされる。そして、この重ね合わされた界面において接合される。
この接合は、樹脂等の接着剤を塗布して接着層22により行ってもよいし、他にも、プラズマ接合や金属接合、ガラスの陽極接合等、適宜各種手法を用いることができる。接合する際には、第1の積層体10と第2の積層体20とを電気的に接続させるような構成としてもよいし、また第1の積層体10と第2の積層体20とが電気的に接続しない構成であってもよい。
The main surface on the
This bonding may be performed by applying an adhesive such as a resin and using the
また、シールリング8と基板貫通部材26は接続され一体化しており、第1の積層体10と第2の積層体20の界面を貫通する貫通金属部材29を形成している。
このように、第1の積層体10と第2の積層体20の主面に垂直な方向から見て、機能素子2,12を囲むように貫通金属部材29を設けることにより、機能素子2,12をより確実に保護することができる。
Further, the
Thus, by providing the penetrating
例えば、図2は、第1の積層体10aと第2の積層体20aの界面を貫通する貫通金属部材が設けられていない半導体装置110の概略断面図であり、これを比較例として用い説明する。
この半導体装置110には、所定の回路形成領域を囲う第1の積層体10aのシールリング8a及び第2の積層体20aのシールリング18aが設けられている。
For example, FIG. 2 is a schematic cross-sectional view of the
The
例えば、矢印A1に示す位置においてダイシングを行い、半導体装置110を個片化すると、切断面において第1の積層体10aと第2の積層体20aの界面23aから、水分や周囲の雰囲気成分等が浸入していく恐れがある。
浸入した水分や周囲の雰囲気成分が矢印A2に示すように界面23aを伝うことにより、シールリング8a,18aを越え、機能素子が配置された領域に到達すると、その領域や機能素子を酸化、腐食させてしまう恐れがある。
For example, when dicing is performed at the position indicated by the arrow A1 and the
When the infiltrated moisture and surrounding atmospheric components pass through the
一般的に、シールリングは、配線層における配線や、各配線層における配線同士を接続するコンタクト部によって構成されている。したがって、機能素子を3次元的に配置する場合に、積層方向において配線層が形成されない領域が存在すると、その領域にはシールリングを形成することができない。
例えば、図2に示すように、第1の積層体10と第2の積層体20とを接合する場合には、第1の積層体10と第2の積層体20との界面近傍において、積層方向に対しシールリング8a,18aが配置されない領域が存在する。このため、機能素子を保護するのが困難である。
In general, the seal ring is configured by wirings in a wiring layer and contact portions that connect the wirings in each wiring layer. Therefore, when the functional elements are arranged three-dimensionally, if there is a region where no wiring layer is formed in the stacking direction, a seal ring cannot be formed in that region.
For example, as illustrated in FIG. 2, when the first
これに対して、図3は、本実施の形態による半導体装置100の概略断面図である。
例えば矢印A3に示す位置においてダイシングを行い、半導体装置110を個片化したとする。水分や周囲の雰囲気成分等が、矢印A4に示すように第1の積層体10と第2の積層体20の界面23を伝ったとしても、これらの水分や周囲の雰囲気成分等を界面23を貫通する貫通金属部材29によって遮断することが可能である。
したがって、この貫通金属部材29を、第1の積層体10及び第2の積層体20の主面に垂直な方向から見て、機能素子2,12の周囲に配置することにより、機能素子2,12を保護することが可能である。
In contrast, FIG. 3 is a schematic cross-sectional view of the
For example, it is assumed that dicing is performed at a position indicated by an arrow A3 to separate the
Therefore, by disposing the penetrating
図4は、この貫通金属部材29の形成パターンの一例を示す概略説明図である。なお、図4においては、半導体装置100の主面に垂直な方向から見た状態を示している。
図4Aに示すように、機能素子2,12(図示せず)の周囲において、半導体装置100の機能素子2,12や、その回路形成領域を囲む閉路状に途切れなく連続して空隙を設けてもよい。これにより、水分や周囲の雰囲気成分等が貫通金属部材29に囲われた領域内に浸入するのをより確実に防止できる。
FIG. 4 is a schematic explanatory view showing an example of the formation pattern of the through
As shown in FIG. 4A, a gap is continuously provided in a closed shape surrounding the
また一方で、図4Bに示すように、機能素子2,12やその回路形成領域を囲む閉路に切れ目24を設けた破線状に貫通金属部材29形成してもよい。この場合、貫通金属部材29の切れ目24の位置に配線を配置することが可能であり、例えば半導体装置100を外部装置に接続するための引き出し配線等を容易に設けることができる。
On the other hand, as shown in FIG. 4B, the penetrating
また、図4Cでは、第1の貫通金属部材29aと第2の貫通金属部材29bとによって貫通金属部材29が構成されている。第1の貫通金属部材29aは、機能素子2,12や、その回路形成領域を囲む破線状に形成される。また、第2の貫通金属部材29bは、第1の貫通金属部材29aの切れ目位置に配置される。
この例では、第1の貫通金属部材29aの切れ目24aと第2の貫通金属部材29bの切れ目24bを介して、貫通金属部材29内の回路形成領域と貫通金属部材29の外側の領域とが連続している箇所が存在する。しかし、貫通金属部材29内の回路形成領域から放射状の方向に、第1の貫通金属部材29aまたは第2の貫通金属部材29bの少なくともどちらか一方が配置されるので、貫通金属部材29が連続して設けられている図4Aと実質的に同等の効果が得られる。
また、貫通金属部材29の内側の回路形成領域から貫通金属部材29の外側の領域への引き出し配線等は、第1の貫通金属部材29aの切れ目24a、第2の貫通金属部材29bの切れ目24bを通して配置することが可能である。
In FIG. 4C, the through
In this example, the circuit formation region in the through
In addition, the lead-out wiring and the like from the circuit forming region inside the through
他にも、図4Dに示すように、図4Aと比較して角を落とした形状に貫通金属部材29を形成してもよい。このように、角を落として曲線に近づけた形状とすることで、ダイシング時におけるチッピングを抑制することができる。なお、機能素子2,12やその回路形成領域を囲む閉曲線状に貫通金属部材29を形成してもよい。
In addition, as shown in FIG. 4D, the penetrating
ところで、半導体装置の試作や試験時には、TEG(test element group)を半導体装置と同一基板上に形成しておくことがある。このような場合には、図4Eに示すように貫通金属部材29を配置することができる。
図4Eでは、TEG25の配置位置において、TEG25の外周に沿って貫通金属部材29を設けることにより、TEG25を貫通金属部材29によって囲まれた領域外に位置させている。このように貫通金属部材29を形成すると、第1の積層体10と第2の積層体20の界面に浸入した水分や周囲の雰囲気成分は、貫通金属部材29よりも先にTEG25に到達する。TEG25に到達した水分や周囲の雰囲気成分は、TEG25が障害となり、それ以上浸入することができない。
すなわち、TEG25を水分や周囲の雰囲気成分に対する障壁として用いることができる。
By the way, when a semiconductor device is prototyped or tested, a TEG (test element group) may be formed on the same substrate as the semiconductor device. In such a case, the through
In FIG. 4E, the
That is, the
1−2.半導体装置の製造方法
次に、本実施の形態による半導体装置100の製造方法について、図5〜図6を用いて以下に説明する。
まず図5Aに示すように、基板1の主面上に機能素子2を設けた第1の積層体10と、基板11の主面上に機能素子12を設けた第2の積層体20を準備する。第1の積層体10には、基板1の主面に垂直な方向から見て、機能素子2の周囲にシールリング8が形成されている。一方、第2の積層体20には、この段階では基板貫通部材26は形成されていない。
この第1の積層体10及び第2の積層体20は、既知の種々の方法により製造してよく、その手法を特に限定するものではない。
1-2. Method for Manufacturing Semiconductor Device Next, a method for manufacturing the
First, as shown in FIG. 5A, a first
The first
次いで、第1の積層体10または第2の積層体20の接合面、ここでは、基板1に対して機能素子2が設けられた側の第1の積層体10の主面に樹脂等の接着剤を塗布し、接着層22を形成する。
そして、図5Bに示すように、接着層22が形成された側の第1の積層体10の主面と、基板11に対して機能素子12が形成された側の第2の積層体20の主面とを貼り合わせることにより、第1の積層体10と第2の積層体20とを接合する。
接合の手法としては、接着剤によらず、他の方法を用いてもよい。例えば第1の積層体10と第2の積層体20とを直接接触させる場合には、金属接合や、プラズマ接合、ガラスの陽極接合等を用いることができる。
また、接合後には、CMP(Chemical Mechanical Polishing)法やBGR(back grinding)等により、基板11を所定の厚さに研削する。
Next, the bonding surface of the first
5B, the main surface of the first
As a joining method, other methods may be used regardless of the adhesive. For example, when the first
Further, after bonding, the
次に、図6Aに示すように、例えばドライエッチング等を用いて、第1の積層体10内の配線に到達するビアホール40、及びシールリング8に到達する貫通孔41を形成する。そして、CVD等により、SIO2やSiN,SiON,TEOS等による絶縁膜をビアホール40や貫通孔41の内壁面に形成し、絶縁性を確保する。
ビアホール40や貫通孔41の底部に堆積した上述の絶縁材料は、例えば電子ビーム等により除去し、その後ビアホール40及び貫通孔41の内部を例えばW,Al,Cu等の導電材料により埋める。
これにより、基板11を貫通するビアと、基板貫通部材26とが形成される。基板貫通部材26は、シールリング8に一体化して接続されており、シールリング8と基板貫通部材26によって、貫通金属部材29が構成される。
ビアホール40と貫通孔41内を埋める材料は、それぞれ別の材料であってもよいが、同一材料を用いることにより、ビアと基板貫通部材26とを同時に形成することができる。
また、第1の積層体10と第2の積層体20の界面を貫通するビアを設ける場合、第1の積層体10側のビアの端部と、第1の積層体10側の基板貫通部材26の端部が同一配線層上にあると、ビアと基板貫通部材26を同時に形成しやすい。
Next, as shown in FIG. 6A, the via
The insulating material deposited on the bottom of the via
Thereby, a via penetrating the
The materials filling the via
Moreover, when providing the via which penetrates the interface of the 1st
そして、図6Bに示すように、基板11上に例えばSiO2やSiN,SiON,TEOS等の絶縁膜17を形成して基板11の絶縁を確保した後、例えばAl等により端子21を形成する。
また、絶縁膜17上には、端子21の配置箇所を除いて、樹脂等によるパッシベーション膜19が形成される。
また、基板1に設ける絶縁膜7は、第1の積層体10を接合する前に予め形成してあってもよいし、接合後に形成してもよく、特に限定するものではない。
Then, as shown in FIG. 6B, an insulating
Further, a
The insulating
なお、第1の積層体10または第2の積層体20の両方に機能素子が形成されている必要はなく、どちらか一方の積層体には配線のみが形成されていてもよい。
Note that functional elements do not need to be formed in both the first
2.第1の変形例(接合面が異なる例)
第1の実施の形態では、二つの積層体において、基板に対して機能素子が形成されている側の主面同士を接合させていたが、接合させる面はこれに限らない。
図7は、第1の変形例による半導体装置200の概略構成を示す断面図である。ここでは、第1の実施の形態(図1参照)と対応する部位については同一符号を付し、重複した説明を避ける。
2. 1st modification (example in which joining surfaces differ)
In the first embodiment, in the two stacked bodies, the main surfaces on the side where the functional elements are formed are bonded to the substrate, but the surfaces to be bonded are not limited thereto.
FIG. 7 is a cross-sectional view showing a schematic configuration of a
本変形例による半導体装置200は、基板1の主面上に機能素子2が形成された第1の積層体10と、基板11の主面上に機能素子12が形成された第2の積層体20とを含んで構成される。
第1の積層体10において、機能素子2上には平坦化膜(絶縁膜)6を介して第1の配線層5a〜第4の配線層5dが形成されており、機能素子2が形成された側とは反対側の基板1の主面には、絶縁膜7が設けられている。また、基板1の主面に垂直な方向から見て、機能素子2の周囲を囲むようにシールリング8が設けられている。これらの第1の積層体10の構成は、第1の実施の形態(図1参照)において示したものと同様の構成であってよい。
The
In the first
第2の積層体20において、機能素子12上には、平坦化膜(絶縁膜)16を介して配線層15a〜15cが形成されている。これらの構成は、第1の実施の形態において示した構成と同じであってよい。
基板11の主面に垂直な方向から見て、機能素子12を囲むようにシールリング18が配設されている。ただし、本変形例では、このシールリング18は、基板11及び平坦化膜16を貫通する基板貫通部材26と、配線層13における配線によって構成されている。基板貫通部材26は、第1の実施の形態において示したものと同様の材料によって構成してよい。
In the second
A
また、本変形例では、配線層13上に絶縁膜17が形成され、絶縁膜17上に端子21が形成される。また、絶縁膜17上において、端子21が形成されている箇所以外の部分には、パッシベーション膜19が配設される。
In this modification, the insulating
また、第1の積層体10において、配線層3側の主面と、第2の積層体20の基板11側の主面とが重ね合わされ、この界面において接合される。
第1の積層体10と第2の積層体20の接合は、樹脂等の接着層22を設けることによって行ってもよいし、プラズマ接合や金属接合、ガラスの陽極接合等、その他の手法により行ってもよい。
Further, in the first
The first
本変形例では、シールリング8とシールリング18が接続され一体化しており、シールリング8とシールリング18によって貫通金属部材29が構成される。したがって、貫通金属部材29は、第1の積層体10と第2の積層体20の界面を貫通しているので、第1の積層体10と第2の積層体20の界面を伝って浸入する水分や周囲の雰囲気成分を遮断することができる。また、この貫通金属部材29が機能素子2,12の周囲に設けられることにより、機能素子2,12を保護することが可能である。
なお、貫通金属部材29のパターンは、第1の実施の形態(図4参照)において示した各種のパターンを採用してよい。
In this modification, the
Various patterns shown in the first embodiment (see FIG. 4) may be adopted as the pattern of the penetrating
このように、本変形例では、第1の積層体10と第2の積層体20とを接合する接合面が第1の実施の形態と異なっている。すなわち、第1の積層体10と第2の積層体20とを接合する面は、適宜選択することが可能である。
例えば、第2の積層体20に配置される機能素子12としてMEMSアクチュエータ等を用いる場合、アクチュエータの可動部は、その駆動空間を確保するために、半導体装置200の表面に露出させる必要がある。したがって、このような場合には、本変形例のように、基板11に対して機能素子12が配置されない側の第1の積層体10の主面を第2の積層体20に接合することが好ましい。
また、その場合には、アクチュエータ上には配線層を形成せず、例えば第1の積層体10側に配置する。そして、第1の積層体10の機能素子2として、例えばアクチュエータを駆動するためのトランジスタやダイオード等を配置することが可能である。
Thus, in this modification, the joining surface which joins the 1st
For example, when a MEMS actuator or the like is used as the
In that case, a wiring layer is not formed on the actuator, and is disposed, for example, on the
また、製造方法においては、例えば、第1の積層体10と、基板11と機能素子12と平坦化膜16のみが形成された第2の積層体20とを接合する。そして、平坦化膜16及び基板11を貫通し、シールリング8に到達する基板貫通部材26を形成する。基板貫通部材26の形成方法は、第1の実施の形態において示した方法と同様の方法を用いることができる。
その後、平坦化膜16上に配線層13を積層していくことにより、半導体装置200を製造可能である。その他の構成においては、第1の実施の形態において示した方法と同様にして製造してよい。
In the manufacturing method, for example, the first
Thereafter, the
3.第2の変形例(3以上の積層体を接合する例)
また、接合する積層体の数は2つに限らず、3以上の積層体接合する構成であってもよい。
図8は、第2の変形例による半導体装置300を示す概略断面図である。ここでは、第1の実施の形態(図1参照)に対応する箇所には同一符号を付し、重複した説明を避ける。
本変形例による半導体装置300は、基板1上に機能素子2が設けられた第1の積層体10と、基板11上に機能素子12が設けられた第2の積層体20と、基板31上に機能素子32が設けられた第3の積層体30と、を含んで構成される。
第1の積層体10と第2の積層体20のこれらの構成は、第1の実施の形態において示したものと同様の構成であってよく、特に限定するものではない。
3. Second modification (example in which three or more laminates are joined)
Further, the number of laminated bodies to be joined is not limited to two, and a structure in which three or more laminated bodies are joined may be used.
FIG. 8 is a schematic cross-sectional view showing a
The
These configurations of the first
第3の積層体30において、基板31に設けられた機能素子32上には、平坦化膜(絶縁膜)36を介して配線層33が形成される。
基板31は、例えばSi基板やガラス基板、他にも金属基板等を用いることができる。また、平坦化膜36には、例えば、SiO2,NSG,PSG,TEOS等が用いられる。
第1の配線層35a〜第4の配線層35dの各配線層は、第1の実施の形態における配線層と同様に、例えば有機シリカガラス等の低誘電率材料や、SiO2等からなる層間絶縁膜と、SiCNやSiNからなる層間絶縁膜等を含んで構成される。
In the third stacked body 30, the wiring layer 33 is formed on the
As the
Each wiring layer of the first wiring layer 35a to the fourth wiring layer 35d is, for example, a low dielectric constant material such as organic silica glass, an interlayer made of SiO 2 or the like, similarly to the wiring layer in the first embodiment. An insulating film and an interlayer insulating film made of SiCN or SiN are included.
第3の積層体30におけるこれらの構成は、第1の積層体10や第2の積層体20の構成と同様であってよく、特に限定されない。ただし、本変形例では、第3の積層体30の配線層33上に絶縁膜17、端子21、パッシベーション膜19が配設される。
These configurations of the third stacked body 30 may be the same as the configurations of the first
なお、第1の積層体10から第3の積層体30の全ての積層体に、それぞれ機能素子が形成されている必要はなく、少なくとも一つの積層体に機能素子が形成されていればよい。
Note that the functional elements need not be formed in all the stacked bodies from the first
第1の積層体10における配線層3側の主面は、第2の積層体20における配線層13側の主面に重ね合わされる。そして、この重ね合わされた界面において接合される。この接合は、樹脂等の接着層22を介して行ってもよいし、プラズマ接合や金属接合、ガラスの陽極接合等のその他の方法により行ってもよい。
The main surface on the
また、第2の積層体20における基板11側の主面は、第3の積層体30における基板31側の主面に重ね合わされる。そして、この重ね合わされた界面において接合される。
この接合も同様に、例えば樹脂等による接着層42を介して行ってもよいし、プラズマ接合や金属接合、ガラスの陽極接合等、その他の方法により行ってもよい。
The main surface on the
Similarly, this bonding may be performed through an
本変形例では、第2の積層体20と基板31と平坦化膜36を貫通する基板貫通部材26が、機能素子12の周囲に設けられている。この基板貫通部材26は、第1の積層体10のシールリング8及び第3の積層体30のシールリング38に一体化して接続されている。すなわち、シールリング8と基板貫通部材26とシールリング38によって、貫通金属部材29が構成されている。
In this modification, a
本変形例に係る貫通金属部材29は、第1の積層体10と第2の積層体20の界面、及び第2の積層体20と第3の積層体30の界面を貫通して設けられており、それぞれの界面を伝って浸入する水分や周辺雰囲気成分等を遮断することができる。
また、第1の積層体10の主面に垂直な方向から見て、この貫通金属部材29が機能素子2,12,32の周囲に設けられているので、機能素子2,12,32を水分や周囲の雰囲気成分等から保護することが可能である。
The penetrating
In addition, since the through
なお、4以上の積層体を接合することにより半導体装置を構成する場合にも、各積層体の界面を貫通する貫通金属部材を同様に設けることで、界面を伝う水分や周囲の雰囲気成分等を遮断できる。また、各積層体において、保護したい領域の周囲に上述の貫通金属部材を設けることにより、保護したい領域内に水分や周囲の雰囲気成分が浸入するのを防止できる。
また、基板1の主面に対して垂直な方向から見た貫通金属部材29のパターンは、第1の実施の形態(図4参照)において示した各種のパターンを採用してよい。
Even when a semiconductor device is configured by joining four or more stacked bodies, moisture and ambient atmosphere components, etc. transmitted through the interfaces can be similarly provided by providing a penetrating metal member that penetrates the interfaces of each stacked body. Can be blocked. Further, in each laminated body, by providing the above-described through metal member around the area to be protected, it is possible to prevent moisture and surrounding atmospheric components from entering the area to be protected.
Further, as the pattern of the penetrating
また、製造方法においては、例えば、まず第1の積層体10と第2の積層体20とを接合する。そして、第2の積層体20上に、基板31と機能素子32と平坦化膜36までが形成され、配線層33が形成されていない段階の第3の積層体30を接合する。
その後、平坦化膜36と基板31と第2の積層体20を貫通し、シールリング8に到達する基板貫通部材26を形成する。基板貫通部材26は、第1の実施の形態において示した方法と同様にして形成することができる。
Moreover, in the manufacturing method, for example, the first
Thereafter, the
そして、第3の積層体30の平坦化膜36上に、配線層33、絶縁膜17、パッシベーション膜19を積層していくことにより、半導体装置300を製造できる。なお、配線層33においては、シールリング18を基板貫通部材26の直上に形成し、基板貫通部材26とシールリング18とを接続させる。その他の構成については、第1の実施の形態(図5,6参照)及び第1の変形例において示した方法と同様にして製造できる。
また、各積層体における配線同士を電気的に接触させるかどうかについても特に限定するものではなく、適宜必要に応じてビア等を形成し、導通した構成としてもよい。
Then, the
Further, it is not particularly limited whether or not the wirings in each stacked body are brought into electrical contact with each other, and a via or the like may be appropriately formed as necessary to have a conductive configuration.
4.第2の実施の形態(各積層体におけるシールリング同士を直接接合することにより貫通金属部材を構成する例)
4−1.半導体装置の構成
図9は、第2の実施の形態に係る半導体装置400を示す概略断面図である。ここでは、基板貫通部材を用いずに、各積層体におけるシールリングの配線同士を直接接合することで、貫通金属部材を構成する例を挙げる。なお、第1の実施の形態(図1参照)に対応する箇所には同一符号を付し、重複した説明を避ける
4). 2nd Embodiment (example which comprises a penetration metal member by directly joining seal rings in each layered product)
4-1. Configuration of Semiconductor Device FIG. 9 is a schematic sectional view showing a
本実施の形態に係る半導体装置400は、基板1上に機能素子2と配線層3が形成された第1の積層体10と、基板11上に機能素子12と配線層13が形成された第2の積層体20とを含んで構成される。
第1の積層体10と第2の積層体20の基本的な構成は、第1の実施の形態において示したものと同様であってよい。ただし、本実施形態では、第2の積層体20のシールリング18は、配線層13における配線と、各配線を接続するコンタクト部によって構成されている。
The
The basic configuration of the first
また、第1の積層体10の配線層3側の主面と、第2の積層体20の配線層13側の主面とが重ね合わされ、接合される。ただし、シールリング8において第1の積層体10の表面に位置する配線と、シールリング18において第2の積層体20の表面に位置する配線は、金属接合される。
本実施の形態では、シールリング8とシールリング18を金属接合して一体化することにより、第1の積層体10と第2の積層体20の界面を貫通する貫通金属部材29が構成されている。この貫通金属部材29を設けることで、第1の積層体10と第2の積層体20の界面を伝う水分や、周囲の雰囲気成分等を遮断することができる。
また、この貫通金属部材29は、第1の積層体10の主面に垂直な方向から見て、機能素子2,12の周囲に設けられているので、機能素子2,12を水分や周囲の雰囲気成分等から保護することができる。
In addition, the main surface on the
In the present embodiment, the through
Further, since the through
なお、基板1の主面に対して垂直な方向から見た貫通金属部材29のパターンは、第1の実施の形態(図4参照)において示した各種のパターンを採用してよい。
また、シールリング8以外の配線と、シールリング18以外の配線同士も同時に金属接合し、第1の積層体10及び第2の積層体20に配設された回路同士を接続する構成としてもよい。
また、第1の積層体10と第2の積層体20の界面において、金属接合が行われない箇所には、予め例えばスクリーン印刷等により接着剤等を塗布しておいてもよい。ただし、シールリング8,18や、その他の配線における金属接合によって十分な接合強度が得られる場合は、接着剤を塗布する必要はない。
Note that the various patterns shown in the first embodiment (see FIG. 4) may be adopted as the pattern of the through
Further, the wirings other than the
Further, an adhesive or the like may be applied in advance to a portion where metal bonding is not performed at the interface between the first
4−2.半導体装置の製造方法
次に、本実施の形態の半導体装置400の製造方法について、図10〜図11を用い以下に説明する。
まず、図10Aに示すように、基板1の主面上に機能素子2、配線層3、シールリング8が形成された第1の積層体と、基板11の主面上に機能素子12、配線層13、シールリング18が形成された第2の積層体20を作製する。
第1の積層体10及び第2の積層体20の製造方法については、特に限定するものではなく、既知の種々の方法を用いてよい。
基板1上に設けられる絶縁膜7は、第1の積層体10に予め設けてあってもよいし、第1の積層体10と第2の積層体20の接合後に設けてもよい。
4-2. Method for Manufacturing Semiconductor Device Next, a method for manufacturing the
First, as shown in FIG. 10A, the first laminated body in which the
The manufacturing method of the first
The insulating
ただし、例えば配線3A,13Aのように、シールリング8,18において第1の積層体10及び第2の積層体20の表面に位置する配線は、接合のためのパッドとして用いられる。したがって、これらの配線は、シールリング8,18を構成するその他の配線よりも外径を大きく形成しておくことが好ましい。これにより、接合強度を高めることができ、また接合時における位置合わせ精度も緩和できる。
However, the wiring located on the surfaces of the first
次に、図10Bに示すように、第1の積層体10の配線層3側の主面と、第2の積層体20の配線層13側の主面を重ね合わせ、接合する。
この時、シールリング8とシールリング18を金属接合によって接合し、シールリング8とシールリング18を一体化して接続する。これにより、第1の積層体10と第2の積層体20の界面を貫通する貫通金属部材が形成される。
Next, as shown in FIG. 10B, the main surface of the first
At this time, the
また、金属接合を行わない箇所は、例えば樹脂等の接着剤や、プラズマ接合により接合を行う。接着剤を塗布する場合には、例えば金属接合を行う配線3A,13A等のパッド部を、第1の積層体10や第2の積層体20の表面(層間絶縁膜4h,14fの表面)よりも突出させて形成することが好ましい。
これにより、接着剤を塗布するためのスペースを確保することができ、第1の積層体10と第2の積層体20を重ね合わせた時に、接着剤が金属接合面上にはみ出るのを防止できる。接着剤の塗布には例えばスクリーン印刷等を用いることができる。
また、接合後には、CMP(Chemical Mechanical Polishing)法やBGR(back grinding)等により、基板11を所定の厚さに研削する。
Moreover, the part which does not perform metal joining is joined by adhesives, such as resin, and plasma joining, for example. In the case of applying an adhesive, for example, pad portions such as
Thereby, a space for applying the adhesive can be secured, and when the first
Further, after bonding, the
次に、図11Aに示すように、基板11を貫通し、第1の積層体10内の配線等に到達するビア40a,40bを形成する。このビア40a,40bは、第1の実施の形態(図6)において示した方法と同様にして形成できる。
その後、図11Bに示すように、基板11上に例えばSiO2やSiN,SiON,TEOS等の絶縁膜17を形成して基板11の絶縁を確保した後、例えばAl等により端子21を形成する。
また、絶縁膜17上には、端子21の配置箇所を除いて、樹脂等によるパッシベーション膜19が形成される。これにより、半導体装置400が完成する。
Next, as illustrated in FIG. 11A, vias 40 a and 40 b that penetrate the
Thereafter, as shown in FIG. 11B, an insulating
Further, a
なお、第1の積層体10または第2の積層体20の両方に機能素子が形成されている必要はなく、どちらか一方の積層体には配線のみが形成されていてもよい。
また、本実施の形態においても、3以上の積層体を積層する構成としてもよい。また、基板1の主面に対して垂直な方向から見た貫通金属部材29のパターンは、第1の実施の形態(図4参照)において示した各種のパターンを採用してよい。
Note that functional elements do not need to be formed in both the first
In this embodiment mode, a structure in which three or more stacked bodies are stacked may be employed. Further, as the pattern of the penetrating
5.第3の実施の形態(シールリングとは別に貫通金属部材を設ける例)
本技術に係る貫通金属部材は、第1の積層体と第2の積層体の界面を貫通さえしていれば、界面を伝う水分や、周囲の雰囲気成分等を遮断する効果が得られる。したがって、必ずしも貫通金属部材をシールリングと一体化させて構成する必要はない。
5. Third embodiment (example in which a penetrating metal member is provided separately from the seal ring)
As long as the penetrating metal member according to the present technology penetrates the interface between the first laminated body and the second laminated body, the effect of blocking moisture transmitted through the interface, ambient atmospheric components, and the like can be obtained. Therefore, it is not always necessary to configure the penetrating metal member integrally with the seal ring.
図12は、第3の実施の形態に係る半導体装置500の構成を示す概略断面図である。第1の実施の形態(図1参照)に対応する箇所には同一符号を付し、重複した説明を避ける。
本実施形態の半導体装置500は、基板1上に機能素子2、配線層3が形成された第1の積層体10と、基板11上に機能素子12、配線層13が形成された第2の積層体20とを含んで構成される。
FIG. 12 is a schematic cross-sectional view showing a configuration of a
The
第1の積層体10及び第2の積層体20の基本的な構成は、第1の実施の形態(図1参照)において示したものと同様であってよい。
ただし、本実施形態では、第1の積層体10の主面に垂直な方向から見て、シールリング8,18よりも内側に、第1の積層体10と第2の積層体20の界面を貫通する貫通金属部材29が設けられている。
The basic configurations of the first
However, in the present embodiment, the interface between the first
この貫通金属部材29は、第1の積層体10の表面に位置する配線層5dに形成された配線(パッド)3Bと、第2の積層体20の表面に位置する配線層15cに形成された配線(パッド)13Bが接合されることにより構成されている。
この配線3B,13Bは、シールリング8,18の配線と同じ材料によって構成してよく、例えば耐浸水性の高いW,Al,CuやTa,Ti,TiN等を用いることができる。
The through
The
また、貫通金属部材29は、第1の積層体10の主面に垂直な方向から見て、機能素子2,12の周囲に配置される。第1の積層体10の主面に垂直な方向から見たときの貫通金属部材29の配置パターンは、第1の実施の形態(図4参照)において示したものと同様であってよい。
なお、第1の積層体10と第2の積層体20は、接着層22と、配線3B,13Bの接合により接合されているが、接着層22の代わりにプラズマ接合等を用いてもよい。
Further, the penetrating
The first
このように、本実施の形態においても、第1の積層体10と第2の積層体20の界面を貫通する貫通金属部材29が設けられているので、界面を伝って浸入する水分や周囲の雰囲気成分等を遮断することができる。また、この貫通金属部材29は、第1の積層体10の主面に垂直な方向から見て、機能素子2,12を囲むように周囲に配置されているので、機能素子2,12を水分や周囲の雰囲気成分から保護することが可能である。
Thus, also in the present embodiment, the penetrating
第1の積層体10と第2の積層体20は、接着層22によって接合されている。したがって、シールリング8とシールリング18の間には、この接着層22のために、水分や周囲の雰囲気成分の侵入を防ぐ部材が存在しない。
しかし、本実施の形態では、貫通金属部材29を配置することにより、半導体装置500の側面から見て、隙間なく金属を配置される。このため、シールリング8,18が一体化している第2の実施の形態(図9参照)と実質的にほぼ同等の効果が得られる。
なお、シールリング8,18に対して近い距離に貫通金属部材29を配置するほど、より高い効果を得ることが可能である。
The first
However, in the present embodiment, by disposing the penetrating
In addition, it is possible to obtain a higher effect as the penetrating
この半導体装置500は、第1の積層体10及び第2の積層体20にそれぞれ配線3B,13Bを形成し、配線3Bと配線13Bを接合すること以外は、第2の実施の形態(図10〜図11参照)と同様にして製造できる。
また、接着層22を設ける場合には、配線層5d,15cの表面よりも突出させてそれぞれ配線3B,13Bを形成し、接着層22の配置スペースを確保することが好ましい。
また、配線3B,13Bの構成材料は、水分や周囲の雰囲気成分に対して耐性の高いものであれば、上述の材料以外のものを用いてもよい。ただし、配線層5dにおけるその他の配線と同じ材料によって構成すると、配線3B,13Bとその他の配線を同時に形成することができる。
This
In the case where the
In addition, as the constituent material of the
なお、第1の積層体10または第2の積層体20の両方に機能素子が形成されている必要はなく、どちらか一方の積層体には配線のみが形成されていてもよい。
また、本実施の形態においても、3以上の積層体を積層する構成としてもよい。
Note that functional elements do not need to be formed in both the first
In this embodiment mode, a structure in which three or more stacked bodies are stacked may be employed.
6.第4の実施の形態(第1の積層体上に直接基板を形成する例)
これまでの実施の形態及び変形例においては、接合によって積層体同士を3次元的に配設するものであった。本技術では、第1の積層体上に直接第2の積層体を積層して形成する場合においても、第1の積層体と第2の積層体を貫通する金属部材を設けることが好ましい。
6). Fourth Embodiment (Example in which a substrate is directly formed on the first laminate)
In the embodiments and modifications so far, the laminates are three-dimensionally arranged by bonding. In the present technology, it is preferable to provide a metal member penetrating the first stacked body and the second stacked body even when the second stacked body is directly stacked on the first stacked body.
図13は、本実施の形態による半導体装置600の構成を示す概略断面図である。第1の実施の形態(図1参照)に対応する箇所には同一符号を付し、重複した説明を避ける。
本実施の形態による半導体装置600は、基板1上に機能素子2、配線層3が形成された第1の積層体10と、基板11上に機能素子12、配線層13が形成された第2の積層体20とを含んで構成される。
FIG. 13 is a schematic cross-sectional view showing the configuration of the
The
本実施の形態による半導体装置600の基本的な構成は、第1の変形例(図7参照)において示したものと同様であってよい。ただし、本実施の形態の半導体装置600は、第1の積層体10上に、基板11、機能素子12、平坦化膜16、配線層13等を順次積層していくことにより形成される。例えば、基板11は、スパッタ等の気相成膜によって第1の積層体10上に直接形成される。
The basic configuration of the
また、貫通金属部材29は、第1の変形例と同様に、基板11及び平坦化膜16を貫通する基板貫通部材26と配線層13における配線によって構成されたシールリング18と、シールリング8とによって構成されている。
Similarly to the first modified example, the penetrating
このように、本実施の形態では、第1の積層体10と第2の積層体20との接合が行われていない。例えば半導体基板等においては基板上に酸化膜が形成されることがある。酸化膜は水分を浸透しやすいので、基板11に酸化膜が形成されていると、この酸化膜を伝って水分が浸入する恐れがある。
このため、接合が行われなくても、本実施の形態のように、第1の積層体10と第2の積層体20の界面及び基板11を貫通する貫通金属部材29を設けることが好ましい。
Thus, in this Embodiment, joining with the 1st
For this reason, even if bonding is not performed, it is preferable to provide the penetrating
本実施の形態による半導体装置600の製造方法について以下に説明する。
まず、図14Aに示すように、第1の積層体10を作製し、その配線層3上に基板11を成膜する。Si基板を形成する場合には、例えばスパッタ等によって形成し、ガラス基板の場合には、例えばSOG(Spin On Glass)を用いてもよい。
また、第1の積層体10については、特に限定するものではなく、既知の種々の方法により製造してよい。
次いで、図14Bに示すように、基板11上に機能素子12を形成し、基板11上及び機能素子12上に平坦化膜16を形成する。
A method for manufacturing the
First, as shown in FIG. 14A, the first
Moreover, about the 1st
Next, as illustrated in FIG. 14B, the
その後、図15Aに示すように、基板11及び平坦化膜16を貫通する基板貫通部材26及びビア43を形成する。これらは、第1の変形例(図6A参照)において示したものと同様にして形成できる。なお、基板貫通部材26は、シールリング8に接続される。
また、機能素子12と配線層13における配線とを接続するコンタクト部も同様にして形成される。
ビア43と基板貫通部材26の第1の積層体10側の端部は、第1の積層体10における同じ配線層に位置している。このため、ビア43と基板貫通部材26とを同時に形成することができる。
Thereafter, as shown in FIG. 15A, the
Further, a contact portion that connects the
The end portions of the via 43 and the
そして、平坦化膜16上に各配線層を順次積層していくことにより、配線層13を形成する。第2の積層体20におけるシールリング18は、基板貫通部材26と、基板貫通部材26に接続された配線層13の配線によって構成される。また、このシールリング18と、第1の積層体10におけるシールリング8によって貫通金属部材29が構成される。
Then, the wiring layers 13 are formed by sequentially laminating the wiring layers on the
その後、図15Bに示すように、配線層13上に絶縁膜17、パッシベーション膜19、端子21を設けることにより、半導体装置600が完成する。
なお、第1の積層体10または第2の積層体20の両方に機能素子が形成されている必要はなく、どちらか一方の積層体には配線のみが形成されていてもよい。
また、本実施の形態においても、3以上の積層体を積層する構成としてもよい。
また、基板1の主面に対して垂直な方向から見た貫通金属部材29のパターンは、第1の実施の形態(図4参照)において示した各種のパターンを採用してよい。
Thereafter, as shown in FIG. 15B, an insulating
Note that functional elements do not need to be formed in both the first
In this embodiment mode, a structure in which three or more stacked bodies are stacked may be employed.
Further, as the pattern of the penetrating
7.第5の実施の形態(界面を貫通する空隙を設ける例)
また、第1の積層体10と第2の積層体20の界面を貫通する空隙をさらに設けることで、より確実に機能素子を保護することが可能である。
図16は、本実施の形態による半導体装置700の構成を示す概略断面図である。第1の実施の形態(図1参照)に対応する箇所には同一符号を付し、重複した説明を避ける。
本実施の形態による半導体装置700の基本的な構成は、第1の実施の形態において示した半導体装置100と同じである。ただし、第1の積層体10と第2の積層体20の界面を貫通、またはその一端が界面に一致する空隙44を設けていること、及び、パッド5Bを設けていることが第1の実施の形態と異なる。
7). Fifth embodiment (example of providing a gap penetrating the interface)
Moreover, it is possible to protect a functional element more reliably by providing the space | gap which penetrates the interface of the 1st
FIG. 16 is a schematic cross-sectional view showing the configuration of the
The basic configuration of the
空隙44は、第1の積層体10の主面に垂直な方向から見て、機能素子2,12の周囲に設けられている。ここでは、空隙44は、第2の積層体20の表面に開口する溝状に形成されており、例えばドライエッチングやウェットエッチング等によって形成できる。
また、第1の積層体10の主面に垂直な方向から見たときの空隙44の配置パターンは、第1の実施の形態(図4参照)において示した貫通金属部材のパターンと同様であってよい。
The
The arrangement pattern of the
本実施の形態において、空隙44は、配線層5dに設けられた配線5A、パッド5Bに到達しており、空隙44による溝の底面は配線5A、パッド5Bの表面に一致している。このように、空隙44の一端が第1の積層体10と第2の積層体20の界面に一致するようにしてもよいし、界面を貫通するようにしてもよい。
In the present embodiment, the
例えばダイシング時においてクラックが生じた場合、クラックが第1の積層体10と第2の積層体20の界面を伝播する恐れがある。しかし、本実施の形態では、界面を伝播したクラックが空隙44に達すると、空隙44によってクラックの応力が開放される。これにより、機能素子2,12配置された領域にまでクラックが進展するのを防止することが可能である。
For example, when a crack occurs during dicing, the crack may propagate through the interface between the first
また、本実施の形態では、空隙44の一端と、第1の積層体10における配線5A、パッド5Bの表面とが一致している。このような構成とすることにより、空隙44を設ける際のエッチングストッパとして配線5A及びパッド5Bを用いることができる。
また、基板貫通部材26の端部と空隙44の一端は、同じ配線層5dに位置している。このため、基板貫通部材26を埋め込むための貫通孔と空隙44を同時に形成できる。
Further, in the present embodiment, one end of the
Further, the end of the
ところで、パッド5Bは、シールリング8を構成する配線のうち、配線層5dにおける配線同士を接続することにより形成されている。これにより、パッド5Bは大きい表面積を確保することができる。このため、基板貫通部材26を埋め込むための貫通孔や空隙44をエッチングにより形成する際に必要とされる位置決め精度を緩和できる。
Incidentally, the
なお、第1の積層体10または第2の積層体20の両方に機能素子が形成されている必要はなく、どちらか一方の積層体には配線のみが形成されていてもよい。
また、本実施の形態においても、3以上の積層体を積層する構成としてもよい。
また、上述した各実施の形態や変形例の全てにおいて、本実施の形態のように、第1の積層体10と第2の積層体20の界面を貫通、またはその一端が界面に一致する空隙を設けることも可能である。
Note that functional elements do not need to be formed in both the first
In this embodiment mode, a structure in which three or more stacked bodies are stacked may be employed.
Further, in all of the above-described embodiments and modifications, as in this embodiment, the gap penetrates the interface between the first
以上、半導体装置及びその製造方法の実施の形態について説明した。本技術は上記実施の形態にとらわれることなく、特許請求の範囲に記載した本技術の要旨を逸脱しない限りにおいて、考えられる種々の形態を含むものである。 The embodiments of the semiconductor device and the manufacturing method thereof have been described above. The present technology is not limited to the above-described embodiments, and includes various conceivable forms without departing from the gist of the present technology described in the claims.
また、本技術は、以下のような構成を取ることもできる。
(1)
基板上に配線層が形成された第1の積層体と、
前記第1の積層体の主面上にその主面を重ねて配設され、基板上に配線層が形成された第2の積層体と、
前記第1の積層体または前記第2の積層体の少なくとも一方の基板上に形成された機能素子と、
前記第1の積層体及び前記第2の積層体の前記主面に垂直な方向から見て、前記機能素子の周囲に配設され、前記第1の積層体と前記第2の積層体の界面を貫通する貫通金属部材と、
を含む
半導体装置。
(2)
前記貫通金属部材は、前記第2の積層体の基板を貫通する基板貫通部材を含んで構成される
(1)に記載の半導体装置。
(3)
前記貫通金属部材は、前記第1の積層体に設けられたシールリングを含んで構成される
(2)に記載の半導体装置。
(4)
前記第2の積層体の前記基板と、前記第1の積層体と前記第2の積層体の界面とを貫通するビアを備え、前記基板貫通部材の第1の積層体側の端部は、前記第1の積層体側の端部と同一層内に配設される(2)または(3)に記載の半導体装置。
(5)
前記第1の積層体または前記第2の積層体の主面上にその主面を重ねて配設され、基板上に配線層が形成された1以上の積層体を備え、前記貫通金属部材は、前記積層体同士の全ての界面を貫通する(1)〜(4)に記載の半導体装置。
(6)
前記貫通金属部材は、前記第1の積層体及び前記第2の積層体に設けられたシールリングによって構成される(1)に記載の半導体装置。
(7)
基板上に配線層が形成された第1の積層体と、基板上に配線層が形成された第2の積層体と、前記第1の積層体または前記第2の積層体の少なくとも一方に配置される機能素子と、を形成するステップと、
前記第1の積層体の主面と前記第2の積層体の主面とを接合するステップと、
前記第1の積層体の主面と前記第2の積層体の主面に垂直な方向から見て、前記機能素子の周囲に、前記第1または第2の積層体の基板を貫通し、少なくとも前記第1の積層体と前記第2の積層体の界面に到達する貫通孔を形成し、前記貫通孔内に金属を埋め込むステップと、
を含む
半導体装置の製造方法。
(8)
基板上に配線層及びシールリングが形成された第1の積層体と、基板上に配線層及びシールリングが形成された第2の積層体と、前記第1の積層体または前記第2の積層体の少なくとも一方に配置され、前記第1の積層体及び前記第2の積層体の主面に垂直な方向から見て、前記シールリングの内側に設けられる機能素子と、を形成するステップと、
前記第1の積層体及び前記第2の積層体の主面を重ね合わせ、重ね合わされた前記主面において、前記第1の積層体に配置されたシールリングと、前記第2の積層体に配置されたシールリングとを接合するステップと、
を含む
半導体装置の製造方法。
Moreover, this technique can also take the following structures.
(1)
A first laminate in which a wiring layer is formed on a substrate;
A second laminate in which the principal surface is disposed on the principal surface of the first laminate, and a wiring layer is formed on the substrate;
A functional element formed on at least one substrate of the first laminate or the second laminate;
The interface between the first laminate and the second laminate is disposed around the functional element when viewed from a direction perpendicular to the main surface of the first laminate and the second laminate. A penetrating metal member penetrating through,
Including a semiconductor device.
(2)
The semiconductor device according to (1), wherein the penetrating metal member includes a substrate penetrating member that penetrates the substrate of the second stacked body.
(3)
The semiconductor device according to (2), wherein the through metal member includes a seal ring provided in the first stacked body.
(4)
The second laminate is provided with a via that penetrates the substrate of the second laminate and the interface between the first laminate and the second laminate, and the end of the substrate penetrating member on the first laminate side is The semiconductor device according to (2) or (3), which is disposed in the same layer as the end portion on the first stacked body side.
(5)
The penetrating metal member comprises one or more laminates that are arranged with the principal surface overlaid on the principal surface of the first laminated body or the second laminated body, and in which a wiring layer is formed on a substrate. The semiconductor device according to any one of (1) to (4), which penetrates all interfaces between the stacked bodies.
(6)
The semiconductor device according to (1), wherein the through metal member is configured by a seal ring provided in the first stacked body and the second stacked body.
(7)
Arranged in at least one of the first stacked body in which the wiring layer is formed on the substrate, the second stacked body in which the wiring layer is formed on the substrate, and the first stacked body or the second stacked body. Forming a functional element,
Bonding the main surface of the first laminate and the main surface of the second laminate;
Seeing from the direction perpendicular to the main surface of the first laminate and the main surface of the second laminate, and penetrating the substrate of the first or second laminate around the functional element, at least Forming a through hole reaching the interface between the first stacked body and the second stacked body, and embedding a metal in the through hole;
A method for manufacturing a semiconductor device.
(8)
A first laminated body in which a wiring layer and a seal ring are formed on a substrate; a second laminated body in which a wiring layer and a seal ring are formed on the substrate; and the first laminated body or the second laminated body. A functional element that is disposed on at least one of the bodies and is provided inside the seal ring as viewed from a direction perpendicular to the main surface of the first stacked body and the second stacked body;
The main surfaces of the first stacked body and the second stacked body are overlapped, and in the stacked main surface, the seal ring disposed in the first stacked body and the second stacked body are disposed. Joining the sealed ring,
A method for manufacturing a semiconductor device.
1,11,31・・・基板、2,12,32・・・機能素子、3,3a,3b,3c,5a,5b,5c,5d,13,13a,13b,13c,15a,15b,15c,33,35a,35b,35c,35d・・・配線層、3A,3B,5A,13B・・・配線、4a,4b,14a,14b・・・層間絶縁膜、5B・・・パッド、6,16,36・・・平坦化膜、7,17・・・絶縁膜、8,8a,18,18a,38・・・シールリング、10,10a,20,20a,30・・・積層体、19・・・パッシベーション膜、21・・・端子、22,42・・・接着層、23,23a・・・界面、24,24a,24b・・・切れ目、25・・・TEG、26・・・基板貫通部材、29,29a,29b・・・貫通金属部材、40・・・ビアホール、40a,43・・・ビア、41・・・貫通孔、44・・・空隙、100,110,200,300,400,500,600,700・・・半導体装置
1, 11, 31 ... substrate, 2, 12, 32 ... functional elements, 3, 3a, 3b, 3c, 5a, 5b, 5c, 5d, 13, 13a, 13b, 13c, 15a, 15b, 15c , 33, 35a, 35b, 35c, 35d ... wiring layer, 3A, 3B, 5A, 13B ... wiring, 4a, 4b, 14a, 14b ... interlayer insulating film, 5B ... pad, 6, 16, 36 ... planarization film, 7, 17 ... insulating film, 8, 8a, 18, 18a, 38 ... seal ring, 10, 10a, 20, 20a, 30 ... laminate, 19 ... Passivation film, 21 ... Terminal, 22, 42 ... Adhesive layer, 23, 23a ... Interface, 24, 24a, 24b ... Cut, 25 ... TEG, 26 ... Substrate Penetration member, 29, 29a, 29b ... Penetration metal member, 40 - a via hole, 40a, 43 ... via, 41 ... through hole, 44 ... gap, 100,110,200,300,400,500,600,700 ... semiconductor device
Claims (8)
前記第1の積層体の主面上にその主面を重ねて配設され、基板上に配線層が形成された第2の積層体と、
前記第1の積層体または前記第2の積層体の少なくとも一方の基板上に形成された機能素子と、
前記第1の積層体及び前記第2の積層体の前記主面に垂直な方向から見て、前記機能素子の周囲に配設され、前記第1の積層体と前記第2の積層体の界面を貫通する貫通金属部材と、
を含む
半導体装置。 A first laminate in which a wiring layer is formed on a substrate;
A second laminate in which the principal surface is disposed on the principal surface of the first laminate, and a wiring layer is formed on the substrate;
A functional element formed on at least one substrate of the first laminate or the second laminate;
The interface between the first laminate and the second laminate is disposed around the functional element when viewed from a direction perpendicular to the main surface of the first laminate and the second laminate. A penetrating metal member penetrating through,
Including a semiconductor device.
前記第1の積層体の主面と前記第2の積層体の主面とを接合するステップと、
前記第1の積層体の主面と前記第2の積層体の主面に垂直な方向から見て、前記機能素子の周囲に、前記第1または第2の積層体の基板を貫通し、少なくとも前記第1の積層体と前記第2の積層体の界面に到達する貫通孔を形成し、前記貫通孔内に金属を埋め込むステップと、
を含む
半導体装置の製造方法。 Arranged in at least one of the first stacked body in which the wiring layer is formed on the substrate, the second stacked body in which the wiring layer is formed on the substrate, and the first stacked body or the second stacked body. Forming a functional element,
Bonding the main surface of the first laminate and the main surface of the second laminate;
Seeing from the direction perpendicular to the main surface of the first laminate and the main surface of the second laminate, and penetrating the substrate of the first or second laminate around the functional element, at least Forming a through hole reaching the interface between the first stacked body and the second stacked body, and embedding a metal in the through hole;
A method for manufacturing a semiconductor device.
前記第1の積層体及び前記第2の積層体の主面を重ね合わせ、重ね合わされた前記主面において、前記第1の積層体に配置されたシールリングと、前記第2の積層体に配置されたシールリングとを接合するステップと、
を含む
半導体装置の製造方法。 A first laminated body in which a wiring layer and a seal ring are formed on a substrate; a second laminated body in which a wiring layer and a seal ring are formed on the substrate; and the first laminated body or the second laminated body. A functional element that is disposed on at least one of the bodies and is provided inside the seal ring as viewed from a direction perpendicular to the main surface of the first stacked body and the second stacked body;
The main surfaces of the first stacked body and the second stacked body are overlapped, and in the stacked main surface, the seal ring disposed in the first stacked body and the second stacked body are disposed. Joining the sealed ring,
A method for manufacturing a semiconductor device.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011065493A JP2012204443A (en) | 2011-03-24 | 2011-03-24 | Semiconductor device and manufacturing method of the same |
| TW101107059A TWI467695B (en) | 2011-03-24 | 2012-03-02 | Semiconductor device and method of manufacturing same |
| US13/416,419 US8742596B2 (en) | 2011-03-24 | 2012-03-09 | Semiconductor device and method for manufacturing same |
| CN2012100708181A CN102693947A (en) | 2011-03-24 | 2012-03-16 | Semiconductor device and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011065493A JP2012204443A (en) | 2011-03-24 | 2011-03-24 | Semiconductor device and manufacturing method of the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012204443A true JP2012204443A (en) | 2012-10-22 |
Family
ID=47185138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011065493A Pending JP2012204443A (en) | 2011-03-24 | 2011-03-24 | Semiconductor device and manufacturing method of the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012204443A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9287225B2 (en) | 2013-07-23 | 2016-03-15 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| WO2017002200A1 (en) * | 2015-06-30 | 2017-01-05 | オリンパス株式会社 | Semiconductor device |
| CN108122855A (en) * | 2016-11-28 | 2018-06-05 | 台湾积体电路制造股份有限公司 | Semiconductor structure and semiconductor manufacturing method |
| US10068876B2 (en) | 2013-09-20 | 2018-09-04 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and manufacturing method therefor |
| JP2018148152A (en) * | 2017-03-09 | 2018-09-20 | ルネサスエレクトロニクス株式会社 | Semiconductor device and method of manufacturing the same |
| KR20190040934A (en) * | 2016-08-25 | 2019-04-19 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | Semiconductor device, imaging device, and manufacturing method of semiconductor device |
| US10541230B2 (en) | 2013-09-17 | 2020-01-21 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method for manufacturing same |
| US10559586B2 (en) | 2017-06-28 | 2020-02-11 | Toshiba Memory Corporation | Semiconductor memory device |
| WO2020035898A1 (en) * | 2018-08-13 | 2020-02-20 | ウルトラメモリ株式会社 | Semiconductor module and method for producing same |
| CN113785394A (en) * | 2019-06-12 | 2021-12-10 | 伊文萨思粘合技术公司 | Sealed bonded structure and method of forming the same |
| JP2022509249A (en) * | 2019-01-30 | 2022-01-20 | 長江存儲科技有限責任公司 | Semiconductor devices, junction structures and methods for forming semiconductor devices |
| US12381119B2 (en) | 2017-03-21 | 2025-08-05 | Adeia Semiconductor Bonding Technologies Inc. | Seal for microelectronic assembly |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010161367A (en) * | 2009-01-07 | 2010-07-22 | Taiwan Semiconductor Manufacturing Co Ltd | Die, stack structure and system |
| JP2011054637A (en) * | 2009-08-31 | 2011-03-17 | Sony Corp | Semiconductor device and method of manufacturing the same |
-
2011
- 2011-03-24 JP JP2011065493A patent/JP2012204443A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010161367A (en) * | 2009-01-07 | 2010-07-22 | Taiwan Semiconductor Manufacturing Co Ltd | Die, stack structure and system |
| JP2011054637A (en) * | 2009-08-31 | 2011-03-17 | Sony Corp | Semiconductor device and method of manufacturing the same |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9673147B2 (en) | 2013-07-23 | 2017-06-06 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| US9287225B2 (en) | 2013-07-23 | 2016-03-15 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| US10541230B2 (en) | 2013-09-17 | 2020-01-21 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method for manufacturing same |
| US10068876B2 (en) | 2013-09-20 | 2018-09-04 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and manufacturing method therefor |
| WO2017002200A1 (en) * | 2015-06-30 | 2017-01-05 | オリンパス株式会社 | Semiconductor device |
| JPWO2017002200A1 (en) * | 2015-06-30 | 2018-04-19 | オリンパス株式会社 | Semiconductor device |
| KR102423309B1 (en) | 2016-08-25 | 2022-07-21 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | Semiconductor device, imaging device, and manufacturing method of semiconductor device |
| US11621283B2 (en) | 2016-08-25 | 2023-04-04 | Sony Semiconductor Solutions Corporation | Semiconductor device, image pickup device, and method for manufacturing semiconductor device |
| KR102539779B1 (en) | 2016-08-25 | 2023-06-07 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | Semiconductor device, image pickup device, and method for manufacturing semiconductor device |
| KR20190040934A (en) * | 2016-08-25 | 2019-04-19 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | Semiconductor device, imaging device, and manufacturing method of semiconductor device |
| KR20220104273A (en) * | 2016-08-25 | 2022-07-26 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | Semiconductor device, image pickup device, and method for manufacturing semiconductor device |
| CN108122855A (en) * | 2016-11-28 | 2018-06-05 | 台湾积体电路制造股份有限公司 | Semiconductor structure and semiconductor manufacturing method |
| CN108122855B (en) * | 2016-11-28 | 2023-09-19 | 台湾积体电路制造股份有限公司 | Semiconductor structures and semiconductor manufacturing methods |
| JP2018148152A (en) * | 2017-03-09 | 2018-09-20 | ルネサスエレクトロニクス株式会社 | Semiconductor device and method of manufacturing the same |
| US12381119B2 (en) | 2017-03-21 | 2025-08-05 | Adeia Semiconductor Bonding Technologies Inc. | Seal for microelectronic assembly |
| US10559586B2 (en) | 2017-06-28 | 2020-02-11 | Toshiba Memory Corporation | Semiconductor memory device |
| WO2020035898A1 (en) * | 2018-08-13 | 2020-02-20 | ウルトラメモリ株式会社 | Semiconductor module and method for producing same |
| JP7214871B2 (en) | 2019-01-30 | 2023-01-30 | 長江存儲科技有限責任公司 | Semiconductor devices, junction structures and methods for forming semiconductor devices |
| JP2022509249A (en) * | 2019-01-30 | 2022-01-20 | 長江存儲科技有限責任公司 | Semiconductor devices, junction structures and methods for forming semiconductor devices |
| US12374641B2 (en) | 2019-06-12 | 2025-07-29 | Adeia Semiconductor Bonding Technologies Inc. | Sealed bonded structures and methods for forming the same |
| CN113785394A (en) * | 2019-06-12 | 2021-12-10 | 伊文萨思粘合技术公司 | Sealed bonded structure and method of forming the same |
| CN113785394B (en) * | 2019-06-12 | 2025-12-05 | 隔热半导体粘合技术公司 | Sealed bonding structure and its formation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI467695B (en) | Semiconductor device and method of manufacturing same | |
| JP2012204443A (en) | Semiconductor device and manufacturing method of the same | |
| JP6212720B2 (en) | Semiconductor device and manufacturing method thereof | |
| TWI505428B (en) | Chip package and method of forming same | |
| JP6330151B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR101191492B1 (en) | Semiconductor device, and method for manufacturing the same | |
| US7888801B2 (en) | Semiconductor device | |
| TWI311790B (en) | Semiconductor device having bonding pad above low-k kielectric film and manufacturing method therefor | |
| CN103855157B (en) | MIM capacitor and manufacture method thereof | |
| JP2012204444A (en) | Semiconductor device and manufacturing method of the same | |
| JP2009181981A (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2009123734A (en) | Semiconductor device and manufacturing method thereof | |
| KR20090076832A (en) | Semiconductor device and manufacturing method thereof | |
| JP2009206253A (en) | Semiconductor device | |
| JP2007123328A (en) | Semiconductor device and manufacturing method thereof | |
| WO2010035379A1 (en) | Semiconductor device and a method of fabricating the same | |
| CN104377163A (en) | CMOS compatible wafer bonding layer and process | |
| CN111348613A (en) | Packaging method and packaging structure | |
| CN101179057A (en) | Bonding pad structure and manufacturing method thereof | |
| WO2006080337A1 (en) | Semiconductor device and method for manufacturing same, and stacked type semiconductor integrated circuit | |
| JP2009218504A (en) | Semiconductor device | |
| JP6688490B2 (en) | Electronic device and manufacturing method thereof | |
| US10892239B1 (en) | Bond pad reliability of semiconductor devices | |
| JP2007019128A (en) | Semiconductor device | |
| EP2889901B1 (en) | Semiconductor device with through-substrate via and corresponding method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141121 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150106 |