[go: up one dir, main page]

JP2012191101A - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP2012191101A
JP2012191101A JP2011055128A JP2011055128A JP2012191101A JP 2012191101 A JP2012191101 A JP 2012191101A JP 2011055128 A JP2011055128 A JP 2011055128A JP 2011055128 A JP2011055128 A JP 2011055128A JP 2012191101 A JP2012191101 A JP 2012191101A
Authority
JP
Japan
Prior art keywords
circuit board
base material
insulating base
interlayer connection
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011055128A
Other languages
English (en)
Inventor
Jun Ebara
潤 江原
Kazutomo Higa
一智 比嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011055128A priority Critical patent/JP2012191101A/ja
Publication of JP2012191101A publication Critical patent/JP2012191101A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】高密度で高い配線収容性を備え、層間の電気的接続が安定した両面あるいは多層構造の回路基板を提供する。
【解決手段】内層用回路基板と外層回路が層間接続用絶縁基材の導通孔を介して電気的に接続され、前記層間接続用絶縁基材には選択的に硬化部が形成されていることを特徴とする。これにより、回路基板の製造過程でのバラツキや、絶縁基材あるいは層間接続用絶縁基材の寸法変化等を最小にし、多層構造の回路基板の位置決め積層精度を向上させることができる。
【選択図】図1

Description

本発明は、両面あるいは多層の層間を導通孔を介して電気的に接続する回路基板の製造方法に関するものである。
近年、電子機器の小型化、高性能化に伴い、産業用にとどまらず広く民生用機器の分野においても、LSI等の半導体チップを高密度に実装できる多層の回路基板が安価に供給されることが強く要望されてきている。このような多層の回路基板では、微細な配線ピッチで形成された複数層の層間を高い接続信頼性で電気的に接続できることが重要である。
従来、このような市場の要望に対して、従来の多層の回路基板の層間接続の主流となっていたスルーホール内壁の金属めっき導体に代えて、任意の位置において層間接続できる全層IVH構造と呼ばれるインナービアホール接続法は注目されてきた。
前記の構造においては、必要な各層間のみを接続することが可能であり、部品実装用のランドの直下にインナービアホールを設けることができるために、基板サイズの小型化や高密度実装を実現することができる。また、インナービアホールにおける電気的接続は導電性ペーストを用いているために、ビアホールにかかる応力を緩和することができ、熱衝撃等による寸法変化に対して安定な電気的接続を実現することができる。
この全層IVH構造の多層の回路基板は、図5に示すような工程で製造される。この従来の回路基板の製造方法について以下に説明する。
まず図5(a)に示すように、絶縁基材21の両側にPETフィルム24をラミネートによって貼り付ける。なお、絶縁基材21には、被圧縮性を有する多孔質等の基材やコアフィルムの両側に接着剤層が形成された3層構造のもの、繊維と樹脂の複合基材等が用いられる。
前記のラミネートの際に、絶縁基材21とPETフィルム24は高温状態で接着するため、両者の界面には絶縁基材21とPETフィルム24の熱膨張係数の違いに起因する応力が発生している。
次に図5(b)に示すように、レーザー加工等により絶縁基材21とPETフィルム24に貫通孔25を形成する。
次に図5(c)に示すように、貫通孔25に導電性ペースト26を充填する。このPETフィルム24は絶縁基材21の表面に導電性ペースト26が残存しないようにする役割を果たす。
次に図5(d)に示すように、両側のPETフィルム24を剥離する。この剥離工程において、PETフィルム24を絶縁基材21に形成する際に発生していた両者の間の応力が開放されるため、絶縁基材21に寸法変化が発生する。
次に図5(e)に示すように、絶縁基材21の両側から銅箔28を積層配置し、図5(f)に示すように、加熱加圧することにより、銅箔28を絶縁基材21に接着させる。この際、絶縁基材21が厚み方向に収縮するため、導電性ペースト26も厚み方向に圧縮される。これにより、導電性ペースト26内の金属フィラーどうしが高密度に接触し、銅箔28と導電性ペースト26が電気的に接続される。
次に図5(g)に示すように、銅箔28に回路29を形成し、両面の回路基板30を得る。
次に図6(a)に示すように、回路基板30の両側に、図5(a)〜(d)と同様の工程で形成した導電性ペースト26が充填された層間接続用の絶縁基材22と銅箔28とを積層する。この層間接続用の絶縁基材22も前述の例と同様に、PETフィルム24の剥離の際に寸法変化が生じている。
次に図6(b)に示すように、加熱加圧することにより、銅箔28と絶縁基材22と回路基板30とを接着する。
この加熱加圧工程で絶縁基材22が厚み方向に収縮するとともに、導電性ペースト26が厚み方向に圧縮され、銅箔28と回路基板30の回路29とが電気的に接続される。
次に、表層の銅箔28を回路形成することにより、図6(c)に示す多層の回路基板40を得る。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が公知である。
特開2009−188311号公報
しかしながら、上記の従来の回路基板の製造方法では、回路形成時や加熱加圧時での寸法変化、および貫通孔の加工位置精度のバラツキに加えて、絶縁基材の表面にラミネートしたPETフィルムを剥離する際に絶縁基材の寸法変化等が生じる。
これにより、回路形成された接続用のランドと絶縁基材に設けられた導通孔との合致が困難となり、著しく悪い場合は、隣接した回路間で絶縁不良に至る可能性もあった。
これを解決するため、上記工程での加工におけるバラツキや絶縁基材の寸法変化を許容できるように、接続用のランド径を大きくすることも考慮されたが、高密度回路の形成や配線の収容性を向上させるうえでは相反するものであった。特に、導通孔の小径化、回路の細線化または絶縁基材の厚みを薄くした場合、上記の問題が顕著となり、高精細な多層の回路基板を製造する際の課題であった。
本発明は、上記の従来の課題を解決し、高密度で高い配線収容性を備えた両面あるいは多層構造の回路基板を提供することを目的とする。
上記目的を達成するために、本発明の回路基板の製造方法は、半硬化状態の絶縁基材を準備する工程と、前記絶縁基材に選択的に硬化部を形成する工程と、前記絶縁基材に導通孔を形成する工程と、前記絶縁基材の表面に金属箔を積層し加熱加圧する工程と、前記金属箔に回路を形成する工程とを備えることを特徴とするものである。
また、内層用回路基板と半硬化状態の層間接続用絶縁基材を準備する工程と、前記層間接続用絶縁基材に選択的に硬化部を形成する工程と、前記層間接続用絶縁基材に導通孔を形成する工程と、前記内層用回路基板と前記層間接続用絶縁基材と最外層に金属箔を積層する工程と、それを加熱加圧する工程と、前記金属箔に回路を形成する工程とを備えることを特徴とするものである。
本発明の回路基板の構造は、絶縁基材あるいは層間接続用絶縁基材には選択的に硬化部が形成されていることから、回路基板の製造過程でのバラツキや、絶縁基材あるいは層間接続用絶縁基材の寸法変化等を最小にし、多層構造の回路基板の位置決め積層精度を向上させることができる。
これにより、導通孔や配線回路の形成位置を安定させることができ、高精細な全層IVH構造の配線基板を提供することができる。さらに、導電体を微小化し絶縁基材を薄手化した際でも同様の効果を得ることが可能である。
本発明の実施の形態における回路基板の製造方法の工程を示す断面図 同実施の形態における回路基板の製造方法の一過程を示す概略図 同実施の形態における回路基板の製造方法の工程を示す断面図 同実施の形態における回路基板の製造方法の一過程を示す概略図 従来の回路の製造方法の工程を示す断面図 従来の回路の製造方法の工程を示す断面図
以下、本発明の実施の形態について図面を参照しながら説明する。
図1(a)〜(i)は本発明の実施の形態における回路基板の製造方法を示す工程断面図である。
まず、図1(a)に示すように半硬化状態(Bステージ状態)の絶縁基材1を準備する。
本実施の形態では絶縁基材1として60μm厚のガラス繊維の織布とエポキシ樹脂の複合材料を用いる。絶縁基材1としてはガラス繊維の他に、アラミドの織布や不織布の基材に熱硬化樹脂との複合材料等を用いることができる。またポリイミドフィルム、アラミドフィルム、液晶ポリマーフィルムなどを用いてもよい。
なお絶縁基材1は、後述するように、多層構造の回路基板の製造において層間接続用絶縁基材2として用いることもできる。
次に図1(b)に示すように、絶縁基材1に選択的に硬化部3を形成する。
硬化部3は、レーザー加工にて行うことも可能であり、線状または帯状に形成されることが望ましい。この場合のレーザー加工条件は、絶縁基材1中のガラス繊維等の基材を破壊しない程度のレーザーエネルギー条件、あるいは、焦点をずらし帯状に樹脂のみを硬化させる条件で行う。
これにより、半硬化状態の絶縁基材1の一部が硬化されることにより、寸法を安定させることができ、寸法の歪みを防止することもできるという効果を有する。
また、硬化部3は、加熱手段にて絶縁基材1または層間接続用絶縁基材2に加熱加圧して凹状に形成することが可能であり、これにより、寸法の安定化を図るとともに後述する積層、加熱加圧工程において、樹脂の流れを防止し、いわゆる、「ビア倒れ」(樹脂の流れによる導通孔の傾き・変形)のない導通孔を形成することができ、層間接続を安定させることができるという効果を有する。
また、半硬化状態の絶縁基材1または層間接続用絶縁基材2に硬化部3が存在することにより、後述する積層工程において、前記基材に張力をかけても歪みや変形が生じにくくなる。すなわち、樹脂が硬化された硬化部3の存在により、前記基材全体の弾性率が低下し、回路基板の製造過程でのバラツキや、絶縁基材1あるいは層間接続用絶縁基材2の寸法変化等を最小にすることができる。
さらに、本発明の実施の形態における回路基板は製造用ワークでの過程において、図2に示すように、電子部品等が実装される製品となる製品部領域Pと製造工程の終盤工程での外形加工にて除去あるいは、部品実装後に電子機器に組み込まれる前に除去される非製品部領域Rとに区分され、硬化部3は非製品部領域Rに形成することが望ましい。
これにより、硬化部3が形成されることによる回路や導通孔への影響を除くことができる。
特に、硬化部3は製品部領域Pと非製品部領域Rの境界付近に形成することにより、少ない面積で効率的に、かつ製品部領域P内の寸法を安定させるうえでも効果的である。
なお、境界付近とは、製品部領域Pと非製品部領域Rの境界線Q上を含むものの、製品部領域Pには属さない領域とする。
前記の境界が製品部の外形加工線上である場合、その付近に硬化部3を形成することにより、より効果的に製品部領域P内の寸法を安定させることができる。
製品部の外形加工線上の付近に硬化部3を形成するうえにおいて、前述のレーザー加工を用いることで容易にかつ正確な位置で精度良く形成することができる。
次に図1(c)に示すように、硬化部3を有する絶縁基材1の両側にPETフィルム4をラミネートによって貼り付ける。
このラミネートの際に、絶縁基材1とPETフィルム4は高温状態で接着するため、両者の界面には絶縁基材1とPETフィルム4の熱膨張係数の違いに起因する応力が発生する。しかしながら、硬化部3の存在により応力の値は減少する。
次に図1(d)に示すように、レーザー加工等により絶縁基材1とPETフィルム4に貫通孔5を形成する。
次に図1(e)に示すように、貫通孔5に導電性ペースト6を充填する。このPETフィルム4は絶縁基材1の表面に導電性ペースト6が残存しないようにする役割を果たす。なお、導電性ペースト6は、銅粉等の金属フィラーと熱硬化性樹脂を主体とするものである。
次に図1(f)に示すように、両側のPETフィルム4を剥離し、貫通孔5に導電性ペースト6を充填された硬化前の状態の導通孔7を形成する。
この剥離工程において、PETフィルム4を絶縁基材1に形成する際に発生したPETフィルム4と絶縁基材1の間の応力が開放されるため、通常は絶縁基材1に寸法変化がおこるものの、硬化部3の存在によりその変化の値は減少する。
次に図1(g)に示すように、絶縁基材1の両側に金属箔としての銅箔8を積層配置し、図1(h)に示す加熱加圧することにより、銅箔8を絶縁基材1に接着させる。この際、絶縁基材1が厚み方向に収縮するため、貫通孔5内の導電性ペースト6も厚み方向に圧縮される。これにより、導電性ペースト6中の金属フィラーどうしが高密度に接触し、両側の銅箔8が導通孔7を介して電気的に接続される。
次に図1(i)に示すように、銅箔8に回路9を形成し、両面の回路基板10を得る。
なお、導通孔を備えた半硬化状態の絶縁基材1に選択的に形成された硬化部3は、図1(h)の工程の加熱加圧により、絶縁基材1上の硬化部3と非硬化部の区別がつきにくくなるものと思われるが、実際には、レーザー加工にて線状または帯状の硬化部に形成する際に、加熱し変質されることによって残存させることができ、また、加熱手段にて絶縁基材を加熱加圧して凹状に形成することで残存させることも可能である。
次に多層構造の回路基板の製造方法について図面を参照しながら説明する。
図3(a)〜(c)は本発明の実施の形態における回路基板の製造方法を示す工程断面図である。
まず、図3(a)に示すように、両面に回路を有する内層用回路基板11と半硬化状態の層間接続用絶縁基材2を準備する。
内層用回路基板11としては、めっき等により両面の導通を図った銅スルーホール配線板でもよいが、図1(a)〜図1(h)の工程で製造した両面の回路基板10を用いることが望ましい。
本実施の形態における内層用回路基板11は、高密度で配線収容性も高く、さらに絶縁基材1に選択的に形成された硬化部3の存在により、寸法も安定したものである。
また、層間接続用絶縁基材2は、図1(a)〜図1(f)の過程、すなわち、絶縁基材1に選択的に硬化部3を形成し、絶縁基材1の両側にPETフィルム4をラミネートした後、貫通孔5を形成し、貫通孔5に導電性ペースト6を充填し、PETフィルム4を剥離して得られた導通孔7を有するものを層間接続用絶縁基材2として用いる。
この層間接続用絶縁基材2も前述の絶縁基材1の事例と同様に、PETフィルム4の剥離の際に寸法変化が生ずるものの、硬化部3の存在により、従来に比較して寸法変化の値は小さくなる。
次に図3(a)に示すように、内層用回路基板11としての回路基板の両側に、層間接続用絶縁基材2と金属箔としての銅箔8とを積層する。なお、積層においては、複数の内層用回路基板11と層間接続用絶縁基材2とを準備し、それらを位置合わせしながら交互に積層して、最外層に銅箔8を積層する構成としてもよい。
上記の内層用回路基板11に位置決め固定される層間接続用絶縁基材2の導通孔7は、内層用回路基板11に形成されたランド12の位置を認識し、導通孔7がランド12の中心又は少なくともランド12からはみ出さないよう位置決め固定される。
また、上記の積層する工程において、図4に示すように、層間接続用絶縁基材2に形成された硬化部3に張力Tを加えながら行うことも可能である。
すなわち、内層用回路基板11と層間接続用絶縁基材2に形成された認識マークが互いに合致するように、Bステージ状態の層間接続用絶縁基材2に張力Tを加えることにより、寸法を微調整することができる。
特に、硬化部3が形成されていることから、硬化部3が形成されていない場合に比較して張力Tの影響で層間接続用絶縁基材2が大きく伸びることや変形することを防ぐことができる。
次に図3(b)に示すように、加熱加圧することにより、層間接続用絶縁基材2を介して銅箔8と内層用回路基板11とを接着し硬化する。
この加熱加圧工程で層間接続用絶縁基材2が厚み方向に収縮するとともに、導通孔7内の導電性ペースト6が厚み方向に圧縮され、銅箔8と内層用回路基板11の回路9とが導通孔7を介して電気的に接続される。
次に図3(c)に示すように、表層の銅箔8を回路形成し、内層用回路基板11と電気的に接続された外層の回路9とすることにより、多層構造の回路基板20を得ることができる。
本実施の形態における回路基板20は、内層用回路基板11及び層間接続用絶縁基材2には選択的に硬化部3が形成されていることから、層間の位置精度と層間の電気的接続を安定させることができる。
また、層間接続用絶縁基材2の硬化部3が防止壁としての作用を有することから、積層、加熱加圧工程における基材中の樹脂の流れを抑制し、これによる導通孔7の傾きや変形を防ぐことができ、このことからも本発明は多層構造の回路基板の層間の電気的接続を安定させることができる。
なお、本実施の形態においては、内層用回路基板として両面の回路基板10を用いた4層の多層構造の回路基板の事例を示したが、本実施の形態の多層構造の回路基板20を内層用回路基板として用いることで、さらに多層化を図ることも可能である。
以上のように本発明は、回路基板を構成する絶縁基材あるいは層間接続用絶縁基材に選択的に硬化部が形成されていることを特徴とする。この構成により、回路基板の製造過程でのバラツキや、絶縁基材あるいは層間接続用絶縁基材の寸法変化等を最小にし、多層構造の回路基板の位置決め積層精度を向上させることができる。
このことから本発明は、安定した品質の回路基板を提供しうるものであり、産業上の利用可能性は大といえる。
1 絶縁基材
2 層間接続用絶縁基材
3 硬化部
4 PETフィルム
5 貫通孔
6 導電性ペースト
7 導通孔
8 銅箔
9 回路
10、20 回路基板
11 内層用回路基板
12 ランド

Claims (11)

  1. 半硬化状態の絶縁基材を準備する工程と、
    前記絶縁基材に選択的に硬化部を形成する工程と、
    前記絶縁基材に導通孔を形成する工程と、
    前記絶縁基材の表面に金属箔を積層し加熱加圧する工程と、
    前記金属箔に回路を形成する工程とを備えることを特徴とする回路基板の製造方法。
  2. 内層用回路基板と半硬化状態の層間接続用絶縁基材を準備する工程と、
    前記層間接続用絶縁基材に選択的に硬化部を形成する工程と、
    前記層間接続用絶縁基材に導通孔を形成する工程と、
    前記内層用回路基板と前記層間接続用絶縁基材と最外層に金属箔を積層する工程と、
    それを加熱加圧する工程と、
    前記金属箔に回路を形成する工程とを備えることを特徴とする回路基板の製造方法。
  3. 内層用回路基板は、導通孔を備えた絶縁基材と前記導通孔を介して表裏が電気的に接続された内層用回路とを備え、前記絶縁基材には選択的に硬化部が形成されていることを特徴とする請求項2に記載の回路基板の製造方法。
  4. 硬化部は線状または帯状に形成されていることを特徴とする請求項1または請求項2に記載の回路基板の製造方法。
  5. 硬化部は加圧により凹状に形成されていることを特徴とする請求項1または請求項2に記載の回路基板の製造方法。
  6. 回路基板は製品部領域と非製品部領域を有し、硬化部は非製品部領域に形成されていることを特徴とする請求項1または請求項2に記載の回路基板の製造方法。
  7. 回路基板は製品部領域と非製品部領域を有し、硬化部は製品部領域と非製品部領域の境界付近に形成されていることを特徴とする請求項1または請求項2に記載の回路基板の製造方法。
  8. 製品部領域と非製品部領域の境界は製品部の外形加工線上であることを特徴とする請求項7に記載の回路基板の製造方法。
  9. 選択的に硬化部を形成する工程は、レーザー加工にて行うことを特徴とする請求項1または請求項2に記載の回路基板の製造方法。
  10. 選択的に硬化部を形成する工程は、加熱手段を絶縁基材または層間接続用絶縁基材に加熱加圧して行うことを特徴とする請求項1または請求項2に記載の回路基板の製造方法。
  11. 前記内層用回路基板と前記層間接続用絶縁基材と最外層に金属箔を積層する工程は、前記層間接続用絶縁基材に形成された硬化部に張力を加えながら行うことを特徴とする請求項2に記載の回路基板の製造方法。
JP2011055128A 2011-03-14 2011-03-14 回路基板の製造方法 Withdrawn JP2012191101A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011055128A JP2012191101A (ja) 2011-03-14 2011-03-14 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011055128A JP2012191101A (ja) 2011-03-14 2011-03-14 回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2012191101A true JP2012191101A (ja) 2012-10-04

Family

ID=47083916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011055128A Withdrawn JP2012191101A (ja) 2011-03-14 2011-03-14 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2012191101A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114126190A (zh) * 2020-08-28 2022-03-01 欣兴电子股份有限公司 电路板结构及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114126190A (zh) * 2020-08-28 2022-03-01 欣兴电子股份有限公司 电路板结构及其制作方法

Similar Documents

Publication Publication Date Title
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
US20050016764A1 (en) Wiring substrate for intermediate connection and multi-layered wiring board and their production
KR101868680B1 (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
JP2011199077A (ja) 多層配線基板の製造方法
US20170006699A1 (en) Multilayer circuit board, semiconductor apparatus, and method of manufacturing multilayer circuit board
KR101205464B1 (ko) 인쇄회로기판 제조방법
JP7031955B2 (ja) 回路基板の製造方法
JP2019067864A (ja) プリント配線板の製造方法
KR20160103270A (ko) 인쇄회로기판 및 그 제조방법
JP2012191101A (ja) 回路基板の製造方法
JP5483921B2 (ja) プリント基板の製造方法
JP2012191100A (ja) 回路基板
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP4529594B2 (ja) 配線基板の製造方法
US20240188216A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
JP7531652B1 (ja) 回路基板、回路基板の製造方法、及び電子機器
JP5585035B2 (ja) 回路基板の製造方法
JP2008235640A (ja) 回路基板と回路基板の製造方法
TW202524974A (zh) 多層基板、多層基板的製造方法及電子機器
JP2025092155A (ja) 多層基板、多層基板の製造方法及び電子機器
JP2006108495A (ja) 多層配線板用基材および多層配線板
TW201316856A (zh) 內藏元件之基板及其製造方法
JP2021072346A (ja) 配線基板および配線基板の製造方法
WO2015107616A1 (ja) 回路基板及びその製造方法、並びに電子装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603