[go: up one dir, main page]

JP2012114334A - キャビティ基板を備える半導体モジュール、その不良解析方法、及び該半導体モジュールの製造方法 - Google Patents

キャビティ基板を備える半導体モジュール、その不良解析方法、及び該半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2012114334A
JP2012114334A JP2010263537A JP2010263537A JP2012114334A JP 2012114334 A JP2012114334 A JP 2012114334A JP 2010263537 A JP2010263537 A JP 2010263537A JP 2010263537 A JP2010263537 A JP 2010263537A JP 2012114334 A JP2012114334 A JP 2012114334A
Authority
JP
Japan
Prior art keywords
electronic component
cavity
semiconductor module
cavity substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010263537A
Other languages
English (en)
Inventor
Sadamichi Sokawa
禎道 曽川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Casio Mobile Communications Ltd
Original Assignee
NEC Casio Mobile Communications Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Casio Mobile Communications Ltd filed Critical NEC Casio Mobile Communications Ltd
Priority to JP2010263537A priority Critical patent/JP2012114334A/ja
Publication of JP2012114334A publication Critical patent/JP2012114334A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】良好な放熱効果を有するとともに、薄型化、製造工程数の削減、及び材料コストの節減が可能な半導体モジュール、該半導体モジュールの不良解析方法、及び該半導体モジュールの製造方法を提供すること。
【解決手段】メインボード２０上に搭載された電子部品１１と、メインボード２０上に搭載され、凹状の空間を形成するキャビティ部１２ａを有するとともに、電子部品１１をキャビティ部１２ａ内に収納したキャビティ基板１２と、を備えている。電子部品１１の上表面と、キャビティ部１２ａの底面１２ｂとが、半田や導電性接着剤などの接合用材を介することなく、熱伝達が可能な状態で直接的に接触している。
【選択図】図１

Description

本発明は、キャビティ基板を備える半導体モジュール、該半導体モジュールの不良解析方法、及び該半導体モジュールの製造方法に関する。
近年、電子機器の小型化、薄型化に伴い、高密度な実装技術として、パッケージ・オン・パッケージや部品内蔵基板を用いた３次元スタック実装構造が知られている。その３次元スタック実装技術の１つとして、凹状の空間であるキャビティ部を有する基板（以下、「キャビティ基板」と称する）を用いた、半導体チップ、半導体パッケージ、チップ部品などの形態を有する電子部品の実装技術が知られている。
例えば、図２０に示す３次元スタック実装構造では、メインボード２０上に半田バンプ２２を用いて実装されたキャビティ基板１２と、キャビティ基板１２のキャビティ部１２ａの底面１２ｂに、半田バンプ２１を用いて実装した、半導体チップ、半導体パッケージ、チップ部品などの電子部品１１とを備えている。電子部品１１とキャビティ基板１２との半田バンプ２１による電気的接続部分、及び、キャビティ基板１２とメインボード２０との半田バンプ２２による電気的接続部分は、それぞれ、アンダーフィル樹脂１１ｂで補強されている。
また、キャビティ基板１２上には、ベアチップ、ＷＬＣＳＰ（Wafer Level Chip Size Package；ウエハーレベルチップサイズパッケージ）、ＢＧＡ（Ball Grid Array）、ＣＳＰ（Chip Scale Package）、及びＱＦＰ（Quad Flat Package）からなる群から選ばれる少なくとも１種の能動電子部品３１や、チップコンデンサ、チップ抵抗、及びチップコイルからなる群から選ばれる少なくとも１種の受動電子部品３２が実装されている。
図２０に示す３次元スタック実装構造を、接続端子（ピン）数の多いＷＬＣＳＰなどを実装するために用いると、キャビティ基板１２における、導体層（配線層）、絶縁層、保護層などの層数の増加に伴って、実装構造の高さの増大が問題となる。
これに対して、図２１に示すように、メインボード２０に、上記電子部品１１を実装するとともに、電子部品１１をキャビティ部１２ａで覆うようにキャビティ基板１２をメインボード２０上に配置した３次元スタック実装構造が知られている。この実装構造では、電子部品１１とメインボード２０との半田バンプ２１による電気的接続部分、及び、キャビティ基板１２とメインボード２０との半田バンプ２２による電気的接続部分は、それぞれ、アンダーフィル樹脂１１ｂで補強されている。また、電子部品１１の上表面１１ａとキャビティ部１２の底面１２ｂとの間には、隙間（ギャップ）１１ｇが形成されており、この隙間にはアンダーフィル樹脂１１ｂが充填されている。
この３次元スタック実装構造によれば、電子部品１１が直接メインボード２０に電気的に接続されるので、キャビティ基板１２の配線層数を少なくすることができるため、実装構造の薄型化に有利となる。また、この３次元スタック実装構造によれば、キャビティ部１２ａの底面１２ｂへ電子部品１１を実装する工程を省くことができるため、製造工程数の削減（製造工程の簡素化）、材料コストの節減が実現されるようにもなる。
ところが、図２１に示すような実装構造では、キャビティ基板１２のキャビティ部１２ａの底面１２ｂと、電子部品１１の上表面１１ａとの間に隙間１１ｇが形成されているので、キャビティ基板１２の電気的接続部分の補強のためにアンダーフィル樹脂１１ｂを充填すると、キャビティ部１２ａの底面１２ｂと電子部品１１の上表面１１ａとの間の隙間１１ｇにアンダーフィル樹脂１１ｂが侵入するようになる。このため、電子部品１１を取り出した後に当該電子部品１１の上表面１１ａに硬化したアンダーフィル樹脂１１ｂが付着することになり、電子部品１１の不良解析の妨げになる。そして、電子部品１１の上表面１１ａからアンダーフィル樹脂１１ｂを除去する操作（工程）が必要になる。これは、電子部品１１の不良解析を行う場合には、電子部品１１の上表面１１ａからアンダーフィル樹脂１１ｂを除去して清浄な鏡面状態とした状態とする必要があるためである。
即ち、図２１に示す実装構造では、図２２に示すようにメインボード２０から半導体モジュール１０ａを除去すると、半導体モジュール１０ａと電子部品１１とがアンダーフィル樹脂１１ｂによって一体とされた状態でメインボード２０から分離される。この状態では、当該電子部品１１の上表面１１ａにアンダーフィル樹脂１１ｂが付着しているため、電子部品１１の不良解析を行うことができない。ここで、半導体モジュール１０ａは、図２１に示す実装構造において、メインボード２０以外の部分によって構成されている。
そして、図２１に示す実装構造では、図２３に示すように、キャビティ基板１２から、電子部品１１を分離した上で、さらに加熱処理、溶剤処理、研磨処理などによって、電子部品１１の上表面１１ａからアンダーフィル樹脂１１ｂを除去する工程が必要になってしまう。
また、図２１に示すように、電子部品１１の上表面１１ａとキャビティ基板１２のキャビティ部１２ａの底面１２ｂの間に隙間１１ｇが形成されていると、電子部品１１からキャビティ基板１２への熱の放散は、熱伝達効率が悪い輻射熱となる。このため、電子部品１１からの熱の放散には半田バンプ２１を通してメインボード２０に伝熱させる経路を利用することになるので、熱放散の効率が悪くなってしまう。
さらに、図２１に示す実装構造では、キャビティ基板１２のキャビティ部１２ａの底面１２ｂと電子部品１１の上表面１１ａとの間に隙間１１ｇが存在することで、半導体モジュール１０ａの厚み（高さ）が厚く（高く）なることがある。
また、図２０、図２１に示すようなキャビティ基板１２を有する３次元スタック実装構造では、電子部品１１からの熱がキャビティ部１２ａ内に滞留し易いことから、電子部品１１から効率的に熱を放散させることが重要な課題となる。
そのため、図２０に示す実装構造に類似するものとして、図２４に示すように、半導体モジュール１０ｂにおいて、キャビティ基板１２のキャビティ部１２ａに実装された電子部品１１の実装面と反対側の当該電子部品１１の上表面に、熱伝導性の良好な銅などからなる放熱基板４０ｂを配置したものが提案されている（例えば、特許文献１を参照）。図２４を参照して、キャビティ基板１２は、マザーボード３０上に実装され、複数の導体層（配線層）１２０、及び、導体層１２０間を電気的に接続するビア１２０ａを有している。キャビティ基板１２上には、複数の電子部品３３が実装されている。
図２４に示す実装構造では、放熱基板４０ｂは、半田や導電性接着剤などの接合用材４１を用いてマザーボード３０と接着されている。そして、この実装構造では、この放熱基板４０ｂによってマザーボード３０を介して電子部品１１で発生した熱が効率的に外部に放熱されるようになる。
ところが、図２４に示す実装構造では、半導体モジュール１０ｂに、放熱基板４０ｂ、半田や導電性接着剤などの接合用材４１のためのスペースを確保する必要があり、半導体モジュール１０ｂの高さが高く（厚さが厚く）なり、小型化の妨げになるとともに、半導体モジュール１０ｂの配線設計、端子（ピン）配置が制限されることがあった。また、放熱基板４０ｂ、半田や導電性接着剤などの接合用材４１を電子部品１１上に形成するため、半導体モジュール１０ｂの製造工程が複雑化し、材料コストも増加してしまうことがあった。さらに、図２４に示すように、電子部品１１の実装面と反対側の当該電子部品１１の上表面１１ａと放熱基板４０ｂとを、接着剤などの接合用材（図示せず）で接続すると、当該電子部品１１の上表面１１ａがそのような粘着性を有する材料で汚染されてしまい、電子部品１１の不良解析の妨げになることがある。
さらに、放熱効果を付与した３次元スタック実装構造として、図２５に示すように、半導体モジュール１０ｃにおいて、電子部品１１の下方に配置した放熱用のバンプ電極１１ｃと、配線基板５１に形成した熱拡散板５２とを熱伝達が可能な状態で接触させた実装構造が知られている（例えば、特許文献２を参照）。この実装構造では、電子部品１１は、配線基板５１上に実装されるとともに、キャビティ基板１２のキャビティ部１２ａ内に収納されている。
このような実装構造では、バンプ電極１１ｃと熱拡散板５２とを熱伝達が可能な状態で接触させるため、電子部品１１の直下の領域に専用のスペースが必要となる。さらに、バンプ電極１１ｃや熱拡散板５２に余分な材料コストを要してしまう。
近年、携帯電話などで用いられる半導体チップ又は半導体パッケージ、例えば、上述したＷＬＣＳＰなどでは、ＷＬＣＳＰである電子部品１１の直下には、ほぼ全面（フルグリッド）に、多数の接続端子が配置されている（例えば、図２１参照）。
特開２００１−４４２４３号公報 特開２００４−７１５９７号公報
しかしながら、このようにＷＬＣＳＰである電子部品１１を実装する場合、図２５に示す実装構造を採用すると、熱拡散板５２に充分な放熱効果を持たせるため当該熱拡散板５２が占めるスペースを大きくすることで電子部品１１の直下の領域に余裕がなくなってしまう。そしてこの結果、配線の取り回しが困難になり、結果として放熱効果、薄型化の妨げになることがあった。
本発明は、こうした実情に鑑みてなされたものであり、良好な放熱効果を有するとともに、薄型化、製造工程数の削減、及び材料コストの節減が可能な半導体モジュール、該半導体モジュールの不良解析方法、及び該半導体モジュールの製造方法を提供することを目的とする。
本発明の第１の観点に係る半導体モジュールは、
メインボード上に搭載された電子部品と、
前記メインボード上に搭載され、凹状の空間を形成するキャビティ部を有するとともに、前記電子部品を前記キャビティ部内に収納したキャビティ基板と、を備え、
前記電子部品の上表面と、前記キャビティ部の底面とが、熱伝達が可能な状態で直接的に接触していることを特徴とする。
前記メインボードと前記電子部品とを電気的に接続するための第１バンプ、前記メインボードと前記キャビティ基板とを電気的に接続するための第２バンプは、補強樹脂によって補強されていることを特徴とすることが好ましい。
前記キャビティ部において、前記電子部品の上表面が直接接触する領域には、前記キャビティ部よりも熱伝導率の高い放熱材が配置され、前記放熱材の表面は、平滑な状態とされるとともに、前記キャビティ部の前記底面の一部を構成していることが好ましい。
前記放熱材は、金属から形成され、かつ、前記半導体モジュールのグランド電極と、熱的かつ電気的に接続されていることが好ましい。
前記メインボードにおいて、前記キャビティ基板の第２バンプに対応するように設けられた電極パッドのサイズが、前記電子部品の第１バンプに対応するように設けられた電極パッドのサイズよりも大きいことが好ましい。
前記キャビティ基板の第２バンプの数をＮ、キャビティ基板の質量をＭ、前記電子部品の第１バンプの数をｎ、前記電子部品の質量をｍとした場合、Ｍ／Ｎ＞ｍ／ｎの関係式を満たすことが好ましい。
前記メインボードと前記電子部品とを電気的に接続するための第１バンプは、樹脂コアボール又は金属コアボールが埋設されている半田バンプであることが好ましい。
前記放熱材の表面には、亜酸化銅の皮膜を成長させる黒化処理が行われていることが好ましい。
本発明の第２の観点に係る半導体モジュールの不良解析方法は、
本発明の第１の観点に係る半導体モジュールを用意する工程と、
前記電子部品と前記メインボードとの電気的接続を補強する補強樹脂が軟化する所定温度での加熱処理を行い、前記マザーボード上に搭載された前記電子部品から前記キャビティ基板を取り除く工程と、
前記所定温度での加熱処理を行いながら、前記メインボードから前記電子部品を取り出す工程と、
不良検査装置を使用して前記電子部品の不良解析を行う工程と、
を備えていることを特徴とする。
本発明の第３の観点に係る半導体モジュールの製造方法は、
凹状の空間を形成するキャビティ部を有するキャビティ基板に設けられた電極パッドに、半田バンプを形成する工程と、
前記キャビティ基板上に、ベアチップ、ＷＬＣＳＰ、ＢＧＡ、ＣＳＰ、及びＱＦＰからなる群から選ばれる少なくとも１種の能動電子部品、又は、チップコンデンサ、チップ抵抗、及びチップコイルからなる群から選ばれる少なくとも１種の受動電子部品を搭載したキャビティ基板モジュールを形成する工程と、
マザーボード上に電子部品を搭載する工程と、
前記マザーボード上に搭載された前記電子部品が前記キャビティ部に収納されるように、当該マザーボード上に前記キャビティ基板モジュールを搭載する工程と、
前記電子部品及び前記キャビティ基板モジュールを搭載したマザーボードに、アンダーフィル樹脂を充填する工程と、
リフローにより前記アンダーフィル樹脂を硬化させる工程と、
を備えていることを特徴とする。
本発明によれば、良好な放熱効果を有するとともに、薄型化、製造工程の簡素化、材料コストの節減が可能な半導体モジュール、該半導体モジュールの不良解析方法、及び、該半導体モジュールの製造方法を提供することができる。
（ａ）、（ｂ）は、本発明の実施形態に係る半導体モジュールを模式的に示す断面図である。 底面に放熱材を有するキャビティ基板の構造を示す断面図である。 キャビティ基板及び電子部品の設計工程を模式的に示す断面図である。 （ａ）〜（ｃ）は、キャビティ基板を有する半導体モジュールのリフローによる半田バンプの接続状態を説明するための断面図である。 （ａ）〜（ｃ）は、キャビティ基板を有する半導体モジュールのリフローによる半田バンプの接続状態を説明するための断面図である。 （ａ）〜（ｃ）は、キャビティ基板を有する半導体モジュールのリフローによる半田バンプの接続状態を説明するための断面図である。 キャビティ基板を有する半導体モジューの製造工程を説明するための図である。 キャビティ基板を有する半導体モジュールの製造工程を説明するための図である。 キャビティ基板を有する半導体モジュールの製造工程を説明するための図である。 キャビティ基板を有する半導体モジュールの製造工程を説明するための図である。 キャビティ基板を有する半導体モジュールの製造工程を説明するための図である。 キャビティ基板を有する半導体モジュールの製造工程を説明するための図である。 キャビティ基板を有する半導体モジュールの不良解析工程を説明するための図である。 キャビティ基板を有する半導体モジュールの不良解析工程を説明するための図である。 キャビティ基板を有する半導体モジュールの不良解析工程を説明するための図である。 外形が正方形状のキャビティ基板を模式的に示す平面図である。 図１６ＡのＡ−Ａ線に沿った断面図である。 底面にソルダーレジストが塗布されているキャビティ基板の構造を示す断面図である。 外形がコ字状（Ｕ字状）のキャビティ基板を模式的に示す平面図である。 図１８ＡのＢ−Ｂ線に沿った断面図である。 外形がコ字状（Ｕ字状）のキャビティ基板を有する半導体モジュールを模式的に示す断面図である。 電子部品がキャビティ基板に実装されている半導体モジュールを模式的に示す断面図である。 電子部品がメインボードに電気的に接続され、キャビティ基板とメインボードとの間に補強樹脂が充填されている半導体モジュールを模式的に示す断面図である。 図２１に示す状態から、半導体モジュールをメインボードから取り出している状態を模式的に示す断面図である。 図２２に示す半導体モジュールから電子部品を取り出している状態を模式的に示す半導体モジュールの断面図である。 キャビティ基板と放熱基板とを有する半導体モジュールを模式的に示す断面図である。 配線基板に熱拡散板が配置されている半導体モジュールを模式的に示す断面図である。
以下、本発明の実施形態に係る半導体モジュール及びその製造方法について、図面を参照しつつ詳細に説明する。
図１の（ａ）に示すように、本実施形態の半導体モジュール１０は、メインボード２０（基板）上に半田バンプ２１を用いて実装した、半導体チップ又は半導体パッケージである電子部品１１と、その電子部品１１の周囲に、半田バンプ２２を用いてメインボード２０と電気的に接続され、メインボード２０上に実装されたキャビティ基板１２とを備えている。図１の（ａ）に示すキャビティ基板１２は、メインボード２０側のベース層１０２ｂと、その上のキャビティ層１０２ｃとが積層された構造とされている。
ここで、電子部品１１は、半導体チップ又は半導体パッケージとして、例えば、ベアチップ、ＷＬＣＳＰ（Wafer level Chip Size Package）などの形態をとりうるものである。また、図１６Ａに示すように、キャビティ基板１２（キャビティ層１０２ｃ）の外形は正方形状であり、半田バンプ２２が配置されている配置領域（ベース層１０２ｂ）は、正方枠状である。
また、キャビティ基板１２上には、図１の（ａ）に示すように、ベアチップ、ＷＬＣＳＰ、ＢＧＡ（Ball Grid Array）、ＣＳＰ（Chip Scale Package）、ＱＦＰ（Quad Flat Package）などの能動電子部品３１や、チップコンデンサ、チップ抵抗、チップコイルなどの受動電子部品３２が実装されている。そして、半導体モジュール１０は、全体として３次元スタック実装構造を構成している。
本実施形態の半導体モジュール１０は、図１の（ａ）に示すように、キャビティ基板１２のキャビティ部１２ａの底面１２ｂと、メインボード２０上に実装した電子部品１１の上表面１１ａとが熱伝達が可能な状態で直接的に面同士で接触している構造となっている。これにより、電子部品１１から動作などにより発生した熱がキャビティ基板１２を介してメインボード２０やマザーボード３０（図２４参照）などに効率的に放散されるようになる。
また、本実施形態の半導体モジュール１０は、電子部品１１のメインボード２０への実装状態では、図１の（ａ）における矩形で囲った領域Ｐを図１の（ｂ）に拡大して示すように、キャビティ基板１２のキャビティ部１２ａの深さＬ１（μｍ）と、キャビティ基板１２の半田バンプ２２の高さＬ２（μｍ）の合計（Ｌ１＋Ｌ２）（μｍ）が、キャビティ部１２ａに収納される電子部品１１の高さＬ３（μｍ）と半田バンプ２１の高さＬ４（μｍ）の合計と等しくなっている。即ち、（Ｌ１＋Ｌ２）＝（Ｌ３＋Ｌ４）の関係が成立している。
さらに、本実施形態の半導体モジュール１０では、図１の（ａ）に示すように、キャビティ部１２ａの底面１２ｂには、キャビティ部１２ａよりも熱伝導率の良好な銅製放熱材４０が配置されている。
詳しくは、図２に示すように、銅製放熱材４０は、キャビティ基板１２のキャビティ部１２ａに配置され、銅製放熱材４０の表面４０ａは、キャビティ基板１２の底面１２ｂの一部を構成している。また、銅製放熱材４０は、その表面４０ａが平滑な状態のベタパターン（面を塗りつぶしたようなパターン）となっている。
このように銅製放熱材４０の表面４０ａを平滑な状態としたのは、電子部品１１、即ち、ベアチップ、ＷＬＣＳＰなどの上表面１１ａは平滑な状態であるので、両者の表面状態を近似する状態とすることで、銅製放熱材４０の表面４０ａと電子部品１１の表面１１ａとの熱的な接触状態が良好となり、電子部品１１で発生した熱がキャビティ基板１２側に良好に伝わり、外部に放散されやすいためである。
また、この銅製放熱材４０は、図２に示すように、キャビティ基板１２（キャビティ層１０２ｃ）中の導体層（配線層）１２０、及び、導体層１２０間を電気的に接続する多数のビア１２０ａを介して、キャビティ基板１２のグランド１２ｇ（半田バンプ２２）に熱的かつ電気的に接続されている。これにより、電子部品１１がその動作等により発生した熱をグランド１２ｇを通してさらに効果的に外部に放散させることができる。
なお、銅製放熱材４０は、半導体モジュール１０を部品搭載対象に搭載するための部品搭載装置において半田バンプ２２との誤認識を防ぐため、後述する黒化処理によって光の反射が防止されている。
本実施形態の半導体モジュール１０は、電子部品１１及びキャビティ基板１２のメインボード２０への実装前の状態で、図３を参照して、予め、電子部品（半導体チップ又は半導体パッケージ）１１の上表面１１ａと半田バンプ２１の先端までの高さＬＡ（μｍ）と、キャビティ基板１２のキャビティ部１２ａの底面１２ｂから、キャビティ基板１２の半田バンプ２２の先端までの高さＬＢ（μｍ）と、がほぼ等しくなっている（ＬＡ≒ＬＢ）。なお、図１及び図２に示す実装構造では、キャビティ部１２ａの底面１２ｂに、熱伝導率の良好な銅製放熱材４０が配置されているので、図３に示すように、その銅製放熱材４０の表面から半田バンプ２２までの高さがＬＢ（μｍ）となる。
このようにＬＡとＬＢとがほぼ等しいことで、電子部品１１及びキャビティ基板１２をメインボード２０へ実装した後に、キャビティ部１２ａの底面１２ｂと電子部品１１の上表面１１ａとを、熱伝達が可能な状態で直接的に接触させることができる。
ここでは、ＬＡとＬＢとの差分｜ＬＡ−ＬＢ｜は、半田バンプ２１、２２の大きさに依存して変化するものの、半田バンプ２１、２２のサイズ（質量）がほぼ等しい場合では、１００μｍ以下（｜ＬＡ−ＬＢ｜≦１００μｍ）であることが好ましい。具体的には、（ＬＡ−ＬＢ）＞１００μｍであると、キャビティ基板１２の半田バンプ２２と、メインボード２０上の円形状の電極パッド２０ｂ（図４参照）とが離間し過ぎ、キャビティ基板１２とメインボード２０とが電気的に接続できなくなることがある。また、（ＬＡ−ＬＢ）＞１００μｍであると、リフロー時に電子部品１１の半田バンプ２１の潰れ度合いが大きくなり隣接する半田バンプ２１同士が電気的に接触するブリッジが生じることがある。
このように、キャビティ部１２ａの底面１２ｂと電子部品１１の上表面１１ａとを熱伝達が可能な状態で直接的に接触させることで、輻射以外の方法で、電子部品１１の発熱によりキャビティ基板１２のキャビティ部１２ａに蓄積される熱を、キャビティ基板１２を通してキャビティ基板１２（キャビティ部１２ａ）の外部に効率的に放散させることができるようになる。
以上のように、例えば、ＬＡとＬＢとの差分｜ＬＡ−ＬＢ｜が１００μｍ以下であり、かつ半田バンプ２１、２２のサイズ（質量）がほぼ等しいである場合に、キャビティ部１２ａの底面１２ｂと電子部品１１の上表面１１ａとを熱伝達が可能な状態で直接的に接触させるには、以下の構成を採用できる。なお、本実施形態では、図４に示す構成を採用している。
例えば、図４の（ａ）に示すように、キャビティ基板１２の半田バンプ２２が電気的に接続されるメインボード２０上の円形状の電極パッド２０ｂの直径（半田の受容面積）を、電子部品１１の半田バンプ２１が接続されるメインボード２０上の円形状の電極パッド２０ａの直径（半田の受容面積）よりも大きくする。これにより、図４の（ｂ）及び（ｃ）（図４の（ａ）において破線で囲った領域Ｒに対応）に示すように、リフロー時に半田バンプ２１、２２が溶融して広がったときに、半田バンプ２２の沈み込み量を半田バンプ２１よりも相対的に大きくすることができる。そして、図４の（ｃ）に示すように、キャビティ基板１２の沈み込み量が電子部品１１よりも大きくなる。なお、図４において、電子部品１１の半田バンプ２１は、電子部品１１上の電極パッド１０１ａ上に配置されており、キャビティ基板１２の半田バンプ２２は、キャビティ基板１２上の電極パッド１０１ｂ上に配置されている。
または、図５の（ａ）に示すように、電子部品１１を軽量化してその接続端子（ピン）数を増加するとともに、キャビティ基板１２の重量を大きくしてその接続端子（ピン）数を減少させることにより、キャビティ基板１２と電子部品１１との間で、半田バンプ２１、２２の１個当たりに加わる荷重に差を設けることもできる。つまり、半田バンプ２２の１個当たりに加わる荷重を半田バンプ２１よりも大きくする。具体的には、キャビティ基板１２の接続端子数をＮ、キャビティ基板１２の質量をＭ、電子部品１１の接続端子数をｎ、電子部品１１の質量をｍとした場合、Ｍ／Ｎ＞ｍ／ｎの関係式を満たすようにする。これにより、図５の（ｂ）及び（ｃ）（図５の（ａ）において破線で囲った領域Ｓに対応）に示すように、リフロー後に、キャビティ基板１２の半田バンプ２１を電子部品１１の半田バンプ２１よりも潰れ易くすることができる。そして、図５の（ｃ）に示すように、キャビティ基板１２の沈み込み量が電子部品１１よりも大きくなる。なお、図５の（ｂ）及び（ｃ）において、電子部品１１の半田バンプ２１は、電子部品１１上の電極パッド１０１ａ上に配置されており、キャビティ基板１２の半田バンプ２２は、キャビティ基板１２上の電極パッド１０１ｂ上に配置されている。図５の実装構造では、図４の実装構造と同様に、電極パッド２０ｂの直径を、電子部品１１の半田バンプ２１が接続されるメインボード２０上の円形状の電極パッド２０ａの直径よりも大きくすることが好ましい。
または、図６の（ａ）〜（ｃ）に示すように、電子部品１１の半田バンプ２１中に、銅コアボールなどの金属コアボール、樹脂コアボールなどのコアボール２０１を埋設することもできる。これにより、リフロー時に、半田バンプ２２の潰れ度合いが半田バンプ２１よりも大きくなるので、半田バンプ２２の沈み込み量を半田バンプ２１よりも相対的に大きくすることができる。そして、キャビティ基板１２の沈み込み量が電子部品１１よりも大きくなる。なお、図６の（ｂ）及び（ｃ）（図６の（ａ）において破線で囲った領域Ｔに対応）において、電子部品１１の半田バンプ２１は、電子部品１１上の電極パッド１０１ａ上に配置されており、キャビティ基板１２の半田バンプ２２は、キャビティ基板１２上の電極パッド１０１ｂ上に配置されている。図６の実装構造では、図４の実装構造と同様に、電極パッド２０ｂの直径を、電子部品１１の半田バンプ２１が接続されるメインボード２０上の円形状の電極パッド２０ａの直径よりも大きくすることが好ましい。
以上の図４〜図６に示す構成によれば、例えば、ＬＡとＬＢとの差分｜ＬＡ−ＬＢ｜が１００μｍ以下であり、かつ半田バンプ２１、２２のサイズ（質量）がほぼ等しいである場合に、リフロー時に半田バンプ２２の沈み込み量を半田バンプ２１より大きくすることで、電子部品１１よりもキャビティ基板１２をメインボード２０に対して接近させることが可能となるので、キャビティ部１２ａの底面１２ｂと電子部品１１の上表面１１ａとをより確実に直接接触させることができる。
以下、図７〜図１３を参照しながら、本実施形態に係る半導体モジュール１０の製造方法について説明する。
＜ステップＳ１１＞
まず、図７に示すように、キャビティ部１２ａの底面１２ｂ、即ち、銅製放熱材４０の表面が平滑とされ、外形が正方形状（半田バンプ２２の配置領域は正方枠状）のキャビティ基板１２（図１６Ａ参照）を用意する。ここでは、複数のキャビティ基板１２は互いの辺同士を共有した状態で複数繋がった状態となっている。各キャビティ基板１２のキャビティ部１２ａの底面１２ｂには、キャビティ部１２ａに収納される電子部品１１（図１参照）の放熱のために、表面４０ａが平滑な状態の銅製放熱材４０が配置されている。ここで、キャビティ基板１２としては、樹脂基板、セラミックス基板などが使用できる。
＜ステップＳ１２＞
次に、図８に示すように、各キャビティ基板１２に設けられた電極パッド（図示せず）に、それぞれ、印刷法、ボール搭載法などによって、半田バンプ２２を形成する。
＜ステップＳ１３＞
続いて、図９に示すように、キャビティ基板１２上に、ベアチップ、ＷＬＣＳＰ、ＢＧＡ、ＣＳＰ、ＱＦＰなどの能動電子部品３１や、チップコンデンサ、チップ抵抗、チップコイルなどの受動電子部品３２を搭載する。これにより、各キャビティ基板１２に対応するように、キャビティ基板１２、能動電子部品３１、受動電子部品３２を有するキャビティ基板モジュール１００が平面状に複数個繋がったものが構成される。
＜ステップＳ１４＞
続いて、図１０に示すように、ダイサーを用い、複数個が繋がった状態のキャビティ基板モジュール１００をキャビティ基板１２単位で切り分け、複数個のキャビティ基板モジュール１００を得る。
＜ステップＳ１５＞
続いて、図１１に示すように、電子部品１１、キャビティ基板１２を搭載させるメインボード２０を用意し、メインボード２０上に半田ペースト（図示せず）を印刷する。その後、半田ペースト（図示せず）３０１を用いて、メインボード２０上の電極バッド２０ａ（図５参照）に電子部品１１を搭載する。
＜ステップＳ１６＞
続いて、図１２に示すように、メインボード２０上に搭載された電子部品１１がキャビティ部１２ａに収納されるように、当該メインボード２０上にキャビティ基板モジュール１００を搭載する。このとき、キャビティ基板１２上の能動電子部品３１、受動電子部品３２を破壊しない程度の押圧力で、キャビティ基板モジュール１００をメインボード２０側に押し込むようにして搭載する。
銅製放熱材４０は、その表面に、亜酸化銅の皮膜（黒化処理皮膜）を成長させる黒化処理が行われている。この黒化処理は、メインボード２０上にキャビティ基板モジュール１００を搭載する以前に行われたものである。
この黒化処理により、メインボード２０上にキャビティ基板モジュール１００を搭載するとき、部品搭載装置でキャビティ基板モジュール１００の端子認識を行う際、銅製放熱材４０が当該部品搭載装置から出射される光を反射すると、銅製放熱材４０を半田バンプ２２と誤って認識してしまうことが防止される。
＜ステップＳ１７＞
その後、電子部品１１及びキャビティ基板モジュール１００を搭載したメインボード２０をリフロー炉に移送し、アンダーフィル樹脂１１ｂを充填する。そして、所定のリフロー温度、リフロー時間でリフローを行う。そうすると、アンダーフィル樹脂１１ｂが硬化するとともに、キャビティ基板１２の半田バンプ２２と電子部品１１の半田バンプ２１とが溶融し、図１に示す半導体モジュール１０が得られる。
以上のステップＳ１１〜Ｓ１７によって、図１を参照して、キャビティ基板１２のキャビティ部１２ａの底面１２ｂと、電子部品１１の上表面１１ａとが熱伝達が可能な状態で直接的に接触した３次元スタック実装構造を有する半導体モジュール１０が得られる。この３次元スタック実装構造では、キャビティ基板１２と独立した放熱材（例えば、図２４に示す放熱基板４０ｂ)や、それら放熱材、キャビティ基板１２及び電子部品１１の相互間を接着させる半田や導電性接着剤などの接合用材が不要となるので、半導体モジュール１０の薄型化（高さの減少）が実現できる。
以下、アンダーフィル樹脂１１ｂ（補強樹脂）を充填したキャビティ基板モジュール１００から、電子部品１１（半導体チップ又は半導体パッケージ）を取り出すとともに、電子部品１１の不良解析を行う方法について説明する。
半導体モジュール１０において、アンダーフィル樹脂１１ｂを充填した後に動作不良であることが判明した場合、電子部品１１の検査を行う。この場合、アンダーフィル樹脂１１ｂが軟化する所定の温度、即ち、７０〜３００℃、好ましくは２２０〜３００℃での加熱処理を行いながら、図１３に示すように、メインボード２０上に搭載された電子部品１１からキャビティ基板１２を引き剥がすようにして取り除く。
図１に示す３次元スタック実装構造では、キャビティ基板１２のキャビティ部１２ａの底面１２ｂと電子部品１１との間にアンダーフィル樹脂１１ｂが介在していないため、図１３に示すように、電子部品１１の上表面１１ａが清浄な状態のまま、電子部品１１からキャビティ基板１２（キャビティ基板モジュール１００）が取り除かれる。これは、電子部品１１の側面はキャビティ部１２ａ内のアンダーフィル樹脂１１ｂに接着されているが、その接着力よりも、メインボード２０と電子部品１１との間での、半田パンプ２１及びアンダーフィル樹脂１１ｂを介した接着力の方が大きいためである。
電子部品１１からキャビティ基板１２を取り除いた後、図１４を参照して、再度、上記所定の温度（７０〜３００℃、好ましくは２２０〜３００℃）での加熱処理を行いながら、メインボード２０から電子部品１１を取り出す。その後、不良検査装置を使用して電子部品１１の不良解析を行う。ここで、電子部品１１の上表面１１ａは、アンダーフィル樹脂１１ｂが付着していない清浄な状態を維持しているので、電子部品１１の不良解析を行うことができる。
そして、電子部品１１の不良解析装置による解析の結果、当該電子部品１１が不良の原因ではなく、キャビティ基板モジュール１００に不良の原因があった場合には、図１３に示すように、当該キャビティ基板モジュール１００を取り外した後、不良であったキャビティ基板モジュール１００に代えて、図１５に示すように、正常なキャビティ基板モジュール１００を搭載し直すようにする。
以上説明したように、本実施形態の半導体モジュール１０によれば、電子部品１１の上表面１１ａと、キャビティ基板１２のキャビティ部１２ａの底面１２ｂが、半田や導電性接着剤などの粘着性がある接合用材を介することなく、熱伝達可能な状態で直接的に接触しているので、半田バンプ２２を通してマザーボード３０に伝熱する伝熱経路だけでなく、キャビティ基板１２を介して熱の放散が行われることで、電子部品１１の放熱が効率的に行われる。
また、本実施形態の半導体モジュール１０によれば、キャビティ基板１２と半導体チップ又は半導体パッケージである電子部品１１との間に、キャビティ基板１２と分離した放熱部材、半田、導電性接着剤などの接合用材を配置する必要性がないので、薄型化、製造工程の簡素化、材料コストの節減が可能となる。
また、本実施形態の半導体モジュール１０によれば、キャビティ基板１２と分離した専用の放熱部材は必要でなく、キャビティ基板１２のキャビティ部１２ａの底面１２ｂと電子部品１１とを、リフロー時の半田バンプ２１、２２の沈み込み量の異なりを利用して直接的に接触させるだけなので、工程数の削減や、使用材料の節減が可能であり、さらにキャビティ基板モジュール１００の薄型化が実現できるとともに、高密度な３次元スタック実装構造が実現できる。
また、本実施形態の半導体モジュール１０によれば、電子部品１１の上表面１１ａとキャビティ基板１２のキャビティ部１２ａの底面１２ｂとは、熱伝達が可能な状態で直接的に面同士で接触しているので、半導体モジュール１０の電気的接続箇所（半田バンプ２１、２２）の補強のためにアンダーフィル樹脂１１ｂを使用しても、電子部品１１の上表面１１ａとキャビティ基板１２のキャビティ部１２ａの底面１２ｂの間にはアンダーフィル樹脂１１ｂが侵入することがない。このため、電子部品１１からキャビティ基板１２を容易に分離することできるとともに、電子部品１１の上表面１１ａにアンダーフィル樹脂１１ｂが付着した状態で残存することがないので、不良解析装置を用いた不良解析や、補修（リペア）がアンダーフィル樹脂１１ｂを除去する工程を設けることなく、低コストかつ効率的に行えるようになる。
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
上記実施形態では、銅製放熱材４０は、黒化処理によって光の反射が防止されている。これに限られず、この黒化処理に代えて、銅製放熱材４０の表面に黒の油性マーカなどで反射防止剤を塗布してもよい。
上記実施形態では、キャビティ基板１２のキャビティ部１２ａの底面１２ｂには、銅製放熱材４０を配置した。これに限られず、銅製放熱材４０を配置せず、キャビティ部１２ａの底面１２ｂが露出していてもよい。また、キャビティ部１２ａの底面１２ｂには、図１７に示すように、表面が平滑な状態になるようにソルダーレジスト５０で直接被覆したりすることもできる。さらに、キャビティ部１２ａの底面１２ｂには、電子部品１１と接続するための信号配線を配置することもできる。
上記実施形態では、電子部品１１及びキャビティ基板１２のメインボード２０への実装前の状態で、半田バンプ２１、２２のサイズ（質量）がほぼ等しい場合には、ＬＡとＬＢとの差分｜ＬＡ−ＬＢ｜が１００μｍ以下であるようにした。これに限られず、ＬＡとＬＢとの差分｜ＬＡ−ＬＢ｜が１００μｍを超えている場合でも、リフロー中に溶融する半田バンプ２２と半田バンプ２１の沈み込み量をリフロー温度やリフロー時間を調整して制御することで、キャビティ部１２ａの底面１２ｂと電子部品１１の上表面１１ａとを熱伝達が可能な状態で直接的に接触させることが可能となる。
上記実施形態では、半田バンプ２２の配置ピッチの間隔が比較的小さい場合について説明した。これに限られず、半田バンプ２２の配置ピッチの間隔が比較的大きい場合では、上述した端子認識を用いる必要がなく、外形認識でメインボード２０上にキャビティ基板モジュール１００を搭載することができる。このように外形認識でメインボード２０上にキャビティ基板モジュール１００を搭載する場合には、銅製放熱材４０を半田バンプ２２と誤って認識してしまうことがない。
上記実施形態では、キャビティ基板１２における半田バンプ２２の配置領域（ベース層１０２ｂ）の形状は、図１６Ａに示すような正方枠状とした。これに限られず、キャビティ基板１２における半田バンプ２２の配置領域は、図１８Ａ及び図１８Ｂに示すように外形が正方形状であり、一辺側で開口しているコ字状（Ｕ字状）であってもよい。この場合、半導体モジュール１０の構造は、図１９に示すような構造となる。図１９では、メインボード２０に、半導体チップ、半導体パッケージ、チップ部品などの電子部品１１が実装され、電子部品１１はキャビティ部１２ａで覆われるようにキャビティ基板１２がメインボード２０上に配置されている。キャビティ基板１２上には、能動電子部品３１や、受動電子部品３２が実装されている。
その他、キャビティ基板１２における半田バンプ２２の配置領域（ベース層１０２ｂ）の形状は、その他の形状、例えば、Ｈ字状、十字状、＝字状、Ｘ字状、Ｔ字状などの形状であっても良い。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
メインボード上に搭載された電子部品と、
前記メインボード上に搭載され、凹状の空間を形成するキャビティ部を有するとともに、前記電子部品を前記キャビティ部内に収納したキャビティ基板と、を備え、
前記電子部品の上表面と、前記キャビティ部の底面とが、熱伝達が可能な状態で直接的に接触していることを特徴とする半導体モジュール。
（付記２）
前記メインボードと前記電子部品とを電気的に接続するための第１バンプ、前記メインボードと前記キャビティ基板とを電気的に接続するための第２バンプは、補強樹脂によって補強されていることを特徴とする付記１に記載の半導体モジュール。
（付記３）
前記キャビティ部において、前記電子部品の上表面が直接接触する領域には、前記キャビティ部よりも熱伝導率の高い放熱材が配置され、前記放熱材の表面は、平滑な状態とされるとともに、前記キャビティ部の前記底面の一部を構成していることを特徴とする付記１又は２に記載の半導体モジュール。
（付記４）
前記放熱材は、金属から形成され、かつ、前記半導体モジュールのグランド電極と、熱的かつ電気的に接続されていることを特徴とする付記３に記載の半導体モジュール。
（付記５）
前記メインボードにおいて、前記キャビティ基板の第２バンプに対応するように設けられた電極パッドのサイズが、前記電子部品の第１バンプに対応するように設けられた電極パッドのサイズよりも大きいことを特徴とする付記１乃至４のいずれか１項に記載の半導体モジュール。
（付記６）
前記キャビティ基板の第２バンプの数をＮ、前記キャビティ基板の質量をＭ、前記電子部品の第１バンプの数をｎ、前記電子部品の質量をｍとした場合、Ｍ／Ｎ＞ｍ／ｎの関係式を満たすことを特徴とする付記１乃至４のいずれか１項に記載の半導体モジュール。
（付記７）
前記メインボードと前記電子部品とを電気的に接続するための第１バンプは、樹脂コアボール又は金属コアボールが埋設されている半田バンプであることを特徴とする付記１乃至４のいずれか１項に記載の半導体モジュール。
（付記８）
前記放熱材の表面には、亜酸化銅の皮膜を成長させる黒化処理が行われている付記３又は４に記載の半導体モジュール。
（付記９）
付記１〜８のいずれか１項に記載の半導体モジュールを用意する工程と、
前記電子部品と前記メインボードとの電気的接続を補強する補強樹脂が軟化する所定温度での加熱処理を行い、前記マザーボード上に搭載された前記電子部品から前記キャビティ基板を取り除く工程と、
前記所定温度での加熱処理を行いながら、前記メインボードから前記電子部品を取り出す工程と、
不良検査装置を使用して前記電子部品の不良解析を行う工程と、
を備えていることを特徴とする半導体モジュールの不良解析方法。
（付記１０）
凹状の空間を形成するキャビティ部を有するキャビティ基板に設けられた電極パッドに、半田バンプを形成する工程と、
前記キャビティ基板上に、ベアチップ、ＷＬＣＳＰ、ＢＧＡ、ＣＳＰ、及びＱＦＰからなる群から選ばれる少なくとも１種の能動電子部品、又は、チップコンデンサ、チップ抵抗、及びチップコイルからなる群から選ばれる少なくとも１種の受動電子部品を搭載したキャビティ基板モジュールを形成する工程と、
マザーボード上に電子部品を搭載する工程と、
前記マザーボード上に搭載された前記電子部品が前記キャビティ部に収納されるように、当該マザーボード上に前記キャビティ基板モジュールを搭載する工程と、
前記電子部品及び前記キャビティ基板モジュールを搭載したマザーボードに、アンダーフィル樹脂を充填する工程と、
リフローにより前記アンダーフィル樹脂を硬化させる工程と、
を備えていることを特徴とする半導体モジュールの製造方法。
本発明に係る半導体モジュールは、ＰＤＡ（Personal Digital Assistant）、ＰＨＳ（Personal Handy-phone System）、携帯型ＰＣ（Mobile Personal Computer)、タブレット端末などの携帯通信端末や、デジタルカメラなどの高密度は実装が要求される電子機器全般に広範囲に適用されうるものである。また、本発明に係る半導体モジュールの製造方法は、こうした半導体モジュールの製造に好適に用いられるものである。
１０、１０ａ、１０ｂ、１０ｃ 半導体モジュール
１１ 電子部品
１１ａ 電子部品の上表面
１１ｂ アンダーフィル樹脂
１１ｃ バンプ電極
１１ｇ 隙間
１２ キャビティ基板
１２ａ キャビティ部
１２ｂ キャビティ部の底面
１２ｇ グランド
２０ メインボード
２０ａ、２０ｂ 電極バッド
２１、２２ 半田パンプ
３０ マザーボード
３１ 能動電子部品
３２ 受動電子部品
３３ 電子部品
４０ 銅製放熱材
４０ａ 銅製放熱材の表面
４０ｂ 放熱基板
４１ 接合用材
５０ ソルダーレジスト
５１ 配線基板
５２ 熱拡散板
１００ キャビティ基板モジュール
１０１ａ 電極バッド
１０１ｂ 電極バッド
１０２ｂ ベース層
１０２ｃ キャビティ層
１２０ 導体層
１２０ａ ビア
２０１ コアボール

Claims (10)

  1. メインボード上に搭載された電子部品と、
    前記メインボード上に搭載され、凹状の空間を形成するキャビティ部を有するとともに、前記電子部品を前記キャビティ部内に収納したキャビティ基板と、を備え、
    前記電子部品の上表面と、前記キャビティ部の底面とが、熱伝達が可能な状態で直接的に接触していることを特徴とする半導体モジュール。
  2. 前記メインボードと前記電子部品とを電気的に接続するための第１バンプ、前記メインボードと前記キャビティ基板とを電気的に接続するための第２バンプは、補強樹脂によって補強されていることを特徴とする請求項１に記載の半導体モジュール。
  3. 前記キャビティ部において、前記電子部品の上表面が直接接触する領域には、前記キャビティ部よりも熱伝導率の高い放熱材が配置され、前記放熱材の表面は、平滑な状態とされるとともに、前記キャビティ部の前記底面の一部を構成していることを特徴とする請求項１又は２に記載の半導体モジュール。
  4. 前記放熱材は、金属から形成され、かつ、前記半導体モジュールのグランド電極と、熱的かつ電気的に接続されていることを特徴とする請求項３に記載の半導体モジュール。
  5. 前記メインボードにおいて、前記キャビティ基板の第２バンプに対応するように設けられた電極パッドのサイズが、前記電子部品の第１バンプに対応するように設けられた電極パッドのサイズよりも大きいことを特徴とする請求項１乃至４のいずれか１項に記載の半導体モジュール。
  6. 前記キャビティ基板の第２バンプの数をＮ、前記キャビティ基板の質量をＭ、前記電子部品の第１バンプの数をｎ、前記電子部品の質量をｍとした場合、Ｍ／Ｎ＞ｍ／ｎの関係式を満たすことを特徴とする請求項１乃至４のいずれか１項に記載の半導体モジュール。
  7. 前記メインボードと前記電子部品とを電気的に接続するための第１バンプは、樹脂コアボール又は金属コアボールが埋設されている半田バンプであることを特徴とする請求項１乃至４のいずれか１項に記載の半導体モジュール。
  8. 前記放熱材の表面には、亜酸化銅の皮膜を成長させる黒化処理が行われている請求項３又は４に記載の半導体モジュール。
  9. 請求項１〜８のいずれか１項に記載の半導体モジュールを用意する工程と、
    前記電子部品と前記メインボードとの電気的接続を補強する補強樹脂が軟化する所定温度での加熱処理を行い、前記マザーボード上に搭載された前記電子部品から前記キャビティ基板を取り除く工程と、
    前記所定温度での加熱処理を行いながら、前記メインボードから前記電子部品を取り出す工程と、
    不良検査装置を使用して前記電子部品の不良解析を行う工程と、
    を備えていることを特徴とする半導体モジュールの不良解析方法。
  10. 凹状の空間を形成するキャビティ部を有するキャビティ基板に設けられた電極パッドに、半田バンプを形成する工程と、
    前記キャビティ基板上に、ベアチップ、ＷＬＣＳＰ、ＢＧＡ、ＣＳＰ、及びＱＦＰからなる群から選ばれる少なくとも１種の能動電子部品、又は、チップコンデンサ、チップ抵抗、及びチップコイルからなる群から選ばれる少なくとも１種の受動電子部品を搭載したキャビティ基板モジュールを形成する工程と、
    マザーボード上に電子部品を搭載する工程と、
    前記マザーボード上に搭載された前記電子部品が前記キャビティ部に収納されるように、当該マザーボード上に前記キャビティ基板モジュールを搭載する工程と、
    前記電子部品及び前記キャビティ基板モジュールを搭載したマザーボードに、アンダーフィル樹脂を充填する工程と、
    リフローにより前記アンダーフィル樹脂を硬化させる工程と、
    を備えていることを特徴とする半導体モジュールの製造方法。
JP2010263537A 2010-11-26 2010-11-26 キャビティ基板を備える半導体モジュール、その不良解析方法、及び該半導体モジュールの製造方法 Pending JP2012114334A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010263537A JP2012114334A (ja) 2010-11-26 2010-11-26 キャビティ基板を備える半導体モジュール、その不良解析方法、及び該半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010263537A JP2012114334A (ja) 2010-11-26 2010-11-26 キャビティ基板を備える半導体モジュール、その不良解析方法、及び該半導体モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2012114334A true JP2012114334A (ja) 2012-06-14

Family

ID=46498201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010263537A Pending JP2012114334A (ja) 2010-11-26 2010-11-26 キャビティ基板を備える半導体モジュール、その不良解析方法、及び該半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2012114334A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014107567A (ja) * 2012-11-26 2014-06-09 Samsung Electro-Mechanics Co Ltd Ｒｆモジュール及びその製造方法
JP2016539512A (ja) * 2014-09-26 2016-12-15 インテル コーポレイション フレキシブル・パッケージ構造
WO2017022789A1 (ja) * 2015-08-06 2017-02-09 株式会社村田製作所 回路モジュール
JP2020513694A (ja) * 2016-12-21 2020-05-14 マイクロン テクノロジー，インク． 下にあるインターポーザを通じて拡張するヒートスプレッダを有する半導体ダイアセンブリ及び関連技術
KR20210027615A (ko) * 2019-08-29 2021-03-11 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
JPWO2021245907A1 (ja) * 2020-06-05 2021-12-09

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014107567A (ja) * 2012-11-26 2014-06-09 Samsung Electro-Mechanics Co Ltd Ｒｆモジュール及びその製造方法
KR102157942B1 (ko) 2014-09-26 2020-09-21 인텔 코포레이션 플렉시블 패키징 아키텍처
KR20180008887A (ko) * 2014-09-26 2018-01-24 인텔 코포레이션 플렉시블 패키징 아키텍처
US10396038B2 (en) 2014-09-26 2019-08-27 Intel Corporation Flexible packaging architecture
JP2016539512A (ja) * 2014-09-26 2016-12-15 インテル コーポレイション フレキシブル・パッケージ構造
WO2017022789A1 (ja) * 2015-08-06 2017-02-09 株式会社村田製作所 回路モジュール
JP2020513694A (ja) * 2016-12-21 2020-05-14 マイクロン テクノロジー，インク． 下にあるインターポーザを通じて拡張するヒートスプレッダを有する半導体ダイアセンブリ及び関連技術
US10971422B2 (en) 2016-12-21 2021-04-06 Micron Technology, Inc. Semiconductor die assembly having a heat spreader that extends through an underlying interposer and related technology
KR20210027615A (ko) * 2019-08-29 2021-03-11 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102701664B1 (ko) * 2019-08-29 2024-09-02 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
JPWO2021245907A1 (ja) * 2020-06-05 2021-12-09
WO2021245907A1 (ja) * 2020-06-05 2021-12-09 日本電信電話株式会社 光電子集積モジュール
JP7372576B2 (ja) 2020-06-05 2023-11-01 日本電信電話株式会社 光電子集積モジュール

Similar Documents

Publication Publication Date Title
US6960826B2 (en) Multi-chip package and manufacturing method thereof
US6951773B2 (en) Chip packaging structure and manufacturing process thereof
US7274099B2 (en) Method of embedding semiconductor chip in support plate
CN103930988B (zh) 低cte插入体
US8835221B2 (en) Integrated chip package structure using ceramic substrate and method of manufacturing the same
CN1207785C (zh) 半导体器件、电子装置的制造方法、电子装置和携带式信息终端
JP3137322B2 (ja) 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
EP1134804B1 (en) Thermally enhanced semiconductor carrier
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
JP2012114334A (ja) キャビティ基板を備える半導体モジュール、その不良解析方法、及び該半導体モジュールの製造方法
US8951845B2 (en) Methods of fabricating a flip chip package for dram with two underfill materials
TW200534453A (en) Chip package structure and process for fabricating the same
US12199003B2 (en) Packaging stacked substrates and an integrated circuit die using a lid and a stiffening structure
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP2008270362A (ja) 積層配線基板及びその製造方法
US9859234B2 (en) Methods and structures to repair device warpage
US20130070437A1 (en) Hybrid interposer
US20080130254A1 (en) Electronic device with reworkable electronic component, method of fabricating the electronic device and method of reworking the electronic component
JP2009146940A (ja) 積層配線基板及びその製造方法
JP2005159199A (ja) 半導体装置およびその製造方法
JPH10303363A (ja) 電子部品及びその製造方法
JP2012009476A (ja) 半導体装置とその製造方法
KR102652106B1 (ko) 레이저를 이용한 접합 방법
JP2005167159A (ja) 積層型半導体装置
JP2004288814A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器