[go: up one dir, main page]

JP2012105059A - Imaging device - Google Patents

Imaging device Download PDF

Info

Publication number
JP2012105059A
JP2012105059A JP2010251767A JP2010251767A JP2012105059A JP 2012105059 A JP2012105059 A JP 2012105059A JP 2010251767 A JP2010251767 A JP 2010251767A JP 2010251767 A JP2010251767 A JP 2010251767A JP 2012105059 A JP2012105059 A JP 2012105059A
Authority
JP
Japan
Prior art keywords
image
unit
imaging device
pixel
receiving surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010251767A
Other languages
Japanese (ja)
Inventor
Kentaro Takakura
憲太郎 高倉
Kenji Nakamura
研史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010251767A priority Critical patent/JP2012105059A/en
Publication of JP2012105059A publication Critical patent/JP2012105059A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an imaging device capable of simultaneously recording images of different angles of view with a single image sensor.SOLUTION: The imaging device divides a light-receiving surface of a solid state image sensor (image sensor)1 into at least two, images an optical image from an imaging lens part 101 onto each light-receiving surface, and switches drive so as to perform one light-receiving surface readout with a pixel mixed readout and the other readout with an all pixels readout, respectively.

Description

本発明は、デジタルスチルカメラ、デジタルビデオカメラ等の撮像装置に関する。詳しくは、広角撮影と高倍率撮影との同時記録可能な撮像装置に関するものである。   The present invention relates to an imaging apparatus such as a digital still camera and a digital video camera. Specifically, the present invention relates to an imaging apparatus capable of simultaneously recording wide-angle shooting and high-magnification shooting.

近年、撮像装置の光電変換素子アレイについては、半導体技術の発展により画素数の飛躍的な増加が実現されている。   In recent years, a dramatic increase in the number of pixels has been realized in the photoelectric conversion element array of an imaging device due to the development of semiconductor technology.

静止画撮影においては、光電変換素子アレイの全画素の画素データを利用する形態で撮影を行う。これが全画素読み出しモードであり、光電変換素子アレイから読み出した画素データを1画素分ずつ順次に全画素分出力する。これにより、高精細な静止画撮影が可能となっている。   In still image shooting, shooting is performed using pixel data of all pixels of the photoelectric conversion element array. This is the all-pixel reading mode, and pixel data read from the photoelectric conversion element array is sequentially output for all pixels one by one. This enables high-definition still image shooting.

一方、静止画撮影と動画記録との両モードを切り替え可能に構成した撮像装置もある。現状ではデジタル信号処理回路の動作速度に一定の限界があり、また消費電力の面からも、動画記録においては、静止画撮影と同様の全画素読み出しモードでの撮影は難しい。そこで、動画記録時には画素間引きを行い、単位時間当たりのフレーム枚数を増やして画素データ処理を行うのが一般的である。これが垂直水平画素混合読み出しモードである。   On the other hand, there is an image pickup apparatus configured to be able to switch between both still image shooting and moving image recording modes. At present, there is a certain limit to the operation speed of the digital signal processing circuit, and from the viewpoint of power consumption, it is difficult to record in the all-pixel readout mode similar to still image shooting in moving image recording. Therefore, it is common to perform pixel data processing by thinning out pixels during moving image recording and increasing the number of frames per unit time. This is the vertical and horizontal pixel mixed readout mode.

光電変換素子アレイから読み出した画素データにつき、アレイの垂直方向と水平方向とで複数画素分を混合した上で、その混合画素データを1単位の画素データとして出力する。これにより、単位時間当たりのフレーム枚数が増え、高画素の光電変換素子アレイを搭載した撮像装置においても、滑らかで高速な動画像撮影が可能となっている。   The pixel data read from the photoelectric conversion element array is mixed for a plurality of pixels in the vertical and horizontal directions of the array, and the mixed pixel data is output as one unit of pixel data. As a result, the number of frames per unit time is increased, and smooth and high-speed moving image shooting is possible even in an imaging apparatus equipped with a high-pixel photoelectric conversion element array.

上記のような画素間引き・画素混合読み出しの切り替えは、特にMOS(Metal Oxide Semiconductor)イメージセンサが得意とするものである。MOSイメージセンサは、CCD(Charge Coupled Device)イメージセンサのようなポテンシャル井戸の移動による電荷の転送を必要とせず、信号ライン(ワイヤ)を利用して任意ラインの画素データ読み出しが自在であるからである。また、MOSイメージセンサの利点として、低電圧動作、少ないリーク電流、CCDと同じサイズでのより大きい開口率、高い感度、データ読み出しがCCDより簡単等を挙げることができる。特に、任意画素抽出読み出し、画素混合の利点が大きい。   Switching between pixel thinning and pixel mixed readout as described above is particularly good for MOS (Metal Oxide Semiconductor) image sensors. A MOS image sensor does not require charge transfer by moving a potential well unlike a CCD (Charge Coupled Device) image sensor, and can read pixel data of an arbitrary line using a signal line (wire). is there. The advantages of the MOS image sensor include low voltage operation, low leakage current, a larger aperture ratio with the same size as the CCD, high sensitivity, and easier data reading than the CCD. In particular, the advantages of arbitrary pixel extraction and pixel mixing are great.

しかしながら、高精細な静止画と単位時間あたりのフレーム枚数を確保する動画との同時記録は、読み出し方法が異なるため時分割の処理となり、両方を実現するためにはより高速な装置が必要である。   However, simultaneous recording of a high-definition still image and a moving image that secures the number of frames per unit time is a time-sharing process due to different reading methods, and a higher-speed device is required to realize both. .

また、同時記録が可能な撮像装置においても動画記録中の注目領域の静止画、あるいは動画記録をする場合、通常デジタルズームが用いられるため、倍率が高くなると解像度が低下する。   Further, even in an imaging device capable of simultaneous recording, when recording a still image of a region of interest during moving image recording or moving image recording, since digital zoom is usually used, the resolution decreases as the magnification increases.

例えば、特許文献1では、第1及び第2のイメージセンサを有し、かつ第2のイメージセンサにズームレンズを備え、光反射部材を用いて第1、第2のイメージセンサそれぞれ交互に光を入射することで、第1のイメージセンサで広角な撮影を、第2のイメージセンサで高倍率の撮影をそれぞれ行うことを可能にしている。   For example, in Patent Document 1, the first and second image sensors are provided, the second image sensor includes a zoom lens, and the first and second image sensors alternately emit light using a light reflecting member. Incident light makes it possible to perform wide-angle shooting with the first image sensor and high-magnification shooting with the second image sensor.

特許文献2には、9画素混合における動画記録が示されている。   Patent Document 2 discloses moving image recording in a 9-pixel mixture.

特許文献3には、垂直列(カラム)毎にAD変換回路やその他の信号処理を行う信号処理部を配置したMOSイメージセンサが示されている。   Patent Document 3 discloses a MOS image sensor in which an AD conversion circuit and other signal processing units for performing signal processing are arranged for each vertical column (column).

特開2010−016659号公報JP 2010-016659 A 特開2005−107252号公報Japanese Patent Laying-Open No. 2005-107252 特開2006−033454号公報JP 2006-033454 A

しかしながら、特許文献1では、広角と高倍率の撮影をするために2つのイメージセンサ、反射部材、機械的なズームレンズ制御機構、機械的な第2のイメージセンサ制御機構が必要で高コストである。また、反射部材により光を2つのセンサに交互に入力するため各々の露光時間が個別記録に比べて1/2と短くなり、かつ純粋な同時記録はできない。また、同時記録を可能にするため、反射部材を光変調素子としても、どちらかの光量は低下する。   However, in Patent Document 1, two image sensors, a reflecting member, a mechanical zoom lens control mechanism, and a mechanical second image sensor control mechanism are necessary for high-angle and high-magnification photography, and the cost is high. . Further, since light is alternately input to the two sensors by the reflecting member, each exposure time is shortened to ½ compared to the individual recording, and pure simultaneous recording is impossible. Moreover, in order to enable simultaneous recording, even if the reflecting member is used as a light modulation element, either light quantity decreases.

特許文献2においても同様で、当然ながら、動画撮影と静止画撮影との両者において、固体撮像素子の読み出しタイミングが異なっている。つまり、露光タイミングが異なっているため、動画と静止画とで同一の被写体像を捉えることができなかった。   The same applies to Patent Document 2, and of course, the readout timing of the solid-state imaging device is different for both moving image shooting and still image shooting. That is, because the exposure timing is different, the same subject image cannot be captured for the moving image and the still image.

本発明の目的は、1つのイメージセンサで画角の異なる画像を同時に記録する撮像装置を提供することにある。   An object of the present invention is to provide an imaging apparatus that simultaneously records images with different angles of view using a single image sensor.

上記の課題を解決するために、本発明の撮像装置では、1つの受光面を持つイメージセンサと、1つの被写体の光学像を少なくとも2つ結像する光学系を備えた撮像レンズ部とを備え、1つの受光面を少なくとも2つに分け、撮像レンズ部からの光学像を各々の受光面に結像し、1つの受光面の読み出しを画素混合読み出しで、他方の読み出しを全画素読み出しでそれぞれ読み出すように駆動を切り替える。   In order to solve the above problems, the imaging apparatus of the present invention includes an image sensor having one light receiving surface and an imaging lens unit including an optical system that forms at least two optical images of one subject. One light-receiving surface is divided into at least two, and an optical image from the imaging lens unit is formed on each light-receiving surface. Reading of one light-receiving surface is performed by pixel mixture reading, and the other reading is performed by all-pixel reading. Switch drive to read.

この撮像装置においては、画素混合読み出しで撮像した画像で、単位時間当たりのフレームを確保できる動画が記録可能で、全画素読み出しで撮像した画像で、高精細な静止画記録が可能である。   In this imaging apparatus, a moving image that can secure a frame per unit time can be recorded with an image captured by pixel mixture readout, and a high-definition still image can be recorded with an image captured by all pixel readout.

また、全画素読み出し側から任意の領域を切り取って出力する撮像装置を提供する。この撮像装置においては、画素混合読み出しで撮像した画像とは異なる解像度の画像を、単位時間当たりのフレームを確保できる動画として記録が可能である。   Also provided is an imaging device that cuts out an arbitrary region from the all-pixel readout side and outputs it. In this imaging apparatus, it is possible to record an image having a resolution different from that of an image captured by pixel mixture readout as a moving image that can secure a frame per unit time.

また、更に動体検知手段を備え、全画素読み出し側の任意の領域指定は、動体検知の情報に基づいて指定する。この撮像装置においては、例えば監視カメラ等で記録画像内で動きがあった物体に注視して同時記録が可能である。   Furthermore, a moving body detection means is further provided, and an arbitrary area designation on the all pixel readout side is designated based on moving body detection information. In this imaging apparatus, for example, it is possible to record simultaneously by gazing at an object that has moved in the recorded image with a monitoring camera or the like.

また、更に人物認識手段を備え、全画素読み出し側の任意の領域指定は、人物認識手段の情報に基づいて指定する。この撮像装置においては、指定された人物に注視して同時記録が可能である。   Furthermore, a person recognition unit is further provided, and an arbitrary area designation on the all pixel readout side is designated based on information of the person recognition unit. In this imaging apparatus, simultaneous recording can be performed while paying attention to a designated person.

また、更に全画素読み出しと画素混合読み出しとの読み出しの駆動の出力系統を個別に持つ構成とする。この撮像装置においては、平行して読み出し可能になることから更に単位時間あたりのフレームを確保できる動画を記録することが可能である。   In addition, an output system for driving readout of all pixels and pixel mixture readout is individually provided. In this imaging apparatus, since it becomes possible to read out in parallel, it is possible to record a moving image that can secure a frame per unit time.

また、画素混合読み出し画像と全画素読み出し画像との同時記録に加えて、動体検知や人物認識手段の情報に基づいて画像符号化を切り替える手段を持つ構成とする。この撮像装置においては、2つの画像を1つの動画符号化データとして記録が可能である。   Further, in addition to the simultaneous recording of the pixel mixture read image and the all pixel read image, there is provided a means for switching the image encoding based on the information of the moving object detection or the person recognition means. In this imaging apparatus, two images can be recorded as one moving image encoded data.

以上より、本発明は同時刻、同期間の露光を確保した上で、1つのイメージセンサで少なくとも2つの異なる解像度の画像を同時に記録することが可能である。   As described above, according to the present invention, it is possible to simultaneously record images of at least two different resolutions with one image sensor while ensuring exposure at the same time and during the same period.

本発明の実施形態1における撮像装置の構成を示すブロック図である。It is a block diagram which shows the structure of the imaging device in Embodiment 1 of this invention. 図1中の固体撮像素子(イメージセンサ)の外観図である。It is an external view of the solid-state image sensor (image sensor) in FIG. 図1中のイメージセンサの詳細構成例を示すブロック図である。It is a block diagram which shows the detailed structural example of the image sensor in FIG. 図3のイメージセンサの動作を示すタイミングチャートである。4 is a timing chart showing the operation of the image sensor in FIG. 3. 図4に続くタイミングチャートである。FIG. 5 is a timing chart following FIG. 4. 図5に続くタイミングチャートである。It is a timing chart following FIG. 図3のイメージセンサにおける画素混合読み出しによる出力画像の説明図である。It is explanatory drawing of the output image by the pixel mixing readout in the image sensor of FIG. 図3のイメージセンサにおける全画素読み出しによる出力画像の説明図である。It is explanatory drawing of the output image by all the pixel reading in the image sensor of FIG. 図3中のH加算制御部の構成例を示すブロック図である。It is a block diagram which shows the structural example of the H addition control part in FIG. 図3中のV駆動制御部の構成例を示すブロック図である。FIG. 4 is a block diagram illustrating a configuration example of a V drive control unit in FIG. 3. 図1中のカメラ信号処理部の構成例を示すブロック図である。It is a block diagram which shows the structural example of the camera signal processing part in FIG. 図2のイメージセンサの変形例に係る外観図である。It is an external view concerning the modification of the image sensor of FIG. 図1中のイメージセンサの他の詳細構成例を示すブロック図である。It is a block diagram which shows the other detailed structural example of the image sensor in FIG. 図13中の領域Bの読み出し動作を示すタイミングチャートである。FIG. 14 is a timing chart showing a read operation of a region B in FIG. 13. 図14に続くタイミングチャートである。It is a timing chart following FIG. 図15に続くタイミングチャートである。It is a timing chart following FIG. 図13中の領域Aの読み出し動作を示すタイミングチャートである。FIG. 14 is a timing chart showing a read operation of a region A in FIG. 13. 図17に続くタイミングチャートである。It is a timing chart following FIG. 図18に続くタイミングチャートである。It is a timing chart following FIG. 本発明の実施形態2におけるイメージセンサの詳細構成を示すブロック図である。It is a block diagram which shows the detailed structure of the image sensor in Embodiment 2 of this invention. 図20のイメージセンサにおける通常全画素読み出し動作を示すタイミングチャートである。FIG. 21 is a timing chart illustrating a normal all-pixel reading operation in the image sensor of FIG. 20. 図20のイメージセンサにおける任意指定読み出し動作を示すタイミングチャートである。FIG. 21 is a timing chart showing an arbitrarily designated read operation in the image sensor of FIG. 20. 図20のイメージセンサに動体検知部を追加した構成を示すブロック図である。It is a block diagram which shows the structure which added the moving body detection part to the image sensor of FIG. 図23中の動体検知部の制御フローチャートである。It is a control flowchart of the moving body detection part in FIG. 図20のイメージセンサに人物認識部を追加した構成を示すブロック図である。It is a block diagram which shows the structure which added the person recognition part to the image sensor of FIG. 本発明の実施形態3におけるイメージセンサの詳細構成を示すブロック図である。It is a block diagram which shows the detailed structure of the image sensor in Embodiment 3 of this invention. 本発明の実施形態4における撮像装置の構成を示すブロック図である。It is a block diagram which shows the structure of the imaging device in Embodiment 4 of this invention. 図27中の動体検知部の制御フローチャートである。It is a control flowchart of the moving body detection part in FIG.

以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の各実施形態や各変形例の説明は例示を目的としており、本発明がこれらに限定されることを意図しない。また一度説明した構成要素と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, description of each following embodiment and each modification is for the purpose of illustration, and the present invention is not intended to be limited to these. In addition, components having the same functions as those described once are denoted by the same reference numerals and description thereof is omitted.

《実施形態1》
図1は、本発明の実施形態1における撮像装置の構成を示すブロック図である。図1の撮像装置は、撮像レンズ部101と、画像信号処理部100と、記憶部102と、記録保存部103とを備える。画像信号処理部100は、固体撮像素子(イメージセンサ)1と、制御部2と、カメラ信号処理部3と、解像度変換部4と、画像符号化部5とを備える。
Embodiment 1
FIG. 1 is a block diagram illustrating a configuration of an imaging apparatus according to Embodiment 1 of the present invention. The imaging apparatus of FIG. 1 includes an imaging lens unit 101, an image signal processing unit 100, a storage unit 102, and a record storage unit 103. The image signal processing unit 100 includes a solid-state imaging device (image sensor) 1, a control unit 2, a camera signal processing unit 3, a resolution conversion unit 4, and an image encoding unit 5.

撮像レンズ部101は、図2に示すように、入射される被写体の同じ光学像を固体撮像素子1の受光面の領域A、領域Bに結像する。領域A,Bはイメージサークル1011内の領域で、互いのイメージサークル1011の光学像の影響を受けない領域である。領域Cは領域A,Bに結像する光学像が重なる部分のため後段の画像処理に使用されない領域である。   As shown in FIG. 2, the imaging lens unit 101 forms the same optical image of the incident subject on the areas A and B of the light receiving surface of the solid-state imaging device 1. Regions A and B are regions in the image circle 1011 and are not affected by the optical images of the image circles 1011. The area C is an area that is not used for subsequent image processing because the optical images formed in the areas A and B overlap each other.

固体撮像素子1は、図3に示すように、R(赤)、G(緑)、B(青)の3色のカラーフィルタをベイヤ配列にもつ固体撮像素子(gは、R列のGを表す)であって、複数の光電変換素子からなる画素201が水平、垂直のアレイ状(行列状)に配列されており受光面を形成している。更に垂直列毎にAD変換回路202、V加算器203及びラインメモリ204が構成されている。   As shown in FIG. 3, the solid-state imaging device 1 has a solid-state imaging device (g: R row G) having three color filters of R (red), G (green), and B (blue) in a Bayer array. The pixel 201 made up of a plurality of photoelectric conversion elements is arranged in a horizontal and vertical array form (matrix form) to form a light receiving surface. Further, an AD conversion circuit 202, a V adder 203, and a line memory 204 are configured for each vertical column.

画素201において発生した画素信号は、垂直駆動回路205により行単位で順次出力され、AD変換回路202によってAD変換が実行され、水平駆動回路206により、順次、H加算器207を通じて、固体撮像素子1から出力される。このとき、垂直駆動回路205は、V駆動制御部209により、画素201の読み出し及びAD変換回路202、V加算器203を垂直単位で制御する。一方、H加算器207は、H加算制御部208により、水平加算されるかどうかが水平転送画素単位で決定される。   Pixel signals generated in the pixels 201 are sequentially output in units of rows by the vertical drive circuit 205, AD conversion is executed by the AD conversion circuit 202, and sequentially through the H adder 207 by the horizontal drive circuit 206. Is output from. At this time, the vertical drive circuit 205 controls the readout of the pixel 201 and the AD conversion circuit 202 and the V adder 203 in the vertical unit by the V drive control unit 209. On the other hand, in the H adder 207, the H addition control unit 208 determines whether horizontal addition is performed in units of horizontal transfer pixels.

次に、図3に示す構成図と、図4、図5及び図6に示すタイミングチャートとを用いて、固体撮像素子1の駆動について説明する。ここでは領域Aを画素混合読み出し、領域Bを全画素読み出しとし、画素混合読み出しは水平2画素、垂直2画素混合を例として説明する。   Next, driving of the solid-state imaging device 1 will be described using the configuration diagram shown in FIG. 3 and the timing charts shown in FIGS. 4, 5, and 6. Here, the region A is read as a pixel mixture, and the region B is read as a whole pixel, and the pixel mixture reading is described as an example of horizontal two pixels and vertical two pixels.

まず、図4の水平期間2’では、垂直転送パルスに同期して、AD変換回路202によってV0行の画素信号がAD変換される(AD0部)。V0行の全画素のAD変換が完了すると、ラインメモリ204がクリアされた後(CLR部)、AD変換結果はラインメモリ204へ転送される(MEM部)。   First, in the horizontal period 2 ′ in FIG. 4, the AD0 conversion circuit 202 performs AD conversion on the pixel signals in the V0 row (AD0 portion) in synchronization with the vertical transfer pulse. When AD conversion of all the pixels in the V0 row is completed, the line memory 204 is cleared (CLR part), and then the AD conversion result is transferred to the line memory 204 (MEM part).

続く、図5の水平期間1では、垂直転送パルスに同期して、V2行の画素信号がAD変換される(AD2部)。このとき、CLR動作は領域B,Cに付属するラインメモリ204に対して施され、領域Aのラインメモリ204のクリアはされない。同時にラインメモリ204内のV0行の画素信号データが水平転送され、H加算器207へ入力される。H加算器207は、H加算制御部208内の水平転送パルスカウンタに則り、水平転送パルスカウンタが領域Bの数まで画像データが出力されず、領域Bのカウンタ数に到達するとH加算制御信号に基づき‘L’のため入力信号をそのまま出力する。この動作により、図8の領域Bの全画素データV0行が出力される。V2行の全画素のAD変換(AD2部)が完了すると、V2行のAD変換結果はラインメモリ204内部へ転送されるが、領域Aについてはクリアされていないためデータ加算されることとなる(MEM部)。   In the subsequent horizontal period 1 in FIG. 5, the pixel signals in the V2 row are AD-converted in synchronization with the vertical transfer pulse (AD2 portion). At this time, the CLR operation is performed on the line memories 204 attached to the regions B and C, and the line memory 204 in the region A is not cleared. At the same time, the pixel signal data of the V0 row in the line memory 204 is horizontally transferred and input to the H adder 207. In accordance with the horizontal transfer pulse counter in the H addition control unit 208, the H adder 207 does not output image data up to the number of areas B, and when it reaches the number of areas B, the H adder control signal becomes an H addition control signal. Based on 'L', the input signal is output as it is. By this operation, all pixel data V0 rows in the region B in FIG. 8 are output. When the AD conversion (AD2 portion) of all the pixels in the V2 row is completed, the AD conversion result in the V2 row is transferred to the inside of the line memory 204. However, since the area A is not cleared, data is added ( MEM part).

続く、図6の水平期間2では、垂直転送パルスに同期して、V1行の画素信号がAD変換される(AD1部)。このとき、CLR動作は全領域のラインメモリ204に対して施される。同時にラインメモリ204内の領域AについてはV0行とV2行の画素混合信号データが、領域BについてはV2行の画素信号データが水平転送され、H加算器207へ入力される。H加算器207は、水平転送パルスカウンタに則りH加算制御信号として‘H’を出力し、領域Aの画素信号については2画素毎に加算しながら固体撮像素子1から出力する。   In the subsequent horizontal period 2 in FIG. 6, the pixel signals in the V1 row are AD-converted in synchronization with the vertical transfer pulse (AD1 portion). At this time, the CLR operation is performed on the line memory 204 in the entire area. At the same time, the pixel mixed signal data of the V0 and V2 rows for the region A in the line memory 204 and the pixel signal data of the V2 row for the region B are horizontally transferred and input to the H adder 207. The H adder 207 outputs “H” as the H addition control signal in accordance with the horizontal transfer pulse counter, and outputs the pixel signal of the region A from the solid-state imaging device 1 while adding every two pixels.

この動作により、図7のV0’行の画素混合信号が出力される。その後、領域Bについては入力信号がそのまま出力され、図8の領域Bの全画素データV2行が出力される。引き続き水平期間1と2とを垂直奇数列に対して繰り返すことで図7のV1’行、及び図8のV1,V3行を得ることができる。以下繰り返すことで、領域Aの画素混合データと領域Bの全画素データとのR,G,g,B全色を得ることができる。   By this operation, the pixel mixed signal of the V0 ′ row in FIG. 7 is output. Thereafter, the input signal is output as it is for the region B, and all the pixel data V2 rows of the region B in FIG. 8 are output. Subsequently, by repeating the horizontal periods 1 and 2 with respect to the vertical odd columns, the V1 'row of FIG. 7 and the V1 and V3 rows of FIG. 8 can be obtained. By repeating the following, all the R, G, g, and B colors of the pixel mixture data in the region A and all the pixel data in the region B can be obtained.

図4、図5及び図6のタイミングチャートのとおり、V駆動制御部209は垂直駆動回路205に対して、偶数行、奇数行をそれぞれ2回ずつ繰り返し変更する制御を行い、ラインメモリ204のクリア制御は領域Aについては2水平期間毎に、領域B,Cについては毎水平期間クリアする制御を行う。   As shown in the timing charts of FIGS. 4, 5, and 6, the V drive control unit 209 controls the vertical drive circuit 205 to repeatedly change even rows and odd rows twice to clear the line memory 204. The control is performed so that the region A is cleared every two horizontal periods, and the regions B and C are cleared every horizontal period.

領域Cの画素信号についてはH加算器207から出力しなくてもよいし、出力した場合、カメラ信号処理部3で破棄してもよい。   The pixel signal in the region C may not be output from the H adder 207, and may be discarded by the camera signal processing unit 3 when output.

図9は、H加算制御部208の構成例を示すブロック図である。まず、領域判定部2081にアレイ状に配置された画素で構成された受光面においての領域A及び領域Bの水平位置が設定される。例えば図3で左下画素位置B00を0として右に1つ進むにつれ1カウントするとして、領域Aの水平開始位置は0で、領域Bの水平開始位置は12となり、また領域Cの水平開始位置は8となる。   FIG. 9 is a block diagram illustrating a configuration example of the H addition control unit 208. First, the horizontal positions of the region A and the region B on the light receiving surface formed of pixels arranged in an array in the region determination unit 2081 are set. For example, in FIG. 3, assuming that the lower left pixel position B00 is 0 and increments by 1 to the right, the horizontal start position of the area A is 0, the horizontal start position of the area B is 12, and the horizontal start position of the area C is 8

水平カウンタ部2082は、図4、図5及び図6に示す水平転送パルスが発生する度に1カウントアップし垂直転送パルス毎にリセットされる。垂直カウンタ部2083は、図4、図5及び図6に示す垂直転送パルスが発生する度に1カウントアップし、1フレーム分カウントされた時点でリセットされる。   The horizontal counter 2082 is incremented by one every time the horizontal transfer pulse shown in FIGS. 4, 5, and 6 is generated, and is reset for each vertical transfer pulse. The vertical counter unit 2083 is incremented by 1 every time the vertical transfer pulse shown in FIGS. 4, 5, and 6 is generated, and is reset when it is counted for one frame.

領域判定部2081には、水平カウンタ部2082からの水平カウント値と垂直カウンタ部2083からの垂直カウント値とが入力される。領域判定部2081は、垂直カウント値0を除く偶数ライン時の水平カウント値0から7までの間のみH加算制御信号2084を‘H’にしH加算器207の動作を有効にする。それ以外は‘L’を出力しH加算器207の動作を無効(スルー動作:入力信号をそのまま出力する)にする。また、別に領域Cの位置である水平カウント値が8から次の領域Bのカウント値12になるまでH加算器207を停止させるためのH加算停止信号2085を出力し、H加算器207の動作を停止することができる。H加算器207は停止信号2085を受けている間は出力しない。   The area determination unit 2081 receives the horizontal count value from the horizontal counter unit 2082 and the vertical count value from the vertical counter unit 2083. The area determination unit 2081 sets the H addition control signal 2084 to “H” only during the horizontal count value 0 to 7 for even lines except the vertical count value 0, and enables the operation of the H adder 207. Otherwise, 'L' is output to disable the operation of the H adder 207 (through operation: the input signal is output as it is). In addition, an H addition stop signal 2085 for stopping the H adder 207 is output until the horizontal count value that is the position of the region C changes from 8 to the count value 12 of the next region B. Can be stopped. The H adder 207 does not output while receiving the stop signal 2085.

図10は、V駆動制御部209の構成例を示すブロック図である。まず、領域判定部2091に、アレイ状に配置された画素で構成された受光面においての領域A及び領域Bの水平位置が設定される。例えば図3で左下画素位置B00を0として右に1つ進むにつれ1カウントするとして、領域Aの水平開始位置は0で、領域Bの水平開始位置は12となり、また領域Cの水平開始位置は8となる。   FIG. 10 is a block diagram illustrating a configuration example of the V drive control unit 209. First, in the area determination unit 2091, the horizontal positions of the area A and the area B on the light receiving surface formed of pixels arranged in an array are set. For example, in FIG. 3, assuming that the lower left pixel position B00 is 0 and increments by 1 to the right, the horizontal start position of the area A is 0, the horizontal start position of the area B is 12, and the horizontal start position of the area C is 8

垂直カウンタ部2093は、図4、図5及び図6に示す垂直転送パルスが発生する度に1カウントアップし、1フレーム分カウントされた時点でリセットされる。   The vertical counter unit 2093 is incremented by 1 every time the vertical transfer pulse shown in FIGS. 4, 5, and 6 is generated, and is reset when it is counted for one frame.

領域判定部2091には、垂直カウンタ部2093から垂直カウント値が入力される。そして、垂直4ラインを1セットとして(0〜3ラインをセット1、4〜7ラインをセット2)、垂直カウント値が4更新する度に次の対象セットに更新し、垂直カウント値が1更新する度にセット内の0→2→1→3ライン目を駆動するV駆動制御信号2094を出力する。垂直駆動回路205は、V駆動制御信号2094の値と同じラインの画素201をAD変換回路202に読み出す。   The area determination unit 2091 receives the vertical count value from the vertical counter unit 2093. Then, with 4 vertical lines as 1 set (0 to 3 lines are set 1 and 4 to 7 lines are set 2), every time the vertical count value is updated by 4, the next target set is updated, and the vertical count value is updated by 1. Each time, a V drive control signal 2094 for driving the 0 → 2 → 1 → third line in the set is output. The vertical drive circuit 205 reads out the pixels 201 on the same line as the value of the V drive control signal 2094 to the AD conversion circuit 202.

また、領域判定部2091は領域Aとして設定された水平位置0から領域Bとして設定された水平位置12の手前の水平位置11までのAD変換回路202とV加算器203とラインメモリ204とを制御する制御信号2095と、領域Bとして指定された水平位置12から右端位置19までのAD変換回路202とV加算器203とラインメモリ204とを制御する制御信号2096とを出力する。領域Aの制御信号2095は偶数ライン毎にV加算器203を有効にし同時にラインメモリ204をクリアする。領域Bを制御する制御信号2096は1ライン毎にV加算器203を無効にし、ラインメモリ204をクリアする。   The area determination unit 2091 controls the AD conversion circuit 202, the V adder 203, and the line memory 204 from the horizontal position 0 set as the area A to the horizontal position 11 before the horizontal position 12 set as the area B. And a control signal 2096 for controlling the AD conversion circuit 202, the V adder 203, and the line memory 204 from the horizontal position 12 to the right end position 19 designated as the region B are output. The control signal 2095 for area A enables the V adder 203 for each even line and simultaneously clears the line memory 204. A control signal 2096 for controlling the region B invalidates the V adder 203 for each line and clears the line memory 204.

さて、図1中の制御部2は、固体撮像素子1、カメラ信号処理部3、解像度変換部4、画像符号化部5の動作を制御する。結像された被写体は、固体撮像素子1によって電気信号(以下、画素信号)に変換され、カメラ信号処理部3に入力される。   A control unit 2 in FIG. 1 controls operations of the solid-state imaging device 1, the camera signal processing unit 3, the resolution conversion unit 4, and the image encoding unit 5. The imaged subject is converted into an electrical signal (hereinafter referred to as a pixel signal) by the solid-state imaging device 1 and input to the camera signal processing unit 3.

図11は、カメラ信号処理部3の構成例を示すブロック図である。一般的には、カメラ信号処理部3は、画像並び替え回路720と、ホワイトバランス処理回路(図中ではWBと略記)721と、輝度信号生成回路722と、色分離回路723と、アパーチャ補正処理回路(図中ではAPと略記)724と、マトリクス処理回路725とを備えている。画像並び替え回路720は、固体撮像素子1からの領域Bの全画素読み出しデータが偶数2ライン、奇数2ライン交互に出力されるため、画像イメージどおりに偶数、奇数、偶数、奇数に並べ替える機能を有する。ホワイトバランス処理回路721は、白い被写体がどのような光源下でも白く撮影されるように、固体撮像素子1のカラーフィルタによる色成分を正しい割合で補正することにより補正信号731を生成する。輝度信号生成回路722は、補正信号(RAWデータ)731から輝度信号(Y信号)732を生成する。色分離回路723は、補正信号(RAWデータ)731から色差信号(Cr/Cb信号)733を生成する。アパーチャ補正処理回路724は、輝度信号生成回路722が生成した輝度信号732に高周波数成分を足し合わせて解像度を高く見せる処理を行う。マトリクス処理回路725は、固体撮像素子1の分光特性や画像処理で崩れた色相バランスの調整を、色分離回路723が生成した色差信号733に対して行う。   FIG. 11 is a block diagram illustrating a configuration example of the camera signal processing unit 3. In general, the camera signal processing unit 3 includes an image rearrangement circuit 720, a white balance processing circuit (abbreviated as WB in the drawing) 721, a luminance signal generation circuit 722, a color separation circuit 723, and an aperture correction process. A circuit (abbreviated as AP in the drawing) 724 and a matrix processing circuit 725 are provided. The image rearrangement circuit 720 has a function of rearranging all the pixel read data of the region B from the solid-state imaging device 1 into even, odd, even, and odd numbers according to the image image because the even number 2 lines and odd number 2 lines are alternately output. Have The white balance processing circuit 721 generates the correction signal 731 by correcting the color component by the color filter of the solid-state imaging device 1 at a correct ratio so that a white subject is photographed white under any light source. The luminance signal generation circuit 722 generates a luminance signal (Y signal) 732 from the correction signal (RAW data) 731. The color separation circuit 723 generates a color difference signal (Cr / Cb signal) 733 from the correction signal (RAW data) 731. The aperture correction processing circuit 724 performs processing for adding a high frequency component to the luminance signal 732 generated by the luminance signal generation circuit 722 to make the resolution appear high. The matrix processing circuit 725 adjusts the spectral characteristics of the solid-state imaging device 1 and the hue balance that has been corrupted by image processing, with respect to the color difference signal 733 generated by the color separation circuit 723.

解像度変換部4は、画像の拡大及び縮小処理を行う。画像符号化部5は、記憶部102に記憶されるデータをJPEG等の所定の規格で圧縮変換することにより画像データを生成し、生成した画像データを記録保存部103に出力する。   The resolution conversion unit 4 performs image enlargement and reduction processing. The image encoding unit 5 generates image data by compressing and converting data stored in the storage unit 102 according to a predetermined standard such as JPEG, and outputs the generated image data to the recording storage unit 103.

なお、ここでは画像並び替え回路720にて並べ替えたが、固体撮像素子1からの出力データを一旦記憶部102に保持する場合は、記憶部102への書き込みを図8の順に並べ替える機能を有してもよい。その場合、画像並び替え回路720は不要となる。   Here, the image rearrangement circuit 720 performs rearrangement. However, when the output data from the solid-state imaging device 1 is temporarily held in the storage unit 102, the function of rearranging writing to the storage unit 102 in the order shown in FIG. You may have. In that case, the image rearrangement circuit 720 becomes unnecessary.

また、ここでは画素混合方式を、AD変換回路202とV加算器203とラインメモリ204とで構成したが、特許文献3にあるようなカウンタ方式のAD変換回路であっても、同様に構成できる。本発明の特徴は、画素混合読み出しと全画素読み出しとを任意の位置から変更することにあり、AD変換方式やラインメモリの構成には依存しないで実現可能なものである。   Here, the pixel mixing method is configured by the AD conversion circuit 202, the V adder 203, and the line memory 204. However, even a counter-type AD conversion circuit as disclosed in Patent Document 3 can be configured similarly. . The feature of the present invention resides in that the pixel mixed readout and the all pixel readout are changed from arbitrary positions, and can be realized without depending on the AD conversion system and the configuration of the line memory.

また、図3では領域A,Bのそれぞれの各色を水平4画素、垂直4画素で示しているが、当然これに限られるものではない。   In FIG. 3, each color of the areas A and B is shown as four horizontal pixels and four vertical pixels, but the present invention is not limited to this.

また、領域Aと領域Bとの読み出しは、領域Aを画素混合読み出し、領域Bを全画素読み出しとしたが、これに限定されない。   In addition, the readout of the area A and the area B is the pixel mixed readout for the area A and the all-pixel readout for the area B, but is not limited thereto.

また、画素混合読み出しは特許文献2で示されているような9画素混合であってもよい。   Further, the pixel mixture readout may be a 9-pixel mixture as disclosed in Patent Document 2.

図12に示すように、領域A,Bを垂直方向に配置してもかまわない。この場合の固体撮像素子1の駆動について、図13と図14〜図19とを用いて説明する。ただし、図13において、領域Aと領域Bとの間の領域Cは省略する。   As shown in FIG. 12, the areas A and B may be arranged in the vertical direction. The driving of the solid-state imaging device 1 in this case will be described with reference to FIGS. 13 and 14 to 19. However, in FIG. 13, the region C between the region A and the region B is omitted.

まず、領域Bの転送について説明する。図14の水平期間2B’では、垂直転送パルスに同期して、AD変換回路202によってV0行の画素信号がAD変換される(AD0部)。V0行の全画素のAD変換が完了すると、ラインメモリ204がクリアされた後(CLR部)、AD変換結果はラインメモリ204へ転送される(MEM部)。   First, transfer of the area B will be described. In the horizontal period 2B 'in FIG. 14, the AD conversion circuit 202 AD-converts the pixel signals in the V0 row (AD0 portion) in synchronization with the vertical transfer pulse. When AD conversion of all the pixels in the V0 row is completed, the line memory 204 is cleared (CLR part), and then the AD conversion result is transferred to the line memory 204 (MEM part).

続く、図15の水平期間1Bでは、垂直転送パルスに同期して、V1行の画素信号がAD変換される(AD1部)。V1行の全画素のAD変換が完了すると、ラインメモリ204がクリアされた後(CLR部)、AD変換結果はラインメモリ204へ転送される(MEM部)。同時にラインメモリ204内のV0行の画素信号データが水平転送され、H加算器207へ入力され入力信号をそのまま出力する。この動作により、全画素データV0行が出力される。   In the subsequent horizontal period 1B in FIG. 15, the pixel signals in the V1 row are AD-converted in synchronization with the vertical transfer pulse (AD1 portion). When AD conversion of all the pixels in the V1 row is completed, the line memory 204 is cleared (CLR portion), and then the AD conversion result is transferred to the line memory 204 (MEM portion). At the same time, the pixel signal data of the V0 row in the line memory 204 is horizontally transferred and input to the H adder 207 to output the input signal as it is. By this operation, all pixel data V0 row is output.

続く、図16の水平期間2Bは水平期間1Bと同じ動作が繰り返され、V2行のAD変換、及びV1行の水平出力が実施される。   In the subsequent horizontal period 2B in FIG. 16, the same operation as in the horizontal period 1B is repeated, and AD conversion of the V2 row and horizontal output of the V1 row are performed.

次に、領域Aの転送について説明する。図17の水平期間2A’では、垂直転送パルスに同期して、AD変換回路202によってV4行の画素信号がAD変換される(AD4部)。V4行の全画素のAD変換が完了すると、ラインメモリ204がクリアされた後(CLR部)、AD変換結果はラインメモリ204へ転送される(MEM部)。   Next, transfer of the area A will be described. In the horizontal period 2A 'in FIG. 17, the AD conversion circuit 202 AD-converts the pixel signals in the V4 row in synchronization with the vertical transfer pulse (AD4 portion). When AD conversion of all the pixels in the V4 row is completed, the line memory 204 is cleared (CLR unit), and then the AD conversion result is transferred to the line memory 204 (MEM unit).

続く、図18の水平期間1Aでは、垂直転送パルスに同期して、V5行の画素信号がAD変換される(AD5部)。V5行の全画素のAD変換が完了すると、V5行のAD変換結果はラインメモリ204内部へ転送されるが、クリアされていないためV4行とV5行とデータ加算されることとなる(MEM部)。   Subsequently, in the horizontal period 1A in FIG. 18, the pixel signals in the V5 row are AD-converted in synchronization with the vertical transfer pulse (AD5 portion). When the AD conversion of all the pixels in the V5 row is completed, the AD conversion result in the V5 row is transferred to the inside of the line memory 204, but since it is not cleared, data is added to the V4 row and the V5 row (MEM section). ).

続く、図19の水平期間2Aでは、垂直転送パルスに同期して、V6行の画素信号がAD変換される(AD6部)。このとき、CLR動作は全領域のラインメモリ204に対して施される。同時にラインメモリ204内のV4行とV5行との画素混合信号データが水平転送され、H加算器207へ入力される。H加算器207は、水平転送パルスカウンタに則りH加算制御信号として‘H’を出力し、全画素信号については2画素毎に加算しながら、固体撮像素子1から出力する。この動作により、画素混合信号が出力される。   In the subsequent horizontal period 2A in FIG. 19, the pixel signals in the V6 row are AD-converted in synchronization with the vertical transfer pulse (AD6 portion). At this time, the CLR operation is performed on the line memory 204 in the entire area. At the same time, the pixel mixed signal data of the V4 and V5 rows in the line memory 204 are horizontally transferred and input to the H adder 207. The H adder 207 outputs “H” as an H addition control signal in accordance with the horizontal transfer pulse counter, and outputs all pixel signals from the solid-state imaging device 1 while adding every two pixels. With this operation, a pixel mixture signal is output.

以下繰り返すことで、領域Aと領域Bとの画素混合データと全画素データのR,G,g,B全色を得ることができる。   By repeating the steps below, it is possible to obtain the pixel mixture data of region A and region B and all R, G, g, and B colors of all pixel data.

上記のとおり、V駆動制御部209は垂直駆動回路205に対して、領域Bのライン時、毎行変更し、領域Aのライン時は偶数行、奇数行をそれぞれ2回ずつ繰り返し変更する制御を行い、ラインメモリ204のクリア制御は領域Aについては2水平期間毎に、領域Bについては毎水平期間クリアする制御を行う。   As described above, the V drive control unit 209 controls the vertical drive circuit 205 to change every row when the line is in the region B, and repeatedly change the even row and the odd row twice each time the line is in the region A. The clear control of the line memory 204 is performed so that the area A is cleared every two horizontal periods and the area B is cleared every horizontal period.

H加算制御部208は、領域Aについては2水平期間毎にH加算制御信号として‘H’を出力し、H加算器207にて画素加算を制御し、領域BについてはH加算制御信号として‘L’を出力し、加算動作せず、そのまま出力する。   The H addition control unit 208 outputs “H” as the H addition control signal every two horizontal periods for the region A, controls the pixel addition by the H adder 207, and for the region B as “H addition control signal”. L ′ is output and output without being added.

領域Cの画素信号についてはH加算器207から出力しなくてもよいし、出力した場合、カメラ信号処理部3で破棄してもよい。   The pixel signal in the region C may not be output from the H adder 207, and may be discarded by the camera signal processing unit 3 when output.

《実施形態2》
図20に、実施形態2のブロック図を示す。図20に示すように新たに領域指定部210を備える。領域指定部210は、例えば全画素読み出し側の領域Dを指定する。
<< Embodiment 2 >>
FIG. 20 shows a block diagram of the second embodiment. As shown in FIG. 20, a region specifying unit 210 is newly provided. The area designating unit 210 designates, for example, the area D on the all pixel readout side.

領域Dの指定により、V駆動制御部209は領域Dに該当しないV0、1、6、7行目の時はAD変換及びラインメモリ転送を行わない。また、図21及び図22に示すとおり、水平駆動回路206は通常はHB0からカウントするが(図21)、指定領域読み出し時は指定されたカウント値HB2からカウントし、HB2に該当する画素から読み出す(図22)。   By designating the area D, the V drive control unit 209 does not perform AD conversion and line memory transfer for the V0, 1, 6, and 7th rows not corresponding to the area D. Further, as shown in FIGS. 21 and 22, the horizontal drive circuit 206 normally counts from HB0 (FIG. 21), but at the time of reading the designated area, it counts from the designated count value HB2 and reads from the pixel corresponding to HB2. (FIG. 22).

以上の構成にすることで、全画素読み出しより高速に読み出すことが可能である。   With the above configuration, it is possible to read at a higher speed than the reading of all pixels.

なお、領域指定部210は固体撮像素子1側に配置したが、図1の制御部2に内包してもよい。   The area specifying unit 210 is disposed on the solid-state imaging device 1 side, but may be included in the control unit 2 of FIG.

また、図23に示すように動体検知部211を備えてもよい。動体検知については種々先行例があるが、例えば動画符号化(MPEG)で使用されているフレーム間差分による動き検出を用いて動きが大きいところを領域指定とする。   Moreover, you may provide the moving body detection part 211 as shown in FIG. There are various prior examples of moving object detection. For example, a region where the motion is large is designated by using motion detection based on the inter-frame difference used in moving image coding (MPEG).

図24のフローチャートを用いて動作を説明する。開始時、任意の初期領域Dを設定する(S101)と同時に取得フレーム数カウンタを初期化する(S102)。まず全体の被写体を記録する領域Aの第nフレーム画像と第n+1画像とを取得する(S103,S104)。第n+1と第nとの画像のフレーム間差分を取得し(S105)、差分最大領域Dnewを取得する(S106)。差分が全くなかったり、初期設定領域Dとの間に差分がなかったりする場合は領域を更新せず、異なる場合には更新する(S107,S108)。取得フレーム数カウンタを更新し(S109)、動体検知が終了するまで繰り返される。   The operation will be described with reference to the flowchart of FIG. At the start, an arbitrary initial area D is set (S101), and at the same time, the acquisition frame number counter is initialized (S102). First, an nth frame image and an (n + 1) th image of the area A where the entire subject is recorded are acquired (S103, S104). A difference between frames of the (n + 1) th and nth images is acquired (S105), and a maximum difference area Dnew is acquired (S106). If there is no difference or there is no difference from the initial setting area D, the area is not updated, and if it is different, it is updated (S107, S108). The acquisition frame number counter is updated (S109), and the process is repeated until the moving object detection is completed.

また、図25に示すように人物認識部212を備えてもよい。人物認識についても種々先行例があるが、例えば顔検出による特徴抽出機能を使用し、取得特徴を保持しておき、以降顔検出の度に取得しておいた特徴と比較し合致した場合、領域を更新する。   Further, as shown in FIG. 25, a person recognition unit 212 may be provided. There are various precedents for human recognition. For example, if the feature extraction function by face detection is used, the acquired feature is retained, and compared with the feature acquired each time the face is detected, Update.

以上の構成にすることで、使用者が選択せずとも自動で領域を指定することが可能になる。   With the above configuration, it is possible to automatically specify an area without the user selecting it.

《実施形態3》
図26に、実施形態3のブロック図を示す。図26に示すように新たに、第2垂直駆動回路215、第2水平駆動回路216、第2H加算器217、第2H加算制御部218、第2V駆動制御部219を有する。
<< Embodiment 3 >>
FIG. 26 shows a block diagram of the third embodiment. As shown in FIG. 26, a second vertical drive circuit 215, a second horizontal drive circuit 216, a second H adder 217, a second H addition control unit 218, and a second V drive control unit 219 are newly provided.

第2垂直駆動回路215、第2水平駆動回路216、第2H加算器217、第2H加算制御部218、第2V駆動制御部219にて領域Bの駆動を制御することで、領域Aと同時に読み出すことが可能になる。読み出しタイミングは図4、図5及び図6の領域A、領域Bを各々独立タイミングで駆動する。   The second vertical drive circuit 215, the second horizontal drive circuit 216, the second H adder 217, the second H addition control unit 218, and the second V drive control unit 219 control the driving of the region B to read out simultaneously with the region A. It becomes possible. As for the read timing, the areas A and B in FIGS. 4, 5 and 6 are driven at independent timings.

《実施形態4》
図27に、実施形態4のブロック図を示す。図27の撮像装置において、画像符号化部5は動体検知部211の情報に基づいて画像符号化する対象画像を切り替える。
<< Embodiment 4 >>
FIG. 27 shows a block diagram of the fourth embodiment. In the imaging apparatus of FIG. 27, the image encoding unit 5 switches the target image to be encoded based on information from the moving object detection unit 211.

図28のフローチャートを用いて動作を説明する。開始時、領域Aを画像符号化対象と設定する(S201)と同時に取得フレーム数カウンタを初期化する(S202)。まず全体の被写体を記録する領域Aの第nフレーム画像と第n+1画像とを取得する(S203,204)。第n+1と第nとの画像のフレーム間差分を取得し(S205)、差分最大領域Dnewを取得する(S206)。差分が任意の設定閾値以上の場合(S207)、画像符号化対象を領域Bの画像に切り替える(S208)。差分が全くなく閾値以下の場合、領域Aを記録する(S210)。取得フレーム数カウンタを更新し(S209)、動体検知が終了するまで繰り返される。   The operation will be described with reference to the flowchart of FIG. At the start, the area A is set as an image encoding target (S201), and at the same time, the acquisition frame number counter is initialized (S202). First, an nth frame image and an (n + 1) th image of the area A where the entire subject is recorded are acquired (S203, 204). A difference between frames of the (n + 1) th and nth images is acquired (S205), and a maximum difference area Dnew is acquired (S206). If the difference is greater than or equal to an arbitrary set threshold value (S207), the image encoding target is switched to the image of region B (S208). If there is no difference and the value is equal to or smaller than the threshold value, the area A is recorded (S210). The acquisition frame number counter is updated (S209), and the process is repeated until the moving object detection is completed.

以上の構成とすることで、画像符号化部5が1つのシステムでも、注視したい画像を自動で記録することが可能である。   With the above configuration, it is possible to automatically record an image to be watched even when the image encoding unit 5 has one system.

なお、上記では動体検知としたが、人物認識部212と置き換えてもよい。また、使用者が任意で記録画像を切り替えてもよい。   Although the moving object detection is described above, the person recognition unit 212 may be replaced. Further, the user may arbitrarily switch the recorded image.

本発明は、一体型ビデオカメラやデジタルスチルカメラ、ムービーカメラ等のモバイルカメラに適用できる撮像装置であって、読み出しの画素数を減数しても高解像度の画像を取得することができる撮像装置として、特に、監視カメラ、WEBカメラ等のネットワークカメラや、車載カメラ、ドライブレコーダ等の自動車搭載用カメラに利用可能である。   The present invention is an imaging apparatus that can be applied to a mobile camera such as an integrated video camera, a digital still camera, or a movie camera, and can acquire a high-resolution image even if the number of readout pixels is reduced. In particular, it can be used for network cameras such as surveillance cameras and WEB cameras, and in-vehicle cameras such as in-vehicle cameras and drive recorders.

1 固体撮像素子(イメージセンサ)
2 制御部
3 カメラ信号処理部
4 解像度変換部
5 画像符号化部
100 画像信号処理部
101 撮像レンズ部
102 記憶部
103 記録保存部
201 画素
202 AD変換回路
203 V加算器
204 ラインメモリ
205 垂直駆動回路
206 水平駆動回路
207 H加算器
208 H加算制御部
209 V駆動制御部
210 領域指定部
211 動体検知部
212 人物認識部
215 第2垂直駆動回路
216 第2水平駆動回路
217 第2H加算器
218 第2H加算制御部
219 第2V駆動制御部
720 画像並び替え回路
721 ホワイトバランス処理回路
722 輝度信号生成回路
723 色分離回路
724 アパーチャ補正処理回路
725 マトリクス処理回路
731 補正信号
732 輝度信号
733 色差信号
1011 イメージサークル
2081 領域判定部
2082 水平カウンタ部
2083 垂直カウンタ部
2084 H加算制御信号
2085 H加算停止信号
2091 領域判定部
2093 垂直カウンタ部
2094 V駆動制御信号
2095 領域AのAD変換回路及びラインメモリの制御信号
2096 領域BのAD変換回路及びラインメモリの制御信号
A 任意駆動の領域
B 任意駆動の領域
C 光学像重複部
D 指定領域
1 Solid-state image sensor (image sensor)
2 Control unit 3 Camera signal processing unit 4 Resolution conversion unit 5 Image encoding unit 100 Image signal processing unit 101 Imaging lens unit 102 Storage unit 103 Recording storage unit 201 Pixel 202 AD conversion circuit 203 V adder 204 Line memory 205 Vertical drive circuit 206 Horizontal drive circuit 207 H Adder 208 H Addition control unit 209 V drive control unit 210 Region designation unit 211 Moving object detection unit 212 Person recognition unit 215 Second vertical drive circuit 216 Second horizontal drive circuit 217 Second H adder 218 Second H Addition control unit 219 Second V drive control unit 720 Image rearrangement circuit 721 White balance processing circuit 722 Luminance signal generation circuit 723 Color separation circuit 724 Aperture correction processing circuit 725 Matrix processing circuit 731 Correction signal 732 Luminance signal 733 Color difference signal 1011 Image circle 2081 Area size Section 2082 Horizontal counter section 2083 Vertical counter section 2084 H addition control signal 2085 H addition stop signal 2091 Area determination section 2093 Vertical counter section 2094 V drive control signal 2095 Area A AD conversion circuit and line memory control signal 2096 Area B AD Control signal A for conversion circuit and line memory Arbitrary drive region B Arbitrary drive region C Optical image overlap portion D Specified region

Claims (12)

1つの受光面を持つ複数の画素を備えたイメージセンサと、
1つの被写体の光学像を少なくとも2つ結像する光学系を備えた撮像レンズ部とを備え、
前記イメージセンサの受光面を少なくとも2つに分け、前記撮像レンズ部からの光学像を前記各々の受光面に結像し、
前記各々の受光面の画像データの読み出し駆動を各々個別に切り替える読み出し駆動部を更に備えたことを特徴とする撮像装置。
An image sensor having a plurality of pixels having one light-receiving surface;
An imaging lens unit including an optical system that forms at least two optical images of one subject,
The light receiving surface of the image sensor is divided into at least two, and an optical image from the imaging lens unit is formed on each light receiving surface,
An image pickup apparatus, further comprising: a read driving unit that individually switches read driving of image data on each light receiving surface.
請求項1記載の撮像装置において、
前記読み出し駆動部は、画素混合読み出しと全画素読み出しとを切り替えることを特徴とする撮像装置。
The imaging device according to claim 1,
The image pickup apparatus, wherein the readout driving unit switches between pixel mixture readout and all pixel readout.
請求項1又は2に記載の撮像装置において、
前記読み出し駆動部は、水平加算制御部及び垂直駆動制御部を有し、
前記水平加算制御部は、垂直カウンタ部及び水平カウンタ部と、これらのカウンタ部からの出力カウント値を受け取る領域判定部とを有し、
前記垂直駆動制御部は、垂直カウンタと、その出力カウント値を受け取る領域判定部とを有し、
前記両領域判定部が指定する前記受光面の領域を表す位置情報に従って駆動を切り替えることを特徴とする撮像装置。
The imaging device according to claim 1 or 2,
The read drive unit includes a horizontal addition control unit and a vertical drive control unit,
The horizontal addition control unit includes a vertical counter unit and a horizontal counter unit, and an area determination unit that receives output count values from these counter units,
The vertical drive control unit includes a vertical counter and an area determination unit that receives an output count value thereof.
An imaging apparatus, wherein driving is switched in accordance with position information indicating the area of the light receiving surface specified by the both area determination units.
請求項1〜3のいずれか1項に記載の撮像装置において、
前記読み出し駆動部を前記イメージセンサ内に備えたことを特徴とする撮像装置。
The imaging device according to any one of claims 1 to 3,
An image pickup apparatus comprising the read drive unit in the image sensor.
請求項1〜4のいずれか1項に記載の撮像装置において、
前記全画素読み出しの読み出し領域を指定する手段を更に備えたことを特徴とする撮像装置。
In the imaging device according to any one of claims 1 to 4,
An imaging apparatus, further comprising means for designating a readout area for the all-pixel readout.
請求項5記載の撮像装置において、
前記読み出し領域指定は動体検知の情報に基づいて指定されることを特徴とする撮像装置。
The imaging device according to claim 5.
The imaging apparatus according to claim 1, wherein the readout region designation is designated based on information on motion detection.
請求項5記載の撮像装置において、
前記読み出し領域指定は人物認識情報に基づいて指定されることを特徴とする撮像装置。
The imaging device according to claim 5.
The imaging apparatus according to claim 1, wherein the reading area is specified based on person recognition information.
請求項1〜4のいずれか1項に記載の撮像装置において、
前記読み出し駆動部を読み出し駆動別に持つことを特徴とする撮像装置。
In the imaging device according to any one of claims 1 to 4,
An image pickup apparatus having the read drive unit for each read drive.
請求項1〜8のいずれか1項に記載の撮像装置において、
カメラ信号処理部と、解像度変換部と、画像符号化部とを更に備えたことを特徴とする撮像装置。
In the imaging device according to any one of claims 1 to 8,
An imaging apparatus, further comprising: a camera signal processing unit, a resolution conversion unit, and an image encoding unit.
請求項9記載の撮像装置において、
前記画像符号化部は、前記各々の受光面の画像データを個別に記録することを特徴とする撮像装置。
The imaging apparatus according to claim 9, wherein
The image coding unit, wherein the image coding unit individually records image data of each light receiving surface.
請求項9記載の撮像装置において、
前記画像符号化部は、前記動体検知の情報に基づいて、記録する前記受光面の画像を選択することを特徴とする撮像装置。
The imaging apparatus according to claim 9, wherein
The image encoding unit is configured to select an image of the light receiving surface to be recorded based on the moving object detection information.
請求項9記載の撮像装置において、
前記画像符号化部は、前記人物認識情報に基づいて、記録する前記受光面の画像を選択することを特徴とする撮像装置。
The imaging apparatus according to claim 9, wherein
The image encoding unit selects an image of the light receiving surface to be recorded based on the person recognition information.
JP2010251767A 2010-11-10 2010-11-10 Imaging device Withdrawn JP2012105059A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010251767A JP2012105059A (en) 2010-11-10 2010-11-10 Imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010251767A JP2012105059A (en) 2010-11-10 2010-11-10 Imaging device

Publications (1)

Publication Number Publication Date
JP2012105059A true JP2012105059A (en) 2012-05-31

Family

ID=46394958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010251767A Withdrawn JP2012105059A (en) 2010-11-10 2010-11-10 Imaging device

Country Status (1)

Country Link
JP (1) JP2012105059A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015029688A1 (en) * 2013-08-27 2015-03-05 富士フイルム株式会社 Imaging device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015029688A1 (en) * 2013-08-27 2015-03-05 富士フイルム株式会社 Imaging device
JP2015046691A (en) * 2013-08-27 2015-03-12 富士フイルム株式会社 Imaging device
US10165181B2 (en) 2013-08-27 2018-12-25 Fujifilm Corporation Imaging device

Similar Documents

Publication Publication Date Title
US7839444B2 (en) Solid-state image-pickup device, method of driving solid-state image-pickup device and image-pickup apparatus
JP4018727B2 (en) IMAGING DEVICE, ITS CONTROL METHOD, PROGRAM, AND STORAGE MEDIUM
WO2012132827A1 (en) Imaging device, and focus control method therefor
US8111298B2 (en) Imaging circuit and image pickup device
JP2009065478A (en) Method for driving solid-state imaging device and imaging apparatus
JP5033711B2 (en) Imaging device and driving method of imaging device
US20010024234A1 (en) Digital camera
US7236194B2 (en) Image signal processing apparatus
JP4458864B2 (en) IMAGING DEVICE, ITS CONTROL METHOD, PROGRAM, AND STORAGE MEDIUM
JP4678849B2 (en) IMAGING DEVICE, ITS CONTROL METHOD, PROGRAM, AND STORAGE MEDIUM
JP2012105059A (en) Imaging device
JP5655589B2 (en) Imaging device
CN104025576B (en) The control method of camera head and camera head
JP3967500B2 (en) Solid-state imaging device and signal readout method
JP2019216410A (en) Imaging apparatus and control method therefor
CN116349239A (en) Color imaging system
JP4468052B2 (en) IMAGING DEVICE AND IMAGING DEVICE CONTROL METHOD
JP2001285688A (en) Digital camera
WO2019176309A1 (en) Image processing device, image processing method, and image processing system
US10863088B2 (en) Image capturing apparatus and control method for capturing still images without interrupting video recordings
JP2004153710A (en) Control method of imaging apparatus, and imaging apparatus
JP2003153090A (en) X-y scanning image pickup element and imaging device equipped with the same
US20190379826A1 (en) Image capturing apparatus and method of controlling the same
JP2001078209A (en) Solid-state image pickup device and signal read method
JP2021069095A (en) Imaging apparatus

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140204