[go: up one dir, main page]

JP2012089622A - 半導体レーザ素子 - Google Patents

半導体レーザ素子 Download PDF

Info

Publication number
JP2012089622A
JP2012089622A JP2010233865A JP2010233865A JP2012089622A JP 2012089622 A JP2012089622 A JP 2012089622A JP 2010233865 A JP2010233865 A JP 2010233865A JP 2010233865 A JP2010233865 A JP 2010233865A JP 2012089622 A JP2012089622 A JP 2012089622A
Authority
JP
Japan
Prior art keywords
semiconductor
diffraction grating
layer
pair
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010233865A
Other languages
English (en)
Inventor
Yutaka Onishi
裕 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010233865A priority Critical patent/JP2012089622A/ja
Priority to US13/267,080 priority patent/US8477820B2/en
Publication of JP2012089622A publication Critical patent/JP2012089622A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2202—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure by making a groove in the upper laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06226—Modulation at ultra-high frequencies

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】半導体基板と活性層との間に回折格子が配置された構成を備える半導体レーザ素子において、電流の流路を改善することにより広帯域化を可能とする。
【解決手段】半導体レーザ素子１Ａは、半導体基板１０と、回折格子１２２ａを有しており半導体基板１０上に設けられた回折格子層１２２及び活性層１２６を含む半導体積層部１２と、半導体積層部１２上に設けられ、方向Ａ１に沿って延びる半導体リッジ構造部１５と、半導体リッジ構造部１５の両側面に沿って半導体積層部１２に形成され、電流を遮断する一対の溝１３とを備える。方向Ａ１と交差する方向Ａ２における回折格子層１２２の回折格子１２２ａが形成された領域の幅は、方向Ａ２における半導体基板１０の幅より短い。一対の溝１３は、回折格子層１２２を貫通する深さを有する。回折格子１２２ａの方向Ａ２における両端部は、一対の溝１３に達している。
【選択図】図１

Description

本発明は、半導体レーザ素子に関するものである。
非特許文献１には、回折格子を有するリッジ型の半導体レーザ素子が記載されている。この文献に記載された半導体レーザ素子では、回折格子が活性層の上側（リッジ内部）に形成されている。
T.Takiguchi et al., "1.3μm Uncooled AlGaInAs-MQW DFB laser with λ/4-shifted Grating" Proceedings, OpticalFiber Communication Conference and Exhibit 2002, ThF3, pp.417-418
近年の光ファイバ通信の大容量化に伴い、通信用の半導体レーザ素子には、１０ギガビット毎秒またはそれ以上の高速動作が望まれている。リッジ型の半導体レーザ素子は、寄生容量を小さくできることから更なる広帯域化が可能であると考えられる。
通信用の半導体レーザ素子には、出力光の波長を制御するために回折格子が設けられる。回折格子を有する半導体レーザ素子には、非特許文献１に記載された素子のように回折格子が活性層の上側に配置されたもののほか、回折格子が活性層の下側（すなわち半導体基板と活性層との間）に配置されたものがある。回折格子は、例えば干渉露光法や電子線露光（ＥＢ露光）法を用いて作成される。特にＥＢ露光法を用いる場合には、ＥＢによる描画時間を短縮するために、光導波方向と直交する方向における回折格子の幅が制限されることがある。
しかしながら、本発明者の研究により、回折格子を半導体基板と活性層との間に配置した場合、回折格子の幅を制限すると広帯域化が妨げられることがわかった。その理由は次のようなものであると考えられる。通常、回折格子は、回折格子層を構成する半導体材料（例えばＧａＩｎＡｓＰ）と、該半導体材料とは屈折率が異なる別の半導体材料（例えばＩｎＰ）とが所定の周期でもって交互に並ぶように形成される。そして、回折格子が有限の幅に形成されると、回折格子層における回折格子以外の領域（周辺領域）では、回折格子層を構成する半導体材料が全面にわたって存在することとなる。
ここで、回折格子層を構成する材料のポテンシャルエネルギーが、別の半導体材料のポテンシャルエネルギーより低い場合、電流の流路が回折格子層を構成する半導体材料に偏ってしまう。従って、上述したように回折格子の幅が有限である場合、活性層を流れる電流の一部は、回折格子層の上記周辺領域へ迂回して流れる。これにより、一部の電流の流路が他の電流の流路より長くなってしまい、帯域特性が低下すると考えられる。
本発明は、このような問題点に鑑みてなされたものであり、半導体基板と活性層との間に回折格子が配置された構成を備える半導体レーザ素子において、電流の流路を改善することにより広帯域化を可能とすることを目的とする。
上述した課題を解決するために、本発明による半導体レーザ素子は、主面を有する半導体基板と、回折格子を有しており主面上に設けられた回折格子層、及び回折格子層上に設けられた活性層を含む第１の半導体積層部と、第１の半導体積層部上に設けられ、クラッド層を含み、第１の方向に延びる半導体リッジ構造部と、半導体リッジ構造部の両側面に沿って第１の半導体積層部に形成され、電流を遮断する一対の電流遮断領域とを備え、第１の方向と交差する第２の方向における回折格子層の回折格子が形成された領域の幅が、該第２の方向における半導体基板の幅より短く、一対の電流遮断領域が、回折格子層を貫通する深さを有し、回折格子が形成された領域の第２の方向における両端部が一対の電流遮断領域にそれぞれ達していることを特徴とする。
この半導体レーザ素子においては、電流を遮断する一対の電流遮断領域が、半導体リッジ構造部の両側面に沿って第１の半導体積層部に形成されている。そして、一対の電流遮断領域は回折格子層を貫通する深さを有しており、回折格子が形成された領域の両端部が一対の電流遮断領域にそれぞれ達している。これにより、電流が回折格子層の周辺領域へ迂回して流れることを効果的に防ぐことができる。従って、この半導体レーザ素子によれば、回折格子付近を流れる電流の流路が改善され、広帯域化が可能となる。
また、半導体レーザ素子は、一対の電流遮断領域が、第１の半導体積層部に形成された一対の第１の溝によって構成されていることを特徴としてもよい。これにより、電流を遮断する一対の電流遮断領域を好適に実現することができる。
また、半導体レーザ素子は、クラッド層を含む第２の半導体積層部を第１の半導体積層部上に備え、第２の半導体積層部に形成された一対の第２の溝によって半導体リッジ構造部が形成されており、一対の電流遮断領域が一対の第２の溝の底部に形成されていることを特徴としてもよい。或いは、半導体レーザ素子は、クラッド層を含む第２の半導体積層部を第１の半導体積層部上に備え、第２の半導体積層部に形成された一対の第２の溝によって半導体リッジ構造部が形成されており、一対の第２の溝それぞれが、一対の電流遮断領域それぞれと半導体リッジ部との間に形成されていることを特徴としてもよい。
また、半導体レーザ素子は、回折格子が、電子線露光によってパターニングされたマスクを介して回折格子層をエッチングすることにより形成されたことを特徴としてもよい。例えば干渉露光法といった他の方法と比較して、ＥＢ露光法はパターニングに時間を要する。従って、回折格子の作製に要する時間を短縮するためには、回折格子の幅を短くしてＥＢ描画時間を短縮することが望ましい。そして、上述した半導体レーザ素子によれば、このように回折格子の幅を短くした場合であっても、電流が回折格子層の周辺領域へ迂回して流れることを防ぎ、広帯域化が可能となる。
また、半導体レーザ素子は、回折格子が位相シフト部を含むことを特徴としてもよい。位相シフト部では回折格子の周期が不連続となるため、位相シフト部を含む回折格子が形成される際にはＥＢ露光法が用いられることが多い。上述したように、この半導体レーザ素子は、ＥＢ露光法を用いて回折格子を形成する場合に特に有効である。
本発明によれば、半導体基板と活性層との間に回折格子が配置された構成を備える半導体レーザ素子において、電流の流路を改善することにより広帯域化が可能となる。
図１は、本発明に係る半導体レーザ素子の第１実施形態の構成を示す斜視図である。 図２（ａ）は、図１のII−II線に沿った半導体レーザ素子の断面図である。図２（ｂ）は、コア層の拡大断面図である。 図３（ａ）は、図２のIII−III線に沿った半導体レーザ素子の断面図である。図３（ｂ）は、コア層の拡大断面図である。 図４は、図２のIV−IV線に沿った半導体レーザ素子の断面図である。 図５は、半導体レーザ素子の作製方法の一例を示すフローチャートである。 図６は、比較のため、回折格子の幅が有限である半導体レーザ素子の断面構造を示す図である。 図７は、本実施形態の半導体レーザ素子、及び図６に示した半導体レーザ素子の帯域評価結果を示すグラフである。 図８は、本発明に係る半導体レーザ素子の第２実施形態の構成を示す斜視図である。 図９は、図８のVIII−VIII線に沿った半導体レーザ素子の断面図である。
以下、添付図面を参照しながら本発明による半導体レーザ素子の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
（第１の実施の形態）
図１は、本発明に係る半導体レーザ素子の第１実施形態の構成を示す斜視図である。図２（ａ）は、図１のII−II線に沿った半導体レーザ素子の断面図であり、図２（ｂ）は、その一部の拡大断面図である。図３（ａ）は、図２のIII−III線に沿った半導体レーザ素子の断面図であり、図３（ｂ）は、その一部の拡大断面図である。図４は、図２のIV−IV線に沿った半導体レーザ素子の断面図である。
図１〜図４に示されるように、本実施形態の半導体レーザ素子１Ａは、半導体基板１０、半導体積層部１２及び１４を備える。半導体基板１０は、第１導電型（例えばｎ型）の半導体からなり、主面１０ａを有する。一実施例では、半導体基板１０はｎ型ＩｎＰからなる。
半導体積層部１２は、本実施形態における第１の半導体積層部であり、半導体基板１０の主面１０ａ上に設けられている。本実施形態の半導体積層部１２は、バッファ層１２１、回折格子層１２２、スペーサ層１２３、及びコア層１２４を含む。
バッファ層１２１は、半導体基板１０の主面１０ａ上に設けられている。バッファ層１２１は、第１導電型のIII−Ｖ族化合物半導体からなり、一実施例ではｎ型ＩｎＰからなる。バッファ層１２１の好適な厚さは例えば１００ｎｍである。
回折格子層１２２は、回折格子を有しており、主面１０ａ上においてバッファ層１２１上に設けられている。回折格子層１２２は、第１導電型のIII−Ｖ族化合物半導体からなり、一実施例ではｎ型ＧａＩｎＡｓＰ及びｎ型ＩｎＰからなる。回折格子層１２２の好適な厚さは例えば５０ｎｍである。
図３及び図４に示されるように、回折格子層１２２は、回折格子１２２ａが形成された領域を含む。回折格子１２２ａでは、所定の第１の方向（光導波方向、図中の矢印Ａ１）に沿って周期的に屈折率が変化するように、ｎ型ＧａＩｎＡｓＰからなる領域１２２ｂとｎ型ＩｎＰからなる領域１２２ｃとが交互に並んで配置されている。これらの図には、第１の方向Ａ１と交差する第２の方向Ａ２が図示されており、この方向Ａ２における回折格子１２２ａが形成された領域の幅Ｗ（図４参照）は、該方向Ａ２における半導体基板１０の幅より短い。換言すれば、方向Ａ２における回折格子１２２ａが形成された領域の幅Ｗは有限である。また、回折格子１２２ａは、図示しない位相シフト部（λ／４位相シフト）を含んでもよい。
スペーサ層１２３は、回折格子層１２２上に設けられ、回折格子１２２ａを覆っている。スペーサ層１２３は、第１導電型のIII−Ｖ族化合物半導体からなり、一実施例ではｎ型ＩｎＰからなる。スペーサ層１２３の好適な厚さは例えば１００ｎｍである。
コア層１２４は、回折格子層１２２上（本実施形態ではスペーサ層１２３上）に設けられている。コア層１２４は、下部光閉じ込め層１２５、活性層１２６、上部光閉じ込め層１２７、半導体層１２８、及び半導体層１２９を含む。下部光閉じ込め層１２５及び上部光閉じ込め層１２７は、それぞれ第１導電型及び第２導電型のIII−Ｖ族化合物半導体からなり、一実施例ではそれぞれｎ型ＡｌＧａＩｎＡｓ及びｐ型ＡｌＧａＩｎＡｓからなる。下部光閉じ込め層１２５及び上部光閉じ込め層１２７それぞれの好適な厚さは例えば５０ｎｍである。
活性層１２６は、下部光閉じ込め層１２５と上部光閉じ込め層１２７との間に設けられている。活性層１２６は、例えばIII−Ｖ族化合物半導体からなる多重量子井戸構造を有する。一実施例では、活性層１２６はＡｌＧａＩｎＡｓからなり、７層の井戸層、及びこれらの井戸層と交互に積層された障壁層を含む。
半導体層１２８及び１２９は、第２導電型のIII−Ｖ族化合物半導体からなる。半導体層１２８は上部光閉じ込め層１２７上に設けられており、半導体層１２９は半導体層１２８上に設けられている。一実施例では、半導体層１２８はｐ型ＡｌＩｎＡｓからなり、半導体層１２９はｐ型ＧａＩｎＡｓＰからなる。半導体層１２８及び１２９の好適な厚さは共に３０ｎｍである。半導体層１２８は、活性層１２６からの電子の漏れを抑制するためのいわゆるキャリアストップ層として機能する。半導体層１２９は、後述する一対の第２の溝１６を形成する際のエッチストップ層として機能する。
以上のような積層構造を有する半導体積層部１２には、一対の第１の溝１３が形成されている。一対の第１の溝１３は、本実施形態における一対の電流遮断領域であり、回折格子１２２ａが形成された領域を迂回する電流を遮断する為に設けられている。具体的には、一対の第１の溝１３は、後述する半導体リッジ構造部１５の両側面に沿って形成されており、その平面形状は第１の方向Ａ１に沿って延びている。更に、図２に示されるように、一対の第１の溝１３は、回折格子層１２２を貫通してバッファ層１２１に達する深さを有する。そして、図４に示されるように、これら一対の第１の溝１３によって、回折格子層１２２のうち回折格子１２２ａが形成された領域とその周辺領域とが分断されている。更に、回折格子１２２ａが形成された領域の方向Ａ２における両端部は一対の第１の溝１３にそれぞれ達しており、一対の第１の溝１３の内壁面の一部は回折格子１２２ａによって構成されている。
半導体積層部１４は、本実施形態における第２の半導体積層部であり、半導体積層部１２上に設けられている。本実施形態の半導体積層部１４は、クラッド層１４１及びコンタクト層１４２を含む。クラッド層１４１はコア層１２４上に設けられており、コンタクト層１４２はクラッド層１４１上に設けられている。クラッド層１４１及びコンタクト層１４２は、第２導電型のIII−Ｖ族化合物半導体からなり、一実施例ではそれぞれｐ型ＩｎＰ及びｐ型ＩｎＧａＡｓからなる。クラッド層１４１及びコンタクト層１４２の好適な厚さはそれぞれ１５００ｎｍ及び４００ｎｍである。
半導体積層部１４には、一対の第２の溝１６が形成されている。一対の第２の溝１６は、半導体リッジ構造部１５の両側面を形成するための溝である。具体的には、一対の第２の溝１６は、半導体リッジ構造部１５が形成されるべき領域に沿って形成されており、その平面形状は第１の方向Ａ１に沿って延びている。更に、図２に示されるように、一対の第２の溝１６は、半導体積層部１２のコア層１２４に達する深さを有する。そして、図１及び図２に示されるように、これら一対の第２の溝１６によって、第１の方向Ａ１に沿って延びる半導体リッジ構造部１５が半導体積層部１２上に形成される。この半導体リッジ構造部１５は、コア層１２４のうち該半導体リッジ構造部１５の直下の領域に電流を集中的に供給するとともに、レーザ共振器となる光導波路をコア層１２４に形成する為に設けられる。半導体リッジ構造部１５は、クラッド層１４１及びコンタクト層１４２の各一部を含む。なお、第２の方向Ａ２における半導体リッジ構造部１５の好適な幅は１．５μｍであり、半導体積層部１２の上面からの好適な高さは２μｍである。また、該方向における一対の第２の溝１６の底部の好適な幅は５０μｍである。
また、本実施形態では、前述した一対の第１の溝１３が、一対の第２の溝１６の底部（具体的には溝１６の底部を構成する半導体積層部１２の部分）に形成されている。第２の方向Ａ２における第１の溝１３の開口幅は、第２の溝１６の底面（第２の溝１６の内面のうち半導体積層部１２によって構成される部分）の該方向Ａ２における幅より狭くなっている。これは、一対の第１の溝１３と一対の第２の溝１６とが互いに別の工程によって作製されることを意味する。なお、第２の方向Ａ２における一対の第１の溝１３の開口部分の好適な幅は１０μｍである。
半導体レーザ素子１Ａは、上記構成に加えて、保護膜１７、アノード電極１８ａ、電極パッド１８ｂ及びカソード電極１９を備える。保護膜１７は、半導体レーザ素子１Ａの表面、すなわち半導体積層部１４の上面、半導体リッジ構造部１５の上面および側面、一対の第１の溝１３の内面、及び一対の第２の溝１６の内面を覆うように設けられている。保護膜１７は、例えばシリコン酸化膜やシリコン窒化膜によって構成される。アノード電極１８ａは、半導体リッジ構造部１５上に設けられており、保護膜１７に形成された開口を介してコンタクト層１４２に接触している。また、電極パッド１８ｂは、第２の溝１６の外側に位置する半導体積層部１４上に設けられており、ワイヤ１８ｃを介してアノード電極１８ａに導電接続されている。カソード電極１９は、半導体基板１０の裏面１０ｂ上に設けられている。
以上の構成を備える半導体レーザ素子１Ａの作製方法の一例について説明する。図５は、半導体レーザ素子１Ａの作製方法の一例を示すフローチャートである。なお、以下の説明において、ｎ型ドーパントとしてはＳｉが好適であり、ｐ型ドーパントとしてはＺｎが好適である。
まず、半導体基板１０となるウェハを成長炉に投入し、このウェハの主面上に、バッファ層１２１のためのｎ型ＩｎＰ層（厚さ１００ｎｍ）、回折格子層１２２のためのｎ型ＧａＩｎＡｓＰ層（厚さ５０ｎｍ）、及びｎ型ＩｎＰキャップ層（厚さ１０ｎｍ）をこの順に結晶成長させる（ステップＳ１）。次に、ＳｉＯ２膜（厚さ１００ｎｍ）をｎ型ＩｎＰキャップ層上に成膜し、その上にレジストを塗布したのち、ＥＢ露光によって回折格子１２２ａのためのパターンをレジストに形成する。このとき、第２の方向Ａ２におけるパターンの幅を例えば３５μｍとし、第１の方向Ａ１におけるパターン形成領域の長さを例えば２００μｍとする。また、このとき、周期の異なる位相シフト部のための部分をパターンに形成してもよい。そして、レジストを介してＳｉＯ２膜にドライエッチングを行うことによって、ＳｉＯ２膜にパターンを転写する。こうして、回折格子１２２ａのためのパターンを有するマスクがｎ型ＩｎＰキャップ層上に形成される（ステップＳ２）。この後、レジストを除去する。
続いて、ｎ型ＩｎＰキャップ層、ｎ型ＧａＩｎＡｓＰ層、及びｎ型ＩｎＰ層に対してドライエッチングを行う（ステップＳ３）。このときのエッチング深さは、例えば７０ｎｍである。これにより、回折格子１２２ａのための周期構造がｎ型ＧａＩｎＡｓＰ層に形成される。この後、マスクであるＳｉＯ２膜を除去する。
続いて、以上の工程を経たウェハを成長炉に再び投入し、スペーサ層１２３のためのｎ型ＩｎＰ層（１００ｎｍ）をｎ型ＧａＩｎＡｓＰ層上に成長させる（ステップＳ４）。このとき、スペーサ層１２３が形成されるとともに、ｎ型ＧａＩｎＡｓＰ層の周期構造がｎ型ＩｎＰによって埋め込まれる。これにより、ｎ型ＧａＩｎＡｓＰからなる領域とｎ型ＩｎＰからなる領域とが交互に並んで配置され、回折格子１２２ａが形成される。この後、スペーサ層１２３上に、下部光閉じ込め層１２５のためのｎ型ＡｌＧａＩｎＡｓ層（５０ｎｍ）、活性層１２６のためのＡｌＧａＩｎＡｓ多重量子井戸構造、上部光閉じ込め層１２７のためのｐ型ＡｌＧａＩｎＡｓ層（５０ｎｍ）、半導体層１２８のためのｐ型ＡｌＩｎＡｓ層（３０ｎｍ）、及び半導体層１２９のためのｐ型ＧａＩｎＡｓＰ層（３０ｎｍ）をこの順で結晶成長させる（ステップＳ５）。こうして、半導体積層部１２が形成される。更にその上に、クラッド層１４１のためのｐ型ＩｎＰ（１５００ｎｍ）及びコンタクト層１４２のためのｐ型ＩｎＧａＡｓ層（４００ｎｍ）を結晶成長させることにより、半導体積層部１４を形成する。（ステップＳ６）。
続いて、ＳｉＯ２膜（５００ｎｍ）をコンタクト層１４２上に成膜し、このＳｉＯ２膜に対してドライエッチングを行うことにより、一対の第２の溝１６を形成するためのマスクを形成する。そして、このマスクを介して、半導体積層部１４（コンタクト層１４２及びクラッド層１４１）に対しメタン水素系のドライエッチングを行う。このとき、エッチング深さが半導体層１２９に達した時点でドライエッチングを停止するとよい。こうして、一対の第２の溝１６が半導体積層部１４に形成されるとともに、半導体リッジ構造部１５が半導体積層部１４に形成される（ステップＳ７）。この後、マスクであるＳｉＯ２膜を除去する。
続いて、プラズマＣＶＤ法により、保護膜１７のためのＳｉＯ２膜を、半導体積層部１４の上面、半導体リッジ構造部１５の上面および側面、一対の第１の溝１３の内面、及び一対の第２の溝１６の内面に成膜する。なお、このとき、成膜の原料は例えばＳｉＨ４及びＯ２である。また、成膜温度は例えば４００℃である。そして、このＳｉＯ２膜のうち一対の第２の溝１６の底部に設けられた部分をドライエッチングにより除去し、このＳｉＯ２膜をマスクとして利用しつつ溝１６の底部の半導体積層部１２に対してウェットエッチングを行う。このとき、エッチング深さを、回折格子層１２２を貫通する深さ（例えば３μｍ）とする。こうして、一対の第１の溝１３が形成される（ステップＳ８）。なお、本工程では、一対の第１の溝１３の半導体リッジ構造部１５側の内側面が回折格子１２２ａに掛かるように（すなわち、内側面において回折格子１２２ａが露出するように）一対の第１の溝１３の形成位置を設定する。
続いて、一対の第１の溝１３の内面を含む全面に、保護膜１７のためのＳｉＯ２膜を成膜する。そして、保護膜１７のうち半導体リッジ構造部１５の上面に設けられた部分を除去して開口を形成し、コンタクト層１４２を露出させる。その後、アノード電極１８ａを半導体リッジ構造部１５上に形成し、電極パッド１８ｂを半導体積層部１４上に形成し、カソード電極１９を半導体基板１０の裏面上に形成する。そして、例えば幅２００μｍの棒状にウェハを劈開することによりレーザ共振端面を形成し、このレーザ共振端面にコーティングを施し、当該棒状部材をチップ状に切断することにより、本実施形態の半導体レーザ素子１Ａが完成する。
本実施形態による半導体レーザ素子１Ａによって得られる作用効果について説明する。前述したように、回折格子は例えば干渉露光法やＥＢ露光法を用いて作成されるが、光導波方向と直交する方向（第２の方向Ａ２）における回折格子の幅が有限とされることがある。ここで、図６は、比較のため、回折格子の幅が有限である半導体レーザ素子の断面構造を示す図である。なお、この半導体レーザ素子の構成は、一対の第１の溝１３が形成されていない点を除いて本実施形態の半導体レーザ素子１Ａと同様である。
しかし、図６に示される半導体レーザ素子のように、第２の方向Ａ２の幅が有限である回折格子１２２ａを半導体基板１０と活性層１２６との間に配置すると、出力光の広帯域化が妨げられてしまう。回折格子１２２ａは、回折格子層１２２を構成する半導体材料（例えばＧａＩｎＡｓＰ）と、該半導体材料とは屈折率が異なる別の半導体材料（例えばＩｎＰ）とが所定の周期でもって交互に並ぶように形成される。そして、図６に示されるように回折格子１２２ａが有限の幅に形成されると、回折格子層１２２における回折格子１２２ａ以外の領域（周辺領域、図中の領域Ｂ）では、回折格子層１２２を構成する半導体材料（ＧａＩｎＡｓＰ）が全面にわたって存在することとなる。
そして、回折格子層を構成するＧａＩｎＡｓＰのポテンシャルエネルギーは、ＩｎＰのポテンシャルエネルギーより低いので、電流Ｉｄの流路がＧａＩｎＡｓＰに偏ってしまう。このため、回折格子１２２ａの幅が有限である場合には、図６に示されるように、活性層１２６を流れる電流Ｉｄの一部が、回折格子層１２２の上記周辺領域Ｂへ迂回して流れることとなる。これにより、一部の電流Ｉｄの流路が他の電流Ｉｄの流路より長くなってしまい、帯域特性が低下してしまう。
このような問題点に対し、本実施形態の半導体レーザ素子１Ａでは、電流を遮断するための一対の電流遮断領域（第１の溝１３）が、半導体リッジ構造部１５の両側面に沿って半導体積層部１２に形成されている。そして、一対の電流遮断領域は回折格子層１２２を貫通する深さを有しており、回折格子１２２ａが形成された領域の両端部が一対の電流遮断領域にそれぞれ達している。このような構成によって、電流が回折格子層１２２の周辺領域へ迂回して流れることを効果的に防ぐことができる。従って、本実施形態の半導体レーザ素子１Ａによれば、回折格子１２２ａ付近を流れる電流の流路が改善され、広帯域化が可能となる。
図７は、本実施形態の半導体レーザ素子１Ａ、及び図６に示した半導体レーザ素子の帯域評価結果を示すグラフである。図７において、縦軸はレスポンス（単位：ｄＢ）を示し、横軸は周波数（単位：ＧＨｚ）を示している。また、グラフＧ１は本実施形態の半導体レーザ素子１Ａの評価結果を示し、グラフＧ２は図６に示した半導体レーザ素子の評価結果を示している。図７に示されるように、図６に示した半導体レーザ素子では、帯域が非常に狭く、１０Ｇｂｐｓといった高速動作の際に良好な信号波形を出力できない。これに対し、本実施形態の半導体レーザ素子１Ａでは、帯域が明らかに改善しており、高速動作においても良好な波形の光信号を出力できる。
また、半導体レーザ素子の製造においても、例えばＥＢ露光により幅の広い（例えば２５０μｍ幅の）回折格子を作製することはＥＢ描画時間が膨大となるため望ましくないが、本実施形態によれば、幅の狭い（例えば３０μｍ以上１００μｍ以下の）回折格子であっても上記問題を回避することができるので、良好な生産効率を確保しつつ、１０Ｇｂｐｓ以上の高速動作に対して十分に広い帯域を有する半導体レーザ素子を実現できる。
また、本実施形態のように、一対の電流遮断領域は、半導体積層部１２に形成された一対の第１の溝１３によって構成されているとよい。これにより、回折格子１２２ａを迂回する電流を効果的に遮断することができる。
また、本実施形態のように、回折格子１２２ａは、ＥＢ露光によってパターニングされたマスクを介して回折格子層１２２をエッチングすることにより形成されたものであってもよい。例えば干渉露光法といった他の方法と比較して、ＥＢ露光法はパターニングに時間を要する。従って、回折格子１２２ａの作製に要する時間を短縮するためには、回折格子１２２ａの幅を短くしてＥＢ描画時間を短縮することが望ましい。そして、本実施形態の半導体レーザ素子１Ａによれば、このように回折格子１２２ａの幅を短くした場合であっても、電流が回折格子層１２２の周辺領域Ｂへ迂回して流れることを防ぎ、広帯域化が可能となる。
また、前述したように、回折格子１２２ａは位相シフト部を含んでもよい。位相シフト部では回折格子１２２ａの周期が不連続となるため、位相シフト部を含む回折格子１２２ａが形成される際にはＥＢ露光法が用いられることが多い。上述したように、この半導体レーザ素子１Ａは、ＥＢ露光法を用いて回折格子１２２ａを形成する場合に特に有効である。
なお、本実施形態では、第１の溝１３同士の間隔をより狭くすることによって回折格子１２２ａの幅Ｗを更に狭めてＥＢ描画時間をさらに短縮することも可能であるが、回折格子１２２ａの幅Ｗを狭くし過ぎると、回折格子１２２ａを平坦に埋め込むことが難しくなる。従って、回折格子１２２ａの幅Ｗは例えば２２μｍ以上であることが好ましい。
（第２の実施の形態）
図８は、本発明に係る半導体レーザ素子の第２実施形態の構成を示す斜視図である。図９は、図８のVIII−VIII線に沿った半導体レーザ素子の断面図である。以下、本実施形態の半導体レーザ素子１Ｂについて、第１実施形態との相違点を説明する。
本実施形態の半導体レーザ素子１Ｂは、その一対の電流遮断領域の構成が第１実施形態と異なる。すなわち、半導体レーザ素子１Ｂは、第１実施形態における一対の第１の溝１３に代えて、一対の第１の溝２１を有する。一対の第１の溝２１は、本実施形態における一対の電流遮断領域であり、回折格子１２２ａが形成された領域を迂回する電流を遮断する為に設けられている。具体的には、一対の第１の溝２１は、半導体リッジ構造部１５の両側面に沿って形成されており、その平面形状は第１の方向Ａ１に沿って延びている。更に、図８に示されるように、一対の第１の溝２１それぞれは、半導体リッジ構造部１５から見て一対の第２の溝１６の外側に形成されている。言い換えると、一対の第２の溝１６が、一対の第１の溝２１それぞれと半導体リッジ構造部１５との間に形成されている。
また、一対の第１の溝２１は、回折格子層１２２を貫通してバッファ層１２１に達する深さを有する。そして、図９に示されるように、これら一対の第１の溝２１によって、回折格子層１２２のうち回折格子１２２ａが形成された領域とその周辺領域とが分断されている。更に、回折格子１２２ａが形成された領域の方向Ａ２における両端部は一対の第１の溝２１にそれぞれ達しており、一対の第１の溝２１の内壁面の一部は回折格子１２２ａによって構成されている。
本実施形態の半導体レーザ素子１Ｂによれば、第１実施形態と同様の作用により、電流が回折格子層１２２の周辺領域へ迂回して流れることを効果的に防ぐことができるので、回折格子１２２ａ付近を流れる電流の流路が改善され、広帯域化が可能となる。なお、本実施形態の半導体レーザ素子１Ｂは、第１実施形態において述べた半導体レーザ素子１Ａの作製方法において一対の第１の溝１３を形成する代わりに一対の第１の溝２１を形成することにより、好適に作製されることができる。
また、本実施形態のように、一対の第１の溝２１を一対の第２の溝１６の外側に形成することによって、一対の第１の溝２１を形成する際の加工の位置合わせ精度を低くでき、第１実施形態と比較して更に容易に一対の電流遮断領域を形成できる。
本発明による半導体レーザ素子は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では一対の電流遮断領域として一対の溝を形成しているが、本発明において迂回電流を遮断するための電流遮断領域はこれに限られるものではなく、例えば第１の半導体積層部にイオン（プロトン）を注入することにより第１の半導体積層部の一部を高抵抗化し、この高抵抗化部分に回折格子層を貫通させることによって電流遮断領域を実現してもよい。
１Ａ，１Ｂ…半導体レーザ素子、１０…半導体基板、１２…第１の半導体積層部、１３，２１…第１の溝、１４…第２の半導体積層部、１５…半導体リッジ構造部、１６…第２の溝、１７…保護膜、１８ａ…アノード電極、１８ｂ…電極パッド、１８ｃ…ワイヤ、１９…カソード電極、１２１…バッファ層、１２２…回折格子層、１２２ａ…回折格子、１２３…スペーサ層、１２４…コア層、１２５…下部光閉じ込め層、１２６…活性層、１２７…上部光閉じ込め層、１４１…クラッド層、１４２…コンタクト層、Ａ１…第１の方向、Ａ２…第２の方向、Ｂ…周辺領域、Ｉｄ…電流、Ｗ…幅。

Claims (6)

  1. 主面を有する半導体基板と、
    回折格子を有しており前記主面上に設けられた回折格子層、及び前記回折格子層上に設けられた活性層を含む第１の半導体積層部と、
    前記第１の半導体積層部上に設けられ、クラッド層を含み、第１の方向に延びる半導体リッジ構造部と、
    前記半導体リッジ構造部の両側面に沿って前記第１の半導体積層部に形成され、電流を遮断する一対の電流遮断領域と
    を備え、
    前記第１の方向と交差する第２の方向における前記回折格子層の前記回折格子が形成された領域の幅が、該第２の方向における前記半導体基板の幅より短く、
    前記一対の電流遮断領域が、前記回折格子層を貫通する深さを有し、
    前記回折格子が形成された領域の前記第２の方向における両端部が前記一対の電流遮断領域にそれぞれ達している
    ことを特徴とする、半導体レーザ素子。
  2. 前記一対の電流遮断領域は、前記第１の半導体積層部に形成された一対の第１の溝によって構成されていることを特徴とする、請求項１に記載の半導体レーザ素子。
  3. 前記クラッド層を含む第２の半導体積層部を前記第１の半導体積層部上に備え、前記第２の半導体積層部に形成された一対の第２の溝によって前記半導体リッジ構造部が形成されており、
    前記一対の電流遮断領域が前記一対の第２の溝の底部に形成されていることを特徴とする、請求項１または２に記載の半導体レーザ素子。
  4. 前記クラッド層を含む第２の半導体積層部を前記第１の半導体積層部上に備え、前記第２の半導体積層部に形成された一対の第２の溝によって前記半導体リッジ構造部が形成されており、
    前記一対の第２の溝それぞれが、前記一対の電流遮断領域それぞれと前記半導体リッジ部との間に形成されていることを特徴とする、請求項１〜３のいずれか一項に記載の半導体レーザ素子。
  5. 前記回折格子が、電子線露光によってパターニングされたマスクを介して前記回折格子層をエッチングすることにより形成されたことを特徴とする、請求項１〜４のいずれか一項に記載の半導体レーザ素子。
  6. 前記回折格子が位相シフト部を含むことを特徴とする、請求項１〜５のいずれか一項に記載の半導体レーザ素子。
JP2010233865A 2010-10-18 2010-10-18 半導体レーザ素子 Pending JP2012089622A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010233865A JP2012089622A (ja) 2010-10-18 2010-10-18 半導体レーザ素子
US13/267,080 US8477820B2 (en) 2010-10-18 2011-10-06 Semiconductor laser device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010233865A JP2012089622A (ja) 2010-10-18 2010-10-18 半導体レーザ素子

Publications (1)

Publication Number Publication Date
JP2012089622A true JP2012089622A (ja) 2012-05-10

Family

ID=45934112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010233865A Pending JP2012089622A (ja) 2010-10-18 2010-10-18 半導体レーザ素子

Country Status (2)

Country Link
US (1) US8477820B2 (ja)
JP (1) JP2012089622A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021027310A (ja) * 2019-08-08 2021-02-22 日本ルメンタム株式会社 光半導体素子、光半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5150666B2 (ja) * 2010-03-04 2013-02-20 株式会社東芝 半導体レーザ装置
US9034720B2 (en) * 2012-08-17 2015-05-19 Globalfoundries Singapore Pte. Ltd. Litho scanner alignment signal improvement
US10951003B1 (en) * 2020-02-25 2021-03-16 Inphi Corporation Light source for integrated silicon photonics
CN113300217B (zh) * 2021-05-25 2023-04-07 长春理工大学 一种基于掩埋金属掩膜的脊表面光栅制作方法
TWI811802B (zh) * 2021-10-01 2023-08-11 兆勁科技股份有限公司 脊狀/掩埋混合式dfb半導體雷射之磊晶製造方法及利用其所製成之dfb半導體雷射結構

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4786024B2 (ja) * 2000-11-20 2011-10-05 三菱電機株式会社 分布帰還型レーザおよびその製造方法
JP2003234541A (ja) * 2001-12-07 2003-08-22 Furukawa Electric Co Ltd:The 分布帰還型半導体レーザ素子
JP2003273464A (ja) * 2002-03-19 2003-09-26 Mitsubishi Electric Corp リッジ導波路型半導体レーザ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021027310A (ja) * 2019-08-08 2021-02-22 日本ルメンタム株式会社 光半導体素子、光半導体装置
JP7402014B2 (ja) 2019-08-08 2023-12-20 日本ルメンタム株式会社 光半導体素子、光半導体装置

Also Published As

Publication number Publication date
US20120093190A1 (en) 2012-04-19
US8477820B2 (en) 2013-07-02

Similar Documents

Publication Publication Date Title
US7720123B2 (en) Buried type semiconductor laser
JP2011134870A (ja) リッジ型半導体レーザー及びリッジ型半導体レーザーの製造方法
JP2012089622A (ja) 半導体レーザ素子
JP2010263153A (ja) 半導体集積光デバイス及びその作製方法
JP5790211B2 (ja) 導波路型フォトダイオードの製造方法
CN114284865A (zh) 有源反馈分布式反馈激光器及其制作方法
JP5489702B2 (ja) 半導体光素子および集積型半導体光素子
JP2017204601A (ja) 半導体レーザ
KR100520796B1 (ko) 평면 매립형 반도체 광 증폭기의 제작 방법
JP5314435B2 (ja) 集積光デバイス及びその製造方法
WO2007072807A1 (ja) 半導体素子、および半導体素子の製造方法
US6862300B1 (en) High power semiconductor laser diode and method for making such a diode
WO2019225331A1 (ja) 半導体レーザ
JP2005333144A (ja) 逆メサ構造を用いた光集積素子及びその製造方法
US20220171129A1 (en) Optical Waveguide
KR100427581B1 (ko) 반도체 광소자의 제조방법
WO2022259448A1 (ja) 半導体レーザおよびその製造方法
CN113540974A (zh) 一种增益耦合分布反馈式半导体激光器及其制作方法
JP2917950B2 (ja) 波長可変半導体レーザ及びその製造方法
JP6622152B2 (ja) 光素子
US12224557B2 (en) Semiconductor optical device and method of manufacturing the same
US12068579B2 (en) Semiconductor laser
US20220247155A1 (en) Semiconductor optical device and method for manufacturing the same
JPH10303499A (ja) 半導体レーザ及びその製造方法
JPH08330665A (ja) 光半導体レーザの製造方法