[go: up one dir, main page]

JP2012079990A - Integrated optical semiconductor device - Google Patents

Integrated optical semiconductor device Download PDF

Info

Publication number
JP2012079990A
JP2012079990A JP2010225417A JP2010225417A JP2012079990A JP 2012079990 A JP2012079990 A JP 2012079990A JP 2010225417 A JP2010225417 A JP 2010225417A JP 2010225417 A JP2010225417 A JP 2010225417A JP 2012079990 A JP2012079990 A JP 2012079990A
Authority
JP
Japan
Prior art keywords
high mesa
ridge
semiconductor laser
mesa ridge
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010225417A
Other languages
Japanese (ja)
Inventor
Keisuke Matsumoto
啓資 松本
Eitaro Ishimura
栄太郎 石村
Toshitaka Aoyanagi
利隆 青柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010225417A priority Critical patent/JP2012079990A/en
Publication of JP2012079990A publication Critical patent/JP2012079990A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress reflection of light between a buried-type semiconductor laser and a high mesa ridge type modulator.SOLUTION: A buried-type semiconductor laser 12 and a high mesa ridge type modulator 14 are provided on an n-type InP substrate 10. The buried-type semiconductor laser 12 and the high mesa ridge type modulator 14 are coupled in the traveling direction of light. The buried-type semiconductor laser 12 includes a waveguide ridge 18 having an active layer 16 and buried layers 20 filling both sides of the waveguide ridge 18. The high mesa ridge type modulator 14 includes a high mesa ridge 24 having a modulation layer 22, silicon nitride films 26 contacting a side surface of the high mesa ridge 24, and silicon oxide films 28 provided on the silicon nitride films 26. The total film thickness of the silicon nitride film 26 and the silicon oxide film 28 is 1 μm or more. For this reason, the equivalent refractive index of the high mesa ridge type modulator 14 becomes 0.998 times to 1.0 times that of the buried-type semiconductor laser 12.

Description

本発明は、光通信分野に用いられる集積化光半導体装置に関する。   The present invention relates to an integrated optical semiconductor device used in the field of optical communications.

光の進行方向において結合された埋め込み型半導体レーザとハイメサリッジ型変調器を1つの基板上に集積化した集積化光半導体装置が提案されている(例えば、特許文献1参照)。埋め込み型半導体レーザでは、導波路リッジの両サイドが埋め込み層で埋め込まれている。一方、ハイメサリッジ型変調器では、ハイメサリッジの両サイドは埋め込み層で埋め込まれていない。   There has been proposed an integrated optical semiconductor device in which a buried semiconductor laser and a high mesa ridge type modulator coupled in the light traveling direction are integrated on one substrate (see, for example, Patent Document 1). In the buried semiconductor laser, both sides of the waveguide ridge are buried with buried layers. On the other hand, in the high mesa ridge type modulator, both sides of the high mesa ridge are not embedded with a buried layer.

特開2009−224626号公報JP 2009-224626 A

埋め込み型半導体レーザの構造とハイメサリッジ型変調器の構造が大きく異なるため、両者の等価屈折率が大きく異なる。このため、両者の間で光の反射が発生し、その反射戻り光により、変調波形が悪化し、レーザ発振特性が劣化してしまう。   Since the structure of the buried semiconductor laser and the structure of the high mesa ridge type modulator are greatly different, the equivalent refractive indexes of the two are greatly different. For this reason, light is reflected between the two, and the reflected return light deteriorates the modulation waveform, and the laser oscillation characteristic is deteriorated.

本発明は、上述のような課題を解決するためになされたもので、その目的は埋め込み型半導体レーザとハイメサリッジ型変調器との間の光の反射を抑えることができる集積化光半導体装置を得るものである。   The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain an integrated optical semiconductor device that can suppress reflection of light between the embedded semiconductor laser and the high-mesaridge modulator. Is.

本発明に係る集積化光半導体装置は、基板と、前記基板上に設けられた埋め込み型半導体レーザと、前記基板上に設けられ、光の進行方向において前記埋め込み型半導体レーザと結合されたハイメサリッジ型変調器とを備え、前記埋め込み型半導体レーザは、活性層を持つ導波路リッジと、前記導波路リッジの両サイドを埋め込む埋め込み層とを有し、前記ハイメサリッジ型変調器は、変調層を持つハイメサリッジと、前記ハイメサリッジの側面に接する保護絶縁膜とを有し、前記保護絶縁膜の膜厚を1μm以上にして、前記ハイメサリッジ型変調器の等価屈折率を前記半導体レーザの等価屈折率の0.998倍から1.0倍にしたことを特徴とする。   An integrated optical semiconductor device according to the present invention includes a substrate, an embedded semiconductor laser provided on the substrate, and a high mesa ridge type provided on the substrate and coupled to the embedded semiconductor laser in the light traveling direction. The embedded semiconductor laser has a waveguide ridge having an active layer and embedded layers that embed both sides of the waveguide ridge, and the high mesa ridge modulator has a high mesa ridge having a modulation layer. And a protective insulating film in contact with the side surface of the high mesa ridge, the protective insulating film having a thickness of 1 μm or more, and the equivalent refractive index of the high mesa ridge modulator is 0.998 of the equivalent refractive index of the semiconductor laser. It is characterized by being doubled to 1.0 times.

本発明により、埋め込み型半導体レーザとハイメサリッジ型変調器との間の光の反射を抑えることができる。   According to the present invention, it is possible to suppress reflection of light between the embedded semiconductor laser and the high mesa ridge type modulator.

本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。It is a top view for demonstrating the manufacturing method of the integrated optical semiconductor device which concerns on embodiment of this invention. 図1のA−A´に沿った断面図である。It is sectional drawing along AA 'of FIG. 図1のB−B´に沿った断面図である。It is sectional drawing along BB 'of FIG. 本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。It is a top view for demonstrating the manufacturing method of the integrated optical semiconductor device which concerns on embodiment of this invention. 図4のA−A´に沿った断面図である。FIG. 5 is a cross-sectional view taken along the line AA ′ of FIG. 4. 本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。It is a top view for demonstrating the manufacturing method of the integrated optical semiconductor device which concerns on embodiment of this invention. 図6のA−A´に沿った断面図である。It is sectional drawing along AA 'of FIG. 本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。It is a top view for demonstrating the manufacturing method of the integrated optical semiconductor device which concerns on embodiment of this invention. 図8のA−A´に沿った断面図である。It is sectional drawing along AA 'of FIG. 本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。It is a top view for demonstrating the manufacturing method of the integrated optical semiconductor device which concerns on embodiment of this invention. 図10のA−A´に沿った断面図である。It is sectional drawing along AA 'of FIG. 本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。It is a top view for demonstrating the manufacturing method of the integrated optical semiconductor device which concerns on embodiment of this invention. 図12のA−A´に沿った断面図である。It is sectional drawing along AA 'of FIG. 本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。It is a top view for demonstrating the manufacturing method of the integrated optical semiconductor device which concerns on embodiment of this invention. 図14のA−A´に沿った断面図である。It is sectional drawing in alignment with AA 'of FIG. 本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。It is a top view for demonstrating the manufacturing method of the integrated optical semiconductor device which concerns on embodiment of this invention. 図16のA−A´に沿った断面図である。It is sectional drawing along AA 'of FIG. 図16のB−B´に沿った断面図である。It is sectional drawing along BB 'of FIG. 本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。It is a top view for demonstrating the manufacturing method of the integrated optical semiconductor device which concerns on embodiment of this invention. 図19のA−A´に沿った断面図である。It is sectional drawing along AA 'of FIG. 図19のB−B´に沿った断面図である。It is sectional drawing along BB 'of FIG. 本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。It is a top view for demonstrating the manufacturing method of the integrated optical semiconductor device which concerns on embodiment of this invention. 図22のA−A´に沿った断面図である。It is sectional drawing along AA 'of FIG. 図22のB−B´に沿った断面図である。It is sectional drawing along BB 'of FIG. 本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。It is a top view for demonstrating the manufacturing method of the integrated optical semiconductor device which concerns on embodiment of this invention. 図25のA−A´に沿った断面図である。It is sectional drawing along AA 'of FIG. 図25のB−B´に沿った断面図である。It is sectional drawing along BB 'of FIG. 本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。It is a top view for demonstrating the manufacturing method of the integrated optical semiconductor device which concerns on embodiment of this invention. 図28のA−A´に沿った断面図である。It is sectional drawing along AA 'of FIG. 図28のB−B´に沿った断面図である。It is sectional drawing along BB 'of FIG. 本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。It is a top view for demonstrating the manufacturing method of the integrated optical semiconductor device which concerns on embodiment of this invention. 図31のA−A´に沿った断面図である。It is sectional drawing along AA 'of FIG. 図31のB−B´に沿った断面図である。It is sectional drawing along BB 'of FIG. 本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。It is a top view for demonstrating the manufacturing method of the integrated optical semiconductor device which concerns on embodiment of this invention. 図34のA−A´に沿った断面図である。It is sectional drawing along AA 'of FIG. 図34のB−B´に沿った断面図である。It is sectional drawing along BB 'of FIG. 本発明の実施の形態に係る集積化光半導体装置の製造方法を説明するための上面図である。It is a top view for demonstrating the manufacturing method of the integrated optical semiconductor device which concerns on embodiment of this invention. 図37のA−A´に沿った断面図である。It is sectional drawing along AA 'of FIG. 図37のB−B´に沿った断面図である。It is sectional drawing along BB 'of FIG. 半導体レーザ又は変調器に適用した等価屈折率法を説明するための図である。It is a figure for demonstrating the equivalent refractive index method applied to the semiconductor laser or the modulator. 半導体レーザ及び変調器の水平方向(x軸方向)の等価屈折率分布を示す図である。It is a figure which shows the equivalent refractive index distribution of the horizontal direction (x-axis direction) of a semiconductor laser and a modulator. 保護絶縁膜の膜厚に対する素子間反射率の計算結果を示す図である。It is a figure which shows the calculation result of the reflectance between elements with respect to the film thickness of a protective insulating film.

本発明の実施の形態に係る集積化光半導体装置について図面を参照して説明する。同じ構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。   An integrated optical semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. The same components are denoted by the same reference numerals, and repeated description may be omitted.

図1は、本発明の実施の形態に係る集積化光半導体装置を示す上面図である。図2は図1のA−A´に沿った断面図であり、図3は図1のB−B´に沿った断面図である。n型InP基板10(基板)上に、埋め込み型半導体レーザ12とハイメサリッジ型変調器14が設けられている。光の進行方向において埋め込み型半導体レーザ12とハイメサリッジ型変調器14が結合されている。   FIG. 1 is a top view showing an integrated optical semiconductor device according to an embodiment of the present invention. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1, and FIG. 3 is a cross-sectional view taken along the line BB ′ of FIG. An embedded semiconductor laser 12 and a high mesa ridge modulator 14 are provided on an n-type InP substrate 10 (substrate). The buried semiconductor laser 12 and the high mesa ridge type modulator 14 are coupled in the light traveling direction.

埋め込み型半導体レーザ12は、活性層16を持つ導波路リッジ18と、導波路リッジ18の両サイドを埋め込む埋め込み層20とを有する。ハイメサリッジ型変調器14は、変調層22を持つハイメサリッジ24と、ハイメサリッジ24の側面に接するシリコン窒化膜26と、シリコン窒化膜26上に設けられたシリコン酸化膜28とを有する。埋め込み型半導体レーザ12の活性層16とハイメサリッジ型変調器14の変調層22は、InGaAsPやAlGaInAsなどからなり、井戸層とバリア層を有する。   The embedded semiconductor laser 12 includes a waveguide ridge 18 having an active layer 16 and an embedded layer 20 that embeds both sides of the waveguide ridge 18. The high mesa ridge type modulator 14 includes a high mesa ridge 24 having a modulation layer 22, a silicon nitride film 26 in contact with a side surface of the high mesa ridge 24, and a silicon oxide film 28 provided on the silicon nitride film 26. The active layer 16 of the embedded semiconductor laser 12 and the modulation layer 22 of the high mesa ridge type modulator 14 are made of InGaAsP, AlGaInAs, or the like, and have a well layer and a barrier layer.

導波路リッジ18とハイメサリッジ24の上方において、シリコン窒化膜26とシリコン酸化膜28に開口が形成されている。この開口を介して導波路リッジ18の上方に電極30が設けられ、ハイメサリッジ24の上方に電極32が設けられている。   Openings are formed in the silicon nitride film 26 and the silicon oxide film 28 above the waveguide ridge 18 and the high mesa ridge 24. Through this opening, an electrode 30 is provided above the waveguide ridge 18, and an electrode 32 is provided above the high mesa ridge 24.

本実施の形態の特徴として、シリコン窒化膜26とシリコン酸化膜28の合計膜厚は1μm以上である。これにより、ハイメサリッジ型変調器14の等価屈折率は、埋め込み型半導体レーザ12の等価屈折率の0.998倍から1.0倍になる。   As a feature of the present embodiment, the total film thickness of the silicon nitride film 26 and the silicon oxide film 28 is 1 μm or more. As a result, the equivalent refractive index of the high mesa ridge type modulator 14 becomes 0.998 times to 1.0 times the equivalent refractive index of the embedded semiconductor laser 12.

続いて、実施の形態に係る集積化光半導体装置の製造方法について説明する。まず、図4及び図5に示すように、n型InP基板10上の全面に、n型InPクラッド層34、活性層16、p型InPクラッド層36、回折格子層38、及びp型InPキャップ層40を順に形成する。   Next, a method for manufacturing the integrated optical semiconductor device according to the embodiment will be described. First, as shown in FIGS. 4 and 5, the n-type InP cladding layer 34, the active layer 16, the p-type InP cladding layer 36, the diffraction grating layer 38, and the p-type InP cap are formed on the entire surface of the n-type InP substrate 10. Layer 40 is formed in sequence.

次に、図6及び図7に示すように、回折格子層38及びp型InPキャップ層40を一部のみに残して除去し、かつ周期的にエッチングして回折格子を形成する。この回折格子を形成した部分は後に半導体レーザとなるレーザ部であり、それ以外の部分は後に光変調器となる変調器部である。   Next, as shown in FIGS. 6 and 7, the diffraction grating layer 38 and the p-type InP cap layer 40 are removed while leaving only a part thereof, and are etched periodically to form a diffraction grating. The part where the diffraction grating is formed is a laser part that will later become a semiconductor laser, and the other part is a modulator part that later becomes an optical modulator.

次に、図8及び図9に示すように、p型InPクラッド層42を形成して回折格子層38及びp型InPキャップ層40を埋め込む。   Next, as shown in FIGS. 8 and 9, a p-type InP cladding layer 42 is formed, and the diffraction grating layer 38 and the p-type InP cap layer 40 are embedded.

次に、図10及び図11に示すように、レーザ部を絶縁膜44でマスクして、変調器部の半導体層をn型InPクラッド層34までエッチングする。   Next, as shown in FIGS. 10 and 11, the laser part is masked with the insulating film 44, and the semiconductor layer of the modulator part is etched to the n-type InP cladding layer 34.

次に、図12及び図13に示すように、変調器部において、n型InPクラッド層34上に変調層22及びp型InPクラッド層46を順に選択成長させる。これにより、n型InP基板10上にレーザ部の半導体積層構造48と変調器部の半導体積層構造50を横並びに形成する。その後、絶縁膜44を除去する。   Next, as shown in FIGS. 12 and 13, the modulation layer 22 and the p-type InP cladding layer 46 are selectively grown in order on the n-type InP cladding layer 34 in the modulator section. As a result, the semiconductor multilayer structure 48 of the laser part and the semiconductor multilayer structure 50 of the modulator part are formed side by side on the n-type InP substrate 10. Thereafter, the insulating film 44 is removed.

次に、図14及び図15に示すように、半導体積層構造48,50上にp型InPクラッド層52及びp型InGaAsコンタクト層54を順に形成する。   Next, as shown in FIGS. 14 and 15, a p-type InP cladding layer 52 and a p-type InGaAs contact layer 54 are sequentially formed on the semiconductor stacked structures 48 and 50.

次に、図16〜図18に示すように、p型InGaAsコンタクト層54をパターニングする。これにより、後に光変調器のハイメサリッジとなる部分のp型InGaAsコンタクト層54は残り、半導体積層構造48上のp型InGaAsコンタクト層54は全て除去される。   Next, as shown in FIGS. 16 to 18, the p-type InGaAs contact layer 54 is patterned. As a result, the p-type InGaAs contact layer 54 which will later become the high mesa ridge of the optical modulator remains, and all the p-type InGaAs contact layer 54 on the semiconductor multilayer structure 48 is removed.

次に、図19〜図21に示すように、絶縁膜56をマスクとして、半導体積層構造48をドライエッチングして導波路リッジ18を形成し、p型InGaAsコンタクト層54及び半導体積層構造50をドライエッチングしてハイメサリッジ24を形成する。ハイメサリッジ24は導波路リッジ18に接続されている。   Next, as shown in FIGS. 19 to 21, using the insulating film 56 as a mask, the semiconductor multilayer structure 48 is dry etched to form the waveguide ridge 18, and the p-type InGaAs contact layer 54 and the semiconductor multilayer structure 50 are dried. The high mesa ridge 24 is formed by etching. The high mesa ridge 24 is connected to the waveguide ridge 18.

次に、図22〜図24に示すように、導波路リッジ18及びハイメサリッジ24の両サイドをp型InP層58、n型InP層60、及びp型InP層62(埋め込み層)で埋め込む。その後、絶縁膜56を除去する。   Next, as shown in FIGS. 22 to 24, both sides of the waveguide ridge 18 and the high mesa ridge 24 are embedded with a p-type InP layer 58, an n-type InP layer 60, and a p-type InP layer 62 (embedded layer). Thereafter, the insulating film 56 is removed.

次に、図25〜図27に示すように、全面にp型InPクラッド層64及びp型InGaAsコンタクト層66を順に形成する。   Next, as shown in FIGS. 25 to 27, a p-type InP cladding layer 64 and a p-type InGaAs contact layer 66 are sequentially formed on the entire surface.

次に、図28〜図30に示すように、p型InGaAsコンタクト層66をパターニングする。これにより、導波路リッジ18及びその近傍のp型InP層62上と、後に半導体レーザのテラスとなる領域上にp型InGaAsコンタクト層66が残る。   Next, as shown in FIGS. 28 to 30, the p-type InGaAs contact layer 66 is patterned. As a result, the p-type InGaAs contact layer 66 remains on the waveguide ridge 18 and the p-type InP layer 62 in the vicinity thereof and on the region that will later become the terrace of the semiconductor laser.

次に、図31〜図33に示すように、p型InGaAsコンタクト層54,66をマスクとして、p型InP層58、n型InP層60、及びp型InP層62を塩酸系のエッチャントによりウェットエッチングする。これにより、導波路リッジ18及びその近傍のp型InP層58、n型InP層60、及びp型InP層62を有する埋め込み素子と、ハイメサリッジ24を有するハイメサリッジ素子とを形成する。ここでは、埋め込み素子は半導体レーザであり、ハイメサリッジ素子は光変調器である。   Next, as shown in FIGS. 31 to 33, the p-type InP layer 58, the n-type InP layer 60, and the p-type InP layer 62 are wetted with a hydrochloric acid-based etchant using the p-type InGaAs contact layers 54 and 66 as a mask. Etch. Thus, a buried element having the waveguide ridge 18 and the p-type InP layer 58, the n-type InP layer 60, and the p-type InP layer 62 in the vicinity thereof and a high mesa ridge element having the high mesa ridge 24 are formed. Here, the embedded element is a semiconductor laser, and the high mesa ridge element is an optical modulator.

次に、図34〜図36に示すように、後に電極を形成する部分以外のp型InGaAsコンタクト層54,66を選択的に除去する。   Next, as shown in FIGS. 34 to 36, the p-type InGaAs contact layers 54 and 66 other than the portions where electrodes are formed later are selectively removed.

次に、図37〜図39に示すように、全面にシリコン窒化膜26とシリコン酸化膜28を順に形成する。そして、プラズマアッシャーや反応性イオンエッチング(RIE: Reactive Ion Etching)などのドライエッチングを行って、後に電極を形成する部分においてシリコン窒化膜26とシリコン酸化膜28に開口68を形成する。   Next, as shown in FIGS. 37 to 39, a silicon nitride film 26 and a silicon oxide film 28 are sequentially formed on the entire surface. Then, dry etching such as plasma ashing or reactive ion etching (RIE) is performed to form openings 68 in the silicon nitride film 26 and the silicon oxide film 28 at portions where electrodes are to be formed later.

次に、図1〜図3に示すように、電極30,32を形成する。その後、全体の厚みが100μm程度になるまでn型InP基板10の裏面を研磨し、n型InP基板10の裏面に裏面電極(図示せず)を形成する。以上の工程により実施の形態に係る集積化光半導体装置が製造される。   Next, as shown in FIGS. 1 to 3, electrodes 30 and 32 are formed. Thereafter, the back surface of the n-type InP substrate 10 is polished until the total thickness becomes about 100 μm, and a back electrode (not shown) is formed on the back surface of the n-type InP substrate 10. The integrated optical semiconductor device according to the embodiment is manufactured through the above steps.

続いて、本実施の形態の効果について説明する。上記のように、本実施の形態では、ハイメサリッジ24の側面に接する保護絶縁膜の膜厚を1μm以上にして、ハイメサリッジ型変調器14の等価屈折率を高めて埋め込み型半導体レーザ12の等価屈折率の0.998倍から1.0倍にしている。   Then, the effect of this Embodiment is demonstrated. As described above, in the present embodiment, the thickness of the protective insulating film in contact with the side surface of the high mesa ridge 24 is set to 1 μm or more, and the equivalent refractive index of the high mesa ridge type modulator 14 is increased to increase the equivalent refractive index of the embedded semiconductor laser 12. 0.998 times to 1.0 times.

ここで、等価屈折率法と等価屈折率について説明する。2次元構造の導波路においてy軸方向の分布がx軸方向の分布より急峻に変化している場合、1次元モデルとして近似的な解析ができることが知られており、等価屈折率法と呼ばれる。図40は、半導体レーザ又は変調器に適用した等価屈折率法を説明するための図である。まず、図40(a)に示すように、水平方向をx軸、上下方向をy軸とし、屈折率により領域を分ける。簡単のために3層構造を例にしたが、更に多くの層があっても同様に解析できる。   Here, the equivalent refractive index method and the equivalent refractive index will be described. When the distribution in the y-axis direction is steeper than the distribution in the x-axis direction in a two-dimensional waveguide, it is known that an approximate analysis can be performed as a one-dimensional model, which is called an equivalent refractive index method. FIG. 40 is a diagram for explaining an equivalent refractive index method applied to a semiconductor laser or a modulator. First, as shown in FIG. 40A, the horizontal direction is the x-axis and the vertical direction is the y-axis, and the regions are divided according to the refractive index. For the sake of simplicity, a three-layer structure is used as an example. However, even if there are more layers, the same analysis can be performed.

各層の厚さと幅の設計条件から、y軸方向の分布がx軸方向の分布より急峻に変化している。そこで、図40(b)に示すように、y軸方向に屈折率分布が同一な領域ごとに1次元の光分布を計算し、それぞれの領域の等価屈折率n1’,n3’を求める。等価屈折率とは、1次元の導波路を伝播する光が感じる平均的な屈折率である。   From the design conditions of the thickness and width of each layer, the distribution in the y-axis direction changes more rapidly than the distribution in the x-axis direction. Therefore, as shown in FIG. 40B, a one-dimensional light distribution is calculated for each region having the same refractive index distribution in the y-axis direction, and equivalent refractive indexes n1 'and n3' of the respective regions are obtained. The equivalent refractive index is an average refractive index felt by light propagating through a one-dimensional waveguide.

次に、図40(c)に示すように、この等価屈折率n1’,n3’をもとにx軸方向の1次元の光分布を計算し、等価屈折率ntを求める。2次元の導波路としての光の分布は、y軸方向の1次元光分布とx軸方向の1次元光分布を掛け合わせたものである。この等価屈折率ntは2次元の導波路としての等価屈折率であり、このntをハイメサリッジ型変調器14又は埋め込み型半導体レーザ12の等価屈折率と呼ぶ。   Next, as shown in FIG. 40C, a one-dimensional light distribution in the x-axis direction is calculated based on the equivalent refractive indexes n1 'and n3' to obtain an equivalent refractive index nt. The light distribution as the two-dimensional waveguide is a product of the one-dimensional light distribution in the y-axis direction and the one-dimensional light distribution in the x-axis direction. This equivalent refractive index nt is an equivalent refractive index as a two-dimensional waveguide, and this nt is called an equivalent refractive index of the high-mesa ridge type modulator 14 or the embedded semiconductor laser 12.

図41は、半導体レーザ及び変調器の水平方向(x軸方向)の等価屈折率分布を示す図である。活性層及び変調層の領域の等価屈折率は3.419、埋め込み層領域の等価屈折率は3.17、絶縁膜領域の等価屈折率は1.6、溝部領域(空気)の屈折率は1.0である。埋め込み層のp、n、i層の屈折率は同一とした。変調器の溝の外側には光が分布しないので、溝部までの屈折率分布を用いた。この等価屈折率分布をもとに、水平方向の等価屈折率(ハイメサリッジ型変調器14又は埋め込み型半導体レーザ12の等価屈折率)を計算した。埋め込み型半導体レーザ12のメサ幅を10μm、活性層16の幅を2μm、ハイメサリッジ24の幅を2μmとした。   FIG. 41 is a diagram showing an equivalent refractive index distribution in the horizontal direction (x-axis direction) of the semiconductor laser and the modulator. The equivalent refractive index of the active layer and modulation layer regions is 3.419, the equivalent refractive index of the buried layer region is 3.17, the equivalent refractive index of the insulating film region is 1.6, and the refractive index of the groove region (air) is 1. .0. The refractive indexes of the p, n and i layers of the buried layer were the same. Since no light is distributed outside the groove of the modulator, the refractive index distribution up to the groove is used. Based on this equivalent refractive index distribution, the equivalent refractive index in the horizontal direction (equivalent refractive index of the high mesa ridge type modulator 14 or the embedded semiconductor laser 12) was calculated. The embedded semiconductor laser 12 has a mesa width of 10 μm, the active layer 16 has a width of 2 μm, and the high mesa ridge 24 has a width of 2 μm.

ハイメサリッジ24の側面に膜厚160nmのシリコン窒化膜26と膜厚1.6μmのシリコン酸化膜28を形成した場合、埋め込み型半導体レーザ12の等価屈折率は3.182、ハイメサリッジ型変調器14の等価屈折率は3.177、素子間反射率は6.2E−5%となった。この場合、ハイメサリッジ型変調器14の等価屈折率は、埋め込み型半導体レーザ12の等価屈折率の0.998倍になる(3.177/3.182=0.998)。   When the silicon nitride film 26 having a thickness of 160 nm and the silicon oxide film 28 having a thickness of 1.6 μm are formed on the side surface of the high mesa ridge 24, the equivalent refractive index of the buried semiconductor laser 12 is 3.182 and the equivalent of the high mesa ridge type modulator 14. The refractive index was 3.177, and the inter-element reflectance was 6.2E-5%. In this case, the equivalent refractive index of the high mesa ridge type modulator 14 is 0.998 times the equivalent refractive index of the buried semiconductor laser 12 (3.177 / 3.182 = 0.998).

一方、ハイメサリッジ24の側面に膜厚160nmのシリコン窒化膜26のみを形成した場合、埋め込み型半導体レーザ12の等価屈折率は3.182、ハイメサリッジ型変調器14の等価屈折率は3.155、素子間反射率は1.8E−3%となった。なお、埋め込み型半導体レーザ12のリッジ側面の保護絶縁膜は活性層16から5μm以上離れており、光が保護絶縁膜の影響を受けないため、埋め込み型半導体レーザ12の等価屈折率は保護絶縁膜の膜厚に依存しない。   On the other hand, when only the 160 nm-thick silicon nitride film 26 is formed on the side surface of the high mesa ridge 24, the equivalent refractive index of the buried semiconductor laser 12 is 3.182, the equivalent refractive index of the high mesa ridge type modulator 14 is 3.155, and the element The inter-reflectance was 1.8E-3%. Since the protective insulating film on the side surface of the ridge of the embedded semiconductor laser 12 is separated from the active layer 16 by 5 μm or more and light is not affected by the protective insulating film, the equivalent refractive index of the embedded semiconductor laser 12 is the protective insulating film. It does not depend on the film thickness.

この結果、ハイメサリッジ24の側面の保護絶縁膜を厚くするとハイメサリッジ型変調器14の等価屈折率が上がり、埋め込み型半導体レーザ12の等価屈折率との差が小さくなるため、素子間反射率を低減できることが分かった。   As a result, when the protective insulating film on the side surface of the high mesa ridge 24 is thickened, the equivalent refractive index of the high mesa ridge type modulator 14 is increased and the difference from the equivalent refractive index of the embedded semiconductor laser 12 is reduced, so that the inter-element reflectance can be reduced. I understood.

図42は、保護絶縁膜の膜厚に対する素子間反射率の計算結果を示す図である。計算において、第1層目のシリコン窒化膜26の膜厚を160nmとし、第2層目のシリコン酸化膜28の膜厚を変化させた。この結果、保護絶縁膜の膜厚を1μm以上にすると、素子間反射率を3.0E−4%以下にできることが分かった。ここで、実験的に素子間反射率が3.0E−4%より大きいと半導体レーザの発振安定性が急激に劣化することが確認されている。   FIG. 42 is a diagram illustrating a calculation result of the inter-element reflectance with respect to the thickness of the protective insulating film. In the calculation, the thickness of the silicon nitride film 26 of the first layer was set to 160 nm, and the thickness of the silicon oxide film 28 of the second layer was changed. As a result, it was found that when the thickness of the protective insulating film was 1 μm or more, the inter-element reflectance could be 3.0E-4% or less. Here, it has been experimentally confirmed that when the inter-element reflectance is larger than 3.0E-4%, the oscillation stability of the semiconductor laser is rapidly deteriorated.

そこで、本実施の形態では、保護絶縁膜の膜厚を1μm以上にする。この場合、ハイメサリッジ型変調器14の等価屈折率は、埋め込み型半導体レーザ12の等価屈折率の0.998倍から1.0倍になる。これにより、両者の間での光の反射を抑えることができるため、反射戻り光による変調波形の悪化やレーザ発振特性の劣化を防ぐことができる。   Therefore, in this embodiment, the thickness of the protective insulating film is set to 1 μm or more. In this case, the equivalent refractive index of the high mesa ridge type modulator 14 is 0.998 times to 1.0 times the equivalent refractive index of the embedded semiconductor laser 12. Thereby, since reflection of the light between both can be suppressed, the deterioration of the modulation waveform and the laser oscillation characteristic due to the reflected return light can be prevented.

また、本実施の形態では、保護絶縁膜として、ハイメサリッジ24の側面に接するシリコン窒化膜26と、シリコン窒化膜26上に設けられたシリコン酸化膜28とを用いる。ここで、ハイメサリッジ24のトップ幅は3μm以下と狭く、かつシリコン窒化膜26はエッチングレートが速い。このため、保護絶縁膜がシリコン窒化膜26だけの場合、ハイメサリッジ24のトップに電極接触用の開口68を形成するためのドライエッチング時に、リッジ脇にシリコン窒化膜26の剥がれが発生する。これにより、リッジ脇の半導体と電極がコンタクト層を介さずに接触し、無効電流が発生してしまう。一方、保護絶縁膜がシリコン酸化膜28だけの場合、エッチングレートが遅いため、このような問題は発生しにくい。しかし、シリコン酸化膜28はシリコン窒化膜26に比べて膜質が劣るため、シリコン酸化膜28と半導体の接触界面でリーク電流が発生しやすい。これに対して、本実施の形態の保護絶縁膜を用いることで、これらの問題を回避することができる。   In the present embodiment, a silicon nitride film 26 in contact with the side surface of the high mesa ridge 24 and a silicon oxide film 28 provided on the silicon nitride film 26 are used as the protective insulating film. Here, the top width of the high mesa ridge 24 is as narrow as 3 μm or less, and the silicon nitride film 26 has a high etching rate. Therefore, when the protective insulating film is only the silicon nitride film 26, the silicon nitride film 26 is peeled off at the side of the ridge during dry etching for forming the electrode contact opening 68 at the top of the high mesa ridge 24. As a result, the semiconductor on the side of the ridge and the electrode come into contact with each other without the contact layer, and a reactive current is generated. On the other hand, when the protective insulating film is only the silicon oxide film 28, such a problem hardly occurs because the etching rate is slow. However, since the silicon oxide film 28 is inferior in quality to the silicon nitride film 26, a leak current is likely to occur at the contact interface between the silicon oxide film 28 and the semiconductor. On the other hand, these problems can be avoided by using the protective insulating film of this embodiment.

また、シリコン窒化膜26がリッジ側面で消失するのを防ぐため、シリコン酸化膜28の膜厚はシリコン窒化膜26の膜厚の3倍以上であることが望ましい。   In order to prevent the silicon nitride film 26 from disappearing on the side surface of the ridge, the film thickness of the silicon oxide film 28 is desirably three times or more the film thickness of the silicon nitride film 26.

なお、本実施の形態ではリッジ側面を覆う絶縁膜としてSiN/SiOの二層を用いたが、プロセスの都合上、SiN/SiO/SiNの三層、又はそれ以上の多層膜を用いてもよい。また、本実施の形態では光変調器はマッハツェンダー(MZ: Mach-Zehnder)構造であるが、これに限らず単体の直線導波路構造でもよい。 In this embodiment, two layers of SiN / SiO 2 are used as the insulating film covering the side surface of the ridge. However, for convenience of the process, three layers of SiN / SiO 2 / SiN or more multilayer films are used. Also good. In this embodiment, the optical modulator has a Mach-Zehnder (MZ) structure. However, the present invention is not limited to this, and a single linear waveguide structure may be used.

また、本実施の形態では、埋め込み型半導体レーザ12の活性層16の幅は2μm、メサ幅は10μmであり、ハイメサリッジ型変調器14の変調層22の幅(ハイメサリッジの幅)は2μmである。ただし、これに限らず、活性層16と変調層22の幅は、加工上の制限により1μm以上にし、基本モードの光分布のみが許容される3μm以下にすることができる。埋め込み型半導体レーザ12のメサ幅は、光分布が溝部の影響を受けない8μm以上にし、静電容量から決まる12μm以下にすることができる。この範囲であれば、素子間反射率は図42の曲線で表すことができる。   In the present embodiment, the width of the active layer 16 of the buried semiconductor laser 12 is 2 μm and the mesa width is 10 μm, and the width of the modulation layer 22 (high mesa ridge width) of the high mesa ridge modulator 14 is 2 μm. However, the present invention is not limited to this, and the width of the active layer 16 and the modulation layer 22 can be set to 1 μm or more due to processing limitations, and can be set to 3 μm or less where only the fundamental mode light distribution is allowed. The mesa width of the embedded semiconductor laser 12 can be set to 8 μm or more so that the light distribution is not affected by the groove, and can be set to 12 μm or less determined by the capacitance. If it is this range, the reflectance between elements can be represented by the curve of FIG.

10 n型InP基板(基板)
12 埋め込み型半導体レーザ
14 ハイメサリッジ型変調器
16 活性層
18 導波路リッジ
20 埋め込み層
22 変調層
24 ハイメサリッジ
26 シリコン窒化膜(保護絶縁膜)
28 シリコン酸化膜(保護絶縁膜)
10 n-type InP substrate (substrate)
12 buried semiconductor laser 14 high mesa ridge type modulator 16 active layer 18 waveguide ridge 20 buried layer 22 modulation layer 24 high mesa ridge 26 silicon nitride film (protective insulating film)
28 Silicon oxide film (protective insulating film)

Claims (3)

基板と、
前記基板上に設けられた埋め込み型半導体レーザと、
前記基板上に設けられ、光の進行方向において前記埋め込み型半導体レーザと結合されたハイメサリッジ型変調器とを備え、
前記埋め込み型半導体レーザは、活性層を持つ導波路リッジと、前記導波路リッジの両サイドを埋め込む埋め込み層とを有し、
前記ハイメサリッジ型変調器は、変調層を持つハイメサリッジと、前記ハイメサリッジの側面に接する保護絶縁膜とを有し、
前記保護絶縁膜の膜厚を1μm以上にして、前記ハイメサリッジ型変調器の等価屈折率を前記半導体レーザの等価屈折率の0.998倍から1.0倍にしたことを特徴とする集積化光半導体装置。
A substrate,
An embedded semiconductor laser provided on the substrate;
A high mesa ridge type modulator provided on the substrate and coupled with the buried semiconductor laser in the light traveling direction;
The embedded semiconductor laser has a waveguide ridge having an active layer, and an embedded layer that embeds both sides of the waveguide ridge,
The high mesa ridge type modulator has a high mesa ridge having a modulation layer, and a protective insulating film in contact with a side surface of the high mesa ridge,
The integrated light, wherein the protective insulating film has a thickness of 1 μm or more, and the equivalent refractive index of the high mesa ridge modulator is 0.998 times to 1.0 times the equivalent refractive index of the semiconductor laser. Semiconductor device.
前記保護絶縁膜は、前記ハイメサリッジの側面に接するシリコン窒化膜と、前記シリコン窒化膜上に設けられたシリコン酸化膜とを有することを特徴とする請求項1に記載の集積化光半導体装置。   2. The integrated optical semiconductor device according to claim 1, wherein the protective insulating film includes a silicon nitride film in contact with a side surface of the high mesa ridge and a silicon oxide film provided on the silicon nitride film. 前記シリコン酸化膜の膜厚は前記シリコン窒化膜の膜厚の3倍以上であることを特徴とする請求項2に記載の集積化光半導体装置。   3. The integrated optical semiconductor device according to claim 2, wherein the thickness of the silicon oxide film is at least three times the thickness of the silicon nitride film.
JP2010225417A 2010-10-05 2010-10-05 Integrated optical semiconductor device Pending JP2012079990A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010225417A JP2012079990A (en) 2010-10-05 2010-10-05 Integrated optical semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010225417A JP2012079990A (en) 2010-10-05 2010-10-05 Integrated optical semiconductor device

Publications (1)

Publication Number Publication Date
JP2012079990A true JP2012079990A (en) 2012-04-19

Family

ID=46239875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010225417A Pending JP2012079990A (en) 2010-10-05 2010-10-05 Integrated optical semiconductor device

Country Status (1)

Country Link
JP (1) JP2012079990A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016056498A1 (en) * 2014-10-06 2016-04-14 古河電気工業株式会社 Semiconductor optical integrated element and manufacturing method therefor
JP2016171135A (en) * 2015-03-11 2016-09-23 三菱電機株式会社 Manufacturing method of optical semiconductor device
JP2017142348A (en) * 2016-02-10 2017-08-17 古河電気工業株式会社 Optical waveguide structure, optical integrated element, and manufacturing method of optical waveguide structure
JP2022536040A (en) * 2019-05-28 2022-08-12 シエナ コーポレーション monolithic integrated gain element
JP7287585B1 (en) * 2022-06-22 2023-06-06 三菱電機株式会社 Semiconductor optical integrated device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006077641A1 (en) * 2005-01-20 2006-07-27 Fujitsu Limited Optical waveguide device and semiconductor device
JP2010097174A (en) * 2008-09-19 2010-04-30 Fujitsu Ltd Method for manufacturing optical waveguide, and optical waveguide

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006077641A1 (en) * 2005-01-20 2006-07-27 Fujitsu Limited Optical waveguide device and semiconductor device
JP2010097174A (en) * 2008-09-19 2010-04-30 Fujitsu Ltd Method for manufacturing optical waveguide, and optical waveguide

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016056498A1 (en) * 2014-10-06 2016-04-14 古河電気工業株式会社 Semiconductor optical integrated element and manufacturing method therefor
CN106537201A (en) * 2014-10-06 2017-03-22 古河电气工业株式会社 Semiconductor optical integrated element and manufacturing method therefor
JPWO2016056498A1 (en) * 2014-10-06 2017-07-20 古河電気工業株式会社 Semiconductor optical integrated device and manufacturing method thereof
US10241267B2 (en) 2014-10-06 2019-03-26 Furukawa Electric Co., Ltd. Semiconductor optical integrated device including a reduced thickness upper cladding layer in a ridge waveguide portion, and method of manufacturing the same
CN106537201B (en) * 2014-10-06 2019-09-27 古河电气工业株式会社 Semiconductor light integrated component and its manufacturing method
US10534131B2 (en) 2014-10-06 2020-01-14 Furukawa Electric Co., Ltd. Semiconductor optical integrated device having buried hetero structure waveguide and deep ridge waveguide
JP2016171135A (en) * 2015-03-11 2016-09-23 三菱電機株式会社 Manufacturing method of optical semiconductor device
JP2017142348A (en) * 2016-02-10 2017-08-17 古河電気工業株式会社 Optical waveguide structure, optical integrated element, and manufacturing method of optical waveguide structure
JP2022536040A (en) * 2019-05-28 2022-08-12 シエナ コーポレーション monolithic integrated gain element
JP7287585B1 (en) * 2022-06-22 2023-06-06 三菱電機株式会社 Semiconductor optical integrated device
WO2023248366A1 (en) * 2022-06-22 2023-12-28 三菱電機株式会社 Semiconductor optical integrated element

Similar Documents

Publication Publication Date Title
JP6327051B2 (en) Semiconductor optical device and method for manufacturing the semiconductor optical device
JP6490705B2 (en) Semiconductor optical integrated device and manufacturing method thereof
JP6065663B2 (en) Method for fabricating a semiconductor optical waveguide device
US20150331298A1 (en) Semiconductor optical integrated device
JP2012227332A (en) Ridge type semiconductor laser and method for manufacturing the same
JP2010263153A (en) Semiconductor integrated optical device and manufacturing method thereof
US9435950B2 (en) Semiconductor optical device
US8792756B2 (en) Optical semiconductor device
JP2012248812A (en) Manufacturing method of semiconductor optical integrated element
JP2012079990A (en) Integrated optical semiconductor device
US8986553B2 (en) Method for manufacturing optical semiconductor device
US20130207140A1 (en) Semiconductor Optical Element Semiconductor Optical Module and Manufacturing Method Thereof
US10063031B2 (en) Method for manufacturing optical device
JP6205826B2 (en) Semiconductor optical device manufacturing method
JP2008198944A (en) Semiconductor optical integrated device
JP2012248649A (en) Semiconductor element and method for manufacturing semiconductor element
JP5652284B2 (en) Optical semiconductor device
US8731344B2 (en) Method for manufacturing semiconductor optical modulator and semiconductor optical modulator
TWI413826B (en) Optical modulator and manufacturing method therefor
CN104078842B (en) Optical Device module
JP2010098200A (en) Distribution feedback type semiconductor laser element and manufacturing method thereof
JP5786425B2 (en) Optical integrated device manufacturing method
JP2014016452A (en) Optical branching element and optical semiconductor integrated circuit device
JP2011253989A (en) Manufacturing method of integrated optical semiconductor device
JP7276452B2 (en) optical modulator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140715