JP2012070089A - 画像読取装置 - Google Patents

Abstract

【課題】画像に濃度ムラ等の不具合が発生するのを抑える画像読取装置を提供する。
【解決手段】光源１１から照射された光を反射するシェーディング板１５と、シェーディング板から反射される階調ｎの光によりイメージセンサ１６から出力される階調ｎの基準信号を記憶する基準メモリ１９Ａ−ｎと、イメージセンサから階調ｎの基準信号が出力された後、イメージセンサから出力される階調ｎの残像信号を記憶する残像メモリ１９Ｂ−ｎと、イメージセンサにより読み取った、第１ラインの画像信号と第１ラインの次の第２ラインの画像信号とを記憶するラインメモリと、第１ラインの画像信号が、階調(ｎ−１)の基準信号以上で、階調ｎの基準信号より小さいとき、階調(ｎ−１)の残像信号と階調ｎの残像信号とを記憶する残像補正メモリ２０−４と、残像補正メモリに記憶された、階調(ｎ−１)の残像信号と階調ｎの残像信号とを用いて、第２ラインの画像信号に対して残像補正を行う信号処理部１８とを備える。
【選択図】図１

Description

本発明の実施形態は、画像データを読み取る画像読取装置に関するものである。

従来技術では、ラインメモリに格納した白基準データ、黒基準データ、及び残像データを用いて、スキャン画像におけるシェーディング補正と、残像の影響を取り除く補正（以下、残像補正）を行う方法が知られている。

しかし、白基準データ、黒基準データ、及び残像データを用いたシェーディング補正と残像補正のみでは、センサチップ内のリニアリティ（直線性）のばらつきや、複数のセンサを用いたセンサモジュールにおけるチップ間のリニアリティのばらつきの影響が、画像上に濃度ムラとして現れる可能性がある。

特開平６−２９１９９９号公報

画像に濃度ムラ等の不具合が発生するのを抑える画像読取装置を提供する。

本発明の一実施態様の画像読取装置は、副走査方向に直交する主走査方向に受光素子がライン状に配置されたイメージセンサを備え、前記イメージセンサの前記副走査方向への読み取り動作で前記主走査方向の複数ラインの画像を読み取る画像読取装置において、光源から照射された光を反射するシェーディング板と、前記シェーディング板から反射される階調０からｎ（ｎは１以上の自然数）の光により前記イメージセンサから出力される階調０からｎの基準信号をそれぞれ記憶する基準メモリと、前記イメージセンサから階調１からｎの前記基準信号が出力された後、イメージセンサから出力される階調１からｎの残像信号をそれぞれ記憶する残像メモリと、前記イメージセンサにより読み取った、第１ラインの画像信号と前記第１ラインの次の第２ラインの画像信号とを記憶する画像信号メモリと、前記第１ラインの画像信号が、階調(ｎ−１)の基準信号以上で、階調ｎの基準信号より小さいとき、前記残像メモリに記憶された階調(ｎ−１)の残像信号と階調ｎの残像信号とを記憶する残像補正メモリと、前記残像補正メモリに記憶された、前記階調(ｎ−１)の残像信号と前記階調ｎの残像信号とを用いて、前記第２ラインの画像信号に対して残像補正を行う信号処理部とを具備することを特徴とする。

実施形態の画像読取装置の構成を示すブロック図である。 第１実施形態の画像読取装置における残像信号とシェーディング基準信号を取得する動作を示すタイミングチャートである。 第１実施形態の画像読取装置における残像信号とシェーディング基準信号を取得する動作を示すフローチャートである。 第１実施形態の画像読取装置が備えるシェーディング板を示す図である。 実施形態の画像読取装置における画像スキャン時の動作を示すフローチャートである。 実施形態の画像読取装置における画像スキャン時の動作を示すフローチャートである。 実施形態の画像読取装置における画像スキャン時の動作を示すフローチャートである。 実施形態の画像読取装置における画像スキャン時の動作を示すフローチャートである。 実施形態における残像補正の演算を示す図である。 実施形態におけるシェーディング補正の演算を示す図である。 第２実施形態の画像読取装置における残像信号とシェーディングデータを取得する動作を示すフローチャートである。 第２実施形態の画像読取装置が備えるシェーディング板を示す図である。

以下、図面を参照して実施形態の画像読取装置について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

［１］第１実施形態
まず、第１実施形態の画像読取装置について説明する。

［１−１］構成
図１は、第１実施形態の画像読取装置の構成を示すブロック図である。

図示するように、画像読取装置は、光源１１、光源制御部１２、位置制御モータ１３、焦点位置制御部１４、シェーディング板１５、イメージセンサ１６、アナログ／デジタル（Ａ／Ｄ）変換器１７、信号処理部１８、第１ラインメモリ１９、第２ラインメモリ２０、及び制御部２１を有する。

光源１１は、光量調整が可能であり、画像の読み取りが行われる読み取り対象物、例えば原稿、あるいはシェーディング板１５に複数階調の光を照射する。光源制御部１２は、光源１１から照射される光量を制御すると共に、光源１１の点灯あるいは消灯を制御する。焦点位置制御部１４は、位置制御モータ１３によりイメージセンサ１６を動かし、原稿上の読み取り位置を制御する。

シェーディング板１５は、所定階調の単色を有し、シェーディング補正を行うために用いられる。イメージセンサ１６は、ライン状に配置された受光素子を有するラインセンサであり、原稿あるいはシェーディング板１５から反射された光を受光し、光電変換により画像信号を発生する。Ａ／Ｄ変換器１７は、イメージセンサ１６にて発生した画像信号（アナログ信号）を、デジタル信号に変換する。なお、イメージセンサ１６としてはＣＣＤイメージセンサやＣＭＯＳイメージセンサなどがある。

信号処理部１８は、Ａ／Ｄ変換器１７により変換された画像信号（デジタル信号）を受け取り、画像信号に対して演算処理を行う。信号処理部１８にて処理された画像信号は、第１ラインメモリ１９及び第２ラインメモリ２０に出力され、これらに記憶される。また、信号処理部１８にて処理された画像信号は後段の画像処理部へ出力される。信号処理部１８は、例えばＡＳＩＣ(application specific integrated circuit)などのカスタムＩＣにて構成される。信号処理部１８では、イメージセンサ１６の駆動、Ａ／Ｄ変換器１７の駆動、第１，第２ラインメモリ１９，２０へのアクセス、残像補正用データ及びシェーディング補正用データの演算・取得、画像信号の残像補正及びシェーディング補正の演算などが行われる。

第１ラインメモリ１９は、記憶領域として、階調０のシェーディング基準メモリ１９Ａ−０、階調１のシェーディング基準メモリ１９Ａ−１、…、階調Ｘ−１のシェーディング基準メモリ１９Ａ−(Ｘ−１)、及び階調Ｘのシェーディング基準メモリ１９Ａ−Ｘを有する。これらのメモリ領域には、信号処理部１８から出力される階調０（暗時）、１、…、Ｘ−１、Ｘにおけるシェーディング基準信号がそれぞれ記憶される。さらに、第１ラインメモリ１９は、記憶領域として、階調１の残像メモリ１９Ｂ−１、…、階調Ｘ−１の残像メモリ１９Ｂ−(Ｘ−１)、…、及び階調Ｘの残像メモリ１９Ｂ−Ｘを有する。これらのメモリ領域には、信号処理部１８から出力される階調１、…、Ｘ−１、Ｘにおける残像信号がそれぞれ記憶される。

第２ラインメモリ２０は、記憶領域として、第１画像信号メモリ２０−１、第２画像信号メモリ２０−２、シェーディングメモリ２０−３、及び残像補正メモリ２０−４を有する。これらのメモリ領域には、信号処理部１８から出力される各種信号が記憶される。

制御部２１は、例えばＣＰＵからなり、画像読取装置を構成する各構成部の動作を制御する。

［１−２］動作
画像読取装置は、副走査方向に直交する主走査方向に受光素子がライン状に配置されたイメージセンサ１６を備え、イメージセンサ１６の副走査方向への読み取り動作で主走査方向の複数ラインの画像を読み取る画像スキャン動作を行う。

原稿から画像を読み取る画像スキャン動作では、残像信号（残像補正用データ）とシェーディング基準信号（シェーディング補正用データ）を予め取得しておき、これら信号を用いて原稿から読み取った画像信号を補正する。残像信号は、イメージセンサ１６から各階調のシェーディング基準信号が出力された後、さらにイメージセンサから出力される画像信号から階調０のシェーディング基準信号を減算した信号であるシェーディング基準信号は、各階調の光を照射したときにイメージセンサから発生する基準となる信号である。残像信号はイメージセンサへの入射光量によって変化するため、残像補正のために入射光量（複数階調）に応じた残像信号を求める。

まず先に、残像信号とシェーディング基準信号の取得時の動作を述べ、その後、原稿から画像を読み取る画像スキャン動作、すなわち画像データの取得時の動作を述べる。これら動作は、制御部２１の制御によって信号処理部１８にて実行される。

［１−２−１］残像信号及びシェーディング基準信号の取得
図２は、第１実施形態の画像読取装置における残像信号とシェーディング基準信号を取得する動作を示すタイミングチャートである。図２では、残像信号とシェーディング基準信号を取得するときのライン同期パルス、光源１１の階調制御と点滅、及びイメージセンサ１６のセンサ出力のタイミングを示す。ライン同期パルスは、光源１１の動作とイメージセンサ１６の動作を同期させるためのパルスである。

図３は、画像読取装置における残像信号とシェーディング基準信号を取得する動作を示すフローチャートである。ここで、イメージセンサ１６の１ラインの画素ビット数をＭとし、シェーディング基準信号の数を（Ｘ＋１）とする。図４は、第１実施形態にて利用されるシェーディング板１５を示す。シェーディング板１５は、階調Ｘの単色を有する。図２及び図３に示す動作は、画像読み取り動作の前、例えば電源投入時、あるいは画像読み取り動作の直前に行われる。

図３に示すように、制御部２１は、イメージセンサ１６がシェーディング板（階調Ｘ）１５の画像を読み取る位置に入射光の焦点を移動する（ステップＳ１）。続いて、制御部２１は、光源制御部１２により光源１１を消灯する（ステップＳ２）。

次に、制御部２１は、光源１１を消灯した直後の１ラインの画像信号を、イメージセンサ１６からＡ／Ｄ変換器１７を介して信号処理部１８に取り込む。すなわち、制御部２１は、階調０時（暗時）にイメージセンサ１６から出力される信号を、Ａ／Ｄ変換器１７から画像信号として信号処理部１８に取り込む。詳述すると、光源１１の消灯時（階調０時）にイメージセンサ１６から出力されたアナログ信号はＡ／Ｄ変換器１７に入力される。Ａ／Ｄ変換器１７は、受け取ったアナログ信号をデジタル信号に変換し、信号処理部１８に出力する（ステップＳ３）。続いて、制御部２１は、画像信号の全ビット（合計Ｍ）を階調０のシェーディング基準信号として第１ラインメモリ１９内の階調０シェーディング基準メモリ１９Ａ−０に格納する（ステップＳ４）。

次に、制御部２１は、カウンタｎを１とする（ステップＳ５）。カウンタｎ（ｎ＝０、１、２、…、Ｘ−１、Ｘ）は光源１１から照射される光の階調を表し、ここでの階調は暗時から明時に向かって、０、１、２、…、Ｘ−１、Ｘの段階を持つ。なお、カウンタｎの初期値は０である。

次に、制御部２１は、ライン同期信号を検出する（ステップＳ６）。続いて、制御部２１は、ライン同期信号を検出した直後に、光源制御部１２により光源１１の光量を階調ｎに設定して、光源１１を点灯する（ステップＳ７）。その後、ライン同期信号を検出した直後に、光源制御部１２により光源１１を消灯する（ステップＳ８）。

次に、制御部２１は、光源１１を消灯した直後の１ラインの画像信号を、イメージセンサ１６からＡ／Ｄ変換器１７を介して信号処理部１８に取り込む。すなわち、階調ｎ時にイメージセンサ１６にて光電変換された信号を、Ａ／Ｄ変換器１７から画像信号として信号処理部１８に取り込む（ステップＳ９）。続いて、制御部２１は、信号処理部１８に取り込んだ画像信号の全ビット（合計Ｍ）を、階調ｎのシェーディング基準信号としてラインメモリ１９内の階調ｎシェーディング基準メモリ１９Ａ−ｎに格納する（ステップＳ１０）。

次に、制御部２１は、階調ｎシェーディング基準メモリ１９Ａ−ｎに画像信号を格納した直後、すなわちイメージセンサ１６から階調ｎのシェーディング基準信号が出力された直後、さらにイメージセンサ１６から出力される１ラインの画像信号を、Ａ／Ｄ変換器１７から信号処理部１８に取り込む（ステップＳ１１）。理想的にはイメージセンサ１６に蓄積された電荷はゼロになっているはずだが、全ての電荷は出力されずに一部の電荷が残っている。ステップＳ１１では、この残った電荷を取り込むことで、階調ｎの残像信号として取り込むことができる。続いて、制御部２１は、ステップＳ１１において信号処理部１８に取り込まれた画像信号と、階調０シェーディング基準メモリ１９Ａ−０に格納された暗時の画像信号（階調０のシェーディング基準信号）との差分を、信号処理部１８により算出する（ステップＳ１２）。そして、１ラインの全ビット（合計Ｍ）について算出した結果を、残像信号として階調ｎの残像メモリ１９Ｂ−ｎに格納する（ステップＳ１３）。

次に、制御部２１は、カウンタｎがＸであるか否かを判定する（ステップＳ１４）。すなわち、階調０〜Ｘまでの全ての処理が終了したか否かを判定する。カウンタｎがＸでないとき、カウンタｎをインクリメントする（ステップＳ１５）。そして、ステップＳ６へ戻り、ステップＳ６以降の処理を繰り返す。一方、カウンタｎがＸであるとき、処理を終了する。

［１−２−２］画像データの取得
図５〜図８は、第１実施形態の画像読取装置における画像スキャン時の画像データを取得する動作を示すフローチャートである。ここでは、先に取得した残像信号とシェーディング基準信号を用いて、画像スキャン動作にて読み取った画像データを補正する。イメージセンサ１６における１ラインの画素ビット数をＭ、画像スキャン時の原稿上のライン数をＬとし、シェーディングデータ数を（Ｘ＋１）とした場合を述べる。なお、階調０における残像信号は、全ビット０とする。

まず、制御部２１は、原稿上の第１ラインの画像信号を、イメージセンサ１６からＡ／Ｄ変換器１７を介して信号処理部１８に取り込む（ステップＳ２１）。続いて、画像信号の全ビット（合計Ｍ）をラインメモリ２０内の画像信号メモリ２０−２に格納する（ステップＳ２２）。

次に、制御部２１は、原稿上の第２ラインの画像信号を、イメージセンサ１６からＡ／Ｄ変換器１７を介して信号処理部１８に取り込む（ステップＳ２３）。第２ラインは、走査上で第１ラインに隣接して配置されたラインであり、第１ラインに続いて画像の取り込みが行われるラインである。続いて、画像信号の全ビット（合計Ｍ）をラインメモリ２０内の画像信号メモリ２０−１に格納する（ステップＳ２４）。さらに、制御部２１は、第１ラインの画像信号の全ビット（合計Ｍ）を画像信号メモリ２０−２から信号処理部１８に読み出す（ステップＳ２５）。

次に、制御部２１は、カウンタｍを１に設定する（ステップＳ２６）。カウンタｍは、イメージセンサ１６の１ライン上の画素ビット数を表す。さらに、カウンタｎを０に設定する（ステップＳ２７）。

次に、制御部２１は、“第１ラインのｍビット目の画像信号”≧“階調０のシェーディング基準信号”が成り立つか否かを判定する（ステップＳ２８）。

ステップＳ２８において、“第１ラインのｍビット目の画像信号”≧“階調０のシェーディング基準信号”が成り立たない場合、制御部２１はｍビット目の残像データとして、０を残像補正メモリ２０−４に格納する（ステップＳ２９）。

ステップＳ２８において、“第１ラインのｍビット目の画像信号”≧“階調０のシェーディング基準信号”が成り立つ場合、制御部２１はカウンタｎを１に設定する（ステップＳ３０）。続いて、制御部２１は、“第１ラインのｍビット目の画像信号”≧“階調ｎのシェーディング基準信号”が成り立つか否かを判定する（ステップＳ３１）。

ステップＳ３１において、“第１ラインのｍビット目の画像信号”≧“階調ｎのシェーディング基準信号”が成り立たない場合、制御部２１はｍビット目の残像データとして、階調ｎと階調（ｎ−１）の残像信号を第１ラインメモリ１９内の残像メモリから残像補正メモリ２０−４に格納する（ステップＳ３２）。

ステップＳ３１において、“第１ラインのｍビット目の画像信号”≧“階調ｎのシェーディング基準信号”が成り立つ場合、制御部２１はカウンタｎがＸか否かを判定する（ステップＳ３３）。カウンタｎがＸであるとき、ｍビット目の残像データとして、階調Ｘと階調（Ｘ−１）の残像信号を第１ラインメモリ１９内の残像メモリから残像補正メモリ２０−４に格納する（ステップＳ３４）。一方、カウンタｎがＸでないとき、カウンタｎをインクリメントし（ステップＳ３５）、ステップＳ３１に戻る。

ステップＳ２９、Ｓ３２、Ｓ３４の処理後、ステップＳ３６へ進む。ステップＳ３６では、制御部２１はカウンタｍがＭであるか否かを判定する。すなわち、１ライン上の全ての画素に対して処理が終了したか否かを判定する。カウンタｍがＭでないとき、カウンタｍをインクリメントし（ステップＳ３７）、ステップＳ２７へ戻る。

一方、ステップＳ３６において、カウンタｍがＭであるとき、制御部２１は画像信号の全ビット（合計Ｍ）を画像信号メモリ２０−１から読み出す（ステップＳ３８）。続いて、制御部２１は、画像信号メモリ２０−１から読み出した画像信号と残像補正メモリ２０−４に記憶されている残像データを用いて、残像補正を行う（ステップＳ３９）。この残像補正の演算ついては後で詳述する。残像補正を行った後、得られた画像信号を画像信号メモリ２０−２に格納する（ステップＳ４０）。

次に、制御部２１は、カウンタｍを１に設定する（ステップＳ４１）。さらに、カウンタｎを０に設定する（ステップＳ４２）。続いて、制御部２１は、“ｍビット目の残像補正後の画像信号”≧“階調０のシェーディング基準信号”が成り立つか否かを判定する（ステップＳ４３）。

ステップＳ４３において、“ｍビット目の残像補正後の画像信号”≧“階調０のシェーディング基準信号”が成り立たない場合、ｍビット目のシェーディングデータとして、階調０と階調１のシェーディング基準信号を第１ラインメモリ１９内のシェーディング基準メモリからシェーディングメモリ２０−３に格納する（ステップＳ４４）。

ステップＳ４３において、“ｍビット目の残像補正後の画像信号”≧“階調０のシェーディング基準信号”が成り立つ場合、制御部２１はカウンタｎを１に設定する（ステップＳ４５）。

次に、制御部２１は、“ｍビット目の残像補正後の画像信号”≧“階調ｎのシェーディング基準信号”が成り立つか否かを判定する（ステップＳ４６）。これが成り立たない場合、制御部２１はｍビット目のシェーディングデータとして、階調ｎと階調（ｎ−１）のシェーディング基準信号を第１ラインメモリ１９内のシェーディング基準メモリからシェーディングメモリ２０−３に格納する（ステップＳ４７）。

一方、ステップＳ４６において、“ｍビット目の残像補正後の画像信号”≧“階調ｎのシェーディング基準信号”が成り立つ場合、制御部２１はカウンタｎがＸか否かを判定する（ステップＳ４８）。カウンタｎがＸであるとき、ｍビット目のシェーディングデータとして、階調Ｘと階調（Ｘ−１）のシェーディング基準信号を第１ラインメモリ１９内のシェーディング基準メモリからシェーディングメモリ２０−３に格納する（ステップＳ４９）。

一方、ステップＳ４８において、カウンタｎがＸでないとき、カウンタｎをインクリメントし（ステップＳ５０）、ステップＳ４６に戻る。

ステップＳ４４、Ｓ４７、Ｓ４９の処理後、ステップＳ５１へ進む。ステップＳ５１では、制御部２１はカウンタｍがＭであるか否かを判定する。すなわち、１ライン上の全ての画素に対して処理が終了したか否かを判定する。カウンタｍがＭでないとき、カウンタｍをインクリメントし（ステップＳ５２）、ステップＳ４２へ戻る。

一方、ステップＳ５１において、カウンタｍがＭであるとき、階調０シェーディング基準メモリ１９Ａ−０に記憶された階調０シェーディング基準信号と、画像信号メモリ２０−２に記憶された画像信号と、シェーディングメモリ２０−３に記憶されたシェーディングデータとを用いてシェーディング補正を行う（ステップＳ５３）。このシェーディング補正の演算については後で詳述する。

次に、制御部２１は、シェーディング補正後の画像データを信号処理部１８から出力する（ステップＳ５４）。その後、制御部２１は、画像信号メモリ２０−１、シェーディングメモリ２０−３、及び残像補正メモリ２０−４に記憶されたデータをそれぞれ消去する（ステップＳ５５）。

次に、制御部２１はカウンタＩがＬであるか否かを判定する（ステップＳ５６）。カウンタＩは、画像スキャン時の原稿のライン数を表す。カウンタＩがＬでないとき、カウンタＩをインクリメントし（ステップＳ５７）、ステップＳ２３へ戻る。一方、カウンタＩがＬであるとき、画像スキャンの処理を終了する。

［１−２−３］残像補正の演算
以下に、ステップＳ３９にて行われる残像補正の演算について詳細に説明する。

図９は、第１実施形態における残像補正の演算を示す図である。

第１ラインの残像補正後の画像信号をＢ(pixel)とし、階調(ｎ−１)における、第１ラインの残像補正後の画像信号をＢ(ｎ−１)とし、階調ｎにおける、第１ラインの残像補正後の画像信号をＢ(ｎ)とする。また、画像信号に含まれる残像信号の推定値をＡ(pixel)とし、階調(ｎ−１)における残像信号をＡ(ｎ−１)とし、階調ｎにおける残像信号をＡ(ｎ)とする。さらに、残像補正後の画像信号をＣ(pixel)とし、残像補正前の画像信号をＤ(pixel)とする。ただし、Ｂ(ｎ−１)≦Ｂ(pixel)＜Ｂ(ｎ)とする。

このとき、残像補正後の画像信号Ｃ(pixel)は、以下の式（１）〜（４）にて算出することができる。

［１−２−４］シェーディング補正の演算
次に、ステップＳ５３にて行われるシェーディング補正の演算について詳細に説明する。

図１０（ａ）及び図１０（ｂ）は、第１実施形態におけるシェーディング補正の演算を示す図である。

残像補正後の画像信号をＣ(pixel)とし、階調(ｎ−１)におけるシェーディングデータをＣ(ｎ−１)とし、階調ｎにおけるシェーディングデータをＣ(ｎ)とする。さらに、シェーディング補正後の画像信号をＥ(pixel)とし、階調(ｎ−１)におけるシェーディング補正後の画像信号をＥ(ｎ−１)＝(ｎ−１)／Ｘ・Ｅとし、階調ｎにおけるシェーディング補正後の画像信号をＥ(ｎ)＝ｎ／Ｘ・Ｅとする。ただし、Ｃ(ｎ−１)≦Ｃ(pixel)＜Ｃ(ｎ)とする。

このとき、シェーディング補正後の画像信号Ｅ(pixel)は、以下の式（５）〜（７）にて算出することができる。

第１実施形態では、暗時から明時の間のＸ＋１段階の階調で、画像補正用データを取得するために、階調０〜Ｘの各段階における残像信号（残像補正用データ）とシェーディング基準信号（シェーディング補正用データ）を記憶するラインメモリを有する。さらに、点滅制御が可能で、階調０〜Ｘの光の照射が可能な光源を有する。取得した残像補正用データとシェーディング補正用データを用いて、複数階調における残像補正とリニアリティ補正（シェーディング補正）を行うことにより、濃度ムラなどの画像の不具合の発生を抑えることができる。

なお、第１実施形態では単色のシェーディング板（ここでは階調ｎ、すなわち明時）を用いたが、単色に限定されず複数の階調を有するシェーディング板を用いてもよい。少ない階調数を備えたシェーディング板と光量調整可能な光源を組み合わせることによって、より多くの階調を備えたシェーディング基準信号と残像信号を取得でき、より正確な画像補正を実現できる。

以上説明したように第１実施形態によれば、多階調における残像補正とリニアリティ補正を行うことができる。これにより、画像に濃度ムラなどの不具合が発生するのを抑えることが可能である。

［２］第２実施形態
次に、第２実施形態の画像読取装置について説明する。

前記第１実施形態では、Ｘ階調のシェーディング板に多階調（階調０〜Ｘ）の残像信号とシェーディング基準信号を得るため、光量を変化させた光を順次照射することにより、階調毎に残像信号（残像補正用データ）とシェーディング基準信号（シェーディング補正用データ）を取得した。

この第２実施形態では、多階調（階調１〜Ｘ）のシェーディング板に階調Ｘの光を照射して、多階調のシェーディング板の画像をそれぞれ読み取ることにより、階調毎に残像信号とシェーディング基準信号をそれぞれ取得する例を説明する。

［２−１］構成及び動作
第２実施形態の画像読取装置の構成は、多階調のシェーディング板２２を有する点を除き、図１に示した第１実施形態と同様である。さらに、画像スキャン時の画像データを取得する動作も、図５〜図１０に示したものと同様である。なお、光源１１は光量調整機能を持たないものでもよい。

［２−１−１］残像信号及びシェーディング基準信号の取得
以下に、多階調（階調１〜Ｘ）のシェーディング板の画像を読み取ることにより、階調毎に残像信号とシェーディング基準信号を取得する動作を述べる。

図１１は、第２実施形態の画像読取装置における残像信号とシェーディングデータを取得する動作を示すフローチャートである。ここで、イメージセンサ１６の１ラインの画素ビット数をＭとし、シェーディング基準信号の数を（Ｘ＋１）とする。図１２は、第２実施形態にて利用される多階調のシェーディング板２２を示す。シェーディング板２２は、階調１の単色を持つシェーディング板２２−１、階調２の単色を持つシェーディング板２２−２、…、階調Ｘ−１の単色を持つシェーディング板２２−(Ｘ−１)、及び階調Ｘの単色を持つシェーディング板２２−Ｘを有する。

図１１に示すように、まず、制御部２１は、イメージセンサ１６がシェーディング板２２の画像を読み取る位置に入射光の焦点を移動する（ステップＳ６１）。続いて、制御部２１は、光源制御部１２により光源１１を消灯する（ステップＳ６２）。

次に、制御部２１は、光源１１を消灯した直後の１ラインの画像信号を、イメージセンサ１６からＡ／Ｄ変換器１７を介して信号処理部１８に取り込む。すなわち、制御部２１は、階調０時（暗時）にイメージセンサ１６から出力される信号を、Ａ／Ｄ変換器１７から画像信号として信号処理部１８に取り込む。詳述すると、光源１１の消灯時（階調０時）にイメージセンサ１６から出力されたアナログ信号はＡ／Ｄ変換器１７に入力される。Ａ／Ｄ変換器１７は、受け取ったアナログ信号をデジタル信号に変換し、信号処理部１８に出力する（ステップＳ６３）。続いて、制御部２１は、画像信号の全ビット（合計Ｍ）を階調０のシェーディング基準信号として第１ラインメモリ１９内の階調０シェーディング基準メモリ１９Ａ−０に格納する（ステップＳ６４）。

次に、制御部２１は、カウンタｎを１とする（ステップＳ６５）。カウンタｎ（ｎ＝０、１、２、…、Ｘ−１、Ｘ）はシェーディング板２２の階調を表し、ここでの階調は暗時から明時に向かって、０、１、２、…、Ｘ−１、Ｘの段階を持つ。なお、カウンタｎの初期値は０である。

次に、制御部２１は、イメージセンサ１６が階調ｎのシェーディング板２２−ｎ（ここでのｎは１〜Ｘ）の画像を読み取る位置に入射光の焦点を移動する（ステップＳ６６）。続いて、制御部２１は、ライン同期信号を検出する（ステップＳ６７）。さらに、制御部２１は、ライン同期信号を検出した直後に、光源制御部１２により光源１１を点灯する（ステップＳ６８）。その後、ライン同期信号を検出した直後に、光源制御部１２により光源１１を消灯する（ステップＳ６９）。

次に、制御部２１は、光源１１を消灯した直後の１ラインの画像信号を、イメージセンサ１６からＡ／Ｄ変換器１７を介して信号処理部１８に取り込む。すなわち、階調ｎのシェーディング板２２−ｎにて反射された光がイメージセンサ１６にて光電変換され、光電変換によって生じた信号がＡ／Ｄ変換器１７から画像信号として信号処理部１８に取り込まれる（ステップＳ７０）。続いて、制御部２１は、信号処理部１８に取り込んだ画像信号の全ビット（合計Ｍ）を、階調ｎのシェーディング基準信号としてラインメモリ１９内の階調ｎシェーディング基準メモリ１９Ａ−ｎに格納する（ステップＳ７１）。

次に、制御部２１は、階調ｎシェーディング基準メモリ１９Ａ−ｎに画像信号を格納した直後、すなわちイメージセンサ１６から階調ｎのシェーディング基準信号が出力された直後、さらにイメージセンサ１６から出力される１ラインの画像信号を、Ａ／Ｄ変換器１７から信号処理部１８に取り込む（ステップＳ７２）。理想的にはイメージセンサ１６に蓄積された電荷はゼロになっているはずだが、全ての電荷は出力されずに一部の電荷が残っている。ステップＳ７２では、この残った電荷を取り込むことで、階調ｎの残像信号として取り込むことができる。続いて、制御部２１は、ステップＳ７２において信号処理部１８に取り込まれた画像信号と、階調０シェーディング基準メモリ１９Ａ−０に格納された暗時の画像信号の差分を、信号処理部１８により算出する（ステップＳ７３）。そして、１ラインの全ビットについて算出した結果を、残像信号として階調ｎの残像メモリ１９Ｂ−ｎに格納する（ステップＳ７４）。

次に、制御部２１は、カウンタｎがＸであるか否かを判定する（ステップＳ７５）。すなわち、階調０〜Ｘまでの全ての処理が終了したか否かを判定する。カウンタｎがＸでないとき、カウンタｎをインクリメントする（ステップＳ７６）。そして、ステップＳ６６へ戻り、ステップＳ６６以降の処理を繰り返す。一方、カウンタｎがＸであるとき、処理を終了する。

その後、取得した残像信号とシェーディング基準信号を用いて、図５〜図８に示したように、画像スキャン時の画像データを補正する。

第２実施形態では、暗時から明時の間のＸ＋１段階の階調で、画像補正用データを取得するために、階調０〜Ｘの各段階における残像信号（残像補正用データ）とシェーディング基準信号（シェーディング補正用データ）を記憶するラインメモリを有する。さらに、階調１、２、…、Ｘの単色をそれぞれ持つシェーディング板２２と、点滅制御が可能な光源を有する。取得した残像補正用データとシェーディング補正用データを用いて、複数階調における残像補正とリニアリティ補正（シェーディング補正）を行うことにより、濃度ムラなどの画像の不具合の発生を抑えることができる。

以上説明したように第２実施形態によれば、多階調における残像補正とリニアリティ補正を行うことができる。これにより、画像に濃度ムラなどの不具合が発生するのを抑えることが可能である。なお、本実施形態におけるラインメモリは、イメージセンサモジュール内に内蔵されていてもよく、またスキャナ等の読み取り装置内に内蔵されていてもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１１…光源、１２…光源制御部、１３…位置制御モータ、１４…焦点位置制御部、１５…シェーディング板、１６…イメージセンサ、１７…アナログ／デジタル（Ａ／Ｄ）変換器、１８…信号処理部、１９…第１ラインメモリ、２０…第２ラインメモリ、２１…制御部、２２…シェーディング板。

Claims (5)

1. 副走査方向に直交する主走査方向に受光素子がライン状に配置されたイメージセンサを備え、前記イメージセンサの前記副走査方向への読み取り動作で前記主走査方向の複数ラインの画像を読み取る画像読取装置において、
   光源から照射された光を反射するシェーディング板と、
   前記シェーディング板から反射される階調０からｎ（ｎは１以上の自然数）の光により前記イメージセンサから出力される階調０からｎの基準信号をそれぞれ記憶する基準メモリと、
   前記イメージセンサから階調１からｎの前記基準信号が出力された後、イメージセンサから出力される階調１からｎの残像信号をそれぞれ記憶する残像メモリと、
   前記イメージセンサにより読み取った、第１ラインの画像信号と前記第１ラインの次の第２ラインの画像信号とを記憶する画像信号メモリと、
   前記第１ラインの画像信号が、階調(ｎ−１)の基準信号以上で、階調ｎの基準信号より小さいとき、前記残像メモリに記憶された階調(ｎ−１)の残像信号と階調ｎの残像信号とを記憶する残像補正メモリと、
   前記残像補正メモリに記憶された、前記階調(ｎ−１)の残像信号と前記階調ｎの残像信号とを用いて、前記第２ラインの画像信号に対して残像補正を行う信号処理部と、
   を具備することを特徴とする画像読取装置。
2. 前記残像補正後の前記第２ラインの画像信号が、前記階調(ｎ−１)の基準信号以上で、前記階調ｎの基準信号より小さいとき、前記階調(ｎ−１)の基準信号と前記階調ｎの基準信号とを記憶するシェーディングメモリをさらに具備し、
   前記信号処理部は、少なくとも前記シェーディングメモリに記憶された、前記階調(ｎ−１)の基準信号と前記階調ｎの基準信号とを用いて、前記残像補正後の前記第２ラインの画像信号に対してシェーディング補正を行うことを特徴とする請求項１に記載の画像読取装置。
3. 前記シェーディング板は所定階調の単色を有し、
   前記光源は、複数階調の光を前記シェーディング板に照射することを特徴とする請求項１または２に記載の画像読取装置。
4. 前記シェーディング板は、複数階調の単色をそれぞれ有し、
   前記光源は、所定階調の光を前記シェーディング板に照射することを特徴とする請求項１または２に記載の画像読取装置。
5. 前記残像メモリに記憶される前記階調１からｎの残像信号はそれぞれ、前記イメージセンサから階調１からｎの前記基準信号が出力された後、さらに前記基準メモリに記憶される階調０（暗時）の基準信号を減算した信号であることを特徴とする請求項１乃至４に記載の画像読取装置。

Images