[go: up one dir, main page]

JP2012064844A - Method of manufacturing circuit board - Google Patents

Method of manufacturing circuit board Download PDF

Info

Publication number
JP2012064844A
JP2012064844A JP2010209085A JP2010209085A JP2012064844A JP 2012064844 A JP2012064844 A JP 2012064844A JP 2010209085 A JP2010209085 A JP 2010209085A JP 2010209085 A JP2010209085 A JP 2010209085A JP 2012064844 A JP2012064844 A JP 2012064844A
Authority
JP
Japan
Prior art keywords
insulating film
conductor
circuit board
manufacturing
solvent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010209085A
Other languages
Japanese (ja)
Inventor
Takeo Kawase
健夫 川瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010209085A priority Critical patent/JP2012064844A/en
Publication of JP2012064844A publication Critical patent/JP2012064844A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a circuit board in which a via hole can be opened easily by printing method.SOLUTION: A first conductor formation process for forming a first conductor is carried out on a substrate, a first insulating film deposition process for depositing a first insulating film is then carried out to cover the first conductor. Subsequently, a through hole formation process for opening a through hole 32 in the first insulating film on the first conductor to expose the surface of the first conductor is carried out. Thereafter, a liquid-repellent process for repelling liquid from the surface of the first conductor is carried out. Finally, a second insulating film deposition process for forming a second insulating film by printing a precursor resin on a region other than the through hole 32 and then curing the precursor resin is carried out.

Description

本発明は、回路基板の製造方法に関する。取り分け、印刷法を用いて機能性有機材料を塗布する事により、アクティブマトリックス基板を製造する方法に関する。   The present invention relates to a circuit board manufacturing method. In particular, the present invention relates to a method of manufacturing an active matrix substrate by applying a functional organic material using a printing method.

従来、シリコン半導体を利用したアクティブマトリックス基板を製造するには、薄膜の成膜工程とフォトリソグラフィー工程、及びエッチング工程を基本サイクルとし、この基本サイクルを複数回繰り返していた。まず、薄膜が基板全体に成膜された後に、必要となる薄膜パターンに応じたフォトレジストパターンを作り、そのパターンに基づいて薄膜の大半をエッチング工程で除去し、その後に残ったフォトレジストパターンも除去して基本サイクルとしていた。即ち、この製造方法では、薄膜材料の多くとフォトレジスト材料の総てを最終的に捨てねばならず、いわば、壮大な無駄に立脚していると言えた。加えて、成膜工程やエッチング工程には真空プロセスが必要とされ、これらの工程は処理時間が長く、生産性が悪い上に、大規模な製造装置が必要とされていた。   Conventionally, in order to manufacture an active matrix substrate using a silicon semiconductor, a thin film formation process, a photolithography process, and an etching process are used as basic cycles, and this basic cycle is repeated a plurality of times. First, after the thin film is formed on the entire substrate, a photoresist pattern corresponding to the required thin film pattern is made, and most of the thin film is removed by the etching process based on the pattern, and the remaining photoresist pattern is It was removed and used as a basic cycle. That is, in this manufacturing method, most of the thin film material and all of the photoresist material have to be finally discarded, so to speak, it can be said that it is based on grand waste. In addition, a vacuum process is required for the film forming process and the etching process. These processes require a long processing time, poor productivity, and a large-scale manufacturing apparatus.

そこで、上述の基本サイクルを出来る限り使用せず、生産性に優れ、大規模な製造装置の使用も極力避けた製造方法として、アクティブマトリックス基板を印刷法にて製造する方法が検討されている。印刷法には様々な方式が有るが、アクティブマトリックス基板を製造するにはインクジェット法式が適していると考えられている。これは、インクジェット法式が各種の印刷方法の中で、唯一、基板に非接触でパターンを形成し、欠陥の発生確率が最も低いからである。インクジェット法式以外の各種印刷法式は、印刷版を基板に接触させる為、ごみの巻き込みや、物理的な欠損をなくす事が困難であるからである。   Therefore, a method of manufacturing an active matrix substrate by a printing method has been studied as a manufacturing method that does not use the above basic cycle as much as possible, has excellent productivity, and avoids the use of a large-scale manufacturing apparatus as much as possible. Although there are various printing methods, the inkjet method is considered suitable for manufacturing an active matrix substrate. This is because the ink jet method forms the pattern in a non-contact manner on the substrate only among the various printing methods, and the probability of occurrence of defects is the lowest. This is because various printing methods other than the ink jet method make it difficult to eliminate dust entrapment and physical defects because the printing plate is brought into contact with the substrate.

さて、通常、アクティブマトリックス基板には複数の配線層が設けられ、これらの配線層は絶縁膜にて分離されている。配線層間で電気的な導通が必要な箇所には、ヴィアホールを開口して両配線間を接続している。印刷法にてアクティブマトリックス基板を製造する際にも、この配線層間の導通が必要となる。例えば特許文献1では、フォトリソグラフィー工程とドライエッチング工程とを用いて、ヴィアホールを形成している。又、特許文献2では、絶縁膜にレーザー光を照射してヴィアホールを形成している。   In general, an active matrix substrate is provided with a plurality of wiring layers, and these wiring layers are separated by an insulating film. In places where electrical continuity is required between the wiring layers, via holes are opened to connect the two wirings. Even when an active matrix substrate is manufactured by a printing method, conduction between the wiring layers is required. For example, in Patent Document 1, via holes are formed using a photolithography process and a dry etching process. In Patent Document 2, a via hole is formed by irradiating a laser beam to an insulating film.

特開2008−277371号公報JP 2008-277371 A 特開2007−266237号公報JP 2007-266237 A

しかしながら、特許文献1に代表される従来の製造方法では、フォトリソグラフィー工程が、アクティブマトリックス基板に利用されている機能性有機材料に重大な影響を及ぼし、特性に優れたアクティブマトリックス基板を安定的に製造するのが困難であるという課題があった。これはフォトリソグラフィー工程中の露光時に強い短波長光が機能性有機材料に照射され、機能性有機材料が光劣化する恐れが有るからである。又、フォトリソグラフィー工程中の現像時に現像液が機能性有機材料に染み渡り、機能性有機材料が化学的に変化する恐れが有るからでもある。   However, in the conventional manufacturing method represented by Patent Document 1, the photolithography process has a significant effect on the functional organic material used for the active matrix substrate, and the active matrix substrate having excellent characteristics can be stably formed. There was a problem that it was difficult to manufacture. This is because the functional organic material may be irradiated with strong short-wavelength light during exposure in the photolithography process, and the functional organic material may be photodegraded. Moreover, it is because there exists a possibility that a developing solution may permeate | transmit a functional organic material at the time of image development in a photolithography process, and a functional organic material may change chemically.

又、特許文献2に代表される従来の製造方法では、レーザー装置を利用している為に製造原価が高騰するという課題の他に、生産性が悪く、歩留まりも低いという課題もあった。通常、ヴィアホール開口にはレーザーを同一地点に複数回照射する必要がある。而もアクティブマトリックス基板にヴィアホールは数万個から数百万個存在するので、これらをレーザー装置で数個ずつ乃至は数百個ずつアライメントを取りつつ開口して行くと、その処理に極めて長い時間が費やされてしまう。又、レーザー出力が僅かに変動するだけで、電気的な導通が取れなくなる。例えば僅かにレーザー出力が弱ければ、ヴィアホールは開口できず(ヴィアホール底部に絶縁膜が残り)、反対に僅かでも強過ぎれば、導通を取るべき電極までをもアブレーションさせてしまうからである。更に、レーザーアブレーションを利用している関係から、ゴミの発生が避けられず、アクティブマトリックス基板を汚す結果、歩留まりを低下させていた。   In addition, the conventional manufacturing method represented by Patent Document 2 has a problem that productivity is low and a yield is low, in addition to the problem that the manufacturing cost increases due to the use of a laser device. Normally, it is necessary to irradiate a laser beam at the same point several times to the opening of the via hole. However, since there are tens of thousands to millions of via holes in the active matrix substrate, opening them while aligning several to several hundreds with a laser device is extremely long. Time is spent. In addition, electrical continuity cannot be obtained even if the laser output fluctuates slightly. For example, if the laser output is slightly weak, the via hole cannot be opened (an insulating film remains at the bottom of the via hole). On the other hand, if it is too strong, even the electrode to be conductive is ablated. Furthermore, because of the use of laser ablation, the generation of dust is unavoidable, and the yield is lowered as a result of soiling the active matrix substrate.

換言すれば、従来は印刷法に適したヴィアホール形成方法がなく、その為に優れた特性を有する回路基板を、印刷法にて、高歩留まりで安定的に製造する事が困難であるという課題があった。   In other words, there is no conventional via hole forming method suitable for the printing method, and it is difficult to stably produce a circuit board having excellent characteristics with a high yield by the printing method. was there.

本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

(適用例1) 本適用例に係わる回路基板の製造方法は、基板上に第一導電体を形成する第一導電体形成工程と、第一導電体を被覆する様に第一絶縁膜を成膜する第一絶縁膜成膜工程と、第一導電体上の第一絶縁膜に貫通孔を開口して、第一導電体の表面を露出させる貫通孔形成工程と、第一導電体の表面を撥液化させる撥液化工程と、貫通孔以外の領域に前駆体樹脂を印刷し、印刷後に前駆体樹脂を硬化して第二絶縁膜を形成する第二絶縁膜形成工程と、を含む事を特徴とする。
この構成によれば、印刷法にて回路基板にヴィアホールを容易に開口でき、而も回路基板に作製された電子素子に悪影響を及ぼさない。その為に、優れた回路特性を示す回路基板を、印刷法にて、高歩留まりで安定的に製造する事ができる。
Application Example 1 A circuit board manufacturing method according to this application example includes a first conductor forming step of forming a first conductor on a substrate, and a first insulating film formed so as to cover the first conductor. A first insulating film forming step for forming a film, a through hole forming step for exposing a surface of the first conductor by opening a through hole in the first insulating film on the first conductor, and a surface of the first conductor A lyophobic step for forming a lyophobic solution, and a second insulating film forming step for printing the precursor resin in a region other than the through-hole and curing the precursor resin after printing to form a second insulating film. Features.
According to this configuration, the via hole can be easily opened in the circuit board by a printing method, and the electronic element manufactured on the circuit board is not adversely affected. Therefore, a circuit board exhibiting excellent circuit characteristics can be stably manufactured with a high yield by a printing method.

(適用例2) 上記適用例に係わる回路基板の製造方法において、撥液化工程後に、第一絶縁膜上に第二導電体を形成する第二導電体形成工程を含み、第二導電体形成工程後に第二絶縁膜形成工程を行う事が好ましい。
撥液化工程は金属等の導電体の表面を選択的に撥液化させる。この構成によれば、撥液化工程時に未だ第二導電体が形成されていないので、第一導電体で貫通孔が開口している部位のみが選択的に撥液化され、その他の領域は撥液化されない。従って、次の第二絶縁膜形成工程では、貫通孔以外の領域に均一に前駆体樹脂を印刷でき、貫通孔以外の領域には隈無く第二絶縁膜を形成する事ができる。
Application Example 2 In the method of manufacturing a circuit board according to the application example, the second conductor forming process includes a second conductor forming process of forming a second conductor on the first insulating film after the liquid repellent process. It is preferable to perform the second insulating film formation step later.
In the liquid repellent step, the surface of a conductor such as a metal is selectively made liquid repellent. According to this configuration, since the second conductor is not yet formed at the time of the liquid repellent process, only the portion where the through hole is opened in the first conductor is selectively liquid repellent, and the other areas are liquid repellent. Not. Therefore, in the next second insulating film forming step, the precursor resin can be printed uniformly in the region other than the through hole, and the second insulating film can be formed without any defects in the region other than the through hole.

(適用例3) 上記適用例に係わる回路基板の製造方法において、第二絶縁膜形成工程後に、貫通孔を含む領域に第三導電体を形成する第三導電体形成工程を含む事が好ましい。
この構成によれば、貫通孔を含む領域には第二絶縁膜が形成されて居らず、そこは自然にヴィアホールとなっている。従って、第一導電体と第三導電体との間で、第一絶縁膜と第二絶縁膜とを介して、電気的に導通を取る事ができ、印刷法にて、複雑で高機能な回路を有する回路基板を製造する事ができる。
Application Example 3 In the method for manufacturing a circuit board according to the application example described above, it is preferable to include a third conductor forming step of forming a third conductor in a region including the through hole after the second insulating film forming step.
According to this configuration, the second insulating film is not formed in the region including the through hole, and the region naturally becomes a via hole. Therefore, electrical conduction can be established between the first conductor and the third conductor via the first insulating film and the second insulating film, and the printing method is complicated and highly functional. A circuit board having a circuit can be manufactured.

(適用例4) 上記適用例に係わる回路基板の製造方法において、第一導電体形成工程後に、有機半導体膜を印刷する半導体膜形成工程を含み、半導体膜形成工程後に第一絶縁膜成膜工程を行う事が好ましい。
この構成によれば、機能性有機材料として有機半導体膜を利用できるので、回路基板に有機物薄膜トランジスターを形成でき、高機能な回路を有する回路基板を製造することができる。更に、この構成では、第一導電体をソースドレイン電極とし、ソースドレイン電極形成後にトランジスターの活性層半導体膜を印刷し、その後にゲート絶縁膜として機能する第一絶縁膜を成膜する事になる。即ち、第一導電体形成工程が最初になるので、この工程が有機半導体膜やゲート絶縁膜に影響を及ぼす事はなく、様々な手法を第一導電体形成工程に適応できる(工程自由度が高い)。薄膜トランジスターでは半導体膜とゲート絶縁膜とがトランジスター特性を定める重要な要素であるが、この構成では第一導電体形成工程がこれらの重要な要素に悪影響を及ぼす事態を完全に排除でき、高性能な薄膜トランジスターを製造する事ができるのである。
又、トランジスターを用いた回路ではトランジスターのチャンネル形成領域長(有機物薄膜トランジスターでは、ソース電極とドレイン電極とを離間する距離)を短くする事が回路性能を向上させるのに重要な要件である。この構成によれば、第一導電体形成工程の工程自由度が高く、有機半導体膜やゲート絶縁膜の形成に先立って、ここにフォトリソグラフィー工程とエッチング工程を利用できるので、チャンネル形成領域長を数ミクロン、乃至はそれ以下へと、極めて短くする事ができる。換言すれば、回路基板の製造工程中で、最初に一回だけフォトリソグラフィー工程とエッチング工程とを使えば、残りの工程をすべて印刷法で回路基板を製造しても、チャンネル形成領域長が極めて短い高性能な薄膜トランジスターを回路基板に設ける事が可能となる。
Application Example 4 In the method of manufacturing a circuit board according to the application example described above, the method includes a semiconductor film formation step of printing an organic semiconductor film after the first conductor formation step, and the first insulating film formation step after the semiconductor film formation step. It is preferable to carry out.
According to this configuration, since an organic semiconductor film can be used as the functional organic material, an organic thin film transistor can be formed on the circuit board, and a circuit board having a highly functional circuit can be manufactured. Further, in this configuration, the first conductor is used as a source / drain electrode, the active layer semiconductor film of the transistor is printed after the source / drain electrode is formed, and then the first insulating film functioning as a gate insulating film is formed. . That is, since the first conductor forming process is the first, this process does not affect the organic semiconductor film and the gate insulating film, and various methods can be applied to the first conductor forming process (the degree of freedom in the process). high). In a thin film transistor, the semiconductor film and the gate insulating film are important elements that determine transistor characteristics, but with this configuration, it is possible to completely eliminate the situation where the first conductor formation process adversely affects these important elements. A thin film transistor can be manufactured.
In a circuit using a transistor, it is an important requirement to improve circuit performance to shorten the length of the channel formation region of the transistor (distance separating the source electrode and the drain electrode in the case of an organic thin film transistor). According to this configuration, the degree of freedom in the first conductor forming process is high, and the photolithography process and the etching process can be used here prior to the formation of the organic semiconductor film and the gate insulating film. It can be very short to a few microns or less. In other words, if the photolithography process and the etching process are used only once in the manufacturing process of the circuit board, the length of the channel formation region is extremely large even if the circuit board is manufactured by the printing method for all the remaining processes. A short high-performance thin film transistor can be provided on the circuit board.

(適用例5) 上記適用例に係わる回路基板の製造方法において、有機半導体膜はエーテル系溶剤に対しても、ケトン系溶剤に対しても、エステル系溶剤に対しても、フッ素系溶剤に対しても難溶性を示す事が好ましい。
これらの構成によれば、π共役系分子を有機半導体膜として活用でき、且つこれらは芳香族炭化水素や飽和炭化水素を溶媒として利用できるので、有機半導体を含むインクを準備できる。即ち、有機半導体をインクジェット法などの印刷法で、回路基板に求められる形状に印刷できる。
Application Example 5 In the method of manufacturing a circuit board according to the application example described above, the organic semiconductor film is an ether solvent, a ketone solvent, an ester solvent, and a fluorine solvent. However, it is preferable to exhibit poor solubility.
According to these configurations, π-conjugated molecules can be used as an organic semiconductor film, and since they can use an aromatic hydrocarbon or a saturated hydrocarbon as a solvent, an ink containing an organic semiconductor can be prepared. That is, the organic semiconductor can be printed in a shape required for the circuit board by a printing method such as an inkjet method.

(適用例6) 上記適用例に係わる回路基板の製造方法において、第一絶縁膜はエーテル系溶剤又は、ケトン系溶剤、エステル系溶剤、フッ素系溶剤のいずれかに可溶である事が好ましい。
これらの構成によれば、エーテル系溶剤、又はケトン系溶剤、又はエステル系溶剤、又はフッ素系溶剤、に可溶な絶縁材料、若しくはエーテル系樹脂、又はケトン系樹脂、又はエステル系樹脂、又はフッ素系樹脂、からなる絶縁材料を第一絶縁膜成膜工程に使用できるので、印刷法にて第一絶縁膜を形成できる。又、第一絶縁膜に対する選択肢が広いので、回路基板の機能を最大にする事ができる。さらに、第一絶縁膜をトランジスターのゲート絶縁膜として利用する場合には、第一絶縁膜材料が有機半導体膜を溶かさないので、半導体膜とゲート絶縁膜との界面が平滑で、且つ中間遷移層が存在しない綺麗な物となる。その結果、優れた特性を示す薄膜トランジスターを回路基板に作製する事ができる。
Application Example 6 In the method for manufacturing a circuit board according to the application example described above, the first insulating film is preferably soluble in any of an ether solvent, a ketone solvent, an ester solvent, and a fluorine solvent.
According to these structures, an insulating material soluble in an ether solvent, a ketone solvent, an ester solvent, or a fluorine solvent, an ether resin, a ketone resin, an ester resin, or fluorine Since an insulating material made of a resin can be used in the first insulating film forming step, the first insulating film can be formed by a printing method. In addition, since the options for the first insulating film are wide, the function of the circuit board can be maximized. Further, when the first insulating film is used as a gate insulating film of a transistor, the interface between the semiconductor film and the gate insulating film is smooth and the intermediate transition layer because the first insulating film material does not dissolve the organic semiconductor film. It becomes a beautiful thing that does not exist. As a result, a thin film transistor having excellent characteristics can be manufactured over a circuit board.

(適用例7) 上記適用例に係わる回路基板の製造方法において、第一絶縁膜はアルコール系溶剤に対して難溶性を示す事が好ましい。
この構成によれば、第一絶縁膜成膜工程後に行われる撥液化工程や第二導電体形成工程、及び第二絶縁膜形成工程に、アルコール系材料乃至はアルコール系溶剤に対して可溶な材料を使用できる。即ち、これらの材料を用いて、印刷法にて撥液化工程や第二導電体形成工程、及び第二絶縁膜形成工程を進めることができる。更に、これらの工程中に第一絶縁膜が損傷を受ける事もないので、第一絶縁膜は、回路基板にて求められる機能を劣化させることなく維持できる。
Application Example 7 In the method for manufacturing a circuit board according to the application example described above, it is preferable that the first insulating film exhibits poor solubility in an alcohol solvent.
According to this configuration, it is soluble in an alcohol-based material or an alcohol-based solvent in the lyophobic process, the second conductor forming process, and the second insulating film forming process performed after the first insulating film forming process. Material can be used. That is, using these materials, the lyophobic process, the second conductor forming process, and the second insulating film forming process can be performed by a printing method. Furthermore, since the first insulating film is not damaged during these steps, the first insulating film can be maintained without deteriorating the function required for the circuit board.

(適用例8) 上記適用例に係わる回路基板の製造方法において、第一絶縁膜は前駆体樹脂に対して難溶性を示す事が好ましい。
この構成によれば、第二絶縁膜形成工程中に第一絶縁膜が前駆体樹脂によって損傷を被ることはなく、第一絶縁膜は、回路基板にて求められる機能を劣化させることなく維持できる。
Application Example 8 In the method for manufacturing a circuit board according to the application example described above, it is preferable that the first insulating film exhibits poor solubility in the precursor resin.
According to this configuration, the first insulating film is not damaged by the precursor resin during the second insulating film forming step, and the first insulating film can be maintained without deteriorating the function required for the circuit board. .

(適用例9) 上記適用例に係わる回路基板の製造方法において、貫通孔形成工程は、第一絶縁膜を溶解する溶剤を第一絶縁膜に滴下する溶剤滴下工程を含む事が好ましい。
溶剤はインクジェット法で滴下する事が出来るので、この構成によれば、印刷法にて微細な貫通孔を容易に形成できる。
Application Example 9 In the circuit board manufacturing method according to the application example described above, it is preferable that the through-hole forming step includes a solvent dropping step of dropping a solvent that dissolves the first insulating film onto the first insulating film.
Since the solvent can be dropped by an inkjet method, according to this configuration, a fine through hole can be easily formed by a printing method.

(適用例10) 上記適用例に係わる回路基板の製造方法において、貫通孔形成工程は、第一絶縁膜を均一にエッチングするエッチング工程を含み、エッチング工程は溶剤滴下工程後に行われる事が好ましい。
溶剤滴下工程では第一絶縁膜材料を、液滴の着弾点中央からその周辺へと移動させ、着弾点中央付近に貫通孔を設けることができる。但し、液滴量の変動や乾燥条件(温度や風量)の変動などに応じて、中央部付近に第一絶縁膜が薄く残る事態もあり得る。従って、この構成によれば、その様な希に僅かに残った薄膜を除去でき、確実に貫通孔を形成できる。
Application Example 10 In the method for manufacturing a circuit board according to the application example described above, it is preferable that the through hole forming process includes an etching process for uniformly etching the first insulating film, and the etching process is performed after the solvent dropping process.
In the solvent dropping step, the first insulating film material can be moved from the center of the landing point of the droplet to the periphery thereof, and a through hole can be provided in the vicinity of the center of the landing point. However, there may be a situation in which the first insulating film remains thin in the vicinity of the central portion in accordance with fluctuations in the amount of droplets and fluctuations in drying conditions (temperature and air volume). Therefore, according to this configuration, such a thin film that is slightly remaining can be removed, and a through-hole can be reliably formed.

(適用例11) 上記適用例に係わる回路基板の製造方法において、撥液化工程は、チオール化合物又はジスルフィド化合物を含む溶液に、第一導電体の表面を触れさせる事が好ましい。
この構成によれば、チオール化合物又はジスルフィド化合物の硫黄原子が金属原子と素早く結合するので、数秒から数分程度の短時間の接触で容易に第一導電体の表面のみを選択的に撥液化させる事ができる。
Application Example 11 In the method for manufacturing a circuit board according to the application example described above, it is preferable that the liquid repellency step includes bringing the surface of the first conductor into contact with a solution containing a thiol compound or a disulfide compound.
According to this configuration, the sulfur atom of the thiol compound or disulfide compound is quickly bonded to the metal atom, so that only the surface of the first conductor is easily made liquid repellent easily by a short contact of several seconds to several minutes. I can do things.

(適用例12) 上記適用例に係わる回路基板の製造方法において、チオール化合物がフッ素化アルキル鎖を含む事が好ましい。
フッ素化アルキル鎖は表面張力を下げるので、この構成によれば、チオール化合物が結合した表面の撥液性を極めて高くする事ができる。
Application Example 12 In the method for manufacturing a circuit board according to the application example, it is preferable that the thiol compound includes a fluorinated alkyl chain.
Since the fluorinated alkyl chain lowers the surface tension, according to this configuration, the liquid repellency of the surface to which the thiol compound is bonded can be made extremely high.

(適用例13) 上記適用例に係わる回路基板の製造方法において、ジスルフィド化合物がフッ素化アルキル鎖を含む事が好ましい。
フッ素化アルキル鎖は表面張力を下げるので、この構成によれば、ジスルフィド化合物が結合した表面の撥液性を極めて高くする事ができる。
Application Example 13 In the circuit board manufacturing method according to the application example described above, it is preferable that the disulfide compound includes a fluorinated alkyl chain.
Since the fluorinated alkyl chain lowers the surface tension, according to this configuration, the liquid repellency of the surface to which the disulfide compound is bonded can be made extremely high.

(適用例14) 上記適用例に係わる回路基板の製造方法において、前駆体樹脂は水酸基を有するモノマーを含む事が好ましい。
第二絶縁膜は第一絶縁膜上に形成されるが、第一絶縁膜はアルコール系材料に対して安定であるので、この構成によれば、前駆体樹脂が第一絶縁膜に損傷を及ぼす事(第一絶縁膜を溶融する事)を避けられる。
Application Example 14 In the circuit board manufacturing method according to the application example described above, the precursor resin preferably includes a monomer having a hydroxyl group.
Although the second insulating film is formed on the first insulating film, the first insulating film is stable against alcohol-based materials. Therefore, according to this configuration, the precursor resin damages the first insulating film. (Melting the first insulating film) can be avoided.

(適用例15) 上記適用例に係わる回路基板の製造方法において、前駆体樹脂はアルコール系溶剤に可溶である事が好ましい。
この構成によれば、前駆体樹脂をアルコール系溶剤で希釈できるので、その溶液の濃度を比較的自由に調整でき、各種印刷法を第二絶縁膜形成工程に適応できる。又、第一絶縁膜はアルコール系材料に対して安定であるので、第二絶縁膜形成工程が第一絶縁膜に損傷を及ぼす事(第一絶縁膜を溶融する事)を避けられる。
Application Example 15 In the method for manufacturing a circuit board according to the application example, the precursor resin is preferably soluble in an alcohol solvent.
According to this configuration, since the precursor resin can be diluted with an alcohol solvent, the concentration of the solution can be adjusted relatively freely, and various printing methods can be applied to the second insulating film forming step. Further, since the first insulating film is stable with respect to the alcohol-based material, it is possible to avoid the second insulating film forming step from damaging the first insulating film (melting the first insulating film).

(適用例16) 上記適用例に係わる回路基板の製造方法において、前駆体樹脂は光硬化性樹脂である事が好ましい。
この構成によれば、前駆体樹脂を印刷した後に、光照射する事で、速やか且つ容易に第二絶縁膜を形成する事ができる。
Application Example 16 In the method for manufacturing a circuit board according to the application example, the precursor resin is preferably a photocurable resin.
According to this configuration, the second insulating film can be formed quickly and easily by irradiating light after printing the precursor resin.

(適用例17) 上記適用例に係わる回路基板の製造方法において、前駆体樹脂は熱硬化性樹脂である事が好ましい。
この構成によれば、前駆体樹脂を印刷した後に、簡単な熱処理で、容易に第二絶縁膜を形成する事ができる。
Application Example 17 In the method for manufacturing a circuit board according to the application example, the precursor resin is preferably a thermosetting resin.
According to this structure, after printing precursor resin, a 2nd insulating film can be easily formed by simple heat processing.

(適用例18) 上記適用例に係わる回路基板の製造方法において、回路基板は、ゲート絶縁膜を備えるトランジスターを有し、第一絶縁膜がゲート絶縁膜として機能している事が好ましい。
この構成によれば、高機能回路を有する回路基板を実現する事ができる。又、第一導電体形成工程以外は、総て印刷法にて回路基板を製造するので、生産性が非常に高く、高機能回路を有する回路基板を一日で製造できると見積られている。而も工程の自動化が容易で、印刷法の主体がインクジェット法である為に廃棄物も少なくなる。
Application Example 18 In the circuit board manufacturing method according to the application example, it is preferable that the circuit board includes a transistor including a gate insulating film, and the first insulating film functions as the gate insulating film.
According to this configuration, a circuit board having a high-function circuit can be realized. Further, since the circuit board is manufactured by the printing method except for the first conductor forming step, it is estimated that the productivity is very high and a circuit board having a high-function circuit can be manufactured in one day. The process is easy to automate, and the main printing method is the ink jet method, which reduces waste.

実施形態1に係わる回路基板の製造方法を模式的に示した断面図。Sectional drawing which showed typically the manufacturing method of the circuit board concerning Embodiment 1. FIG. 実施形態1に係わる回路基板の製造方法を模式的に示した断面図。Sectional drawing which showed typically the manufacturing method of the circuit board concerning Embodiment 1. FIG. 実施形態1に係わる回路基板の製造方法を模式的に示した断面図。Sectional drawing which showed typically the manufacturing method of the circuit board concerning Embodiment 1. FIG. 実施形態1に係わる回路基板の製造方法を模式的に示した平面図。FIG. 3 is a plan view schematically showing the circuit board manufacturing method according to the first embodiment. 実施形態1に係わる回路基板の製造方法を模式的に示した平面図。FIG. 3 is a plan view schematically showing the circuit board manufacturing method according to the first embodiment. 実施形態1に係わる回路基板の製造方法の内で撥液化工程終了時の状態を説明した図。The figure explaining the state at the time of completion | finish of a liquid repelling process in the manufacturing method of the circuit board concerning Embodiment 1. FIG. 実施形態1に係わる回路基板の製造方法の内で貫通孔形成工程の原理を説明する図。The figure explaining the principle of a through-hole formation process in the manufacturing method of the circuit board concerning Embodiment 1. FIG. 実施形態1で詳述した回路基板の製造方法を用いて製造したアクティブマトリックス基板を模式的に示す平面図。FIG. 2 is a plan view schematically showing an active matrix substrate manufactured using the circuit board manufacturing method described in detail in the first embodiment. 実施形態1で詳述した回路基板の製造方法を用いて製造したアクティブマトリックス基板を用いた電気光学装置を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing an electro-optical device using an active matrix substrate manufactured using the circuit board manufacturing method described in detail in the first embodiment. 電気光学装置を用いた電子機器を模式的に示す斜視図で、(a)は正面斜視図、(b)は背面斜視図。FIG. 2 is a perspective view schematically showing an electronic apparatus using an electro-optical device, where (a) is a front perspective view and (b) is a rear perspective view. 変形例1に係わる回路基板の断面図。Sectional drawing of the circuit board concerning the modification 1. FIG. 変形例2に係わる回路基板の平面図。The top view of the circuit board concerning the modification 2. FIG. 変形例3に係わる回路基板の平面図。The top view of the circuit board concerning the modification 3. FIG. 変形例3に係わる回路基板の断面図。Sectional drawing of the circuit board concerning the modification 3. FIG. 変形例8に係わる回路基板の断面図。Sectional drawing of the circuit board concerning the modification 8. FIG.

以下、本発明の実施形態を、図面を用いて説明する。なお、以下の図面に於いては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the scales are different for each layer and each member so that each layer and each member has a size that can be recognized on the drawing.

(実施形態1)
図1及び図2、図3は、実施形態1に係わる回路基板の製造方法を模式的に示した断面図である。また、図4及び図5は実施形態1に係わる回路基板の製造方法を模式的に示した平面図である。尚、図1から図3は、図4及び図5のA−A‘とB−B‘の断面に相当し、便宜上、図1(a)にのみA−A‘とB−B‘の位置を記載してある。以下、図1から図5を用いて、回路基板の製造方法を説明する。
(Embodiment 1)
1, 2, and 3 are cross-sectional views schematically showing a circuit board manufacturing method according to the first embodiment. 4 and 5 are plan views schematically showing the circuit board manufacturing method according to the first embodiment. 1 to 3 correspond to the cross sections taken along lines AA ′ and BB ′ in FIGS. 4 and 5, and for the sake of convenience, only the positions of AA ′ and BB ′ are shown in FIG. Is described. Hereinafter, a method for manufacturing a circuit board will be described with reference to FIGS.

「概要」
まず図3(j)を用いて概要を説明する。
本発明は、二種類の導電層とこれらを分離する二種類の絶縁層を備える回路基板1の製造方法に関する。回路基板1は主として印刷法を用いて製造され、この製造方法に適する様に、二種類の絶縁層にヴィアホール31を開口して、二種類の導電層を互いに電気的に接続する技術に関する。図3(j)では、二種類の導電層は、第一導電体からなるソースドレイン電極11と第三導電体である画素電極13である。又、二種類の絶縁層とは、第一絶縁膜であるゲート絶縁膜21と第二絶縁膜である層間絶縁膜22である。ゲート絶縁膜21はソースドレイン電極11などの第一導電体を被覆しており、その上に層間絶縁膜22が設けられ、更にその上に画素電極13が形成される。ソースドレイン電極11上にはヴィアホール31が開口されており、このヴィアホール31を介して、ソースドレイン電極11と画素電極13とが接続されている。尚、第二導電体にてゲート電極12などが形成され、ゲート電極12と画素電極13とは層間絶縁膜22にて絶縁される。即ち、第一導電体と第二導電体とを絶縁するのが第一絶縁膜で、第二導電体と第三導電体とを絶縁するのが第二絶縁膜である。
"Overview"
First, the outline will be described with reference to FIG.
The present invention relates to a method of manufacturing a circuit board 1 including two types of conductive layers and two types of insulating layers that separate them. The circuit board 1 is mainly manufactured by using a printing method, and relates to a technique of opening two via holes 31 in two types of insulating layers and electrically connecting the two types of conductive layers to each other so as to be suitable for the manufacturing method. In FIG. 3J, the two types of conductive layers are a source / drain electrode 11 made of a first conductor and a pixel electrode 13 being a third conductor. The two types of insulating layers are a gate insulating film 21 that is a first insulating film and an interlayer insulating film 22 that is a second insulating film. The gate insulating film 21 covers a first conductor such as the source / drain electrode 11, an interlayer insulating film 22 is provided thereon, and a pixel electrode 13 is further formed thereon. A via hole 31 is opened on the source / drain electrode 11, and the source / drain electrode 11 and the pixel electrode 13 are connected via the via hole 31. The gate electrode 12 and the like are formed of the second conductor, and the gate electrode 12 and the pixel electrode 13 are insulated by the interlayer insulating film 22. That is, the first insulating film insulates the first conductor from the second conductor, and the second insulating film insulates the second conductor from the third conductor.

この様な回路基板1を製造するのに以下の工程が実施される。まず、第一導電体形成工程として、基板上にソースドレイン電極11などを形成する。次いで、第一絶縁膜成膜工程として、第一導電体を被覆する様にゲート絶縁膜21を成膜する。次に、貫通孔形成工程として、ソースドレイン電極11上のゲート絶縁膜21に貫通孔32を開口して、ソースドレイン電極11の表面を露出させる。その後、ソースドレイン電極11の表面を撥液化させる撥液化工程を行う。次に、第二絶縁膜形成工程として、貫通孔32以外の領域に層間絶縁膜22の前駆体樹脂を印刷し、印刷後にこの前駆体樹脂を硬化して第二絶縁膜を形成する。前駆体樹脂は粘度が低く、印刷時に基板表面に塗れ広がるが、ソースドレイン電極11が開口している部分は、撥液化処理が施されているので、塗れず、その部位は前駆体樹脂が塗布されない。こうしてヴィアホール31が容易に、且つ確実に形成される。ヴィアホール31が形成された後に画素電極13が形成され、二種類の導電層は電気的に接続される。   The following steps are performed to manufacture such a circuit board 1. First, as a first conductor forming step, a source / drain electrode 11 and the like are formed on a substrate. Next, as the first insulating film forming step, the gate insulating film 21 is formed so as to cover the first conductor. Next, as a through hole forming step, a through hole 32 is opened in the gate insulating film 21 on the source / drain electrode 11 to expose the surface of the source / drain electrode 11. Thereafter, a lyophobic process for lyophobizing the surface of the source / drain electrode 11 is performed. Next, as a second insulating film forming step, the precursor resin of the interlayer insulating film 22 is printed in a region other than the through holes 32, and after the printing, the precursor resin is cured to form a second insulating film. The precursor resin has a low viscosity and spreads on the substrate surface during printing. However, the portion where the source / drain electrodes 11 are opened is not repelled because the liquid-repellent treatment is applied, and the precursor resin is applied to the portion. Not. Thus, the via hole 31 is easily and reliably formed. After the via hole 31 is formed, the pixel electrode 13 is formed, and the two kinds of conductive layers are electrically connected.

以下、回路基板1の製造方法を工程毎に詳述する。尚、本実施形態では好適例として、上ゲート型で、半導体膜に有機物を利用した薄膜トランジスター(有機TFT)を有するアクティブマトリックス基板を回路基板1に適応した場合について説明する。   Hereinafter, the manufacturing method of the circuit board 1 will be described in detail for each process. In this embodiment, as a preferred example, a case where an active matrix substrate having an upper gate type and having a thin film transistor (organic TFT) using an organic substance as a semiconductor film is applied to the circuit substrate 1 will be described.

「第一導電体形成工程と第一絶縁膜成膜工程」
図1(a)は、本実施形態の回路基板の製造工程中で、第一絶縁膜成膜工程までを表している。基板10はポリエチレンナフタレート(PEN)フィルムである。基板10としては、ガラス基板や、アルミニウム若しくはステンレス等の金属基板、シリコンやGaAs等の半導体基板、プラスチック基板等、いかなる基板を用いる事もできるが、有機TFTは低温且つ簡易な方法で形成できる事から、これらの内でも価格が安く、軽量で、而も柔軟性に富むプラスチック基板を用いることが好ましい。
"First conductor formation process and first insulating film formation process"
FIG. 1A shows a process up to the first insulating film forming process in the manufacturing process of the circuit board of the present embodiment. The substrate 10 is a polyethylene naphthalate (PEN) film. As the substrate 10, any substrate such as a glass substrate, a metal substrate such as aluminum or stainless steel, a semiconductor substrate such as silicon or GaAs, or a plastic substrate can be used, but the organic TFT can be formed at a low temperature with a simple method. Therefore, among these, it is preferable to use a plastic substrate that is inexpensive, lightweight, and highly flexible.

PENフィルム以外で適応可能なプラスチック基板としては、例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルベンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオ共重合体(EVOH)、ポリエチレンテレフタレート、ポリブチレンテレフタレート、プリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうち一種、または二種以上を積層した積層体を用いることができる。   Examples of plastic substrates other than PEN films include polyolefins such as polyethylene, polypropylene, ethylene-propylene copolymer, ethylene-vinyl acetate copolymer (EVA), cyclic polyolefin, modified polyolefin, polyvinyl chloride, poly Vinylidene chloride, polystyrene, polyamide, polyimide, polyamideimide, polycarbonate, poly- (4-methylbenten-1), ionomer, acrylic resin, polymethyl methacrylate, acrylic-styrene copolymer (AS resin), butadiene-styrene copolymer Polyesters such as polymers, polio copolymers (EVOH), polyethylene terephthalate, polybutylene terephthalate, precyclohexane terephthalate (PCT), polyethers, polyether keto , Polyether ether ketone, polyether imide, polyacetal, polyphenylene oxide, modified polyphenylene oxide, polyarylate, aromatic polyester (liquid crystal polymer), polytetrafluoroethylene, polyvinylidene fluoride, other fluororesins, styrene, polyolefin, Various thermoplastic elastomers such as polyvinyl chloride, polyurethane, fluoro rubber, chlorinated polyethylene, epoxy resin, phenol resin, urea resin, melamine resin, unsaturated polyester, silicone resin, polyurethane, etc. A copolymer, a blend, a polymer alloy, and the like. Among these, a laminate in which one kind or two or more kinds are laminated can be used.

基板10上には金(Au)からなる第一導電体が設けられており、これらにて外部への接続する電極パッド111と、ソースドレイン電極11、及び不図示のデータ線やその他の配線が形成されている。第一導電体材料としては、チオール化合物又はジスルフィド化合物の硫黄原子と結合が可能な材料を使用し、金以外には、Cr、Al、Ta、Mo、Nb、Cu、Ag、Pt、Pd、Ni、やそれらの金属を用いた合金等が使用される。これらの他にも、第一導電体材料として、インジウム錫酸化物(ITO)や酸化錫、酸化亜鉛などの酸化物導電体を利用しても良い。これらの金属膜や酸化物導電体は真空蒸着法やスパッター法で均一な薄膜を堆積した後に、フォトリソグラフィー工程と湿式乃至は乾式のエッチング工程を経て、所定の形状にパターニングされる。或いは、エッチング加工が困難な材料では、所定の形状に穴が開けられたマスクを通じて金属膜を堆積(マスク堆積)しても良い。この他にも銀(Ag)ナノコロイドの分散液をマイクロコンタクトプリンティングや凸板反転印刷法によって印刷しても良い。これが第一導電体形成工程に当たる。ここでは金をPENフィルム全面に真空蒸着した後にフォトリソグラフィー工程と湿式エッチング工程とを経て、第一導電体を形成した。尚、金の湿式エッチングにはヨウ素とヨウ化アルカリ(ヨウ化アンモニウム)の混合液を用いた。   A first conductor made of gold (Au) is provided on the substrate 10, and an electrode pad 111, a source / drain electrode 11, an unillustrated data line and other wirings connected to the outside are provided by these. Is formed. As the first conductor material, a material capable of bonding with a sulfur atom of a thiol compound or a disulfide compound is used. Besides gold, Cr, Al, Ta, Mo, Nb, Cu, Ag, Pt, Pd, Ni , And alloys using these metals are used. In addition to these, an oxide conductor such as indium tin oxide (ITO), tin oxide, or zinc oxide may be used as the first conductor material. These metal films and oxide conductors are patterned into a predetermined shape through a photolithography process and a wet or dry etching process after depositing a uniform thin film by vacuum deposition or sputtering. Alternatively, for a material that is difficult to etch, a metal film may be deposited (mask deposition) through a mask having holes in a predetermined shape. In addition, a dispersion of silver (Ag) nanocolloid may be printed by microcontact printing or convex plate reverse printing. This corresponds to the first conductor forming step. Here, gold was vacuum-deposited on the entire surface of the PEN film, and then the first conductor was formed through a photolithography process and a wet etching process. Note that a mixed solution of iodine and alkali iodide (ammonium iodide) was used for wet etching of gold.

第一導電体形成工程後に、有機半導体膜41を印刷する半導体膜形成工程を行う。インクジェット法で、ソースドレイン電極11間を結ぶ様に(チャネル形成領域を埋める様に)半導体材料を印刷する。ここでの有機半導体膜41はポリ(9,9−ジオクチルフルオレン−コージチオフェン)(F8T2)で、P型半導体特性を示す高分子型有機半導体である。この他に使用可能なP型の高分子型有機半導体材料としては、ポリ(3−ヘキシルチオフェン)(P3HT)、ポリ[5,5’−ビス(3−ドデシル−2チニル)−2,2’−ビチオフェン](PQT−12)、PBTTT等が挙げられる。印刷が可能な可溶性低分子有機半導体材料を用いる場合には、BTBTやチオフェンオリゴマなどが挙げられる。有機半導体はπ結合を有するので、芳香族炭化水素(トルエン、キシレン、メシチレン、シクロヘキシルベンゼンなど)に最も良く溶け、次いで環式の飽和炭化水素(シクロヘキサン、メチルシクロヘキサン、エチルシクロヘキサン、デカリンなど)から成る溶剤に溶解されて、印刷される。溶解時の半導体材料の濃度は0.3%から2.5%の範囲にある事が望ましく、理想的な範囲は0.5%から1.5%である。次工程で第一絶縁膜が塗布される為に、有機半導体は溶剤選択性が高い事が望ましい。具体的には、上述の様に半導体膜を印刷する為に芳香族炭化水素や環式の飽和炭化水素に良く溶け、且つ、次工程以降で安定である為に水やアルコール系溶剤、エーテル系溶剤、ケトン系溶剤、エステル系溶剤、フッ素系溶剤には不溶である事が望まれる。この溶剤選択性の観点から、可溶性低分子有機半導体材料よりも高分子型有機半導体材料の方が好ましい。ここで用いたF8T2はデカリンに良く溶け、ケトン系溶剤やエステル系材料に対して安定である。半導体膜は、インクジェット法にて、デカリン中に濃度2%に溶かしたF8T2を印刷して形成した。半導体膜の厚みは10nmから200nmの範囲にある事が好ましく、理想的な範囲は30nmから60nmである。ここでの厚みは50nmであった。   After the first conductor forming step, a semiconductor film forming step for printing the organic semiconductor film 41 is performed. A semiconductor material is printed by an inkjet method so as to connect the source / drain electrodes 11 (fill the channel formation region). Here, the organic semiconductor film 41 is poly (9,9-dioctylfluorene-cordithiophene) (F8T2), which is a polymer organic semiconductor exhibiting P-type semiconductor characteristics. Other P-type polymer organic semiconductor materials that can be used include poly (3-hexylthiophene) (P3HT), poly [5,5′-bis (3-dodecyl-2tinyl) -2,2 ′. -Bithiophene] (PQT-12), PBTTT and the like. When a soluble low molecular weight organic semiconductor material that can be printed is used, BTBT, thiophene oligomer, and the like can be given. Organic semiconductors have a π bond, so they are most soluble in aromatic hydrocarbons (toluene, xylene, mesitylene, cyclohexylbenzene, etc.), and then consist of cyclic saturated hydrocarbons (cyclohexane, methylcyclohexane, ethylcyclohexane, decalin, etc.) It is dissolved in a solvent and printed. The concentration of the semiconductor material at the time of dissolution is preferably in the range of 0.3% to 2.5%, and the ideal range is 0.5% to 1.5%. Since the first insulating film is applied in the next step, it is desirable that the organic semiconductor has high solvent selectivity. Specifically, it is well soluble in aromatic hydrocarbons and cyclic saturated hydrocarbons for printing semiconductor films as described above, and water, alcohol-based solvents, ether-based to be stable after the next step. It is desired to be insoluble in solvents, ketone solvents, ester solvents, and fluorine solvents. From the viewpoint of solvent selectivity, a polymer type organic semiconductor material is preferable to a soluble low molecular weight organic semiconductor material. The F8T2 used here dissolves well in decalin and is stable to ketone solvents and ester materials. The semiconductor film was formed by printing F8T2 dissolved in decalin at a concentration of 2% by an inkjet method. The thickness of the semiconductor film is preferably in the range of 10 nm to 200 nm, and the ideal range is 30 nm to 60 nm. The thickness here was 50 nm.

半導体膜形成工程後に第一絶縁膜成膜工程を行う。半導体膜を覆って第一絶縁膜であるゲート絶縁膜21を設ける。ここでは厚みが500nmのポリメタクリル酸メチル(PMMA)をスピンコートにて成膜した。ゲート絶縁膜21は、この様に、絶縁性高分子を基板全体に渡って一様に塗布する。この時に有機半導体膜41を溶解させてはならないので、有機半導体材料が難溶性を示す溶剤(アルコール系溶剤又は、エーテル系溶剤、ケトン系溶剤、エステル系溶剤、フッ素系溶剤)に可溶な絶縁性高分子を使用する。更に、この後に行われる撥液化工程や第二導電体形成工程(ゲート電極形成工程)、第二絶縁膜形成工程(層間絶縁膜形成工程で、前駆体樹脂の塗布と硬化)など、これ以降に行われる各種工程に対してゲート絶縁膜21は安定で有らねばならない。これらの工程ではアルコール系材料やグリコール、グリセリンが使用されるので、絶縁性高分子はこれらに対して安定である必要がある。即ち、第一絶縁膜はアルコール系溶剤や材料に対しては難溶性を示し(溶け難く)、エーテル系溶剤或いはケトン系溶剤、エステル系溶剤、フッ素系溶剤のいずれかには可溶性を示す(溶ける)材料である。具体的には、PMMAを始めとするアクリル系高分子、Cytop(旭硝子の商品名)に代表される全フッ素系高分子、或いは、特開2010−74088号公報に示されるようなフッ素系芳香族高分子、更にはポリビニルフェノール(PVP)やノボラック樹脂などのフェノール系高分子を使うことができる。アクリル系高分子はエステル基を有するので、酢酸ブチルなどのエステル系溶剤に良く溶け、エタノールやプロピレングリコールなどのアルコール系材料には殆ど溶けない。全フッ素系高分子はフッ素系溶剤に溶かす事ができるが、アルコール系材料など多くの溶剤に対して不溶性を示す(溶けない)。又、フッ素系芳香族高分子はカルボニル基やエステル基を有するので、フッ素系溶剤の他にケトン系溶剤やエステル系溶剤に良く溶けるが、エタノールなどのアルコール系溶剤には僅かしか溶けず難溶性を示す。   A first insulating film forming step is performed after the semiconductor film forming step. A gate insulating film 21 which is a first insulating film is provided to cover the semiconductor film. Here, polymethyl methacrylate (PMMA) having a thickness of 500 nm was formed by spin coating. In this way, the gate insulating film 21 is uniformly coated with the insulating polymer over the entire substrate. Since the organic semiconductor film 41 must not be dissolved at this time, the organic semiconductor material is insulatively soluble in a solvent in which the organic semiconductor material is hardly soluble (alcohol solvent, ether solvent, ketone solvent, ester solvent, fluorine solvent). Use functional polymers. Furthermore, the liquid repellency process, the second conductor forming process (gate electrode forming process), the second insulating film forming process (application and curing of the precursor resin in the interlayer insulating film forming process), etc. performed thereafter The gate insulating film 21 must be stable with respect to various processes to be performed. In these steps, alcoholic materials, glycols, and glycerin are used, so that the insulating polymer needs to be stable against these. That is, the first insulating film is hardly soluble in alcohol solvents and materials (not easily soluble), and is soluble (soluble in any of ether solvents, ketone solvents, ester solvents, and fluorine solvents). ) Material. Specifically, acrylic polymers such as PMMA, perfluorinated polymers represented by Cytop (trade name of Asahi Glass), or fluorine-based aromatics as disclosed in JP 2010-74088 A Polymers, and phenolic polymers such as polyvinylphenol (PVP) and novolak resins can be used. Since acrylic polymers have ester groups, they are well soluble in ester solvents such as butyl acetate and hardly soluble in alcoholic materials such as ethanol and propylene glycol. Although all fluorine-based polymers can be dissolved in fluorine-based solvents, they are insoluble (not soluble) in many solvents such as alcohol-based materials. In addition, fluorine aromatic polymers have carbonyl groups and ester groups, so they are well soluble in ketone solvents and ester solvents in addition to fluorine solvents, but only slightly soluble in alcohol solvents such as ethanol. Indicates.

フェノール系高分子はアルコールに溶けるため、そのままでは第一絶縁膜に使えないが、不溶化する事によって適用可能となる。即ち、まず、架橋剤をフェノール系高分子に混合して塗布する。次いで貫通孔形成工程を済ました後に、加熱などで化学反応を促進して架橋させる。こうして第一絶縁膜は不溶化され、以降の工程に対して安定となる。   Since the phenolic polymer is soluble in alcohol, it cannot be used as it is for the first insulating film, but can be applied by insolubilization. That is, first, a crosslinking agent is mixed with a phenol polymer and applied. Next, after completing the through-hole forming step, the chemical reaction is accelerated by heating or the like to crosslink. Thus, the first insulating film is insolubilized and becomes stable with respect to the subsequent steps.

オレフィン系高分子は、水酸基やカルボニル基などの極性官能基を有する材料と共重合させたり、或いはこれらを側鎖として付加したりする事によって、エーテル系溶剤やケトン系溶剤、エステル系溶剤に可溶とする事ができる。従って、こうした処理を行ったオレフィン系高分子も第一絶縁膜として使用可能である。この場合、シクロオレフィン系高分子が好適である。   Olefin polymers can be used as ether solvents, ketone solvents, and ester solvents by copolymerizing with materials having polar functional groups such as hydroxyl groups and carbonyl groups, or by adding these as side chains. Can be melted. Therefore, an olefin polymer subjected to such treatment can also be used as the first insulating film. In this case, a cycloolefin polymer is suitable.

後述する様に前駆体樹脂は水酸基を付与されたモノマーでこれを合成して第二絶縁膜とするが、第一絶縁膜はアルコール系材料に対して安定なので、前駆体樹脂に対しても難溶性を示す事になる。第一絶縁膜の厚みは、100nmから1000nmの範囲にある事が望ましく、200nmから800nmの範囲内にある事がより好適である。   As will be described later, the precursor resin is a monomer provided with a hydroxyl group, which is synthesized to form a second insulating film. However, since the first insulating film is stable against alcohol-based materials, it is also difficult for the precursor resin. It will show solubility. The thickness of the first insulating film is preferably in the range of 100 nm to 1000 nm, and more preferably in the range of 200 nm to 800 nm.

「貫通孔形成工程」
図1(b)と(c)は、本実施形態の回路基板の製造工程中で、貫通孔形成工程を表している。貫通孔形成工程は、図1(b)に示す様に、第一絶縁膜を溶解する溶剤を第一絶縁膜に滴下する溶剤滴下工程から始まる。具体的には、第一絶縁膜上にインクジェット法51でγ−ブチロラクトンを、貫通孔を開口すべき場所に滴下する。図1(b)ではソースドレイン電極11の上に25pL程度のγ−ブチロラクトンの液滴52を3回、滴下した。
"Through hole formation process"
FIGS. 1B and 1C show a through hole forming process in the process of manufacturing the circuit board of the present embodiment. As shown in FIG. 1B, the through-hole forming step starts with a solvent dropping step of dropping a solvent that dissolves the first insulating film onto the first insulating film. Specifically, γ-butyrolactone is dropped onto the first insulating film at a location where the through hole is to be opened by the inkjet method 51. In FIG. 1B, about 25 pL of γ-butyrolactone droplet 52 was dropped three times on the source / drain electrode 11.

貫通孔形成工程に用いる溶剤は、第一絶縁膜を溶解しうる溶剤(エーテル系溶剤或いはケトン系溶剤、エステル系溶剤、フッ素系溶剤のいずれか)を用い、これらの内からインクジェット法51で吐出するのに好適な、粘度が1mPa・sから5mPa・sの範囲にある溶剤を使用する事が望ましい。粘度が1mPa・s以上であれば、容易にインクジェット法51で溶剤を滴下でき、5mPa・s以下で有れば、溶液に微小流が生じて、貫通孔32を開口できる。更に、微細な貫通孔を形成するには、溶剤の表面張力は35mN/m以上、理想的には40mN/m以上ある事が好ましい。また、深い貫通孔を形成するには、溶剤の沸点が180℃よりも高い事が好ましい。ここで滴下したγ−ブチロラクトンは環状エステルで、粘度は1.7mPa・s、表面張力は44mN/m、沸点は207℃であった。貫通孔形成工程時の温度や風速などにて定まる溶剤の蒸発速度にも依存するが、これらの条件を満たし、通常の作業環境(温度20℃から30℃、相対湿度30%から80%、空気のダウンフロー風量0.01m/sから0.1m/s)で、20pL程度の液滴52を一回、滴下すると200nmから400nm程度の深さの穴を形成でき、40pL程度の液滴52を一回、滴下すると400nmから600nm程度の深さの穴を形成できる。従って、第一絶縁膜の厚さが400nm程度未満で、40pL程度の液滴52を用いれば、図1(c)に示す様に、一回の溶剤滴下でソースドレイン電極11に到達する貫通孔32を形成できる。第一絶縁膜がより厚い場合や、溶解性が不十分な場合には、液滴52を同じ位置に複数回、滴下して貫通孔を形成する。   The solvent used in the through hole forming step is a solvent that can dissolve the first insulating film (either an ether solvent, a ketone solvent, an ester solvent, or a fluorine solvent), and is ejected from these by the inkjet method 51. It is desirable to use a solvent having a viscosity in the range of 1 mPa · s to 5 mPa · s, which is suitable for the purpose. If the viscosity is 1 mPa · s or more, the solvent can be easily dropped by the ink jet method 51, and if it is 5 mPa · s or less, a micro flow is generated in the solution, and the through hole 32 can be opened. Furthermore, in order to form fine through holes, the surface tension of the solvent is preferably 35 mN / m or more, ideally 40 mN / m or more. Moreover, in order to form a deep through-hole, it is preferable that the boiling point of a solvent is higher than 180 degreeC. The dropped γ-butyrolactone was a cyclic ester having a viscosity of 1.7 mPa · s, a surface tension of 44 mN / m, and a boiling point of 207 ° C. Although it depends on the solvent evaporation rate determined by the temperature and wind speed during the through hole formation process, these conditions are satisfied and the normal working environment (temperature 20 ° C. to 30 ° C., relative humidity 30% to 80%, air When a drop 52 of about 20 pL is dropped once with a downflow air volume of 0.01 m / s to 0.1 m / s), a hole with a depth of about 200 nm to 400 nm can be formed. Once dropped, a hole having a depth of about 400 nm to 600 nm can be formed. Accordingly, when the first insulating film has a thickness of less than about 400 nm and a droplet 52 of about 40 pL is used, a through-hole that reaches the source / drain electrode 11 with a single solvent drop, as shown in FIG. 32 can be formed. When the first insulating film is thicker or the solubility is insufficient, the droplet 52 is dropped at the same position a plurality of times to form a through hole.

尚、通常、インクジェット法51で簡単に吐出できる液滴52の体積は6pL程度から14pL程度である(直径が25μmのノズルを用いた場合)。従って、例えば、「25pLの液滴52を一回、滴下」とは、厳密に言うと6.3pLの液滴52を最初に吐出された液滴内に連続して4滴吐出し、乾燥させる事を意味している。又、25pLの液滴52を三回滴下するとは、6.3pLの液滴52を同一地点に4滴連続して吐出し、数秒間乾燥させるサイクルを三回繰り返した事を意味している。勿論、ノズル径やインクジェット法51の駆動方法を変えれば、もっと体積の大きい液滴(例えば25pLの液滴)を一回で吐出する事もできるので、こうした方法を適応しても良い。   In general, the volume of the droplet 52 that can be easily ejected by the inkjet method 51 is about 6 pL to 14 pL (when a nozzle having a diameter of 25 μm is used). Therefore, for example, “dropping a 25 pL droplet 52 once” strictly speaking, four 6.3 pL droplets 52 are continuously discharged into the first discharged droplet and dried. Means things. Further, dropping the 25 pL droplet 52 three times means that a cycle in which four droplets of 6.3 pL 52 are continuously discharged to the same spot and dried for several seconds is repeated three times. Of course, if the nozzle diameter or the driving method of the ink jet method 51 is changed, a droplet having a larger volume (for example, a droplet of 25 pL) can be ejected at a time, and thus this method may be applied.

貫通孔32の形成原理に関しては後に詳述する。   The formation principle of the through hole 32 will be described in detail later.

溶剤滴下工程後には、図1(c)に示す様に、溶剤が滴下された位置に貫通孔32が形成される。即ち、第一導電体の表面で第三導電体と接続すべき位置に貫通孔32が開口される。但し、数万個から数百万個にも及ぶ多くの貫通孔32の内には、完全な貫通孔32が形成されない場合もあり得る。一見、貫通孔32が底まで達している様に見えても、非常に薄い絶縁体の薄膜が第一導電体の表面に残る場合があり得る。これを取り除く為に、溶剤滴下工程後に、第一絶縁膜を均一にエッチングするエッチング工程が行われる。ここでは、酸素プラズマ中に基板全体を晒して、第一絶縁膜の表面と第一導電体の表面に残留している恐れのある高分子層を削り取った。具体的には、40W/cm2の酸素プラズマ中に2分間基板を晒した。これにより、薄皮状に残った高分子層を完全に除去する事ができる。 After the solvent dropping step, as shown in FIG. 1C, a through hole 32 is formed at a position where the solvent is dropped. That is, the through hole 32 is opened at a position to be connected to the third conductor on the surface of the first conductor. However, a complete through hole 32 may not be formed in many through holes 32 that range from tens of thousands to millions. At first glance, even though the through hole 32 appears to reach the bottom, a very thin insulating thin film may remain on the surface of the first conductor. In order to remove this, an etching process for uniformly etching the first insulating film is performed after the solvent dropping process. Here, the entire substrate was exposed to oxygen plasma, and the polymer layer possibly remaining on the surface of the first insulating film and the surface of the first conductor was scraped off. Specifically, the substrate was exposed to oxygen plasma of 40 W / cm 2 for 2 minutes. Thereby, the polymer layer remaining in a thin skin state can be completely removed.

エッチング工程としては、上述の酸素プラズマ処理の他に、オゾン照射処理であっても良い。更には溶解性を制御した溶剤によってリンスしても良い。この際に、半導体膜には不溶性を示し、第一絶縁膜に対しては可溶性を示す溶剤(可溶性溶媒、例えばエーテル系溶剤或いはケトン系溶剤、エステル系溶剤)と、半導体膜にも第一絶縁膜にも不溶性を示す溶剤(不溶性溶媒、例えばアルコール系溶剤)とを適当な割合で混合した混合溶媒にて短時間リンスする。混合溶媒の例としては、不溶性溶媒と可溶性溶媒との体積比を1対1から10対1程度の割合とする。例えばエタノールを2に対してアセトンを1として混合し、溶解性を制御した溶剤を得る事ができる。この混合溶媒に、基板を1分から5分程度浸漬すると、薄皮状の絶縁性高分子層は綺麗に除去される。混合溶媒に浸す他にも、混合溶媒をシャワー状、或いはスピンコート状に基板表面に供給しても良い。   The etching process may be ozone irradiation treatment in addition to the above-described oxygen plasma treatment. Further, it may be rinsed with a solvent whose solubility is controlled. At this time, a solvent that is insoluble in the semiconductor film and soluble in the first insulating film (soluble solvent, such as an ether solvent, a ketone solvent, or an ester solvent) and the semiconductor film is also in the first insulation. The membrane is rinsed for a short time with a mixed solvent in which an insoluble solvent (insoluble solvent such as an alcohol solvent) is mixed at an appropriate ratio. As an example of the mixed solvent, the volume ratio of the insoluble solvent to the soluble solvent is set to a ratio of about 1: 1 to 10: 1. For example, it is possible to obtain a solvent whose solubility is controlled by mixing ethanol with 2 in acetone with 1 as the acetone. When the substrate is immersed in this mixed solvent for about 1 to 5 minutes, the thin insulating polymer layer is removed cleanly. In addition to being immersed in the mixed solvent, the mixed solvent may be supplied to the substrate surface in a shower form or a spin coat form.

尚、前述の如く第一絶縁膜に反応性の材料(架橋剤を伴うフェノール系高分子など)を用いた際には、エッチング工程の終了後に反応を促進する熱処理などを施す。   As described above, when a reactive material (such as a phenolic polymer with a crosslinking agent) is used for the first insulating film, a heat treatment for accelerating the reaction is performed after the etching process.

「撥液化工程」
図1(d)は、本実施形態の回路基板の製造工程中で、撥液化工程を表している。又、図6は実施形態1に係わる回路基板の製造方法の内で撥液化工程終了時の状態を詳細に説明した図である。図1(d)に示す様に、撥液化工程は、チオール化合物又はジスルフィド化合物を含む溶液61に、第一導電体の表面を触れさせる。最も簡便な手法としては、チオール化合物又はジスルフィド化合物を含む溶液61に、貫通孔が形成された基板を数秒間から数分間程度の短時間浸す事である。チオール化合物又はジスルフィド化合物の硫黄原子は、第一導電体をなす金属原子と速やかに結合するので、こうした短時間の接触処理で、容易に第一導電体の表面は撥液化される。チオール化合物又はジスルフィド化合物がフッ素化アルキル鎖を含んでいると(フッ素化アルキルチオール又はフッ素化アルキルジスルフィド、以降両者を合わせてフッ化アルキルチオール62と略称する)、撥液性が増して更に好ましい。ここでは、
HS−(CH26−(CF27−CF3
の化学式で表されるフッ化アルキルチオール62を用いた。
"Liquid repellent process"
FIG. 1D shows a liquid repellency process in the manufacturing process of the circuit board of the present embodiment. FIG. 6 is a diagram illustrating in detail the state at the end of the lyophobic process in the circuit board manufacturing method according to the first embodiment. As shown in FIG. 1D, in the liquid repellent step, the surface of the first conductor is brought into contact with a solution 61 containing a thiol compound or a disulfide compound. The simplest technique is to immerse the substrate with through holes formed in a solution 61 containing a thiol compound or disulfide compound for a short period of time from several seconds to several minutes. Since the sulfur atom of the thiol compound or disulfide compound is quickly bonded to the metal atom forming the first conductor, the surface of the first conductor is easily made liquid repellent by such a short contact treatment. It is more preferable that the thiol compound or disulfide compound contains a fluorinated alkyl chain (fluorinated alkyl thiol or fluorinated alkyl disulfide, hereinafter, abbreviated as fluorinated alkyl thiol 62), resulting in increased liquid repellency. here,
HS- (CH 2) 6 - ( CF 2) 7 -CF 3
The alkyl fluoride thiol 62 represented by the chemical formula of

図6(b)に示す様に、チオール化合物やジスルフィド化合物の硫黄は金などの金属と強固に結合し、フッ化アルキルチオール62で覆われた表面にはフッ素化アルキル鎖が覆い尽くし、表面エネルギーを下げる。その結果、金属表面の水に対する接触角は100°から140°程度に大きくなる。この様に、撥液化処理とは、第一導電体の表面エネルギーを下げて、水に対する接触角を90°以上にする処理である。   As shown in FIG. 6B, the sulfur of the thiol compound or disulfide compound is firmly bonded to a metal such as gold, and the surface covered with the fluorinated alkylthiol 62 is covered with the fluorinated alkyl chain, and the surface energy is increased. Lower. As a result, the contact angle of the metal surface with water increases from about 100 ° to about 140 °. As described above, the lyophobic treatment is a treatment for lowering the surface energy of the first conductor so that the contact angle with water is 90 ° or more.

フッ化アルキルチオール62は、アルコール溶媒(エタノール、イソプロピルアルコール、ブタノールなど)に0.005%から1%の濃度で溶解される。濃度は、0.05%から0.5%がより好適な範囲となる。濃度が0.2%前後の溶液に基板を浸漬すると、図6(a)に示す様に、貫通孔32部のソースドレイン電極11が露出した露出部は、ほぼ瞬間的に(1秒以下の極短時間内に)フッ化アルキルチオール62で覆われる。但し、工程を安定的に行う立場から、浸漬時間は1分以上とするのが好ましい。又、生産性を高める立場と、浸漬による基板ダメージを最小にする立場とから、浸漬時間は3分以下とする事が望ましい。ここでは、上述のアルキルチオールをエタノールに0.2%の濃度に溶解させた。   The fluorinated alkyl thiol 62 is dissolved in an alcohol solvent (ethanol, isopropyl alcohol, butanol, etc.) at a concentration of 0.005% to 1%. The concentration is more preferably in the range of 0.05% to 0.5%. When the substrate is immersed in a solution having a concentration of about 0.2%, as shown in FIG. 6A, the exposed portion where the source / drain electrode 11 of the through-hole 32 is exposed almost instantaneously (less than 1 second). Covered with fluorinated alkylthiol 62 (in a very short time). However, from the standpoint of stably performing the process, the immersion time is preferably 1 minute or longer. Further, from the standpoint of improving productivity and minimizing substrate damage due to dipping, it is desirable that the dipping time be 3 minutes or less. Here, the above-mentioned alkylthiol was dissolved in ethanol at a concentration of 0.2%.

フッ化アルキルチオール62は、フッ素系溶媒にも溶解するので、これをフッ化アルキルチオール62の希釈溶媒としても良い。但し、この場合、第一絶縁膜はアルコール系溶剤やアルコール系材料とフッ素系溶剤との両者に対して難溶性を示し、エーテル系溶剤或いはケトン系溶剤、エステル系溶剤、のいずれかには可溶性を示す高分子材料でなければならない。具体的には、アクリル系高分子か、フッ素系芳香族高分子、フェノール系高分子、或いはオレフィン系高分子などである。   Since the fluorinated alkyl thiol 62 is also dissolved in the fluorine-based solvent, it may be used as a diluted solvent for the fluorinated alkyl thiol 62. In this case, however, the first insulating film is hardly soluble in both alcohol solvents and alcohol materials and fluorine solvents, and is soluble in either ether solvents, ketone solvents, or ester solvents. Must be a polymeric material exhibiting Specifically, it is an acrylic polymer, a fluorine-based aromatic polymer, a phenol-based polymer, or an olefin-based polymer.

チオール化合物又はジスルフィド化合物は、必ずしも硫黄原子から伸びる主鎖がフッ素で置換されている必要性はない。水に対する接触角が90°以上となる主鎖であれば、フッ化物でなくとも撥液化工程に使用可能である。硫黄原子から伸びる主鎖がフッ素化されていると、水に対する接触角を容易に110°以上にする事ができ、優れた撥液性を示す事ができる。フッ化アルキルチオール62には、
HS−(CH2k−O−(CH2l−(CF2m−CF3
HS−(CH2k+l−(CF2m−CF3
の化学式で表される材料を用いることができる。硬く体積の大きいフッ素化アルキルに対して、柔軟で体積の小さいアルキル鎖を導入して、緻密なSAM膜を形成するには、k+1の値は4以上16以下の範囲にある事が好ましく、lの値は0以上3以下の範囲にある事が好ましい。優れた撥液性を示させるにはmの値は1以上が必要となり、アルコール系溶剤などへ溶解させる為にはmの値は11以下が望ましい。mの値が12以上になるとアルコール系溶剤への溶解性が低下し、撥液化工程に使用するのが困難となる。尚、フッ素化アルキルに代わり、これらの一部乃至は全部を、フッ素化された脂環式炭化水素で置換しても良い。
The thiol compound or disulfide compound does not necessarily have to be substituted with fluorine in the main chain extending from the sulfur atom. If the main chain has a contact angle with respect to water of 90 ° or more, it can be used for the liquid repellency step without using fluoride. When the main chain extending from the sulfur atom is fluorinated, the contact angle with water can be easily increased to 110 ° or more, and excellent liquid repellency can be exhibited. The fluorinated alkyl thiol 62 includes
HS- (CH 2) k -O- ( CH 2) l - (CF 2) m -CF 3 or HS- (CH 2) k + l - (CF 2) m -CF 3
A material represented by the chemical formula can be used. In order to form a dense SAM film by introducing a soft and small-volume alkyl chain to a hard and large-volume fluorinated alkyl, the value of k + 1 is preferably in the range of 4 to 16, The value of is preferably in the range of 0 or more and 3 or less. In order to exhibit excellent liquid repellency, the value of m needs to be 1 or more, and in order to dissolve in an alcohol solvent, the value of m is preferably 11 or less. When the value of m is 12 or more, the solubility in an alcohol-based solvent is lowered, making it difficult to use in the liquid repellency step. Instead of fluorinated alkyl, some or all of these may be substituted with fluorinated alicyclic hydrocarbons.

尚、ここでは基板を、フッ化アルキルチオール62を含む溶液に浸したが、露出した複数の第一導電体の内で、そのいくつかを撥液化し、残りは撥液化させたくない場合には、撥液化させたい貫通孔32部にのみインクジェット法で、チオール化合物又はジスルフィド化合物を含む溶液61を滴下しても良い。   Here, the substrate is immersed in a solution containing the fluorinated alkyl thiol 62. However, when some of the exposed first conductors are made to be liquid repellent and the rest are not to be made liquid repellent. The solution 61 containing a thiol compound or a disulfide compound may be dropped by the ink jet method only in the 32 parts of the through hole to be made liquid repellent.

又、前述の如く、第一導電体材料として、インジウム錫酸化物(ITO)や酸化錫、酸化亜鉛などの酸化物導電体を利用した場合には、チオール化合物又はジスルフィド化合物に代わり、酸化物に吸着するリン酸やホスホン酸、脂肪酸、有機シランなどの化合物を用いて撥液化する。具体的にはフッ化アルキル基を有するリン酸エステル、又は、フッ化アルキル基を有するリン酸エステル塩、フッ化アルキル基を有するアルコールとリン酸とのエーテル、フッ化アルキル基を有するホスホン酸、フッ化アルキル基を有するホスホン酸エステル、フッ化アルキル基を有するホスホン酸エステル塩、カルボキシ基とフッ化アルキル基とを有する化合物(フッ化アルキル基を有する脂肪酸)、フッ化アルキル基を有するシランカップリング剤などの化合物を用いる。   As described above, when an oxide conductor such as indium tin oxide (ITO), tin oxide, or zinc oxide is used as the first conductor material, the oxide is used instead of the thiol compound or disulfide compound. It is made liquid repellent using a compound such as adsorbing phosphoric acid, phosphonic acid, fatty acid, or organic silane. Specifically, a phosphoric acid ester having a fluorinated alkyl group, or a phosphoric acid ester salt having a fluorinated alkyl group, an ether of an alcohol having a fluorinated alkyl group and phosphoric acid, a phosphonic acid having a fluorinated alkyl group, Phosphonic acid ester having fluorinated alkyl group, phosphonic acid ester salt having fluorinated alkyl group, compound having carboxy group and fluorinated alkyl group (fatty acid having fluorinated alkyl group), silane cup having fluorinated alkyl group A compound such as a ring agent is used.

「親水性電極形成工程」
図2(e)と(f)は、本実施形態の回路基板の製造工程中で、親水性電極形成工程を表している。又、図4(a)は図2(f)に対応する平面図である。親水性電極形成工程は、図2(e)に示す様に、第一導電体の内で、第二導電体と接続されるべき場所にある第一絶縁膜を除去して親水性の(撥液性でない)電極表面を持つ貫通孔を形成する工程である。
"Hydrophilic electrode formation process"
2E and 2F show a hydrophilic electrode forming process in the process of manufacturing the circuit board according to the present embodiment. FIG. 4A is a plan view corresponding to FIG. In the hydrophilic electrode forming step, as shown in FIG. 2 (e), the first insulating film in a place to be connected to the second conductor is removed from the first conductor to remove the hydrophilic (repellent). This is a step of forming a through-hole having an electrode surface that is not liquid.

回路基板1には、第一導電体と第二導電体との接続が必要となる場合がある。例えば、外部の制御回路に走査線を接続する電極パッド111では、第一導電体の電極パッドと第二導電体の走査線とを接続したい場合がある。又、例えばインバーターの直列回路や有機ELディスプレイの画素回路を構成する場合、一つのトランジスターの出力(ドレイン電極、第一導電体)が別のトランジスターの入力(ゲート電極、第二導電体)に接続される事がある。この様に回路基板1によっては、第一導電体と第二導電体との接続が必要となる場合が見られる。こうした際に、この親水性電極形成工程を行う。これは第一導電体と第二導電体の電気的接続安定性を高める為と、次の第二導電体形成工程を印刷法で行いたい為とによる。第一導電体表面が撥液性である場合には接続不良が発生し易いので、歩留まり良く電気的接続を得るには第一導電体表面は親水性である事が望まれる。又、第二導電体の印刷法では水やアルコール系溶剤を用いた導電体用インクを用いるので、第一導電体表面が撥液性であると、導電体用インクがはじけてしまい、貫通孔部に第一導電体を描画できない。これらの理由から、第一導電体と第二導電体との接続が必要となる場所の第一導電体表面は親水性である事が望まれる。   The circuit board 1 may require connection between the first conductor and the second conductor. For example, in an electrode pad 111 that connects a scanning line to an external control circuit, it may be desired to connect the electrode pad of the first conductor and the scanning line of the second conductor. For example, when configuring a series circuit of inverters or a pixel circuit of an organic EL display, the output (drain electrode, first conductor) of one transistor is connected to the input (gate electrode, second conductor) of another transistor. It is sometimes done. As described above, depending on the circuit board 1, there is a case where the connection between the first conductor and the second conductor is required. At this time, this hydrophilic electrode forming step is performed. This is because the electrical connection stability between the first conductor and the second conductor is increased and the next second conductor forming step is desired to be performed by a printing method. When the surface of the first conductor is liquid repellent, poor connection is likely to occur. Therefore, it is desirable that the surface of the first conductor is hydrophilic in order to obtain an electrical connection with a high yield. Further, since the conductor printing ink using water or an alcohol solvent is used in the printing method of the second conductor, if the surface of the first conductor is liquid repellent, the conductor ink is repelled, and the through hole is formed. The first conductor cannot be drawn on the part. For these reasons, it is desirable that the surface of the first conductor where the connection between the first conductor and the second conductor is required be hydrophilic.

親水性電極形成工程は、図2(e)に示す様に、インクジェット法51を利用して、第一絶縁膜を溶解する溶剤の液滴52を、親水性電極を形成したい第一電極上(例えば電極パッド111上)の第一絶縁膜に滴下して、親水性の電極開口部を形成する工程である。ここでは貫通孔形成工程と同じ溶剤(γ−ブチロラクトン)を用いて、同じ手法(インクジェット法51での所定量の溶剤を所定回数滴下)で、親水性の電極開口部を設けた。こうして、図2(f)や図4(a)に示す様に、電極パッド111上など、親水性の電極開口部が必要となる部位に貫通孔32が設けられる。   In the hydrophilic electrode forming step, as shown in FIG. 2 (e), a droplet 52 of a solvent that dissolves the first insulating film is formed on the first electrode on which the hydrophilic electrode is to be formed (using the inkjet method 51). For example, it is a step of dropping a first insulating film on the electrode pad 111) to form a hydrophilic electrode opening. Here, using the same solvent (γ-butyrolactone) as in the through-hole forming step, a hydrophilic electrode opening was provided by the same method (a predetermined amount of solvent was dropped by the inkjet method 51 a predetermined number of times). In this way, as shown in FIG. 2 (f) and FIG. 4 (a), the through hole 32 is provided at a site where a hydrophilic electrode opening is required, such as on the electrode pad 111.

尚、前述の如く、撥液化工程にインクジェット法を用いて、複数の第一導電体開口部の内を、選択的に撥液化し得る場合には、この親水性電極形成工程は不要となる。その場合、貫通孔形成工程時に総ての貫通孔32を開口させ、撥液化工程時に撥液性の電極表面と親水性の電極表面とをインクジェット法を用いて作り分ける。具体的には、何も処理しない電極表面は親水性なので、撥液性の電極表面が欲しい貫通孔32にのみフッ化アルキルチオール62を滴下する。   In addition, as described above, when the liquid repellent process can be selectively made liquid repellent by using the ink jet method, this hydrophilic electrode forming process is unnecessary. In that case, all the through-holes 32 are opened during the through-hole forming step, and the liquid-repellent electrode surface and the hydrophilic electrode surface are separately formed using the ink jet method during the liquid-repellent step. Specifically, since the electrode surface that is not subjected to any treatment is hydrophilic, the fluorinated alkylthiol 62 is dropped only in the through-hole 32 where the liquid-repellent electrode surface is desired.

「第二導電体形成工程」
図2(g)は、本実施形態の回路基板1の製造工程中で、第二導電体形成工程を表している。又、図4(b)は図2(g)に対応する平面図である。第二導電体形成工程は、撥液化工程後に、第一絶縁膜上に第二導電体を形成する工程である。
"Second conductor formation process"
FIG. 2G shows a second conductor forming step in the manufacturing process of the circuit board 1 of the present embodiment. FIG. 4B is a plan view corresponding to FIG. The second conductor forming step is a step of forming the second conductor on the first insulating film after the liquid repellent step.

図2(g)に示す様に、第二導電体は、導電体用インク53をインクジェット法51で滴下して、その後に焼成することで、ゲート電極12や不図示の走査線と云った第二導電体のパターンを形成する。導電体用インク53としては、低温で焼成可能な銀ナノ粒子を分散させたインクを用いることが望ましい。ここでは銀ナノ粒子を水とプロパンジオールとの混合溶媒に分散させた導電体用インク53(以下、銀インクと略称する)を用いた。線幅が40μm程度の細い線をインクジェット法51で印刷するには、導電体用インク53の表面張力が40mN/m以上で60mN/m以下の範囲に入る様にする事が望まれる。こうすると有機物絶縁体上に滴下されたインクの濡れ広がりを小さく制御でき、細い配線が描画される。又、インクジェット法51で印刷する為には、導電体用インク53の粘度が1mPs・s以上20mPs・s以下の範囲内に調整されている事が必要となる。更に、導電体用インク53の焼成中に半導体材料などの有機物の機能劣化を防ぐために、導電体用インク53は80℃から150℃の温度範囲内の処理条件で焼成できる事が望ましい。ここで用いた銀インクは大気中、100℃で30分の熱処理を施すことで、焼成後に比抵抗が50μΩcm以下の十分に低い導体となった。   As shown in FIG. 2G, the second conductor is formed by dripping the ink 53 for the conductor by the ink jet method 51 and then firing it, thereby forming the gate electrode 12 or a scanning line (not shown). A pattern of two conductors is formed. As the conductor ink 53, it is desirable to use an ink in which silver nanoparticles that can be baked at a low temperature are dispersed. Here, a conductor ink 53 (hereinafter abbreviated as silver ink) in which silver nanoparticles are dispersed in a mixed solvent of water and propanediol was used. In order to print a thin line having a line width of about 40 μm by the ink-jet method 51, it is desirable that the surface tension of the conductor ink 53 be in the range of 40 mN / m to 60 mN / m. In this way, the wetting and spreading of the ink dropped on the organic insulator can be controlled to be small, and a thin wiring is drawn. In addition, in order to print by the ink jet method 51, it is necessary that the viscosity of the conductor ink 53 is adjusted within a range of 1 mPs · s to 20 mPs · s. Furthermore, in order to prevent functional deterioration of organic substances such as semiconductor materials during firing of the conductor ink 53, it is desirable that the conductor ink 53 can be fired under processing conditions within a temperature range of 80 ° C to 150 ° C. The silver ink used here became a sufficiently low conductor having a specific resistance of 50 μΩcm or less after firing by performing a heat treatment at 100 ° C. for 30 minutes in the air.

導電体用インク53の分散媒としては、表面張力が72mN/mと大きい水、或いはグリコール、或いはこれらの混合溶媒を含む物が、表面張力が大きく、好ましい。水だけでは粘度が低過ぎたり、或いは表面張力が高過ぎたりして、連続した線を描くのが困難な場合には、水にアルコール系溶剤やジオール系溶剤、或いはグリセリン系溶剤を添加する。   As the dispersion medium for the conductor ink 53, water or glycol having a large surface tension of 72 mN / m, or a substance containing a mixed solvent thereof is preferable because of its large surface tension. When it is difficult to draw a continuous line because the viscosity is too low or the surface tension is too high with water alone, an alcohol solvent, a diol solvent, or a glycerin solvent is added to water.

銀インクの他には、上述の分散媒にカーボン(カーボンブラックやグラファイト、カーボンナノチューブ、フラーレン、グラフェンなど)を分散させたインクを用いる事もできる。尚、本実施形態では、第二導電体の表面を撥液化させたくなかったので、第二導電体形成工程に先立って、撥液化工程を行った。カーボンを分散させたインクを用いる場合、カーボンインク表面は、撥液化工程を施しても、撥液化されない。従って、この場合には第二導電体形成工程後に撥液化工程を行っても良い。   In addition to silver ink, ink in which carbon (carbon black, graphite, carbon nanotube, fullerene, graphene, or the like) is dispersed in the above-described dispersion medium can also be used. In the present embodiment, since the surface of the second conductor was not desired to be liquid repellent, the liquid repellent step was performed prior to the second conductor forming step. In the case of using an ink in which carbon is dispersed, the surface of the carbon ink is not liquid repellent even if a liquid repellent process is performed. Therefore, in this case, the liquid repellent process may be performed after the second conductor forming process.

図4(b)に示す様に、銀インクを、親水性の電極開口部を有する電極パッド111から走査線やゲート電極12へと印刷する。これにより、第一導電体からなる電極パッド111と走査線及びゲート電極12とを接続できる。外部の制御回路に接続する配線と電極バッドは、フォトリソグラフィー工程を利用した第一導電体のパターンで形成されている為、ライン・アンド・スペスが50μm以下と云った高密度な配線が可能で、回路基板1を利用した電子機器の小型化に役立つ。   As shown in FIG. 4B, silver ink is printed from the electrode pad 111 having a hydrophilic electrode opening to the scanning line and the gate electrode 12. Thereby, the electrode pad 111 made of the first conductor can be connected to the scanning line and the gate electrode 12. The wiring and electrode pads connected to the external control circuit are formed with the pattern of the first conductor using a photolithography process, so high-density wiring with a line and space of 50 μm or less is possible. This is useful for miniaturization of electronic equipment using the circuit board 1.

「第二絶縁膜形成工程」
図3(h)と(i)は、本実施形態の回路基板の製造工程中で、第二絶縁膜形成工程を表している。又、図5(c)は図3(i)に対応する平面図である。第二絶縁膜形成工程は、回路基板に第二導電体があれば、第二導電体形成工程後に行われる。
"Second insulating film formation process"
FIGS. 3H and 3I show a second insulating film forming step in the circuit board manufacturing process of the present embodiment. FIG. 5C is a plan view corresponding to FIG. If there is a second conductor on the circuit board, the second insulating film forming step is performed after the second conductor forming step.

第二絶縁膜は層間絶縁膜であり、主として第二導電体と第三導電体とを電気的に分離している。第二絶縁膜を形成するには、図3(h)に示す様に、まず層間絶縁膜の前駆体樹脂を、貫通孔32を避ける様に印刷し、次いで図3(i)に示す様に、前駆体樹脂の反応を促進させて第二絶縁膜とする。前駆体樹脂は水酸基を有するモノマーを含んでおり、アルコール系溶剤に可溶である。又、前駆体樹脂は光硬化性樹脂である事が好ましい。ここではアルコール系溶剤に可溶である、ヒドロキシ型アクリルモノマー(アクリル酸乃至はメタクリル酸と多価アルコールとのエステル)を含む紫外線硬化性樹脂(以降、UVインク54と略す)を前駆体樹脂とした。   The second insulating film is an interlayer insulating film, and mainly electrically separates the second conductor and the third conductor. In order to form the second insulating film, as shown in FIG. 3 (h), first, the precursor resin of the interlayer insulating film is printed so as to avoid the through holes 32, and then as shown in FIG. 3 (i). Then, the reaction of the precursor resin is promoted to form a second insulating film. The precursor resin contains a monomer having a hydroxyl group and is soluble in an alcohol solvent. The precursor resin is preferably a photocurable resin. Here, an ultraviolet curable resin (hereinafter abbreviated as UV ink 54) containing a hydroxy-type acrylic monomer (acrylic acid or an ester of methacrylic acid and a polyhydric alcohol) that is soluble in an alcohol solvent is used as a precursor resin. did.

図3(h)に示す様に、まずUVインク54を貫通孔32以外の領域(即ち第一絶縁膜と第二導電体とが存在している領域)にインクジェット法51で滴下する。UVインク54等の前駆体樹脂は、インクジェット法51に適する用に調製され、モノマーが主成分とされる。高分子成分は前駆体樹脂に含まないか、含んでも僅かである。モノマーは極性を高めるべく、−OH基を含んでいる事が望ましい。こうしたモノマーとしては、ジエチレングリコールモノ2−エチルヘキシルエーテルアクリレートや、テトラエチレングリコールモノフェニルエーテルアクリレート、2−ヒドロキシエチルアクリレート、2−ヒドロキシプロピルアクリレート、2−ヒドロキシエチルメタクリレート、2−ヒドロキシプロピルメタクリレートなどが使用され得る。こうしたアクリル系モノマーは−OH基を含む為に極性が高く、溶解度パラメーター(SP値)は9.5以上である。その為に、ゲート絶縁膜21の高分子を溶解することがなく、ゲート絶縁膜21との密着性も高い。   As shown in FIG. 3 (h), first, the UV ink 54 is dropped by an ink jet method 51 into a region other than the through hole 32 (that is, a region where the first insulating film and the second conductor are present). The precursor resin such as the UV ink 54 is prepared to be suitable for the ink jet method 51 and contains a monomer as a main component. The polymer component is not included in the precursor resin, or a small amount is included. The monomer preferably contains an —OH group in order to increase polarity. As such a monomer, diethylene glycol mono 2-ethylhexyl ether acrylate, tetraethylene glycol monophenyl ether acrylate, 2-hydroxyethyl acrylate, 2-hydroxypropyl acrylate, 2-hydroxyethyl methacrylate, 2-hydroxypropyl methacrylate, or the like may be used. . Since such an acrylic monomer contains an —OH group, the polarity is high, and the solubility parameter (SP value) is 9.5 or more. Therefore, the polymer of the gate insulating film 21 is not dissolved, and the adhesiveness with the gate insulating film 21 is high.

この様に前駆体樹脂はSP値が9.5以上となるモノマーとし、これを有機溶媒と同等の表面張力(20mN/m〜35mN/m)で、粘度も同等で10mPa・sから30mPa・sの範囲に調整して、インクジェット法51で容易に吐出できる様にする。表面張力が比較的低く、低粘度である為に、有機絶縁体上や金属材料上では、UVインク54は着弾後にその径の5倍以上の径に均一に広がる。一方で、撥液化された電極の露出部では、濡れ角が45°以上ある為に、前駆体樹脂の濡れ広がりは抑制される。その結果、撥液化された電極の露出部がUVインク54で覆われないまま、前駆体樹脂は第一絶縁膜と第二導電体との上を広がっていく。こうしてインクジェット法51で均一な液状膜が印刷される。   In this way, the precursor resin is a monomer having an SP value of 9.5 or more, which has a surface tension equivalent to that of an organic solvent (20 mN / m to 35 mN / m) and a viscosity equivalent to 10 mPa · s to 30 mPa · s. In this way, the ink jet method 51 can be easily used to discharge the ink. Since the surface tension is relatively low and the viscosity is low, the UV ink 54 spreads uniformly on the organic insulator or metal material to a diameter of 5 times or more after landing. On the other hand, since the wetting angle is 45 ° or more at the exposed portion of the lyophobic electrode, spreading of the precursor resin is suppressed. As a result, the precursor resin spreads over the first insulating film and the second conductor without the exposed portion of the lyophobic electrode being covered with the UV ink 54. In this way, a uniform liquid film is printed by the inkjet method 51.

第二絶縁膜の厚みは、UVインク54の滴下量を調整する事により、制御される。本実施形態の様に、フィルム上に形成されたTFTの層間絶縁膜22を第二絶縁膜に利用する場合には、TFTを機械的に保護する点に於いても、第一導電体乃至は第二導電体と第三導電体との寄生容量を最小にする点に於いても、層間絶縁膜22の厚みは1μm以上とする事が望ましい。層間絶縁膜22が20μmを超える厚さでは、UVインク54が硬化する際の体積変化の影響で、基板に反りが出てしまう為、この厚さ以下であることが望ましい。又、滴下するインクの量が多すぎると、露出部での濡れ角を越えてしまい、撥液化された電極の露出部をUVインク54が覆わない状態を維持する事ができなくなる。前駆体樹脂の有機絶縁体上での濡れ角は、45°以上で、70°乃至は90°以下である。液状膜の厚みが20μmを超えると、液の自重と表面張力とから理論的に定まる接触角が先の濡れ角を超えてしまう。こうなると、撥液化された電極の露出部も前駆体樹脂に覆われてしまうので、理論的に定まる接触角が先の濡れ角を超えない滴下量に抑える必要がある。   The thickness of the second insulating film is controlled by adjusting the dropping amount of the UV ink 54. When the interlayer insulating film 22 of the TFT formed on the film is used as the second insulating film as in the present embodiment, the first conductor or the In terms of minimizing the parasitic capacitance between the second conductor and the third conductor, the thickness of the interlayer insulating film 22 is preferably 1 μm or more. When the thickness of the interlayer insulating film 22 exceeds 20 μm, the substrate is warped due to the influence of the volume change when the UV ink 54 is cured. If the amount of ink dropped is too large, the wetting angle at the exposed portion will be exceeded, and it will not be possible to maintain a state in which the exposed portion of the lyophobic electrode is not covered with the UV ink 54. The wetting angle of the precursor resin on the organic insulator is 45 ° or more and 70 ° or 90 ° or less. When the thickness of the liquid film exceeds 20 μm, the contact angle that is theoretically determined from the weight of the liquid and the surface tension exceeds the previous wetting angle. In this case, since the exposed portion of the lyophobic electrode is also covered with the precursor resin, it is necessary to suppress the dripping amount so that the theoretically determined contact angle does not exceed the previous wetting angle.

次に、図3(i)に示す様に、UVインク54に紫外線55を照射して、UVインク54を硬化させ、ヴィアホール31を形成する。硬化を完全に行なう為に、紫外線照射に加えて、加熱処理を行っても良い。UVインク54を印刷後に紫外線55を照射しているので、電極の露出部以外は平坦な第二絶縁膜が得られる。尚、ここでは、UVインク54を印刷した後、一括して紫外線55を照射したが、UVインク54を印刷すると同時に紫外線55を照射しても良い。この場合は濡れ広がりが化学反応で抑制され、電極の露出部にUVインク54を塗布せぬ制御性が増す。インクジェットのヘッドに隣接してLEDを光源とする紫外線照射装置を設けることによって、小型の装置を実現する事ができる。   Next, as shown in FIG. 3I, the UV ink 54 is irradiated with ultraviolet rays 55 to cure the UV ink 54, thereby forming the via hole 31. In order to completely cure, heat treatment may be performed in addition to ultraviolet irradiation. Since ultraviolet rays 55 are irradiated after printing the UV ink 54, a flat second insulating film is obtained except for the exposed portions of the electrodes. Here, after the UV ink 54 is printed, the ultraviolet rays 55 are collectively irradiated. However, the ultraviolet rays 55 may be irradiated simultaneously with the printing of the UV ink 54. In this case, wetting spread is suppressed by a chemical reaction, and the controllability of not applying the UV ink 54 to the exposed portion of the electrode is increased. By providing an ultraviolet irradiation device using an LED as a light source adjacent to an inkjet head, a small-sized device can be realized.

尚、UVインク54はアクリル系モノマーに限られず、エポキシ系モノマー等を用いても良い。更に、前駆体樹脂はUVインク54に限られ事はなく、熱硬化性樹脂であっても良い。これらの場合も前駆体樹脂がゲート絶縁膜を溶解してはならないので、エポキシ系モノマーや熱硬化性樹脂の中に水酸基を導入して極性を上げておく。   The UV ink 54 is not limited to an acrylic monomer, and an epoxy monomer or the like may be used. Furthermore, the precursor resin is not limited to the UV ink 54, and may be a thermosetting resin. In these cases as well, the precursor resin must not dissolve the gate insulating film, so that the polarity is increased by introducing a hydroxyl group into the epoxy monomer or thermosetting resin.

インクジェット法で1μm以上の厚みを有する第二絶縁膜を形成するには、上述の硬化性モノマーを利用する方法の他に、表面処理された微粒子と高分子材料との分散系を利用する方法であっても良い。例えば、シリカの微粒子を、有機溶剤に分散する様に、レシチンなどの界面活性剤にて表面処理をし、これをバインダー用の高分子樹脂と混ぜて分散液とする。この分散液は低粘度の前駆体樹脂となり、インクジェット法で印刷ができる。而も、これが乾燥した後には、第二絶縁膜の厚さは1μm以上と比較的大きくし得る。   In order to form the second insulating film having a thickness of 1 μm or more by the inkjet method, in addition to the above-described method using a curable monomer, a method using a dispersion system of surface-treated fine particles and a polymer material is used. There may be. For example, silica fine particles are surface-treated with a surfactant such as lecithin so as to be dispersed in an organic solvent, and this is mixed with a polymer resin for a binder to obtain a dispersion. This dispersion becomes a low-viscosity precursor resin and can be printed by an ink jet method. However, after it is dried, the thickness of the second insulating film can be made relatively large, such as 1 μm or more.

「第三導電体形成工程」
図3(j)は、本実施形態の回路基板の製造工程中で、第三導電体形成工程を表している。又、図5(d)は図3(j)に対応する平面図である。第二絶縁膜が形成された後に、ヴィアホール31を含む領域に第三導電体を形成する。ここでは、第三導電体は画素電極13である。
"Third conductor formation process"
FIG. 3J illustrates a third conductor forming process in the process of manufacturing the circuit board according to the present embodiment. FIG. 5D is a plan view corresponding to FIG. After the second insulating film is formed, a third conductor is formed in a region including the via hole 31. Here, the third conductor is the pixel electrode 13.

画素電極13はカーボンインクを使用して、スクリーン印刷で形成される。スクリーン印刷は印刷速度が速く生産性に優れる。その一方で、スクリーンが被印刷体に接触して印刷を行うので、この印刷法を有機TFTの製造に用いると、薄膜層を傷つける恐れがある。ところが本実施形態では、硬化された厚い第二絶縁膜が最表面を覆っているので、スクリーン印刷の様な接触して印刷を行なう方式でも、有機TFTの欠陥に繋がず、優れた生産性と容易な印刷工程と云った長所を享受できる。しかも第二絶縁膜の反応が終了しているので、カーボンインクの溶媒も特に制限されない。   The pixel electrode 13 is formed by screen printing using carbon ink. Screen printing has high printing speed and excellent productivity. On the other hand, since printing is performed with the screen in contact with the substrate, there is a risk of damaging the thin film layer when this printing method is used in the production of organic TFTs. However, in this embodiment, since the hardened thick second insulating film covers the outermost surface, even a method of printing by contact such as screen printing does not lead to defects of the organic TFT, and has excellent productivity. You can enjoy the advantage of easy printing process. Moreover, since the reaction of the second insulating film is completed, the solvent of the carbon ink is not particularly limited.

カーボンインクは、カーボン(カーボンブラックやグラファイト、カーボンナノチューブ、フラーレン、グラフェンなど)が有機溶剤に分散されている。有機溶剤としてはケトン系溶剤やエステル系溶剤、エーテル系溶剤等が使用される。カーボンインクの粘度は、スクリーン印刷に適する様に、2000mPa・sから20000mPa・sの範囲へと調整される。こうすると、撥液化された第一電極表面に印刷されても、カーボンインクは弾かれず、電気的にも接続される様になる。又、画素電極13の大半は層間絶縁膜22の上に形成されているので、画素電極13が剥がれる事もない。但し、電気的接続の信頼性や歩留まり等を考えると、画素電極13の印刷に先立ち、酸素プラズマ等のプラズマ処理やオゾン照射処理などを施して、フッ化アルキルチオール62を第一電極表面から除去しておく事が望ましい。以上の工程を経て有機TFTを有する回路基板1が製造される。   In the carbon ink, carbon (carbon black, graphite, carbon nanotube, fullerene, graphene, etc.) is dispersed in an organic solvent. As the organic solvent, a ketone solvent, an ester solvent, an ether solvent, or the like is used. The viscosity of the carbon ink is adjusted from 2000 mPa · s to 20000 mPa · s so as to be suitable for screen printing. In this case, even if printing is performed on the surface of the liquid-repellent first electrode, the carbon ink is not repelled and is electrically connected. Further, since most of the pixel electrode 13 is formed on the interlayer insulating film 22, the pixel electrode 13 is not peeled off. However, considering the reliability of the electrical connection, the yield, etc., prior to the printing of the pixel electrode 13, plasma treatment such as oxygen plasma or ozone irradiation treatment is performed to remove the alkyl fluoride thiol 62 from the surface of the first electrode. It is desirable to keep it. The circuit board 1 having the organic TFT is manufactured through the above steps.

「貫通孔形成原理」
図7は、実施形態1に係わる回路基板の製造方法の内で貫通孔形成工程の原理を説明する図である。ここでは貫通孔形成原理を説明する。
第一絶縁膜であるゲート絶縁膜21に貫通孔32を開口するには、第一絶縁膜にインクジェット法で溶剤の液滴52を滴下する。この際に、図7(a)に示す様に、第一絶縁膜上に滴下された溶剤は、濡れ性に依存して一定の径まで濡れ広がる。溶剤はその下の第一絶縁膜を溶解しつつ、蒸発していく。溶剤が、蒸発する際には図7(b)の矢印が示す様な、液滴52の外縁部に向かった微小流が発生する。これは液滴52のコンタクトライン(外縁部)がピニングされ(固定され)、簡単には移動できない事に由来する。その結果、コンタクトライン付近の溶剤の蒸発分が中央からの液の移動で補われ、中心から外縁部に向かった微小流が発生する。溶剤に溶けた高分子(第一絶縁膜の構成要素)も、この微小流に乗って、コンタクトライン付近へと集められる。こうして図7(c)に示す様なクレータ状の貫通孔32が形成される。
`` Penetration hole formation principle ''
FIG. 7 is a diagram for explaining the principle of the through-hole forming step in the circuit board manufacturing method according to the first embodiment. Here, the principle of through-hole formation will be described.
In order to open the through hole 32 in the gate insulating film 21 which is the first insulating film, a solvent droplet 52 is dropped on the first insulating film by an ink jet method. At this time, as shown in FIG. 7A, the solvent dropped onto the first insulating film spreads to a certain diameter depending on the wettability. The solvent evaporates while dissolving the underlying first insulating film. When the solvent evaporates, a micro flow toward the outer edge of the droplet 52 is generated as indicated by the arrow in FIG. This is because the contact line (outer edge) of the droplet 52 is pinned (fixed) and cannot be easily moved. As a result, the evaporation of the solvent in the vicinity of the contact line is compensated by the movement of the liquid from the center, and a micro flow from the center toward the outer edge portion is generated. The polymer (component of the first insulating film) dissolved in the solvent is also collected in the vicinity of the contact line along this minute flow. Thus, a crater-like through hole 32 as shown in FIG. 7C is formed.

以上の原理から、この方法で貫通孔32を開口させるには、(1)第一絶縁膜が滴下される溶剤に容易に溶ける事、(2)溶剤と第一絶縁膜の接触角が15°程度以上有り、余り濡れ広がらない事、(3)溶剤の乾燥速度が遅く、第一絶縁膜が溶剤に溶け、それが微小流に乗って移動するだけの時間がある事(即ち、溶剤の沸点が高い事)、(4)溶剤の粘度が或る程度低く、液の移動が可能である事、の四点が重要であると理解できる。   Based on the above principle, in order to open the through-hole 32 by this method, (1) the first insulating film is easily dissolved in the dropped solvent, and (2) the contact angle between the solvent and the first insulating film is 15 °. More than about, not so much wet and spread, (3) The drying speed of the solvent is slow, the first insulating film is dissolved in the solvent, and there is time to move it in a micro flow (that is, the boiling point of the solvent It can be understood that the four points are important: (4) the viscosity of the solvent is low to some extent and the liquid can move.

実験によると、溶解性に優れる酢酸ブチルやPGMEAは粘度が低過ぎて、単純なインクジェット法では溶液の吐出が困難であった(駆動波形を最適化する必要がある)。表面張力が概ね40mN/m程度で有ると、PMMAに対する接触角は15°弱となり、20pLの液滴52で直径が100μm程度の外縁周(図7(c)で盛り上がった頂点部)と直径が20μmから30μmの開口部(図7(c)で電極が露出した底面部)を形成して貫通孔32を形成できた。ジクロヘキサノールアセテートは、優れた溶解性を示すが、沸点が173℃と低い為に、一回の滴下で10nm程度しか掘れない。従って、沸点は180℃程度以上が望まれる。   According to experiments, butyl acetate and PGMEA, which have excellent solubility, are too low in viscosity, making it difficult to discharge the solution by a simple ink jet method (the drive waveform needs to be optimized). When the surface tension is approximately 40 mN / m, the contact angle with respect to PMMA is slightly less than 15 °, and the diameter of the outer peripheral edge (vertical portion raised in FIG. 7 (c)) and the diameter of 20 pL droplet 52 is approximately 100 μm. Through holes 32 could be formed by forming openings of 20 μm to 30 μm (bottom portions where the electrodes were exposed in FIG. 7C). Diclohexanol acetate exhibits excellent solubility, but since the boiling point is as low as 173 ° C., only about 10 nm can be dug by one drop. Accordingly, the boiling point is preferably about 180 ° C. or higher.

上述した通り、本実施形態に係わる回路基板の製造方法によれば、以下の効果を得る事ができる。
第一導電体上の第一絶縁膜に印刷法にて貫通孔32を開口して第一導電体の表面を露出させ、第一導電体の表面を撥液化させてから、貫通孔32以外の領域に前駆体樹脂を印刷して第二絶縁膜を形成するので、印刷法にて回路基板1にヴィアホール31を容易に開口できる。而も回路基板1に作製された電子素子に悪影響を及ぼさない為に、優れた回路特性を示す回路基板1を、印刷法にて、高歩留まりで安定的に製造する事ができる。
As described above, according to the circuit board manufacturing method of the present embodiment, the following effects can be obtained.
A through hole 32 is opened in the first insulating film on the first conductor by a printing method to expose the surface of the first conductor, and the surface of the first conductor is made liquid repellent. Since the precursor resin is printed in the region to form the second insulating film, the via hole 31 can be easily opened in the circuit board 1 by a printing method. In order not to adversely affect the electronic elements produced on the circuit board 1, the circuit board 1 exhibiting excellent circuit characteristics can be stably manufactured by a printing method with a high yield.

又、撥液化工程後に、第一絶縁膜上に第二導電体を形成するので、第一導電体で貫通孔32が開口している部位のみが選択的に撥液化され、第二導電体は撥液化されない。こうして、次の第二絶縁膜形成工程では、第二導電体上に均一に前駆体樹脂を印刷でき、第二導電体を第二絶縁膜にて電気的に絶縁する事ができる。   Further, since the second conductor is formed on the first insulating film after the lyophobic process, only the portion where the through hole 32 is opened in the first conductor is selectively lyophobic, and the second conductor is Not repellent. Thus, in the next second insulating film forming step, the precursor resin can be printed uniformly on the second conductor, and the second conductor can be electrically insulated by the second insulating film.

又、第二絶縁膜形成工程後に、貫通孔32を含む領域に第三導電体を形成するので、第一導電体と第三導電体との間で、電気的に導通を取る事ができ、印刷法にて、複雑で高機能な回路を有する回路基板1を製造する事ができる。   In addition, since the third conductor is formed in the region including the through hole 32 after the second insulating film forming step, electrical conduction can be established between the first conductor and the third conductor. The circuit board 1 having a complicated and highly functional circuit can be manufactured by a printing method.

又、第一導電体形成工程後に、有機半導体膜41を印刷し、その後に第一絶縁膜成膜工程を行うので、回路基板1に有機物薄膜トランジスターを形成できる。更に、第一導電体形成工程の工程自由度が高く、高性能な薄膜トランジスターを製造する事ができる。又、有機半導体膜41やゲート絶縁膜21の形成に先立って、フォトリソグラフィー工程とエッチング工程を利用できるので、チャンネル形成領域長を数ミクロン、乃至はそれ以下へと、極めて短くする事ができ、スケーリングメリットを生かした薄膜トランジスター回路を回路基板1に設ける事が可能となる。   In addition, since the organic semiconductor film 41 is printed after the first conductor forming step and then the first insulating film forming step is performed, an organic thin film transistor can be formed on the circuit board 1. Furthermore, a high-performance thin film transistor can be manufactured with a high degree of freedom in the process of forming the first conductor. In addition, since the photolithography process and the etching process can be used prior to the formation of the organic semiconductor film 41 and the gate insulating film 21, the channel formation region length can be extremely shortened to several microns or less. It is possible to provide a thin film transistor circuit taking advantage of the scaling advantage on the circuit board 1.

又、有機半導体膜41はエーテル系溶剤に対しても、ケトン系溶剤に対しても、エステル系溶剤に対しても、フッ素系溶剤に対しても難溶性を示すので、有機半導体を含むインクを準備できる。即ち、有機半導体をインクジェット法51などの印刷法で、回路基板1に求められる形状に印刷できる。   Further, since the organic semiconductor film 41 is hardly soluble in ether solvents, ketone solvents, ester solvents, and fluorine solvents, an ink containing an organic semiconductor is used. Ready. That is, the organic semiconductor can be printed in a shape required for the circuit board 1 by a printing method such as the inkjet method 51.

又、第一絶縁膜はエーテル系溶剤又は、ケトン系溶剤、エステル系溶剤、フッ素系溶剤のいずれかに可溶であるので、印刷法にて第一絶縁膜を形成できる。又、第一絶縁膜に対する選択肢が広いので、回路基板1の機能を最大にする事ができる。更に、第一絶縁膜をトランジスターのゲート絶縁膜21として利用する場合には、第一絶縁膜材料が有機半導体膜41を溶かさないので、優れた特性を示す薄膜トランジスターを回路基板1に作製する事ができる。   Further, since the first insulating film is soluble in any of ether solvents, ketone solvents, ester solvents, and fluorine solvents, the first insulating film can be formed by a printing method. In addition, since the options for the first insulating film are wide, the function of the circuit board 1 can be maximized. Further, when the first insulating film is used as the gate insulating film 21 of the transistor, since the first insulating film material does not dissolve the organic semiconductor film 41, a thin film transistor having excellent characteristics is manufactured on the circuit board 1. Can do.

又、第一絶縁膜はアルコール系溶剤に対して難溶性を示すので、撥液化工程や第二導電体形成工程、及び第二絶縁膜形成工程に、アルコール系材料乃至はアルコール系溶剤に対して可溶な材料を使用でき、更に、これらの工程中に第一絶縁膜が損傷を受ける事もないので、第一絶縁膜は、回路基板1にて求められる機能を劣化させることなく維持できる。   In addition, since the first insulating film is hardly soluble in the alcohol solvent, the alcohol insulating material or the alcohol solvent is used in the lyophobic process, the second conductor forming process, and the second insulating film forming process. Since a soluble material can be used and the first insulating film is not damaged during these steps, the first insulating film can be maintained without deteriorating the function required for the circuit board 1.

又、第一絶縁膜は前駆体樹脂に対して難溶性を示すので、第二絶縁膜形成工程中に第一絶縁膜が前駆体樹脂によって損傷を被ることはなく、第一絶縁膜は、回路基板1にて求められる機能を劣化させることなく維持できる。   In addition, since the first insulating film is hardly soluble in the precursor resin, the first insulating film is not damaged by the precursor resin during the second insulating film forming step. The function required for the substrate 1 can be maintained without deteriorating.

又、貫通孔形成工程は、第一絶縁膜を溶解する溶剤を第一絶縁膜に滴下するので、印刷法にて微細な貫通孔32を容易に形成できる。   Further, in the through hole forming step, a solvent for dissolving the first insulating film is dropped onto the first insulating film, so that the fine through hole 32 can be easily formed by a printing method.

また、貫通孔形成工程は、第一絶縁膜を均一にエッチングするエッチング工程を含み、エッチング工程は溶剤滴下工程後に行われるので、希に僅かに残った薄膜を除去でき、確実に貫通孔32を形成できる。   In addition, the through hole forming step includes an etching step for uniformly etching the first insulating film, and the etching step is performed after the solvent dropping step. Can be formed.

又、撥液化工程は、チオール化合物又はジスルフィド化合物を含む溶液61に、第一導電体の表面を触れさせるので、数秒から数分程度の短時間の接触で容易に第一導電体の表面のみを選択的に撥液化させる事ができる。   In the liquid repellency step, the surface of the first conductor is brought into contact with the solution 61 containing the thiol compound or disulfide compound, so that only the surface of the first conductor can be easily contacted in a short time of several seconds to several minutes. It can be selectively made liquid repellent.

又、チオール化合物がフッ素化アルキル鎖を含むので、チオール化合物が結合した表面の撥液性を極めて高くする事ができる。   Further, since the thiol compound contains a fluorinated alkyl chain, the liquid repellency of the surface to which the thiol compound is bonded can be extremely increased.

又、ジスルフィド化合物がフッ素化アルキル鎖を含むので、ジスルフィド化合物が結合した表面の撥液性を極めて高くする事ができる。   Moreover, since the disulfide compound contains a fluorinated alkyl chain, the liquid repellency of the surface to which the disulfide compound is bonded can be extremely increased.

又、前駆体樹脂は水酸基を有するモノマーを含み、第一絶縁膜はアルコール系材料に対して安定であるので、前駆体樹脂が第一絶縁膜に損傷を及ぼす事を避けられる。   In addition, since the precursor resin contains a monomer having a hydroxyl group and the first insulating film is stable with respect to the alcohol-based material, the precursor resin can avoid damaging the first insulating film.

又、前駆体樹脂はアルコール系溶剤に可溶であるので、その溶液の濃度を比較的自由に調整でき、各種印刷法を第二絶縁膜形成工程に適応できる。更に、第一絶縁膜はアルコール系材料に対して安定であるので、第二絶縁膜形成工程が第一絶縁膜に損傷を及ぼす事を避けられる。   Further, since the precursor resin is soluble in an alcohol solvent, the concentration of the solution can be adjusted relatively freely, and various printing methods can be applied to the second insulating film forming step. Furthermore, since the first insulating film is stable with respect to the alcohol-based material, it is possible to avoid the second insulating film forming step from damaging the first insulating film.

又、前駆体樹脂は光硬化性樹脂であるので、光照射する事で、速やか且つ容易に第二絶縁膜を形成する事ができる。   Further, since the precursor resin is a photocurable resin, the second insulating film can be formed quickly and easily by irradiating light.

又、前駆体樹脂は熱硬化性樹脂であるので、簡単な熱処理で、容易に第二絶縁膜を形成する事ができる。   Further, since the precursor resin is a thermosetting resin, the second insulating film can be easily formed by a simple heat treatment.

又、回路基板1は、ゲート絶縁膜21を備えるトランジスターを有し、第一絶縁膜がゲート絶縁膜21として機能しているので、高機能回路を有する回路基板1を実現する事ができる。   Further, since the circuit board 1 includes a transistor including the gate insulating film 21, and the first insulating film functions as the gate insulating film 21, the circuit board 1 having a high-function circuit can be realized.

「電気光学装置」
図8は、実施形態1で詳述した回路基板の製造方法を用いて製造したアクティブマトリックス基板を模式的に示す平面図である。
"Electro-optical device"
FIG. 8 is a plan view schematically showing an active matrix substrate manufactured using the circuit board manufacturing method described in detail in the first embodiment.

アクティブマトリックス基板81には画素回路が行列状に並んで、画素領域71をなしている。各画素回路には有機TFT72と画素電極13が設けられており、有機TFT72のスイッチング動作にて、画素電極13への信号線73からの表示情報が制御される。具体的には有機TFT72のゲート電極12が走査線74に接続し、ソースドレイン電極11の一方が信号線73に接続し、ソースドレイン電極11の他方が画素電極13に接続している。複数の走査線74は走査線用の電極パッド111に連なり、シリコンチップよりなる外部の制御回路に接続される。同様に複数の信号線73も信号線用の電極パッド111に集められ、シリコンチップよりなる外部の制御回路に接続される。   Pixel circuits are arranged in a matrix on the active matrix substrate 81 to form a pixel region 71. Each pixel circuit is provided with an organic TFT 72 and a pixel electrode 13, and display information from the signal line 73 to the pixel electrode 13 is controlled by a switching operation of the organic TFT 72. Specifically, the gate electrode 12 of the organic TFT 72 is connected to the scanning line 74, one of the source / drain electrodes 11 is connected to the signal line 73, and the other of the source / drain electrodes 11 is connected to the pixel electrode 13. The plurality of scanning lines 74 are connected to the scanning line electrode pads 111 and connected to an external control circuit made of a silicon chip. Similarly, a plurality of signal lines 73 are also collected on the signal line electrode pads 111 and connected to an external control circuit made of a silicon chip.

図3(j)に示す様に、ソースドレイン電極11と信号線73、電極パッド111が第一導電体にて形成され、ゲート絶縁膜21が第一絶縁膜となり、ゲート電極12と走査線74が第二導電体にて形成され、層間絶縁膜22が第二絶縁膜となり、画素電極13が第三導電体にて形成されている。こうした構成のアクティブマトリックス基板81を製造するのに実施形態1で詳述した回路基板1の製造方法が適応された。   As shown in FIG. 3 (j), the source / drain electrode 11, the signal line 73, and the electrode pad 111 are formed of the first conductor, the gate insulating film 21 becomes the first insulating film, and the gate electrode 12 and the scanning line 74 are formed. Is formed of the second conductor, the interlayer insulating film 22 is the second insulating film, and the pixel electrode 13 is formed of the third conductor. The manufacturing method of the circuit board 1 described in detail in the first embodiment is applied to manufacture the active matrix substrate 81 having such a configuration.

図9は、上述のアクティブマトリックス基板を用いた電気光学装置を模式的に示す断面図である。   FIG. 9 is a cross-sectional view schematically showing an electro-optical device using the above-described active matrix substrate.

電気光学装置80はアクティブマトリックス基板81とフロント基板82とを有し、両基板間に電気光学材料が挟持されている。電気光学材料は電気泳動材料83で、それ故に電気光学装置80は電気泳動ディスプレイとなっている。フロント基板82の表面には共通電極86が形成されている。電気光学材料は両基板の表面に均一にほぼ全面に渡って配置されている。又、共通電極86もフロント基板82の表面のほぼ全面に形成されている。電極パッド111にはフレキシブルプリントサーキット(FPC84)が接続されている。外部の制御回路からの表示信号はFPC84と各画素の有機TFT72とを介して、其々の画素電極13に供給される。アクティブマトリックス基板81とフロント基板82との外側には保護シート85が貼られ、電気光学装置80の機械的耐久性と化学的安定性とを高めている。   The electro-optical device 80 includes an active matrix substrate 81 and a front substrate 82, and an electro-optical material is sandwiched between the substrates. The electro-optic material is an electrophoretic material 83, and therefore the electro-optic device 80 is an electrophoretic display. A common electrode 86 is formed on the surface of the front substrate 82. The electro-optic material is uniformly disposed on almost the entire surface of both substrates. The common electrode 86 is also formed on almost the entire surface of the front substrate 82. A flexible printed circuit (FPC 84) is connected to the electrode pad 111. A display signal from an external control circuit is supplied to each pixel electrode 13 via the FPC 84 and the organic TFT 72 of each pixel. A protective sheet 85 is attached to the outside of the active matrix substrate 81 and the front substrate 82 to enhance the mechanical durability and chemical stability of the electro-optical device 80.

この様な電気光学装置80は、上述のアクティブマトリックス基板81を備えているので、表示品位が高い。更に、アクティブマトリックス基板81は前述の回路基板1の製造方法にて製造されているので、生産性が非常に高く、資源もエネルギーも高効率で活用している。   Since such an electro-optical device 80 includes the above-described active matrix substrate 81, the display quality is high. Furthermore, since the active matrix substrate 81 is manufactured by the above-described manufacturing method of the circuit board 1, the productivity is very high, and both resources and energy are utilized with high efficiency.

「電子機器」
図10は、上述の電気光学装置を用いた電子機器を模式的に示す斜視図で、(a)は正面斜視図、(b)は背面斜視図である。ここでは、電子機器は電子書籍90である。
"Electronics"
FIG. 10 is a perspective view schematically showing an electronic apparatus using the above-described electro-optical device, where (a) is a front perspective view and (b) is a rear perspective view. Here, the electronic device is an electronic book 90.

図10(a)に示す様に、電子書籍90は電気光学装置80と筐体91とを有している。電気光学装置80は平板状の長方形である。筐体91は、電気光学装置80の外縁部に配置されて、電気光学装置80を保持している。即ち、筐体91は表示装置に対する保持部となっている。保持部は、使用時に使用者の手で握られる。   As illustrated in FIG. 10A, the electronic book 90 includes an electro-optical device 80 and a housing 91. The electro-optical device 80 has a flat rectangular shape. The casing 91 is disposed on the outer edge portion of the electro-optical device 80 and holds the electro-optical device 80. That is, the housing 91 is a holding unit for the display device. The holding part is gripped by the user's hand during use.

電気光学装置80は縦長の長方形をなしており、筐体91は薄い平板状である。図10(a)に示す様に、表示面となる正面には筐体上部92(筐体91の上側部品)が設けられ、図10(b)に示す様に、表示面と反対の背面には筐体下部93(筐体91の下側部品)が設けられている。筐体上部92も筐体下部93も薄い平板状で両者が重ね合わされて、筐体91となる。図10(a)と図10(b)とを比較すると判るように、正面側の筐体91幅(幅WF)の方が背面側の筐体91幅(幅WB)よりも狭くなっている。 The electro-optical device 80 has a vertically long rectangle, and the casing 91 has a thin flat plate shape. As shown in FIG. 10A, a housing upper part 92 (an upper part of the housing 91) is provided on the front surface serving as the display surface, and on the back surface opposite to the display surface as shown in FIG. Is provided with a casing lower portion 93 (a lower part of the casing 91). The casing upper part 92 and the casing lower part 93 are both thin flat plates, and are overlapped to form a casing 91. As can be seen by comparing FIG. 10A and FIG. 10B, the front casing 91 width (width W F ) is smaller than the rear casing 91 width (width W B ). ing.

筐体下部93内には電気光学装置80を制御する各種回路(制御回路)や電源などが収納されており、その結果、筐体91は電子書籍90の重量の内で、半分以上といった主要な割合を占めている。こうした事などから、電子書籍90の重心は、筐体下部93内に位置する。   Various circuits (control circuit) for controlling the electro-optical device 80, a power source, and the like are housed in the lower portion 93 of the housing, and as a result, the housing 91 is a major part of more than half of the weight of the electronic book 90. Occupies a proportion. For these reasons, the center of gravity of the electronic book 90 is located in the housing lower part 93.

電気光学装置80の表示部には各種の情報が表示される。筐体91の中央には操作スイッチ94が設けられており、スイッチ操作を通じて表示部に表示される情報が更新される。   Various types of information are displayed on the display unit of the electro-optical device 80. An operation switch 94 is provided in the center of the casing 91, and information displayed on the display unit is updated through the switch operation.

電気光学装置80は軽くて、柔軟性を有する。この為に、外部衝撃に対して比較的強く、電気光学装置80全体を筐体91で覆って保護する必要はない。こうして筐体91は電気光学装置80の外縁部に設けられる事ができる。筐体91が表示装置全体を覆わず、更に金属製の補強部材等を配置する必要がないので、電子書籍90全体が薄くて軽く作成されている。   The electro-optical device 80 is light and flexible. For this reason, it is relatively strong against external impact, and it is not necessary to cover and protect the entire electro-optical device 80 with the casing 91. Thus, the housing 91 can be provided on the outer edge portion of the electro-optical device 80. Since the housing 91 does not cover the entire display device and there is no need to dispose a metal reinforcing member or the like, the entire electronic book 90 is made thin and light.

(変形例1)
「TFTが下ゲート型」
図11は、変形例1に係わる回路基板の断面図である。以下、本変形例に係わる回路基板とその製造方法について説明する。尚、実施形態1と同一の構成部位については、同一の番号を附し、重複する説明は省略する。本変形例(図11)は実施形態1(図3(j))と比べて、有機TFTの構造が異なっている。それ以外の構成は、実施形態1とほぼ同様である。
(Modification 1)
"TFT is the bottom gate type"
FIG. 11 is a cross-sectional view of a circuit board according to the first modification. Hereinafter, a circuit board and a manufacturing method thereof according to this modification will be described. In addition, about the component same as Embodiment 1, the same number is attached | subjected and the overlapping description is abbreviate | omitted. This modification (FIG. 11) differs from the first embodiment (FIG. 3 (j)) in the structure of the organic TFT. Other configurations are almost the same as those of the first embodiment.

実施形態1ではTFTのゲート電極12が有機半導体膜41に対して上側に位置したが(上ゲート型)、本変形例では、図11に示す様に、TFTのゲート電極12は有機半導体膜41に対して下側に位置する(下ゲート型)。即ち、基板10側からゲート電極12、ゲート絶縁膜21、ソースドレイン電極11、有機半導体膜41、第一層間絶縁膜221、第二層間絶縁膜222、画素電極13との順番で積層されている。これらの内でソースドレイン電極11が第一導電体であり、第一層間絶縁膜221が第一絶縁膜、第二層間絶縁膜222が第二絶縁膜、画素電極13が第三導電体にあたる。   In the first embodiment, the gate electrode 12 of the TFT is positioned above the organic semiconductor film 41 (upper gate type). However, in the present modification, the gate electrode 12 of the TFT is the organic semiconductor film 41 as shown in FIG. It is located on the lower side (lower gate type). That is, the gate electrode 12, the gate insulating film 21, the source / drain electrode 11, the organic semiconductor film 41, the first interlayer insulating film 221, the second interlayer insulating film 222, and the pixel electrode 13 are stacked in this order from the substrate 10 side. Yes. Of these, the source / drain electrode 11 is the first conductor, the first interlayer insulating film 221 is the first insulating film, the second interlayer insulating film 222 is the second insulating film, and the pixel electrode 13 is the third conductor. .

こうした下ゲート型有機TFT72を有する回路基板1の製造方法は次のようになる。まず、基板上に第二導電体にて、ゲート電極12と電極パッド111と不図示の走査線74とを形成し、次いでゲート絶縁膜21を成膜する。ゲート絶縁膜21はダイコート法などを用いて電極パッド111の一部を覆わぬ様に成膜する。その後、第一導電体形成工程として、ゲート絶縁膜21上に第一導電体を形成する。第一導電体は、ソースドレイン電極11や不図示の信号線73となる。第一導電体形成工程の直前か直後には有機半導体膜41を印刷する。本変形例では第一導電体形成工程直後に印刷している。次に、第一絶縁膜成膜工程として、第一導電体を被覆する様に第一層間絶縁膜221を成膜する。次に、貫通孔形成工程として、ソースドレイン電極11上の第一層間絶縁膜221に貫通孔32を開口して、ソースドレイン電極11の表面を露出させる。次に、撥液化工程として、貫通孔32が設けられたソースドレイン電極11の表面を撥液化させる。次に、第二絶縁膜形成工程として、貫通孔32以外の領域に前駆体樹脂を印刷し、印刷後に前駆体樹脂を硬化してヴィアホール31と第二層間絶縁膜222を形成する。最後に第三導電体形成工程として、ヴィアホール31を含む領域に画素電極13を印刷する。第一導電体形成工程から第三導電体形成工程までの各工程は、実施形態1に記載した様に行われる。   The manufacturing method of the circuit board 1 having the lower gate type organic TFT 72 is as follows. First, the gate electrode 12, the electrode pad 111, and the scanning line 74 (not shown) are formed on the substrate with the second conductor, and then the gate insulating film 21 is formed. The gate insulating film 21 is formed using a die coating method or the like so as not to cover a part of the electrode pad 111. Thereafter, a first conductor is formed on the gate insulating film 21 as a first conductor forming step. The first conductor becomes the source / drain electrode 11 and a signal line 73 (not shown). The organic semiconductor film 41 is printed immediately before or after the first conductor forming step. In this modification, printing is performed immediately after the first conductor forming step. Next, as a first insulating film forming step, a first interlayer insulating film 221 is formed so as to cover the first conductor. Next, as a through hole forming step, a through hole 32 is opened in the first interlayer insulating film 221 on the source / drain electrode 11 to expose the surface of the source / drain electrode 11. Next, as a liquid repellent step, the surface of the source / drain electrode 11 provided with the through hole 32 is made liquid repellent. Next, as a second insulating film forming step, a precursor resin is printed in a region other than the through holes 32, and the precursor resin is cured after printing to form the via holes 31 and the second interlayer insulating film 222. Finally, as a third conductor forming step, the pixel electrode 13 is printed in a region including the via hole 31. Each process from the first conductor forming process to the third conductor forming process is performed as described in the first embodiment.

上述した通り、本変形例に係わる回路基板1の製造方法によれば、実施形態1の効果に加え、以下の効果を得る事ができる。
本変形例の第一層間絶縁膜221は第一絶縁膜であり、実施形態1では、第一絶縁膜はゲート絶縁膜21であった。即ち、本変形例の第一層間絶縁膜221はゲート絶縁膜21と同等の膜品質を有しており、それ故に半導体膜との界面も高品質にしている。TFTの電気特性は、半導体膜のゲート電極12側の界面の影響を強く受けると共に、その反対側の界面(裏側の界面)も電気特性に影響を及ぼす。本変形例では、ゲート絶縁膜21にも使用可能な高品質な高分子膜で半導体の裏側の界面を覆っている。従って、裏側の界面に発生する界面トラップ数が抑制され、高性能な有機TFT72となる。又、第一層間絶縁膜221と第二層間絶縁膜222とが信号線73と画素電極13との間に設けられて居るので、これらの間の寄生容量が小さくなると共にリーク電流も減り、回路が高速に且つ正確に動作するようになる。
As described above, according to the method of manufacturing the circuit board 1 according to this modification, the following effects can be obtained in addition to the effects of the first embodiment.
The first interlayer insulating film 221 of this modification is a first insulating film, and the first insulating film is the gate insulating film 21 in the first embodiment. That is, the first interlayer insulating film 221 of this modification has a film quality equivalent to that of the gate insulating film 21, and therefore the interface with the semiconductor film is also made high quality. The electrical characteristics of the TFT are strongly influenced by the interface of the semiconductor film on the gate electrode 12 side, and the interface on the opposite side (back side interface) also affects the electrical characteristics. In this modification, the interface on the back side of the semiconductor is covered with a high-quality polymer film that can also be used for the gate insulating film 21. Therefore, the number of interface traps generated at the interface on the back side is suppressed, and a high-performance organic TFT 72 is obtained. Further, since the first interlayer insulating film 221 and the second interlayer insulating film 222 are provided between the signal line 73 and the pixel electrode 13, the parasitic capacitance between them is reduced and the leakage current is also reduced. The circuit will operate fast and accurately.

一般に、反応性のモノマーや硬化剤は、それが有機半導体材料に直に接すると、半導体特性の劣化を招く。従って、もしもUVインク54が有機半導体膜41の上に直に塗布されると、有機TFTは半導体特性を劣化させざるを得なくなる。所が、本変形例では高品質な第一層間絶縁膜221が有機半導体膜41を保護しており、UVインク54は有機半導体膜41に接しない。この理由により、有機TFTは優れた半導体特性を示す事になる。結局、第一層間絶縁膜221は有機半導体膜41の保護膜であると同時に、第二層間絶縁膜222をヴィアホール31以外の領域に選択的に形成する役割を担っているのである。   In general, when a reactive monomer or curing agent is in direct contact with an organic semiconductor material, the semiconductor characteristics are deteriorated. Therefore, if the UV ink 54 is applied directly on the organic semiconductor film 41, the organic TFT is forced to deteriorate the semiconductor characteristics. However, in the present modification, the high-quality first interlayer insulating film 221 protects the organic semiconductor film 41, and the UV ink 54 does not contact the organic semiconductor film 41. For this reason, the organic TFT exhibits excellent semiconductor characteristics. As a result, the first interlayer insulating film 221 is a protective film for the organic semiconductor film 41 and simultaneously plays a role of selectively forming the second interlayer insulating film 222 in a region other than the via hole 31.

(変形例2)
「アクティブマトリックス基板81が容量線を備えている例」
図12は、変形例2に係わる回路基板の製造方法の平面図である。以下、本変形例に係わる回路基板1とその製造方法について説明する。本変形例(図12)は実施形態1(図4(b))と比べて、回路基板1に容量用電極が設けられている点が異なる。それ以外の構成は、実施形態1とほぼ同様であり、重複する説明は省略する。
(Modification 2)
“Example in which the active matrix substrate 81 includes capacitance lines”
FIG. 12 is a plan view of the circuit board manufacturing method according to the second modification. Hereinafter, the circuit board 1 according to this modification and the manufacturing method thereof will be described. This modification (FIG. 12) is different from the first embodiment (FIG. 4B) in that a capacitor electrode is provided on the circuit board 1. The rest of the configuration is almost the same as in the first embodiment, and a duplicate description is omitted.

本変形例では、画素回路に保持容量が形成されている。保持容量は第一容量電極と第二容量電極121とこれらの電極に挟持される誘電体膜とから構成される。第一容量電極は不図示の画素電極に接続し、第二容量電極121は接地電位や共通電極電位などの基準電位に接続される。回路基板1では、第一導電体にてソースドレイン電極11が形成され、その一方は信号線73に連なり、他方は不図示の画素電極に接続されるが、第一容量電極はこの他方のソースドレイン電極11と兼用される。誘電体膜はゲート絶縁膜と同じ第一絶縁膜である。第二容量電極121は、図12に示す様に、ゲート電極12と同じ第二導電体にて形成される。第二容量電極121を基準電位に接続するには、容量共通線112と複数の容量電極とが接続される。容量共通線112は第一導電体にて形成され、容量共通線112に設けられた貫通孔32を介して第二容量電極121と接続される。従ってこの貫通孔32の電極表面は親水性となっている。こうした構成の回路基板1は、実施形態1で詳述した製造方法にて製造される。   In this modification, a storage capacitor is formed in the pixel circuit. The storage capacitor includes a first capacitor electrode, a second capacitor electrode 121, and a dielectric film sandwiched between these electrodes. The first capacitor electrode is connected to a pixel electrode (not shown), and the second capacitor electrode 121 is connected to a reference potential such as a ground potential or a common electrode potential. In the circuit board 1, a source / drain electrode 11 is formed of a first conductor, one of which is connected to the signal line 73 and the other is connected to a pixel electrode (not shown), but the first capacitor electrode is the other source. Also used as the drain electrode 11. The dielectric film is the same first insulating film as the gate insulating film. The second capacitor electrode 121 is formed of the same second conductor as the gate electrode 12 as shown in FIG. In order to connect the second capacitor electrode 121 to the reference potential, the capacitor common line 112 and a plurality of capacitor electrodes are connected. The capacitor common line 112 is formed of a first conductor, and is connected to the second capacitor electrode 121 through the through hole 32 provided in the capacitor common line 112. Therefore, the electrode surface of the through hole 32 is hydrophilic. The circuit board 1 having such a configuration is manufactured by the manufacturing method described in detail in the first embodiment.

電気泳動ディスプレイで画素回路が保持容量を持つと、フレーム期間を通じて電気泳動材料に電圧を印加するので、高コントラストの画像を容易に表示させる事ができる。   When the pixel circuit has a storage capacitor in the electrophoretic display, a voltage is applied to the electrophoretic material throughout the frame period, so that a high-contrast image can be easily displayed.

(変形例3)
「駆動回路がTFTにて一部内蔵されている例」
図13は、変形例3に係わる回路基板の平面図である。又、図14は、変形例3に係わる回路基板の断面図である。以下、本変形例に係わる回路基板1とその製造方法について説明する。本変形例(図13)は先の実施形態1で説明したアクティブマトリックス基板81(図8)と比べて、駆動回路の一部がTFTにて内蔵されている点が異なる。それ以外の構成は、実施形態1とほぼ同様であり、重複する説明は省略する。
(Modification 3)
“Example of drive circuit partially built in TFT”
FIG. 13 is a plan view of a circuit board according to the third modification. FIG. 14 is a cross-sectional view of a circuit board according to the third modification. Hereinafter, the circuit board 1 according to this modification and the manufacturing method thereof will be described. This modification (FIG. 13) differs from the active matrix substrate 81 (FIG. 8) described in the first embodiment in that a part of the drive circuit is built in the TFT. The rest of the configuration is almost the same as in the first embodiment, and a duplicate description is omitted.

本変形例では、図13に示す様に、有機TFT72にて駆動回路の一部となる走査回路75が構成されている。走査回路75はシフトレジスターを含み、走査線74を選択する事ができる。シフトレジスター内ではインバーターの直列接続が利用されており、図14はその部分の断面を模式的に表している。即ち、一つ目の有機TFT721のドレイン電極114が出力となり、これが二つ目の有機TFT722のゲート電極12に入力として接続されている。こうした構成を有する回路基板1は実施形態1で詳述した製造方法にて製造される。尚、一つ目の有機TFT721のドレイン電極114に設けられた貫通孔32の電極表面は親水性にされている。   In this modified example, as shown in FIG. 13, the organic TFT 72 constitutes a scanning circuit 75 that is a part of the drive circuit. The scanning circuit 75 includes a shift register and can select the scanning line 74. A series connection of inverters is used in the shift register, and FIG. 14 schematically shows a cross section of the portion. That is, the drain electrode 114 of the first organic TFT 721 becomes an output, and this is connected as an input to the gate electrode 12 of the second organic TFT 722. The circuit board 1 having such a configuration is manufactured by the manufacturing method described in detail in the first embodiment. Note that the electrode surface of the through hole 32 provided in the drain electrode 114 of the first organic TFT 721 is made hydrophilic.

アクティブマトリックス基板81の駆動回路が部分的に内蔵されているので、高精細な画像を表示する電気光学装置80とする事ができる。   Since the drive circuit of the active matrix substrate 81 is partially built in, the electro-optical device 80 that displays a high-definition image can be obtained.

(変形例4)
「基板が薄いガラスである例」
図3(j)を用いて説明する。
本変形例は実施形態1と比べて、基板が薄いガラスである点が異なる。それ以外の構成は、実施形態1とほぼ同様であり、重複する説明は省略する。
(Modification 4)
“Example of thin glass substrate”
This will be described with reference to FIG.
This modification differs from Embodiment 1 in that the substrate is thin glass. The rest of the configuration is almost the same as in the first embodiment, and a duplicate description is omitted.

実施形態1では、基板10はプラスチックフィルムであったが、基板10はこれに限られない。例えば、0.5mmから1.1mmの厚みを有するガラス基板表面に実施形態1で詳述した工程を施した後に、ガラス基板裏面をエッチングなどで削り、0.1mm以下に薄くしても良い。ガラス基板の厚みを0.1mm以下にすると柔軟性を示す様になる。   In the first embodiment, the substrate 10 is a plastic film, but the substrate 10 is not limited to this. For example, after the process described in detail in Embodiment 1 is performed on the surface of the glass substrate having a thickness of 0.5 mm to 1.1 mm, the back surface of the glass substrate may be etched to reduce the thickness to 0.1 mm or less. When the thickness of the glass substrate is 0.1 mm or less, flexibility is exhibited.

こうすると、回路基板1の製造時には0.5mmから1.1mmと云った通常の厚みを有するガラス基板を使用でき、その後、ガラスを薄くするだけで柔軟性を有する回路基板1を比較的容易に製造できる。   In this way, a glass substrate having a normal thickness of 0.5 mm to 1.1 mm can be used when the circuit board 1 is manufactured, and then the flexible circuit board 1 can be relatively easily obtained simply by thinning the glass. Can be manufactured.

(変形例5)
「基板が薄い金属板である例」
図3(j)を用いて説明する。
本変形例は実施形態1と比べて、基板が薄い金属板である点などが異なる。それ以外の構成は、実施形態1とほぼ同様であり、重複する説明は省略する。
(Modification 5)
"Example where the substrate is a thin metal plate"
This will be described with reference to FIG.
This modification differs from Embodiment 1 in that the substrate is a thin metal plate. The rest of the configuration is almost the same as in the first embodiment, and a duplicate description is omitted.

実施形態1では、基板10はプラスチックフィルムであったが、基板10はこれに限られない。例えば、薄いステンレス基板を酸化硅素膜や酸化窒素膜などの無機絶縁膜、或いはポリイミドなどの有機絶縁膜で覆い、これ基板10として利用しても良い。基板10として金属板を用いると、基板電位を自由に設定でき、有機TFT72のしきい値電圧Vthを容易に調整できる。有機絶縁膜の表面は製造中に簡単に帯電する。従って絶縁膜表面の除電がきちんとなされないと、有機TFT72のVthは設計値からずれてしまう。本変形例では、たとえVthがずれてしまっても、基板電位を調整する事で、有機TFT72を正しく動作させる事ができる。   In the first embodiment, the substrate 10 is a plastic film, but the substrate 10 is not limited to this. For example, a thin stainless steel substrate may be covered with an inorganic insulating film such as a silicon oxide film or a nitrogen oxide film, or an organic insulating film such as polyimide, and used as the substrate 10. When a metal plate is used as the substrate 10, the substrate potential can be freely set, and the threshold voltage Vth of the organic TFT 72 can be easily adjusted. The surface of the organic insulating film is easily charged during manufacture. Therefore, if the charge removal on the insulating film surface is not performed properly, the Vth of the organic TFT 72 will deviate from the design value. In this modification, the organic TFT 72 can be operated correctly by adjusting the substrate potential even if the Vth shifts.

(変形例6)
「電気光学材料が電気泳動材料以外の例」
図9を用いて説明する。
本変形例は実施形態1と比べて、電気光学材料として電気泳動材料83に代わり液晶材料などが用いられている点が異なる。それ以外の構成は、実施形態1とほぼ同様であり、重複する説明は省略する。
(Modification 6)
“Examples of electro-optic materials other than electrophoretic materials”
This will be described with reference to FIG.
This modification differs from Embodiment 1 in that a liquid crystal material or the like is used instead of the electrophoretic material 83 as an electro-optic material. The rest of the configuration is almost the same as in the first embodiment, and a duplicate description is omitted.

実施形態1では電気光学材料として電気泳動材料83を使用していたが、電気光学材料としては、その他にも液晶材料や有機又は無機のエレクトロ・ルミネッセンス(EL)材料、エレクトロ・クロミック材料等を使用しても良い。これに応じて電気光学装置80は液晶ディスプレイ(LCD)や有機又は無機のエレクトロ・ルミネッセンス・ディスプレイ(別名をライト・エミッティング・ダイオード・ディスプレイ、LEDディスプレイともいう)、エレクトロ・クロミック・ディスプレイ(ECD)等となる。これらの電気光学装置80を有する電子機器としては電子書籍やテレビ、携帯電話やパーソナルコンピューターなどが挙げられる。   In the first embodiment, the electrophoretic material 83 is used as the electro-optic material. However, as the electro-optic material, a liquid crystal material, an organic or inorganic electroluminescence (EL) material, an electrochromic material, or the like is also used. You may do it. Accordingly, the electro-optical device 80 is a liquid crystal display (LCD), an organic or inorganic electroluminescence display (also called a light emitting diode display, LED display), an electrochromic display (ECD). Etc. Examples of the electronic apparatus having the electro-optical device 80 include an electronic book, a television, a mobile phone, and a personal computer.

(変形例7)
「共通電極が第一基板側に作製される例」
図9を用いて説明する。
変形例7は実施形態1(図9)と比べて、共通電極86が第一基板側に作られる点が異なる。それ以外の構成は、実施形態1とほぼ同様であり、重複する説明は省略する。
実施形態1(図9)では、共通電極86はフロント基板82に形成されているが、これは必須ではなく、共通電極86はアクティブマトリックス基板81に形成されても良い。この場合、共通電極86はアクティブマトリックス基板81の各画素内に設けられ、アクティブマトリックス基板81の面と平行な電界成分を持つ電界が電気光学材料に印加される所謂インプレーンスイッチ型の電気光学装置80となる。横方向に電気泳動させるEPDや広視野角液晶ディスプレイなどに適応される。
(Modification 7)
“Example of common electrode made on the first substrate”
This will be described with reference to FIG.
Modification 7 is different from Embodiment 1 (FIG. 9) in that the common electrode 86 is formed on the first substrate side. The rest of the configuration is almost the same as in the first embodiment, and a duplicate description is omitted.
In the first embodiment (FIG. 9), the common electrode 86 is formed on the front substrate 82, but this is not essential, and the common electrode 86 may be formed on the active matrix substrate 81. In this case, the common electrode 86 is provided in each pixel of the active matrix substrate 81, and a so-called in-plane switch type electro-optical device in which an electric field having an electric field component parallel to the surface of the active matrix substrate 81 is applied to the electro-optical material. 80. Applicable to EPDs and wide viewing angle liquid crystal displays that perform lateral electrophoresis.

(変形例8)
「多層配線基板の例」
図15は変形例8に係わる回路基板の断面図である。
変形例8は実施形態1(図3(j))と比べて、回路基板が多層配線基板である点が異なる。それ以外の構成は、実施形態1とほぼ同様であり、重複する説明は省略する。
実施形態1(図3(j))では、回路基板に有機TFTが設けられて居るが、これは必須ではなく、回路基板が多層配線基板であっても良い。
(Modification 8)
"Example of multilayer wiring board"
FIG. 15 is a cross-sectional view of a circuit board according to Modification 8.
The modification 8 differs from the first embodiment (FIG. 3 (j)) in that the circuit board is a multilayer wiring board. The rest of the configuration is almost the same as in the first embodiment, and a duplicate description is omitted.
In Embodiment 1 (FIG. 3 (j)), the organic TFT is provided on the circuit board, but this is not essential, and the circuit board may be a multilayer wiring board.

図15に示す様に、多層配線基板100は、基板側から第一配線113、第一層間絶縁膜221、第二層間絶縁膜222、第二配線131との順番で積層されている。これらの内で第一配線113が第一導電体であり、第一層間絶縁膜221が第一絶縁膜、第二層間絶縁膜222が第二絶縁膜、第二配線131が第三導電体にあたる。   As shown in FIG. 15, the multilayer wiring substrate 100 is laminated in the order of the first wiring 113, the first interlayer insulating film 221, the second interlayer insulating film 222, and the second wiring 131 from the substrate side. Among these, the first wiring 113 is the first conductor, the first interlayer insulating film 221 is the first insulating film, the second interlayer insulating film 222 is the second insulating film, and the second wiring 131 is the third conductor. It hits.

こうした多層配線を有する回路基板1の製造方法は次のようになる。まず、基板上に第一導電体形成工程として、第一配線113を形成する。次に、第一絶縁膜成膜工程として、第一導電体を被覆する様に第一層間絶縁膜221を成膜する。次に、貫通孔形成工程として、第一配線113の第一層間絶縁膜221に貫通孔32を開口して、第一配線113の表面を露出させる。次に、撥液化工程として、貫通孔32が設けられた第一配線113の表面を撥液化させる。次に、第二絶縁膜形成工程として、貫通孔32以外の領域に前駆体樹脂を印刷し、印刷後に前駆体樹脂を硬化して第二層間絶縁膜222とヴィアホール31とを形成する。次に第三導電体形成工程として、ヴィアホール31を含む領域に金属インクを印刷し、第二配線131とする。金属インクを印刷するに先立ち、ヴィアホール31の底面から不図示のフッ化アルキルチオール62を除去しておく。この様に、第一導電体形成工程から第三導電体形成工程までの各工程は、実施形態1に記載した方法にて行われ、二層の配線基板が出来上がる。   A method of manufacturing the circuit board 1 having such multilayer wiring is as follows. First, the first wiring 113 is formed on the substrate as a first conductor forming step. Next, as a first insulating film forming step, a first interlayer insulating film 221 is formed so as to cover the first conductor. Next, as a through hole forming step, the through hole 32 is opened in the first interlayer insulating film 221 of the first wiring 113 to expose the surface of the first wiring 113. Next, as a liquid repellent step, the surface of the first wiring 113 provided with the through holes 32 is made liquid repellent. Next, as a second insulating film forming step, a precursor resin is printed in a region other than the through hole 32, and the precursor resin is cured after printing to form the second interlayer insulating film 222 and the via hole 31. Next, as a third conductor forming step, metal ink is printed in a region including the via hole 31 to form the second wiring 131. Prior to printing the metal ink, the fluorinated alkyl thiol 62 (not shown) is removed from the bottom surface of the via hole 31. Thus, each process from the first conductor forming process to the third conductor forming process is performed by the method described in the first embodiment, and a two-layer wiring board is completed.

多層配線を作製する為の1サイクルを第一絶縁膜成膜工程から第三導電体形成工程までとし、上述の第三導電体を次のサイクルに於ける第一導電体とし、以降、このサイクルを複数回繰り返して、多数の配線層を持つ多層配線基板100とする事も可能である。   One cycle for producing the multilayer wiring is from the first insulating film forming step to the third conductor forming step, and the above-mentioned third conductor is used as the first conductor in the next cycle. Can be repeated a plurality of times to obtain a multilayer wiring board 100 having a large number of wiring layers.

尚、これ迄の説明では、三種類の導電体に対して、第一導電体、第二導電体、第三導電体、との名称を用いたが、これは導電体の種類を区別する為の名称であって、その形成順番を指定する物ではない。更には、回路基板1内に三種類の導電体が必要となる訳でもない。例えば、回路基板1には第一導電体と、それを覆う第一絶縁膜と第二絶縁膜とが第一導電体に対する保護膜として設けられており、第一導電体にプローブカードにて探針を接触させる為のヴィアホール31を有する構造体と云った様な、導電体が一種類しか存在しない回路基板1に対しても、本発明を適応する事ができる。   In the above description, the names of the first conductor, the second conductor, and the third conductor are used for the three types of conductors. It is a name and does not specify the order of formation. Furthermore, three types of conductors are not required in the circuit board 1. For example, the circuit board 1 is provided with a first conductor, a first insulating film covering the first conductor, and a second insulating film as a protective film for the first conductor. The present invention can also be applied to a circuit board 1 having only one type of conductor, such as a structure having a via hole 31 for contacting a needle.

1…回路基板、10…基板、11…ソースドレイン電極、12…ゲート電極、13…画素電極、21…ゲート絶縁膜、22…層間絶縁膜、31…ヴィアホール、32…貫通孔、41…有機半導体膜、51…インクジェット法、52…液滴、53…導電体用インク、54…UVインク、55…紫外線、61…溶液、62…フッ化アルキルチオール、72…有機TFT、80…電気光学装置、81…アクティブマトリックス基板、90…電子書籍、100…多層配線基板、111…電極パッド、113…第一配線、131…第二配線、221…第一層間絶縁膜、222…第二層間絶縁膜。   DESCRIPTION OF SYMBOLS 1 ... Circuit board, 10 ... Board | substrate, 11 ... Source-drain electrode, 12 ... Gate electrode, 13 ... Pixel electrode, 21 ... Gate insulating film, 22 ... Interlayer insulating film, 31 ... Via hole, 32 ... Through-hole, 41 ... Organic Semiconductor film 51 ... Inkjet method 52 ... Droplet 53 ... Conductor ink 54 ... UV ink 55 ... Ultraviolet light 61 ... Solution 62 ... Alkyl thiol 72 ... Organic TFT 80 ... Electro-optical device , 81 ... Active matrix substrate, 90 ... Electronic book, 100 ... Multi-layer wiring substrate, 111 ... Electrode pad, 113 ... First wiring, 131 ... Second wiring, 221 ... First interlayer insulating film, 222 ... Second interlayer insulating film.

Claims (18)

基板上に第一導電体を形成する第一導電体形成工程と、
前記第一導電体を被覆する様に第一絶縁膜を成膜する第一絶縁膜成膜工程と、
前記第一導電体上の前記第一絶縁膜に貫通孔を開口して、前記第一導電体の表面を露出させる貫通孔形成工程と、
前記第一導電体の表面を撥液化させる撥液化工程と、
前記貫通孔以外の領域に前駆体樹脂を印刷し、印刷後に前記前駆体樹脂を硬化して第二絶縁膜を形成する第二絶縁膜形成工程と、
を含む事を特徴とする回路基板の製造方法。
A first conductor forming step of forming a first conductor on the substrate;
A first insulating film forming step of forming a first insulating film so as to cover the first conductor;
A through hole forming step of opening a through hole in the first insulating film on the first conductor to expose a surface of the first conductor;
A liquid repellency step for making the surface of the first conductor liquid repellant;
A second insulating film forming step of printing a precursor resin in a region other than the through-hole, and curing the precursor resin after printing to form a second insulating film;
A method for manufacturing a circuit board, comprising:
前記撥液化工程後に、前記第一絶縁膜上に第二導電体を形成する第二導電体形成工程を含み、
前記第二導電体形成工程後に前記第二絶縁膜形成工程を行う事を特徴とする請求項1に記載の回路基板の製造方法。
After the liquid repellency step, including a second conductor forming step of forming a second conductor on the first insulating film,
The method for manufacturing a circuit board according to claim 1, wherein the second insulating film forming step is performed after the second conductor forming step.
前記第二絶縁膜形成工程後に、前記貫通孔を含む領域に第三導電体を形成する第三導電体形成工程を含む事を特徴とする請求項1または2に記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 1, further comprising a third conductor forming step of forming a third conductor in a region including the through hole after the second insulating film forming step. 前記第一導電体形成工程後に、有機半導体膜を印刷する半導体膜形成工程を含み、
前記半導体膜形成工程後に前記第一絶縁膜成膜工程を行う事を特徴とする請求項1乃至3のいずれか一項に記載の回路基板の製造方法。
After the first conductor forming step, including a semiconductor film forming step of printing an organic semiconductor film,
The method for manufacturing a circuit board according to claim 1, wherein the first insulating film forming step is performed after the semiconductor film forming step.
前記有機半導体膜はエーテル系溶剤に対しても、ケトン系溶剤に対しても、エステル系溶剤に対しても、フッ素系溶剤に対しても難溶性を示す事を特徴とする請求項4に記載の回路基板の製造方法。   5. The organic semiconductor film according to claim 4, wherein the organic semiconductor film exhibits poor solubility in an ether solvent, a ketone solvent, an ester solvent, and a fluorine solvent. Circuit board manufacturing method. 前記第一絶縁膜はエーテル系溶剤又は、ケトン系溶剤、エステル系溶剤、フッ素系溶剤のいずれかに可溶である事を特徴とする請求項1乃至5のいずれか一項に記載の回路基板の製造方法。   The circuit board according to claim 1, wherein the first insulating film is soluble in any of an ether solvent, a ketone solvent, an ester solvent, and a fluorine solvent. Manufacturing method. 前記第一絶縁膜はアルコール系溶剤に対して難溶性を示す事を特徴とする請求項1乃至6のいずれか一項に記載の回路基板の製造方法。   The method of manufacturing a circuit board according to claim 1, wherein the first insulating film is hardly soluble in an alcohol solvent. 前記第一絶縁膜は前記前駆体樹脂に対して難溶性を示す事を特徴とする請求項1乃至6のいずれか一項に記載の回路基板の製造方法。   The method of manufacturing a circuit board according to claim 1, wherein the first insulating film is hardly soluble in the precursor resin. 前記貫通孔形成工程は、前記第一絶縁膜を溶解する溶剤を前記第一絶縁膜に滴下する溶剤滴下工程を含む事を特徴とする請求項1乃至8のいずれか一項に記載の回路基板の製造方法。   The circuit board according to claim 1, wherein the through-hole forming step includes a solvent dropping step of dropping a solvent that dissolves the first insulating film onto the first insulating film. Manufacturing method. 前記貫通孔形成工程は、前記第一絶縁膜を均一にエッチングするエッチング工程を含み、
前記エッチング工程は前記溶剤滴下工程後に行われる事を特徴とする請求項9に記載の回路基板の製造方法。
The through hole forming step includes an etching step for uniformly etching the first insulating film,
The method for manufacturing a circuit board according to claim 9, wherein the etching step is performed after the solvent dropping step.
前記撥液化工程は、チオール化合物又はジスルフィド化合物を含む溶液に、前記第一導電体の表面を触れさせる事を特徴とする請求項1乃至10のいずれか一項に記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 1, wherein the liquid repellency step includes bringing a surface of the first conductor into contact with a solution containing a thiol compound or a disulfide compound. 前記チオール化合物がフッ素化アルキル鎖を含む事を特徴とする請求項11に記載の回路基板の製造方法。   The method for producing a circuit board according to claim 11, wherein the thiol compound includes a fluorinated alkyl chain. 前記ジスルフィド化合物がフッ素化アルキル鎖を含む事を特徴とする請求項11に記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 11, wherein the disulfide compound includes a fluorinated alkyl chain. 前記前駆体樹脂は水酸基を有するモノマーを含む事を特徴とする請求項1乃至13のいずれか一項に記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 1, wherein the precursor resin contains a monomer having a hydroxyl group. 前記前駆体樹脂はアルコール系溶剤に可溶である事を特徴とする請求項1乃至13のいずれか一項に記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 1, wherein the precursor resin is soluble in an alcohol-based solvent. 前記前駆体樹脂は光硬化性樹脂である事を特徴とする請求項1乃至15のいずれか一項に記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 1, wherein the precursor resin is a photocurable resin. 前記前駆体樹脂は熱硬化性樹脂である事を特徴とする請求項1乃至15のいずれか一項に記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 1, wherein the precursor resin is a thermosetting resin. 前記回路基板は、ゲート絶縁膜を備えるトランジスターを有し、
前記第一絶縁膜が前記ゲート絶縁膜として機能している事を特徴とする請求項1乃至17のいずれか一項に記載の回路基板の製造方法。
The circuit board includes a transistor including a gate insulating film,
The method for manufacturing a circuit board according to claim 1, wherein the first insulating film functions as the gate insulating film.
JP2010209085A 2010-09-17 2010-09-17 Method of manufacturing circuit board Withdrawn JP2012064844A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010209085A JP2012064844A (en) 2010-09-17 2010-09-17 Method of manufacturing circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010209085A JP2012064844A (en) 2010-09-17 2010-09-17 Method of manufacturing circuit board

Publications (1)

Publication Number Publication Date
JP2012064844A true JP2012064844A (en) 2012-03-29

Family

ID=46060222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010209085A Withdrawn JP2012064844A (en) 2010-09-17 2010-09-17 Method of manufacturing circuit board

Country Status (1)

Country Link
JP (1) JP2012064844A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015045317A1 (en) 2013-09-25 2015-04-02 凸版印刷株式会社 Thin film transistor array and image display device
KR20220099896A (en) * 2021-01-07 2022-07-14 니혼 고꾸 덴시 고교 가부시끼가이샤 Production method of wiring board and wiring board

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015045317A1 (en) 2013-09-25 2015-04-02 凸版印刷株式会社 Thin film transistor array and image display device
JPWO2015045317A1 (en) * 2013-09-25 2017-03-09 凸版印刷株式会社 Thin film transistor array and image display device
US10243157B2 (en) 2013-09-25 2019-03-26 Toppan Printing Co., Ltd. Thin film transistor array and image display device
KR20220099896A (en) * 2021-01-07 2022-07-14 니혼 고꾸 덴시 고교 가부시끼가이샤 Production method of wiring board and wiring board
KR102582581B1 (en) * 2021-01-07 2023-09-25 니혼 고꾸 덴시 고교 가부시끼가이샤 Production method of wiring board and wiring board
US12052831B2 (en) 2021-01-07 2024-07-30 Japan Aviation Electronics Industry, Limited Wiring board

Similar Documents

Publication Publication Date Title
TWI240596B (en) Pattern forming method, device, method of manufacture thereof, electro-optical apparatus, and electronic apparatus
TWI254340B (en) Method for fabricating thin film pattern, device and fabricating method therefor, method for fabricating liquid crystal display, liquid crystal display, method for fabricating active matrix substrate, electro-optical apparatus, and electrical apparatus
JP5866783B2 (en) Circuit board manufacturing method
CN100420002C (en) Formation method of film pattern, active matrix substrate, electro-optic device, electronic device
JP2005019955A (en) Thin film pattern forming method, device manufacturing method, electro-optical device, and electronic apparatus
JP2004363561A (en) Pattern and its forming method, device and its manufacturing method, electro-optical device, electronic equipment, and active matrix substrate manufacturing method
CN101582391B (en) Method for forming a pattern, method for manufacturing semiconductor apparatus, and method for manufacturing display
KR20070103688A (en) Forming method of film pattern, manufacturing method of active matrix substrate, device, electro-optical device, and electronic device
JP2012186455A (en) Hole formation method and multilayer interconnection, semiconductor device, display element, image display device, and system that form via holes using the method
JP2013105950A (en) Semiconductor device and electronic equipment
CN100485903C (en) Active matrix substrate, method for manufacturing same, electro-optical device and electronic apparatus
JP4400290B2 (en) Film pattern forming method, device manufacturing method, and active matrix substrate manufacturing method
KR20060089660A (en) Method for forming film pattern, apparatus and method for manufacturing same, electro-optical device, and electronic device
JP4266842B2 (en) Electro-optical device substrate manufacturing method and electro-optical device manufacturing method
JP4297106B2 (en) Film pattern forming method, device manufacturing method, electro-optical device, and electronic apparatus
JP2012064844A (en) Method of manufacturing circuit board
JP6491086B2 (en) Conductor composition ink, laminated wiring member, semiconductor element and electronic device, and method for producing laminated wiring member
JP5811560B2 (en) Circuit board manufacturing method
KR100749111B1 (en) Method of manufacturing active matrix substrate, active matrix substrate, electro-optical device, and electronic apparatus
JP2012079752A (en) Method for forming pattern and method for manufacturing circuit board
JP4337744B2 (en) Film pattern forming method and active matrix substrate manufacturing method
CN100399566C (en) Active matrix substrate and manufacturing method thereof, optoelectronic device and electronic device
TWI354173B (en) Active matrix substrate, manufacturing method ther
WO2010104005A1 (en) Method for manufacturing thin film transistor, and thin film transistor
JP4075929B2 (en) Pattern formation method

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20131203