[go: up one dir, main page]

JP2012064686A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012064686A
JP2012064686A JP2010206379A JP2010206379A JP2012064686A JP 2012064686 A JP2012064686 A JP 2012064686A JP 2010206379 A JP2010206379 A JP 2010206379A JP 2010206379 A JP2010206379 A JP 2010206379A JP 2012064686 A JP2012064686 A JP 2012064686A
Authority
JP
Japan
Prior art keywords
layer
electrode
trench
buried
type base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010206379A
Other languages
English (en)
Other versions
JP5537359B2 (ja
Inventor
Tsuneo Ogura
常雄 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010206379A priority Critical patent/JP5537359B2/ja
Priority to CN201110265504.2A priority patent/CN102403358B/zh
Priority to US13/232,839 priority patent/US9029918B2/en
Publication of JP2012064686A publication Critical patent/JP2012064686A/ja
Application granted granted Critical
Publication of JP5537359B2 publication Critical patent/JP5537359B2/ja
Priority to US14/685,053 priority patent/US9293548B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H10D84/144—VDMOS having built-in components the built-in components being PN junction diodes in antiparallel diode configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)

Abstract

【課題】低オン抵抗と高破壊耐量との両立が可能な半導体装置を提供する。
【解決手段】実施形態によれば、半導体装置は、第１の主電極と、第１の半導体層と、第１導電形ベース層と、第２導電形ベース層と、第１導電形の第２の半導体層と、第２導電形の埋め込み層と、埋め込み電極と、ゲート絶縁膜と、ゲート電極と、第２の主電極とを備えた。埋め込み層は、第１導電形ベース層中に選択的に設けられた。埋め込み電極は、第２導電形ベース層を貫通して埋め込み層に達するトレンチの底部に設けられ、埋め込み層に接する。ゲート絶縁膜は、埋め込み電極より上のトレンチの側壁に設けられた。ゲート電極は、トレンチ内におけるゲート絶縁膜の内側に設けられた。第２の主電極は、第２の半導体層上に設けられ、第２の半導体層及び埋め込み電極と電気的に接続された。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
パワーデバイスとして、例えばトレンチゲート構造を有する縦型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）が広く用いられている。例えばＮチャネル型では、ゲート電極に正バイアスを印加すると、Ｐ形ベース層におけるゲート絶縁膜との界面付近にＮチャネルが形成され、電子が、ソース層から、Ｎチャネル、Ｎ形ベース層及びドレイン層を経由してドレイン電極に流れ、オン状態となる。
この構造において、トレンチ間隔を狭くするとチャネル密度が高まり、オン抵抗を低減させることができる。しかしながら、トレンチ間隔を狭くすると、トレンチ間でソース電極とコンタクトするＰ形ベース層の領域が小さくなってしまう。これは、アバランシェブレークダウン時の正孔の排出抵抗の増大、すなわち破壊耐量の低下につながる。
特開２００６−９３４５７号公報
低オン抵抗と高破壊耐量との両立が可能な半導体装置を提供する。
実施形態によれば、半導体装置は、第１の主電極と、第１の半導体層と、第１導電形ベース層と、第２導電形ベース層と、第１導電形の第２の半導体層と、第２導電形の埋め込み層と、埋め込み電極と、ゲート絶縁膜と、ゲート電極と、第２の主電極と、を備えている。前記第１の半導体層は、前記第１の主電極上に設けられている。前記第１導電形ベース層は、前記第１の半導体層上に設けられている。前記第２導電形ベース層は、前記第１導電形ベース層上に設けられている。前記第２の半導体層は、前記第２導電形ベース層上に設けられている。前記埋め込み層は、前記第１導電形ベース層中に選択的に設けられている。前記埋め込み電極は、前記第２導電形ベース層を貫通して前記埋め込み層に達するトレンチの底部に設けられ、前記埋め込み層に接する。前記ゲート絶縁膜は、前記埋め込み電極より上の前記トレンチの側壁に設けられている。前記ゲート電極は、前記トレンチ内における前記ゲート絶縁膜の内側に設けられている。前記第２の主電極は、前記第２の半導体層上に設けられ、前記第２の半導体層及び前記埋め込み電極と電気的に接続されている。
第１実施形態に係る半導体装置の模式断面図。 同半導体装置の模式平面図。 図１におけるＡ−Ａ断面図。 第２実施形態に係る半導体装置の模式断面図。 第３実施形態に係る半導体装置の模式断面図。 第１実施形態に係る半導体装置の変形例を示す模式断面図。 第４実施形態に係る半導体装置の模式断面図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。以下の実施形態では第１導電形をＮ形、第２導電形をＰ形として説明するが、第１導電形をＰ形、第２導電形をＮ形としてもよい。また、半導体としてはシリコンが用いられる。あるいは、シリコン以外の半導体（例えばＳｉＣ、ＧａＮ等の化合物半導体）を用いてもよい。
本実施形態に係る半導体装置は、半導体層（または基板）における一方の主面側に設けられた第１の主電極と、他方の主面側に設けられた第２の主電極との間を結ぶ縦方向に電流経路が形成される縦型デバイスである。しかしながら、第１の主電極と、この第１の主電極と同じ主面側に設けられた第２の主電極とを有する横型デバイスに対しても、実施形態を同様に適用できる。
以下の実施形態では、半導体装置として、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）を例に挙げるが、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。ＩＧＢＴの場合、以下に説明するＮ＋形のドレイン層１１を、Ｐ＋形のコレクタ層に置き換えればよい。
（第１実施形態）
図１は、第１実施形態に係る半導体装置の模式断面図である。
図２は、同半導体装置における主な要素の平面レイアウトを例示する模式図である。
図３は、図１におけるＡ−Ａ断面図である。
半導体層は、Ｎ＋形のドレイン層１１と、Ｎ−形のベース層１２と、Ｐ形ベース層１３と、Ｎ＋形のソース層１４と、Ｐ形の埋め込み層１６とを含む。Ｎ＋形ドレイン層１１及びＮ＋形ソース層１４は、Ｎ−形ベース層１２よりもＮ形不純物濃度が高い。
Ｎ−形ベース層１２は、Ｎ＋形ドレイン層１１上に設けられている。Ｐ形ベース層１３は、Ｎ−形ベース層１２上に設けられている。Ｎ＋形ソース層１４は、Ｐ形ベース層１３上に設けられている。Ｐ形埋め込み層１６は、Ｎ−形ベース層１２中に選択的に複数設けられている。
それら半導体層の表面側には、複数のトレンチｔが形成されている。複数のトレンチｔは、例えばストライプ状の平面パターンで横方向に並んで形成されている。ここで、「横方向」は、半導体層（または基板）の主面に対して略平行な方向である。
各トレンチｔは、Ｎ＋形ソース層１４の表面から、Ｐ形ベース層１３を貫通して、Ｐ形埋め込み層１６に達する。トレンチｔの底部のまわりにＰ形埋め込み層１６が設けられている。すなわち、Ｐ形埋め込み層１６は、トレンチｔの底面および底面近くの側壁に隣接している。
トレンチｔは、Ｐ形ベース層１３及びＮ＋形ソース層１４の積層構造を、横方向に複数に分離する。Ｐ形ベース層１３及びＮ＋形ソース層１４は、トレンチｔの側壁に隣接している。
トレンチｔの底部には、埋め込み電極２３が設けられている。埋め込み電極２３の底面及び側面は、Ｐ形埋め込み層１６とオーミック接触している。
トレンチｔ内における埋め込み電極２３の上には、絶縁膜１７が設けられている。絶縁膜１７において特に埋め込み電極２３より上のトレンチｔの側壁に設けられた絶縁膜をゲート絶縁膜１７ａとする。
トレンチｔ内におけるゲート絶縁膜１７ａの内側には、ゲート電極１８が設けられている。ゲート電極１８は、ゲート絶縁膜１７ａを介在させて、Ｐ形ベース層１３に対向している。ゲート電極１８の上端は、ｐ形ベース層１３とＮ＋形ソース層１４との境界面よりもわずかにＮ＋形ソース層１４側に位置する。ゲート電極１８の下端は、Ｐ形ベース層１３とＮ−形ベース層１２との境界面よりもわずかにＮ−形ベース層１２側に位置する。ゲート電極１８と埋め込み電極２３との間には、絶縁膜１７が介在している。
図２に示すように、トレンチｔ、Ｎ＋形ソース層１４及びゲート電極１８は、例えばストライプ状の平面パターンで形成されている。Ｐ形ベース層１３も、Ｎ＋形ソース層１４の下でストライプ状の平面パターンで形成されている。すなわち、Ｎ＋形ソース層１４は、Ｐ形ベース層１３上に、Ｐ形ベース層１３と同じ幅で重なったストライプ状の平面パターンで形成されている。
ドレイン層１１におけるＮ−形ベース層１２が設けられた面の反対側の面には、第１の主電極２１が設けられている。ドレイン層１１は、第１の電極２１とオーミック接触し、第１の主電極２１と電気的に接続している。
Ｎ＋形ソース層１４及びトレンチｔ上には、第２の主電極２２が設けられている。第２の主電極２２は、Ｎ＋形ソース層１４の表面とオーミック接触し、Ｎ＋形ソース層１４と電気的に接続されている。ゲート電極１８と第２の主電極２２との間には、絶縁膜１７が介在している。
埋め込み電極２３は、第２の主電極２２と電気的に接続されている。図３にその形状例を示す。図３に示すように、埋め込み電極２３の一部２３ａは、上方に引き出されて第２の主電極２２と接続している。トレンチｔ内の一部分にはゲート電極１８が設けられていない。その部分で、埋め込み電極２３の一部２３ａがトレンチｔ内を深さ方向に延びている。この一部２３ａを通じて、埋め込み電極２３は第２の主電極２２と電気的に接続している。したがって、埋め込み電極２３とオーミック接触する埋め込み層１６は、埋め込み電極２３を通じて、第２の主電極２２と電気的に接続している。なお、図３に示す構造は一例であり、埋め込み電極２３が第２の主電極２２と電気的に接続されればよい。
また、ゲート電極１８の一部は、上方に引き出されて、トレンチｔの上に設けられたゲート配線５１と接続されている。ゲート配線５１は、絶縁層６１によって、第２の主電極２２に対して絶縁分離されている。
第１の主電極２１及び第２の主電極２２は、例えば金属材料からなる。埋め込み電極２３及びゲート電極１８は、不純物が添加され導電性を有する半導体材料（例えば多結晶シリコン）からなる。あるいは、埋め込み電極２３及びゲート電極１８として、金属を用いてもよい。
相対的に、第１の主電極２１に高電位、第２の主電極２２に低電位が印加された状態で、ゲート電極１８に所望のゲート電位が印加されると、Ｐ形ベース層１３におけるゲート絶縁膜１７ａとの界面付近に反転層（チャネル）が形成される。例えば、第２の主電極２２には、グランド電位または負電位が印加され、ゲート電極１８には正のゲート電位が印加される。第１の主電極２１には、ゲート電位よりも高い正電位が印加される。
これにより、Ｎ＋形ソース層１４、チャネル、Ｎ−形ベース層１２及びＮ＋形ドレイン層１１を通じて、第２の主電極２２と第１の主電極２１との間に電流が流れ、オン状態となる。
また、ターンオフ時にアバランシェブレークダウンが発生すると、正孔電流は、Ｐ形の埋め込み層１６及びこの埋め込み層１６にオーミック接触する埋め込み電極２３を経由して第２の主電極２２へと流れる。これにより、素子破壊を抑制できる。
トレンチゲート構造のパワーデバイスでは、特にトレンチの底部近傍で電界が高くなりやすく、トレンチ底部近傍でアバランシェブレークダウンが起こりやすい。本実施形態では、トレンチｔの底部のまわりに埋め込み層１６が設けられていることから、破壊現象を効果的に抑制できる。
また、本実施形態によれば、Ｐ形ベース層１３を第２の主電極２２に接触させなくても、Ｐ形埋め込み層１６を経由してアバランシェブレークダウン時の正孔を排出することができる。したがって、チャネルが形成される領域を含む隣り合うトレンチｔ間で、Ｐ形ベース層１３と第２の主電極２２とのコンタクトを確保しなくてもよい。このため、トレンチ間隔を狭くすることが可能になる。
トレンチ間隔を狭くすることで、チャネル密度を高めて、オン抵抗を低減できる。すなわち、本実施形態では、例えば電力制御用途で要求される低オン抵抗と高破壊耐量との両立が可能となる。
なお、図６に示すように、隣り合うトレンチｔ間で、Ｐ形ベース層１３の一部をＮ＋形ソース層１４から露出させて、第２の主電極２２に接触させてもよい。
この場合、Ｐ形ベース層１３及びＰ形埋め込み層１６を介して、アバランシェ電流（正孔電流）を第２の主電極２２へと流すことができる。このため、破壊耐量をより高めることが可能である。
また、オン抵抗を低減させるためにトレンチ間隔を狭めて、Ｐ形ベース層１３と第２の主電極２２とが接触する面積が小さくなっても、Ｐ形埋め込み層１６を通じて正孔を排出することができるため、素子破壊をまねかない。
本実施形態におけるトレンチ構造部は、例えば、以下のようにして形成することができる。
例えば、先にトレンチｔを形成した後、そのトレンチｔの底部にＰ形不純物を注入する。その後、熱処理を行って、注入されたＰ形不純物を拡散させる。これにより、Ｐ形埋め込み層１６が形成される。なお、熱処理は、埋め込み電極２３、絶縁膜１７、ゲート電極１８を形成した後でもよい。
トレンチｔの底部にＰ形不純物を注入した後、トレンチｔの底部に埋め込み電極２３を埋め込む。その後、埋め込み電極２３の上、及びトレンチｔの側壁に絶縁膜１７を形成する。その後、絶縁膜１７の内側にゲート電極１８を埋め込む。
（第２実施形態）
図４に示すように、埋め込み電極２３は、すべてのトレンチ内に設けなくてもよい。図４では、複数のトレンチを第１のトレンチｔ１と第２のトレンチｔ２とに分けて示す。
第１のトレンチｔ１は、Ｎ＋形ソース層１４の表面から、Ｐ形ベース層１３を貫通して、Ｎ−形ベース層１２に達する。第１のトレンチｔの底面及び側壁には絶縁膜１７が形成されている。その絶縁膜１７の内側には、ゲート電極１８が埋め込まれている。ゲート電極１８は、第１のトレンチｔ１の側壁に形成されたゲート絶縁膜１７ａを介して、Ｐ形ベース層１３に対向している。
第２のトレンチｔ２も、Ｎ＋形ソース層１４の表面から、Ｐ形ベース層１３を貫通して、Ｎ−形ベース層１２に達する。第２のトレンチｔ２は、第１のトレンチｔ１よりも深い。
Ｎ−形ベース層１２中には、選択的にＰ形埋め込み層１６が設けられている。Ｐ形埋め込み層１６は、第１のトレンチｔ１の底部のまわりには設けられていない。第２のトレンチｔ２の底部は、Ｐ形埋め込み層１６に達する。すなわち、Ｐ形埋め込み層１６は、第２のトレンチｔ２の底面および底面近くの側壁に隣接している。
第１のトレンチｔ１は、Ｐ形ベース層１３及びＮ＋形ソース層１４の積層構造を、横方向に複数に分離する。Ｐ形ベース層１３及びＮ＋形ソース層１４は、第１のトレンチｔ１の側壁に隣接している。同様に、第２のトレンチｔ２は、Ｐ形ベース層１３及びＮ＋形ソース層１４の積層構造を、横方向に複数に分離する。Ｐ形ベース層１３及びＮ＋形ソース層１４は、第２のトレンチｔ２の側壁に隣接している。
第２のトレンチｔ２の底部には、埋め込み電極２３が設けられている。埋め込み電極２３の底面及び側面は、Ｐ形埋め込み層１６とオーミック接触している。
第２のトレンチｔ２内における埋め込み電極２３の上には、絶縁膜１７を介してゲート電極１８が設けられている。埋め込み電極２３より上の第２のトレンチｔ２の側壁には、ゲート絶縁膜１７ａが形成されている。第２のトレンチｔ２内のゲート電極１８は、ゲート絶縁膜１７ａを介在させて、Ｐ形ベース層１３に対向している。
本実施形態においても、前述した第１実施形態と同様、埋め込み電極２３の一部は上方に引き出されて、第２の主電極２２と接続されている。したがって、埋め込み電極２３とオーミック接触する埋め込み層１６は、埋め込み電極２３を通じて、第２の主電極２２と電気的に接続している。
本実施形態においても、相対的に、第１の主電極２１に高電位、第２の主電極２２に低電位が印加された状態で、第１のトレンチｔ１内及び第２のトレンチｔ２内のゲート電極１８に所望のゲート電位が印加されると、Ｐ形ベース層１３におけるゲート絶縁膜１７ａとの界面付近に反転層（チャネル）が形成され、オン状態となる。
また、アバランシェ電流（正孔電流）は、Ｐ形の埋め込み層１６及びこの埋め込み層１６にオーミック接触する埋め込み電極２３を経由して第２の主電極２２へと流れる。これにより、素子破壊を抑制できる。
第２のトレンチｔ２を第１のトレンチｔ１よりも深くすることで、Ｐ形埋め込み層１６及び埋め込み電極２３を第１のトレンチｔ１よりも深い位置に設けることができる。このため、トレンチ底部近傍で発生しやすいアバランシェ電流（正孔電流）を効果的にＰ形埋め込み層１６及び埋め込み電極２３を介して第２の主電極２２へと流すことができる。
隣り合うトレンチの両方にＰ形埋め込み層１６を設けた構造において、隣り合うＰ形埋め込み層１６間の間隔が狭くなる、もしくは隣り合うＰ形埋め込み層１６どうしがくっついてしまうと、オン状態における電子の縦方向の流れが妨げられる。
本実施形態では、Ｐ形埋め込み層１６及び埋め込み電極２３は、すべてのトレンチに対応して設けられず、選択された特定のトレンチ（第２のトレンチｔ２）の底部にのみ設けられる。したがって、隣り合うトレンチの両方にＰ形埋め込み層１６が形成されない設計が可能となる。これにより、電子の縦方向の流れを妨げることなく、トレンチ間隔を狭めることが可能になる。
トレンチ間隔を狭くすることで、チャネル密度を高めて、オン抵抗を低減できる。本実施形態においても、低オン抵抗と高破壊耐量との両立が可能となる。
したがって、Ｐ形埋め込み層１６及び埋め込み電極２３を選択的に設ける場合、隣り合うトレンチの両方には設けないことが望ましい。
（第３実施形態）
次に、図５は、第３実施形態に係る半導体装置の模式断面図である。
本実施形態においても、Ｐ形埋め込み層１６及び埋め込み電極３３を、すべてのトレンチに設けていない。図５では、複数のトレンチを第１のトレンチｔ１と第２のトレンチｔ３とに分けて示す。
第１のトレンチｔ１は、Ｎ＋形ソース層１４の表面から、Ｐ形ベース層１３を貫通して、Ｎ−形ベース層１２に達する。第１のトレンチｔの底面及び側壁には絶縁膜１７が形成されている。その絶縁膜１７の内側には、ゲート電極１８が埋め込まれている。ゲート電極１８は、第１のトレンチｔ１の側壁に形成されたゲート絶縁膜１７ａを介して、Ｐ形ベース層１３に対向している。
第２のトレンチｔ３も、Ｎ＋形ソース層１４の表面から、Ｐ形ベース層１３を貫通して、Ｎ−形ベース層１２に達する。第２のトレンチｔ３は、第１のトレンチｔ１よりも深い。
Ｎ−形ベース層１２中には、選択的にＰ形埋め込み層１６が設けられている。Ｐ形埋め込み層１６は、第１のトレンチｔ１の底部のまわりには設けられていない。第２のトレンチｔ３の底部は、Ｐ形埋め込み層１６に達する。Ｐ形埋め込み層１６は、第２のトレンチｔ３の底面に隣接している。また、Ｐ形埋め込み層１６は、第２のトレンチｔ３におけるＰ形ベース層１３よりも下の側壁に隣接している。第２のトレンチｔ３は、Ｐ形ベース層１３及びＮ＋形ソース層１４の積層構造を、横方向に複数に分離する。
第２のトレンチｔ３内には、埋め込み電極３３が設けられている。埋め込み電極３３は、第２のトレンチｔ３の底部から開口部まで充填されている。埋め込み電極３３の底面及び側面は、Ｐ形埋め込み層１６とオーミック接触している。埋め込み電極３３は、不純物が添加され導電性を有する半導体材料（例えば多結晶シリコン）、あるいは金属材料からなる。
第２の主電極２２は、第２のトレンチｔ３の上にも設けられ、第２のトレンチｔ３内に充填された埋め込み電極３３の上端に接している。埋め込み電極３３とオーミック接触するＰ形埋め込み層１６は、埋め込み電極３３を通じて、第２の主電極２２と電気的に接続している。
ゲート電極１８は、第２のトレンチｔ３内には設けられていない。第２のトレンチｔ３に隣接するＮ＋形ソース層１４及びＰ形ベース層１３のそれぞれの側面は、埋め込み電極３３の側面に接している。
本実施形態においても、相対的に、第１の主電極２１に高電位、第２の主電極２２に低電位が印加された状態で、第１のトレンチｔ１内のゲート電極１８に所望のゲート電位が印加されると、第１のトレンチｔ１に隣接するＰ形ベース層１３におけるゲート絶縁膜１７ａとの界面付近に反転層（チャネル）が形成され、オン状態となる。
また、アバランシェ電流（正孔電流）は、Ｐ形の埋め込み層１６及びこの埋め込み層１６にオーミック接触する埋め込み電極３３を経由して第２の主電極２２へと流れる。これにより、素子破壊を抑制できる。さらに、Ｐ形ベース層１３の側面が埋め込み電極３３に接しているため、アバランシェ電流（正孔電流）は、Ｐ形ベース層１３及び埋め込み電極３３を経由して第２の主電極２２に流れることもできる。このため、より高い破壊耐量が得られる。
また、本実施形態においても、Ｐ形埋め込み層１６及び埋め込み電極３３は、すべてのトレンチに対応して設けられず、選択された特定のトレンチ（第２のトレンチｔ３）にのみ設けられる。したがって、隣り合うトレンチの両方にＰ形埋め込み層１６が形成されない設計が可能となる。これにより、電子の縦方向の流れを妨げることなく、トレンチ間隔を狭めることが可能になる。
トレンチ間隔を狭くすることで、チャネル密度を高めて、オン抵抗（オン電圧）を低減できる。本実施形態においても、低オン抵抗（低オン電圧）と高破壊耐量との両立が可能となる。したがって、Ｐ形埋め込み層１６及び埋め込み電極３３は、隣り合うトレンチの両方には設けないことが望ましい。
（第４実施形態）
次に、図７は、第４実施形態に係る半導体装置として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）の模式断面図である。
このＩＧＢＴは、例えば、図４に示した第２実施形態に係る半導体装置において、Ｎ＋形のドレイン層１１をＰ＋形のコレクタ層４１に置き換えた構造を有する。
相対的に、第１の主電極２１に高電位、第２の主電極２２に低電位が印加された状態で、第１のトレンチｔ１内及び第２のトレンチｔ２内のゲート電極１８に所望のゲート電位が印加されると、Ｐ形ベース層１３におけるゲート絶縁膜１７ａとの界面付近に反転層（チャネル）が形成される。
これにより、電子がＮ＋形ソース層１４からチャネルを介してＮ−形ベース層１２に注入され、オン状態となる。このときさらに、Ｐ＋形コレクタ層４１から正孔がＮ−形ベース層１２に注入される。Ｎ−形ベース層１２に注入された電子は、Ｐ＋形コレクタ層４１を通って第１の主電極２１へと流れる。Ｎ−形ベース層１２に注入された正孔は、Ｐ形埋め込み層１６及び埋め込み電極２３を経由して第２の主電極２２へと流れる。ＩＧＢＴでは、オン状態のとき、正孔がＰ＋形コレクタ層４１からＮ−形ベース層１２に注入され、伝導度変調が生じ、Ｎ−形ベース層１２の抵抗が低減する。
アバランシェ電流（正孔電流）は、Ｐ形の埋め込み層１６及びこの埋め込み層１６にオーミック接触する埋め込み電極２３を経由して第２の主電極２２へと流れる。これにより、素子破壊を抑制できる。
また、本実施形態では、チャネルが形成される領域を含む隣り合うトレンチ間で、Ｐ形ベース層１３と第２の主電極２２とが接触していない。このため、オン状態の時、Ｎ−形ベース層１２におけるＰ形ベース層１３側の部分に正孔が蓄積される。この正孔の蓄積は、Ｎ−形ベース層１２への電子の注入を促進させる。この結果、オン電圧を低減できる。
本実施形態においても、低オン抵抗（低オン電圧）と高破壊耐量との両立が可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１…Ｎ＋形ドレイン層、１２…Ｎ−形ベース層、１３…Ｐ形ベース層、１４…Ｎ＋形ソース層、１６…Ｐ形埋め込み層、１７…絶縁膜、１７ａ…ゲート絶縁膜、１８…ゲート電極、２１…第１の主電極、２２…第２の主電極、２３，３３…埋め込み電極、４１…コレクタ層、５１…ゲート配線

Claims (8)

  1. 第１の主電極と、
    前記第１の主電極上に設けられた第１の半導体層と、
    前記第１の半導体層上に設けられた第１導電形ベース層と、
    前記第１導電形ベース層上に設けられた第２導電形ベース層と、
    前記第２導電形ベース層上に設けられた第１導電形の第２の半導体層と、
    前記第１導電形ベース層中に選択的に設けられた第２導電形の埋め込み層と、
    前記第２導電形ベース層を貫通して前記埋め込み層に達するトレンチの底部に設けられ、前記埋め込み層に接する埋め込み電極と、
    前記埋め込み電極より上の前記トレンチの側壁に設けられたゲート絶縁膜と、
    前記トレンチ内における前記ゲート絶縁膜の内側に設けられたゲート電極と、
    前記第２の半導体層上に設けられ、前記第２の半導体層及び前記埋め込み電極と電気的に接続された第２の主電極と、
    を備えたことを特徴とする半導体装置。
  2. 第１の主電極と、
    前記第１の主電極上に設けられた第１の半導体層と、
    前記第１の半導体層上に設けられた第１導電形ベース層と、
    前記第１導電形ベース層上に設けられた第２導電形ベース層と、
    前記第２導電形ベース層上に設けられた第１導電形の第２の半導体層と、
    前記第２導電形ベース層を貫通して前記第１導電形ベース層に達する第１のトレンチの側壁に設けられたゲート絶縁膜と、
    前記第１のトレンチ内における前記ゲート絶縁膜の内側に設けられたゲート電極と、
    前記第１導電形ベース層中に選択的に設けられた第２導電形の埋め込み層と、
    前記第２導電形ベース層を貫通して前記埋め込み層に達する第２のトレンチ内に設けられ、前記埋め込み層に接する埋め込み電極と、
    前記第２の半導体層上に設けられ、前記第２の半導体層及び前記埋め込み電極と電気的に接続された第２の主電極と、
    を備えたことを特徴とする半導体装置。
  3. 前記埋め込み電極は、前記第２のトレンチの底部に設けられ、
    前記第２のトレンチ内における前記埋め込み電極の上に、絶縁膜を介して前記ゲート電極と電気的に接続された第２のゲート電極が設けられたことを特徴とする請求項２記載の半導体装置。
  4. 前記埋め込み電極は、前記第２のトレンチ内を底部から開口部まで充填され、
    前記第２の主電極は、前記第２のトレンチの上にも設けられ、前記第２のトレンチ内に充填された前記埋め込み電極の上端に接していることを特徴とする請求項２記載の半導体装置。
  5. 前記第２導電形ベース層は、前記埋め込み電極の側面に接していることを特徴とする請求項４記載の半導体装置。
  6. 前記第１の半導体層は、第１導電形のドレイン層であることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
  7. 前記第１の半導体層は、第２導電形のコレクタ層であることを特徴とする請求項１〜６のいずれか１つに記載の半導体装置。
  8. 前記第２の半導体層は、前記第２導電形ベース層上に前記第２導電形ベース層と同じ幅で重なったストライプ状の平面パターンで設けられたことを特徴とする請求項１〜７のいずれか１つに記載の半導体装置。
JP2010206379A 2010-09-15 2010-09-15 半導体装置 Expired - Fee Related JP5537359B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010206379A JP5537359B2 (ja) 2010-09-15 2010-09-15 半導体装置
CN201110265504.2A CN102403358B (zh) 2010-09-15 2011-09-08 半导体装置
US13/232,839 US9029918B2 (en) 2010-09-15 2011-09-14 Semiconductor device
US14/685,053 US9293548B2 (en) 2010-09-15 2015-04-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010206379A JP5537359B2 (ja) 2010-09-15 2010-09-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2012064686A true JP2012064686A (ja) 2012-03-29
JP5537359B2 JP5537359B2 (ja) 2014-07-02

Family

ID=45805792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010206379A Expired - Fee Related JP5537359B2 (ja) 2010-09-15 2010-09-15 半導体装置

Country Status (3)

Country Link
US (2) US9029918B2 (ja)
JP (1) JP5537359B2 (ja)
CN (1) CN102403358B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243187A (ja) * 2012-05-18 2013-12-05 Sumitomo Electric Ind Ltd 半導体装置
JP2016523454A (ja) * 2013-07-03 2016-08-08 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ フィールドプレート・トレンチ・ｆｅｔ、及び、半導体構成素子
WO2017134900A1 (ja) * 2016-02-05 2017-08-10 株式会社デンソー 半導体装置
CN109427685A (zh) * 2017-08-24 2019-03-05 联华电子股份有限公司 动态随机存取存储器的埋入式字符线及其制作方法
JP2022123036A (ja) * 2019-04-16 2022-08-23 富士電機株式会社 半導体装置
US11682719B2 (en) 2020-06-10 2023-06-20 Kabushiki Kaisha Toshiba Vertical insulated gate bipolar transistor (IGBT) with two type control gates

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921931B2 (en) * 2012-06-04 2014-12-30 Infineon Technologies Austria Ag Semiconductor device with trench structures including a recombination structure and a fill structure
JP2016174040A (ja) 2015-03-16 2016-09-29 株式会社東芝 半導体装置
CN113658861B (zh) * 2021-08-19 2024-08-30 青岛佳恩半导体科技有限公司 一种igbt功率器件有源层的制造方法及其结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058823A (ja) * 1998-08-13 2000-02-25 Toshiba Corp 半導体装置およびその製造方法
JP2001284584A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 半導体装置及びその製造方法
WO2007060716A1 (ja) * 2005-11-22 2007-05-31 Shindengen Electric Manufacturing Co., Ltd. トレンチゲートパワー半導体装置
JP2007207784A (ja) * 2006-01-30 2007-08-16 Toshiba Corp 半導体装置
JP2007294556A (ja) * 2006-04-24 2007-11-08 Fuji Electric Device Technology Co Ltd 半導体装置
JP2008060152A (ja) * 2006-08-29 2008-03-13 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008510294A (ja) * 2004-08-10 2008-04-03 エコ・セミコンダクターズ・リミテッド バイポーラｍｏｓｆｅｔ素子
JP2010103314A (ja) * 2008-10-23 2010-05-06 Rohm Co Ltd 半導体装置
JP2010114152A (ja) * 2008-11-04 2010-05-20 Toyota Motor Corp 半導体装置および半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940006679B1 (ko) * 1991-09-26 1994-07-25 현대전자산업 주식회사 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법
JP3311070B2 (ja) * 1993-03-15 2002-08-05 株式会社東芝 半導体装置
GB9512089D0 (en) * 1995-06-14 1995-08-09 Evans Jonathan L Semiconductor device fabrication
EP1089343A3 (en) 1999-09-30 2003-12-17 Kabushiki Kaisha Toshiba Semiconductor device with trench gate
EP1170803A3 (en) * 2000-06-08 2002-10-09 Siliconix Incorporated Trench gate MOSFET and method of making the same
US6818946B1 (en) * 2000-08-28 2004-11-16 Semiconductor Components Industries, L.L.C. Trench MOSFET with increased channel density
JP2004022941A (ja) 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE10334780B3 (de) * 2003-07-30 2005-04-21 Infineon Technologies Ag Halbleiteranordnung mit einer MOSFET-Struktur und einer Zenereinrichtung sowie Verfahren zur Herstellung derselben
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
JP2006093457A (ja) 2004-09-24 2006-04-06 Toyota Motor Corp 絶縁ゲート型半導体装置
US7453107B1 (en) * 2007-05-04 2008-11-18 Dsm Solutions, Inc. Method for applying a stress layer to a semiconductor device and device formed therefrom
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058823A (ja) * 1998-08-13 2000-02-25 Toshiba Corp 半導体装置およびその製造方法
JP2001284584A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 半導体装置及びその製造方法
JP2008510294A (ja) * 2004-08-10 2008-04-03 エコ・セミコンダクターズ・リミテッド バイポーラｍｏｓｆｅｔ素子
WO2007060716A1 (ja) * 2005-11-22 2007-05-31 Shindengen Electric Manufacturing Co., Ltd. トレンチゲートパワー半導体装置
JP2007207784A (ja) * 2006-01-30 2007-08-16 Toshiba Corp 半導体装置
JP2007294556A (ja) * 2006-04-24 2007-11-08 Fuji Electric Device Technology Co Ltd 半導体装置
JP2008060152A (ja) * 2006-08-29 2008-03-13 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010103314A (ja) * 2008-10-23 2010-05-06 Rohm Co Ltd 半導体装置
JP2010114152A (ja) * 2008-11-04 2010-05-20 Toyota Motor Corp 半導体装置および半導体装置の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243187A (ja) * 2012-05-18 2013-12-05 Sumitomo Electric Ind Ltd 半導体装置
JP2016523454A (ja) * 2013-07-03 2016-08-08 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ フィールドプレート・トレンチ・ｆｅｔ、及び、半導体構成素子
US10074723B1 (en) 2013-07-03 2018-09-11 Robert Bosch Gmbh Field plate trench FET and a semiconductor component
WO2017134900A1 (ja) * 2016-02-05 2017-08-10 株式会社デンソー 半導体装置
JP2017139415A (ja) * 2016-02-05 2017-08-10 株式会社デンソー 半導体装置
CN109427685B (zh) * 2017-08-24 2020-11-10 联华电子股份有限公司 动态随机存取存储器的埋入式字符线及其制作方法
CN109427685A (zh) * 2017-08-24 2019-03-05 联华电子股份有限公司 动态随机存取存储器的埋入式字符线及其制作方法
US11251187B2 (en) 2017-08-24 2022-02-15 United Microelectronics Corp. Buried word line of a dynamic random access memory and method for fabricating the same
US12075613B2 (en) 2017-08-24 2024-08-27 United Microelectronics Corp. Buried word line of a dynamic random access memory and method for fabricating the same
JP2022123036A (ja) * 2019-04-16 2022-08-23 富士電機株式会社 半導体装置
JP7405186B2 (ja) 2019-04-16 2023-12-26 富士電機株式会社 半導体装置
US11955540B2 (en) 2019-04-16 2024-04-09 Fuji Electric Co., Ltd. Semiconductor device and production method
US12237408B2 (en) 2019-04-16 2025-02-25 Fuji Electric Co., Ltd. Semiconductor device and production method
US11682719B2 (en) 2020-06-10 2023-06-20 Kabushiki Kaisha Toshiba Vertical insulated gate bipolar transistor (IGBT) with two type control gates

Also Published As

Publication number Publication date
JP5537359B2 (ja) 2014-07-02
CN102403358A (zh) 2012-04-04
US20150221736A1 (en) 2015-08-06
US9293548B2 (en) 2016-03-22
CN102403358B (zh) 2014-11-05
US20120061724A1 (en) 2012-03-15
US9029918B2 (en) 2015-05-12

Similar Documents

Publication Publication Date Title
JP6320545B2 (ja) 半導体装置
JP5537359B2 (ja) 半導体装置
CN105047712B (zh) 纵向型半导体装置及其制造方法
JP5641131B2 (ja) 半導体装置およびその製造方法
US20120061723A1 (en) Semiconductor device
JP5480084B2 (ja) 半導体装置
JP6356803B2 (ja) 絶縁ゲートバイポーラトランジスタ
JP2016167519A (ja) 半導体装置
JP2019169575A (ja) 半導体装置
US9111990B1 (en) Semiconductor device
JP2011124464A (ja) 半導体装置及びその製造方法
JPWO2013080806A1 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2017195224A (ja) スイッチング素子
JP6918736B2 (ja) 半導体装置
JP2016062975A (ja) 半導体装置およびその製造方法
KR20160029630A (ko) 반도체 장치
JP5261893B2 (ja) トレンチ型絶縁ゲートバイポーラトランジスタ
JP2014154739A (ja) 半導体装置
JP2015095466A (ja) 半導体装置及びその製造方法
JP6241640B2 (ja) 半導体装置
JP2013069871A (ja) 半導体装置
US20150364585A1 (en) Power semiconductor device
JP2009170480A (ja) 半導体装置
JP2014175621A (ja) 半導体装置
JP2010225748A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140425

LAPS Cancellation because of no payment of annual fees