JP2011253939A - Wafer dicing method, connecting method, connecting structure - Google Patents
Wafer dicing method, connecting method, connecting structure Download PDFInfo
- Publication number
- JP2011253939A JP2011253939A JP2010126918A JP2010126918A JP2011253939A JP 2011253939 A JP2011253939 A JP 2011253939A JP 2010126918 A JP2010126918 A JP 2010126918A JP 2010126918 A JP2010126918 A JP 2010126918A JP 2011253939 A JP2011253939 A JP 2011253939A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- adhesive layer
- film
- adhesive
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
- H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75312—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75314—Auxiliary members on the pressing surface
- H01L2224/75315—Elastomer inlay
- H01L2224/75316—Elastomer inlay with retaining mechanisms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
- H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
- H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9211—Parallel connecting processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01045—Rhodium [Rh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Dicing (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、回路パターンを有するウエハの面に接着層と保護フィルムとが順次積層されてなる接着フィルム付きウエハをダイシングするウエハのダイシング方法、接続方法及び接続構造体に関する。 The present invention relates to a wafer dicing method, a connection method, and a connection structure for dicing a wafer with an adhesive film in which an adhesive layer and a protective film are sequentially laminated on the surface of a wafer having a circuit pattern.
半導体分野において、IC(Integrated Circuit)を基板上へ実装する場合、ICを固定する材料が必要である。この材料は、一般的にフィルム状やペースト状の樹脂剤(例えば、接着剤、封止剤等)であり、最終的にICと基板との間へ充填され、固化し、ICと基板とを固定する。 In the semiconductor field, when an IC (Integrated Circuit) is mounted on a substrate, a material for fixing the IC is required. This material is generally a film-like or paste-like resin agent (for example, an adhesive, a sealant, etc.), and is finally filled between the IC and the substrate and solidified. Fix it.
フィルム状の材料、例えば、ダイアタッチフィルム、ACF(Anisotropic Conductive Film)、NCF(Non Particle Conductive Film)などは、ICのサイズに合わせてカットして使用する必要がある。 A film-like material, for example, a die attach film, an ACF (Anisotropic Conductive Film), an NCF (Non Particle Conductive Film), or the like needs to be cut according to the size of the IC.
また、基板の電極上に接着層(例えば、NCF)を塗布し、ICをフリップチップボンディングする方法に比べ、生産上のメリットが多いことから、ウエハダイシング方法が進められている。 Also, since there are many advantages in production compared with a method in which an adhesive layer (for example, NCF) is applied on an electrode of a substrate and an IC is flip-chip bonded, a wafer dicing method has been promoted.
通常のウエハダイシング方法としては、ウエハの表面(回路が描画されている機能面)に接着層を貼付け、ウエハの裏面側にダイアタッチフィルムを設置し、接着層側から切削ブレードを挿入して、ウエハからICに個片化する方法が知られている(例えば、特許文献1及び特許文献2を参照)。この方法を用いることにより、ICの機能面側(バンプ側)に接着層が配置されたICが得られる。 As a normal wafer dicing method, an adhesive layer is pasted on the wafer surface (functional surface on which the circuit is drawn), a die attach film is installed on the back surface side of the wafer, and a cutting blade is inserted from the adhesive layer side. There is known a method of dividing a wafer into ICs (see, for example, Patent Document 1 and Patent Document 2). By using this method, an IC in which an adhesive layer is disposed on the functional surface side (bump side) of the IC can be obtained.
従来から、ウエハの表面を上にして、ダイシングテープに接着層付きウエハを設置し、ウエハ表面から切削ブレードを挿入し、ダイシングが行われている。これは、ウエハ表面の回路パターンをカメラで読み込んで、ダイシング時のアライメントを行うためである。 Conventionally, dicing is performed by placing a wafer with an adhesive layer on a dicing tape with the wafer surface facing upward, and inserting a cutting blade from the wafer surface. This is because the circuit pattern on the wafer surface is read by a camera to perform alignment during dicing.
ウエハのダイシング工法には、「レーザ(Dry)」や「プラズマ(Dry)」、「ブレード(Wet)」がある。これらの工法のうち、Dry環境(乾燥した環境)で行うレーザやプラズマの工法は、加工中のコンタミネーションに関して有利である。しかし、これらレーザやプラズマの工法に用いる装置は、一般的で無く、装置コストもブレードの3倍以上である。このため、「ブレード(Wet)」が最も一般的な工法である。 Wafer dicing methods include “laser (Dry)”, “plasma (Dry)”, and “blade (Wet)”. Of these methods, the laser and plasma methods performed in a dry environment (dry environment) are advantageous in terms of contamination during processing. However, the apparatus used for these laser and plasma methods is not common and the apparatus cost is three times or more that of the blade. For this reason, the “blade” is the most common construction method.
通常のブレードダイシングで、ACFやNCFを貼り付けたウエハをダイシングする場合、懸念される事項はコンタミネーションである。これは、ACFやNCFが、ウエハの機能面側にあるために、異物のコンタミネーションがあった場合、圧着時にICの機能面の破損、ショートの発生といった不具合が発生する可能性がある。この可能性を回避するために、ACFやNCF表面へ保護フィルムを使用した場合、ダイシング加工時に剥がれるという加工性の問題があった。また、保護フィルムもICと一緒に分割(個片化)されているため、保護フィルムを剥がす工程で、保護フィルムを剥がし難くなり、保護フィルムの剥がし残りが発生するという剥離性の問題があった。 When dicing a wafer to which ACF or NCF is attached by normal blade dicing, a matter of concern is contamination. This is because the ACF and NCF are on the functional surface side of the wafer, and if there is contamination of foreign matter, there is a possibility that problems such as breakage of the functional surface of the IC and occurrence of short circuit may occur during crimping. In order to avoid this possibility, when a protective film is used on the surface of ACF or NCF, there is a problem of workability that the film is peeled off during dicing. In addition, since the protective film is also divided (separated into pieces) together with the IC, there is a problem of releasability that it is difficult to remove the protective film in the process of removing the protective film, and the protective film is not peeled off. .
本発明は、このような従来の実情に鑑みて提案されたものであり、ウエハを加工した後の保護フィルムの剥離性を良好とすることができるウエハのダイシング方法、接続方法及び接続構造体を提供することを目的とする。 The present invention has been proposed in view of such a conventional situation, and a wafer dicing method, a connection method, and a connection structure that can improve the peelability of a protective film after processing a wafer. The purpose is to provide.
本発明に係るウエハのダイシング方法は、一方の面に回路パターンを有するウエハの該一方の面に接着層と保護フィルムとが順次積層されてなる接着フィルム付きウエハの該保護フィルムの面を、ダイシングテープに貼着する貼着工程と、前記接着フィルム付きウエハの他方の面側から、該接着フィルム付きウエハにおける前記ウエハの一方の面の画像を撮像する撮像工程と、前記撮像工程で撮像した画像に基づいて、前記接着フィルム付きウエハを分割する位置を決定する分割位置決定工程と、前記分割位置決定工程で決定した位置に基づいて、前記接着フィルム付きウエハに、該接着フィルム付きウエハの他方の面側から、前記接着層及び前記保護フィルムが接する面と、該保護フィルム及び前記ダイシングテープが接する面との間までの切削溝を形成することで、一方の面に前記回路パターンを有するチップの該一方の面に、前記接着層が積層された接着層付きチップと前記保護フィルムとを備える複数の接着フィルム付きチップを形成する切削溝形成工程と、前記接着フィルム付きチップから、前記接着層付きチップをピックアップするピックアップ工程とを有する。 In the wafer dicing method according to the present invention, the surface of the protective film of the wafer with the adhesive film in which the adhesive layer and the protective film are sequentially laminated on the one surface of the wafer having the circuit pattern on one surface is diced. A sticking step for sticking to a tape, an imaging step for picking up an image of one surface of the wafer in the wafer with an adhesive film from the other surface side of the wafer with an adhesive film, and an image picked up in the imaging step A split position determining step for determining a position for splitting the wafer with an adhesive film, and a position determined in the split position determining step on the wafer with the adhesive film on the other side of the wafer with the adhesive film. From the surface side to between the surface where the adhesive layer and the protective film are in contact and the surface where the protective film and the dicing tape are in contact A plurality of chips with an adhesive film comprising a chip with an adhesive layer in which the adhesive layer is laminated on the one surface of the chip having the circuit pattern on one surface and a protective film by forming a cutting groove. A cutting groove forming step to be formed; and a pickup step of picking up the chip with the adhesive layer from the chip with the adhesive film.
本発明に係る接続方法は、上記ウエハのダイシング方法によりピックアップした接着層付きチップを、接着層を介して電極を有する回路基板に圧着し、該電極と該接着層付きチップの回路パターンとを接続する圧着工程を有する。 In the connection method according to the present invention, the chip with the adhesive layer picked up by the wafer dicing method is pressure-bonded to a circuit board having an electrode through the adhesive layer, and the electrode and the circuit pattern of the chip with the adhesive layer are connected. A crimping step to perform.
本発明に係る接続構造体は、上記接続方法により得られるものである。 The connection structure according to the present invention is obtained by the above connection method.
本発明によれば、ウエハ及び接着層が切削されるととともに、保護フィルムが分割されていない状態で残るため、ウエハを加工した後の保護フィルムの剥離性を良好にすることができる。 According to the present invention, since the wafer and the adhesive layer are cut and the protective film remains in an undivided state, the peelability of the protective film after processing the wafer can be improved.
以下、本発明を適用したウエハのダイシング方法、接続方法及び接続構造体の具体的な実施の形態の一例について、図面を参照しながら以下の順序で説明する。
1.ウエハのダイシング方法
1−1.貼着工程
1−2.撮像工程
1−2−1.ダイシング装置
1−2−2.撮像方法
1−3.分割位置決定工程
1−4.切削溝形成工程
1−5.ピックアップ工程
2.接続方法及び接続構造体
2−1.圧着工程
3.他の実施形態
4.実施例
Hereinafter, an example of specific embodiments of a wafer dicing method, a connection method, and a connection structure to which the present invention is applied will be described in the following order with reference to the drawings.
1. 1. Wafer dicing method 1-1. Adhesion process 1-2. Imaging process 1-2-1. Dicing device 1-2-2. Imaging method 1-3. Division position determination step 1-4. Cutting groove forming step 1-5. 1. Pickup process Connection method and connection structure 2-1.
<1.ウエハのダイシング方法>
図1に示すように、本実施の形態に係るウエハのダイシング方法は、貼着工程S1と、撮像工程S2と、分割位置決定工程S3と、切削溝形成工程S4と、ピックアップ工程S5とを有する。
<1. Wafer dicing method>
As shown in FIG. 1, the wafer dicing method according to the present embodiment includes a sticking step S1, an imaging step S2, a division position determining step S3, a cutting groove forming step S4, and a pickup step S5. .
<1−1.貼着工程>
図2、図3に示すように、貼着工程S1において、一方の面に回路パターンであるバンプ16を有するウエハ10の一方の面(表面)10a(以下、「機能面10a」ともいう。)に、接着層22と透過性を有する保護フィルム24とが順次積層されてなる接着フィルム付きウエハ39の他方の面39bをダイシングテープ18に貼着する。例えば、貼着工程S1において、次のような処理を行う。
<1-1. Adhesion process>
As shown in FIGS. 2 and 3, in the bonding step S <b> 1, one surface (surface) 10 a (hereinafter, also referred to as “
まず、図2に示すように、準備したウエハ10を治具12に固定する。
First, as shown in FIG. 2, the
ウエハ10としては、例えば、シリコンウエハ等の半導体ウエハが挙げられる。ウエハ10の一方の面10aには、格子状のスクライブライン14が形成されている。ウエハ10の機能面10aには、回路パターンであるバンプ16が形成されている。
An example of the
治具12は、例えば、ウエハ10の直径よりも大きな直径を有するリング状又は枠状のフレーム20と、一方の面が接着性を有するダイシングテープ18とを備えている。
The
ダイシングテープ18は、例えば、フレーム20の一方の面の側に貼り付けられ、フレーム20の内側に展張されている。ウエハ10は、例えば、治具12の中央部に貼り付けられる。また、ウエハ10は、機能面10aの他方の面10bがダイシングテープ18に貼り付けられる。ダイシングテープ18としては、例えば、紫外線を照射することにより剥離力が小さくなる粘着フィルムが用いられる。これにより、ウエハ10を複数のチップ21に分割した後、ダイシングテープ18に紫外線を照射することで、個々のチップ21をピックアップするときにチップ21をダイシングテープ18から容易に分離することができる。
For example, the dicing
続いて、図3に示すように、ウエハ10の機能面10aに、保護フィルム24と接着層22とが積層されてなる接着フィルム26を配置する。
Subsequently, as shown in FIG. 3, an
接着層22は、例えば、膜形成樹脂、液状硬化成分及び硬化剤を含んでいる。また、接着層22は、例えば、各種ゴム成分、柔軟剤、各種フィラー類等の添加剤や、導電性粒子を含んでいてもよい。接着層22は、NCF(Non Particle Conductive Film)、ACF(Anisotropic Conductive Film)、またはそれらを積層させたものであってもよい。
The
膜形成樹脂としては、フェノキシ樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリイミド樹脂を例示できる。膜形成樹脂は、材料の入手の容易さ及び接続信頼性の観点から、フェノキシ樹脂を含むことが好ましい。液状硬化成分としては、液状エポキシ樹脂、アクリレートを例示できる。液状硬化成分は、接続信頼性及び硬化物の安定性の観点から、2以上の官能基を有することが好ましい。硬化剤としては、液状硬化成分が液状エポキシ樹脂の場合は、イミダゾール、アミン類、スルホニウム塩、オニウム塩、フェノール類を例示できる。液状硬化成分がアクリレートの場合には、硬化剤として有機過酸化物を例示できる。 Examples of the film forming resin include phenoxy resin, polyester resin, polyamide resin, and polyimide resin. The film-forming resin preferably contains a phenoxy resin from the viewpoint of easy availability of materials and connection reliability. Examples of the liquid curing component include liquid epoxy resins and acrylates. The liquid curing component preferably has two or more functional groups from the viewpoint of connection reliability and stability of the cured product. Examples of the curing agent include imidazole, amines, sulfonium salts, onium salts, and phenols when the liquid curing component is a liquid epoxy resin. When the liquid curing component is an acrylate, an organic peroxide can be exemplified as the curing agent.
接着層22の厚さは、バンプ16の高さ以上の厚さとするのが好ましい。すなわち、接着層22の厚さは、バンプ16を覆うことが可能な厚さとするのが好ましい。
It is preferable that the thickness of the
保護フィルム24は、ダイシング装置などを用いてウエハ10を分割するときに、切削屑などが接着層22に付着することを防止する。保護フィルム24としては、例えば、ポリエステルフィルム、ポリエチレンテレフタレートフィルム等のプラスチック材料、上質紙、グラシン紙等の紙類等が挙げられる。
The
保護フィルム24の厚さは、25〜100μmの範囲が好ましい。保護フィルム24の厚さが25μm未満の場合には、ダイシング装置等を用いてウエハ10を分割する工程の途中で保護フィルム24が接着層22から剥離する場合があり、保護フィルム24の厚さが25μm以上の場合と比較して加工性に劣る。保護フィルム24の厚さが100μmを超えると、保護フィルム24の上に接着層22を塗布して接着フィルム26を製造するときに、保護フィルム24の上に接着層22を塗布しにくくなる。
The thickness of the
保護フィルム24と接着層22との間の剥離力は、0.1〜3.0N/cmであることが好ましい。ここで、保護フィルム24と接着層22との間の剥離力とは、例えば、JIS Z0237に基づいて、180度方向にT型剥離した場合の剥離力を示す。保護フィルム24と接着層22との間の剥離力が0.1N/cm未満の場合には、ダイシング装置などを用いてウエハを分割する工程、すなわち、切削溝形成工程S4の途中で、例えば保護フィルム24から後述する接着フィルム付きチップ64が剥離する場合があり、保護フィルム24と接着層22との間の剥離力が0.1N/cm以上の場合と比較して加工性に劣る。また、保護フィルム24と接着層22との間の剥離力が3.0N/cmを超える場合には、ピックアップ工程S5で保護フィルム24が一部だけ剥がれ残ってしまい、剥離性が良好ではない。さらに、保護フィルム24と接着層22との間の剥離力は、0.3〜0.6N/cmであることがより好ましい。これにより、切削溝形成工程S4における加工性及びピックアップ工程S5における剥離性をより良好にすることができる
The peel force between the
保護フィルム24と接着層22との間の剥離力は、保護フィルム24の表面に離型処理を施すことで調整することができる。離型処理は、例えば、シリコーン系の剥離剤を保護フィルム24の表面に塗布した後、保護フィルム24を加熱して、保護フィルム24を乾燥させることで実施できる。
The peeling force between the
保護フィルム24と接着層22との間の剥離力は、図2に関連して説明した治具12にウエハ10を接着する段階における、ウエハ10とダイシングテープ18との剥離力より小さくてよい。これにより、後に詳述するように、ピックアップ工程S5において、ウエハ10を加工した後の保護フィルム24の剥離性を良好にすることができる。
The peeling force between the
続いて、例えば図3に示すように、押圧装置28を用いて、接着フィルム26をウエハ10に貼付する。
Subsequently, for example, as illustrated in FIG. 3, the
押圧装置28は、例えば、ステージ30とヘッド32とを備えている。ステージ30は、例えば、ウエハ10を載置している。また、ウエハ10は、治具12に保持されたまま、ステージ30に載置される。また、ステージ30は、例えば加熱装置34を有する。なお、接着フィルム26をウエハ10に貼付する段階においては、加熱装置34を使用しなくてもよい。
For example, the
ヘッド32は、例えば図3に示すように、押圧部材36と、押圧部材36を保持する保持部38とを有する。ヘッド32は、押圧部材36をステージ30側に向かって押圧する。押圧部材36は、例えば、弾性体で構成される。弾性体としては、シリコーンゴムなどのエラストマーを用いることができる。これにより、金属製の押圧部材と比較して、接着フィルム26をウエハ10に均一に貼付することができる。
For example, as shown in FIG. 3, the
続いて、押圧装置28は、表面に接着フィルム26が配置されたウエハ10を、ステージ30とヘッド32との間に挟んで押圧する。すなわち、ヘッド32に保持されている押圧部材36で、接着フィルム26をウエハ10の機能面に押圧する。これにより、接着フィルム26をウエハ10に貼付することができる。
Subsequently, the
続いて、図4に示すように、上述した接着フィルム付きウエハ39の保護フィルムの面をダイシングテープに貼着する。
Then, as shown in FIG. 4, the surface of the protective film of the
<1−2.撮像工程>
撮像工程S2では、図5に示す接着フィルム付きウエハ39の他方の面39b側から、接着フィルム付きウエハ39におけるウエハ10の一方の面、すなわち、ウエハ10の機能面10aの画像を撮像する。
<1-2. Imaging process>
In the imaging step S2, an image of one surface of the
<1−2−1.ダイシング装置>
撮像工程S2では、例えば、図5に示すダイシング装置40が用いられる。ダイシング装置40は、チャックテーブル42と、アライメントステージ44と、撮像部46と、切削部48と、制御部52とを備える。
<1-2-1. Dicing machine>
In the imaging step S2, for example, a
チャックテーブル42は、例えば、図示しない減圧装置により治具12を吸引して、チャックテーブル42の上に治具12を固定する。
For example, the chuck table 42 sucks the
アライメントステージ44は、例えば、制御部52の指示に基づいて、チャックテーブル42をx方向およびy方向に移動させる。
For example, the
撮像部46は、例えば、赤外線カメラで構成され、ウエハ10の表面、すなわち、ウエハ10の機能面10aで反射した光を受光する光学系と、光学系が捉えた像を撮像する撮像素子とを有する。撮像部46は、例えば、接着フィルム付きウエハ39の他方の面39b側から接着フィルム付きウエハ39の内部まで透過する光を照射し、ウエハ10の機能面10aでの反射光を受光することにより、ウエハ10の機能面10aの画像を撮像する。撮像部46は、撮像した画像の情報を制御部52に送信する。
The
切削部48は、制御部52の指示に基づいて、ウエハ10を切削する。切削部48は、例えば、ウエハ10を切削するブレード50を有する。切削部48は、回転するブレード50をウエハ10に押圧して、ウエハ10を切削する。
The cutting
駆動部56は、制御部52の画像処理部54から、ウエハ10を分割する位置に関する情報を受け取る。駆動部56は、ウエハ10を分割する位置に関する情報に基づいて、アライメントステージ44及び切削部48を駆動する。これにより、ダイシング装置40は、ウエハ10を分割(個片化)することができる。
The
<1−2−2.撮像方法>
撮像工程S2では、ウエハ10の機能面の画像からスクライブライン14の位置を認識するために、接着フィルム付きウエハ39におけるウエハ10の機能面10aの画像を撮像する。具体的な方法としては、例えば上述したダイシング装置40を用いて、次の処理を行う。
<1-2-2. Imaging method>
In the imaging step S2, in order to recognize the position of the
まず、撮像部46は、接着フィルム付きウエハの他方の面39b側から接着フィルム付きウエハ39の内部まで透過する光を照射し、ウエハ10の機能面10aでの反射光を受光することにより、ウエハ10の機能面10aの画像を撮像する。続いて、撮像部46は、撮像した画像の情報を制御部52に送信する。続いて、ダイシング装置40の画像処理部54が、撮像部46が撮像した画像の情報を受け取る。
First, the
<1−3.分割位置決定工程>
分割位置決定工程S3では、撮像工程S2で撮像した画像に基づいて、接着フィルム付きウエハ39を分割する位置を決定する。例えば、分割位置決定工程S3では、図6に示すように、上述したダイシング装置40の画像処理部54が、ウエハ10の機能面10aの画像からスクライブライン14の位置を認識し、スクライブライン14に沿って、ウエハ10を分割する位置を決定する。
<1-3. Division position determination process>
In the division position determination step S3, the position at which the
<1−4.切削溝形成工程>
切削溝形成工程S4では、例えば図7に示すように、分割位置決定工程S3で決定した位置に基づいて、接着フィルム付きウエハ39に、接着フィルム付きウエハ39の他方の面39b側から接着層22と保護フィルム24とが接する面と保護フィルム24とダイシングテープ18とが接する面との間までの切削溝62を形成する。これにより、切削溝形成工程S4では、接着層付きチップ64と、保護フィルム24とを備える複数の接着フィルム付きチップ60を形成する。このような切削溝形成工程S4では、ダイシング装置40により複数の接着フィルム付きチップ60を形成する際に、接着層22からチップ21がズレたり脱落したりすることを防止することができる。
<1-4. Cutting groove forming process>
In the cutting groove forming step S4, for example, as shown in FIG. 7, the
例えば、切削溝形成工程S4では、上述した図5に示すダイシング装置40を用いて以下の処理を行う。
For example, in the cutting groove forming step S4, the following processing is performed using the
まず、画像処理部54がスクライブライン14に沿って、ウエハ10をx方向に分割することを決定した場合、駆動部56は、アライメントステージ44を駆動して、スクライブライン14の一端がブレード50の下方に位置するように、チャックテーブル42を移動させる。
First, when the
続いて、駆動部56は、切削部48を駆動して、ブレード50を回転させた状態で切削部48を下方に移動させて、ブレード50をウエハ10に圧接させる。
Subsequently, the driving
続いて、駆動部56は、アライメントステージ44を駆動して、ウエハ10をx方向に移動させる。
Subsequently, the
これにより、切削溝形成工程S4では、スクライブライン14に沿って、ウエハ10をx方向に分割し、接着層付きチップ64と、保護フィルム24とを備える複数の接着フィルム付きチップ60を形成することができる。また、切削溝形成工程S4では、ウエハ10の表面に保護フィルム24及び接着層22を貼り付けた状態のまま、ウエハ10を分割することにより、接着層22の表面に切削屑が付着することを防止することができる。
Thus, in the cutting groove forming step S4, the
<1−5.ピックアップ工程>
ピックアップ工程S5では、接着フィルム付きチップ60から、接着層付きチップ64をピックアップ(剥離)する。
<1-5. Pickup process>
In the pickup step S5, the
例えば、ピックアップ工程S5では、図7に示す状態の接着フィルム付きチップ60を図8の矢印の方向に引っ張ることで、接着フィルム付きチップ60の接着層22と保護フィルム24とが接する面から、接着層付きチップ64を剥離する。これにより、複数の接着フィルム付きチップ60のそれぞれから、接着層付きチップ64をピックアップすることができる。
For example, in the pick-up step S5, by pulling the
以上説明したように、本実施の形態に係るウエハのダイシング方法では、接着フィルム付きウエハ39に、接着フィルム付きウエハ39の他方の面39b側から、接着層22と保護フィルム24とが接する面と保護フィルム24とダイシングテープ18とが接する面との間までの切削溝62を形成する。これにより、本実施の形態に係るウエハのダイシング方法では、接着層22の表面が保護フィルム24に覆われた状態で、接着フィルム付きチップ60を製造することができるため、接着層22の表面に切削屑が付着することを防止できる。したがって、本実施の形態に係るウエハのダイシング方法では、ウエハ10を分割する際の異物のコンタミネーションを防止することができる。
As described above, in the wafer dicing method according to the present embodiment, the
また、本実施の形態に係るウエハのダイシング方法では、ウエハ10及び接着層22が切削されるととともに、保護フィルム24が完全に分割されていない状態で残り、かつ、保護フィルム24と接着層22との間の剥離力が、ウエハ10とダイシングテープ18との剥離力より小さいため、ウエハ10を加工した後の保護フィルム24の剥離性を良好にすることができる。
In the wafer dicing method according to the present embodiment, the
さらに、本実施の形態に係るウエハの製造方法では、接着層付きチップ64をピックアップする際に保護フィルム24が個片化されておらず、かつ、保護フィルム24と接着層22との間の剥離力が、ウエハ10とダイシングテープ18との剥離力より小さいため、保護フィルム24が一部だけ剥がれ残るのを防止することができる。
Furthermore, in the wafer manufacturing method according to the present embodiment, the
すなわち、本実施の形態に係るウエハの製造方法では、ウエハ10及び接着層22を切削した上で保護フィルム24が個片化されていない状態で残し、ウエハ10を加工した後の保護フィルム24の剥離性を良好にすることができる。
That is, in the method for manufacturing a wafer according to the present embodiment, the
<2.接続方法及び接続構造体>
図9に示すように、本実施の形態に係る接続方法は、貼着工程S1と、撮像工程S2と、分割位置決定工程S3と、切削溝形成工程S4と、ピックアップ工程S5と、圧着工程S6とを有する。なお、貼着工程S1〜ピックアップ工程S5は、上述した図1に示す処理と同様であるため、その詳細な説明を省略する。
<2. Connection method and connection structure>
As shown in FIG. 9, the connection method according to the present embodiment includes an attaching step S1, an imaging step S2, a division position determining step S3, a cutting groove forming step S4, a pickup step S5, and a crimping step S6. And have. The sticking step S1 to the pick-up step S5 are the same as the process shown in FIG.
<2−1.圧着工程>
圧着工程S6では、ピックアップ工程S5でピックアップした接着層付きチップ64を、接着層22を介して電極72を有する回路基板70に圧着し、電極72と接着層付きチップ64のバンプ16とを接続する。
<2-1. Crimping process>
In the crimping step S6, the
例えば、圧着工程S6では、図10に示すような押圧装置28を用いて、次の処理を行う。
For example, in the crimping step S6, the following processing is performed using a
まず、回路基板70上に複数の接着層付きチップ64を仮搭載する。すなわち、保護フィルム24が剥離されていることが確認された接着層付きチップ64を、回路基板70の表面の所定の位置に配置する。接着層付きチップ64と回路基板70とは、両者を押圧したときに、接着層付きチップ64のバンプ16と回路基板70の電極72とが電気的に接続するように位置合わせされる。
First, a plurality of
続いて、接着層付きチップ64が配置された回路基板70を、押圧装置28のステージ30の上に載置する。
Subsequently, the
続いて、ヘッド32に保持されている押圧部材36で、接着層付きチップ64を回路基板70の表面に押圧する。例えば、EBS(Elasticity Bonding System)工法と呼ばれる回路基板全体を弾性体で覆った状態で押圧する方法により、同一基板上に複数仮配置されたチップを一括して圧着する方法が挙げられる。EBS工法では、ヘッド本体の回路基板と対抗する部分に凹部が設けられたエラストマーからなる圧着部材を用いる。すなわち、EBS工法では、プリント基板全体を覆う弾性エラストマーからなる押圧面を有する熱圧着ヘッドにより複数の接着層付きチップ64を押圧し、複数の接着層付きチップを一括して本圧着させる。これにより、接着層付きチップ64を、接着層22を介して回路基板70の表面に一括して実装することができる。
Subsequently, the
このように、本実施の形態に係る接続方法では、図11に示すように、接着層付きチップ64のバンプ16と、回路基板70の電極72とが接着層22を介して接続されてなる接続構造体80を製造することができる。
As described above, in the connection method according to the present embodiment, as shown in FIG. 11, the
<3.他の実施形態>
上述したウエハのダイシング方法では、ウエハ10の厚さを薄くするために、図12に示すように、貼着工程S1の前に、接着フィルム付きウエハ39の他方の面39bを所定の厚さまで研削する研削工程S0をさらに有してもよい。このような研削は、例えば、バックグラインド装置等により行うことができる。
<3. Other embodiments>
In the wafer dicing method described above, in order to reduce the thickness of the
また、上述した分割位置決定工程S3において、画像処理部54は、ウエハ10の機能面の画像からバンプ16又はアライメントマークの位置を認識して、スクライブライン14の位置を認識してもよい。
In the division position determination step S3 described above, the
また、上記実施形態では、押圧部材36にエラストマーなどの弾性体を用いて、複数の接着層付きチップ64を回路基板70に一括して実装する場合について説明した。しかし、回路基板70に接着層付きチップ64を実装する方法は、これに限定されない。例えば、エラストマーなどの弾性体を用いずに、接着層付きチップ64を回路基板70に実装してもよい。また、複数の接着層付きチップ64を、1つずつ回路基板70に実装してもよい。
In the above-described embodiment, the case where a plurality of
また、上記実施形態では、押圧装置28を用いて、接着フィルム26をウエハ10に貼付する場合について説明した。しかし、接着フィルム26ウエハ10に貼付する方法は、これに限定されない。例えば、ロールラミネーターを用いて、接着フィルム26をウエハ10に貼付してもよい。
In the above embodiment, the case where the
また、押圧部材36は、上述したEBSのみに限定される訳ではなく、通常の熱圧着ヘッド(セラミックや金属等の硬質ヘッド)や超音波ヘッドの使用を妨げるものではない。
Further, the pressing
例えば、図13に示すように、接着層付きチップ64を回路基板70に接着するようにしてもよい。図13において、図1から図12までと同一または類似の部分には、図1から図12までと同一の参照番号を付して、重複する説明を省く場合がある。
For example, as shown in FIG. 13, the
押圧装置82は、フリップチップボンディングにより、回路基板70とチップ21とを電気的に接続する。押圧装置82は、ステージ84と、セラミックツール86とを備える。押圧装置82およびステージ84は、それぞれ、押圧装置28およびステージ30と同様の構成を有してよい。
The
セラミックツール86は、接着層付きチップ64を回路基板70に対して押圧する。セラミックツール86は、複数の接着層付きチップ64を、1つずつ回路基板70に対して押圧してよい。セラミックツール86は、炭化珪素、窒化珪素、窒化アルミニウム等のセラミックを含んでよい。セラミックツール86は、ヘッドの一例であってよい。セラミックツール86は、セラミックツール86を加熱する加熱装置88を有してよい。加熱装置88は、セラミックヒータであってよい。
The
また、接着フィルム付きチップ60から接着層付きチップ64を剥離した後、ダイシング装置40の撮像部46が、ウエハ10の表面の画像を撮像してもよい。これにより、画像処理部54は、ウエハ10の表面の画像を処理して、接着フィルム付きチップ60から、接着層付きチップ64が剥離されているか否かを確認することができる。
Further, after the
また、例えば、接着フィルム付きチップ60から個々の接着層付きチップ64を分離するピックアップ装置が、接着フィルム付きチップ60から接着層付きチップ64が剥離されているか否かを確認してもよい。
Further, for example, a pickup device that separates each
また、例えば、接着フィルム付きチップ60から個々の接着層付きチップ64を分離するピックアップ装置が、接着層付きチップ64をピックアップする場合、接着フィルム付きチップ60の保護フィルム24から接着層付きチップ64が剥離されていないときには、保護フィルム24から接着層付きチップ64が剥離されているときと比較して、ピックアップ装置の先端とダイシングテープ18との距離がより遠い地点で、ピックアップ装置と接着層付きチップ64とが接触する。そこで、ピックアップ装置が検出する圧力変化に基づいて、接着フィルム付きチップ60の保護フィルム24から接着層付きチップ64が剥離されているか否かを確認してよい。
<4.実施例>
For example, when the pickup device that separates the
<4. Example>
以下、本発明の具体的な実施例について説明する。なお、下記のいずれかの実施例に本発明の範囲が限定されるものではない。 Hereinafter, specific examples of the present invention will be described. Note that the scope of the present invention is not limited to any of the following examples.
<接着フィルムの作製>
接着層の一例として、NCFを用いた。各接着フィルムの保護フィルムには、離型処理方法と厚さの異なるポリエチレンテレフタレートフィルム(以下、「PETフィルム」という。)を用いた。
<Preparation of adhesive film>
NCF was used as an example of the adhesive layer. For the protective film of each adhesive film, a polyethylene terephthalate film (hereinafter referred to as “PET film”) having a thickness different from that of the mold release treatment method was used.
バーコーターを用いて、それぞれの保護フィルム上に、接着層を塗布した。接着層を塗布した保護フィルムを80℃のオーブンに入れ、溶媒を揮発させて、接着層を乾燥させた。これにより、接着層であるNCFと保護フィルムであるPETフィルムとが順次積層されてなる接着フィルムを作製した。 The adhesive layer was apply | coated on each protective film using the bar coater. The protective film coated with the adhesive layer was placed in an oven at 80 ° C., the solvent was evaporated, and the adhesive layer was dried. This produced the adhesive film by which NCF which is an adhesive layer, and PET film which is a protective film were laminated | stacked one by one.
なお、接着フィルムにおいて、接着層と保護フィルムとの剥離力は、保護フィルムの上に接着層を塗布する前に、保護フィルムの表面に離型処理を施すことで調整した。離型処理は、シリコーン系の剥離剤を保護フィルムの表面に塗布した後、保護フィルムを加熱して、保護フィルムを乾燥させることで実施した。シリコーン系の剥離剤の配合を調整することで、接着層と保護フィルムとの剥離力が異なる表1に示す実施例1〜実施例11及び表2に示す比較例1〜比較例5の接着フィルムを作製した。 In the adhesive film, the peeling force between the adhesive layer and the protective film was adjusted by applying a release treatment to the surface of the protective film before applying the adhesive layer on the protective film. The mold release treatment was performed by applying a silicone release agent to the surface of the protective film, and then heating the protective film to dry the protective film. The adhesive films of Examples 1 to 11 shown in Table 1 and Comparative Examples 1 to 5 shown in Table 2 differing in the peeling force between the adhesive layer and the protective film by adjusting the formulation of the silicone release agent Was made.
<保護フィルムの厚みについて>
表1及び表2に示す保護フィルムの厚さは、マイクロメーター(ミツトヨ株式会社製)を用いて測定した。
<About the thickness of the protective film>
The thickness of the protective film shown in Table 1 and Table 2 was measured using a micrometer (manufactured by Mitutoyo Corporation).
<接着フィルムに対する保護フィルムの剥離力>
表1及び表2に示す接着フィルムに対する保護フィルムの剥離力は、テンシロン(株式会社オリエンテック製)を用いて測定した。引張方向は180度方向とし、引張方法はT型剥離とした。引張速度は毎分300mmに設定した。測定は、温度23±2℃、湿度55±10%RHの条件で実施した。
<Peeling force of protective film against adhesive film>
The peeling force of the protective film with respect to the adhesive film shown in Table 1 and Table 2 was measured using Tensilon (made by Orientec Co., Ltd.). The tensile direction was 180 ° and the tensile method was T-type peeling. The tensile speed was set to 300 mm / min. The measurement was performed under conditions of a temperature of 23 ± 2 ° C. and a humidity of 55 ± 10% RH.
次に、接着フィルムのそれぞれをシリコンウエハの一方の面の全面に貼り付けて、ダイシング試験に用いる試料を準備した。シリコンウエハは、直径が6インチ、厚さが400μmのものを用いた。ダイシング試験では、図9に示す各工程の処理を行った。 Next, each of the adhesive films was attached to the entire surface of one side of the silicon wafer to prepare a sample used for the dicing test. A silicon wafer having a diameter of 6 inches and a thickness of 400 μm was used. In the dicing test, each process shown in FIG. 9 was performed.
なお、表1及び表2に示す「保護フィルムのハーフカット」とは、切削溝形成工程S4において形成する切削溝の有無を表す。この保護フィルムのハーフカットが「有り」の場合には、切削溝形成工程S4において、保護フィルムの切り込み量が20μmの切削溝を形成した。 In addition, "the half cut of a protective film" shown in Table 1 and Table 2 represents the presence or absence of the cutting groove formed in cutting groove formation process S4. When the half cut of this protective film is “present”, a cutting groove having a cutting depth of 20 μm was formed in the cutting groove forming step S4.
<加工性について>
加工性は、切削溝形成工程S4において、ダイシング装置により複数の接着フィルム付きチップを形成する際に、接着層からズレたり脱落したチップの数を測定することにより評価した。
<About workability>
The workability was evaluated by measuring the number of chips displaced or dropped from the adhesive layer when forming a plurality of chips with an adhesive film by the dicing device in the cutting groove forming step S4.
表1及び表2において、加工性が「○」とは、10点平均評価にて、チップのズレや脱落が無いことを示す。加工性が「△」とは、10点平均評価にて、50%未満のチップがズレ又は脱落していたことを示す。加工性が「×」とは、10点平均評価にて、50%以上のチップがズレ又は脱落していたことを示す。 In Tables 1 and 2, workability of “◯” indicates that there is no chip displacement or dropout in 10-point average evaluation. A workability of “Δ” indicates that less than 50% of the chips were displaced or dropped out by 10-point average evaluation. A workability of “x” indicates that 50% or more of the chips were displaced or dropped out by 10-point average evaluation.
<剥離性について>
剥離性は、ピックアップ工程S5において、接着フィルム付きチップから、接着層付きチップをピックアップした際に、保護フィルムの剥離性を観察することで評価した。
<About peelability>
The peelability was evaluated by observing the peelability of the protective film when picking up the chip with the adhesive layer from the chip with the adhesive film in the pickup step S5.
表1及び表2において、剥離性が「◎」とは、剥離性が非常に良好であることを示す。剥離性が「○」とは、剥離性が良好であることを示す。剥離性が「△」とは、一部脱着し辛い箇所があることを示す。剥離性が「×」とは、非常に脱着し辛い又は脱着不可な箇所があることを示す。 In Tables 1 and 2, the peelability “◎” indicates that the peelability is very good. A peelability of “◯” indicates that the peelability is good. The peelability “Δ” indicates that there is a portion where it is difficult to desorb. The peelability “x” indicates that there is a portion that is very difficult to desorb or cannot be desorbed.
<接続信頼性について>
接続信頼性は、図9に示す圧着工程S6で得られた接続構造体(IC)について、ディストーションメータ(4333A HEWLETTPACKARD社製)を用いて、4端子法により、サンプル数N=10(40ch/サンプル)とし、400ch中の正常接続チャンネル(ch)数を測定することにより評価した。
<About connection reliability>
For connection reliability, the connection structure (IC) obtained in the crimping step S6 shown in FIG. 9 is measured by a four-terminal method using a distortion meter (manufactured by 4333A HEWLETTPACKARD). It was evaluated by measuring the number of normally connected channels (ch) in 400 ch.
接続信頼性を評価するための評価基材としては、6.3×6.3mmのICを用いた。圧着工程S6の圧着条件に関しては、次のような仮搭載工程及び本圧着工程を行った。すなわち、絶縁基板上に接着層付きチップを仮搭載する仮搭載工程においては、0.2MPa、80℃で2秒間の条件とした。また、接着層付きチップを熱圧着ヘッドにより押圧し、接着層付きチップを本圧着させる本圧着工程においては、1チップ当たり125N、180℃で20秒間の条件とした。 As an evaluation base material for evaluating connection reliability, an IC of 6.3 × 6.3 mm was used. Regarding the pressure bonding conditions in the pressure bonding step S6, the following temporary mounting step and main pressure bonding step were performed. That is, in the temporary mounting step of temporarily mounting the chip with the adhesive layer on the insulating substrate, the conditions were 0.2 MPa and 80 ° C. for 2 seconds. Further, in the final press-bonding step in which the chip with the adhesive layer is pressed by the thermocompression bonding head and the chip with the adhesive layer is finally press-bonded, the conditions are 125 N per chip and 180 ° C. for 20 seconds.
表1及び表2において、接続信頼性が「○」とは、97%以上のチャンネル(388ch以上)が接続良好であることを示す。接続信頼性が「△」とは、90%以上97%未満のチャンネル(360ch以上387ch以下)が接続良好であることを示す。接続信頼性が「×」とは、90%未満のチャンネル(360ch未満)が接続良好であること又は全てのチャンネルが圧着不可であることを意味する。 In Tables 1 and 2, the connection reliability of “◯” indicates that 97% or more of the channels (388 channels or more) are well connected. The connection reliability “Δ” indicates that a channel (360 ch or more and 387 ch or less) of 90% or more and less than 97% is well connected. The connection reliability of “x” means that less than 90% of the channels (less than 360 ch) are well connected or that all channels cannot be crimped.
<実施例及び比較例の評価結果について>
表1に示すように、実施例1〜実施例11では、加工性、保護フィルム剥離性及び接続信頼性が良好であった。これらの中で、実施例2、実施例3、実施例9及び実施例10は、保護フィルムの厚さが30〜75μmの範囲内であり、かつ、剥離力が0.3〜0.6N/cmの範囲内であるため、保護フィルム剥離性が特に良好であった。
<About the evaluation result of an Example and a comparative example>
As shown in Table 1, in Examples 1 to 11, workability, protective film peelability, and connection reliability were good. Among these, in Example 2, Example 3, Example 9 and Example 10, the thickness of the protective film is in the range of 30 to 75 μm, and the peel force is 0.3 to 0.6 N / Since it was in the range of cm, the protective film peelability was particularly good.
一方、表2に示すように、比較例1、比較例2では、保護フィルムのハーフカットを行っているが、ウエハの表面からダイシングを開始しているため、保護フィルム剥離性に関して、非常に脱着し辛く、剥れ残りがあった。また、比較例1、比較例2では、ウエハの表面からダイシングを開始しているため、接続信頼性がやや良好ではなかった。 On the other hand, as shown in Table 2, in Comparative Example 1 and Comparative Example 2, half-cutting of the protective film is performed, but dicing is started from the surface of the wafer. It was painful and had no peeling off. Further, in Comparative Examples 1 and 2, since the dicing was started from the surface of the wafer, the connection reliability was not good.
また、表2に示すように、比較例3では、ウエハの裏面からダイシングを行っているが、保護フィルムのハーフカットがないため、保護フィルム剥離性及び接続信頼性が良好ではなかった。 Moreover, as shown in Table 2, in Comparative Example 3, dicing was performed from the back surface of the wafer. However, since there was no half cut of the protective film, the protective film peelability and connection reliability were not good.
また、表2に示すように、比較例4では、ウエハの裏面からダイシングを行っているが、保護フィルムがないため、保護フィルムが非常に脱着し辛く、接着層付きチップがダイシングテープに転着してしまい、保護フィルム剥離性が良好ではなかった。また、比較例4では、保護フィルムがないため、接続信頼性が良好ではなかった。 Further, as shown in Table 2, in Comparative Example 4, dicing is performed from the back side of the wafer, but since there is no protective film, the protective film is very difficult to remove and the chip with the adhesive layer is transferred to the dicing tape. The protective film peelability was not good. In Comparative Example 4, since there was no protective film, the connection reliability was not good.
また、表2に示すように、比較例5では、ウエハの表面からダイシングを行い、かつ、保護フィルムがないため、保護フィルム剥離性が良好ではなく、接続信頼性があまり良好ではなかった。 Further, as shown in Table 2, in Comparative Example 5, dicing was performed from the surface of the wafer, and since there was no protective film, the protective film peelability was not good and the connection reliability was not very good.
10 ウエハ、12 治具、14 スクライブライン、16 バンプ、18 ダイシングテープ、20 フレーム、21 チップ、22 接着層、24 保護フィルム、26 接着フィルム、28 押圧装置、30 ステージ、32 ヘッド、34 加熱装置、36 押圧部材、38 保持部、40 ダイシング装置、42 チャックテーブル、44 アライメントステージ、46 撮像部、48 切削部、50 ブレード、52 制御部、54 画像処理部、56 駆動部、60 接着フィルム付きチップ、62 切削溝、64 接着層付きチップ、70 回路基板、72 電極、80 接続構造体、82 押圧装置、84 ステージ、86 セラミックツール、88 加熱装置 10 wafers, 12 jigs, 14 scribe lines, 16 bumps, 18 dicing tape, 20 frames, 21 chips, 22 adhesive layers, 24 protective films, 26 adhesive films, 28 pressing devices, 30 stages, 32 heads, 34 heating devices, 36 pressing member, 38 holding unit, 40 dicing apparatus, 42 chuck table, 44 alignment stage, 46 imaging unit, 48 cutting unit, 50 blade, 52 control unit, 54 image processing unit, 56 driving unit, 60 chip with adhesive film, 62 cutting groove, 64 chip with adhesive layer, 70 circuit board, 72 electrodes, 80 connection structure, 82 pressing device, 84 stage, 86 ceramic tool, 88 heating device
Claims (10)
前記接着フィルム付きウエハの他方の面側から、該接着フィルム付きウエハにおける前記ウエハの一方の面の画像を撮像する撮像工程と、
前記撮像工程で撮像した画像に基づいて、前記接着フィルム付きウエハを分割する位置を決定する分割位置決定工程と、
前記分割位置決定工程で決定した位置に基づいて、前記接着フィルム付きウエハに、該接着フィルム付きウエハの他方の面側から、前記接着層及び前記保護フィルムが接する面と、該保護フィルム及び前記ダイシングテープが接する面との間までの切削溝を形成することで、一方の面に前記回路パターンを有するチップの該一方の面に、前記接着層が積層された接着層付きチップと前記保護フィルムとを備える複数の接着フィルム付きチップを形成する切削溝形成工程と、
前記接着フィルム付きチップから、前記接着層付きチップをピックアップするピックアップ工程と
を有するウエハのダイシング方法。 An adhesion step of adhering the surface of the protective film of the wafer with an adhesive film formed by sequentially laminating an adhesive layer and a protective film on the one surface of the wafer having a circuit pattern on one surface;
An imaging step of capturing an image of one surface of the wafer in the wafer with the adhesive film from the other surface side of the wafer with the adhesive film;
A division position determination step for determining a position to divide the wafer with an adhesive film based on the image captured in the imaging step;
Based on the position determined in the division position determining step, the surface where the adhesive layer and the protective film are in contact with the wafer with the adhesive film from the other surface side of the wafer with the adhesive film, the protective film and the dicing A chip with an adhesive layer in which the adhesive layer is laminated on the one surface of the chip having the circuit pattern on one surface by forming a cutting groove between the surface contacting the tape and the protective film, A cutting groove forming step of forming a plurality of chips with adhesive film comprising:
A pick-up process for picking up the chip with the adhesive layer from the chip with the adhesive film.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010126918A JP2011253939A (en) | 2010-06-02 | 2010-06-02 | Wafer dicing method, connecting method, connecting structure |
TW100118993A TW201201267A (en) | 2010-06-02 | 2011-05-31 | Method for dicing wafer, connection method and connected structure body |
PCT/JP2011/062699 WO2011152491A1 (en) | 2010-06-02 | 2011-06-02 | Wafer dicing method, connection method, and connecting structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010126918A JP2011253939A (en) | 2010-06-02 | 2010-06-02 | Wafer dicing method, connecting method, connecting structure |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011253939A true JP2011253939A (en) | 2011-12-15 |
Family
ID=45066848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010126918A Pending JP2011253939A (en) | 2010-06-02 | 2010-06-02 | Wafer dicing method, connecting method, connecting structure |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2011253939A (en) |
TW (1) | TW201201267A (en) |
WO (1) | WO2011152491A1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014003292A (en) * | 2012-06-15 | 2014-01-09 | General Electric Co <Ge> | Integrated circuit package and method of making the same |
JP2014223708A (en) * | 2013-05-17 | 2014-12-04 | 株式会社ディスコ | Processing device |
WO2019208071A1 (en) * | 2018-04-27 | 2019-10-31 | 日東電工株式会社 | Manufacturing method for semiconductor device |
JP2019195035A (en) * | 2018-04-27 | 2019-11-07 | 日東電工株式会社 | Manufacturing method of semiconductor device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017103406A (en) * | 2015-12-04 | 2017-06-08 | 株式会社ディスコ | Wafer processing method |
JP7075652B2 (en) * | 2017-12-28 | 2022-05-26 | 三星ダイヤモンド工業株式会社 | Scribe device and scribe method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003332267A (en) * | 2002-05-09 | 2003-11-21 | Lintec Corp | Method for working semiconductor wafer |
WO2005036633A1 (en) * | 2003-10-07 | 2005-04-21 | Nagase & Co., Ltd. | Process for producing electronic member, and ic chip with adhesive |
WO2006014003A1 (en) * | 2004-08-03 | 2006-02-09 | The Furukawa Electric Co., Ltd. | Semiconductor device manufacturing method and tape for processing wafer |
WO2007080956A1 (en) * | 2006-01-13 | 2007-07-19 | Sony Chemical & Information Device Corporation | Pressure bonding device and mounting method |
WO2007148724A1 (en) * | 2006-06-23 | 2007-12-27 | Hitachi Chemical Company, Ltd. | Production method of semiconductor device and bonding film |
-
2010
- 2010-06-02 JP JP2010126918A patent/JP2011253939A/en active Pending
-
2011
- 2011-05-31 TW TW100118993A patent/TW201201267A/en unknown
- 2011-06-02 WO PCT/JP2011/062699 patent/WO2011152491A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003332267A (en) * | 2002-05-09 | 2003-11-21 | Lintec Corp | Method for working semiconductor wafer |
WO2005036633A1 (en) * | 2003-10-07 | 2005-04-21 | Nagase & Co., Ltd. | Process for producing electronic member, and ic chip with adhesive |
WO2006014003A1 (en) * | 2004-08-03 | 2006-02-09 | The Furukawa Electric Co., Ltd. | Semiconductor device manufacturing method and tape for processing wafer |
WO2007080956A1 (en) * | 2006-01-13 | 2007-07-19 | Sony Chemical & Information Device Corporation | Pressure bonding device and mounting method |
WO2007148724A1 (en) * | 2006-06-23 | 2007-12-27 | Hitachi Chemical Company, Ltd. | Production method of semiconductor device and bonding film |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014003292A (en) * | 2012-06-15 | 2014-01-09 | General Electric Co <Ge> | Integrated circuit package and method of making the same |
JP2014223708A (en) * | 2013-05-17 | 2014-12-04 | 株式会社ディスコ | Processing device |
WO2019208071A1 (en) * | 2018-04-27 | 2019-10-31 | 日東電工株式会社 | Manufacturing method for semiconductor device |
JP2019195035A (en) * | 2018-04-27 | 2019-11-07 | 日東電工株式会社 | Manufacturing method of semiconductor device |
JP7143156B2 (en) | 2018-04-27 | 2022-09-28 | 日東電工株式会社 | Semiconductor device manufacturing method |
US11676936B2 (en) | 2018-04-27 | 2023-06-13 | Nitto Denko Corporation | Manufacturing method for semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
WO2011152491A1 (en) | 2011-12-08 |
TW201201267A (en) | 2012-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011152492A1 (en) | Wafer dicing method, connecting method, and connected structure | |
JP5597422B2 (en) | Method for manufacturing electronic component with adhesive film and method for manufacturing mounting body | |
WO2011152491A1 (en) | Wafer dicing method, connection method, and connecting structure | |
US8124471B2 (en) | Method of post-mold grinding a semiconductor package | |
WO2007148724A1 (en) | Production method of semiconductor device and bonding film | |
JP5771969B2 (en) | Adhesive film for semiconductor wafer processing | |
WO2012121307A1 (en) | Wafer dicing method, mounting method, method for manufacturing adhesive layer, and mounted body | |
JP5714318B2 (en) | Wafer mount fabrication method | |
WO2005036633A1 (en) | Process for producing electronic member, and ic chip with adhesive | |
JP4394109B2 (en) | Manufacturing method of semiconductor device | |
JP4179312B2 (en) | Semiconductor device mounting method, semiconductor device | |
JP4515129B2 (en) | Manufacturing method of semiconductor device | |
JP5811514B2 (en) | Film adhesive | |
JP2005056968A (en) | Method of manufacturing semiconductor device | |
JP2005209940A (en) | Method for manufacturing semiconductor device | |
JP5023664B2 (en) | Manufacturing method of semiconductor device | |
JP2012174722A (en) | Semiconductor device manufacturing method | |
JP2010265416A (en) | Film adhesive | |
JP4135149B2 (en) | Method for detecting foreign matter present in adhesive sheet | |
JP2007294575A (en) | Manufacturing method of semiconductor device | |
JP6058414B2 (en) | Manufacturing method of semiconductor chip | |
JP2012004603A (en) | Mounting structure for semiconductor device, method for mounting semiconductor device and substrate | |
KR20210095863A (en) | Method of manufacturing a semiconductor device | |
KR20070095636A (en) | Semiconductor chip bonding and stacking method | |
JP2014146639A (en) | Method of manufacturing wiring board with adhesive layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140612 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150106 |